WO2007018299A1 - 半導体素子及びその製造方法 - Google Patents

半導体素子及びその製造方法 Download PDF

Info

Publication number
WO2007018299A1
WO2007018299A1 PCT/JP2006/315978 JP2006315978W WO2007018299A1 WO 2007018299 A1 WO2007018299 A1 WO 2007018299A1 JP 2006315978 W JP2006315978 W JP 2006315978W WO 2007018299 A1 WO2007018299 A1 WO 2007018299A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
group iii
nitride semiconductor
substrate
iii nitride
Prior art date
Application number
PCT/JP2006/315978
Other languages
English (en)
French (fr)
Inventor
Tadashi Ohachi
Takashi Udagawa
Original Assignee
Showa Denko K.K.
The Doshisha
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Showa Denko K.K., The Doshisha filed Critical Showa Denko K.K.
Priority to US12/063,002 priority Critical patent/US8043977B2/en
Publication of WO2007018299A1 publication Critical patent/WO2007018299A1/ja
Priority to US13/236,384 priority patent/US8222674B2/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y20/00—Nanooptics, e.g. quantum optics or photonic crystals
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/36—Carbides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/60—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape characterised by shape
    • C30B29/68—Crystals with laminate structure, e.g. "superlattices"
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02447—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02516—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
    • H01S5/021—Silicon based substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/323—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/32308—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm
    • H01S5/32341—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm blue laser based on GaN or GaP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/343—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/34333—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser with a well layer based on Ga(In)N or Ga(In)P, e.g. blue laser

Definitions

  • the present invention relates to a semiconductor device configured using a single-crystal silicon substrate and a saddle layer structure including a group I II nitride nitride semiconductor layer formed on the substrate.
  • Gallium nitride (Ga N), aluminum nitride (A I N), and the like have been conventionally known as group I I I nitride semiconductors.
  • Group III nitride semiconductor materials constitute semiconductor light emitting devices such as light emitting diodes (hereinafter referred to as “LEDJ”) and laser diodes (hereinafter referred to as “
  • LEDJ light emitting diodes
  • _D laser diodes
  • LEDs have been manufactured using a laminated structure including a clad layer made of a group III nitride semiconductor material and a light emitting layer on a sapphire substrate (see, for example, —1 51 966 gazette (see Patent Document 4).
  • a sapphire commonly used as a substrate for a group III nitride semiconductor device is electrically insulating, and thus, for example, it is not easy to obtain a group III nitride LED having a high voltage resistance against static electricity. There is a problem. Also, sapphire is still Therefore, it was difficult to produce a low-loss field-effect transistor (hereinafter abbreviated as “FETJ”) that uses the heat dissipation of the substrate because of its poor thermal conductivity. If the substrate is a silicon carbide bulk single crystal that is excellent in performance, it will be convenient to construct an LED that is superior in voltage resistance against static electricity, etc., and an FET that is excellent in heat dissipation. A reasonably large diameter silicon carbide bulk single crystal is expensive, which is disadvantageous in producing a general-purpose group III nitride semiconductor device for consumer use.
  • FETJ low-loss field-effect transistor
  • silicon single crystal '(silicon) is originally excellent in thermal conductivity and well-developed large-diameter single crystals have already been mass-produced. Therefore, it is expected that low-cost general-purpose LEDs that are highly resistant to static electricity and the like can be put into practical use by using highly conductive and large-diameter silicon as a substrate. In addition, it is expected that a low-loss FET for high-frequency band communication can be realized by using silicon with a high resistance and high thermal conductivity as the substrate.
  • the a-axis lattice constant of group III nitride semiconductors for example, hexagonal G a N is 3.1 89A.
  • group III nitride semiconductors for example, hexagonal G a N
  • Even for cubic GaN (a 0.451 nm), the mismatch with silicon single crystal is large. For this reason, it has been difficult to stably form a high-quality I I I nitride semiconductor layer with few crystal defects on a silicon single crystal substrate.
  • the buffer layer is made of, for example, an I I I group nitride semiconductor material such as A I N or G a N (see, for example, Japanese Patent Laid-Open No. 6-31 659 (Patent Document 5)).
  • I I I group nitride semiconductor material such as A I N or G a N (see, for example, Japanese Patent Laid-Open No. 6-31 659 (Patent Document 5)).
  • Patent Document 5 Japanese Patent Laid-Open No. 6-31 659
  • the lattice mismatch between silicon single crystal and cubic or hexagonal AIN or Gan is large, and the lattice strain cannot be relaxed sufficiently.
  • the group I. II nitride semiconductor layer having excellent crystallinity is stably formed. Inability to do so is a problem.
  • a group III nitride semiconductor layer is formed on a silicon single crystal as a substrate, a group III group is formed through a thin film layer of cubic 3 C-type silicon carbide (3 C—SiC).
  • Conventional techniques for forming nitride semiconductor layers are also known (eg, T. Kikuchi et al., J. Crysta IG rowth, Netherlands, 2005, Vol. 271, Vol. 1-2, e 1 2 1 5 pages to e 1 2 2 1 (see Non-Patent Document 2).
  • the crystallinity of the upper group III nitride semiconductor layer changes remarkably, so that a high-quality group III nitride semiconductor layer can be stably formed. There are no difficulties. Even if a buffer layer made of SiC is used, the group III nitride semiconductor layer formed thereon does not necessarily have excellent surface flatness.
  • An object of the present invention is to provide a semiconductor device having a buffer layer capable of favorably mitigating a lattice mismatch with a substrate.
  • Another object of the present invention is to provide a high-performance semiconductor device capable of providing a high-quality and superior surface flatness group III nitride semiconductor layer having excellent crystallinity.
  • Still another object of the present invention is to provide a semiconductor device capable of stably producing a SiC buffer layer that effectively relaxes lattice mismatch and a high-quality group III nitride semiconductor layer that has excellent surface flatness. It is to provide a manufacturing method. Disclosure of the invention
  • the substrate is a single crystal of silicon, and a cubic crystal of a non-stoichiometric composition containing silicon and having a lattice constant greater than 0.436 nm and less than 0.460 nm is provided on the substrate.
  • the semiconductor device according to the present invention is the semiconductor device according to the above item (1), wherein (2) the superlattice structure layer provided on the I II Group I nitride semiconductor junction layer is aluminum.
  • composition formula AI x G ai _ x N: 0 ⁇ X ⁇ 1 composition formula AI x G ai _ x N: 0 ⁇ X ⁇ 1 layer are stacked alternately with is configured, it is characterized in that.
  • the semiconductor element according to the present invention is the semiconductor element described in the above (2),
  • Group III nitride semiconductor junction layer an aluminum nitride constituting the superlattice structure layer - gallium: In the (AI x Ga X N 0 ⁇ X ⁇ 1 ) layer, an aluminum composition (;
  • the semiconductor element according to the present invention is the semiconductor element described in the above (1),
  • the superlattice structure layer is composed of alternately stacked gallium nitride indium nitride (composition formula Ga Q I ⁇ 10 N: 0 ⁇ Q ⁇ 1) with different gallium (Ga) composition It is characterized by that.
  • the semiconductor device according to the present invention is the semiconductor device according to the above (4),
  • the semiconductor device according to the present invention is the semiconductor device according to any one of the above (1) to (5), wherein (6) II group III nitride semiconductor superlattice structure layer has a thickness of It is characterized by being composed of a group III nitride semiconductor layer of 5ML to 30ML.
  • a semiconductor element according to the present invention is the semiconductor element described in any one of (1) to (6) above, (7) the substrate has a ⁇ 1 1 1 ⁇ crystal plane on the surface ⁇ 1 1 1 ⁇ It is a silicon single crystal, and the group III nitride semiconductor junction layer is composed of hexagonal wurtzite crystal type nitride AIN.
  • the semiconductor element according to the present invention is the semiconductor element according to any one of the above (1) to (6), (8) the substrate has ⁇ 001 ⁇ crystal plane with a surface of ⁇ 001 ⁇ crystal plane It is a single crystal, and the group III nitride semiconductor junction layer is characterized by being composed of cubic zinc blende crystal type aluminum nitride (AIN).
  • AIN cubic zinc blende crystal type aluminum nitride
  • the substrate is heated to form a non-stoichiometric cubic crystal composition rich in silicon and having a lattice constant greater than 0.36 nm and less than 0.460 nm on the surface of a silicon single crystal substrate.
  • the semiconductor device manufacturing method of the present invention is the manufacturing method described in the above item (A), wherein (B) the substrate is a ⁇ 1 1 1 ⁇ silicon single crystal having a ⁇ 1 1 1 ⁇ crystal face as a surface. Crystal, A non-stoichiometric composition rich in silicon on the surface of the substrate; and
  • a hexagonal group III nitride semiconductor junction layer is formed on the surface of the silicon carbide layer, and then a group III nitride is formed.
  • a superlattice structure layer made of a hexagonal group II nitride semiconductor is formed on the semiconductor junction layer.
  • the substrate is a ⁇ 0 0 1 ⁇ silicon single crystal having a ⁇ 0 0 1 ⁇ crystal plane as a surface, and the surface of the substrate is A cubic silicon carbide layer having a non-stoichiometric composition rich in silicon and having a ⁇ 0 0 1 ⁇ crystal plane as a surface is formed on the surface of the silicon carbide layer.
  • (D) a non-stoichiometric composition containing silicon in a compositionally rich manner on the surface of a substrate made of a silicon single crystal.
  • a gas source containing aluminum A and a gas source containing nitrogen are supplied to the surface of the silicon carbide layer to form a group III nitride semiconductor junction layer made of aluminum nitride. , That's a f-feature.
  • a gaseous material containing aluminum is supplied to the surface of the silicon carbide layer, and after depositing the aluminum film, a gaseous raw material containing nitrogen is supplied, and the aluminum film is nitrided. It is characterized by forming a layer.
  • a hydrocarbon gas is blown onto the surface of the substrate made of silicon single crystal and electrons are irradiated to the surface of the silicon single crystal substrate. It is characterized by adsorbing silicon carbide.
  • (G) Hydrocarbon was adsorbed on the surface of a substrate made of a silicon single crystal, and then hydrogen fluoride was adsorbed while irradiating electrons.
  • the silicon single crystal substrate is heated to a temperature higher than the temperature, and the surface of the silicon single crystal substrate has a composition constant rich in silicon, with a lattice constant exceeding 0.436 nm and not exceeding 0.460 nm. And forming a cubic silicon carbide layer having a non-stoichiometric composition.
  • the present invention relates to the following.
  • a superlattice structure layer made of a group III nitride semiconductor is different in aluminum (AI) composition, aluminum nitride 'gallium (AI X G a : 0 ⁇ 1)
  • AI aluminum
  • AI X G a aluminum nitride 'gallium
  • a superlattice structure layer made of a group III nitride semiconductor layer composed of alternating gallium nitride indium (Ga Q I ni — Q N: 0 ⁇ Q ⁇ 1) layers with different gallium (Ga) compositions
  • Ga Q I ni — Q N 0 ⁇ Q ⁇ 1
  • Ga gallium
  • a gallium nitride having a different gallium composition 'Indium layer having a large gallium composition is in contact with the I II nitride semiconductor junction layer.
  • the superlattice structure layer made of a group III nitride semiconductor has a thickness in the range of 5 monolayers (ML) to 3 OML, [1] to [5] The semiconductor element according to item.
  • the silicon single crystal substrate is a substrate having a ⁇ 1 1 1 ⁇ crystal face, and the group III nitride semiconductor junction layer is a hexagonal wurtzite crystal aluminum nitride (AIN) layer.
  • the semiconductor element according to any one of [1] to [6].
  • a silicon single crystal substrate is a substrate having a surface of ⁇ 001 ⁇ , and a group III nitride semiconductor junction layer is a cubic zinc blende crystal type aluminum nitride (AIN) layer.
  • AIN cubic zinc blende crystal type aluminum nitride
  • a method for manufacturing a semiconductor device comprising: a step of forming a superlattice structure layer made of a group III nitride semiconductor on a group III nitride semiconductor junction layer in this order.
  • a silicon single crystal substrate is a substrate having a ⁇ 1 1 1 ⁇ crystal plane on the surface, a silicon carbide layer formed on the substrate surface is a layer having a ⁇ 1 1 1 ⁇ crystal plane, and a group III nitride 10.
  • the physical semiconductor junction layer is a hexagonal crystal layer
  • the superlattice structure layer made of a group III nitride semiconductor is a hexagonal crystal layer.
  • a silicon single crystal substrate is a substrate having a (001) crystal surface as a surface, a silicon carbide layer formed on the substrate surface is a layer having a ⁇ 001 ⁇ crystal surface, and a group III nitride semiconductor junction 10.
  • a gas containing argon as a gas containing a group III element and a raw material containing nitrogen as a gas containing a group V element are formed on the surface of the silicon carbide layer.
  • the step of (3) includes the steps of: (3 a) supplying a gas containing a Group I-I element to the surface of the silicon carbide layer to form a layer containing a Group III element; ) Group III Any one of [9] to [1 2], characterized in that a layer containing an element is nitrided to form a group III nitride layer as a group III nitride semiconductor junction layer.
  • the aluminum layer is formed by supplying a gas containing aluminum as a gas containing a Group III element to the surface of the silicon carbide layer.
  • the step (1) is a step of (1 a) spraying a hydrocarbon gas on the surface of the silicon single crystal substrate and irradiating the surface of the substrate with electrons to adsorb the hydrocarbon.
  • Steps (1) and (2) are: (lb) A temperature higher than the temperature at which hydrocarbons are adsorbed while irradiating electrons after adsorbing hydrocarbons on the surface of a silicon single crystal substrate A non-stoichiometric composition rich in silicon with a lattice constant greater than 0.436 ⁇ m and less than 0.460 nm on the surface of the silicon single crystal substrate. A process of forming a cubic silicon carbide layer of [9] to [9]
  • the buffer layer is composed of cubic silicon carbide having a non-stoichiometric composition rich in silicon and having a lattice constant of more than 0.436 nm and less than 0.460 nrri provided on the substrate.
  • a group III nitride semiconductor junction layer is provided, and further, a group I nitride semiconductor is formed on the group III nitride semiconductor junction layer. Since a semiconductor element is obtained by using a laminated structure provided with a super lattice structure layer made of, it has a group III nitride semiconductor layer having excellent crystallinity and excellent surface flatness. Therefore, a high-performance semiconductor element can be provided.
  • a superlattice structure layer provided on the Group III nitride semiconductor junction layer, AI x G ai different aluminum composition - and X N (0 ⁇ X ⁇ 1) layer are stacked alternately configuration Therefore, it is possible to stably provide a Group III nitride semiconductor layer having excellent crystallinity and excellent surface flatness, and thus stably providing a high-performance semiconductor device. Has an effect.
  • the present invention also provides AI X G a that differs in aluminum composition.
  • AI X G a that differs in aluminum composition.
  • the AI x G ai _ x N (0 ⁇ X ⁇ 1) layer that forms the superlattice structure layer
  • the aluminum composition (- Since the layer structure is formed by bonding the Al x G ai _ x N layer with a smaller X) on the group III nitride semiconductor junction layer, the group III nitride semiconductor with particularly excellent surface flatness is adopted.
  • a layer can be formed, which contributes to obtaining a high-performance semiconductor element.
  • a superlattice structure layer provided on a group II nitride semiconductor junction layer is formed of a G a Q I — ⁇ — Q N (0 ⁇ Q ⁇ 1) layer having a different gallium (G a) composition.
  • G a gallium
  • a superlattice structure layer composed of G a Q I ni _ Q N (0 ⁇ Q ⁇ 1) layers is provided, and G a Q I ni — Q N ( 0 ⁇ Q ⁇ 1)
  • a group III nitride semiconductor layer with excellent surface flatness can be formed, contributing to obtaining a high-performance semiconductor device.
  • the superlattice structure layer is an AI x G a, _ N (0 ⁇ X ⁇ 1) layer or G a Q I, _ Q (0 ⁇ Q ⁇ 1) Since it is composed of layers, it is possible to stably form a Group II nitride semiconductor layer with excellent surface flatness, contributing to the stable acquisition of high-performance semiconductor elements. it can.
  • the substrate is made of [1 1 1 ⁇ silicon single crystal, and the group III nitride semiconductor junction layer provided via the SiC buffer layer on the surface of the substrate is a hexagonal wurtzite crystal type.
  • the symbol M represents a group V element other than nitrogen (N), where 0 ⁇ ⁇ 1. Therefore, the superlattice structure layer and the like provided thereon can be unified from the hexagonal ⁇ ⁇ group nitride semiconductor layer, and therefore the hexagonal group III nitride. This is advantageous for obtaining a semiconductor element that can exhibit characteristics based on a physical semiconductor material.
  • a substrate made of a silicon single crystal a silicon carbide layer provided on the surface of the silicon single crystal substrate, a group III nitride semiconductor junction layer provided bonded to the silicon carbide layer
  • a hydrocarbon gas is blown onto the surface of the single crystal substrate, Since the hydrocarbon is adsorbed on the crystal plane forming the surface, and then the silicon single crystal substrate is heated to a temperature equal to or higher than the adsorbed temperature to form the silicon carbide layer, the surface of the silicon single crystal substrate is It is possible to reliably form a cubic crystal having a non-stoichiometric composition rich in silicon and having a lattice constant exceeding 0.436 nm and not exceeding 0.460 nm.
  • M represents a group V element other than nitrogen (N), and O ⁇ 1, and a group III nitride semiconductor junction layer comprising Since a superlattice structure layer made of a group nitride semiconductor can be formed, a semiconductor element having excellent characteristics can be manufactured by reflecting the good crystallinity of these semiconductor layers.
  • a ⁇ 1 1 1 ⁇ silicon single crystal having a ⁇ 1 1 1 ⁇ crystal plane as a surface is used as a substrate, and the surface of the substrate is non-stoichiometrically rich in composition.
  • Cubic ⁇ 1 1 1 ⁇ silicon carbide with a theoretical composition and ⁇ 1 1 1 ⁇ crystal face A base layer is formed, and hexagonal AI x G a Y I is formed on the surface of the silicon carbide layer.
  • I ⁇ ⁇ consisting of ⁇ (0 ⁇ X, Y, Z ⁇ 1, X + Y + .Z 1.
  • the symbol M represents a group V element other than nitrogen (N), and 0 ⁇ ⁇ 1) Forming a group I nitride semiconductor junction layer, and then forming a superlattice structure layer made of a hexagonal group III nitride semiconductor on the group III nitride semiconductor junction layer to form a semiconductor element Therefore, it is possible to manufacture a semiconductor device capable of suitably expressing optical or electrical characteristics based on the crystal characteristics of a hexagonal group III nitride semiconductor.
  • a ⁇ 0 0 1 ⁇ silicon single crystal having a crystal plane as a surface is used as a substrate, and the surface of the substrate is non-chemically rich in silicon compositionally.
  • a cubic silicon carbide layer having a stoichiometric composition and having a ⁇ 0 0 1 ⁇ crystal plane as a surface is formed, and a cubic I [group I nitride semiconductor] is formed on the surface of the silicon carbide layer.
  • a semiconductor element was formed through a process of forming a superlattice structure layer made of a cubic group III nitride semiconductor on the group III nitride semiconductor bonding layer. Therefore, it is possible to manufacture a semiconductor device that can suitably exhibit optical or electrical characteristics based on the crystal characteristics of a cubic group III nitride semiconductor.
  • a silicon carbide layer having a non-stoichiometric composition containing silicon in a composition is formed on the surface of a substrate made of a silicon single crystal, the surface of the silicon carbide layer is formed.
  • a gas source containing aluminum and a gas source containing nitrogen are supplied to form a group III nitride semiconductor junction layer made of aluminum nitride, so that the lattice mismatch can be reduced.
  • a high-performance semiconductor device having a group III nitride semiconductor junction layer made of AIN can be manufactured.
  • a silicon carbide layer having a non-stoichiometric composition containing silicon in a composition is formed on the surface of a substrate made of a silicon single crystal
  • the surface of the silicon carbide layer is formed.
  • a gaseous material containing aluminum is supplied to form an aluminum film on the surface of the silicon carbide layer, and then the film contains nitrogen. Since it was decided to supply the gaseous raw material and nitride the aluminum film to form the aluminum nitride layer, for example, from AIN to II-group III nitride semiconductor junction with a uniform crystal system of 6: 1 ⁇ 2 crystal Layers can be formed.
  • hydrocarbon gas is applied to the surface of the substrate made of silicon single crystal.
  • the lattice constant exceeds 0.436 ⁇ m through a process of adsorbing silicon carbide on the surface of the silicon single crystal substrate. Since a cubic silicon carbide layer with a non-stoichiometric composition rich in silicon and having a composition of 460 nm or less is formed, the silicon carbide layer with excellent crystallinity with few crystal defects is stable. Therefore, high-performance semiconductor elements can be manufactured stably.
  • the hydrocarbon gas is adsorbed on the surface of the substrate made of silicon single crystal while irradiating with the hydrocarbon gas, and then the hydrocarbon is irradiated with the electron.
  • Cubic silicon carbide is heated by heating the silicon single crystal substrate to a temperature equal to or higher than the temperature at which the silicon is adsorbed to promote the chemical reaction between the silicon forming the substrate and the hydrocarbon adsorbed on the surface of the substrate. Since the layer is formed, a cubic silicon carbide layer with few crystal defects can be formed efficiently, and thus a high-performance semiconductor device can be manufactured efficiently.
  • FIG. 1 is a schematic plan view of an LED described in Example 1 of the present invention.
  • FIG. 2 is a schematic diagram showing a cross-sectional structure along broken lines ⁇ - ⁇ of the LED shown in FIG. ,
  • FIG. 3 is a cross-sectional schematic view of LEDs described in Example 2 of the present invention.
  • a silicon single crystal substrate a force capable of using a silicon single crystal having crystal planes of various plane orientations as a surface.
  • a silicon crystal that can be most suitably used as a substrate has a surface of ⁇ 001 ⁇ ⁇ 00 1 ⁇ or ⁇ 1 1 1 ⁇ single crystal with crystal plane or ⁇ 1 1 1 ⁇ crystal plane.
  • a silicon single crystal having a crystal plane inclined from these crystal planes as the surface can also be sufficiently used as a substrate.
  • ⁇ 001 ⁇ The crystal plane that is y-tilt from the crystal plane, the angle is, for example, a silicon single crystal substrate with a crystal plane that is tilted in the direction of 2 ° and 1 1 o> is an antiphase (antiphase) grain boundary (Hereinafter referred to as “APDJ”) (Saka Kosuke, Material Science Series "Crystal Electron Microscopy for One Material Researcher", 1 99 1 January 25th, published by Uchida Otsukuraku, 1st edition, pages 64-65 It is advantageous to obtain a crystal layer with less).
  • APDJ antiphase grain boundary
  • ⁇ 01 ⁇ silicon single crystal is mainly used in the case of constituting a semiconductor element using a cubic crystal layer.
  • ⁇ 1 1 1 ⁇ silicon single crystal is mainly used in the case of constituting a semiconductor device using a hexagonal crystal layer.
  • the conductivity type of the silicon single crystal used as the substrate is not limited.
  • a ⁇ -type or ⁇ -type conductive silicon single crystal can be used as a substrate.
  • a highly conductive silicon single crystal substrate having a low resistivity (specific resistance) can be suitably used for manufacturing semiconductor light emitting devices such as LEDs and LDs.
  • a high-resistance silicon single crystal can be used as a substrate for a semiconductor device that needs to reduce leakage of a current for operating the device (device operating current) to the substrate side.
  • ⁇ -type or! /-Type high-resistance p-type or n-type semiconductors are sometimes referred to as ⁇ -type or! /-Type, respectively, by Hiroo Yonezu, “Optical Communication Element engineering one light emission ⁇ light receiving element one ", published on May 20, 1995, Engineering Book Co., Ltd., 5th edition, 31 page 7 7 footnote)).
  • a silicon carbide layer is provided on the surface regardless of the plane orientation of the crystal plane forming the surface of the silicon single crystal used as the substrate.
  • This silicon carbide layer can be formed according to Rams de II's notation method (edited by the Japan Society for the Promotion of Science High Temperature Ceramic Materials No. 124 Committee, “S ⁇ C-based New Ceramic Materials: Recent Developments”, February 2001.
  • the most preferred is a cubic crystal layer having a crystal structure of 3 C type, 28 U., Uchida 3 ⁇ 4 Tsuruho, 1st edition, see pages 13-16.
  • the 3C-SiC layer is desirably formed using hydrocarbons adsorbed on the surface of the silicon single crystal substrate.
  • the hydrocarbon gas for the adsorption of hydrocarbons methane (molecular formula CH 3), Etan and saturated aliphatic hydrocarbons such as (molecular formula C 2 H 6) and propane (molecular formula C 3 H 8), acetylene (molecular formula Examples include unsaturated hydrocarbons such as C 2 H 2 ).
  • hydrocarbons methane (molecular formula CH 3), Etan and saturated aliphatic hydrocarbons such as (molecular formula C 2 H 6) and propane (molecular formula C 3 H 8), acetylene (molecular formula Examples include unsaturated hydrocarbons such as C 2 H 2 ).
  • there are aromatic hydrocarbons or alicyclic hydrocarbons but acetylene power that is easy to decompose and react with silicon is most preferably used.
  • the temperature at which acetylene is adsorbed on the (1 1 1 ⁇ silicon single crystal ⁇ 1 1 1 ⁇ crystal plane is 400 ° C to 600 ° C. It is preferable to do this.
  • the temperature suitable for adsorbing acetylene on the ⁇ 001 ⁇ crystal face of the tO 01 ⁇ silicon single crystal is higher than that of the ⁇ 1 1 1 ⁇ crystal face and is 450 ° C to 650 ° C.
  • Hydrocarbons such as acetylene are preferably adsorbed on the crystal plane forming the surface of the silicon single crystal substrate after creating the most aligned structure of silicon atoms.
  • the rearrangement structure is, for example,
  • Parukaru pressure unit: P a
  • P a molecular beam Epitakisharu
  • RHEEDJ high-speed reflection electron diffraction
  • a silicon carbide layer containing a stoichiometrically rich silicon can be formed by heating the silicon single crystal substrate on which hydrocarbon is adsorbed, for example, by heating at 500 ° C. to 700 ° C. The higher the heating temperature, the shorter the stoichiometric silicon carbide layer can be formed in a shorter time
  • the degree of silicon richness is the non-stoichiometric combination of the silicon carbide layer. It is reflected in the lattice constant of silicon carbide.
  • the silicon carbide layer of the non-stoichiometric composition according to the present invention is It has a lattice constant of more than 0.436 nm and less than 0.460 nm.
  • a cubic 3 C-type silicon carbide layer having a lattice constant in the above-described range has a low degree of lattice mismatch with the I ⁇ I nitride semiconductor material constituting the III nitride semiconductor junction layer.
  • the spacing of the (1.10) crystal plane of the cubic 3 C-type silicon carbide layer having a lattice constant in the above range is approximately the same as the a-axis of the hexagonal AIN in the wurtzite crystal type.
  • a hexagonal group III nitride semiconductor layer as a group III nitride semiconductor junction layer.
  • a cubic silicon carbide layer having a lattice constant outside the above range increases the lattice mismatch with either a cubic or hexagonal crystal group III nitride semiconductor material.
  • the crystal quality of the group nitride semiconductor junction layer is significantly degraded, which is extremely inconvenient.
  • a silicon carbide layer having a non-stoichiometric composition rich in silicon as compared with carbon is also formed by adsorbing hydrocarbons on the surface of a silicon single crystal substrate, and then containing a gas containing silicon on the surface of the substrate. It can also be formed by heating while supplying.
  • the surface of a silicon single crystal substrate on which hydrocarbons are adsorbed is formed by supplying heat to silane (molecular formula Si H 4 ) while being heated. Further, for example, it can be formed by heating a silicon single crystal substrate on which hydrocarbons are adsorbed while irradiating a silicon beam in an MBE growth chamber held in a high vacuum.
  • the lattice constant of the formed non-stoichiometric silicon carbide skin can be measured by an analytical means such as an electron diffraction method.
  • a silicon carbide layer with a surface of ⁇ 001 ⁇ is obtained by using a ⁇ 001 ⁇ silicon single crystal with a surface of ⁇ 001 ⁇ crystal. Is used as a substrate. In addition, to obtain a non-stoichiometric silicon carbide layer with the ⁇ 1 1 1 ⁇ crystal face as the surface, (1 1 1 ⁇ . Is used as a substrate.
  • the potential difference between the electron generating source, for example, a tungsten (W) filament and the silicon single crystal substrate of the irradiated object is preferably 100 port (V) or more and 50 OV or less.
  • a silicon single crystal substrate with hydrocarbons adsorbed on its surface is heated to form a 3 C—SiC layer on the surface of the substrate, if it is irradiated with electrons, twins are stacked defects. 3C—SiC layer with excellent crystallinity such as low crystal defect density can be formed.
  • the electron irradiation density 1 X 10 12 to 5 X 10 13 cm- 2 is suitable.
  • the acceleration energy of the irradiated electrons is suitably 100 eV to 500 eV.
  • a hexagonal a-axis that approximates the spacing (0.308 nm to 0.325 nrr>) of the (1 1 0) crystal plane of the non-stoichiometric cubic silicon carbide layer according to the present invention. It can be composed of AIN, G a N and their mixed crystals.
  • an I I I group nitride semiconductor junction layer composed of hexagonal A I N or the like it is advantageous to use a ⁇ 1 1 1 ⁇ silicon single crystal having a ⁇ 1 1 1 ⁇ crystal plane as the substrate. Further, in order to obtain a group I II nitride semiconductor junction layer made of cubic A I N or the like, it is convenient to use a ⁇ 00 1 ⁇ silicon single crystal having a ⁇ 00 1 ⁇ crystal plane as a surface.
  • a silicon single crystal there is also a means of once depositing an aluminum (AI) film on the surface of the substrate and then nitriding the AI film in an atmosphere containing a nitrogen-containing gas to form an AIN layer.
  • AI aluminum
  • an AIN layer with a uniform crystal system can be formed efficiently.
  • an AI film is formed on the surface of the ⁇ 1 1 1 ⁇ silicon single crystal substrate with the ⁇ 1 1 1 ⁇ crystal face and then nitrided in a nitrogen plasma atmosphere, for example, the crystal system will be rendered hexagonal.
  • a uniform hexagonal AIN layer can be formed.
  • Group II nitride semiconductor bonding layers are, for example, metal organic chemical vapor deposition (hereinafter abbreviated as “MOCV D”), halogen (ho I ogen) or hydride chemical vapor deposition (CVD). , MBE method, chemical beam growth method (hereinafter abbreviated as “C BEJ”).
  • a superlattice structure layer made of a group III nitride semiconductor is formed on the group III nitride semiconductor junction layer.
  • a superlattice structure is formed by alternately stacking group III nitride semiconductor layers having different constituent element compositions.
  • a superlattice structure is formed by alternately laminating group III nitride semiconductor layers having different band gaps.
  • the group III nitride semiconductor junction layer is composed of AIN or G a N
  • a l x G ai — ⁇ ⁇ ( 0 ⁇ ⁇ ⁇ ⁇ ⁇ ) layers are preferred.
  • Further preferably constructed from Ga Q I n n _ Q N (0 ⁇ Q ⁇ 1) layer which differs a gallium composition ( Q).
  • AI x G ai to the aluminum composition minimized - an X N layer, a Group III nitride semiconductor junction layer
  • a superlattice structure layer that provides a group III nitride semiconductor layer having excellent surface flatness can be obtained.
  • the QN layer is provided so as to be bonded to the group III nitride semiconductor junction layer
  • a superlattice structure layer that provides an I ⁇ group nitride semiconductor layer with excellent surface flatness can be obtained.
  • the superlattice structure layer when composed AI x G ai _ X N layer or Ga Q I ni _ Q N layer to less 30ML layer thickness above 5 ML, good propagation of the strain within the crystal layers capital Can be suppressed.
  • the thickness of 1 ML is the thickness of 12 on the c-axis in a hexagonal group III nitride semiconductor layer.
  • the thickness of 1 ML of hexagonal wurtzite crystal type G a N with a c-axis of 0.520 nm is 0.260 nm.
  • the thickness corresponds to the lattice constant.
  • the superlattice structure layer can also be a quantum well structure that gives a quantum level to an electron hole.
  • an aluminum composition ( X) Gayori large, large AI X G 31 more forbidden band width - X N layer
  • the Al x G ai — X N layer or Ga Q I r ⁇ — Q N layer that constitutes the superlattice structure layer is the same as the above-mentioned group III nitride semiconductor junction layer, for example, MOCVD, halogen ( It can be formed using fife length methods such as ho Iogen) or hydride CVD method, MBE method, CBE. If a superlattice structure layer is subsequently formed on the group III nitride semiconductor junction layer by the same growth means used for forming the group III nitride semiconductor junction layer described above, it is easy to obtain a semiconductor device. It becomes.
  • AI x G ai constituting the superlattice structure layer - X N layer or Ga Q I r ⁇ - upon growing Q N layer a raw material and group V elements of the I ⁇ Group I elements constituting the layers
  • a superlattice structure layer having excellent surface flatness can be obtained.
  • a group III element source is supplied, then the group III element source is stopped, and a nitrogen source is supplied instead.
  • a superlattice structure with excellent surface flatness can be formed.
  • a growth layer having excellent surface flatness can be formed on the superlattice structure layer. Therefore, if such a growth layer having excellent flatness is used as an active layer (active layer), a semiconductor element having excellent optical or electrical characteristics can be configured.
  • a hexagonal group III nitride semiconductor layer is formed on a superlattice structure layer composed of a hexagonal group III nitride semiconductor layer on a hexagonal group III nitride semiconductor junction layer.
  • High mobility FET can be constructed if it is used as I) layer) or electron supply layer.
  • high mobility F E T with an electron transit layer that efficiently accumulates two-dimensional electrons can be manufactured due to the expression of piezo (p i ezo) due to hexagonal I I ⁇ group nitride semiconductors.
  • a cubic group III nitride semiconductor layer provided on a superlattice structure layer composed of a cubic group III nitride semiconductor layer on a cubic group III nitride semiconductor junction layer may emit light from the lower cladding layer.
  • light-emitting elements such as high-brightness LEDs can be formed.
  • LD with uniform oscillation wavelength can be achieved.
  • the present invention will be specifically described by taking as an example a case where a light emitting diode (LED) is manufactured from an epitaxial multilayer structure including a superlattice structure layer made of a hexagonal group III nitride semiconductor layer.
  • LED light emitting diode
  • FIG. 1 schematically shows the planar structure of the semiconductor LED 10 produced in Example 1.
  • FIG. 2 schematically shows a cross-sectional structure along the broken line ⁇ - ⁇ of the LED 10 shown in FIG.
  • ⁇ -type silicon single crystal with boron (element symbol: ⁇ ) added with a crystal plane as the surface was used as substrate 101.
  • the substrate 1 01 after transporting the growth chamber in one for Micromax BE growth, in a high vacuum of about 5 XI 0- 7 pascals (P a), the substrate was heated 1 01 850 ° C. While monitoring the RHEED pattern, heating was continued at the same temperature until the (1 1 1) crystal plane formed the surface of the substrate 101 (7 X 7) was rearranged.
  • the temperature was lowered to 450 ° C. while the substrate 101 was housed in the MBE growth chamber.
  • acetylene gas was sprayed onto the surface of the substrate 101 to adsorb acetylene on the surface.
  • the acetylene was continuously sprayed on the RHEED pattern until the electron diffraction spots (spot) due to the (7 X 7) rearrangement structure on the surface of the substrate 101 almost disappeared.
  • the blowing of acetylene gas to the surface of the substrate 101 was stopped, and the temperature of the substrate 101 was raised to 600 ° C.
  • the substrate 101 is held at the same temperature until a streak due to cubic 3 C-type silicon carbide appears in the RHEED pattern, and a silicon carbide layer 102 is formed on the surface of the silicon single crystal substrate 101. did.
  • the lattice constant of silicon carbide formed was calculated to be 0.450 rim based on the lattice constant of the silicon single crystal determined from the R H E E D pattern of the (1 1 1) silicon single crystal.
  • the thickness of the silicon carbide layer 102 was about 2 nm, and the surface was a (1 1 1) crystal plane.
  • an MBE method using nitrogen plasma as a nitrogen source is applied to form a Wurtzite crystal hexagonal aluminum nitride (AIN) layer 1 03. on the substrate 1 01 was formed at a temperature of 720 ° C. It was generated using an electron cyclotron resonance (ECR) type apparatus that applied a high frequency of 13.56 MHz and a magnetic field to nitrogen plasma and high purity nitrogen gas.
  • ECR electron cyclotron resonance
  • 1 x M BE growth chamber While maintaining a high vacuum of 10 to 16 Pa, atomic nitrogen (nitrogen radical) in the nitrogen plasma was extracted using electric repulsion and sprayed on the surface of the silicon carbide layer 102.
  • the layer thickness of the AIN layer 103 formed as the group III nitride semiconductor junction layer according to the present invention was about 15 nrr>, and the surface was a ⁇ 0001 ⁇ crystal plane.
  • the hexagonal first n-type gallium nitride (G a N) 104 a was formed on the hexagonal I AIN layer 103 by the MBE method at 720 ° C.
  • the first n-type G a N layer 1044a includes a first n-type nitridation having an aluminum (AI) composition ratio of 0.10, which is another constituent layer of the superlattice structure layer 104.
  • Aluminum 'gallium mixed crystal (AI 0. 10 Ga 0. 9 .N) 1 04 b was bonded.
  • ⁇ G ao. 90 1 ⁇ 1 mixed crystal layer 104b is provided with the second n-type GaN layer "! 04a" joined.
  • second AI 0. 10 G a o . the 90 n mixed crystal layer 1 04 on b, further, a third n-type G a n layer 1 04 a and the third n-type AI 0. ⁇ and G ao.
  • 90 n mixed crystal layer 1 04 b provided to complete the formation of the superlattice structure layer 1 04.
  • the first to third n-type AI 0. and 10 G a 0. 9 any .N thickness of the mixed crystal layer 1 04 b is 1 0 ML did.
  • a lower cladding layer 105 made of n-type GaN was formed by doping with silicon (S i) and having a layer thickness of about 2200 nm by MBE. Since the n-type GaN layer 105 was provided via the superlattice structure layer 104 described above, the surface roughness had an excellent rms value of about 1.0 nm.
  • n-type gallium nitride - a I Njiumu mixed crystal (. G a 0 85 I n ..
  • a light emitting layer 106 having a multi-quantum well structure having a structure in which layers are stacked over a period was formed.
  • a light-emitting portion having a pn junction type double hetero (DH) junction structure was constructed from the n-type cladding layer 105, the n-type light emitting layer 106, and the p-type upper cladding layer 107.
  • a contact layer 1 08 made of p-type G a N (layer thickness of about 100 ⁇ m) is further provided on the P-type upper clad layer 107 forming the light emitting portion, and LED 1 Laminated structure 1 for 1 application was formed.
  • the p-type contact layer 1 08 which is the outermost layer of the laminated structure 1 1, has a p-type ohmic (gold) (element symbol: Au) and nickel (element symbol: Ni) oxide on the surface.
  • Ohmic electrode 110 was formed.
  • One n-type ohmic electrode 110 is formed by removing the light emitting layer 106, the upper clad layer 107, and the contact layer 108 in the region where the electrode 110 is provided by a general dry etching method. After forming. Since the n-type ohmic electrode 110 was formed via the superlattice structure layer 104, it was provided on the surface of the lower cladding layer 105, which had good flatness. That is, in LED 10, the p-type ohmic electrode 109 and the n-type ohmic electrode 110 are provided on the same surface side with respect to the silicon single crystal substrate 1101.
  • the device operating current was passed between the p-type and n-type ohmic electrodes 1109 and 110 of the LED chip 10 fabricated as described above, and the light emission and electrical characteristics were investigated.
  • a forward current was applied to LED 10, blue light with a dominant wavelength of 460 was emitted.
  • the forward current was 2 OmA, the emission intensity was about 2.2 mW.
  • the forward voltage (V f) when passing a current of 2 OmA in the forward direction was about 3.4 V.
  • a silicon carbide layer 102 having a non-stoichiometric composition is provided as a buffer layer
  • a superlattice structure layer 104 consisting of a group III nitride semiconductor layer having excellent crystallinity on the top, and a DH structure type The light emitting part was provided. Therefore, the reverse voltage when the reverse current was 10 A was a high voltage of 15 V.
  • the superlattice structure layer 104 and the light-emitting part are composed of a group III nitride semiconductor layer with excellent crystallinity, the reverse direction has almost no local breakdown resistance. LED with excellent voltage resistance can be constructed.
  • Example 1 a non-stoichiometric silicon carbide layer provided on a (001) silicon single crystal substrate having a (001) crystal plane as a surface, a cubic I. II nitride semiconductor junction layer,
  • the present invention will be specifically described by taking as an example a case where a light emitting diode (LED) is manufactured from an epitaxial multilayer structure including a superlattice structure layer made of a cubic group III nitride semiconductor layer. .
  • LED light emitting diode
  • a cross-sectional structure of the semiconductor LED 20 produced in Example 2 is schematically shown.
  • an n-type silicon single crystal doped with phosphorus (element symbol: P) having a (001) crystal plane as the surface was used as the substrate 201.
  • the substrate 201 after transporting the growth chamber in one for MBE growth, in a high vacuum of about 5 x 1 0- 7 pascal (P a), the substrate was heated 201 to 800 ° C. While monitoring the RH EDD pattern, heating was continued at the same temperature until the (100) crystal plane forming the (2 X 1) rearrangement structure on the surface of the substrate 201 was formed.
  • the temperature of the substrate 201 was lowered to 420 ° C. while being stored in the MBE growth chamber.
  • acetylene gas was blown onto the surface of the substrate 201, and acetylene was adsorbed on the surface while irradiating electrons.
  • Electrons were generated by energizing and heating a tandastene (element symbol: W) filament placed in a growth chamber kept in a high vacuum. Electrons, accelerated voltage as 300 V, and irradiated with an area density of about 5 XI 0 12 cm one 2.
  • Acetylene gas and electrons were continuously supplied on the RHEED pattern until the electron diffraction spots due to the (2 X 1) rearrangement structure on the surface of the substrate 201 almost disappeared.
  • the temperature of the silicon single crystal substrate 201 was raised to 550 ° C.
  • the electrons are directed toward the substrate 201. I started irradiating again. Until the streak due to cubic 3 C-type silicon carbide appears in the R HEED pattern, the surface of substrate 201 is continuously irradiated with electrons at the same temperature, and the surface of single-crystal silicon substrate 201 is exposed to 3 C-type cubic silicon carbide. Layer 202 was formed.
  • the lattice constant of the formed silicon carbide was calculated to be 0.440 r »m.
  • the RHEE D pattern of the silicon carbide layer 202 showed no abnormal diffraction due to twins and stacking faults.
  • the layer thickness of the silicon carbide layer 202 was about 2 nm, and the surface of the layer 202 was a (001) crystal plane.
  • M BE Growth Champion about 1 X While maintaining a high vacuum of 1 0- 6 P a, atomic nitrogen in the nitrogen plasma (nitrogen the radical Le) and extracted using electrical repulsion, they were sprayed onto the surface of the silicon carbide layer 202.
  • the thickness of the AIN layer 203 which is a group III nitride semiconductor junction layer according to the present invention, was about 8 nm.
  • the AIN layer 203 was a single crystal layer having a (001) crystal plane as a surface. If the cubic (c U bic) of the surface of the AIN layer 203 of (001) crystal plane, 7 00 ° C in more MBE method, a first n-type gallium nitride (Ga N) of cubic 204 a Formed.
  • the layer thickness of the first n-type G a N layer 204 a which is a constituent layer of the lattice structure layer 204 was 15 ML (about '3.9 nm).
  • the first n-type G a N layer 204 a includes a first n-type gallium nitride having a gallium (G a) composition ratio of 0.95, which is another constituent layer of the superlattice structure layer 204 An indium mixed crystal (Ga .. 95 I n 0 .. 5 N) 2 04 b was joined and provided. Then, the first n-type G a 0. The 95 I n 0. 05 N mixed crystal layer 20 4 b, provided by joining the second n-type G a N layer 204a.
  • the second n-type Ga N layer 204 a has a second Ga. . 95 I n 0. 05 N provided by joining the mixed crystal layer 204 b.
  • the formation of the superlattice structure layer 204 was completed. 1st to 3rd n-type Ga. . 95 I n 0 .. Any 5 thickness of the N mixed crystal layer 204 b is also set to 1 0 ML.
  • N-type Ga with (001) crystal plane as the outermost layer of superlattice structure layer 204. 95 In . ..
  • a lower clad layer 205 made of cubic n-type GaN with a thickness of about 1 800 nm is provided by doping with silicon according to the MBE method. . Since the n-type GaN layer 205 was provided via the superlattice structure layer 204 described above, the surface roughness was as good as about 1.2 in terms of rms.
  • a multi-quantum well structure light-emitting layer 206 consisting of the above was formed at 700 ° C by MBE.
  • the light emission layer 206 was formed cubic p-type AI 0 in crystallization.
  • 10 G a 0.
  • n-type cladding layer 205 the n-type light emitting layer 206, and the p-type upper cladding layer 207 are changed to a pn junction type double.
  • the light emitting part of terrorism (DH) junction structure was constructed.
  • P-type upper clad layer 2 P-type upper clad layer 2
  • a contact layer 208 made of cubic p-type GaN with a layer thickness of about 90 nm was provided by the MBE method to form a laminated structure 21 for LED 20 use.
  • a p-type ohmic electrode 209 made of gold (A u) and nickel (N i) oxide was formed at the center of the surface of the p-type contact layer 208 that forms the outermost layer of the multilayer structure 21.
  • One n-type ohmic electrode 210 was formed by providing a gold vapor deposition film on the entire back surface of the ri-type silicon single crystal substrate 201.
  • the device operating current was passed between the p-type and n-type ohmic electrodes 209 and 210 of the LED chip 20 fabricated as described above, and the light emission and electrical characteristics were investigated.
  • a current was applied to LED20 in the forward direction, blue light with a dominant wavelength of 465 nm was delivered.
  • the emission intensity when the forward current was 2 OmA was about 2. OmW.
  • the forward voltage (V f) when passing a current of 2 OmA in the forward direction was about 3.3 V.
  • the silicon carbide layer 202 having a non-stoichiometric composition is provided as a buffer layer, a superlattice structure layer 204 made of a group III nitride semiconductor layer having excellent crystallinity thereon, and a DH structure type light emission Department was established. For this reason, the reverse voltage when the reverse current was 10 ⁇ was a high voltage of 15 V.
  • the superlattice structure layer 204 and the light emitting part are composed of a group III nitride semiconductor layer having excellent crystallinity, an LED having excellent reverse voltage resistance with little local breakdown voltage failure is obtained. I was able to configure.
  • a cubic 3 C-type silicon carbide layer was formed on a (1 1 1) silicon single crystal substrate with the (1 1 1) crystal plane as the surface.
  • the (1 1 1) crystal surface of the silicon carbide layer with a lattice constant of 0.450 nrri was irradiated with an aluminum (AI) beam (be am) in an MBE growth chamber.
  • An AI film was formed. The film thickness of AI film was about 3.
  • ECR Electro Cyclotron
  • RF radio frequency
  • a hexagonal AIN layer formed by nitriding an AI film is used as a group III nitride semiconductor junction layer, and a superlattice structure layer having a structure as described in Example 1 above, an n-type lower layer A clad layer, an n-type light emitting layer, a p-type upper clad layer, and a p-type contact layer were sequentially laminated to form a laminated structure for LED use.
  • the group III nitride semiconductor layer constituting the superlattice structure layer and the like provided thereon is hexagonal. The crystal system was unified uniformly.
  • a p-type and n-type ohmic electrode as described in Example 1 above is provided on the above laminated structure having a hexagonal AIN layer formed by nitriding as a II-group nitride semiconductor junction layer, and an LED Configured.
  • the emission wavelength when a forward current of 2 OmA was passed through the ED was about 460 nm, which was substantially the same as the LED described in the above example.
  • the AIN layer which was formed by uniformly nitriding the hexagonal crystal system as a result of nitriding the AI coating, was used as the III-nitride semiconductor junction layer, hexagonal crystals with no mixed cubic crystal masses were used. Since the light-emitting layer is formed from Group III nitride semiconductor crystals, the emission wavelength between LED chips was uniform. Industrial applicability
  • the semiconductor element of the present invention is a non-chemically rich silicon composition having a substrate made of silicon single crystal and having a lattice constant of more than 0.436 nm and less than 0.460 nm provided on the substrate. configure the stoichiometric cubic buffer layer of silicon carbide of the composition, in its buffer layer, a l x Ga Y I A group III nitride semiconductor junction layer comprising a group III nitride semiconductor on the group III nitride semiconductor junction layer.

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Nanotechnology (AREA)
  • Optics & Photonics (AREA)
  • Biophysics (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Led Devices (AREA)
  • Semiconductor Lasers (AREA)
  • Recrystallisation Techniques (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

珪素単結晶基板(101)と、その基板の表面に設けた炭化珪素層(102)と、その炭化珪素層に接して設けたIII族窒化物半導体接合層(103)と、そのIII族窒化物半導体接合層上にIII族窒化物半導体からなる超格子構造層(104)を備えた半導体素子において、炭化珪素層は立方晶で格子定数が0.436nmを超え、0.460nm以下の、組成的に珪素を富裕に含む非化学量論的な組成の層とし、III族窒化物半導体接合層は、組成がAlXGaYInZN1-αMα(0≦X、Y、Z≦1、X+Y+Z=1、0≦α<1、Mは窒素以外の第V族元素)であることから成る。

Description

明 細 書 半導体素子及びその製造方法 技術分野
本発明は、 珪素単結晶を基板と、 その基板上に形成された I I I族窒化物半導 体層を備えた撣層構造を使用して構成される半導体素子に関する。 背景技術
窒化ガリウム （Ga N) ゃ窒化アルミニウム （A I N) などは、 従来から、 I I I族窒化物半導体として知られている。 これらの I I I族窒化物半導体材料は、 青色或いは緑色等の短波長の可視光を発する発光ダイオード （以下 「LEDJ と 略す） やレーザーダイオード （以下 「|_D」 と略す) 等の半導体発光素子を構成 するために利用されている （例えば、 日本特公昭 54— 3834号公報 （特許文 献 1 ) 参照） 。 また、 高周波トランジスタ等の電子デバイスを構成するために利 用されている （例えば、 ェ厶 'エー 'カーン （M. A. Kh a n) 他、 アプライ ド フイジクス レターズ （Ap p に P h y s. L e t t . ) 、 ァメリカ合衆 国、 1 993年、 第 62卷、 1 786頁 （非特許文献 1 ) 参照） 。
この様な I I I族窒化物半導体材料からなる半導体素子は、 サファイア （ 一 A I 203) パルク単結晶 （例えば、 日本特開平 6 1 51 963号公報 （特許 文献 2) 参照） 或いは立方晶（c u b i c)の炭化珪素 （S i C) バルク （b u I k) 単結晶を基板として構成されている （例えば、 日本特開平 6— 3.2641 6 号公報 （特許文献 3) 参照） 。 例えば、 サファイア基板上に I I I族窒化物半導 体材料からなるクラッド （c l a d) 層及び発光層等を備えた積層構造体を利用 して LEDが製造されるに至っている （例えば、 日本特開平 6—1 51 966号 公報 （特許文献 4) 参照） 。
しかしながら、 I I I族窒化物半導体素子用の基板として常用 れるサフアイ ァは、 電気絶縁性であるため、 例えば、 静電気等に対して耐電圧性の高い I I I 族窒化物 LEDを得るのが容易ではないとの問題がある。 また、 サファイアは然 して熱伝導性が良好ではないため、 基板の放熱性を利用した低損失の電界効果形 トランジスタ （以下 「FETJ と略す） を作製するのは困難であった。 導電性が あり、 また熱伝導性に優れる炭化珪素バルク単結晶を基板とすれば、 静電気等に 対して耐電圧性に優れる L E Dや放熱性に優れる F E Tを構成するに利便となる。 し力、し、 基板として利用するために適度に大きな口径の炭化珪素バルク単結晶は 高価であり、 民生用の汎用 I I I族窒化物半導体素子を製造する際に不利となつ ている。
一方、 珪素単結晶'（シリコン） は、 元来、 熱伝導性に優れる上に、 良導性の大 口径単結晶が既に量産されるに至っている。 従って、 良導性で大口径のシリコン を基板として利用すれば、 例えば、 静電気等に対して耐性が高い、 廉価な汎用 L EDを実用化できると期待される。 また、 高抵抗でありながら、 熱伝導率の高い シリコンを基板とすれば、 低損失の高周波帯域通信用 FETを実現できると期待 される。 しかしながら、 珪素単結晶の格子定数 （=a) は 0. 543 nmであり、 I I I族窒化物半導体、 例えば、 六方晶 G a Nの a軸格子定数は 3. 1 89Aで あるため、 双方の材料間には大きな格子ミスマッチ （m i s m a t c h ) がある。 立方晶の Ga N (a = 0. 45 1 nm) に対しても、 珪素単結晶とのミスマッチ は大きい。 このため、 珪素単結晶基板上には、 結晶欠陥の少ない良質な I I I族 窒化物半導体層を安定して形成するのが難しい欠点があった。
格子ミスマッチの大きな単結晶基板上に、 I I I族窒化物半導体層を設ける際 には、 双方の格子の不整合性を緩和するための緩衝 （b u f f e r) 層を設ける のが従来からの技術である。 従来技術に於いて、 緩衝層は例えば、 A I Nや G a N等の I I I族窒化物半導体材料から構成されている （例えば、 日本特開平 6— 3 1 659号公報 （特許文献 5) 参照） 。 しかしながら、 珪素単結晶と立方晶 或いは六方晶の A I Nまたは G a Nとの格子ミスマッチが大きく、 充分に格子歪 を緩和できない。 このため、 従来の I I I族窒化物半導体材料からなる緩衝層と して用いて、 I I I族窒化物半導体層を形成しょうとしても、 結晶性に優れる I . I I族窒化物半導体層を安定して形成出来ないことが問題となっている。
また、 珪素単結晶を基板として、 その上に I I I族窒化物半導体層を形成する に際し、 立方晶 3 C型の炭化珪素 （3 C— S i C) の薄膜層を介して、 I I I族 窒化物半導体層を形成する従来技術も知られている （例えば、 ティー，キクチ ( T . K i k u c h i ) 他、 ジャーナルォブ クリスタル グロ一ス （J . C r y s t a I G r o w t h ) , オランダ、 2 0 0 5年、 第 2 7 1巻、 第 1—2号、 e 1 2 1 5頁〜 e 1 2 2 1頁 （非特許文献 2 ) 参照） 。 しかしながら、 3 C— S i C薄膜層の性質に依って、 その上層の I I I族窒化物半導体層の結晶性などが 顕著に変化するため、 良質の I I I族窒化物半導体層を安定して形成出来ない難 点がある。 また、 S i Cから成る緩衝層を用いても、 その上に形成した I I I族 窒化物半導体層は、 必ずしも、 表面の平坦性に優れるものとはなり得な問題があ る。
導電性及び放熱性に優れ、 しかも大口径の単結晶が既に、 量産されている珪素 単結晶を基板とした光学的及び電気的特性に優れる半導体素子を得るには、 基板 との格子ミスマッチを好適に緩和して、 良質の I I I族窒化物半導体層をもたら せる構成から成る緩衝層が必要である。 例えば、 珪素単結晶基板上に I I I族窒 化物半導体層を形成するに際し、 S i C層を緩衝層として用いる場合にあっても、 双方の材料間の格子ミスマッチを好適に緩和できる構成からなる S i C緩衝層が 必要である。
更に、 格子ミスマッチを緩和するに有効な構成から成る S i C緩衝層を用いる に加えて、 結晶性に優れ、 且つ表面の平坦性にも優れる I I I族窒化物半導体層 をもたらすための緩衝層上の積層構造にも創意が必要である。 また、 特性に優れ る半導体素子を製造するには、 その S ί C緩衝層と、 表面の平坦性に優れる良質 の I I I族窒化物半導体層とを安定してもたらすための製造方法が必要である この発明の目的は、 基板との格子ミスマッチを好的に緩和できる緩衝層を備え た半導^:素子を提供することにある。
この発明の他の目的は、 結晶性に優れる良質で、 且つ、 表面の平坦性の優れる ΠΙ族窒化物半導体層をもたらすことができる高性能の半導体素子を提供すること にある。
この発明の更に他の目的は、 格子ミスマッチを有効に緩和する S i C緩衝層と、 表面の平坦性に優れる良質の I I I族窒化物半導体層とを安定して製造すること のできる半導体素子の製造方法を提供することにある。 発明の開示
上記目的達成のため、 単結晶からなる基板と、 その単結晶基板の表面に設けら れた炭化珪素 （S i C) 層と、 その炭化珪素層に接合させて設けられた I I I族 窒化物半導体接合層と、 その I I 〖族窒化物半導体層上に設けられた I I I族窒 化物半導体からなる超格子構造層とを備えた半導体素子にあって、 本発明の半導 体素子は、 （ 1 ) 基板を珪素単結晶とし、 その基板上に設けられた、 格子定数が 0. 436 nmを超え、 0. 460 n m以下とする組成的に珪素を富裕に含む非 化学量論的な組成の立方晶の炭化珪素からなる炭化珪素層と、 その上に設けられ た A I xGa γ I ΠζΝ,一な Mff (0≤X, Y, Z≤ 1 , X + Y + Z = 1。 記号 M は窒素 （N) 以外の第 V族元素を表し、 0≤ < 1である。 ） 〖 I I族窒化物半 導体接合層と、 その上に設けられた I I I族窒化物半導体からなる超格子構造層 とを備えている、 ことを特徴としている。
特に、 本発明に係る半導体素子は、 上記 （1 ) 項に記載の半導体素子にあって、 (2) I I I族窒化物半導体接合層上に設ける超格子構造層が、 アルミニウム
(A I ) 組成を相違する窒化アルミニウム■ガリウム （組成式 A I xGa i_x N： 0≤X≤1 ) 層を交互に積層させて構成されている、 ことを特徴としている。 特に、 本発明に係る半導体素子は、 上記 （2) 項に記載の半導体素子にあって、
(3) I I I族窒化物半導体接合層に、 超格子構造層をなす窒化アルミニウム- ガリウム （A I xGa XN： 0≤X≤ 1 ) 層にあって、 アルミニウム組成 (；
X) をより小とする窒化アルミニウム■ガリウム層力《接合させて設けられている、 ことを特徴としている。
特 、 本発明に係る半導体素子は、 上記 （1 ) 項に記載の半導体素子にあって、
(4) 超格子構造層が、 ガリウム （Ga) 組成を相違する窒化ガリウム■インジ ゥ厶 （組成式 GaQ I Π 1 0N： 0≤Q≤1) 層を交互に積層させて構成されて いる、 ことを特徴としている。
特に、 本発明に係る半導体素子は、 上記 （4) 項に記載の半導 素子にあって、
(5) I I I族窒化物半導体接合層に、 超格子構造層をなす窒化ガリウム'イン ジゥム （GaQ I r^—oN ： 0≤Q≤ 1 ) 層にあって、 ガリウム組成 （=Q) を ょリ大とする窒化ガリウム■インジウム層が接合させて設けられている、 ことを 特徴としている。 、
特に、 本発明に係る半導体素子は、 上記 （1) 乃至 （5) 項の何れかに記載の 半導体素子にあって、 （6) I I 〖族窒化物半導超格子構造層が、 膜厚を 5ML 以上 30MLとする I I I族窒化物半導体層から構成されている、 ことを特徴と している。
特に、 本発明に係る半導体素子は、 上記 （1) 乃至 （6) 項の何れかに記載の 半導体素子にあつで、 （7) 基板が、 表面を {1 1 1 } 結晶面とする {1 1 1 } 珪素単結晶であり、 I I I族窒化物半導体接合層が、 六方晶のウルッ鉱結晶型窒 化 A I Nから構成されている、 ことを特徴としている。
特に、 本発明に係る半導体素子は、 上記 （1) 乃至 （6) 項の何れかに記載の 半導体素子にあって、 （8) 基板が、 表面を {001} 結晶面とする {001 } 珪素単結晶であり、 I I I族窒化物半導体接合層が、 立方晶の閃亜鉛鉱結晶型窒 化アルミニウム （A I N) から構成されている、 ことを特徴としている。
また、 珪素単結晶からなる基板と、 その珪素単結晶基板の表面 ίこ設けられた炭 化珪素層と、 その炭化珪素層に接合させて設けられた I I I族窒化物半導体接合 層と、 その I 〖 I族窒化物半導体層上に設けられた I I I族窒化物半導体からな る超格子構造層とを備えた半導体素子の製造方法にあって、 本発明の半導体素子 の製造方法は、 （A) (1 ) 珪素単結晶基板の表面に炭化水素ガスを吹き付けて、 基板の表面をなす結晶面に、 炭化水素を吸着させる工程と、 （2) その後、 吸着 させた温度以上の温度に珪素単結晶基板を加熱して、 珪素単結晶基板の表面に格 子定数を 0. 36 nmを超え、 0. 460 n m以下とする組成的に珪素を富裕に 含む非化学量論的な組成の立方晶の炭化珪素層を形成する工程と、 （3) その後、 炭化珪素層の表面に、 第 V族元素を含む気体と、 第 I I I族元素を含む気体を供 給して、 I I I族窒化物半導体接合層を形成する工程と、 （4) その後、 I I I 族窒化物半導体接合層上に、 I 1 I族窒化物半導体からなる超格子構造層を形成 する工程とを、 含むことを特徴としている。 '
特に、 本発明の半導体素子の製造方法は、 上記 （A) 項に記載の製造方法にあ つて、 （B) 基板を、 {1 1 1 } 結晶面を表面とする {1 1 1 } 珪素単結晶とし、 その基板の表面に、 組成的に珪素を富裕に含む非化学量論的な組成を有し、 且つ、
{ 1 1 1 } 結晶面を表面とする立方晶の炭化珪素層を形成した後、 その炭化珪素 層の表面に、 六方晶の I I I族窒化物半導体接合層を形成し、 その後、 I I I族 窒化物半導体接合層上に、 六方晶の〖 I I族窒化物半導体からなる超格子構造層 を形成する、 ことを特徴としている。
また特に、 上記 （A) 項に記載の製造方法にあって、 （C) 基板を、 〖0 0 1 } 結晶面を表面とする { 0 0 1 } 珪素単結晶とし、 その基板の表面に、 組成的 に珪素を富裕に含む非化学量論的な組成を有し、 且つ、 { 0 0 1 } 結晶面を表面 とする立方晶の炭化珪素層を形成した後、 その炭化珪素層の表面に、 立方晶の I I I族窒化物半導体接合層を形成し、 その後、 I I 〖族窒化物半導体接合層上に、 立方晶の I I I族窒化物半導体からなる超格子構造層を形成する、 ことを特徴と している。
また特に、 上記 （B) または （C) 項に記載の製造方法にあって、 （D ) 珪素 単結晶からなる基板の表面に、 組成的に珪素を富裕に含む非化学量論的な組成の 炭化珪素層を形成した後、 その炭化珪素層の表面に、 アルミニゥ Aを含む気体原 料と、 窒素を含む気体原料とを供給して、 窒化アルミニウムからなる I I I族窒 化物半導体接合層を形成する、 ことを^ f徴としている。
また特に、 上記 （D ) 項に記載の製造方法にあって、 （E ) 珪素単結晶からな る基板の表面に、 組成的に珪素を富裕に含む非化学量論的な組成の炭化珪素層を 形成した後、 その炭化珪素層の表面に、 アルミニウムを含む気体原料を供給して、 アルミニウム膜を被着させた後、 窒素を含む気体原料を供給して、 アルミニウム 膜を窒化し、 窒化アルミニウム層を形成する、 ことを特徴としている。
また特に、 上記 （D) 項に記載の製造方法にあって （F) 珪素単結晶からなる 基板の表面に、 炭化水素ガスを吹き付けると共に、 電子を照射しつつ、 珪素単結 晶基板の表面に、 炭化珪素を吸着させる、 ことを特徴としている。
また特に、 上記 （F) 項に記載の製造方法にあって （G ) 珪素単結晶からな る基板の表面に、 炭化水素を吸着させた後、 電子を照射しつつ、 化水素を吸着 させた温度以上の温度に珪素単結晶基板を加熱して、 珪素単結晶基板の表面に格 子定数を 0. 4 3 6 n mを超え、 0. 4 6 0 n m以下とする組成的に珪素を富裕 に含む非化学量論的な組成の立方晶の炭化珪素層を形成する、 ことを特徴として いる。
すなわち本願発明は以下に関する。
[1]珪素単結晶基板と、 その基板の表面に設けた炭化珪素層と、 その炭化珪素層 に接して設けた I I I族窒化物半導体接合層と、 その I I I族窒化物半導体接合 層上に I I I族窒化物半導体からなる超格子構造層を備えた半導体素子であって、 炭化珪素層は^:方晶で格子定数が 0. 436 nmを超え、 0. 460 nm以下の、 組成的に珪素を富裕に含む非化学量論的な組成の層であり、 I I I族窒化物半導 体接合層は、 組成が A I xGaY I ηζΝ — Μα (0≤Χ, Υ、 ∑≤ 1 s X + Υ +Ζ=1、 0≤ <1、 Μは窒素以外の第 V族元素である。 ） である、 ことを特 徴とする半導体素子。
[2] I I I族窒化物半導体からなる超格子構造層が、 アルミニウム （A I ) 組 成を相違する窒化アルミニウム 'ガリウム （A I XG a
Figure imgf000009_0001
： 0≤Χ≤1) 層 を交互に積層した層である、 ことを特徴とする Π]に記載の半導体素子。
[3] アルミニウム組成を相違する窒化アルミニウムノガリウム麿でアルミニゥ 厶組成を小とする層が、 I I I族窒化物半導体接合層に接していることを特徴と する [2] に記載の半導体素子。
[4] I I I族窒化物半導体からなる超格子構造層が、 ガリウム （Ga) 組成を 相違する窒化ガリウム 'インジウム （GaQ I n i— QN： 0≤Q≤1) 層を交互 に積層した層である、 ことを特徴とする [1 ] に記載の半導体素子
[5] ガリウム組成を相違する窒化ガリウム 'インジウム層でガリウム組成を大 とする層が、 I I I族窒化物半導体接合層に接している、 ことを特徴とする
[4] に記載の半導体素子。
[6] I I I族窒化物半導体からなる超格子構造層が、 膜厚が 5モノレイヤー (ML) 〜3 OMLの範囲内である、 ことを特徴とする [1] 乃至 [5] の何れ か 1項に記載の半導体素子。
[7] 珪素単結晶基板が、 表面を {1 1 1 } 結晶面とする基板で り、 I I I族 窒化物半導体接合層が、 六方晶のウルッ鉱結晶型窒化アルミニウム （A I N) 層 である、 ことを特徴とする [1] 乃至 [6] の何れか 1項に記載の半導体素子。 [8] 珪素単結晶基板が、 表面を 〖001} 結晶面とする基板であり、 I I I族 窒化物半導体接合層が、 立方晶の閃亜鉛鉱結晶型窒化アルミニウム （A I N) 層 である、 ことを特徴とする [1] 乃至 [6] の何れか 1項に記載の半導体素子。
[9] (1) 珪素単結晶基板の表面に炭化水素ガスを吹き付けて、 基板の表面に 炭化水素を吸着させる工程と、 （2) 吸着させた溫度以上の温度に珪素単結晶基 板を加熱して、 珪素単結晶基板の表面に格子定数を 0. 436 nmを超え、 0. 460 nm以下とする組成的に珪素を富裕に含む非化学量論的な組成の立方晶の 炭化珪素層を形成する工程と、 （3) 炭化珪素層の表面に、 第 V族元素を含む気 体と、 第 I I I族元素を含む気体を供給して、 I I I族窒化物半導体接合層を形 成する工程と、 （4) I I I族窒化物半導体接合層上に、 I I I族窒化物半導体 からなる超格子構造層を形成する工程とを、 この順で含むことを特徴とする半導 体素子の製造方法。
[10] 珪素単結晶基板を、 表面を {1 1 1 } 結晶面とする基板とし、 基板表面 に形成する炭化珪素層を、 表面を {1 1 1 } 結晶面とする層とし、 I I I族窒化 物半導体接合層を、 六方晶の層とし、 I I I族窒化物半導体からなる超格子構造 層を、 六方晶の層とする、 ことを特徴とする請求項 9に記載の半導体素子の製造 方法。
[1 1] 珪素単結晶基板を、 表面を （001 } 結晶面とする基板とし、 基板表面 に形成する炭化珪素層を、 表面を {001〗 結晶面とする層とし、 I I I族窒化 物半導体接合層を、 立方晶の層とし、 I I I族窒化物半導体からなる超格子構造 層を、 立方晶の層とする、 ことを特徴とする請求項 9に記載の半導体素子の製造 方法。
[1 2] (3) の工程において、 炭化珪素層の表面に、 第 I I I族元素を含む気 体としてアル二ゥ厶を含む気体と、 第 V族元素を含む気体として窒素を含む原料 とを供給して、 窒化アルミニウムからなる I I I族窒化物半導体接合層を形成す る、 ことを特徴とする [9] 乃至 [1 1] の何れか 1項に記載の半導体素子の製 造方法。 '
[13] (3) の工程を、 （3 a) 炭化珪素層の表面に、 第 I 〖 I族元素を含む 気体を供給して第 I I I族元素を含む層を形成する工程と、 （3 b) 第 I I I族 元素を含む層を窒化して I I I族窒化物半導体接合層として第 I I I族元素の窒 化層を形成する工程とする、 ことを特徴とする [9] 乃至 [1 2] の何れか 1項 に記載の半導体素子の製造方法。
[1 4] (3 a) の工程において、 炭化珪素層の表面に、 第 I I I族元素を含む 気体としてアルミニウムを含む気体を供給してアルミニウム層を形成することを 特徴とする [1 3] に記載の半導体素子の製造方法。
[1 5] (1 ) の工程を、 （1 a) 珪素単結晶基板の表面に炭化水素ガスを吹き 付けると共に、 電子を照射して基板の表面に炭化水素を吸着させる工程とする、 ことを特徴とする [9] 乃至 [1 4] の何れか 1項に記載の半導体素子の製造方 法。
[1 6] (1 ) および （2) の工程を、 （l b) 珪素単結晶基板の表面に、 炭化 水素を吸着させた後、 電子を照射しつつ、 炭化水素を吸着させた温度以上の温度 に珪素単結晶基板を加熱して、 珪素単結晶基板の表面に格子定数が 0. 436 η mを超え、 0. 460 n m以下とする組成的に珪素を富裕に含む非化学量論的な 組成の立方晶の炭化珪素層を形成する工程とする、 ことを特徴とする [9] 乃至
[1 4] の何れか 1項に記載の半導体素子の製造方法。
本発明に依れば、 単結晶からなる基板と、 その単結晶基板の表面に設けられた 炭化珪素層と、 その炭化珪素層に接合させて設けられた I I 〖族窒化物半導体接 合層と、 その〖 I I族窒化物半導体層上に設けられた I I I族窒化物半導体から なる超格子構造層とを備えた半導体素子にあって、 本発明の半導体素子は、 基板 を珪素単結晶とし、 その基板上に設けられた、 格子定数が 0. 436 nmを超え、 0. 460 nrri以下とする組成的に珪素を富裕に含む非化学量論的な組成の立方 晶の炭化珪素から緩衝層を構成し、 その緩衝層上には、 A l xG a Y I zN^a Ma (0≤X, Y， Z 1 , X + Y + Z= 1。 記号 Mは窒素 （N) 以外の第 V族 元素を表し、 0≤び< 1である。 ） からなる I I I族窒化物半導体接合層を設け、 更に、 その I I I族窒化物半導体接合層上に I 〖 I族窒化物半導体からなる超格 子構造層を設けた積層構成を利用して、 半導体素子を得ることとしたので、 結晶 性に優れる良質で、 且つ、 表面の平坦性に優れる I I I族窒化物半導体層をもた らすことができ、 従って、 高性能の半導体素子を提供できる。 特に、 本発明では、 I I I族窒化物半導体接合層上に設ける超格子構造層を、 アルミニウム組成を相違する A I xG a i— XN (0≤X≤ 1 ) 層を交互に積層さ せて構成することとしたので、 結晶性に優れる良質で、 且つ、 表面の平坦性に優 れる I I I族窒化物半導体層を安定してもたらすことができ、 従って、 高性能の 半導体素子を安定して提供するに効果を奏する。
特に、 本発明ではまた、 アルミニウム組成を相違する A I XG a
Figure imgf000012_0001
(0≤ Χ≤ 1 ) 層から成る超格子構造層を設けるにあって、 その超格子構造層をなす A I xG a i_xN (0≤X≤ 1 ) 層の中で、 アルミニウム組成 （-X) をより小と する A l xG a i_xN層を I I I族窒化物半導体接合層上に接合させて設ける積 層構成としたので、 特に、 表面の平坦性に優れる I I I族窒化物半導体層を形成 することができ、 高性能の半導体素子を得るに貢献できる。
また、 本発明ではまた、 〖 I I族窒化物半導体接合層上に設ける超格子構造層 を、 ガリウム （G a) 組成を相違する G a Q I Π ι— QN (0≤Q≤ 1 ) 層を交互 に積層させて構成することとしたので、 結晶性に優れる良質で、 且つ、 表面の平 坦性に優れる I I I族窒化物半導体層を安定してもたらすことができ、 従って、 高性能な半導体素子を安定して提供するに効果を奏する。
特に、 本発明では、 G a Q I n i_QN (0≤Q≤ 1 ) 層から成る超格子構造層 を設けるにあって、 その超格子構造層をなす G a Q I n i— QN (0≤Q≤ 1 ) の 中で、 ガリウム組成 （ = Q) をよリ大とする窒化ガリウム■インジウム層を I I 〖族窒化物半導体接合層上に接合させて設ける積層構成としたので、 特に、 表面 の平坦性に優れる I I I族窒化物半導体層を形成することができ、 高性能な半導 体素子を得るに貢献できる。
特に、 本発明では、 超格子構造層を、 膜厚を 5 ML以上 3 OMLとする A I x G a ,_ N (0≤X≤ 1 ) 層または G a Q I ,_Q (0≤Q< 1 ) 層から構成 することとしたので、 特に、 表面の平坦性に優れる I. I I族窒化物半導体層を安 定して形成することができ、 高性能な半導体素子を安定して得るに貢献できる。 特に、 本発明では、 基板を 【1 1 1 } 珪素単結晶とし、 その基板表面上に、 S i C緩衝層を介して設ける I I I族窒化物半導体接合層を、 六方晶のウルッ鉱結 晶型の Aし G aY I ΠζΝ ,一 aMa (0≤X, Y, Ζ≤ 1 , Χ + Υ + Ζ= 1。 記 号 Mは窒素 （N) 以外の第 V族元素を表し、 0≤ <1である。 ） から構成する こととしたので、 その上に設ける超格子構造層等を六方晶の ί 〖 〖族窒化物半導 体層から統一的に構成することができ、 従って、 六方晶の I I I族窒化物半導体 材料に基づく特性を発現できる半導体素子を得るに優位となる。
特に、 本発明では、 表面を （001 } 結晶面とする 〖001 } 珪素単結晶を基 板とし、 その基板表面上に、 S i C緩衝層を介して設ける I I I族窒化物半導体 接合層を、 立方晶の閃亜鉛鉱結晶型の A I XG a γ I ΠζΝ,— Μ (0≤Χ, Υ, Ζ≤ 1 , Χ + Υ + Ζ'=1。 記号 Μは窒素 （Ν) 以外の第 V族元素を表し、 0≤ <1である。 ） から構成することとしたので、 その上に設ける超格子構造層等を 立方晶の I 〖 〖族窒化物半導体層から統一的に構成することができ、 従って、 立 方晶の I I I族窒化物半導体材料に基づく特性を発現できる半導体素子を得るに 優位となる。
また、 本発明では、 珪素単結晶からなる基板と、 その珪素単結晶基板の表面に 設けられた炭化珪素層と、 その炭化珪素層に接合させて設けられた I I I族窒化 物半導体接合層と、 その I I I族窒化物半導体層上に設けられた I I I族窒化物 半導体からなる超格子構造層とを備えた半導体素子を製造するに際し、 単結晶基 板の表面に炭化水素ガスを吹き付けて、 基板の表面をなす結晶面に、 炭化水素を 吸着させ、 その後、 吸着させた温度以上の温度に珪素単結晶基板を加熱して炭化 珪素層を形成することとしたので、 珪素単結晶基板の表面に、 格子定数が 0. 4 36 nmを超え、 0. 460 n m以下とする組成的に珪素を富裕に含む非化学量 論的な組成の立方晶を確実に形成することができ、 しいては、 その上に、 良質な A I XG a γ I nzN1_aMtr (0≤X, Y, Z≤ 1 , X + Y + Z=1。 記号 Mは 窒素 （N) 以外の第 V族元素を表し、 O <1である。 ） からなる I I I族窒 化物半導体接合層と、 更にその上に、 I I I族窒化物半導体からなる超格子構造 層とを形成できるため、 それらの半導体層の結晶性の良好さを反映して、 特性に 優れる半導体素子を製造できる。
特に、 本発明に依れば、 {1 1 1 } 結晶面を表面とする {1 1 1 } 珪素単結晶 を基板として用い、 その基板の表面に、 組成的に珪素を富裕に含む非化学量論的 な組成を有し、 且つ、 〖1 1 1 } 結晶面を表面とする立方晶の {1 1 1 } 炭化珪 素層を形成して、 その炭化珪素層の表面に、 六方晶の A I x G a Y I
Figure imgf000014_0001
α ( 0≤X , Y , Z≤ 1 , X + Y +.Z = 1。 記号 Mは窒素 （N ) 以外の第 V族元 素を表し、 0≤ く 1である。 ） からなる I 〖 I族窒化物半導体接合層を形成し、 その後、 I I I族窒化物半導体接合層上に、 六方晶の I I I族窒化物半導体から なる超格子構造層を形成する工程を経て、 半導体素子を形成することとしたので、 六方晶の I I I族窒化物半導体の結晶特性に基づく光学的或いは電気的特性を好 適に発現できる半導体素子を製造できる。
また特に、 本発明に依れば、 〖0 0 1 } 結晶面を表面とする { 0 0 1 } 珪素単 結晶を基板として用い、 その基板の表面に、 組成的に珪素を富裕に含む非化学量 論的な組成を有し、 且つ、 { 0 0 1 } 結晶面を表面とする立方晶の炭化珪素層を 形成し、 その炭化珪素層の表面に、 立方晶の I 【 I族窒化物半導体接合層を形成 して、 その後、 I I I族窒化物半導体接合層上に、 立方晶の I I I族窒化物半導 体からなる超格子構造層を形成する工程を経て、 半導体素子を形成することとし たので、 立方晶の I I I族窒化物半導体の結晶特性に基づく光学的或いは電気的 特性を好適に発現できる半導体素子を製造できる。
また特に、 本発明に依れば、 珪素単結晶からなる基板の表面に、 組成的に珪素 を富裕に含む非化学量論的な組成の炭化珪素層を形成した後、 その炭化珪素層の 表面に、 アルミニウムを含む気体原料と、 窒素を含む気体原料とを供給して、 窒 化アルミニウムからなる I I I族窒化物半導体接合層を形成することとしたので、 格子ミスマッチを低減でき、 従って、 良質な A I Nからなる I I I族窒化物半導 体接合層を備えた高性能な半導体素子を製造できる。
また特に、 本発明に依れば、 珪素単結晶からなる基板の表面に、 組成的に珪素 を富裕に含む非化学量論的な組成の炭化珪素層を形成した後、 その炭化珪素層の 表面に A I Nからなる〖 I I族窒化物半導体接合層を形成するに際し、 アルミ二 ゥムを含む気体原料を供給して、 炭化珪素層の表面にアルミニウム被膜を形成し た後、 その被膜に窒素を含む気体原料を供給して、 アルミニウム膜を窒化し、 窒 化アルミニウム層を形成することとしたので、 例えば、 晶系が六: ½晶に画一的の 揃った A I Nから I I 〖族窒化物半導体接合層を形成できる。
また特に、 本発明に依れば、 珪素単結晶からなる基板の表面に、 炭化水素ガス を吹き付けるに併せて、 珪素単結晶基板の表面に電子を照射しつつ、 珪素単結晶 基板の表面に、 炭化珪素を吸着させる工程を経由して、 格子定数が 0. 436 η mを超え、 0. 460nm以下とする組成的に珪素を富裕に含む非化学量論的な 組成の立方晶の炭化珪素層を形成することとしたので、 結晶欠陥が特に少ない結 晶性に優れる炭化珪素層を安定して形成でき、 しいては、 高性能な半導体素子を 安定して製造できる。
また特に、 本発明に依れば、 炭化水素ガスを吹き付けるに併せて、 電子を照射 しつつ、 珪素単結晶からなる基板の表面に炭化水素を吸着させた後、 電子を照射 しつつ、 炭化水素を吸着させた温度以上の温度に珪素単結晶基板を加熱して、 基 板をなす珪素と、 その基板の表面に吸着した炭化水素との間の化合反応を促進さ せ、 立方晶の炭化珪素層を形成することとしたので、 結晶欠陥の少ない立方晶の 炭化珪素層を効率的に形成でき、 従って、 高性能な半導体素子を効率的に製造で きる。 図面の簡単な説明
第 1図は、 本発明の実施例 1に記載の LEDの平面模式図である。
第 2図は、 第 1図に記載した LEDの破線 Π— Πに沿った断面構造を示す模式 図である。 ,
第 3図は、 本発明の実施例 2に記載の L E Dの断面模式図である。
発明を実施するための最良の形態
珪素単結晶基板としては、 種々の面方位の結晶面を表面とする珪素単結晶を用 いることができる力 本発明の実施にあたり、 基板として最も好適に使用できる 珪素結晶は、 表面を {001} 結晶面、 若しくは {1 1 1} 結晶面とする {00 1} 若しくは {1 1 1 } 単結晶である。 これらの結晶面から傾斜した結晶面を表. 面とする珪素単結晶も基板として充分に利用できる。 〖001} ^晶面よ y傾斜 した結晶面、 角度にして、 例えば、 2° く 1 1 o>方向に傾斜した結晶面を表面 とする珪素単結晶基板は、 逆位相 （反位相） 粒界 （以下 「APDJ と略す） （坂 公恭著、 材料学シリーズ「結晶電子顕微鏡学一材料研究者のための一」 、 1 99 7年 1 1月 25日、 （株） 内田老鶴圃発行、 第 1版、 64~65頁参照） の少な い結晶層を得るに優位である。 本発明では、 ίθ 01 } 珪素単結晶は、 立方晶の 結晶層を利用する半導体素子を構成する場合に主に用いる。 一方、 {1 1 1 } 珪 素単結晶は、 六方晶の結晶層を利用する半導体素子を構成する場合に主に用いる。 基板として用いる珪素単結晶の伝導形は不問である。 ρ形或いは η形のィ可れの 伝導形の珪素単結晶を基板として利用できる。 特に、 抵抗率 （比抵抗） の小さい 良導性の珪素単結晶基板は、 L E Dや L D等の半導体発光素子を作製するのに好 適に利用できる。 また、 高抵抗の珪素単結晶は、 素子を動作させるための電流 (素子動作電流） の基板側への漏洩 （ l e a k) を低減する必要がある半導体素 子用途の基板として利用できる。 例えば、 FETを作製するための基板として好 適に利用できる （高抵抗の p形または n形半導体は、 各々、 兀形または！/形と 称される場合がある （米津 宏雄著、 「光通信素子工学一発光■受光素子一」 、 平成 7年 5月 20日、 工学図書 （株） 発行、 5版、 31 7頁脚注参照） ） 。
本発明では、 基板とする珪素単結晶の表面をなす結晶面の面方位に拘らず、 そ の表面上には、 炭化珪素層を設ける。 この炭化珪素層は、 Rams d e I Iの表 記方法に従えば （日本学術振興会高温セラミック材料第 1 24委員会編著、 「S ί C系セラミック新材料一最近の展開一」 、 2001年 2月 28曰、 （株） 内田 ¾鶴圃発行、 第 1版、 1 3〜1 6頁参照） 、 3 C型の結晶構造を有する立方晶の 結晶層であるのが最も好ましい。 3 C型の立方晶の炭化珪素 （3C— S i C) 層 であるか、 または、 例えば、 4 H型や 6 H型の六方晶の炭化珪素 （4H— S i C、 6H-S i C) 層であるかは、 例えば、 電子回折像の解析をもって判断できる。
3C-S i C層は、 珪素単結晶基板の表面に吸着させた炭化水素を利用して形 成するのが望ましい。 炭化水素を吸着させるための炭化水素ガスとしては、 メタ ン （分子式 CH3) 、 ェタン （分子式 C2H6) 及びプロパン （分子式 C3H8) 等 の飽和脂肪族炭化水素や、 アセチレン （分子式 C2H2) 等の不飽和炭化水素を 例示できる。 その他、 芳香族炭化水素類または脂環式炭化水素類もあるが、 分解 して珪素と反応し易いアセチレン力《最も好ましく利用できる。 （1 1 1 } 珪素単 結晶の 〖1 1 1 } 結晶面にアセチレンを吸着させる温度は 400°C〜600°Cと するのが好ましい。 tO 01 } 珪素単結晶の {001 } 結晶面にアセチレンを吸 着させるのに適する温度は、 {1 1 1 } 結晶面の場合より高く、 450°C〜65 0°Cである。
アセチレン等の炭化水素は、 珪素単結晶基板の表面をなす結晶面に、 珪素原子 の最配列構造を創出した後に吸着させるのが好ましい。 例えば、 {1 1 1 } 珪素 単結晶基板の {1 1 1 } 結晶面からなる表面に、 （7 X 7) 再配列構造を出現さ せた後、 炭化璋素を吸着させるのが好ましい。 （7 X 7) 再配列構造は、 例えば、
{1 1 1 } 珪素単結晶の表面をなす {1 1 1 } 結晶面を、 1 0— 6パルカル （圧 力単位： P a) 程度の高真空環境下、 例えば、 分子線ェピタキシャル （以下 ΓΜ BE」 と略す） 成長用チャンバ一 （c h amb e r ) 内で 750°C~850°Cで 熱処理を施すと形成できる。 珪素単結晶基板の表面の再配列構造は、 高速反射電 子回折 （以下 「RHEEDJ と略す） などの電子回折分析手段により確認できる。 珪素単結晶基板の表面をなす結晶面に炭化水素を吸着させた後、 珪素単結晶基 板を加熱することにより、 吸着させた炭化水素と基板結晶をなす珪素原子とを反 応させ、 炭化珪素層を形成する。 この際、 比較的高温で珪素単結晶基板を加熱す ると、 化学量論的に珪素を富裕に含む炭化珪素層を形成できる。 炭化水素を吸着 させた珪素単結晶基板を例えば、 500°C〜 700°Cで加熱して形成する。 加熱 する温度を高温とする程、 短時間で、 化学量論的に珪素を富裕に含む炭化珪素層 を形成できる。 珪素を富裕に含む度合いは、 炭化珪素層をなす非化学量論的な組 成の炭化珪素の格子定数に反映される。 非化学量論的な組成の炭化珪素では、 .珪 素の組成が富裕になるに従い、 格子定数は大きくなる。 当量的な組成の 3 C— S i Cの格子定数が 0. 436 nmであるのに対し （上記の 「S i C系セラミック 新材 4 "最近の展開一」 、 340頁、 表 5. 1. 1. 参照） 、 本発明に係わる非 化学量論的な組成の炭化珪素層は、 0. 436 nmを超え、 0. 460 nm以下 の格子定数を有するのを特徴としている。
上記の様な範囲にある格子定数を有する立方晶 3 C型の炭化珪素層は、 I I I 族窒化物半導体接合層を構成する I 〖 I族窒化物半導体材料との格子ミスマッチ 度が少ない。 従って、 例えば、 格子定数を 0. 451 nmとする立方晶閃亜鉛鉱 結晶型の Ga Nから I I I族窒化物半導体接合層を形成するに際し、 格子整合性 に優れる緩衝層として有用となる。 また、 上記の様な範囲にある格子定数を有す る立方晶 3 C型の炭化珪素層の （1.1 0) 結晶面の間隔は、 ウルッ鉱結晶型で六 方晶の A I Nの a軸と略一致するため、 I I I族窒化物半導体接合層となす六方 晶の I I I族窒化物半導体層を形成するにも好都合となる。 上記の範囲外の格子 定数を有する立方晶の炭化珪素層は、 立方晶或いは六方晶の何れの結晶型の I I I族窒化物半導体材料との格子ミスマッチが増大するため、 その上に形成される I I I族窒化物半導体接合層の結晶的品質は顕著に悪化させ、 極めて不都合であ る。
珪素を炭素に比べ富裕に含む非化学量論的な組成の炭化珪素層は、 また、 珪素 単結晶基板の表面に炭化水素を吸着させた後、 その基板の表面に、 珪素を含む気 体を供給しつつ、 加熱することに依っても形成できる。 例えば、 炭化水素を吸着 させた珪素単結晶基板の表面に、 シラン （分子式 S i H4) 類を供給しつつ、 カロ 熱して形成する。 また、 高真空に保持された例えば、 MB E成長用チャンバ一内 で珪素のビームを照射しつつ、 炭化水素を吸着させた珪素単結晶基板を加熱する ことにより形成できる。 形成した非化学量論的な組成の炭化珪素膚の格子定数は、 例えば、 電子回折法などの分析手段によリ計測できる。
非化学量論的な組成の炭化珪素層を形成するにあたって、 表面を 〖001 } 結 晶面とする炭化珪素層を得るには、 {001 } 結晶面を表面とする {001 } 珪 素単結晶を基板として用いる。 また、 表面を {1 1 1 } 結晶面とする非化学量論 的な組成の炭化珪素層を得るには、 （1 1 1 } 結晶面を表面とする 〖1 1 1 } .珪 素単結晶を基板として用いる。
表面をなす結晶面の面方位に関係無く、 珪素単結晶基板の表面に炭化珪素層を 形成するに際し、 基板の表面に、 電子を照射しつつ、 炭化水素ガスを吹き付ける と、 炭化水素を基板の表面に均一に吸着させられる。 照射する電子は、 例えば、 真空中に於いて電熱された金属から放出される熱電子を利用する。 珪素単結晶基 板の表面の均等な密度で照射する。 照射密度としては、 1 X 1012〜5 X 1 01 3 cm— 2が適する。 また、 照射する電子の加速エネルギーが約 1 00エレクト口 ンポルト （単位： eV) 未満と低いと、 炭化水素を珪素単結晶基板の表面に均一 に吸着させるに至らない。 500 e Vを超える加速エネルギーの電子を照射させ ると、 却って、 炭化水素の分解や脱着が促進され、 不都合である。 従って、 電子 発生源、 例えば、 タングステン （W) フィラメントと被照射体の珪素単結晶基板 との間の電位差は、 1 00ポルト （V) 以上で 50 OV以下とするのが好ましい。 また、 表面に炭化水素を吸着させた珪素単結晶基板を加熱して、 その基板の表 面に 3 C— S i C層を形成する際にも、 電子を照射すれば、 双晶ゃ積層欠陥等の 結晶欠陥密度の小さい結晶性に優れる 3 C— S i C層を形成できる。 電子の照射 密度としては、， 1 X 1 012〜5 X 1 013 cm— 2が適する。 また、 照射する電子 の加速エネルギーは、 1 00 e V〜500 e Vが適する。
非化学量論的な組成の炭化珪素層には、 A l xG a Y I n zN ,_aMa (0≤X, Y, Z≤ 1 , X + Y + Z= 1。 記号 Mは窒素 （N) 以外の第 V族元素を表し、 0 ≤ < 1である。 ） からなる I I I族窒化物半導体層を接合させて設ける。 I I I族窒化物半導体接合層をなす A I xG a Y I η ζΝ,— αΜαは、 例えば、 窒化ァ ルミニゥム■ガリウム （A l xG a YN : 0≤X， Y≤ 1 , Χ + Υ= 1 ) , 窒化 ガリウム■インジウム (G a γ I η ζΝ : 0≤Y, Ζ≤ 1 , Υ + Ζ= 1 ) 、 窒化 リン化アルミニウム （A I Ν,— ffPff : 0≤ Of < 1 ) から構成でき！)。
I I I族窒化物半導体接合層は、 非化学量論的な組成の炭化珪素層の格子定数 (a) (0. 436 nmを輊ぇ、 0. 460 nm以下である。 ） に近似する格子 定数または格子面間隔を有する I I I族窒化物半導体材料から構成するのが好適 である。 例えば、 立方晶の閃亜鉛鉱結晶型の A I N (a = 0. 438 n m) や G a N (a =0. 45 1 nm) から好適に構成できる。 また、 本発明に係わる非化 学量論的な組成の立方晶炭化珪素層の （1 1 0) 結晶面の間隔 （0. 308 nm 〜0. 325 nrr>) に近似する a軸を有する六方晶ウルッ鉱結晶型の A I N、 G a N及びそれらの混晶から構成できる。
六方晶の A I N等からなる I I I族窒化物半導体接合層を形成するには、 { 1 1 1 } 結晶面を表面とする { 1 1 1 } 珪素単結晶を基板として用いるのが得策で ある。 また、 立方晶の A I N等からなる I I I族窒化物半導体接合層を得るには、 {00 1 } 結晶面を表面とする {00 1 } 珪素単結晶を基板として用いるのが利 便である。
更に、 A I Nからなる I I I族窒化物半導体層を形成するに際し、 珪素単結晶 基板の表面に一旦、 アルミニウム （A I ) 膜を被着させた後、 その A I膜を、 窒 素含有気体を含む雰囲気中で窒化して、 A I N層となす手段もある。 この形成手 段に依れば、 晶系の揃った A I N層を効率的に形成できる。 例えば、 {1 1 1 } 珪素単結晶基板の 〖1 1 1 } 結晶面からなる表面に、 A I膜を形成し、 その後、 例えば、 窒素プラズマ雰囲気中で窒化すれば、 晶系を六方晶に画一的に揃った六 方晶 A I N層を形成できる。
非化学量論的な組成の炭化珪素層上に整合性良く形成された I I I族窒化物半 導体接合層は、 その上層として設ける超格子構造層の形成を促進させる。 〖 I I 族窒化物半導体接合層は、 例えば、 有機金属化学的気相堆積法 （以下 「MOCV D」 と略す） 、 ハロゲン （h o I o g e n) またはハイドライド （ h y d r i d e) 化学的気相堆積 （CVD) 法、 MBE法、 ケミカルビーム成長法 （以下 「C BEJ と略す） などの成長手段を利用して形成できる。
I I I族窒化物半導体接合層上には、 I I I族窒化物半導体からなる超格子構 造層を形成する。 例えば、 構成元素の組成を相違する I I I族窒化物半導体層を 交互に積層させて、 超格子構造を形成する。 また、 例えば、 禁止 幅 （b a n d g a p) を相違する I I I族窒化物半導体層を交互に積層させて、 超格子構造を 形成する。 I I I族窒化物半導体接合層を A I Nまたは G a Nから構成する場合、 超格子構造層は、 格子マッチングの良好さから、 アルミニウム組成 （=X) を相 違する A l xGa i— ΧΝ (0≤Χ≤ ) 層から構成するのが好ましい。 また、 ガ リウム組成 （=Q) を相違する GaQ I nn_QN (0≤Q≤1 ) 層から構成する のが好ましい。
特に、 超格子構造層を構成するアルミニウム組成を相違する A I ΧΘ31_ΧΝ 層の中で、 アルミニウム組成を最小とする A I xGa i— XN層を、 I I I族窒化 物半導体接合層に接合させるように設けると、 表面の平坦性に優れる I I I族窒 化物半導体層を与える超格子構造層が得られる。'また同様に、 超格子構造層を構 成するガリウム組成を相違する GaQ I n i— QN (0≤Q≤ 1 ) 層の中で、 ガリ ゥム組成を最大とする GaQ I n i_QN層を、 I I I族窒化物半導体接合層に接 合させて設ける構成とすると、 表面の平坦性に優れる I 〖 〖族窒化物半導体層を 与える超格子構造層が得られる。 特に、 超格子構造層を、 層厚を 5ML以上で 30ML以下とする A I xGa i_ XN層または GaQ I n i_QN層から構成すると、 結晶層の内部の歪の伝播を好都 合に抑制できる。 従って、 表面の平坦性に優れる I I I族窒化物半導体層をもた らす超格子構造層を形成できる。 1 MLの厚さとは、 六方晶の I I I族窒化物半 導体層にあっては、 c軸の 1 2の厚さである。 例えば、 c軸を 0. 520 nm とする六方晶ウルッ鉱結晶型の G a Nの 1 MLの厚さは、 0. 260 nmである。 立方晶の I I ί族窒化物半導体層にあっては、 格子定数に相当する厚さである。 超格子構造層はまた、 電子ゃ正孔 （h o l e) に量子準位を与える量子井戸構 造であっても差し支えは無い。 A l xGa i_xN (0≤X≤1 ) 層から量子井戸 構造を構成する場合、 アルミニウム組成 （=X) がより大きく、 禁止帯幅がより 大きな A I XG31—XN層を障壁 （b a r r i e r) 層とし、 アルミニウム組成 (=X) がより小さく、 禁止帯幅がより小さな A l xGa i_xN層を井戸 （we I I ) 層として構成する。 また、 GaQ I n i— QN (CI≤Q≤ 1 ) 層から量子井 戸構造を構成する場合、 ガリウム組成 （=Q) がより大きく、 禁止帯幅がょリ大 きな GaQ I n i_QN層を障壁層とし、 ガリウム組成 （ = Q) 力《より小さく、 禁 止帯幅がより小さな GaQ I n i_QN層を井戸 （we I I ) 層として構成する。 超格子構造層を構成する A l xGa i— XN層または GaQ I r^— QN層は、 上記 の I I I族窒化物半導体接合層の場合と同じく、 例えば、 MOCVD法、 ハロゲ ン （h o I o g e n) またはハイドライド （h y d r i d e) CVD法、 MBE 法、 C BEなどの fife長手段を利用して形成できる。 上記の I I I族窒化物半導体 接合層の形成に利用したのと同一の成長手段に依り、 I I I族窒化物半導体接合 層上に引き続き超格子構造層を形成することとすると、 半導体素子を得るに簡便 となる。
超格子構造層を構成する A I xG a i— XN層または GaQ I r^— QN層を成長さ せるに際し、 それらの層を構成する I 〖 I族元素の原料と V族元素とを交互に繰 リ返し供給して成長させると、 表面の平坦性に優れる超格子構造層を得ることが できる。 例えば、 I I I族窒化物半導体接合層の表面に、 先ず、 I I I族元素の 原料を供給し、 その後、 I I I族元素の原料の供給を停止し、 代替に窒素源を供 給する手段、 即ち、 I I I族元素と V族元素の原料を交互に供給しつつ形成した A I XG a，— XN層または G aQ I r^— QN層を用いれば、 表面の平坦性に優れる 超格子構造を形成できる。 、
珪素単結晶基板の表面の清浄化、 その清浄化された基板表面への炭化水素の吸 着、 吸着させた炭化水素を利用した炭化珪素層の形成、 炭化珪素層上への I I I 族窒化物半導体接合層の形成、 及び I I I族窒化物半導体接合層上への超格子構 造層の形成は、 一貫して同一の設備を行うのが、 簡略な工程をもって簡易に半導 体素子を製造する上で得策である。 M BE法に依れば、 高真空な環境下で成長を 行うが故に、 炭化水素を吸着させ、 それを元に炭化珪素層を形成する際に、 電子 を珪素単結晶基板の表面に向けて照射することも容易に行える。 また、 MBE法 では、 上記の如く、 構成元素の原料を交互に供給しつつ、 超格子構造層をなす A I xGa i— XN層または G aQ I n
Figure imgf000022_0001
層を簡易に形成できる利点がある。
超格子構造層上には、 表面の平坦性に優れる成長層を形成できる。 従って、 そ の様な平坦性に優れる成長層を活性層 （能動層） として利用すれば、 光学的或い は電気的特性に優れる半導体素子を構成できる。 例えば、 六方晶の I I I族窒化 物半導体接合層上の六方晶の I I I族窒化物半導体層からなる超格子構造層に設 け 六方晶の I I I族窒化物半導体層を、 電子走行層 （チャネル （c h a n n e I ) 層） や電子供給層として利用すれば高移動度 FE Tを構成できる。 特に、 六 方晶の I I 〖族窒化物半導体に依るピエゾ （p i e z o) の発現に依り、 2次元 電子を効率的に蓄積する電子走行層を備えた高移動度 F E Tを製造できる。
また、 例えば、 立方晶の I I I族窒化物半導体接合層上の立方晶の I I I族窒 化物半導体層からなる超格子構造層に設けた立方晶の I I I族窒化物半導体層を、 下部クラッド層ゃ発光層として利用すれば高輝度の L E D等の発光素子を形成で きる。 特に、 価電子帯力《縮退している立方晶の I I I族窒化物半導体の性質を利 用すれば、 発振波長が画一化された L Dをもたらせる。
次にこの発明の実施例を述べるが、 本発明は れらの実施例に限定されるもの ではない。
実施例 1
本実施例 1では、 （1 1 1 ) 結晶面を表面とする （1 1 1 ) 珪素単結晶基板に 設けた非化学量論的な組成の炭化珪素層、 六方晶の I I I族窒化物半導体接合層、 六方晶の I I I族窒化物半導体層からなる超格子構造層とを含むェピタキシャル 積層構造体から発光ダイオード （LED) を作製する場合を例にして、 本発明を 具体的に説明する。
本実施例 1で作製した半導体 L E D 1 0の平面構造を第 1図に模式的に示す。 また、 第 2図には、 第 1図に示した LED 1 0の破線 Π— Π線に沿った断面構造 を模式的に示す。
LED 1 0 作製には、 （1 1 1) 結晶面を表面とする、 硼素 （元素記号： Β) を添加した ρ形の珪素単結晶を基板 1 01として用いた。 基板 1 01を、 Μ BE成長用の成長チャンバ一内に搬送した後、 約 5 X I 0— 7パスカル （P a) の高真空中で、 基板 1 01を 850°Cに加熱した。 RHEEDパターンを監視 しつつ、 基板 1 01の表面をなす （1 1 1) 結晶面が （7 X 7) 再配列構造とな る迄、 同温度で継続して加熱した。
(7 X 7) 再配列構造が出現したのを確認した後、 基板 1 01を MB E成長チ ヤンバー内に収納したままで、 450°Cに降温した。 次に、 基板 1 01の表面に アセチレンガスを吹き付け、 アセチレンをその表面に吸着させた。 アセチレンガ スは、 RHEEDパターン上で、 基板 1 01の表面の （7 X 7) 再配列構造に起 因する電子回折斑点 （s p o t ) が略消滅する迄、 継続して吹き付けた。
その後、 アセチレンガスの基板 1 01の表面への吹き付けを停止し、 基板 1 0 1を 600°Cに昇温した。 RHEEDパターンに立方晶 3 C型の炭化珪素に依る ストリーク （光条） が出現する迄、 同温度に基板 1 01を保持し、 珪素単結晶基 板 1 01の表面に炭化珪素層 1 02を形成した。 600°Cに於いて、 （1 1 1 ) 珪素単結晶の R H E E Dパターンから求めた珪素単結晶の格子定数を基に、 形成 した炭化珪素の格子定数は、 0. 450 rimと計算された。 炭化珪素層 1 02の 層厚は約 2 nmであり、 表面は、 (1 1 1) 結晶面であった。
非化学量論的な組成の炭化珪素層 1 02上には、 窒素プラズマを窒素源とする MBE法に依り、 ウルッ鉱結晶型の六方晶窒化アルミニウム （A I N) 層 1 03. を、 基板 1 01の温度を 720°Cとして形成した。 窒素プラズマ 、 高純度窒素 ガスに、 周波数 1 3. 56MH zの高周波と磁界とを印加する電子サイクトロ卜 ロン共鳴 （ECR) 型装置を用いて発生させた。 M BE成長チャンバ一を約 1 X 1 0一6 P aの高真空に保持しつつ、 窒素プラズマ内の原子状窒素 （窒素ラジカ ル） を電気的斥力を利用して抽出して、 炭化珪素層 1 02の表面に噴霧した。 本 発明の云う I I I族窒化物半導体接合層として形成した、 A I N層 1 03の層厚 は約 1 5 nrr>であり、 表面は、 {0001 }結晶面であった。
六方晶 （h e x a g o n a I ) の A I N層 1 03上には、 720°Cで MB E法 に依リ、 六方晶の第 1の n形窒化ガリゥ厶 （G a N) 1 04 aを形成した。 超格 子構造層 1 04の構成層たる第 1の n形 Ga N層 1 04 aの層厚は、 1 0ML (約 2. 6 nm) とした。 第 1の n形 G a N層 1 04 aには、 超格子構造層 1 0 4を構成する別の構成層であるアルミニウム （A I ) 組成比を 0. 1 0とする第 1の n形窒化アルミニウム 'ガリウム混晶 （A I 0. 10G a 0. 9。N) 1 04 bを 接合させて設けた。 次に、 第 1の n形 A I 0. ^G a o. 901\1混晶層1 04 bには、 第 2の n形 Ga N層"！ 04 aを接合させて設けた。 第 2の n形 G a N層 1 04 a には、 第 2の A I 0. 10G a 0. 9。N混晶層 1 04 bを接合させて設けた。 第 2の A I 0. 10G a o. 90N混晶層 1 04 b上には、 更に、 第 3の n形 G a N層 1 04 a及び第 3の n形 A I 0. ^G ao. 90N混晶層 1 04 bとを設けて、 超格子構造 層 1 04の形成を終了した。 第 1乃至第 3の n形 A I 0. 10G a0. 9。N混晶層 1 04 bの層厚は何れも 1 0 M Lとした。
超格子構造層 1 04上には、 MBE法に依り、 珪素 （S i ) をドーピングしつ つ、 層厚を約 2200 nmとする n形 G a Nからなる下部クラッド層 1 05を設 けた。 n形 G a N層 1 05は、 上記の超格子構造層 1 04を介して設けたため、 表面粗さは、 r. m. s. 値にして約 1. 0 nmと良好な平坦性を有していた。 下部クラッド層 1 05上には、 n形 G a Nを障壁層と、 n形窒化ガリウム-ィ ンジゥム混晶 （G a0. 85 I n。. 15N) を井戸層とを、 交互に 5周期に亘リ、 積 層させた構成からなる多重量子井戸構造の発光層 1 06を形成した。発光層 1 0 6には、 p形 A I 0. 10G a0. 90N (層厚約 90 nm.) からなる上部クラッド層 1 07を形成した。 これより、 n形クラッド層 1 05と、 n形発光層 1 06と、 及び p形上部クラッド層 1 07とから p n接合型ダブルへテロ （DH) 接合構造 の発光部を構成した。 発光部をなす P形上部クラッド層 1 07上には、 更に、 p 形 G a N (層厚約 1 00 η m) からなるコンタクト層 1 08を設けて、 LED 1 0用途の積層構造体 1 1を形成した。
積層構造体 1 1の最表層をなす p形コンタク卜層 1 08の表面には、 金 （元素 記号： Au) とニッケル （元素記号： N i ) 酸化物とからなる p形のォ一ミック (Ohm i c) 電極 1 09を形成した。 一方の n形ォーミック電極 1 1 0は、 そ の電極 1 10を設ける領域にある発光層 1 06、 上部クラッド層 1 07、 及ぴコ ンタク卜層 1 08を一般的なドライエッチング手段で除去した後、 形成した。 n 形ォーミック電極 1 1 0は、 超格子構造層 1 04を介して形成したため、 良好な 平坦性を有することとなった下部クラッド層 1 05の表面に設けた。 即ち、 LE D 10では、 p形ォーミック電極 1 09と、 n形ォーミック電極 1 1 0とを、 珪 素単結晶基板 1 01に関して、 同一の表面側に設けた。
上記の如く作製した LEDチップ 1 0の p形及び n形ォーミック電極 1 09, 1 1 0間に素子動作電流を通流し、 発光及び電気的特性を調査した。 LED 1 0 に順方向に電流をながしたところ、 主波長を 460 とする青色光が出射され た。 順方向電流を 2 OmAとした際の発光強度は、 約 2. 2mWの高強度となつ た。 順方向に 2 OmAの電流を通流した際の順方向電圧 （V f ) は、 約 3. 4 V となった。 また、 非化学量論的な組成の炭化珪素層 1 02を緩衝層として設けた ために、 そめ上に結晶性に優れる I I I族窒化物半導体層からなる超格子構造層 1 04、 及び DH構造型の発光部を設けられた。 このため、 逆方向電流を 1 0 Aとした際の逆方向電圧は 1 5 Vの高電圧となった。 また、 特に、 結晶性に優れ る I I I族窒化物半導^^層から超格子構造層 1 04及び発光部を構成することと したので、 局所的な耐圧不良 （ l o c a l b r e a k d own) の殆どない逆 方向の耐電圧性に優れる LEDを構成できた。
実施例 2
本実施例 1では、 （001 ) 結晶面を表面とする （001 ) 珪素単結晶基板に 設けた非化学量論的な組成の炭化珪素層、 立方晶の I. I I族窒化物半導体接合層、 立方晶の I I I族窒化物半導体層からなる超格子構造層とを含むェピタキシャル 積層構造体から発光ダイオード （LED) を作製する場合を例にして、 本発明を 具体的に説明する。.
本実施例 2で作製した半導体 L E D 20の断面構造を模式的に示す。 LED 20の作製には、 （001 ) 結晶面を表面とする、 燐 （元素記号： P) を添加した n形の珪素単結晶を基板 201として用いた。 基板 201を、 MBE 成長用の成長チャンバ一内に搬送した後、 約 5 x 1 0— 7パスカル （P a) の高 真空中で、 基板 201を 800°Cに加熱した。 RH EE Dパターンを監視しつ つ、 基板 20 1の表面をなす （1 00) 結晶面が （2 X 1 ) 再配列構造となる迄、 同温度で継続して加熱した。
(2 X 2) 配列構造が出現したのを確認した後、 基板 20 1を MB E成長チ ヤンバー内に収納したままで、 420°Cに降温した。 次に、 基板 201の表面に , アセチレンガスを吹き付け、 併せて、 電子を照射しつつ、 アセチレンをその表面 に吸着させた。 電子は、 高真空に保たれた成長チャンバ一内に配置したタンダス テン （元素記号： W) フィラメントを通電加熱して発生させた。 電子は、 加速電 圧を 300 Vとし、 面積密度約 5 X I 012 cm一2で照射した。 アセチレンガス と電子は、 RHEEDパターン上で、 基板 20 1の表面の （2 X 1 ) 再配列構造 に起因する電子回折斑点が略消滅する迄、 継続して供給した。
その後、 珪素単結晶基板 201を 550°Cに昇温した。 基板 201の温度が 5 50°Cに安定した時点で、 電子を基板 201に向けて。 再び、 照射し始めた。 R HEEDパターンに立方晶 3 C型の炭化珪素に依るストリークが出現する迄、 同 温度で基板 201の表面に電子を照射し続け、 珪素単結晶基板 201の表面に 3 C型立方晶の炭化珪素層 202を形成した。 600°Cに於いて、 （001) 珪素 単結晶の RH EE Dパターンから求めた珪素単結晶の格子定数を基に、 形成した 炭化珪素の格子定数は 0. 440 r»mと計算された。 また、 炭化珪素層 202の RHEE Dパターンには、 双晶及び積層欠陥に起因する異常回折は認められなか つた。 また、 炭化珪素層 202の層厚は約 2 nmであり、 同層 202の表面は、 (001 ) 結晶面であった。
非化学量論的な組成の炭化珪素層 202上には、 窒素プラズマを窒素源とする MBE法に依り、 立方晶閃亜鉛鉱結晶型の窒化アルミニウム （A I N) 層 203 を、 基板 201の温度を 700°Cとして形成した。 窒素プラズマ【i、 高純度窒素 ガスに、 周波数 1 3. 56MH zの高周波と磁界とを印加する電子サイクトロト ロン共鳴 （ECR) 型装置を用いて発生させた。 M BE成長チャンパ一を約 1 X 1 0— 6 P aの高真空に保持しつつ、 窒素プラズマ内の原子状窒素 （窒素ラジカ ル） を電気的斥力を利用して抽出して、 炭化珪素層 202の表面に噴霧した。 本 発明の云う I I I族窒化物半導体接合層たる A I N層 203の層厚は約 8 nmと した。 A I N層 203は、 （001 ) 結晶面を表面とする単結晶層であった。 立方晶 （c U b i c) の A I N層 203の表面の (001 ) 結晶面上にば、 7 00 °Cで M B E法に依リ、 立方晶の第 1の n形窒化ガリウム （Ga N) 204 a を形成した。 格子構造層 204の構成層たる第 1の n形 G a N層 204 aの層 厚は、 1 5ML (約' 3. 9 nm) とした。 第 1の n形 G a N層 204 aには、 超 格子構造層 204を構成する別の構成層であるガリウム （G a) 組成比を 0. 9 5とする第 1の n形窒化ガリウム'インジウム混晶 （Ga。. 95 I n0.。5N) 2 04 bを接合させて設けた。 次に、 第 1の n形 G a0. 95 I n0. 05N混晶層 20 4 bには、 第 2の n形 G a N層 204aを接合させて設けた。 第 2の n形 Ga N 層 204 aには、 第 2の G a。. 95 I n 0. 05N混晶層 204 bを接合させて設け た。 第 2の G a 0. 95 I n0.。5N混晶層 204 b上には、 更に、 第 3の n形 G a N層 204 a及び第 3の n形 G a 0. 95 I n 0.05 N混晶層 204 bとを設けて、 超格子構造層 204の形成を終了した。 第 1乃至第 3の n形 Ga。. 95 I n0.。5 N混晶層 204 bの層厚は何れも 1 0 M Lとした。
超格子構造層 204の最表層をなす （001 ) 結晶面を表面とする n形 Ga。. 95 I n。.。5N混晶層 204 b上には、 MBE法に依り、 珪素をドーピングしつ つ、 層厚を約 1 800 nmどする立方晶で n形の G a Nからなる下部クラッド層 205を設けた。 n形 Ga N層 205は、 上記の超格子構造層 204を介して設 けたため、 表面粗さは r. m. s. にして約 1. 2 と良好な平坦性を有して いた。
下部クラッド層 205上には、 立方晶の n形 G a N障壁雇と立方晶の n形窒化 ガリウム.インジウム混晶 （Ga0. 85 I n0. 15N) 井戸層との 5対の構成から なる多重量子井戸構造の発光層 206を MBE法により 700°Cで形成した。 発 光層 206には、 層厚を約 1 00 とする立方晶で p形 A I 0. 10G a0. 90N からなる上部クラッド層 207を形成した。 これより、 n形クラッド層 205と、 n形発光層 206と、 及び p形上部クラッド層 207とから p n接合型ダブルへ テロ （DH) 接合構造の発光部を構成した。 発光部をなす p形上部クラッド層 2
07上には、 更に、 層厚を約 90 nmとする立方晶の p形 G a Nからなるコンタ クト層 208を MB E法で設けて、 L ED 20用途の積層構造体 2 1を形成した。 積層構造体 2 1の最表層をなす p形コンタクト層 208の表面の中央には、 金 (A u) とニッケル （N i ) 酸化物とからなる p形のォーミック電極 209を形 成した。 一方の n形ォーミック電極 2 1 0は、 ri形珪素単結晶基板 20 1の裏面 の全面に金真窣蒸着膜を設けて構成した。
上記の如く作製した LEDチップ 20の p形及び n形ォーミック電極 209, 21 0間に素子動作電流を通流し、 発光及び電気的特性を調査した。 L E D 20 に順方向に電流をながしたところ、 主波長を 465 nmとする青色光が出財され た。 順方向電流を 2 OmAとした際の発光強度は、 約 2. OmWの高強度となつ た。 順方向に 2 OmAの電流を通流した際の順方向電圧 （V f ) は、 約 3. 3 V となった。 また、 非化学量論的な組成の炭化珪素層 202を緩衝層として設けた ために、 その上に結晶性に優れる I I I族窒化物半導体層からなる超格子構造層 204、 及び DH構造型の発光部を設けられた。 このため、 逆方向電流を 1 0 μ Αとした際の逆方向電圧は 1 5 Vの高電圧となった。 また、 特に、 結晶性に優れ る I I I族窒化物半導体層から超格子構造層 204及び発光部を構成することと したので、 局所的な耐圧不良の殆どない逆方向の耐電圧性に優れる L E Dを構成 できた。
実施例 3
金属アルミニゥム膜を窒化することにより形成した窒化アルミニゥムからなる
1 I I族窒化物半導体接合層を備えた LEDを構成する場合を例にして、 本発明 の内容を具体的に説明する。
上記の実施例 1に記載の如く、 （1 1 1 ) 結晶面を表面とする （ 1 1 1 ) 珪素 単結晶基板上に、 立方晶 3 C型の炭化珪素層を形成した。 次に、 格子定数を 0. 450 nrriとする炭化珪素層の （1 1 1 ) 結晶面からなる表面に、 MB E成長チ ヤンバー内で、 アルミニウム （A I ) のビーム （b e am) を照射して、 A I被 膜を形成した。 A I被膜の膜厚は約 3 とした。
次に、 MBE成長用チャンバ一に備え付けられた ECR (電子サイクロトロン 共鳴) 型高周波 （RF) プラズマ発生装置を利用して窒素プラズマを、 同チャン バー内に発生させた。 然る後、 窒素プラズマ中の窒素ラジカルを選択的に抽出し て、 上記の A I被膜に照射し、 それを窒化させた。 窒化に依り形成された A I N 膜は、 R H E E Dパターンから六方晶であるとされた。
A I被膜を窒化して形成した六方晶 A I N層を I I I族窒化物半導体接合層と して、 その上には、 上記の実施例 1に記載のとおりの構成からなる超格子構造層、 n形下部クラッド層、 n形発光層、 p形上部クラッド層、 及び p形コンタクト層 を順次、 積層させて LED用途の積層構造体を形成した。 窒化に依り形成した A 1 層を 1 I I族窒化物半導体接合層として用いることにより、 その上に設けた 上記の超格子構造層等を構成する I I I族窒化物半導体層は何れも、 六方晶の晶 系に画一的に統一されたものとなった。 電子回折分析及び一般的な断面 TEM (透過電子顕微鏡） 観察に依れば、 それら各層の表面は （0001) 結晶面であ リ、 またその各層の内部には、 立方晶の結晶塊の存在は殆ど認められなかった。 窒化に依り形成した六方晶 A I N層を I I 〖族窒化物半導体接合層として備え た上記の積層構造体には、 上記実施例 1に記載の如くの p形及び n形ォーミック 電極を設けて、 LEDを構成した。
し EDに、 2 OmAの順方向電流を通流した際の発光波長は、 上記実施例に記 載の LEDと略同一の約 460 nmであった。 また、 A I被膜の窒化に依り形成 した晶系が六方晶に画一的に統一きれた A I N層を I I I族窒化物半導体接合層 として用いたために、 立方晶の結晶塊の混在が無い六方晶の I I I族窒化物半導 体結晶から発光層が形成されているため、 LEDチップ間の発光波長は均一であ つた。 産業上の利用可能性
本発明の半導体素子は、 基板を珪素単結晶とし、 その基板上に設けられた、 格 子定数が 0. 436 nmを超え、 0. 460 nm以下とする組成的に珪素を富裕 に含む非化学量論的な組成の立方晶の炭化珪素から緩衝層を構成し、 その緩衝層 上には、 A l xGaY I
Figure imgf000029_0001
からなる I I I族窒化物半導体接合層を設 け、 更に、 その I I I族窒化物半導体接合層上に I I I族窒化物半導体からなる 超格子構造層を設けた積層構成を利用して、 半導体素子を得ることとしたので、 結晶性に優れる良質で、 且つ、 表面の平坦性に優れる I I I族窒化物半導体層を もたらすことができ、 従って、 高性能の半導体素子となる。

Claims

請 求 の 範 囲
1. 珪素単結晶基板と、 その基板の表面に設けた炭化珪素層と、 その炭化珪素 層に接して設けた I I 〖族窒化物半導体接合層と、 その I I I族窒化物半導 体接合層上に I I I族窒化物半導体からなる超格子構造層を備えた半導体素 子であって、 炭化珪素層は立方晶で格子定数が 0. 436 nmを超え、 0. 460 nm以下の、 組成的に珪素を富裕に含む非化学量論的な組成の層であ リ、 上記 I I I族窒化物半導体接合層は、 組成が A l xG aY I r^N^ αΜ
(0≤Χ, Υ、 Ζ≤ 1 , Χ + Υ + Ζ= 1、 0≤Qf< 1 , Μは窒素以外の第 V 族元素である。 ） である、 ことを特徴とする半導体素子。
2. 上記 I I I族窒化物半導体からなる超格子構造層が、 アルミニウム （Α
I ) 組成を相違する窒化アルミニウム 'ガリウム （A I XG a ： 0≤
X≤ 1 ) 層を交互に積層した層である、 ことを特徴とする請求の範囲第 1項 記載の半導体素子。
3. アルミニウム組成を相違する窒化アルミニウム■ガリウム層でアルミニゥ ム組成を小とする層が、 上記 I I I族窒化物半導体接合層に接していること を特徴とする請求の範囲第 2項記載の半導体素子。
4. 上記 I I I族窒化物半導体からなる超格子構造層が、 ガリウム （G a) 組 成を相違する窒化ガリウム 'インジウム （G a。 I n1→N： 0≤Q≤ 1 ) 層を交互に積層した層である、 ことを特徴とする請求の範囲第 1項記載の半 導体素子 ，
5. ガリウム組成を相違する窒化ガリウム■インジウム層でガリウム組成を大 とする層が、 I I I族窒化物半導体接合層に接している、 ことを特徴とする 請求の範囲第 4項記載の半導体素子。
6. 上記 I I I族窒化物半導体からなる超格子構造層が、 膜厚が 5モノレイヤ 一 (ML) 〜3 OMLの範囲内である、 ことを特徴とする請求の範囲第 1項 乃至第 5項の何れか 1項に記載の半導体素子。
7. 上記珪素単結晶基板が、 表面を 〖1 1 1 } 結晶面とする基板であり、 I I I族窒化物半導体接合層が、 六方晶のウルッ鉱結晶型窒化アルミニウム （A I N) 層である、 ことを特徴とする請求の範囲第 1項乃至第 6項の何れか 1 項に記載の半導体素子。
8. 上記珪素単結晶基板が、 表面を {001} 結晶面とする基板であり、 I I I族窒化物半導体接合層が、 立方晶の閃亜鉛鉱結晶型窒化アルミニウム （A I N) 層である、 ことを特徴とする請求の範囲第 1項乃至第 6項の^！れか 1 項に記載の半導体素子。
9. (1) 珪素単結晶基板の表面に炭化水素ガスを吹き付けて、 基板の表面に 炭化水素を吸着させる工程と、 （2) 吸着させた温度以上の温度に珪素単結 晶基板を加熱して、 珪素単結晶基板の表面に格子定数を 0. 436 nmを超 え、 0. 46 Onm以下とする組成的に珪素を富裕に含む非化学量論的な組 成の立方晶の炭化珪素層を形成する工程と、 （3) 炭化珪素層の表面に、 第 V族元素を含む気体と、 第 I I I族元素を含む気体を供給して、 I I I族窒 化物半導体接合層を形成する工程と、 （4) I I I族窒化物半導体接合層上 に、 I I 〖族窒化物半導体からなる超格子構造層を形成する工程とを、 含む ことを特徴とする半導体素子の製造方法。
10. 上記珪素単結晶基板を、 表面を 〖1 1 1} 結晶面とする基板とし、 基板表 面に形成する炭化珪素層を、 表面を 〖1 1 1} 結晶面とする層とし、 I I I 族窒化物半導体接合層を、 六方晶の層とし、 I I I族窒化物半導体からなる 超格子構造層を、 六方晶の層とする、 ことを特徴とする請求の範囲第 9項記 載の半導体素子の製造方法。
11. 上記珪素単結晶基板を、 表面を {001} 結晶面とする基板とし、 基板表 面に形成する炭化珪素層を、 表面を 〖001} 結晶面とする層とし、 I I I 族窒化物半導体接合層を、 立方晶の層とし、 I I I族窒化物半導体からなる 超格子構造層を、 立方晶の層とする、 ことを特徴とする請求の範囲第 9項記 載の半導体素子の製造方法。
12. 上記 （3) の工程において、 炭化珪素層の表面に、 第 I I I族元素を含む 気体としてアルミニウムを含む気体と、 第 V族元素を含む気体として窒素を 含む原料とを供給して、 窒化アルミニウムからなる I I 〖族窒化物半導体接 合層を形成する、 ことを特徴とする請求の範囲第 9項乃至第 1 1項の何れか 1項に記載の半導体素子の製造方法。
13. 上記 （3 ) の工程を、 （3 a ) 炭化珪素層の表面に、 第 I I I族元素を含 む気体を供給して第 I I I族元素を含む層を形成する工程と、 （3 b ) 第 I I I族元素を含む層を窒化して I I I族窒化物半導体接合層として第 I I I 族元素の窒化層を形成する工程とする、 ことを特徴とする請求の範囲第 9項 乃至第 1 2項の何れか 1項に記載の半導体素子の製造方法。
14. 上記 （3 a ) の工程において、 炭化珪素層の表面に、 第 I I I族元素を含 む気体と てアルミニウムを含む気体を供給してアルミニウム層を形成する ことを特徴とする請求の範囲第 1 3項記載の半導体素子の製造方法。
15. 上記 （1 ) の工程を、 （l a ) 珪素単結晶基板の表面に炭化水素ガスを吹 き付けると共に、 電子を照射して基板の表面に炭化水素を吸着させる工程と する、 ことを特徴とする請求の範囲第 9項乃至第 1 4項の何れか 1項に記載 の半導体素子の製造方法。
16. 上記 （1 ) および （2 ) の工程を、 （1 b ) 珪素単結晶基板の表面に、 炭 化水素を吸着させた後、 電子を照射しつつ、 炭化水素を吸着させた温度以上 の温度に珪素単結晶基板を加熱して、 珪素単結晶基板の表面に格子定数が 0. 4 3 6 n mを超え、 0. 4 6 0 n m以下とする組成的に珪素を富裕に含む非 化学量論的な組成の立方晶の炭化珪素層を形成する工程とする、 ことを特徴 とする請求の範囲第 9項乃至第 1 4項の何れか 1項に記載の半導体素子の製 造方法。
PCT/JP2006/315978 2005-08-08 2006-08-07 半導体素子及びその製造方法 WO2007018299A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US12/063,002 US8043977B2 (en) 2005-08-08 2006-08-07 Method of manufacturing a semiconductor device having a group-III nitride superlattice layer on a silicon substrate
US13/236,384 US8222674B2 (en) 2005-08-08 2011-09-19 Semiconductor device having a group-III nitride superlattice layer on a silicon substrate

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005229426A JP4913375B2 (ja) 2005-08-08 2005-08-08 半導体素子の製造方法
JP2005-229426 2005-08-08

Related Child Applications (2)

Application Number Title Priority Date Filing Date
US12/063,002 A-371-Of-International US8043977B2 (en) 2005-08-08 2006-08-07 Method of manufacturing a semiconductor device having a group-III nitride superlattice layer on a silicon substrate
US13/236,384 Division US8222674B2 (en) 2005-08-08 2011-09-19 Semiconductor device having a group-III nitride superlattice layer on a silicon substrate

Publications (1)

Publication Number Publication Date
WO2007018299A1 true WO2007018299A1 (ja) 2007-02-15

Family

ID=37727472

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2006/315978 WO2007018299A1 (ja) 2005-08-08 2006-08-07 半導体素子及びその製造方法

Country Status (5)

Country Link
US (2) US8043977B2 (ja)
JP (1) JP4913375B2 (ja)
KR (1) KR101000375B1 (ja)
TW (1) TWI316769B (ja)
WO (1) WO2007018299A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2174357A1 (en) * 2007-07-13 2010-04-14 Northrop Grumman Systems Corporation Method of producing large area sic substrates
JP2010232496A (ja) * 2009-03-27 2010-10-14 Doshisha シリコン基板上にＳｉ３Ｎ４へテロエピタキシャルバッファ層を有する窒化シリコン基板の作製方法および装置

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007087992A (ja) * 2005-09-20 2007-04-05 Showa Denko Kk 半導体素子および半導体素子製造方法
JPWO2009090821A1 (ja) * 2008-01-16 2011-05-26 国立大学法人東京農工大学 Ａｌ系ＩＩＩ族窒化物単結晶層を有する積層体の製造方法、該製法で製造される積層体、該積層体を用いたＡｌ系ＩＩＩ族窒化物単結晶基板の製造方法、および、窒化アルミニウム単結晶基板
US20090220801A1 (en) * 2008-02-29 2009-09-03 Brian Wagner Method and apparatus for growth of high purity 6h-sic single crystal
JP4681684B1 (ja) * 2009-08-24 2011-05-11 Ｄｏｗａエレクトロニクス株式会社 窒化物半導体素子およびその製造方法
JPWO2011135963A1 (ja) * 2010-04-28 2013-07-18 日本碍子株式会社 エピタキシャル基板およびエピタキシャル基板の製造方法
JP5817127B2 (ja) * 2011-01-21 2015-11-18 株式会社Sumco 半導体基板及びその製造方法
CN102916098B (zh) * 2011-08-01 2016-01-06 展晶科技(深圳)有限公司 发光二极管晶粒及其制作方法
US10453996B2 (en) * 2012-05-04 2019-10-22 Stc.Unm Growth of cubic crystalline phase structure on silicon substrates and devices comprising the cubic crystalline phase structure
US10957816B2 (en) 2013-02-05 2021-03-23 International Business Machines Corporation Thin film wafer transfer and structure for electronic devices
US8916451B2 (en) 2013-02-05 2014-12-23 International Business Machines Corporation Thin film wafer transfer and structure for electronic devices
US9059013B2 (en) 2013-03-21 2015-06-16 International Business Machines Corporation Self-formation of high-density arrays of nanostructures
TW201511328A (zh) * 2013-09-13 2015-03-16 Lextar Electronics Corp 發光二極體
TWI550902B (zh) * 2014-04-02 2016-09-21 國立交通大學 發光二極體元件
TWI566430B (zh) * 2015-05-06 2017-01-11 嘉晶電子股份有限公司 氮化物半導體結構
US10027086B2 (en) * 2016-04-21 2018-07-17 Board Of Trustees Of The University Of Illinois Maximizing cubic phase group III-nitride on patterned silicon
WO2018177552A1 (en) * 2017-03-31 2018-10-04 Cambridge Enterprise Limited Zincblende structure group iii-nitride
US10858569B2 (en) 2018-12-13 2020-12-08 American Cementing, Llc Methods for cementing well bores using cleaning fluids with nut shells

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04223330A (ja) * 1990-12-25 1992-08-13 Univ Nagoya 単結晶珪素基板上への化合物半導体単結晶の作製方法
JPH07172997A (ja) * 1993-12-16 1995-07-11 Matsushita Electric Ind Co Ltd 炭化珪素薄膜の製造方法及び製造装置
JPH0856015A (ja) * 1994-08-12 1996-02-27 Matsushita Electric Ind Co Ltd 半導体薄膜の形成方法
JPH08236445A (ja) * 1995-01-30 1996-09-13 Internatl Business Mach Corp <Ibm> 基板上の単結晶半導体およびその製造方法
JPH0982643A (ja) * 1995-09-14 1997-03-28 Matsushita Electric Ind Co Ltd 炭化珪素薄膜の製造方法
JPH09275226A (ja) * 1996-02-09 1997-10-21 Matsushita Electric Ind Co Ltd 半導体発光素子、半導体受光素子及びその製造方法
JPH11330622A (ja) * 1998-05-21 1999-11-30 Nichia Chem Ind Ltd 窒化物半導体素子
JP2000068594A (ja) * 1997-09-01 2000-03-03 Nichia Chem Ind Ltd 窒化物半導体素子
JP2001102632A (ja) * 1999-10-01 2001-04-13 Advantest Corp 化合物半導体装置及びその製造方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS553834A (en) 1978-06-23 1980-01-11 Yasuko Shiomi Hand shower with water-stop valve
US5326069A (en) 1992-10-28 1994-07-05 Burton Mechanical Contractors, Inc. Vacuum toilet system and discharge valve thereof
JP3198678B2 (ja) 1992-10-29 2001-08-13 豊田合成株式会社 窒素−３族元素化合物半導体発光素子
JP2657743B2 (ja) 1992-10-29 1997-09-24 豊田合成株式会社 窒素−３族元素化合物半導体発光素子
JP3243111B2 (ja) 1993-03-15 2002-01-07 株式会社東芝 化合物半導体素子
JP3575618B2 (ja) 1993-04-28 2004-10-13 豊田合成株式会社 窒化ガリウム系化合物半導体膜の結晶成長方法
US5679152A (en) * 1994-01-27 1997-10-21 Advanced Technology Materials, Inc. Method of making a single crystals Ga*N article
JP3179346B2 (ja) * 1996-08-27 2001-06-25 松下電子工業株式会社 窒化ガリウム結晶の製造方法
EP1014455B1 (en) 1997-07-25 2006-07-12 Nichia Corporation Nitride semiconductor device
US6177688B1 (en) * 1998-11-24 2001-01-23 North Carolina State University Pendeoepitaxial gallium nitride semiconductor layers on silcon carbide substrates
US6255198B1 (en) * 1998-11-24 2001-07-03 North Carolina State University Methods of fabricating gallium nitride microelectronic layers on silicon layers and gallium nitride microelectronic structures formed thereby
JP2001002632A (ja) 1999-06-17 2001-01-09 Lion Corp α−スルホ脂肪酸アルキルエステル塩の製造方法
DE19955747A1 (de) * 1999-11-19 2001-05-23 Osram Opto Semiconductors Gmbh Optische Halbleitervorrichtung mit Mehrfach-Quantentopf-Struktur
US6534797B1 (en) * 2000-11-03 2003-03-18 Cree, Inc. Group III nitride light emitting devices with gallium-free layers
US6649287B2 (en) * 2000-12-14 2003-11-18 Nitronex Corporation Gallium nitride materials and methods
US6777253B2 (en) * 2000-12-20 2004-08-17 Matsushita Electric Industrial Co., Ltd. Method for fabricating semiconductor, method for fabricating semiconductor substrate, and semiconductor light emitting device
JP4749583B2 (ja) 2001-03-30 2011-08-17 豊田合成株式会社 半導体基板の製造方法
JP4749584B2 (ja) 2001-03-30 2011-08-17 株式会社豊田中央研究所 半導体基板の製造方法
US6958497B2 (en) 2001-05-30 2005-10-25 Cree, Inc. Group III nitride based light emitting diode structures with a quantum well and superlattice, group III nitride based quantum well structures and group III nitride based superlattice structures
IL161420A0 (en) 2001-10-26 2004-09-27 Ammono Sp Zoo Substrate for epitaxy
TW574762B (en) * 2002-10-16 2004-02-01 Univ Nat Cheng Kung Method for growing monocrystal GaN on silicon substrate
US7253451B2 (en) * 2004-11-29 2007-08-07 Epivalley Co., Ltd. III-nitride semiconductor light emitting device

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04223330A (ja) * 1990-12-25 1992-08-13 Univ Nagoya 単結晶珪素基板上への化合物半導体単結晶の作製方法
JPH07172997A (ja) * 1993-12-16 1995-07-11 Matsushita Electric Ind Co Ltd 炭化珪素薄膜の製造方法及び製造装置
JPH0856015A (ja) * 1994-08-12 1996-02-27 Matsushita Electric Ind Co Ltd 半導体薄膜の形成方法
JPH08236445A (ja) * 1995-01-30 1996-09-13 Internatl Business Mach Corp <Ibm> 基板上の単結晶半導体およびその製造方法
JPH0982643A (ja) * 1995-09-14 1997-03-28 Matsushita Electric Ind Co Ltd 炭化珪素薄膜の製造方法
JPH09275226A (ja) * 1996-02-09 1997-10-21 Matsushita Electric Ind Co Ltd 半導体発光素子、半導体受光素子及びその製造方法
JP2000068594A (ja) * 1997-09-01 2000-03-03 Nichia Chem Ind Ltd 窒化物半導体素子
JPH11330622A (ja) * 1998-05-21 1999-11-30 Nichia Chem Ind Ltd 窒化物半導体素子
JP2001102632A (ja) * 1999-10-01 2001-04-13 Advantest Corp 化合物半導体装置及びその製造方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
KIKUCHI T. ET AL.: "3C-SiC/Si template growth and atomic layer epitaxy of cubic GaN by RF-MBE", JOURNAL OF CRYSTAL GROWTH, vol. 275, 18 January 2005 (2005-01-18), pages E1215 - E1221, XP004823416 *
WANG D. ET AL.: "Heteroepitaxial growth of cubic GaN on Si(001) coated with thin flat SiC by plasma-assisted molecular-beam epitaxy", APPLIED PHYSICS LETTERS, vol. 76, no. 13, 2000, pages 1683 - 1685, XP003008085 *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2174357A1 (en) * 2007-07-13 2010-04-14 Northrop Grumman Systems Corporation Method of producing large area sic substrates
EP2174357A4 (en) * 2007-07-13 2015-04-22 Northrop Grumman Systems Corp PROCESS FOR PRODUCING LARGE SURFACE SIC SUBSTRATES
JP2010232496A (ja) * 2009-03-27 2010-10-14 Doshisha シリコン基板上にＳｉ３Ｎ４へテロエピタキシャルバッファ層を有する窒化シリコン基板の作製方法および装置

Also Published As

Publication number Publication date
US20090127583A1 (en) 2009-05-21
KR20080037697A (ko) 2008-04-30
KR101000375B1 (ko) 2010-12-13
US20120007050A1 (en) 2012-01-12
JP2007048817A (ja) 2007-02-22
TW200715617A (en) 2007-04-16
TWI316769B (en) 2009-11-01
US8043977B2 (en) 2011-10-25
JP4913375B2 (ja) 2012-04-11
US8222674B2 (en) 2012-07-17

Similar Documents

Publication Publication Date Title
WO2007018299A1 (ja) 半導体素子及びその製造方法
Davis Thin films and devices of diamond, silicon carbide and gallium nitride
JP5679494B2 (ja) 窒化物半導体構造及びその作製方法
JP4189386B2 (ja) 窒化物半導体結晶層の成長方法および窒化物半導体発光素子の製法
JP3945782B2 (ja) 半導体発光素子及びその製造方法
US6773946B2 (en) Method for fabricating light-emitting diode using nanosize nitride semiconductor multiple quantum wells
JP2008528420A (ja) ダイヤモンド上の窒化ガリウム発光デバイス
JP2016145144A (ja) ダイヤモンド積層構造、ダイヤモンド半導体形成用基板、ダイヤモンド半導体装置およびダイヤモンド積層構造の製造方法
US7989926B2 (en) Semiconductor device including non-stoichiometric silicon carbide layer and method of fabrication thereof
US20060180077A1 (en) Method of growing semiconductor crystal
Kukushkin et al. Epitaxial silicon carbide on silicon. method of coordinated substitution of atoms (a review)
JP2007087992A (ja) 半導体素子および半導体素子製造方法
JP2007073873A (ja) 半導体素子
JP5286396B2 (ja) 半導体素子
JP3772816B2 (ja) 窒化ガリウム結晶基板、その製造方法、窒化ガリウム系半導体素子および発光ダイオード
JP2004115305A (ja) 窒化ガリウム単結晶基板、その製造方法、窒化ガリウム系半導体素子および発光ダイオード
JP2002231996A (ja) ダイヤモンド紫外光発光素子
JPH10290051A (ja) 半導体装置とその製造方法
US11162188B2 (en) Method for producing a crystalline layer in a III-N compound by van der Waals epitaxy from graphene
JP2004189541A (ja) ＺｎＯ系ｐ型半導体結晶、それを用いた半導体複合体、それを用いた発光素子およびその製造方法
JP2007103955A (ja) 窒化物半導体素子および窒化物半導体結晶層の成長方法
JP2004307253A (ja) 半導体基板の製造方法
JP2995186B1 (ja) 半導体発光素子
JPH1075018A (ja) 半導体の製造方法及び半導体発光素子
JP3985312B2 (ja) Ｉｉｉ族窒化物半導体層の製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application
NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 1020087005175

Country of ref document: KR

WWE Wipo information: entry into national phase

Ref document number: 12063002

Country of ref document: US

122 Ep: pct application non-entry in european phase

Ref document number: 06768450

Country of ref document: EP

Kind code of ref document: A1