TWI316769B - Semiconductor element and its fabrication method - Google Patents

Semiconductor element and its fabrication method Download PDF

Info

Publication number
TWI316769B
TWI316769B TW095128967A TW95128967A TWI316769B TW I316769 B TWI316769 B TW I316769B TW 095128967 A TW095128967 A TW 095128967A TW 95128967 A TW95128967 A TW 95128967A TW I316769 B TWI316769 B TW I316769B
Authority
TW
Taiwan
Prior art keywords
layer
substrate
nitride semiconductor
single crystal
nitride
Prior art date
Application number
TW095128967A
Other languages
English (en)
Other versions
TW200715617A (en
Inventor
Tadashi Ohachi
Takashi Udagawa
Original Assignee
Showa Denko Kk
Doshisha
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Showa Denko Kk, Doshisha filed Critical Showa Denko Kk
Publication of TW200715617A publication Critical patent/TW200715617A/zh
Application granted granted Critical
Publication of TWI316769B publication Critical patent/TWI316769B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y20/00—Nanooptics, e.g. quantum optics or photonic crystals
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/36—Carbides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/60—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape characterised by shape
    • C30B29/68—Crystals with laminate structure, e.g. "superlattices"
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02447—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02516—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
    • H01S5/021—Silicon based substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/323—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/32308—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm
    • H01S5/32341—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm blue laser based on GaN or GaP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/343—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/34333—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser with a well layer based on Ga(In)N or Ga(In)P, e.g. blue laser

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Nanotechnology (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biophysics (AREA)
  • Optics & Photonics (AREA)
  • Led Devices (AREA)
  • Semiconductor Lasers (AREA)
  • Recrystallisation Techniques (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Description

V .1316769 ^ 九、發明說明： 【發明所屬之技術領域】 本發明係關於使用疊層構造所構成之半導體元件，該 疊層構造係具備將單晶矽作爲基板、且形成於該基板上之 m族氮化物半導體層。 【先前技術】 氮化鎵（GaN)或氮化鋁（A1N)等長久以來作爲一種瓜族 氮化物半導體而爲人熟知。該些瓜族氮化物半導體材料， 係可利用於構成發出藍光或綠光等之短波長可視光的發光 二極體（以下，簡稱爲「LED」）、或雷射二極體（以下，簡 稱爲「LD」）等之半導體發光元件（例如，參照日本特公昭 54-3 8 3 4號公報（專利文獻1))。另外，亦可利用於構成高頻 電晶體等之電子裝置（例如，M.A.Khan以外，參照 Appl. Phys. Lett.、美國、1993年、第62卷、1786頁（非專利文 獻 1))。 0 由此種m族氮化物半導體材料構成之半導體元件，係 將藍寶石（α-Α1203)塊狀單結晶（例如，參照日本特開平 6- 1 5 1 9 6 3號公報（專利文獻2))或立方晶（cubic)之碳化矽 (SiC)塊狀（bulk)單結晶構成爲基板（例如，參照日本特開平 6-3 264 1 6號公報（專利文獻3))。例如，利用在藍寶石基板 上具有由ΠΙ族氮化物半導體材料所構成之包層（clad)及發 光層等的疊層構造體而最終製成LED (例如，參照日本特開 平6- 1 5 1 966號公報（專利文獻4))。 然而，ΠΙ族氮化物半導體元件用之基板所常用之藍寶 1316769 石’係電性絕緣，所以，例如、具有不容易獲得對靜 之耐電壓性高的瓜族氮化物LED的問題。另外，藍寶 不具備良好之熱傳導性，所以，難以製作利用基板之 性之低損失的場效應電晶體（以下，簡稱爲「FET」）。 具有導電性且熱傳導性優良之碳化矽塊狀單結晶作爲 的話，則便於構成對靜電等之耐電壓性優良之LED或 性優良之FET。但是，爲了用作爲基板而適度作成之 徑碳化矽塊狀單結晶係高價，而不利於民用之普通m 化物半導體元件之製造。 另一方面，單晶矽（Si)係在熱傳導性原本很佳之 上，亦達成了傳導性優良之大口徑單結晶的量產。因 若利用傳導性優良且大口徑之矽作爲基板的話，例如 期待對靜電等之耐性高且廉價之普通LED的實用化 外，若將爲高電阻並且熱傳導率高之矽作爲基板的話 可期待實現低損失之高頻帶通信用FET。然而，單晶 晶格常數（ = a)係0.5 43 nm，瓜族氮化物半導體、例如六 GaN之a軸晶格常數係3.189埃，所以在雙方之材料 有很大之晶格不匹配（mismatch)。即使對立方 GaN(a = 0.451nm)而言，其與單晶砍之不匹配亦大。因 具有難以在單晶矽基板上穩定地形成結晶缺陷少之良 ®族氮化物半導體的缺點。 在晶格不匹配大之單結晶基板上設置m族氮化物 體時，習知技術係設置緩衝（buffer)層，來緩和雙方之 的不匹配性。在習知技術中，緩衝層例如、係由A1N或
電等 石並 散熱 若將 基板 散熱 大口 族氮 基礎 此， ，可 ο另 ，亦 矽之 方晶 間具 晶之 此， 質的 半導 晶格 GaN J316769 等之m族氮化物半導體材料所構成（例如，參照日本特開平 6-314659號公報（專利文獻5))。然而，單晶矽與立方晶或 六方晶之A1N或GaN的晶格不匹配大，而無法充分緩和晶 格畸變。因此，即使使用由習知之m族氮化物半導體材料 構成之緩衝層而欲形成π族氮化物半導體層時，仍存在無 法穩定地形成結晶性優良之m族氮化物半導體層的問題。 另外，亦知一種習知技術，係在以單晶砂作爲基板， 而於其上形成瓜族氮化物半導體層時，介由立方晶3C型之 碳化矽（3 C-SiC)之薄膜層，以形成瓜族氮化物半導體層（例 如，T.Kikuchi 以外，參照 J. Crystal Growth、荷蘭、2005 年、第271卷、第1-2號、el215〜el221頁（非專利文獻 2))。然而，依據3C-SiC薄膜層之性質，因爲其上層之]n 族氮化物半導體層的結晶性等顯著變化，所以具有無法穩 定地形成良質之m族氮化物半導體層的難點。另外，即使 使用由SiC構成之緩衝層，亦有形成於其上之ΠΙ族氮化物 半導體層不一定成爲表面平坦性優良的問題。 爲了獲得將單晶矽作爲基板之光學及電性特性優良的 半導體元件’需要有用以適宜地緩和與基板之晶格不匹 配，而由帶有良質之瓜族氮化物半導體層之構成所組成的 緩衝層，其中’該單晶矽係已可將導電性及散熱性優良且 大口徑之單結晶加以量產。例如，在單晶矽基板上形成ΠΙ 族氮化物半導體層時，即使在將SiC層用作爲緩衝層之情 況，需要有由可適宜緩和雙方之材料間之晶格不匹配的構 成所形成之SiC緩衝層。 1316769 又，在使用由能有效緩和晶格不匹配之構成所形成之 SiC緩衝層之外，亦需要對用以達成結晶性優良且表面平 坦性亦優良之m族氮化物半導體層的緩衝層上的疊層構造 有創意。另外，爲了製造特性優良之半導體元件，需要有 能穩定地達成該SiC緩衝層及表面平坦性優良之良質瓜族 氮化物半導體層的製造方法。 本發明之目的在提供一種具有可較佳地緩和與基板之 晶格不匹配的緩衝層之半導體元件。 本發明之另一目的在提供一種可達成結晶性優良之良 質且表面平坦性優良之in族氮化物半導體層的高性能之半 導體元件。 本發明之又一目的在提供一種可穩定地製造有效緩和 晶格不匹配之SiC緩衝層及表面平坦性優良之良質m族氮 化物半導體層的半導體元件之製造方法。 【發明內容】 爲達成上述目的，本發明之半導體元件，係具備由單 結晶構成之基板、設於該單結晶基板表面之碳化矽（SiC) 層、接合於該碳化矽層所設之瓜族氮化物半導體接合層、 及由設於該ΙΠ族氮化物半導體層上之m族氮化物半導體所 構成的超晶格構造層，其特徵爲：該半導體元件具有（1)將 單晶矽作爲基板，由設於該基板上之晶格常數大於〇.436nm 且爲0.460nm以下且在組成上富含矽的非化學計量之組成 的立方晶碳化矽構成之碳化矽層；設於該碳化矽層上之 AlxGaYlnzlSh.aMaCO S X，Y，ZS 1; X + Y + Z=l。符號 Μ 表示氮 -1316769 - (N)以外之第V族元素、且〇$α<1)ΠΙ族氮化物半導體接 合層；及由設於其上之m族氮化物半導體f斤構成的超晶格 構造層。 尤其是’本發明之半導體元件，係於該（1)項記載之半 導體元件中，U)其特徵爲··設於m族氮化物半導體接合層 上之超晶格構造層，係將鋁（A1)組成互異之氮化鋁鎵（組成 式：AlxGai-XN: 〇sxsi)層交互地疊層所構成。 尤其是，本發明之半導體元件，係於該（2)項記載之半 ® 導體元件中’（3)其特徵爲：使構成超晶格構造層之氮化鋁 鎵（AlxGauN : 0各X各1)層且其鋁組成（ = X)更小之氮化鋁 鎵層，接合於m族氮化物半導體接合層》 尤其是，本發明之半導體元件，係於該（1)項記載之半 導體元件中，（4)其特徵爲：超晶格構造層係將鎵（Ga)組成 互異之氮化鎵銦（組成式：GaQltM-QN : 0SQS1)層交互地 疊層所構成。 尤其是，本發明之半導體元件，係於該（4)項記載之半 導體元件中，（5)其特徵爲：使構成超晶格構造層之氮化鎵 銦（GaQIni_QN : 0客QS1)層且其鎵組成（ = Q)更大之氮化鎵 銦層，接合於ID族氮化物半導體接合層。 尤其是，本發明之半導體元件，係於該（1)至（5)項中任 一項記載之半導體元件中，（6)其特徵爲：m族氮化物半導 體超晶格構造層，係由膜厚爲5 ML以上30ML以下之瓜族 氮化物半導體層所構成。 尤其是，本發明之半導體元件，係於該（1)至（6)項中任 J316769 一項記載之半導體元件中，（7)其特徵爲：基板係表面作成 U11}結晶面之單晶矽，瓜族氮化物半導體接合層係由六方 晶之纖維鋅礦結晶型氮化鋁（A1N)所構成。 尤其是，本發明之半導體元件，係於該（1)至（6)項中任 一項記載之半導體元件中，（8)其特徵爲：基板係表面作成 {001}結晶面之{001}單晶矽，m族氮化物半導體接合層係 由立方晶之閃鋅礦結晶型氮化鋁（A1N)所構成。 又，本發明之半導體元件之製造方法，係具備由單晶 矽構成之基板、設於該單晶矽基板表面之碳化矽層、接合 於該碳化矽層所設之m族氮化物半導體接合層、及由設於 該瓜族氮化物半導體層上之m族氮化物半導體所構成的超 晶格構造層之半導體元件之製造方法，其特徵爲包含： (A)(1)對單晶矽基板表面噴吹碳化氫氣體，以使碳化氫吸 附在成爲基板表面之結晶面上之步驟：（2)其後將單晶矽基 板加熱到吸附溫度以上之溫度，而於單晶矽基板表面形成 晶格常數大於〇.43 6nm且爲0.460nm以下、且組成上富含 矽的非化學計量之組成的立方晶碳化矽層的步驟；（3 )其後 對碳化矽層表面供給含有第V族元素之氣體、及含第瓜族 元素之氣體，以形成ΠΙ族氮化物半導體接合層之步驟；及 其後（4)於Π族氮化物半導體接合層上形成由瓜族氮化物 半導體所構成的超晶格構造層的步驟。 尤其是，本發明之半導體元件之製造方法，係爲該（A) 項記載之製造方法，（B)其特徵爲:基板係表面爲{111}結 晶面之{111}單晶矽，於該基板表面形成具有組成上富含矽 1316769 的非化學計量之組成、且表面爲{ 1 1 1 }結晶 矽層後，於該碳化矽層表面形成六方晶之 體接合層，其後，於瓜族氮化物半導體接 方晶之ΙΠ族氮化物半導體所構成之超晶格 尤其是，於該（A)項記載之製造方法中 基板係表面爲{001}結晶面之{001}單晶矽 形成具有組成上富含矽的非化學計量之; {〇〇1}結晶面之立方晶碳化矽層後，於該碳 六方晶之m族氮化物半導體接合層，其後 半導體接合層上形成由六方晶之m族氮化 之超晶格構造層。 尤其是，於該（b)或（c)項記載之製造： 徵爲：於由單晶矽構成之基板表面形成組 化學計量之組成的碳化矽層後，對於該碳 含鋁氣體原料及含氮氣體原料，以形成由 族氮化物半導體接合層》 尤其是，於該（D)項記載之製造方法中 於由單晶矽構成之基板表面形成組成上富 量之組成的碳化矽層後，對於該碳化矽層 體原料而鍍上一層鋁膜後，供給含氮氣體 化以形成氮化鋁層。 尤其是，於該（D)項記載之製造方法中 對由單晶矽構成之基板表面噴吹碳化氫氣 子一面使碳化氫吸附在單晶矽基板表面。 面之立方晶碳化 Π族氮化物半導 合層上形成由六 構造層。 ，（C)其特徵爲： ，於該基板表面 組成、且表面爲 化矽層表面形成 ，於ΠΙ族氮化物 物半導體所構成 方法中，（D)其特 成上富含矽的非 化矽層表面供給 氮化鋁構成之m ，（e)其特徵爲： 含矽的非化學計 表面供給含鋁氣 原料，將鋁膜氮 ，（F)其特徵爲： 體，一面照射電 .1316769 尤其是’於該（F)項記載之製造方法中，（G)其特徵爲： 在使碳化氫吸附在由單晶矽構成之基板表面後，—面照射 電子一面將單晶矽基板加熱爲使碳化氫吸附之溫度以上的 溫度’在單晶矽基板之表面形成晶格常數大於〇.436nm且 爲0.460nm以下、且組成上富含矽的非化學計量之組成的 立方晶碳化矽層。 亦即，本發明如下： [1] 一種半導體元件，係具備單晶矽基板、設於該基 板表面之碳化矽層 '接合於該碳化矽層所設之EI族氮化物 半導體接合層、及於該]Π族氮化物半導體接合層上由ΠΙ族 氮化物半導體所構成的超晶格構造層，其特徵爲：碳化矽 層係一立方晶且晶格常數大於〇.436nm且爲0.460nm以 下、且組成上富含矽的非化學計量之組成的層，瓜族氮化 物半導體接合層之組成係爲 AlxGavIiizNHMa (0SX,Y，ZS1; Χ + Υ + Ζ = 1; 〇‘α<1; Μ 爲氮以外之第 V 族 元素）。 [2] 如[1]項記載之半導體元件’其中由該m族氮化物 半導體所構成之超晶格構造層’係將銘（A1)組成互異之氮 化鋁鎵（AlxGai-XN : OS 丨）層交互地疊層之層° [3] 如[2]項記載之半導體兀件’其中爲銘組成互異之 氮化鋁鎵層且鋁組成小之層’係接合於111族氮化物半導體 接合層。 [4] 如π]項記載之半導體元件’其中由該m族氮化物 半導體所構成之超晶格構造層’係將鎵（Ga)組成互異之氮 -12- 1316769 — 化鎵銦（GaQlni_QN: OSQgl)層交互地疊層之層。 [5] 如[4]項記載之半導體元件》其中爲鎵組成互異之 氮化鎵銦層且鎵組成大之層，係接合於ΙΠ族氮化物半導體 接合層。 [6] 如[1]至[5]項中任一項記載之半導體元件，其中由 皿族氮化物半導體所構成之超晶格構造層，其膜厚係在5 單層（ML)〜30ML的範圍內。 [7] 如Π]至[6]項中任一項記載之半導體元件，其中單 ® 晶矽基板係表面作成{ 1 1 1 }結晶面之基板，ΠΙ族氮化物半導 體接合層，係六方晶之纖維鋅礦結晶型氮化鋁（A1N)層。 [8] 如[1]至[6]項中任一項記載之半導體元件，其中單 晶矽基板係表面作成{〇〇1}結晶面之基板，m族氮化物半導 體接合層，係立方晶之閃辞礦結晶型氮化銘（A1N)層。 [9] 一種半導體元件之製造方法，其特徵爲依下列序 地包含：（1)對單晶矽基板表面噴吹碳化氫氣體，以使碳化 氫吸附在基板表面上之步驟；（2)將單晶矽基板加熱到吸附 ® 溫度以上之溫度，而於單晶矽基板表面形成晶格常數大於 0.4 3 6nm且爲0.4 6 Onm以下、且組成上富含矽的非化學計 量之組成的立方晶碳化矽層的步驟；（3)對碳化矽層表面供 給含有第v族元素之氣體、及含第m族元素之氣體，以形 成m族氮化物半導體接合層之步驟；及（4)於瓜族氮化物半 導體接合層上形成由瓜族氮化物半導體所構成的超晶格構 造層的步驟。 [10]如[9]項記載之半導體元件之製造方法，其中將 .1316769 ' 單晶矽基板作成表面爲{111}結晶面之基板，形成於基板表 面之碳化矽層爲將表面作成{111}結晶面之層，m族氮化物 半導體接合層爲六方晶之層，且由m族氮化物半導體所構 成之超晶格構造層爲六方晶之層。 [11] 如[9]項記載之半導體元件之製造方法，其中將 單晶矽基板作成表面爲{001}結晶面之基板，形成於基板表 面之碳化矽層爲將表面作成{001}結晶面之層，m族氮化物 半導體接合層爲立方晶之層，且由瓜族氮化物半導體所構 0 成之超晶格構造層爲立方晶之層。 [12] 如[9]至[1 1]項中任一項記載之半導體元件之製 造方法，其中在（3)之步驟中，對碳化矽層表面供給作爲含 第m族元素之氣體的含鋁氣體、及作爲含第V族元素之氣 體的含氮原料，以形成由氮化鋁構成之ΠΙ族氮化物半導體 接合層。 [13] 如[9]至[12]項中任一項記載之半導體元件之製 _ 造方法，其中該（3)之步驟，係爲（3 a)對碳化矽層表面供給 含第m族元素的氣體，以形成含第瓜族元素之層的步驟； 及（3b)將含第m族元素之層加以氮化而形成作爲m族氮化 物半導體接合層的第m族元素之氮化層的步驟。 [14] 如[13]項記載之半導體元件之製造方法，其中在 (3a)之步驟中，對碳化矽層表面供給作爲含第m族元素之 职/體的含IS氣體，以形成銘層。 [15]如[9]至[14]項中任一項記載之半導體元件之製 造方法，其中（1)之步驟，係爲（la)對碳化矽層表面噴吹碳 .1316769 * 化氫氣體，同時照射電子以使碳化氫吸附在基板之表面的 步驟。 [16]如[9]至[14]項中任一項記載之半導體元件之製 造方法，其中（1)及（2)之步驟，係爲（lb)在使碳化氫吸附在 單晶矽基板之表面後，一面照射電子一面將單晶矽基板加 熱爲使碳化氫吸附之溫度以上的溫度，在單晶矽基板之表 面形成晶格常數大於0.43 6nm且爲0.46 Onm以下、且組成 上富含矽的非化學計量之組成的立方晶碳化矽層的步驟。 * 根據本發明，係具備由單結晶構成之基板、設於該單 結晶基板表面之碳化矽層、接合於該碳化矽層所設之瓜族 氮化物半導體接合層、及由設於該m族氮化物半導體層上 之m族氮化物半導體所構成的超晶格構造層，本發明之半 導體元件，係利用將單晶矽作爲基板，由設於該基板上之 晶格常數大於〇.43 6nm且爲0.460nm以下、且在組成上富 含矽的非化學計量之組成的立方晶碳化矽構成緩衝層，並 | 於該緩衝層上設置由 AlxGaylnzlSh.aMJO S X，Y，Z S 1 ; X + Y + Z=l。符號Μ表示氮（Ν)以外之第V族元素、且〇$α <1)構成之ΙΠ族氮化物半導體接合層，再於該瓜族氮化物 半導體接合層上設置由瓜族氮化物半導體所構成的超晶格 構造層’獲得半導體元件，所以可具有結晶性優良之良質 且表面平坦性優良之m族氮化物半導體層，因此，可提供 高性能之半導體元件。 尤其是在本發明中，係將鋁組成互異之AlxGai.xN (osxs 1)層交互地疊層，以構成設於m族氮化物半導體接 -15- .1316769 - 合層上之超晶格構造層，所以，可穩定地獲得表面平坦性 優良之m族氮化物半導體層，因此，可獲得穩定地提供高 性能之半導體元件的效果。 尤其是在本發明中，當在設置由鋁組成互異之 AlxGai_xN(〇SXSl)層構成之超晶格構造層時，作成使構 成超晶格構造層之AlxGai-XN(〇SXSl)層中比鋁組成（ = χ) 更小之AlxGai_xN層接合而設置於瓜族氮化物半導體接合 層上的疊層構造，所以可形成表面平坦性優良之m族氮化 ® 物半導體層，可獲得高性能之半導體元件。 另外，在本發明中，係將鎵（Ga)組成互異之 GaQilM-QNiOSQSl)層交互地疊層，以構成設於in族氮化 物半導體接合層上之超晶格構造層，所以，可穩定地獲得 結晶性優良之良質且表面平坦性優良之ΠΙ族氮化物半導體 層，因此，可獲得穩定地提供高性能之半導體元件的效果。 尤其是在本發明中，當在設置由GaqjIm-QNCOSQSl) _ 層構成之超晶格構造層時，作成使構成超晶格構造層之 GaQlni-QN(〇S QS 1)層中其鎵組成（ = Q)更大之氮化鎵銦層 接合而設置於ΠΙ族氮化物半導體接合層上的疊層構造，所 以，可形成表面平坦性優良之瓜族氮化物半導體層，可獲 得高性能之半導體元件。 尤其是在本發明中’超晶格構造層係由膜厚爲5 ML 以上 30ML 以下之 AlxGauNCO S X S 1)層或 GaQln^QN (0 S Q S 1)層所構成，所以，尤其可穩定地形成表面平坦性 優良之m族氮化物半導體層，可穩定地獲得高性能之半導 -16- .1316769 • 體元件。 尤其是在本發明中，使基板爲{1Π}單晶於 晶之纖維鋅礦結晶型之AhGaYhzNHMaiOS X + Y + Z=l。符號Μ表示氮（N)以外之第V族元 <1)，構成介由SiC緩衝層而設置於於基板表 氮化物半導體接合層，所以，可由六方晶之瓜 導體層統一構成設於瓜族氮化物半導體接合層 構造層等，因此，有利於獲得可發現根據六方 • 化物半導體材料的特性之半導體元件。 尤其是在本發明中，將表面爲{〇〇1}結晶ί 晶矽作爲基板，並由立方晶之閃鋅礦 AlxGaYlnzUJOS X，Y，ZS 1 ; X + Y + Z=l。符 (Ν)以外之第V族元素、且0$α<1)，構成介 層而設置於於基板表面上之瓜族氮化物半導體 以，可由立方晶之瓜族氮化物半導體層統一構 氮化物半導體接合層上之超晶格構造層等，因 ® 獲得可發現根據立方晶之ΠΙ族氮化物半導體材 半導體元件。 又，在本發明中，在製造具備由單晶矽構 設於該單晶矽基板表面之碳化矽層、接合於該 設之瓜族氮化物半導體接合層、及由設於該Π 導體層上之m族氮化物半導體所構成的超晶格 導體元件時，對單晶矽基板表面噴吹碳化氫氣 化氫吸附在成爲基板表面之結晶面上，其後將 『，並由六方 Χ,Υ,Ζ^ 1 ； 素、且0 S a 面上之m族 族氮化物半 上之超晶格 晶之瓜族氮 面之{001 }單 結晶型之 號Μ表示氮 由Sic緩衝 接合層，所 成設於ΠΙ族 此，有利於 料的特性之 成之基板、 碳化矽層所 族氮化物半 構造層之半 體，以使碳 單晶矽基板 -17- -1316769 ' 加熱到吸附的溫度以上之溫度，以形成碳化矽層，所以， 可在單晶矽基板表面確實地形成晶格常數大於〇.436nm且 爲0.4 6 Otim以下、且組成上富含矽的非化學計量之組成的 立方晶，進而可於其上形成由良質之 AlxGaYlnzNi.aMa (OS X，Y，ZS 1 ; X + Y + Z=l。符號Μ表示氮（N)以外之第V 族元素、且〇Sct<l)構成的瓜族氮化物半導體接合層，再 可於其上形成由m族氮化物半導體所構成的超晶格構造 層，所以，可反映該些半導體層之結晶性的良好度，可製 ® 造特性優良之半導體元件。 尤其是根據本發明，使用表面爲{111}結晶面之{111} 單晶矽作爲基板，於該基板表面形成具有組成上富含矽的 非化學計量之組成、且表面爲{111}結晶面之立方晶的 {111}碳化矽層，並於該碳化矽層表面形成由六方晶之 AlxGaYlnzNbaMJOS X,Y，ZS 1; X + Y + Z=l。符號 Μ 表示氮 (Ν)以外之第V族元素、且0Sa<l)構成的Π族氮化物半 導體接合層，其後，於m族氮化物半導體接合層上形成由 B 六方晶之皿族氮化物半導體所構成之超晶格構造層，經由 上述步驟以形成半導體元件，.所以，可製造一種半導體元 件，其可適合發現根據六方晶之m族氮化物半導體的結晶 特性之光學或電氣特性。 另外，尤其是根據本發明，使用表面爲{〇〇1}結晶面之 { 〇〇 1 }單晶矽作爲基板，於該基板表面形成具有組成上富含 矽的非化學計量之組成、且表面爲{〇〇1}結晶面之立方晶碳 化矽層，並於該碳化矽層表面形成六方晶之m族氮化物半 -18- :1316769 - 導體接合層，其後，於m族氮化物半導體接合層上形成由 六方晶之in族氮化物半導體所構成之超晶格構造層，經由 上述步驟以形成半導體元件，所以，可製造一種半導體元 件，其可適合發現根據立方晶之m族氮化物半導體的結晶 特性之光學或電氣特性。 另外，尤其是根據本發明，在由單晶矽構成之基板表 面形成組成上富含矽的非化學計量之組成的碳化矽層後， 對於該碳化矽層表面供給含鋁氣體原料及含氮氣體原料， ® 以形成由氮化鋁構成之m族氮化物半導體接合層，所以， 可減低晶格不匹配，因此，可製造具有由良質之A1N構成 的m族氮化物半導體接合層的高性能半導體元件。 另外’尤其是根據本發明’在由單晶较構成之基板表 面形成組成上富含矽的非化學計量之組成的碳化矽層後， 在碳化矽層表面形成由A1N構成的瓜族氮化物半導體接合 層時，供給含鋁氣體原料而於該碳化矽層表面形成鋁膜 後，對該鋁膜供給含氮氣體原料，將鋁膜氮化以形成氮化 1 鋁層，所以，可由晶系整齊地集中爲六方晶之A1N構成皿 族氮化物半導體接合層。 尤其是根據本發明，經由對由單晶矽構成之基板表面 噴吹碳化氫氣體，同時一面對單晶矽基板表面照射電子， 一面使碳化氫吸附在單晶矽基板表面之步驟，形成晶格常 數大於〇.436nm且爲0.460nm以下、且組成上富含矽的非 化學計量之組成的立方晶碳化矽層，所以，可穩定地形成 結晶缺陷特少且結晶性優良之碳化矽層，進而可穩定地製 -19- •1316769 • 造高性能之半導體元件。 尤其是根據本發明’在噴吹碳化氫氣體，同時一面照 射電子一面使碳化氫吸附在由單晶矽構成之基板表面後， 一面照射電子一面將單晶矽基板加熱爲使碳化氫吸附之溫 度以上的溫度，以促進構成基板之矽與吸附基板表面之碳 化氫之間的化合反應’形成立方晶之碳化矽層，所以可有 效地形成結晶缺陷少之立方晶碳化矽層，因此可有效地製 造高性能之半導體元件。 •【實施方式】 單晶矽基板係可使用表面爲各種面方位之結晶面的單 晶矽’但本發明之實施過程中，最適宜使用於基板之矽結 晶，係表面爲{001 }結晶面、或表面爲{ 1 1 1}結晶面之{0()1} 或{111}單結晶。表面爲自該些結晶面傾斜之結晶面的單晶 矽亦可充分利用爲基板。表面爲自{ 0 0 1 }結晶面傾斜之結晶 面、角度爲例如傾斜2度< 1 1 0 >方向之結晶面的單晶砂基 _ 板’係有利於獲得逆相位（反相位）晶粒界面（以下，簡稱爲 「APD」）（參照坂公恭著材料學系列「結晶電子顯微學_材 料硏究者用」；1997年11月25日；（股）內田老鶴圃發行； 第1版、第64〜65頁）少之結晶層。在本發明中，{001}單 晶矽係主要用於構成利用立方晶之結晶層的半導體元件的 情況。另一方面，{ 1 1 1 }單晶矽係主要用於構成利用六方晶 之結晶層的半導體元件的情況。 作爲基板之單晶矽的傳導型並不限制。可將p型或n 型之任一傳導型的單晶矽用作爲基板。尤其是電阻率（比電 -20- .1316769
' 阻）小之良導性的單晶矽基板，可適宜用於製作L E D或L D 等之半導體發光元件。另外，高電阻之單晶矽，係可用作 爲需要減低元件之動作用電流（元件動作電流）朝基板側之 漏電（leak)的半導體元件之用途的基板。例如，可適宜於作 爲製作FET用之基板（高電阻之p型或η型半導體，具有分 別稱爲π型或ν型的情況（參照米津 宏雄著「光通信元件 工學-發光受光元件-」、1995年5月20日、工學圖書（股） 發行、第5版、第317頁腳注））。 ® 在本發明中，不受限於用作基板之單晶矽表面的結晶 面的面方位，而於其表面上設置碳化矽層。該碳化矽層係 根據Ramsdell之表記方法（參照日本學術振興會高溫陶瓷 材料第124委員會編著、「碳化矽系陶瓷新材料-最近之展 開」、2001年2月28日、（股）內田老鶴圃發行；第1版、 第13〜16頁），以具有3C型結晶構造之立方晶結晶層爲最 佳。例如，可以電子繞射像之解析來判斷是3 C型立方晶碳 化矽（3C-SiC)層、或還是例如4H型或6H型六方晶碳化矽 (4H-SiC、6H-SiC)層。
3C_SiC層係以利用吸附於單晶矽基板表面之碳化氫來 形成爲較佳。吸附碳化氫用之碳化氫氣體，可例示甲烷（分 子式CH3)、乙烷（分子式C2H6)及丙烷（分子式C3H8)等之飽 和脂肪族碳化氫、乙炔（分子式C2H2)等之不飽和碳化氫。 此外，雖亦有芳香族碳化氫類或脂環式碳化氫類等，但以 利用分解後容易與矽反應之乙炔爲最佳。使乙炔吸附於 { 1 1 1 }單晶矽之{ 1 1 1 }結晶面上的溫度，係以4 0 0 〇C〜6 0 0 °C -21 - 1316769 ' 爲較佳。適宜使乙炔吸附於{001}單晶矽之{001}結晶面上 的溫度，係比{111}結晶面之情況更高，而爲450 °c〜65(TC。 乙炔等之碳化氫係以創造出矽原子之再排列構造之後 被吸附於形成單晶矽基板之表面的結晶面上爲較佳。例 如，係以在出現（7x7)再排列構造後，使碳化氫吸附於由 {111}單晶矽基板之{111}結晶面構成的表面上爲較佳。 (7 X 7)再排列構造係將構成{ 1 1 1 }單晶矽之表面的{ 1 1 1 }結晶 面，在l〇_6Pa(壓力單位）之高真空環境下，例如，在分子 ® 束磊晶（以下，簡稱爲「MBE」）成長用反應室（chamber)內， 當以750°C〜8 5 0°C施以熱處理時而可形成。單晶矽基板之 表面的再排列構造係藉由高速反射電子繞射（以下，簡稱爲 「RHEED」）等之電子繞射分析手段來確認。 在使碳化氫吸附於構成單晶矽基板之表面的結晶面上 後，藉由加熱單晶矽基板，以使所吸附之碳化氫與構成基 板結晶之矽原子反應，而形成碳化矽層。此時，當以較高 _ 之高溫加熱單晶矽基板時，可形成化學計量上富含矽的碳 化矽層。例如，以5 00°C〜700°C加熱形成吸附有碳化矽之 單晶矽基板。越是將加熱溫度設成高溫，越可以在短時間 形成化學計量上富含矽的碳化矽層。富含矽的比例，係被 反映於構成碳化矽層之非化學計量之組成的碳化矽的晶格 常數上。在非化學計量之組成的碳化矽中，隨矽組成變得 豐富，其晶格常數增大。相對於當量組成之3C-SiC之晶格 常數爲〇.436nm(參照上述之「碳化矽系陶瓷新材料-最近之 展開」、第340頁、表5·1·1·) ’而本發明之非化學計量之組 -22- •1316769 " 成的碳化矽層，係以具有大於〇.436nm且爲0.460nm以下 之晶格常數爲其特徵。 具有處於如上述之範圍之晶格常數的立方晶3C型碳 化矽層’與構成m族氮化物半導體接合層之ΠΙ族氮化物半 導體材料的晶格不匹配率少。因此，例如，在由晶格常數 爲0.4 5 1 nm之立方晶閃鋅礦結晶型之GaN來形成ΙΠ族氮化 物半導體接合層時，可助於作爲晶格匹配性優良之緩衝 層。另外，具有處於如上述之範圍之晶格常數的立方晶3C 型碳化矽層之{ 1 1 0}結晶面的間隔，係與纖維鋅礦結晶型且 爲六方晶之A1N的a軸大致一致，所以，對形成作成皿族 氮化物半導體接合層之六方晶之瓜族氮化物半導體接合層 亦有利。具有處於上述之範圍外之晶格常數的立方晶碳化 矽層’與立方晶或六方晶之任一結晶型的ΙΠ族氮化物半導 體材料的晶格不匹配增大，所以，形成於其上之m族氮化 物半導體接合層之結晶品質顯著劣化，而極爲不利。 0 含有比碳豐富之矽的非化學計量之組成的碳化矽層， 亦可根據在使碳化氫吸附在單晶矽基板表面後，一面將含 矽氣體供給該基板之表面，一面進行加熱之步驟來進行。 例如，一面對吸附有碳化氫之單晶矽基板表面供給矽烷（分 子式SiH4)類，一面加熱來形成。另外，藉由在保持爲高真 空之例如、MB E成長用反應室內，一面照射矽之光束一面 加熱吸附有碳化氫之單晶矽基板而可形成。所形成之非化 學計量之組成的碳化矽層的晶格常數例如可藉由電子繞射 法等之分析手段來計量。 -23- .1316769 當形成非化學計量之組成的碳化矽層時，爲了獲得表 面爲{001}結晶面之碳化矽層，使用表面爲{001}結晶面之 {001}單晶矽作爲基板。另外，爲了獲得表面爲{111}結晶 面之非化學計量之組成的碳化矽層，使用表面爲{111}結晶 面之{111}單晶矽作爲基板。 與構成表面之結晶面的面方位無關，在單晶矽基板之 表面形成碳化矽層時，當一面將電子照射於基板之表面， 一面噴吹碳化氫氣體時，使碳化氫均勻地吸附在基板表面 上。照射之電子例如係利用在真空中自被電熱之金屬放出 的熱電子。並以單晶矽基板之表面的均勻密度進行照射。 照射密度係以1 X 1〇12〜5xl013cnT2爲較佳。另外，當照射 之電子的加速能未滿約1〇〇電子伏特（ev)而較低時，無法 使碳化氫均勻地吸附在單晶矽基板的表面。當照射大於 500eV之加速能的電子時，卻反而促進了碳化氫的分解或 脫離，而較爲不利。因此，電子產生源、例如鎢（W)燈絲與 被照射體之單晶矽基板之間的電位差，係以100V以上5 00 V 以下爲較佳。 另外，在加熱表面吸附有碳化矽之單晶矽基板，而於 基板表面形成3C-SiC層時，若照射電子的話，可形成雙晶 或疊層缺陷等之結晶缺陷密度小、結晶性優良之3 C - S i C 層。電子照射密度係以lxl〇12〜5xl013cnT2爲較佳。另外， 照射之電子的加速能係以l〇〇eV〜5 00eV爲較佳。 在非化學計量之組成的碳化矽層上，接合性地設置由 AlxGaylnzNuMaCO S X，Y，ZS 1 ; X + Y + Z=l。符號 Μ 表示氮 -24- •1316769 (N)以外之第v族元素、且〇$α<ι)構成之m族氮化物半 導體接合層。構成m族氮化物半導體接合層之 AlxGaYInzN 1 .αΜ„ > 例如，可由氮化鋁鎵（AlxGaYN : Ο ^ X, 1 ； X + Y=l)、氮化鋁銦（GaYInzN : 0 ^ Y,Z ^ 1 ； Y + Z=l)、氮化磷銘（AlNi-αΡα: 0$α<1)構成。 皿族氮化物半導體接合層，係以由近似於非化學計量 之組成的碳化政層的晶格常數（大於0.436nm且爲0.460nm 以下）之晶格常數、或具有晶格面間隔之ΙΠ族氮化物半導體 ® 材料所構成者爲較佳。例如，可由立方晶之閃鋅礦結晶型 AlN(a = 0.43 8nm)、GaN(a = 0.4 5 1 nm)所構成。另外，可由具 有近似於本發明之非化學計量之組成的立方晶碳化矽層的 {110}結晶面之間隔（0.308nm〜0.325nm)之a軸的六方晶纖 維鋅礦結晶型之AIN、GaN及該些的混晶所構成》 爲了形成由六方晶之A1N等構成之ΙΠ族氮化物半導體 接合層’其上策是將表面爲{111}結晶面之{111}單晶矽用 $ 作爲基板。另外，爲了形成由立方晶之A1N等構成之ΠΙ族 氮化物半導體接合層，將表面爲{001}結晶面之{001}單晶 砂用作爲基板較佳。 又’在形成由 A1N構成之m族氮化物半導體接合層 時，亦有在一旦使鋁（A1)膜鍍著於單晶矽基板之表面後， 在含氮氣體之環境氣體中將該A1膜加以氮化，而形成A1N 層之手段。根據該形成手段’可有效形成晶系集中之A1N 層。例如’在由{111}單晶矽基板之{111}結晶面構成之表 面形成A1N層後，例如，若在氮氣電漿環境氣體中進行氮 -25- 1316769
' 化的話，可形成整齊地集中爲六方晶之六方晶AIN 整合性良好地形成於非化學計量之組成的碳化 之m族氮化物半導體接合層，係用以促進作爲其上 置之超晶格構造層的形成。瓜族氮化物半導體接合 如，可利用有機金屬化學氣相沉積法（以下，彳 MOCVD)、鹵素（halogen)或氫化物（hydride)化學氣 (CVD)法、（MBE)法、化學束成長法（以下，簡稱爲「 等之成長手段來形成。 ® 在11族氮化物半導體接合層上形成由ΠΙ族氮化 體構成之超晶格構造層。例如，利用使構成元素互 族氮化物半導體層交互地疊層，以形成超晶格構造 i 外，例如，使能隙（band gap)互異之瓜族氮化物半導 互地疊層，以形成超晶格構造層。在由A1N或GaN 族氮化物半導體層之情況，自晶格匹配之良好性考 晶格構造層係由鋁組成（ = X)互異之AlxGai.xN(0 S ) 構成者爲較佳。另外，以由鎵組成（ = Q) 1 ® GaQim-QNMS QS 1)構成者爲較佳。 尤其是，在構成超晶格構造層之鋁組成： AlxGai.xN層中，當設置爲使鋁組成最小之AlxGau 合於瓜族氮化物半導體層時，可獲得可提供表面平 良之ΙΠ族氮化物半導體層之超晶格構造層。另外， 構成超晶格構造層之鎵組成互異之Gaqlru.QNWS C 中，當設置爲使鎵組成最大之Gaqlm.QN層接合於 化物半導體層時，可獲得可提供表面平坦性優良之 層。 矽層上 層而設 層，例 ®稱爲 相沉積 CBE」） 物半導 異之m 層。另 體層交 構成π 慮’超 1)層 [：異之 §：異之 CN層接 坦性優 同樣在 1)層 Μ族氮 皿族氮 -26 - •1316769 化物半導體層之超晶格構造層。 尤其是，當由膜厚爲5 ML以上30ML以下之AlxGai.xN 層或GaQIni.QN層來構成超晶格構造層時，可適宜抑制結 晶層內部之畸變的傳播。因此，可形成具有表面之平坦性 優良之瓜族氮化物半導體層的超晶格構造層。在爲六方晶 之皿族氮化物半導體層時，1ML之厚度係爲C軸之1/2的 厚度。例如，c軸爲0.5 2 Onm之六方晶之纖維鋅礦結晶型 之GaN的1ML厚度係爲0.260nm。而在立方晶之瓜族氮化 B 物半導體層時，爲相當於晶格常數之厚度。 超晶格構造層係對電子或電洞（hole)供給量子位準之 量子井構造亦無礙。在由△1^&1.5^(0$乂$1)層構成量子 井構造之情況，將鋁組成（ = X)更大且能隙更大之AlxGai.xN 層作爲障壁（barHer)層，並將鋁組成（ = X)更小且能隙更小之 AlxGanN 層作爲井（well)層所構成。另外，在由 GaQlni-QN(〇SQSl)層構成量子井構造之情況，將鎵組成 ( = Q)更大且能隙更大之GaQIiM-QN層作爲障壁層，並將鎵 B 組成（ = Q)更小且能隙更小之GaQlru-QN層作爲井（well)層所 構成。 構成超晶格構造層之AlxGai-χΝ層或GaQln!-QN層， 係與該ΙΠ族氮化物半導體接合層之情況相同，例如，可利 用 MOCVD 法、_素（}1&1〇8611)或氫化物（hydride)CVD 法、 MBE法、CBE等之成長手段來形成。當藉由與利用於上述 m族氮化物半導體接合層之形成者相同的成長手段，而於 瓜族氮化物半導體接合層上形成超晶格構造層時，可容易 -27 - •1316769 * 獲得半導體元件。 在使構成超晶格構造層之AlxGai.xN層或GaQlni.QN 層成長時，當交互地重複供給構成該些層之瓜族元素的原 料與V族元素而成長時，可獲得表面平坦性優良之超晶格 構造層。例如，在m族氮化物半導體接合層之表面，首先 供給m族元素的原料，其後，停止m族元素的原料之供給， 取而代之，若使用供給氮源之手段、即交互地供給π族元 素及V族元素的原料而形成之AlxGai_xN層或GaQIni.QN ® 層的話，可形成表面平坦性優良之超晶格構造層。 使單晶矽基板之表面的清潔、碳化氫朝被清潔之基板 表面的吸附、利用吸附之碳化氫的碳化矽層的形成、ΠΙ族 氮化物半導體接合層朝碳化矽層上之形成、及超晶格構造 層朝瓜族氮化物半導體接合層上的形成，一貫地且以相同 設備來進行，但以簡單之步驟而容易製造半導體元件較爲 有利。根據MBE法，因爲在高真空之環境下進行成長，所 以，在吸附碳化氫而以此爲基礎形成碳化矽層時，可容易 ® 朝向單晶矽基板之表面照射電子。另外，在MBE法中，如 上述，具有可一面交互地供給構成元素的原料，一面簡單 地形成構成超晶格構造層之AlxGai-χΝ層或GaQIni.QN層 的優點。 在超晶格構造層上可形成表面平坦性優良之成長層。 因此，若在利用此種之平坦性優良之成長層作爲活性層（主 動層）的話，可構成光學或電氣特性優良之半導體元件。例 如，若利用六方晶之m族氮化物半導體接合層上之由六方 -28 - •1316769 ' 晶瓜族氮化物半導體層構成的超晶格構造層上所設之六方 晶m族氮化物半導體層，作爲電子通道層（通道（channeU 層）或電子供給層的話，可構成高移動率之FET。尤其是， 根據六方晶ΙΠ族氮化物半導體引起之壓電（piezo)之發現， 可製造高遷移率（high-mobility)FET，其具有可有效蓄積二 維電子之電子通道層。 另外’例如’若利用立方晶之m族氮化物半導體接合 層上之由立方晶瓜族氮化物半導體層構成的超晶格構造層 上所設之立方晶π[族氮化物半導體層，作爲下部包層或發 光層的話，可形成高亮度之LED等的發光元件。尤其是， 若利用價電子帶退縮中之立方晶之m族氮化物半導體的性 質的話，可獲得振盪波長整齊之LD。 其次’雖陳述本發明之實施例，但本發明並不限於該 些實施例。 (第1實施例） _ 在本第1實施例中’係以利用磊晶疊層構造體來製作 發光二極體（LED)之情況爲例，具體說明本發明，其中該磊 晶疊層構造體包含：設於表面爲{111}結晶面之{111}單晶 矽基板上之非化學計量之組成的碳化矽層、六方晶！Π族氮 化物半導體接合層、及由六方晶m族氮化物半導體層構成 之超晶格構造層。 第1圖爲顯示本第1實施例所製作之半導體LED 1 0的 平面構造的模式圖。另外’第2圖爲顯示沿第1圖所示之 LED 1 0的虛線Π - Π線之截面構造的模式圖。 -29- J316769 LED 1 0之製作上係使用表面爲{111}結晶面之添加有 砸（元素符號：B)之p型單晶矽作爲基板101。在將基板1〇1 搬入MBE成長用之成長反應室內後，在5xl(T7Pa之高真空 中將基板1〇1加熱爲850 °C。一面監視RHEED圖案一面以 相同溫度繼續加熱，迄至作爲基板1〇1表面之{111}結晶面 成爲（7x7)再排列構造止。 在確認了出現（7 X 7)再排列構造後，在將基板1 0 1收容 於MBE成長反應室內的狀態下，降溫至450°C。其次，對 基板101表面噴吹乙炔氣體，以使乙炔吸附在其表面上。 乙炔氣體係迄至RHEED圖案上基板101表面之（7x7)再排 列構造引起的電子繞射斑點（spot)略微消滅爲止，持續進行 噴吹。 其後，停止乙炔氣體對基板101表面之噴吹，將基板 101升溫爲600°C。迄於RHEED圖案上出現根據立方晶3C 型之碳化矽的條紋（光條）爲止，將基板1〇1保持爲相同溫 度，於單晶矽基板101之表面形成碳化矽層102。在600°C 之溫度下，以自{Π1}單晶矽之RHEED圖案所求得之單晶 矽的晶格常數爲基礎，計算出所形成之碳化矽的晶格常數 g 〇.4 5 0nm。碳化矽層1 02之層厚約爲2nm，表面爲{ 1 1 1 } 結晶面。 在非化學計量之組成的碳化矽層1 02上，根據以氮氣 電漿爲氮源之MBE法，在基板101之溫度720 °C下，形成 纖維鋅礦結晶型之六方晶氮化鋁（A1N)層103。氮氣電漿係 使用對高純度氮氣施加頻率13.56MHz之高頻及磁場之電 -30- •1316769 • 子回旋加速器共振（ECR)型裝置所產生。一面將MBE成長 反應室保持爲約lxl(T6Pa之高真空，一面利用電性排斥力 抽出氮氣電漿內之原子狀氮（氮自由基），噴霧於碳化矽層 102之表面。作爲本發明所謂之瓜族氮化物半導體接合層 所形成之A1N層1〇3的層厚約爲15 nm且表面爲{0001}結 晶面。 在六方晶（hexagonal)之A1N層103上，以720 T：之溫 _ 度根據MBE法形成六方晶之第in型氮化鎵（GaN)104a。屬 超晶格構造層104之構成層的第In型GaN層104a的層 厚，係爲10ML(約爲2.6nm)。於第In型氮化鎵（GaN)104a 上，接合地設置屬構成超晶格構造層104之其他構成層的 鋁（A1)組成比爲 0.10 之第 In 型氮化鋁鎵混晶 (Al〇.1()GaQ.9()N)l〇4b。其次，於第 In 型 Alo.HGao.9oN 混晶 層104b上接合地設置第2n型GaN層104a。在第2n型GaN 層104&上接合地設置第2人1〇.1。0&().9(^混晶層10415。在第 g SAluoGao.wN混晶層104b上，再設置第3n型GaN層104a 及第3n型AlQ.1()Ga().9()N混晶層104b，完成超晶格構造層 104之形成。第1至第3之η型AlmGauoN混晶層104b 的層厚，均爲1 OML。 在超晶格構造層104上，藉由MBE法一面摻雜矽（Si) 一面設置由層厚約爲2200nm之η型GaN構成的下部包層 105。η型GaN層105係介由該超晶格構造層104所設，所 以，表面粗糙度以r . m · s .値約爲1 . Onm，而具有良好之平坦 性。 -31- 1316769 在下部包層105上形成多重量子井構造的發光層 1 06，其係將η型GaN作成之障壁層及η型氮化鎵銦混晶 (GaQ.85In().15N)作成之井層於5周期交互疊層所構成。在發 光層1〇6上形成由卩型人1。.1()0&〇.9(^(層厚約9〇11111)構成之 上部包層107。藉此，由η型包層105、η型發光層106及 ρ型上部包層1〇7構成ρη接面型雙重異質（DH)接合構造的 發光部。在構成發光部之Ρ型上部包層107上，再設置由 ρ型GaN(層厚約lOOnm)構成之接觸層108,形成LED10用 途之疊層構造體11。 在形成疊層構造體11之最表層的P型接觸層108之表 面，形成由金（元素符號：Au)及鎳（元素符號：Ni)氧化物 構成之P型歐姆（Ohmic)電極109。另一方之η型歐姆 (Ohmic)電極110，係利用一般之乾式蝕刻手段除去處於設 置該電極110之區域的發光層106、上部包層107及接觸 層1 〇 8後所形成。η型歐姆電極1 1 0係介由超晶格構造層 1 04所形成，所以，設置於成爲具有良好之平坦性的下部 包層105的表面。即，在LED10中，將ρ型歐姆電極109 及η型歐姆電極110設置於相對於單晶矽基板101之相同 表面側。 於如上述般製作之LED晶片10之ρ型及η型歐姆電 極109,110之間使元件動作電流流通，調查發光及電氣特 性。當使電流沿順方向流動於LED 10時，射出主波長爲 46 0nm之藍光。順方向電流爲20mA時之發光強度，成爲 約2.2mW之高強度。沿順方向流動20mA之電流時之順方 -32- .1316769 ' 向電壓（Vf)，成爲約3.4V。另外，爲了將非化學計量之組 成的碳化矽層1 02設計作爲緩衝層，於其上設置由結晶性 優良之瓜族氮化物半導體層構成之超晶格構造層104、及 DH構造型之發光部。因此，反向電流爲10 μΑ時之反向電 壓，成爲約15V之高電壓。另外，由結晶性優良之m族氮 化物半導體層構成超晶格構造層1 04及發光部，所以可構 成幾乎完全無局部之耐壓不良（local breakdown)之反方向 的耐電壓性優良之LED。 •(第2實施例） 在本第1實施例中，係以利用磊晶疊層構造體來製作 發光二極體（LED)之情況爲例，具體說明本發明，其中該磊 晶疊層構造體包含：設於表面爲{001 }結晶面之{001 }單晶 矽基板上之非化學計量之組成的碳化矽層、六方晶m族氮 化物半導體接合層、及由六方晶1[族氮化物半導體層構成 之超晶格構造層。 第2圖爲顯示本第2實施例所製作之半導體LED20的 平面構造的模式圖。 LED20之製作係使用表面爲{001}結晶面之添加有磷 (元素符號：P)之η型單晶矽作爲基板201。在將基板2〇1 搬入ΜΒΕ成長用之成長反應室內後，在5xl(r7Pa之高真空 中將基板201加熱爲800 °C。一面監視RHEED圖案一面以 相同溫度繼續加熱’迄至作爲基板201表面之{〇〇1}結晶面 成爲（2 xl)再排列構造爲止。 在確認了出現（2χ2)再排列構造後，在將基板2〇1收容 -33 - J316769 • 於MBE成長反應室內的狀態下，降溫至420 °C。其次，對 基板201表面噴吹乙炔氣體，並一倂照射電子，以使乙炔 氣體吸附在基板201的表面上。電子係經由對配置於保持 高真空狀態之成長反應室內的鎢（元素符號：W)燈絲進行通 電加熱所產生。電子係以加速電壓300V，面積密度約 5xl〇12CnT2之條件下所照射。乙炔氣體及電子係迄至 RHEED圖案上基板201表面之（2x1)再排列構造引起的電 子繞射斑點（spot)略微消滅爲止，持續進行噴吹。 ® 其後，將單晶矽基板201升溫至5 5 0 °C。在基板201 之溫度穩定於5 5 0 °C的時點，開始再度朝向基板201照射 電子。迄於RHEED圖案上出現根據立方晶3C型之碳化矽 的條紋爲止，以相同溫度持續對基板201之表面照射電 子，於單晶矽基板201之表面形成3C型立方晶碳化矽層 202。在600 °C之溫度下，以自{〇〇1}單晶矽之RHEED圖案 所求得之單晶矽的晶格常數爲基礎，計算出所形成之碳化 矽的晶格常數爲〇.440nm。在碳化矽層202之RHEED圖案 β 上，確認並未有雙晶及疊層缺陷所引起之異常繞射。另外’ 碳化矽層202之層厚約爲2nm，同層202之表面爲{001}結 晶面。 在非化學計量之組成的碳化矽層202上’根據以氮氣 電漿爲氮源之MBE法，在基板201之溫度700 °C下，形成 立方晶閃鋅礦結晶型之氮化鋁（A1N)層203。氮氣電漿係使 用對高純度氮氣施加頻率13.56MHz之高頻及磁場之電子 回旋加速器共振（ECR)型裝置所產生。一面將MBE成長反 -34- •1316769 • 應室保持爲約lxl (T6Pa之高真空’一面利用電性排斥力抽 出氮氣電漿內之原子狀氮（氮自由基），噴霧於碳化矽層202 之表面。作爲本發明所謂之瓜族氮化物半導體接合層所形 成之A1N層2 0 3的層厚，約爲8nm。A1N層203係表面爲 {001}結晶面之單晶矽層。 在立方晶（cubic)之A1N層2〇3表面之{〇〇1}結晶面上’ 以700。0之溫度，根據MBE法形成立方晶之第In型氮化 鎵（GaN)204a。屬超晶格構造層204之構成層的第In型GaN ® 層204a的層厚，係爲1 5ML(約爲3.9nm)。在於第In型 GaN204a上接合地設置屬構成超晶格構造層2〇4之其他構 成層的鎵（Ga)組成比爲0.95之第In型氮化鎵銦混晶 (Ga〇.95In().〇5N)204b。其次，於第 ln 型 Ga〇.95ln〇.〇5N 混晶 層204b上接合地設置第2n型GaN層204 a。在第2n型GaN 層204a上接合地設置第2Ga0.95In0.05N混晶層204b。在第 2GaG.95InG.()5N混晶層204b上，再設置第3之η型GaN層 2〇4a及第3之η型Gao.95Ino.05N混晶層204b’完成超晶格 ® 構造層204之形成。第1至第3之η型Gao.95In0.o5N混晶 層204b的層厚，均爲10ML。 在構成超晶格構造層204之最表層的表面爲{001}結 晶面之η型Ga〇.95In〇.〇5N混晶層204b上，藉由MBE法’ —面摻雜矽（Si)—面設置由層厚約爲1 800nm之立方晶的n 型GaN構成的下部包層205。η型GaN層205係介由該超 晶格構造層2 0 4所設，所以’表面粗糖度以r · m . s ·値約爲 1.2nm，而具有良好之平坦性。 -35- 1316769 在下部包層20 5上藉由MBE法且以700 °C之溫度形成 多重量子井構造的發光層206，其係由立方晶之η型GaN 障壁層及立方晶之η型氮化鎵銦混晶（Gaming 5N)井層之 5對構成所形成。在發光層206上形成由層厚約100nm之 立方晶的P型Alo.ioGao.9oN構成之上部包層207。藉此， 由η型包層205、η型發光層206及p型上部包層207構成 ρη接面型雙重異質（DH)接面構造的發光部。在構成發光部 之Ρ型上部包層207上，藉由ΜΒΕ法，再設置由層厚約 9 0nm之立方晶ρ型GaN構成之接觸層20 8，形成LED20 用途之疊層構造體21。 在形成疊層構造體21之最表層的ρ型接觸層208之表 面中央，形成由金（Au)及鎳（Ni)氧化物構成之ρ型歐姆電 極209。另一方之η型歐姆電極210,係將金真空蒸鍍膜設 置於η型單晶矽基板201背面全面所構成。 於如上述般製作之LED晶片20之ρ型及η型歐姆電 極2 0 9，2 1 0之間使元件動作電流流通，調查發光及電氣特 性。當使電流沿順方向流動於LED20時，射出主波長爲 465nm之藍光。順方向電流爲20mA時之發光強度，成爲 約2 · 2 m W之筒強度。沿順方向流動2 0 m A之電流時之順方 向電壓（Vf)，成爲約3.3V。另外，爲了將非化學計量之組 成的碳化矽層202設計作爲緩衝層，於其上設置由結晶性 優良之ΙΠ族氮化物半導體層構成之超晶格構造層204、及 DH構造型之發光部。因此，反向電流爲10μΑ時之反向電 壓，成爲約15V之高電壓。另外，由結晶性優良之m族氮 -36 - 1316769 ' 化物半導體層構成超晶格構造層204及發光部，所以，可 構成幾乎完全無局部之耐壓不良之反方向的耐電壓性優良 之 LED。 (第3實施例） 以具備m族氮化物半導體接合層的LED之情況爲例， 具體說明本發明，其中該ΠΙ族氮化物半導體接合層係由將 金屬鋁膜加以氮化所形成之氮化鋁所構成。 如上述第1實施例所記載，於表面爲{ 1 1 1 }結晶面之 ® {111}單晶矽基板上形成3C型之碳化矽層。其次，在由晶 格常數爲0.45 Onm之碳化矽層之{1 1 1 }結晶面構成的表面， 在^18£成長反應室內，照射鋁（八1)束06&111)而形成八1膜。 A1膜之膜厚約爲3nm。 其次，利用MB E成長反應室所裝備之ECR(電子回旋 加速器共振）型高頻（RF)電漿產生裝置，在同反應室內產生 氮氣電漿。然後，選擇性地抽出氮氣電漿中之氮自由基， 並照射於該A1鍍膜上使其氮化。依氮化而形成之A1N膜， ® 自RHEED圖案看爲六方晶。 將氮化A1膜而形成之六方晶A1N層作爲瓜族氮化物半 導體接合層，並於其上依序疊層由該第1實施例所記載之 構成所組成的超晶格構造層、η型下部包層、η型發光層、 ρ型上部包層、及Ρ型接觸層，形成LED用途之疊層構造 體。藉由將依序氮化形成之A1N層用作爲m族氮化物半導 體接合層，構成設於其上之該超晶格構造層等的Μ族氮化 物半導體層，均被整齊地統一爲六方晶之晶系。根據電子 -37 - 1316769 ' 繞射分析及一般之截面TEM(透過電子顯微鏡）觀察，該些 各層之表面係{0001}結晶面，另外，各層之內部幾乎完全 未確認有立方晶之結晶塊的存在。 在具備將依氮化形成之六方晶Α1Ν層作爲瓜族氮化物 半導體接合層的上述疊層構造體上，設置如該第1實施例 記載之Ρ型及η型歐姆電極，而構成LED。 於LED上流動20mA之順方向電流時的發光波長，與 上述實施例記載之LED大致相同，約爲460nm»另外，因 ^ 爲將A1膜之依氮化形成的晶系被整齊地統一爲六方晶之 A1N層，用作爲m族氮化物半導體接合層，所以，由無立 方晶之結晶塊混入的六方晶m族氮化物半導體結晶形成發 光層，所以LED晶片間之發光波長爲均勻。 (產業上之可利用性） 本發明半導體元件，係利用將單晶矽作爲基板，由設 於該基板上之晶格常數大於〇.436nm且爲0.460nm以下、 且在組成上富含矽的非化學計量之組成的立方晶碳化矽構 成緩衝層，並於該緩衝層上設置由AlxGaYlnzN^Ma構成 之m族氮化物半導體接合層’再於該瓜族氮化物半導體接 合層上設置由瓜族氮化物半導體所構成的超晶格構造層’ 獲得半導體元件，所以，可具有結晶性優良之良質且表面 平坦性優良之瓜族氮化物半導體層，因此’可提供高性能 之半導體元件。 【圖式簡單說明】 第1圖爲本發明之第1實施例記載之LED的平面模式 \ -38- 1316769 圖。 第2圖爲顯示沿第1圖記載之LED的虛線Π - Π線之截 面構造的模式圖。 第3圖爲本發明之第2實施例記載之LED的剖面模式 圖。 【主要元件符號說明】
10 LED 11 疊層構造體
20 LED 24 超晶格構造層 101 基板 102 碳化矽層 103 氮化鋁（A1N)層 104 超晶格構造層 104a GaN 層 104b Al〇.i〇Ga〇.9〇N 混晶層 10 5 下部包層 106 發光層 107 上部包層 108 接觸層 109 歐姆電極 110 歐姆電極 201 基板 202 碳化矽層 -39- 1316769 203 氮化銘（AIN)層 204a 氮化鎵層 204b Ga〇.95In〇.()5N 混晶層 205 下部包層 206 發光層 207 上部包層 208 接觸層 209 歐姆電極 2 10 歐姆電極
-40 -

Claims (1)

  1. Ί316769 0年5¾/3π修(更)正替換頁 修正本 第951289 67號「半導體元件及其製造方法」專利案 (2009年5月13曰修正） 十、申請專利範圍： 1 _ 一種半導體元件，係具備單晶矽基板、設於該基板表面 之碳化矽層、接合於該碳化矽層所設之m族氮化物半導 體接合層、及於該m族氮化物半導體接合層上由m族氮 化物半導體所構成的超晶格構造層，其特徵爲： 碳化矽層係一立方晶且晶格常數大於0.436nrn且爲 0.4 6 0 n m以下、且組成上富含矽的非化學計量之組成的 層，該ΠΙ族氮化物半導體接合層之組成係爲 AIxGaylnzNj.aMaCO ^ Χ,Υ,Ζ^ 1 ； X + Y + Z=l ； α< 1 ； Μ 爲氮以外之第V族元素）。 2.如申請專利範圍第1項之半導體元件，其中由該m族氮 化物半導體所構成之超晶格構造層，係將鋁（A1)組成互異 之氮化鋁鎵（AlxGai-XN: 0盔XS1)層交互地疊層之層。 3 .如申請專利範圍第2項之半導體元件，其中爲鋁組成互 異之氮化鋁鎵層且鋁組成小之層，係接合於該m族氮化 物半導體接合層。 4.如申請專利範圍第1項之半導體元件，其中由該m族氮 化物半導體所構成之超晶格構造層，係將鎵（Ga)組成互 異之氮化鎵銦（GaQIni.QN: 0SQS1)層交互地疊層之層。 5 .如申請專利範圍第4項之半導體元件，其中爲鎵組成互 異之氮化鎵銦層且鎵組成大之層，係接合於該m族氮化 物半導體接合層。 1316769 货年办丨3έι修(更)正替換頁 修正本 6·如申請專利範圍第丨至5項中任—項之半導體元件，其 中由該瓜族氮化物半導體所構成之超晶格構造層，其膜 厚係在5單層（ML)〜3 OML的範圍內。 7. 如申請專利範圍第i至5項中任一項之半導體元件，其 中該單晶矽基板係表面作成{ n】}結晶面之基板，該瓜族 氮化物半導體接合層，係六方晶之纖維鋅礦結晶型氮化 鋁（A1N)層。 8. 如申請專利範圍第6項之半導體元件，其中該單晶矽基 板係表面作成{111}結晶面之基板，該见族氮化物半導體 接合層’係八方晶之纖維鋅礦結晶型氮化鋁（A1N)層。 9·如申請專利範圍第1至5項中任一項之半導體元件，其 中該單晶矽基板係表面作成{0〇1}結晶面之基板，該瓜族 氮化物半導體接合層，係立方晶之閃鋅礦結晶型氮化鋁 (A1N)層。 1 0 .如申請專利範圍第6項之半導體元件，其中該單晶矽基 板係表面作成{001}結晶面之基板，該ΠΙ族氮化物半.導體 接合層’係立方晶之閃鋅礦結晶型氮化鋁（A1N)層。 11. 一種半導體元件之製造方法，其包含有：（1)對單晶矽基 板表面噴吹碳化氫氣體，以使碳化氫吸附在基板表面上 之步驟；（2)將單晶矽基板加熱到吸附溫度以上之溫度， 而於單晶矽基板表面形成晶格常數大於〇.436nm且爲 0.4 6 Onm以下、且組成上富含矽的非化學計量之組成的立 方晶碳化矽層的步驟；（3 )對碳化矽層表面供給含有第V 族元素之氣體、及含第m族元素之氣體，以形成ΠΙ族氮 1316769 %年y月/修(更)正替換頁 修正本 化物半導體接合層之步驟；及（4)於m族氮化物半導體接 合層上形成由瓜族氮化物半導體所構成的超晶格構造層 的步驟。 12. 如申請專利範圍第1 1項之半導體元件之製造方法，其中 將該單晶矽基板作成表面爲{1 11}結晶面之基板，形成於 基板表面之碳化矽層爲將表面作成{1 η }結晶面之層，m 族氮化物半導體接合層爲六方晶之層，且由m族氮化物 半導體所構成之超晶格構造層爲六方晶之層。 13. 如申請專利範圍第11項之半導體元件之製造方法，其中 將該單晶矽基板作成表面爲{〇〇 1}結晶面之基板，形成於 基板表面之碳化矽層爲將表面作成{〇〇1}結晶面之層，m 族氮化物半導體接合層爲立方晶之層，且由m族氮化物 半導體所構成之超晶格構造層爲立方晶之層。 14·如申請專利範圍第π項之半導體元件之製造方法，其中 在該（3)之步驟中，對碳化矽層表面供給作爲含第瓜族元 素之氣體的含鋁氣體、及作爲含第v族元素之氣體的含 氮原料，以形成由氮化鋁構成之m族氮化物半導體接合 層。 15·如申請專利範圍第項之半導體元件之製造方法，其中 該（3)之步驟，係爲（3 a)對碳化矽層表面供給含第m族元 素的氣體，以形成含第m族元素之層的步驟；及（3b)將含 第m族元素之層加以氮化而形成作爲m族氮化物半導體 接合層的第m族元素之氮化層的步驟。 16.如申請專利範圔第丨5項之半導體元件之製造方法，其中 •β 16769
    (3 口疹(更)正替凑頁 修正本 在胃（3 a) 2步·胃中’對碳化矽層表面供給作爲含第瓜族元 素之氣體的含鋁氣體，以形成鋁層。 1 7 ·如申目靑胃@ to ®第丨丨項之半導體元件之製造方法，其中 該（1 ) &步· I驟’彳系爲（〗a)對單晶矽基板之表面噴吹碳化氫 氣體’ N B# '照Ιί電子以使碳化氫吸附在基板之表面的步 驟。 18.如申請專利範圍第η項之半導體元件之製造方法，其中 該（1)及（2)之步驟’係爲（lb)在使碳化氫吸附在單晶矽基 板之表面後’ 一面照射電子一面將單晶矽基板加熱爲使 碳化氫吸附之溫度以上的溫度，在單晶矽基板之表面形 成晶格常數大於0.436nm且爲0.46〇nm以下，且組成上 富含矽的非化學計量之組成的立方晶碳化矽層的步驟。
    -4 -
TW095128967A 2005-08-08 2006-08-08 Semiconductor element and its fabrication method TWI316769B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005229426A JP4913375B2 (ja) 2005-08-08 2005-08-08 半導体素子の製造方法

Publications (2)

Publication Number Publication Date
TW200715617A TW200715617A (en) 2007-04-16
TWI316769B true TWI316769B (en) 2009-11-01

Family

ID=37727472

Family Applications (1)

Application Number Title Priority Date Filing Date
TW095128967A TWI316769B (en) 2005-08-08 2006-08-08 Semiconductor element and its fabrication method

Country Status (5)

Country Link
US (2) US8043977B2 (zh)
JP (1) JP4913375B2 (zh)
KR (1) KR101000375B1 (zh)
TW (1) TWI316769B (zh)
WO (1) WO2007018299A1 (zh)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007087992A (ja) * 2005-09-20 2007-04-05 Showa Denko Kk 半導体素子および半導体素子製造方法
US7888248B2 (en) * 2007-07-13 2011-02-15 Northrop Grumman Systems Corporation Method of producing large area SiC substrates
CN101918624A (zh) * 2008-01-16 2010-12-15 国立大学法人东京农工大学 具有a1系ⅲ族氮化物单晶层的层叠体的制造方法、通过该制法制得的层叠体、使用该层叠体的a1系ⅲ族氮化物单晶基板的制造方法及氮化铝单晶基板
US20090220801A1 (en) * 2008-02-29 2009-09-03 Brian Wagner Method and apparatus for growth of high purity 6h-sic single crystal
JP5513763B2 (ja) * 2009-03-27 2014-06-04 学校法人同志社 シリコン基板上にＳｉ３Ｎ４へテロエピタキシャルバッファ層を有する窒化シリコン基板の作製方法および装置
JP4681684B1 (ja) * 2009-08-24 2011-05-11 Ｄｏｗａエレクトロニクス株式会社 窒化物半導体素子およびその製造方法
EP2565906A4 (en) * 2010-04-28 2013-12-04 Ngk Insulators Ltd EPITACTIC SUBSTRATE AND METHOD FOR PRODUCING THE EPITACTIC SUBSTRATE
JP5817127B2 (ja) * 2011-01-21 2015-11-18 株式会社Sumco 半導体基板及びその製造方法
CN102916098B (zh) * 2011-08-01 2016-01-06 展晶科技(深圳)有限公司 发光二极管晶粒及其制作方法
US10453996B2 (en) * 2012-05-04 2019-10-22 Stc.Unm Growth of cubic crystalline phase structure on silicon substrates and devices comprising the cubic crystalline phase structure
US10957816B2 (en) 2013-02-05 2021-03-23 International Business Machines Corporation Thin film wafer transfer and structure for electronic devices
US8916451B2 (en) 2013-02-05 2014-12-23 International Business Machines Corporation Thin film wafer transfer and structure for electronic devices
US9059013B2 (en) 2013-03-21 2015-06-16 International Business Machines Corporation Self-formation of high-density arrays of nanostructures
TW201511328A (zh) * 2013-09-13 2015-03-16 Lextar Electronics Corp 發光二極體
TWI550902B (zh) * 2014-04-02 2016-09-21 國立交通大學 發光二極體元件
TWI566430B (zh) * 2015-05-06 2017-01-11 嘉晶電子股份有限公司 氮化物半導體結構
US10027086B2 (en) * 2016-04-21 2018-07-17 Board Of Trustees Of The University Of Illinois Maximizing cubic phase group III-nitride on patterned silicon
WO2018177552A1 (en) * 2017-03-31 2018-10-04 Cambridge Enterprise Limited Zincblende structure group iii-nitride
US10858569B2 (en) 2018-12-13 2020-12-08 American Cementing, Llc Methods for cementing well bores using cleaning fluids with nut shells

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS553834A (en) 1978-06-23 1980-01-11 Yasuko Shiomi Hand shower with water-stop valve
JPH0831419B2 (ja) * 1990-12-25 1996-03-27 名古屋大学長 単結晶珪素基板上への化合物半導体単結晶の作製方法
US5326069A (en) 1992-10-28 1994-07-05 Burton Mechanical Contractors, Inc. Vacuum toilet system and discharge valve thereof
JP3198678B2 (ja) 1992-10-29 2001-08-13 豊田合成株式会社 窒素−３族元素化合物半導体発光素子
JP2657743B2 (ja) 1992-10-29 1997-09-24 豊田合成株式会社 窒素−３族元素化合物半導体発光素子
JP3243111B2 (ja) 1993-03-15 2002-01-07 株式会社東芝 化合物半導体素子
JP3575618B2 (ja) 1993-04-28 2004-10-13 豊田合成株式会社 窒化ガリウム系化合物半導体膜の結晶成長方法
JPH07172997A (ja) * 1993-12-16 1995-07-11 Matsushita Electric Ind Co Ltd 炭化珪素薄膜の製造方法及び製造装置
US5679152A (en) 1994-01-27 1997-10-21 Advanced Technology Materials, Inc. Method of making a single crystals Ga*N article
JP3239622B2 (ja) * 1994-08-12 2001-12-17 松下電器産業株式会社 半導体薄膜の形成方法
US5563428A (en) 1995-01-30 1996-10-08 Ek; Bruce A. Layered structure of a substrate, a dielectric layer and a single crystal layer
JP3735145B2 (ja) * 1995-09-14 2006-01-18 松下電器産業株式会社 炭化珪素薄膜およびその製造方法
JPH09275226A (ja) 1996-02-09 1997-10-21 Matsushita Electric Ind Co Ltd 半導体発光素子、半導体受光素子及びその製造方法
JP3179346B2 (ja) * 1996-08-27 2001-06-25 松下電子工業株式会社 窒化ガリウム結晶の製造方法
AU747260B2 (en) 1997-07-25 2002-05-09 Nichia Chemical Industries, Ltd. Nitride semiconductor device
JP3744211B2 (ja) * 1997-09-01 2006-02-08 日亜化学工業株式会社 窒化物半導体素子
JP3859356B2 (ja) 1998-05-21 2006-12-20 日亜化学工業株式会社 窒化物半導体素子の製造方法
US6255198B1 (en) 1998-11-24 2001-07-03 North Carolina State University Methods of fabricating gallium nitride microelectronic layers on silicon layers and gallium nitride microelectronic structures formed thereby
US6177688B1 (en) 1998-11-24 2001-01-23 North Carolina State University Pendeoepitaxial gallium nitride semiconductor layers on silcon carbide substrates
JP2001002632A (ja) 1999-06-17 2001-01-09 Lion Corp α−スルホ脂肪酸アルキルエステル塩の製造方法
JP2001102632A (ja) * 1999-10-01 2001-04-13 Advantest Corp 化合物半導体装置及びその製造方法
DE19955747A1 (de) 1999-11-19 2001-05-23 Osram Opto Semiconductors Gmbh Optische Halbleitervorrichtung mit Mehrfach-Quantentopf-Struktur
US6534797B1 (en) * 2000-11-03 2003-03-18 Cree, Inc. Group III nitride light emitting devices with gallium-free layers
US6649287B2 (en) * 2000-12-14 2003-11-18 Nitronex Corporation Gallium nitride materials and methods
US6777253B2 (en) * 2000-12-20 2004-08-17 Matsushita Electric Industrial Co., Ltd. Method for fabricating semiconductor, method for fabricating semiconductor substrate, and semiconductor light emitting device
JP4749583B2 (ja) 2001-03-30 2011-08-17 豊田合成株式会社 半導体基板の製造方法
JP4749584B2 (ja) 2001-03-30 2011-08-17 株式会社豊田中央研究所 半導体基板の製造方法
US6958497B2 (en) 2001-05-30 2005-10-25 Cree, Inc. Group III nitride based light emitting diode structures with a quantum well and superlattice, group III nitride based quantum well structures and group III nitride based superlattice structures
WO2003035945A2 (en) 2001-10-26 2003-05-01 Ammono Sp. Zo.O. Substrate for epitaxy
TW574762B (en) 2002-10-16 2004-02-01 Univ Nat Cheng Kung Method for growing monocrystal GaN on silicon substrate
US7253451B2 (en) * 2004-11-29 2007-08-07 Epivalley Co., Ltd. III-nitride semiconductor light emitting device

Also Published As

Publication number Publication date
JP4913375B2 (ja) 2012-04-11
KR20080037697A (ko) 2008-04-30
WO2007018299A1 (ja) 2007-02-15
JP2007048817A (ja) 2007-02-22
US8222674B2 (en) 2012-07-17
US8043977B2 (en) 2011-10-25
US20120007050A1 (en) 2012-01-12
US20090127583A1 (en) 2009-05-21
KR101000375B1 (ko) 2010-12-13
TW200715617A (en) 2007-04-16

Similar Documents

Publication Publication Date Title
TWI316769B (en) Semiconductor element and its fabrication method
TWI377703B (en) Production method of group iii nitride semiconductor light-emitting device
TWI375335B (en) Method for producing group iii nitride semiconductor light emitting device, group iii nitride semiconductor light emitting device, and lamp
TWI413279B (zh) Iii族氮化物半導體發光元件及其製造方法、以及燈
JP4189386B2 (ja) 窒化物半導体結晶層の成長方法および窒化物半導体発光素子の製法
JP5491065B2 (ja) ウエハ生産物を作製する方法、及び窒化ガリウム系半導体光素子を作製する方法
TW200840096A (en) Method of producing group-III nitride semiconductor layer, group-III nitride semiconductor light-emitting device and lamp thereof
KR101799330B1 (ko) 성막 방법, 반도체 발광 소자의 제조 방법, 반도체 발광 소자, 조명 장치
TW200834670A (en) Process for producing III group nitride compound semiconductor, III group nitride compound semiconductor light emitting element, and lamp
TW201251111A (en) Semiconductor thin film structure and method of forming the same
TWI505498B (zh) A film forming method, a vacuum processing apparatus, a manufacturing method of a semiconductor light emitting element, a semiconductor light emitting element, a lighting device
TW200921941A (en) Light emitting device of III-nitride based semiconductor and manufacturing method thereof
WO2008075559A1 (ja) Ｉｉｉ族窒化物半導体発光素子の製造方法、及びｉｉｉ族窒化物半導体発光素子、並びにランプ
TW200834990A (en) Process for producing III group nitride compound semiconductor light emitting device, III group nitride compound semiconductor light emitting device and lamp
TWI294189B (en) Gallium nitride-based semiconductor stacked structure, method for fabrication thereof, gallium nitride-based semiconductor device and lamp using the device
JP2016145144A (ja) ダイヤモンド積層構造、ダイヤモンド半導体形成用基板、ダイヤモンド半導体装置およびダイヤモンド積層構造の製造方法
JP4907476B2 (ja) 窒化物半導体単結晶
US7989926B2 (en) Semiconductor device including non-stoichiometric silicon carbide layer and method of fabrication thereof
JP2011051849A (ja) 窒化物半導体自立基板とその製造方法
JP2007087992A (ja) 半導体素子および半導体素子製造方法
JP2004115305A (ja) 窒化ガリウム単結晶基板、その製造方法、窒化ガリウム系半導体素子および発光ダイオード
JP5286396B2 (ja) 半導体素子
US11162188B2 (en) Method for producing a crystalline layer in a III-N compound by van der Waals epitaxy from graphene
JP2011258631A (ja) 発光ダイオード素子およびその製造方法
JP2007103955A (ja) 窒化物半導体素子および窒化物半導体結晶層の成長方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees