KR20080037697A - 반도체 소자 및 그 제조방법 - Google Patents

반도체 소자 및 그 제조방법 Download PDF

Info

Publication number
KR20080037697A
KR20080037697A KR1020087005175A KR20087005175A KR20080037697A KR 20080037697 A KR20080037697 A KR 20080037697A KR 1020087005175 A KR1020087005175 A KR 1020087005175A KR 20087005175 A KR20087005175 A KR 20087005175A KR 20080037697 A KR20080037697 A KR 20080037697A
Authority
KR
South Korea
Prior art keywords
layer
group iii
iii nitride
nitride semiconductor
substrate
Prior art date
Application number
KR1020087005175A
Other languages
English (en)
Other versions
KR101000375B1 (ko
Inventor
타다시 오하치
타카시 우다가와
Original Assignee
쇼와 덴코 가부시키가이샤
학교법인 도시샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 쇼와 덴코 가부시키가이샤, 학교법인 도시샤 filed Critical 쇼와 덴코 가부시키가이샤
Publication of KR20080037697A publication Critical patent/KR20080037697A/ko
Application granted granted Critical
Publication of KR101000375B1 publication Critical patent/KR101000375B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y20/00—Nanooptics, e.g. quantum optics or photonic crystals
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/36—Carbides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/60—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape characterised by shape
    • C30B29/68—Crystals with laminate structure, e.g. "superlattices"
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02447—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02516—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
    • H01S5/021—Silicon based substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/323—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/32308—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm
    • H01S5/32341—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm blue laser based on GaN or GaP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/343—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/34333—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser with a well layer based on Ga(In)N or Ga(In)P, e.g. blue laser

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Nanotechnology (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biophysics (AREA)
  • Optics & Photonics (AREA)
  • Led Devices (AREA)
  • Semiconductor Lasers (AREA)
  • Recrystallisation Techniques (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

규소 단결정 기판(101), 상기 기판의 표면에 형성된 탄화규소층(102), 상기 탄화규소층에 접해서 형성된 III족 질화물 반도체 접합층(103) 및 상기 III족 질화물 반도체 접합층 상에 III족 질화물 반도체로 이루어진 초격자 구조층(104)을 구비한 반도체 소자에 있어서, 탄화규소층은 입방정이고 격자정수가 0.436nm을 초과하고 0.460nm 이하인 조성적으로 규소를 풍부하게 함유하는 비화학양론적 조성의 층이고, III족 질화물 반도체 접합층은 조성이 AlXGaYInZN1 -αMα(0≤X, Y, Z≤1, X+Y+Z=1, 0≤α<1, M은 질소 이외의 제 V 족 원소)인 것으로 구성된다.
반도체 소자, 반도체 소자의 제조방법

Description

반도체 소자 및 그 제조방법{SEMICONDUCTOR DEVICE AND PROCESS FOR PRODUCING THE SAME}
본 발명은 규소 단결정을 기판과 그 기판 상에 형성된 III족 질화물 반도체층을 구비한 적층구조를 사용해서 구성된 반도체 소자에 관한 것이다.
질화 갈륨(GaN)이나 질화 알루미늄(AlN) 등은 종래부터 III족 질화물 반도체로서 알려져 있다. 이들 III족 질화물 반도체 재료는 청색 또는 녹색 등의 단파장의 가시광을 방출하는 발광 다이오드(이하 「LED」로 생략함)나 레이저 다이오드(이하 「LD」로 생략함) 등의 반도체 발광소자를 구성하기 위해서 이용되고 있다(예를 들면, 일본특허공고 소54-3834호 공보(특허문헌 1) 참조). 또한, 고주파 트랜지스터 등의 전자 디바이스를 구성하기 위해서 이용되고 있다(예를 들면, M. A. Kahn et al., Applied Physics Letters(Appl. Phys. Lett.), USA, 1993, Vol. 62, p. 1786 (비특허문헌 1) 참조).
이러한 III족 질화물 반도체 재료로 이루어진 반도체 소자는 사파이어(α-Al2O3) 벌크 단결정(예를 들면, 일본특허공개 평6-151963호 공보(특허문헌 2)참조) 또는 입방정(cubic)의 탄화규소(SiC) 벌크(bulk) 단결정을 기판으로 하여 구성되어 있다(예를 들면, 일본특허공개 평6-326416호 공보(특허문헌 3) 참조). 예를 들면, 사파이어 기판 상에 III족 질화물 반도체 재료로 이루어진 클래드(clad)층 및 발광층 등을 구비한 적층구조체를 이용해서 LED가 제조되기에 이르렀다(예를 들면, 일본특허공개 평6-151966호 공보(특허문헌 4) 참조).
그러나, III족 질화물 반도체 소자용 기판으로서 상용되는 사파이어는 전기절연성이기 때문에, 예를 들면 정전기 등에 대하여 내전압성이 높은 III족 질화물 LED를 얻는 것이 용이하지 않다고 하는 문제가 있다. 또한, 사파이어는 그다지 열전도성이 양호하지 않기 때문에, 기판의 방열성을 이용한 저손실의 전계효과형 트랜지스터(이하 「FET」로 생략함)를 제조하는 것은 곤란했다. 전도성이 있고, 또한 열전도성이 뛰어난 탄화규소 벌크 단결정을 기판으로 하면, 정전기 등에 대하여 내전압성이 뛰어난 LED나 방열성이 뛰어난 FET를 구성하는 것이 편리하게 된다. 그러나, 기판으로서 이용하기 위해서 적절하게 큰 구경의 탄화규소 벌크 단결정은 고가이어서, 민생용의 범용 III족 질화물 반도체 소자를 제조하는 경우에 불리하게 되어 있다.
한편, 규소 단결정(실리콘)은 원래 열전도성이 뛰어나고 게다가 양호한 도전성의 대구경 단결정이 이미 양산되는 것에 이르렀다. 따라서, 양호한 도전성이고 대구경인 실리콘을 기판으로서 이용하면, 예를 들면 정전기 등에 대한 내성이 높고 염가인 범용 LED를 실용화할 수 있을 것으로 기대된다. 또한, 고저항이면서 열전도율이 높은 실리콘을 기판으로 하면, 저손실의 고주파 대역 통신용 FET를 실현할 수 있을 것으로 기대된다. 그러나, 규소 단결정의 격자정수(=a)는 0.543nm이고, III족 질화물 반도체, 예를 들면 육방정 GaN의 a축 격자정수는 3.189Å이기 때문에, 쌍방의 재료간에는 큰 격자 미스매치(mismatch)가 있다. 입방정의 GaN(a=0.451nm)에 대해서도 규소 단결정과의 미스매치는 크다. 이 때문에, 규소 단결정 기판 상에는 결정 결함이 적은 양질의 III족 질화물 반도체층을 안정하게 형성하는 것이 어려운 결점이 있었다.
격자 미스매치가 큰 단결정 기판 상에 III족 질화물 반도체층을 형성할 때에는, 쌍방의 격자의 부정합성을 완화하기 위한 완충(buffer)층을 형성하는 것이 종래부터의 기술이다. 종래기술에 있어서 완충층은, 예를 들면 AlN이나 GaN 등의 III족 질화물 반도체 재료로 구성되어 있다(예를 들면, 일본특허공개 평6-314659호 공보(특허문헌 5) 참조). 그러나, 규소 단결정과 입방정 또는 육방정의 AlN 또는 GaN의 격자 미스매치가 커서 충분히 격자 변형을 완화할 수 없다. 이 때문에, 종래의 III족 질화물 반도체 재료로 이루어진 완충층으로서 사용하여 III족 질화물 반도체층을 형성해도 결정성이 뛰어난 III족 질화물 반도체층을 안정하게 형성할 수 없는 것이 문제로 되어 있다.
또한, 규소 단결정을 기판으로서, 그 위에 III족 질화물 반도체층을 형성하는 경우, 입방정 3C형의 탄화규소(3C-SiC)의 박막층을 통해 III족 질화물 반도체층을 형성하는 종래기술도 알려져 있다(예를 들면, T. Kikuchi et al., Journal of Crystal Growth(J. Crystal Growth), the Netherlands, 2005, Vol. 271, No. 1-2, p. e1215~page e1221(비특허문헌 2) 참조). 그러나, 3C-SiC 박막층의 성질에 따라 그 상층의 III족 질화물 반도체층의 결정성 등이 현저히 변화되기 때문에, 양질의 III족 질화물 반도체층을 안정하게 형성할 수 없는 난점이 있다. 또한, SiC로 이루어진 완충층을 사용해도, 그 위에 형성한 III족 질화물 반도체층은 반드시 표면의 평탄성이 뛰어날 수는 없다고 하는 문제가 있다.
전도성 및 방열성이 뛰어나고, 또한 대구경의 단결정이 이미 양산되고 있는 규소 단결정을 기판으로 한 광학적 및 전기적 특성이 뛰어난 반도체 소자를 얻기 위해서는, 기판과의 격자 미스매치를 적합하게 완화하여 양질의 III족 질화물 반도체층을 얻을 수 있는 구성으로 이루어진 완충층이 필요하다. 예를 들면, 규소 단결정 기판 상에 III족 질화물 반도체층을 형성하는 경우, SiC층을 완충층으로서 사용하는 경우에 있어서도, 쌍방의 재료 간의 격자 미스매치를 적합하게 완화할 수 있는 구성으로 이루어진 SiC 완충층이 필요하다.
또한, 격자 미스매치를 완화하는 것에 유효한 구성으로 이루어진 SiC 완충층을 사용하는 것에 더하여 결정성이 뛰어나고, 또한 표면의 평탄성도 뛰어난 III족질화물 반도체층을 얻기 위한 완충층 상의 적층구조에도 창의가 필요하다. 또한, 특성이 뛰어난 반도체 소자를 제조하기 위해서는 그 SiC 완충층과 표면의 평탄성이 뛰어난 양질의 III족 질화물 반도체층을 안정하게 얻기 위한 제조방법이 필요하다.
본 발명의 목적은, 기판과의 격자 미스매치를 적합하게 완화할 수 있는 완충층을 구비한 반도체 소자를 제공하는 것에 있다.
본 발명의 다른 목적은, 결정성이 뛰어난 양질이고, 또한 표면의 평탄성이 뛰어난 III족 질화물 반도체층을 얻을 수 있는 고성능의 반도체 소자를 제공하는 것에 있다.
본 발명의 또 다른 목적은, 격자 미스매치를 유효하게 완화하는 SiC 완충층과 표면의 평탄성이 뛰어난 양질의 III족 질화물 반도체층을 안정하게 제조할 수 있는 반도체 소자의 제조방법을 제공하는 것에 있다.
상기 목적을 달성하기 위해서, 단결정으로 이루어진 기판, 상기 단결정 기판의 표면에 형성된 탄화규소(SiC)층, 상기 탄화규소층에 접합되어 형성된 III족 질화물 반도체 접합층 및 상기 III족 질화물 반도체층 상에 형성된 III족 질화물 반도체로 이루어진 초격자 구조층을 구비한 반도체 소자에 있어서, 본 발명의 반도체 소자는 (1) 기판을 규소 단결정으로 하고, 상기 기판 상에 형성된 격자정수가 0.436nm을 초과하고 0.460nm 이하로 하는 조성적으로 규소를 풍부하게 함유한 비화학양론적 조성의 입방정 탄화규소로 이루어진 탄화규소층, 그 위에 형성된 AlXGaYInZN1-αMα(0≤X, Y, Z≤1, X+Y+Z=1. 기호 M은 질소(N) 이외의 제 V 족 원소를 나타내고, 0≤α<1이다.) III족 질화물 반도체 접합층 및 그 위에 형성된 III족 질화물 반도체로 이루어진 초격자 구조층을 구비하고 있는 것을 특징으로 한다.
특히, 본 발명에 관련된 반도체 소자는, 상기 (1)항에 기재된 반도체 소자에 있어서, (2) III족 질화물 반도체 접합층 상에 형성된 초격자 구조층이 알루미늄(Al) 조성을 달리한 질화 알루미늄·갈륨(조성식 AlXGa1 - XN: 0≤X≤1)층이 교대로 적층되어 구성되어 있는 것을 특징으로 한다.
특히, 본 발명에 관련된 반도체 소자는, 상기 (2)항에 기재된 반도체 소자에 있어서, (3) III족 질화물 반도체 접합층에 초격자 구조층을 이루는 질화 알루미늄·갈륨(AlXGa1 - XN: 0≤X≤1)층에 있어서, 알루미늄 조성(=X)을 보다 작게 한 질화 알루미늄·갈륨층이 접합되어 형성되어 있는 것을 특징으로 한다.
특히, 본 발명에 관련된 반도체 소자는, 상기 (1)항에 기재된 반도체 소자에 있어서, (4) 초격자 구조층이 갈륨(Ga) 조성을 달리한 질화 갈륨·인듐(조성식 GaQIn1-QN: 0≤Q≤1)층을 교대로 적층시켜서 구성되어 있는 것을 특징으로 한다.
특히, 본 발명에 관련된 반도체 소자는, 상기 (4)항에 기재된 반도체 소자에 있어서, (5) III족 질화물 반도체 접합층에 초격자 구조층을 이루는 질화 갈륨·인듐(GaQIn1-QN: 0≤Q≤1)층에 있어서, 갈륨 조성(=Q)을 보다 크게 한 질화 갈륨·인듐층이 접합되어 형성되어 있는 것을 특징으로 한다.
특히, 본 발명에 관련된 반도체 소자는, 상기 (1) 내지 (5)항 중 어느 하나에 기재된 반도체 소자에 있어서, (6) III족 질화물 반도체 초격자 구조층이 막두께를 5ML(모노레이어) 이상 30ML로 하는 III족 질화물 반도체층으로 구성되어 있는 것을 특징으로 한다.
특히, 본 발명에 관련된 반도체 소자는, 상기 (1) 내지 (6)항 중 어느 하나에 기재된 반도체 소자에 있어서, (7) 기판이 표면을 {111} 결정면으로 하는 {111} 규소 단결정이고, III족 질화물 반도체 접합층이 육방정 섬유아연석 결정형 질화 AlN으로 구성되어 있는 것을 특징으로 한다.
특히, 본 발명에 관련된 반도체 소자는, 상기 (1) 내지 (6)항 중 어느 하나에 기재된 반도체 소자에 있어서, (8) 기판이 표면을 {011} 결정면으로 하는 {001} 규소 단결정이고, III족 질화물 반도체 접합층이 입방정의 섬아연광 결정형 질화 알루미늄(AlN)으로 구성되어 있는 것을 특징으로 한다.
또한, 규소 단결정으로 이루어진 기판, 상기 규소 단결정 기판의 표면에 형성된 탄화규소층, 상기 탄화규소층에 접합시켜 형성된 III족 질화물 반도체 접합층, 및 상기 III족 질화물 반도체층 상에 형성된 III족 질화물 반도체로 이루어진 초격자 구조층을 구비한 반도체 소자의 제조방법에 있어서, 본 발명의 반도체 소자의 제조방법은, (A) (1) 규소 단결정 기판의 표면에 탄화수소 가스를 블로잉하여 기판의 표면을 이루는 결정면에 탄화수소를 흡착시키는 공정, (2) 그 후 흡착시킨 온도 이상의 온도로 규소 단결정 기판을 가열하여 규소 단결정 기판의 표면에 격자정수를 0.36nm을 초과하고 0.460nm 이하로 하는 조성적으로 규소를 풍부하게 함유하는 비화학양론적 조성의 입방정 탄화규소층을 형성하는 공정, (3) 그 후, 탄화규소층의 표면에 제 V 족 원소를 함유하는 기체와 제 III 족 원소를 함유하는 기체를 공급하여 III족 질화물 반도체 접합층을 형성하는 공정, 및 (4) 그 후, III족 질화물 반도체 접합층 상에 III족 질화물 반도체로 이루어진 초격자 구조층을 형성하는 공정을 포함하는 것을 특징으로 한다.
특히, 본 발명의 반도체 소자의 제조방법은, 상기 (A)항에 기재된 제조방법에 있어서, (B) 기판을 {111} 결정면을 표면으로 하는 {111} 규소 단결정으로 하고, 상기 기판의 표면에 조성적으로 규소를 풍부하게 함유하는 비화학양론적 조성을 갖고 또한 {111} 결정면을 표면으로 하는 입방정의 탄화규소층을 형성한 후, 상기 탄화규소층의 표면에 육방정 III족 질화물 반도체 접합층을 형성하고, 그 후 III족 질화물 반도체 접합층 상에 육방정의 III족 질화물 반도체로 이루어진 초격자 구조층을 형성하는 것을 특징으로 한다.
또한, 특히 상기 (A)항에 기재된 제조방법에 있어서, (C) 기판을 {001} 결정면을 표면으로 하는 {001} 규소 단결정으로 하고, 상기 기판의 표면에 조성적으로 규소를 풍부하게 함유하는 비화학양론적 조성을 갖고 또한 {001} 결정면을 표면으로 하는 입방정 탄화규소층을 형성한 후, 상기 탄화규소층의 표면에 입방정 III족 질화물 반도체 접합층을 형성하고, 그 후 III족 질화물 반도체 접합층 상에 입방정 III족 질화물 반도체로 이루어진 초격자 구조층을 형성하는 것을 특징으로 한다.
또한, 특히 상기 (B) 또는 (C)항에 기재된 제조방법에 있어서, (D) 규소 단결정으로 이루어진 기판의 표면에 조성적으로 규소를 풍부하게 함유하는 비화학양론적 조성의 탄화규소층을 형성한 후, 상기 탄화규소층의 표면에 알루미늄을 함유하는 기체원료와 질소를 함유하는 기체원료를 공급하여, 질화 알루미늄으로 이루어진 III족 질화물 반도체 접합층을 형성하는 것을 특징으로 한다.
또한, 특히 상기 (D)항에 기재된 제조방법에 있어서, (E) 규소 단결정으로 이루어진 기판의 표면에 조성적으로 규소를 풍부하게 함유하는 비화학양론적 조성의 탄화규소층을 형성한 후, 상기 탄화규소층의 표면에 알루미늄을 함유하는 기체원료를 공급하여 알루미늄막을 피착시킨 후, 질소를 함유하는 기체원료를 공급하여 알루미늄막을 질화하여 질화 알루미늄층을 형성하는 것을 특징으로 한다.
또한, 특히 상기 (D)항에 기재된 제조방법에 있어서, (F) 규소 단결정으로 이루어진 기판의 표면에 탄화수소 가스를 블로잉함과 아울러 전자를 조사하면서 규소 단결정 기판의 표면에 탄화규소를 흡착시키는 것을 특징으로 한다.
또한, 특히 상기 (F)항에 기재된 제조방법에 있어서, (G) 규소 단결정으로 이루어진 기판의 표면에 탄화수소를 흡착시킨 후, 전자를 조사하면서 탄화수소를 흡착시킨 온도 이상의 온도로 규소 단결정 기판을 가열하여, 규소 단결정 기판의 표면에 격자정수를 0.436nm을 초과하고 0.460nm 이하로 하는 조성적으로 규소를 풍부하게 함유하는 비화학양론적 조성의 입방정 탄화규소층을 형성하는 것을 특징으로 한다.
즉 본원 발명은 이하에 관한 것이다.
[1] 규소 단결정 기판, 상기 기판의 표면에 형성된 탄화규소층, 상기 탄화규소층에 접해서 형성된 III족 질화물 반도체 접합층 및 상기 III족 질화물 반도체 접합층 상에 III족 질화물 반도체로 이루어진 초격자 구조층을 구비한 반도체 소자로서, 상기 탄화규소층은 입방정이고 격자정수가 0.436nm를 초과하고 0.460nm 이하인 조성적으로 규소를 풍부하게 함유하는 비화학양론적 조성의 층이고, 상기 III족 질화물 반도체 접합층은 조성이 AlXGaYInZN1 -αMα(0≤X, Y, Z≤1, X+Y+Z=1, 0≤α<1, M은 질소 이외의 제 V 족 원소이다.)인 것을 특징으로 하는 반도체 소자.
[2] 상기 III족 질화물 반도체로 이루어진 초격자 구조층이 알루미늄(Al) 조성을 달리한 질화 알루미늄·갈륨(AlXGa1 - XN: 0≤X≤1)층을 교대로 적층한 층인 것을 특징으로 하는 [1]에 기재된 반도체 소자.
[3] 알루미늄 조성을 달리한 질화 알루미늄·갈륨층에서 알루미늄 조성을 작게 한 층이 III족 질화물 반도체 접합층에 접하여 있는 것을 특징으로 하는 [2]에 기재된 반도체 소자.
[4] III족 질화물 반도체로 이루어진 초격자 구조층이 갈륨(Ga) 조성을 달리한 질화 갈륨·인듐(GaQIn1 - QN: 0≤Q≤1)층을 교대로 적층한 층인 것을 특징으로 하는 [1]에 기재된 반도체 소자.
[5] 갈륨 조성을 달리한 질화 갈륨·인듐층에서 갈륨 조성을 크게 한 층이 III족 질화물 반도체 접합층에 접하여 있는 것을 특징으로 하는 [4]에 기재된 반도체 소자.
[6] III족 질화물 반도체로 이루어진 초격자 구조층이 막두께가 5ML∼30ML의 범위 내인 것을 특징으로 하는 [1] 내지 [5] 중 어느 하나에 기재된 반도체 소자.
[7] 규소 단결정 기판이 표면을 {111} 결정면으로 하는 기판이고, III족 질화물 반도체 접합층이 육방정의 섬유아연석 결정형 질화 알루미늄(AlN)층인 것을 특징으로 하는 [1] 내지 [6] 중 어느 하나에 기재된 반도체 소자.
[8] 규소 단결정 기판이 표면을 {001} 결정면으로 하는 기판이고, III족 질화물 반도체 접합층이 입방정의 섬아연광 결정형 질화 알루미늄(AlN)층인 것을 특징으로 하는 [1] 내지 [6] 중 어느 하나에 기재된 반도체 소자.
[9] (1) 규소 단결정 기판의 표면에 탄화수소 가스를 블로잉하여 기판의 표면에 탄화수소를 흡착시키는 공정, (2) 흡착시킨 온도 이상의 온도로 규소 단결정 기판을 가열하여 규소 단결정 기판의 표면에 격자정수를 0.436nm을 초과하고 0.460nm 이하로 하는 조성적으로 규소를 풍부하게 함유하는 비화학양론적 조성의 입방정 탄화규소층을 형성하는 공정, (3) 탄화규소층의 표면에 제 V 족 원소를 함유하는 기체와 제 III 족 원소를 함유하는 기체를 공급하여 III족 질화물 반도체 접합층을 형성하는 공정, 및 (4) III족 질화물 반도체 접합층 상에 III족 질화물 반도체로 이루어진 초격자 구조층을 형성하는 공정을 이 순서로 포함하는 것을 특징으로 하는 반도체 소자의 제조방법.
[10] 규소 단결정 기판을 표면을 {111} 결정면으로 하는 기판으로 하고, 상기 기판 표면에 형성하는 탄화규소층을 표면을 {111} 결정면으로 하는 층으로 하고, 상기 III 족 질화물 반도체 접합층을 육방정의 층으로 하고, III족 질화물 반도체로 이루어진 초격자 구조층을 육방정의 층으로 하는 것을 특징으로 하는 [9]에 기재된 반도체 소자의 제조방법.
[11] 규소 단결정 기판을 표면을 {001} 결정면으로 하는 기판으로 하고, 상기 기판 표면에 형성하는 탄화규소층을 표면을 {001} 결정면으로 하는 층으로 하고, 상기 III족 질화물 반도체 접합층을 입방정의 층으로 하고, 상기 III족 질화물 반도체로 이루어진 초격자 구조층을 입방정의 층으로 하는 것을 특징으로 하는 [9]에 기재된 반도체 소자의 제조방법.
[12] (3)의 공정에 있어서, 탄화규소층의 표면에 제 III 족 원소를 함유하는 기체로서 알루미늄을 함유하는 기체와 제 V 족 원소를 함유하는 기체로서 질소를 함유하는 원료를 공급하여 질화 알루미늄으로 이루어진 III족 질화물 반도체 접합층을 형성하는 것을 특징으로 하는 [9] 내지 [11] 중 어느 하나에 기재된 반도체 소자의 제조방법.
[13] (3)의 공정을 (3a) 탄화규소층의 표면에 제 III 족 원소를 함유하는 기체를 공급해서 제 III 족 원소를 함유하는 층을 형성하는 공정과, (3b) 제 III 족 원소를 함유하는 층을 질화해서 III족 질화물 반도체 접합층으로서 제 III 족 원소의 질화층을 형성하는 공정으로 하는 것을 특징으로 하는 [9] 내지 [12] 중 어느 하나에 기재된 반도체 소자의 제조방법.
[14] (3a)의 공정에 있어서, 탄화규소층의 표면에 제 III 족 원소를 함유하는 기체로서 알루미늄을 함유하는 기체를 공급해서 알루미늄층을 형성하는 것을 특징으로 하는 [13]에 기재된 반도체 소자의 제조방법.
[15] (1)의 공정을 (1a) 규소 단결정 기판의 표면에 탄화수소 가스를 블로잉함과 아울러 전자를 조사해서 기판의 표면에 탄화수소를 흡착시키는 공정으로 하는 것을 특징으로 하는 [9] 내지 [14] 중 어느 하나에 기재된 반도체 소자의 제조방법.
[16] (1) 및 (2)의 공정을 (1b) 규소 단결정 기판의 표면에 탄화수소를 흡착시킨 후, 전자를 조사하면서 탄화수소를 흡착시킨 온도 이상의 온도로 규소 단결정 기판을 가열하여, 규소 단결정 기판의 표면에 격자정수가 0.436nm을 초과하고 0.460nm 이하로 하는 조성적으로 규소를 풍부하게 함유하는 비화학양론적 조성의 입방정 탄화규소층을 형성하는 공정으로 하는 것을 특징으로 하는 [9] 내지 [14] 중 어느 하나에 기재된 반도체 소자의 제조방법.
본 발명에 따르면, 단결정으로 이루어진 기판, 상기 단결정 기판의 표면에 형성된 탄화규소층, 상기 탄화규소층에 접합시켜서 형성된 III족 질화물 반도체 접합층, 상기 III족 질화물 반도체층 상에 형성된 III족 질화물 반도체로 이루어진 초격자 구조층을 구비한 반도체 소자에 있어서, 본 발명의 반도체 소자는 기판을 규소 단결정으로 하고 상기 기판 상에 형성된 격자정수가 0.436nm을 초과하고 0.460nm 이하로 하는 조성적으로 규소를 풍부하게 함유하는 비화학양론적 조성의 입방정 탄화규소로 완충층을 구성하고, 상기 완충층 상에는 AlXGaYInZN1 -αMα(0≤X, Y, Z≤1, X+Y+Z=1. 기호 M은 질소(N) 이외의 제 V 족 원소를 표시하고, 0≤α<1이다.)로 이루어진 III족 질화물 반도체 접합층을 형성하고, 또한 상기 III족 질화물 반도체 접합층 상에 III족 질화물 반도체로 이루어진 초격자 구조층을 형성한 적층구성을 이용하여 반도체 소자를 얻는 것으로 했으므로, 결정성이 뛰어난 양질이고, 또한 표면의 평탄성이 뛰어난 III족 질화물 반도체층을 얻을 수 있고, 따라서 고성능의 반도체 소자를 제공할 수 있다.
특히 본 발명에서는, III족 질화물 반도체 접합층 상에 형성한 초격자 구조층을 알루미늄 조성을 달리한 AlXGa1 - XN(0≤X≤1)층을 교대로 적층시켜서 구성하는 것으로 했으므로, 결정성이 뛰어난 양질이고, 또한 표면의 평탄성이 뛰어난 III족 질화물 반도체층을 안정하게 얻을 수 있고, 따라서 고성능의 반도체 소자를 안정하게 제공하는 효과를 발휘한다.
특히, 본 발명에서는 또한, 알루미늄 조성을 달리한 AlXGa1 - XN(0≤X≤1)층으로 이루어진 초격자 구조층을 형성함에 있어서, 상기 초격자 구조층을 이루는 AlXGa1-XN(0≤X≤1)층 중에서 알루미늄 조성(=X)을 보다 작게 한 AlXGa1 - XN층을 III족 질화물 반도체 접합층 상에 접합시켜서 형성한 적층구성으로 했으므로, 특히 표면의 평탄성이 뛰어난 III족 질화물 반도체층을 형성할 수 있어, 고성능의 반도체 소자를 얻는 것에 공헌할 수 있다.
또한, 본 발명에서는 또한, III족 질화물 반도체 접합층 상에 형성하는 초격자 구조층을 갈륨(Ga) 조성을 달리한 GaQIn1 - QN(0≤Q≤1)층을 교대로 적층시켜서 구성하는 것으로 했으므로, 결정성이 뛰어난 양질이고, 또한 표면의 평탄성이 뛰어난 III족 질화물 반도체층을 안정하게 얻을 수 있고, 따라서 고성능한 반도체 소자를 안정하게 제공하는 효과를 발휘한다.
특히, 본 발명에서는 GaQIn1 - QN(0≤Q≤1)층으로 이루어진 초격자 구조층을 형성함에 있어서, 상기 초격자 구조층을 이루는 GaQIn1 - QN(0≤Q≤1) 중에서 갈륨 조성(=Q)을 보다 크게 한 질화 갈륨·인듐층을 III족 질화물 반도체 접합층 상에 접합시켜서 형성한 적층구성으로 했으므로, 특히 표면의 평탄성이 뛰어난 III족 질화물 반도체층을 형성할 수 있어, 고성능 반도체 소자를 얻는 것에 공헌할 수 있다.
특히, 본 발명에서는 초격자 구조층을 막두께를 5ML 이상 30ML로 한 AlXGa1 -XN(0≤X≤1)층 또는 GaQIn1 - QN(0≤Q≤1)층으로 구성하는 것으로 했으므로, 특히 표면의 평탄성이 뛰어난 III족 질화물 반도체층을 안정하게 형성할 수 있어, 고성능 반도체 소자를 안정하게 얻는 것에 공헌할 수 있다.
특히, 본 발명에서는 기판을 {111} 규소 단결정으로 하고, 상기 기판 표면 상에 SiC 완충층을 통해 형성한 III족 질화물 반도체 접합층을 육방정 섬유아연석 결정형의 AlXGaYInZN1 -αMα(0≤X, Y, Z≤1, X+Y+Z=1. 기호 M은 질소(N) 이외의 제 V 족 원소를 표시하고, 0≤α<1이다.)으로 구성하는 것으로 했으므로, 그 위에 형성한 초격자 구조층 등을 육방정의 III족 질화물 반도체층으로 통일적으로 구성할 수 있고, 따라서 육방정의 III족 질화물 반도체 재료에 기초하여 특성을 발현할 수 있는 반도체 소자를 얻는 것에 우위가 된다.
특히, 본 발명에서는 표면을 {001} 결정면으로 하는 {001} 규소 단결정을 기판으로 하고, 상기 기판 표면 상에 SiC 완충층을 통해 형성하는 III족 질화물 반도체 접합층을 입방정의 섬아연광 결정형의 AlXGaYInZN1 -αMα(0≤X, Y, Z≤1, X+Y+Z=1. 기호 M은 질소(N) 이외의 제 V 족 원소를 표시하고, 0≤α<1이다.)으로 구성하는 것으로 했으므로, 그 위에 형성한 초격자 구조층 등을 입방정의 III족 질화물 반도체층으로 통일적으로 구성할 수 있고, 따라서 입방정의 III족 질화물 반도체 재료에 기초하여 특성을 발현할 수 있는 반도체 소자를 얻는 것에 우위가 된다.
또한, 본 발명에서는 규소 단결정으로 이루어진 기판, 상기 규소 단결정 기판의 표면에 형성된 탄화규소층, 상기 탄화규소층에 접합시켜서 형성된 III족 질화물 반도체 접합층, 및 상기 III족 질화물 반도체층 상에 형성된 III족 질화물 반도체로 이루어진 초격자 구조층을 구비한 반도체 소자를 제조하는 경우, 단결정 기판의 표면에 탄화수소 가스를 블로잉하여 기판의 표면을 이루는 결정면에 탄화수소를 흡착시키고, 그 후 흡착시킨 온도 이상의 온도로 규소 단결정 기판을 가열해서 탄화규소층을 형성하는 것으로 했으므로, 규소 단결정 기판의 표면에 격자정수가 0.436nm을 초과하고 0.460nm 이하로 하는 조성적으로 규소를 풍부하게 함유하는 비화학양론적 조성의 입방정을 확실히 형성할 수 있고, 또한 그 위에 양질의 AlXGaYInZN1-αMα(0≤X, Y, Z≤1, X+Y+Z=1. 기호 M은 질소(N) 이외의 제 V 족 원소를 표시하고, 0≤α<1이다.)로 이루어진 III족 질화물 반도체 접합층, 또한 그 위에 III족 질화물 반도체로 이루어진 초격자 구조층을 더 형성할 수 있으므로, 이들 반도체층의 결정성의 양호함을 반영하여 특성이 뛰어난 반도체 소자를 제조할 수 있다.
특히, 본 발명에 따르면, {111} 결정면을 표면으로 하는 {111} 규소 단결정을 기판으로서 사용하고, 상기 기판의 표면에 조성적으로 규소를 풍부하게 함유하는 비화학양론적 조성을 갖고 또한 {111} 결정면을 표면으로 하는 입방정의 {111} 탄화수소층을 형성하고, 상기 탄화규소층의 표면에 육방정의 AlXGaYInZN1 -αMα(0≤X, Y, Z≤1, X+Y+Z=1. 기호 M은 질소(N) 이외의 제 V 족 원소를 표시하고, 0≤α<1이다.)로 이루어진 III족 질화물 반도체 접합층을 형성하고, 그 후 III족 질화물 반도체 접합층 상에 육방정의 III족 질화물 반도체로 이루어진 초격자 구조층을 형성하는 공정을 거쳐서 반도체 소자를 형성하는 것으로 했으므로, 육방정의 III족 질화물 반도체의 결정 특성에 기초하여 광학적 또는 전기적 특성을 적합하게 발현할 수 있는 반도체 소자를 제조할 수 있다.
또한, 특히 본 발명에 따르면, {001} 결정면을 표면으로 하는 {001} 규소 단결정을 기판으로서 사용하고, 상기 기판의 표면에 조성적으로 규소를 풍부하게 함유하는 비화학양론적 조성을 갖고 또한 {001} 결정면을 표면으로 하는 입방정의 탄화규소층을 형성하고, 상기 탄화규소층의 표면에 입방정의 III족 질화물 반도체 접합층을 형성하고, 그 후 III족 질화물 반도체 접합층 상에 입방정의 III족 질화물 반도체로 이루어진 초격자 구조층을 형성하는 공정을 거쳐서 반도체 소자를 형성하는 것으로 했으므로, 입방정의 III족 질화물 반도체의 결정 특성에 기초하여 광학적 또는 전기적 특성을 적합하게 발현할 수 있는 반도체 소자를 제조할 수 있다.
또한, 특히 본 발명에 따르면, 규소 단결정으로 이루어진 기판의 표면에 조성적으로 규소를 풍부하게 함유하는 비화학양론적 조성의 탄화규소층을 형성한 후, 상기 탄화규소층의 표면에 알루미늄을 함유하는 기체 원료와 질소를 함유하는 기체 원료를 공급하여 질화 알루미늄으로 이루어진 III족 질화물 반도체 접합층을 형성하는 것으로 했으므로, 격자 미스매치를 저감할 수 있고, 따라서 양질의 AlN으로 이루어진 III족 질화물 반도체 접합층을 구비한 고성능 반도체 소자를 제조할 수 있다.
또한, 특히 본 발명에 따르면, 규소 단결정으로 이루어진 기판의 표면에 조성적으로 규소를 풍부하게 함유하는 비화학양론적 조성의 탄화규소층을 형성한 후, 상기 탄화규소층의 표면에 AlN으로 이루어진 III족 질화물 반도체 접합층을 형성하는 경우, 알루미늄을 함유하는 기체 원료를 공급하여 탄화규소층의 표면에 알루미늄 피막을 형성한 후, 상기 피막에 질소를 함유하는 기체원료를 공급하여 알루미늄막을 질화하여 질화 알루미늄층을 형성하는 것으로 했으므로, 예를 들면 정계가 육방정으로 획일적으로 된 AlN으로 III족 질화물 반도체 접합층을 형성할 수 있다.
또한, 특히 본 발명에 따르면, 규소 단결정으로 이루어진 기판의 표면에 탄화수소 가스를 블로잉함과 아울러 규소 단결정 기판의 표면에 전자를 조사하면서 규소 단결정 기판의 표면에 탄화규소를 흡착시키는 공정을 거쳐서, 격자정수가 0.436nm을 초과하고 0.460nm 이하로 하는 조성적으로 규소를 풍부하게 함유하는 비화학양론적 조성의 입방정 탄화규소층을 형성하는 것으로 했으므로, 결정 결함이 특히 적고 결정성이 뛰어난 탄화규소층을 안정하게 형성할 수 있고, 또한 고성능 반도체 소자를 안정하게 제조할 수 있다.
또한, 특히 본 발명에 따르면, 탄화수소 가스를 블로잉함과 아울러 전자를 조사하면서 규소 단결정으로 이루어진 기판의 표면에 탄화수소를 흡착시킨 후, 전자를 조사하면서 탄화수소를 흡착시킨 온도 이상의 온도로 규소 단결정 기판을 가열하여, 기판을 이루는 규소와 그 기판의 표면에 흡착한 탄화수소 사이의 화합 반응을 촉진시켜서 입방정의 탄화규소층을 형성하는 것으로 했으므로, 결정 결함이 적은 입방정 탄화규소층을 효율적으로 형성할 수 있고, 따라서 고성능 반도체 소자를 효율적으로 제조할 수 있다.
도 1은 본 발명의 실시예 1에 기재된 LED의 평면 모식도이다.
도 2는 도 1에 기재된 LED의 파선 Ⅱ-Ⅱ에 따른 단면구조를 나타내는 모식도 이다.
도 3은 본 발명의 실시예 2에 기재된 LED의 단면 모식도이다.
규소 단결정 기판으로서는 여러가지 면방향의 결정면을 표면으로 하는 규소 단결정을 사용할 수 있지만, 본 발명의 실시에 있어서 기판으로서 가장 적합하게 사용할 수 있는 규소 결정은 표면을 {001} 결정면 또는 {111} 결정면으로 하는 {001} 또는 {111} 단결정이다. 이들의 결정면으로부터 경사진 결정면을 표면으로 하는 규소 단결정도 기판으로서 충분히 이용할 수 있다. {001} 결정면으로부터 경사진 결정면, 각도로 하여, 예를 들면 2° <110> 방향으로 경사진 결정면을 표면으로 하는 규소 단결정 기판은 역위상(반위상) 입계(이하 「APD」로 약기함)(Materials Science Series "Electronmicroscopy for Crystal-for Materials Researchers" written by Hiroyasu Saka, November 25, 1997, issued by Uchidarokakuho Pub. Co., Ltd., first edition, pp. 64 and 65)가 작은 결정층을 얻는 것이 우위이다. 본 발명에서는, {001} 규소 단결정은 입방정의 결정층을 사용한 반도체 소자를 구성하는 경우에 주로 사용한다. 한편, {111} 규소 단결정은 육방정의 결정층을 이용하는 반도체 소자를 구성하는 경우에 주로 사용한다.
기판으로서 사용하는 규소 단결정의 전도형은 불문한다. p형 또는 n형 중 어느 전도형의 규소 단결정을 기판으로서 이용할 수 있다. 특히, 저항율(비저항)이 작고 양호한 도전성의 규소 단결정 기판은 LED나 LD 등의 반도체 발광소자를 제조하는데도 적합하게 이용할 수 있다. 또한, 고저항의 규소 단결정은 소자를 작동시 키기 위한 전류(소자작동 전류)의 기판측으로의 누설(leak)을 저감할 필요가 있는 반도체 소자 용도의 기판으로서 이용할 수 있다. 예를 들면, FET를 제조하기 위한 기판으로서 적합하게 이용할 수 있다(고저항의 p형 또는 n형 반도체는 각각 π형 또는 ν형이라고 칭하는 경우가 있다("Optical Communication Engineering-Light Emitting Device and Photodetector", written by Hiroo Yonezu, May 20, 1995, issued by Kougaku Tosho Co., Ltd., 5th edition, p.317 각주 참조).
본 발명에서는 기판으로 하는 규소 단결정의 표면을 이루는 결정면의 면방향에 관계없이 그 표면상에는 탄화규소층을 형성한다. 이 탄화규소층은 Ramsdell의 표기 방법에 따르면("SiC Ceramic New Materials-Recent Development" written and edited by the 124th Committee of High-Temperature Ceramic Materials of Japan Society for the Promotion of Science, February 28, 2001, issued by Uchidarokakuho, 1st edition, pp. 13~16 참조), 3C형의 결정 구조를 갖는 입방정의 결정층인 것이 가장 바람직하다. 3C형의 입방정 탄화규소(3C-SiC)층인지, 또는 예를 들면 4H형이나 6H형의 육방정 탄화규소(4H-SiC, 6H-SiC)층인지는, 예를 들면 전자회절상의 해석을 가지고 판단할 수 있다.
3C-SiC층은 규소 단결정 기판의 표면에 흡착시킨 탄화수소를 이용해서 형성하는 것이 바람직하다. 탄화수소를 흡착시키기 위한 탄화수소 가스로서는 메탄(분자식 CH3), 에탄(분자식 C2H6) 및 프로판(분자식 C3H8) 등의 포화 지방족 탄화수소나 아세틸렌(분자식 C2H2) 등의 불포화 탄화수소를 예시할 수 있다. 그 외, 방향족 탄화수소류 또는 지환식 탄화수소류도 있지만, 분해되어 규소와 반응하기 쉬운 아세틸렌이 가장 바람직하게 이용된다. {111} 규소 단결정의 {111} 결정면에 아세틸렌을 흡착시키는 온도는 400℃∼600℃로 하는 것이 바람직하다. {001} 규소 단결정의 {001} 결정면에 아세틸렌을 흡착시키는데에도 적합한 온도는 {111} 결정면의 경우보다 높아 450℃∼650℃이다.
아세틸렌 등의 탄화수소는 규소 단결정 기판의 표면을 이루는 결정면에 규소원자의 재배열 구조를 창출한 후에 흡착시키는 것이 바람직하다. 예를 들면, {111} 규소 단결정 기판의 {111} 결정면으로 이루어진 표면에 (7×7) 재배열 구조를 출현시킨 후 탄화규소를 흡착시키는 것이 바람직하다. (7×7) 재배열 구조는, 예를 들면 {111} 규소 단결정의 표면을 이루는 {111} 결정면을 10-6Pa 정도의 고진공 환경하, 예를 들면 분자선 에피택셜(이하 「MBE」라고 약기함) 성장용 챔버 내에서 750℃∼850℃에서 열처리를 행하면 형성할 수 있다. 규소 단결정 기판의 표면의 재배열 구조는 고속반사 전자회절(이하 「RHEED」라고 약기함) 등의 전자회절 분석수단에 의해 확인할 수 있다.
규소 단결정 기판의 표면을 이루는 결정면에 탄화수소를 흡착시킨 후 규소 단결정 기판을 가열함으로써, 흡착시킨 탄화수소와 기판결정을 이루는 규소원자를 반응시켜 탄화규소층을 형성한다. 이 경우, 비교적 고온으로 규소 단결정 기판을 가열하면 화학양론적으로 규소를 풍부하게 함유하는 탄화규소층을 형성할 수 있다. 탄화수소를 흡착시킨 규소 단결정 기판을, 예를 들면 500℃∼700℃으로 가열해서 형성한다. 가열하는 온도를 고온으로 할수록, 단시간에 화학양론적으로 규소를 풍부하게 함유하는 탄화규소층을 형성할 수 있다. 규소를 풍부하게 함유하는 정도는 탄화규소층을 이루는 비화학양론적 조성의 탄화규소의 격자정수에 반영된다. 비화학양론적 조성의 탄화규소에서는 규소의 조성이 풍부해짐에 따라 격자정수는 커진다. 당량적 조성의 3C-SiC의 격자정수가 0.436nm인 것에 비하여(상기 "SiC Ceramic New Materials-Recent Develpments", p.340, Table 5.1.1 참조), 본 발명에 관련된 비화학양론적 조성의 탄화규소층은 0.436nm을 초과하고 0.460nm 이하의 격자정수를 갖는 것을 특징으로 한다.
상기와 같은 범위에 있는 격자정수를 갖는 입방정 3C형의 탄화규소층은 III족 질화물 반도체 접합층을 구성하는 III족 질화물 반도체 재료와의 격자 미스매치도가 적다. 따라서, 예를 들면 격자정수를 0.451nm로 하는 입방정 섬아연광 결정형 GaN으로부터 III족 질화물 반도체 접합층을 형성하는 경우, 격자정합성이 뛰어난 완충층으로서 유용하게 된다. 또한, 상기와 같은 범위에 있는 격자정수를 갖는 입방정 3C형 탄화규소층의 (110) 결정면의 간격은 섬유아연석 결정형으로 육방정의 AlN의 a축과 거의 일치하기 때문에, III족 질화물 반도체 접합층을 이루는 육방정의 III족 질화물 반도체층을 형성하는 데에도 적합하다. 상기 범위 외의 격자정수를 갖는 입방정의 탄화규소층은 입방정 또는 육방정 중 어느 결정형의 III족 질화물 반도체 재료와의 격자 미스매치가 증대하기 때문에, 그 위에 형성되는 III족 질화물 반도체 접합층의 결정적 품질은 현저히 악화되어 매우 부적합하다.
규소를 탄소에 비하여 풍부하게 함유하는 비화학양론적 조성의 탄화규소층은, 또한 규소 단결정 기판의 표면에 탄화수소를 흡착시킨 후 상기 기판의 표면에 규소를 함유하는 기체를 공급하면서 가열함으로써도 형성할 수 있다. 예를 들면, 탄화수소를 흡착시킨 규소 단결정 기판의 표면에 실란(분자식 SiH4)류를 공급하면서 가열해서 형성한다. 또한, 고진공으로 유지된, 예를 들면 MBE 성장용 챔버 내에서 규소의 빔을 조사하면서 탄화수소를 흡착시킨 규소 단결정 기판을 가열함으로써 형성할 수 있다. 형성한 비화학양론적 조성의 탄화규소층의 격자정수는, 예를 들면 전자회절법 등의 분석수단에 의해 측량할 수 있다.
비화학양론적 조성의 탄화규소층을 형성함에 있어서, 표면을 {001} 결정면으로 하는 탄화규소층을 얻기 위해서는, {001} 결정면을 표면으로 하는 {001} 규소 단결정을 기판으로서 사용한다. 또한, 표면을 {111} 결정면으로 하는 비화학양론적 조성의 탄화규소층을 얻기 위해서는 {111} 결정면을 표면으로 하는 {111} 규소 단결정을 기판으로서 사용한다.
표면을 이루는 결정면의 면방향에 관계 없이 규소 단결정 기판의 표면에 탄화규소층을 형성하는 경우에, 기판의 표면에 전자를 조사하면서 탄화수소 가스를 블로잉하면 탄화수소가 기판의 표면에 균일하게 흡착된다. 조사하는 전자는, 예를 들면 진공 중에서 전열된 금속에서 방출되는 열전자를 이용한다. 규소 단결정 기판의 표면의 균등한 밀도로 조사한다. 조사 밀도로서는 1×1012∼5×1013cm-2이 적합하다. 또한, 조사하는 전자의 가속 에너지가 약 100eV 미만으로 낮으면 탄화수소를 규소 단결정 기판의 표면에 균일에 흡착시키는 것에 이르지 않는다. 500eV을 초과하는 가속 에너지의 전자를 조사하면 오히려 탄화수소의 분해나 탈착이 촉진되어 부적합하다. 따라서, 전자발생원, 예를 들면 텅스텐(W) 필라멘트와 피조사체의 규소 단결정 기판 사이의 전위차는 100V 이상 500V 이하로 하는 것이 바람직하다.
또한, 표면에 탄화수소를 흡착시킨 규소 단결정 기판을 가열하여 그 기판의 표면에 3C-SiC층을 형성할 때에도 전자를 조사하면 쌍정(twin)이나 적층결함 등의 결정 결함밀도가 작고 결정성이 뛰어난 3C-SiC층을 형성할 수 있다. 전자의 조사밀도로서는 1×1012∼5×1013cm-2이 적합하다. 또한, 조사하는 전자의 가속 에너지는 100eV∼500eV가 적합하다.
비화학양론적 조성의 탄화규소층에는 AlXGaYInZN1 -αMα(0≤X, Y, Z≤1, X+Y+Z=1. 기호 M은 질소(N) 이외의 제 V 족 원소를 표시하고, 0≤α<1이다.)로 이루어진 III족 질화물 반도체층을 접합시켜서 형성한다. III족 질화물 반도체 접합층을 이루는 AlXGaYInZN1 -αMα은, 예를 들면 질화 알루미늄·갈륨(AlXGaYN: 0≤X, Y≤1, X+Y=1), 질화 갈륨·인듐(GaYInZN: 0≤Y, Z≤1, Y+Z=1), 질화 인화 알루미늄(AlN1 -αPα: 0≤α<1)으로 구성된다.
III족 질화물 반도체 접합층은 비화학양론적 조성의 탄화규소층의 격자정수(a)(0.436nm를 초과하고 0.460nm 이하이다.)에 근사한 격자정수 또는 격자면간격을 갖는 III족 질화물 반도체 재료로 구성하는 것이 적합하다. 예를 들면, 입방정 의 섬아연광 결정형 AlN(a=0.438nm)이나 GaN(a=0.451nm)로 적합하게 구성할 수 있다. 또한, 본 발명에 관련된 비화학양론적 조성의 입방정 탄화규소층의 (110) 결정면의 간격(0.308nm∼0.325nm)에 근사한 a축을 갖는 육방정 섬유아연석 결정형의 AlN, GaN 및 이들의 혼정으로 구성할 수 있다.
육방정의 AlN 등으로 이루어진 III족 질화물 반도체 접합층을 형성하기 위해서는 {111} 결정면을 표면으로 하는 {111} 규소 단결정을 기판으로서 사용하는 것이 유리하다. 또한, 입방정의 AlN 등으로 이루어진 III족 질화물 반도체 접합층을 얻기 위해서는 {001} 결정면을 표면으로 하는 {001} 규소 단결정을 기판으로서 사용하는 것이 편리하다.
또한, AlN으로 이루어진 III족 질화물 반도체층을 형성하는 경우에, 규소 단결정 기판의 표면에 일단 알루미늄(Al)막을 피착시킨 후, 상기 Al막을 질소함유 기체를 함유하는 분위기 중에서 질화하여 AlN층으로 하는 수단도 있다. 상기 형성 수단에 따르면, 정계가 갖추어진 AlN층을 효율적으로 형성할 수 있다. 예를 들면, {111} 규소 단결정 기판의 {111} 결정면으로 이루어진 표면에 Al막을 형성하고, 그 후, 예를 들면 질소 플라즈마 분위기 중에서 질화하면 정계가 육방정으로 획일적으로 된 육방정 AlN층을 형성할 수 있다.
비화학양론적 조성의 탄화규소층 상에 적합성 좋게 형성된 III족 질화물 반도체 접합층은 그 상층으로서 형성된 초격자 구조층의 형성을 촉진시킨다. III족 질화물 반도체 접합층은, 예를 들면 유기금속 화학적 기상증착법(이하 「M0CVD」라고 약기함), 할로겐 또는 하이드라이드 화학적 기상증착(CVD)법, MBE법, 케미컬빔 성장법(이하 「CBE」라고 생략함) 등의 성장 수단을 이용해서 형성할 수 있다.
III족 질화물 반도체 접합층 상에 III족 질화물 반도체로 이루어진 초격자 구조층을 형성한다. 예를 들면, 구성 원소의 조성을 달리한 III족 질화물 반도체층을 교대로 적층시켜서 초격자 구조를 형성한다. 또한, 예를 들면 금지대폭(Bandgap)을 달리하는 III족 질화물 반도체층을 교대로 적층시켜서 초격자 구조를 형성한다. III족 질화물 반도체 접합층을 AlN 또는 GaN으로 구성하는 경우, 초격자 구조층은 격자 매칭이 양호하므로 알루미늄 조성(=X)을 달리하는 AlXGa1 - XN(0≤X≤1)층으로 구성하는 것이 바람직하다. 또한, 갈륨 조성(=Q)을 달리하는 GaQIn1 -QN(0≤Q≤1)층으로 구성하는 것이 바람직하다.
특히, 초격자 구조층을 구성하는 알루미늄 조성을 달리한 AlXGa1 - XN층 중에서 알루미늄 조성을 최소로 한 AlXGa1 - XN층을 III족 질화물 반도체 접합층에 접합하도록 형성하면, 표면의 평탄성이 뛰어난 III족 질화물 반도체층을 제공하는 초격자 구조층이 얻어진다. 또한 동일하게, 초격자 구조층을 구성하는 갈륨 조성을 달리한 GaQIn1 - QN(0≤Q≤1)층 중에서 갈륨 조성을 최대로 한 GaQIn1 - QN 층을 III족 질화물 반도체 접합층에 접합시켜서 형성하는 구성으로 하면, 표면의 평탄성이 뛰어난 III족 질화물 반도체층을 제공하는 초격자 구조층이 얻어진다.
특히, 초격자 구조층을 층두께를 5ML 이상 30ML 이하로 한 AlXGa1 - XN층 또는 GaQIn1-QN층으로 구성하면, 결정층의 내부의 변형된 전파를 적합하게 억제할 수 있 다. 따라서, 표면의 평탄성이 뛰어난 III족 질화물 반도체층을 제공하는 초격자 구조층을 형성할 수 있다. 1ML의 두께란, 육방정의 III족 질화물 반도체층에서는 c축의 1/2의 두께이다. 예를 들면, c축을 0.520nm으로 한 육방정 섬유아연석 결정형의 GaN의 1ML의 두께는 0.260nm이다. 입방정의 III족 질화물 반도체층에서는 격자정수에 상당하는 두께이다.
초격자 구조층은 또한, 전자나 정공(hole)에 양자준위를 부여하는 양자우물구조이어도 지장은 없다. AlXGa1 - XN(0≤X≤1)층으로 양자우물구조를 구성하는 경우, 알루미늄 조성(=X)이 보다 크고 금지대폭이 보다 큰 AlXGa1 - XN층을 장벽층으로 하고, 알루미늄 조성(=X)이 보다 작고 금지대폭이 보다 작은 AlXGa1 - XN층을 우물층으로 구성한다. 또한, GaQIn1 - QN(0≤Q≤1)층으로 양자우물구조를 구성하는 경우, 갈륨 조성(=Q)이 보다 크고 금지대폭이 보다 큰 GaQIn1 - QN층을 장벽층으로 하고, 갈륨 조성(=Q)이 보다 작고 금지대폭이 보다 작은 GaQIn1 - QN층을 우물층으로서 구성한다.
초격자 구조층을 구성하는 AlXGa1 - XN층 또는 GaQIn1 - QN층은 상기 III족 질화물 반도체 접합층의 경우와 같이, 예를 들면 MOCVD법, 할로겐 또는 하이드라이드 CVD법, MBE법, CBE 등의 성장 수단을 이용해서 형성할 수 있다. 상기 III족 질화물 반도체 접합층의 형성에 이용한 것과 동일한 성장 수단에 의해, III족 질화물 반도체 접합층 상에 계속해서 초격자 구조층을 형성하면, 반도체 소자를 얻는 것이 간편하게 된다.
초격자 구조층을 구성하는 AlXGa1 - XN층 또는 GaQIn1 - QN층을 성장시키는 경우, 이들 층을 구성하는 III족 원소의 원료와 V족 원소를 교대로 반복하여 공급해서 성장시키면, 표면의 평탄성이 뛰어난 초격자 구조층을 얻을 수 있다. 예를 들면, III족 질화물 반도체 접합층의 표면에 우선 III족 원소의 원료를 공급하고, 그 후 III족 원소의 원료의 공급을 정지하고 대신에 질소원을 공급하는 수단, 즉 III족 원소와 V족 원소의 원료를 교대로 공급하면서 형성한 AlXGa1 - XN층 또는 GaQIn1 - QN층을 사용하면, 표면의 평탄성이 뛰어난 초격자 구조를 형성할 수 있다.
규소 단결정 기판의 표면의 청정화, 그 청정화된 기판표면으로의 탄화수소의 흡착, 흡착시킨 탄화수소를 이용한 탄화규소층의 형성, 탄화규소층 상으로의 III족 질화물 반도체 접합층의 형성 및 III족 질화물 반도체 접합층 상으로의 초격자 구조층의 형성은 일관하여 동일한 설비를 행하는 것이 간략한 공정을 가지고 간이하게 반도체 소자를 제조하는 경우에 유리하다. MBE법에 따르면, 고진공 환경하에서 성장을 행하므로 탄화수소를 흡착시켜 그것을 바탕으로 탄화규소층을 형성할 때에, 전자를 규소 단결정 기판의 표면을 향해서 조사하는 것도 용이하게 행할 수 있다. 또한, MBE법에서는 상기와 같이 구성 원소의 원료를 교대로 공급하면서 초격자 구조층을 이루는 AlXGa1 - XN층 또는 GaQIn1 - QN층을 간이하게 형성할 수 있는 이점이 있다.
초격자 구조층 상에는 표면의 평탄성이 뛰어난 성장층을 형성할 수 있다. 따라서, 이와 같은 평탄성이 뛰어난 성장층을 활성층(능동층)으로서 이용하면, 광학 적 또는 전기적 특성이 뛰어난 반도체 소자를 구성할 수 있다. 예를 들면, 육방정의 III족 질화물 반도체 접합층 상의 육방정의 III족 질화물 반도체층으로 이루어진 초격자 구조층에 형성한 육방정의 III족 질화물 반도체층을 전자주행층(채널층)이나 전자공급층으로서 이용하면 고이동도 FET를 구성할 수 있다. 특히, 육방정 III족 질화물 반도체에 따른 피에조의 발현에 따라 2차원 전자를 효율적으로 축적하는 전자주행층을 구비한 고이동도 FET를 제조할 수 있다.
또한, 예를 들면 입방정의 III족 질화물 반도체 접합층 상의 입방정의 III족 질화물 반도체층으로 이루어진 초격자 구조층에 형성한 입방정 III족 질화물 반도체층을 하부 클래드층이나 발광층으로서 이용하면, 고휘도의 LED 등의 발광소자를 형성할 수 있다. 특히, 가전자대가 축퇴되어 있는 입방정 III족 질화물 반도체의 성질을 이용하면 발진파장이 획일화된 LD를 얻을 수 있다.
다음으로 본 발명의 실시예를 설명하지만, 본 발명은 이들의 실시예에 한정되는 것이 아니다.
실시예 1
본 실시예 1에서는 (111) 결정면을 표면으로 하는 (111) 규소 단결정 기판에 형성한 비화학양론적 조성의 탄화규소층, 육방정 III족 질화물 반도체 접합층, 육방정 III족 질화물 반도체층으로 이루어진 초격자 구조층을 포함하는 에피택셜 적층구조체로부터 발광 다이오드(LED)를 제조하는 경우를 예로 하여 본 발명을 구체적으로 설명한다.
본 실시예 1에서 제조한 반도체 LED(10)의 평면구조를 도 1에 모식적으로 나 타낸다. 또한, 도 2에는 도 1에 나타낸 LED(10)의 파선 Ⅱ-Ⅱ선에 따른 단면구조를 모식적으로 나타낸다.
LED(10)의 제조에는 (111) 결정면을 표면으로 하고 붕소(원소기호: B)를 첨가한 p형의 규소 단결정을 기판(101)으로서 사용했다. 기판(101)을 MBE 성장용 성장 챔버 내로 반송한 후, 약 5×10-7Pa의 고진공 중에서 기판(101)을 850℃로 가열했다. RHEED 패턴을 감시하면서 기판(101)의 표면을 이루는 (111) 결정면이 (7×7) 재배열 구조가 될 때까지 같은 온도로 계속해서 가열했다.
(7×7) 재배열 구조가 출현한 것을 확인한 후, 기판(101)을 MBE 성장 챔버 내에 수납한 채로 450℃로 강온했다. 그 다음, 기판(101)의 표면에 아세틸렌 가스를 블로잉하여 아세틸렌을 그 표면에 흡착시켰다. 아세틸렌 가스는 RHEED 패턴 상에서 기판(101)의 표면의 (7×7) 재배열 구조에 기인하는 전자회절 반점(spot)이 거의 소실될 때까지 계속해서 블로잉했다.
그 후, 아세틸렌 가스의 기판(101)의 표면으로의 블로잉을 정지하고, 기판(101)을 600℃로 승온했다. RHEED 패턴에 입방정 3C형의 탄화규소에 의한 스트리크(광조)가 출현할 때까지 같은 온도로 기판(101)을 유지하여, 규소 단결정 기판(101)의 표면에 탄화규소층(102)을 형성했다. 600℃에서 (111) 규소 단결정의 RHEED 패턴으로부터 구한 규소 단결정의 격자정수를 기초로, 형성한 탄화규소의 격자정수는 0.450nm으로 계산되었다. 탄화규소층(102)의 층두께는 약 2nm이고, 표면은 (111) 결정면이었다.
비화학양론적 조성의 탄화규소층(102) 상에는, 질소 플라즈마를 질소원으로 하는 MBE법에 따라 섬유아연석 결정형의 육방정 질화 알루미늄(AlN)층(103)을, 기판(101)의 온도를 720℃로 하여 형성했다. 질소 플라즈마는 고순도 질소 가스에 주파수 13.56MHz의 고주파와 자계를 인가하는 전자 사이클로트론 공명(ECR)형 장치를 이용해서 발생시켰다. MBE 성장 챔버를 약 1×10-6Pa의 고진공으로 유지하면서 질소 플라즈마 내의 원자상 질소(질소 라디칼)를 전기적 척력을 이용해서 추출하여 탄화규소층(102)의 표면에 분무했다. 본 발명에서 말하는 III족 질화물 반도체 접합층으로서 형성한 AlN층(103)의 층두께는 약 15nm이고, 표면은 {0001} 결정면이었다.
육방정의 AlN층(103) 상에는 720℃에서 MBE법에 따라 육방정의 제 1 n형 질화 갈륨(GaN)(104a)을 형성했다. 초격자 구조층(104)의 구성층인 제 1 n형 GaN층(104a)의 층두께는 10ML(약 2.6nm)로 했다. 제 1 n형 GaN층(104a)에는 초격자 구조층(104)을 구성하는 다른 구성층인 알루미늄(Al) 조성비를 0.10으로 한 제 1 n형 질화 알루미늄·갈륨 혼정(Al0.10Ga0.90N)(104b)을 접합시켜서 형성했다. 그 다음, 제 1 n형 Al0 .10Ga0 .90N 혼정층(104b)에는 제 2 n형 GaN층(104a)을 접합시켜서 형성했다. 제 2 n형 GaN층(104a)에는 제 2 Al0 .10Ga0 .90N 혼정층(104b)을 접합시켜서 형성했다. 제 2 Al0 .10Ga0 .90N 혼정층(104b) 상에는 제 3 n형 GaN층(104a) 및 제 3 n형 Al0 .10Ga0 .90N 혼정층(104b)을 더 형성하여 초격자 구조층(104)의 형성을 종료했다. 제 1 내지 제 3 n형 Al0 .10Ga0 .90N 혼정층(104b)의 층두께는 모두 10ML으로 했다.
초격자 구조층(104) 상에는 MBE법에 따라 규소를 도핑하면서, 층두께를 약 2200nm으로 한 n형 GaN으로 이루어진 하부 클래드층(105)을 형성했다. n형 GaN층(105)은 상기 초격자 구조층(104)을 통해 형성했기 때문에 표면조도는 r. m. s. 값으로 약 1.0nm으로 양호한 평탄성을 갖고 있었다.
하부 클래드층(105) 상에는 n형 GaN을 장벽층으로, n형 질화 갈륨·인듐 혼정(Ga0 .85In0 .15N)을 우물층으로 하여, 교대로 5주기에 걸쳐 적층시킨 구성으로 이루어진 다중 양자우물구조의 발광층(106)을 형성했다. 발광층(106)에는 p형 Al0.10Ga0.90N(층두께 약 90nm)로 이루어진 상부 클래드층(107)을 형성했다. 이것에 의해, n형 클래드층(105), n형 발광층(106) 및 p형 상부 클래드층(107)으로 pn접합형 더블 헤테로(DH) 접합구조의 발광부를 구성했다. 발광부를 이루는 p형 상부 클래드층(107) 상에는 p형 GaN(층두께 약 100nm)로 이루어진 콘택트층(108)을 더 형성하여 LED(10) 용도의 적층구조체(11)를 형성했다.
적층구조체(11)의 최표층을 이루는 p형 콘택트층(108)의 표면에는 금(원소기호: Au)과 니켈(원소기호: Ni) 산화물로 이루어진 p형 오믹(0hmic) 전극(109)을 형성했다. 한편 n형 오믹 전극(110)은 그 전극(110)을 형성하는 영역에 있는 발광층(106), 상부 클래드층(107) 및 콘택트층(108)을 일반적인 드라이 에칭 수단으로 제거한 후 형성했다. n형 오믹 전극(110)은 초격자 구조층(104)을 통하여 형성했기 때문에, 양호한 평탄성을 갖는 하부 클래드층(105)의 표면에 형성했다. 즉, LED(10)에서는 p형 오믹 전극(109)과 n형 오믹 전극(110)을 규소 단결정 기판(101) 에 대해서 동일한 표면측에 형성했다.
상기와 같이 제조한 LED칩(10)의 p형 및 n형 오믹 전극(109, 110) 사이에 소자작동 전류를 통류하여 발광 및 전기적 특성을 조사했다. LED(10)에 순방향으로 전류를 흐르게 하였더니, 주파장을 460nm으로 하는 청색광이 출사되었다. 순방향 전류를 20mA로 했을 때의 발광 강도는 약 2.2mW의 고강도로 되었다. 순방향으로 20mA의 전류를 통류했을 때의 순방향 전압(Vf)은 약 3.4V로 되었다. 또한, 비화학양론적 조성의 탄화규소층(102)을 완충층으로서 형성했기 때문에, 그 위에 결정성이 뛰어난 III족 질화물 반도체층으로 이루어진 초격자 구조층(104) 및 DH구조형의 발광부를 형성할 수 있었다. 이 때문에, 역방향 전류를 10㎂로 했을 때의 역방향 전압은 15V의 고전압이 되었다. 또한, 특히 결정성이 뛰어난 III족 질화물 반도체층으로 초격자 구조층(104) 및 발광부를 구성하므로, 국소적인 내압불량(local breakdown)이 거의 없는 역방향의 내전압성이 뛰어난 LED를 구성할 수 있었다.
실시예 2
본 실시예 2에서는 (001) 결정면을 표면으로 하는 (001) 규소 단결정 기판에 형성한 비화학양론적 조성의 탄화규소층, 입방정 III족 질화물 반도체 접합층, 및 입방정 III족 질화물 반도체층으로 이루어진 초격자 구조층을 포함하는 에피택셜 적층구조체로 발광 다이오드(LED)를 제조하는 경우를 예로 하여 본 발명을 구체적으로 설명한다.
본 실시예 2에서 제조한 반도체 LED(20)의 단면구조를 모식적으로 나타낸다.
LED(20)의 제조에는 (001) 결정면을 표면으로 하는 인(원소기호: P)을 첨가 한 n형 규소 단결정을 기판(201)으로서 사용했다. 기판(201)을 MBE 성장용 성장 챔버 내로 반송한 후, 약 5×10-7Pa의 고진공 중에서 기판(201)을 800℃로 가열했다. RHEED 패턴을 감시하면서 기판(201)의 표면을 이루는 (100) 결정면이 (2×1) 재배열 구조가 될 때까지 같은 온도로 계속해서 가열했다.
(2×2) 재배열 구조가 출현한 것을 확인한 후 기판(201)을 MBE 성장 챔버 내로 수납한 채로 420℃로 강온했다. 그 다음, 기판(201)의 표면에 아세틸렌 가스를 블로잉하고, 아울러 전자를 조사하면서 아세틸렌을 그 표면(10)에 흡착시켰다. 전자는 고진공으로 유지된 성장 챔버 내에 배치한 텅스텐(원소기호: W) 필라멘트를 통전 가열해서 발생시켰다. 전자는 가속 전압을 300V으로 해서 면적밀도 약 5×1012cm-2에서 조사했다. 아세틸렌 가스와 전자는 RHEED 패턴 상에서 기판(201) 표면의 (2×1) 재배열 구조에 기인하는 전자회절 반점이 거의 소멸될 때까지 계속해서 공급했다.
그 후, 규소 단결정 기판(201)을 550℃로 승온했다. 기판(201)의 온도가 550℃로 안정한 시점에서 전자를 기판(201)을 향해서 다시 조사하기 시작했다. RHEED 패턴에 입방정 3C형의 탄화규소에 따라 스트리크가 출현할 때까지 같은 온도로 기판(201)의 표면에 전자를 계속해서 조사하여, 규소 단결정 기판(201)의 표면에 3C형 입방정 탄화규소층(202)을 형성했다. 600℃에서, (001) 규소 단결정의 RHEED 패턴으로부터 구한 규소 단결정의 격자정수를 기초로, 형성한 탄화규소의 격자정수는 0.440nm로 계산되었다. 또한, 탄화규소층(202)의 RHEED 패턴에는 쌍정 및 적층결함 에 기인하는 이상 회절은 확인되지 않았다. 또한, 탄화규소층(202)의 층두께는 약 2nm이고, 동일 층(202)의 표면은 (001) 결정면으로 되었다.
비화학양론적 조성의 탄화규소층(202) 상에는 질소 플라즈마를 질소원으로 하는 MBE법에 따라 입방정 섬아연광 결정형의 질화 알루미늄(AlN)층(203)을 기판(201)의 온도를 700℃로 하여 형성했다. 질소 플라즈마는 고순도 질소 가스에 주파수 13.56MHz의 고주파와 자계를 인가하는 전자 사이클로트론 공명(ECR)형 장치를 이용해서 발생시켰다. MBE 성장 챔버를 약 1×10-6Pa의 고진공으로 유지하면서 질소 플라즈마 내의 원자상 질소(질소 라디칼)를 전기적 척력을 이용해서 추출하여 탄화규소층(202)의 표면에 분무했다. 본 발명에서 말하는 III족 질화물 반도체 접합층인 AlN층(203)의 층두께는 약 8nm으로 했다. AlN층(203)은 (001) 결정면을 표면으로 하는 단결정층이었다.
입방정(cubic)의 AlN층(203)의 표면의 (001) 결정면 상에는 700℃에서 MBE법에 따라 입방정의 제 1 n형 질화 갈륨(GaN)(204a)을 형성했다. 초격자 구조층(204)의 구성층인 제 1 n형 GaN층(204a)의 층두께는 15ML(약 3.9nm)으로 했다. 제 1 n형 GaN층(204a)에는 초격자 구조층(204)을 구성하는 다른 구성층인 갈륨(Ga) 조성비를 0.95로 한 제 1 n형 질화 갈륨·인듐 혼정(Ga0.95In0.05N)(204b)을 접합시켜서 형성했다. 그 다음, 제 1 n형 Ga0 .95In0 .05N 혼정층(204b)에는 제 2 n형 GaN층(204a)을 접합시켜서 형성했다. 제 2 n형 GaN층(204a)에는 제 2 Ga0 .95In0 .05N 혼정층(204b)을 접합 시켜서 형성했다. 제 2 Ga0 .95In0 .05N 혼정층(204b) 상에는 제 3 n형 GaN층(204a) 및 제 3 n형 Ga0 .95In0 .05N 혼정층(204b)을 더 형성하여, 초격자 구조층(204)의 형성을 종료했다. 제 1 내지 제 3 n형 Ga0 .95In0 .05N 혼정층(204b)의 층두께는 모두 10ML으로 했다.
초격자 구조층(204)의 최표층을 이루는 (001) 결정면을 표면으로 하는 n형 Ga0.95In0.05N 혼정층(204b) 상에는 MBE법에 따라 규소를 도핑하면서 층두께를 약 1800nm로 하는 입방정이고 n형 GaN으로 이루어진 하부 클래드층(205)을 형성했다. n형 GaN층(205)은 상기 초격자 구조층(204)을 통해 형성했기 때문에, 표면조도 r. m. s.로 해서 약 1.2nm으로 양호한 평탄성을 갖고 있었다.
하부 클래드층(205) 상에는 입방정의 n형 GaN 장벽층과 입방정의 n형 질화 갈륨·인듐 혼정(Ga0 .85In0 .15N) 우물층의 5쌍 구성으로 이루어진 다중양자 우물구조의 발광층(206)을 MBE법에 따라 700℃에서 형성했다. 발광층(206)에는 층두께를 약 100nm으로 하는 입방정이고 p형 Al0 .10Ga0 .90N으로 이루어진 상부 클래드층(207)을 형성했다. 이것에 의해, n형 클래드층(205), n형 발광층(206) 및 p형 상부 클래드층(207)으로 pn접합형 더블 헤테로(DH) 접합구조의 발광부를 구성했다. 발광부를 이루는 p형 상부 클래드층(207) 상에는, 층두께를 약 90nm로 하는 입방정의 p형 GaN으로 이루어진 콘택트층(208)을 MBE법으로 더 형성하여 LED(20) 용도의 적층구조체(21)를 형성했다.
적층구조체(21)의 최표층을 이루는 p형 콘택트층(208)의 표면의 중앙에는 금(Au)과 니켈(Ni) 산화물로 이루어진 p형 오믹 전극(209)을 형성했다. 한편 n형 오믹 전극(210)은 n형 규소 단결정 기판(201)의 이면의 전면에 금진공 증착막을 형성하여 구성했다.
상기와 같이 형성된 LED칩(20)의 p형 및 n형 오믹 전극(209, 210) 사이에 소자작동 전류를 통류시켜 발광 및 전기적 특성을 조사했다. LED(20)에 순방향으로 전류를 흐르게 하였더니, 주파장을 465nm으로 하는 청색광이 출사되었다. 순방향전류를 20mA으로 했을 때의 발광 강도는 약 2.0mW의 고강도가 되었다. 순방향으로 20mA의 전류를 통류시켰을 때의 순방향 전압(Vf)은 약 3.3V가 되었다. 또한, 비화학양론적 조성의 탄화규소층(202)을 완충층으로서 형성했기 때문에, 그 위에 결정성이 뛰어난 III족 질화물 반도체층으로 이루어진 초격자 구조층(204) 및 DH구조형의 발광부가 형성되었다. 이 때문에, 역방향 전류를 10㎂으로 했을 때의 역방향 전압은 15V의 고전압이 되었다. 또한, 특히 결정성이 뛰어난 III족 질화물 반도체층으로 초격자 구조층(204) 및 발광부를 구성하므로, 국소적인 내압불량이 거의 없는 역방향의 내전압성이 뛰어난 LED를 구성할 수 있었다.
실시예 3
금속 알루미늄막을 질화함으로써 형성한 질화 알루미늄으로 이루어진 III족 질화물 반도체 접합층을 구비한 LED를 구성하는 경우를 예로 하여 본 발명의 내용을 구체적으로 설명한다.
상기 실시예 1에 기재된 바와 같이 (111) 결정면을 표면으로 하는 (111) 규 소 단결정 기판 상에 입방정 3C형의 탄화규소층을 형성했다. 그 다음, 격자정수를 0.450nm으로 하는 탄화규소층의 (111) 결정면으로 이루어진 표면에 MBE 성장 챔버 내에서 알루미늄(Al)의 빔(beam)을 조사하여 Al피막을 형성했다. Al 피막의 막두께는 약 3nm로 했다.
다음으로, MBE 성장용 챔버에 구비된 ECR(전자 사이클로트론 공명)형 고주파(RF) 플라즈마 발생장치를 이용해서 질소 플라즈마를 동일 챔버 내에 발생시켰다. 가열 후, 질소 플라즈마 중의 질소 라디칼을 선택적으로 추출하여, 상기 Al 피막에 조사하여 이것을 질화시켰다. 질화에 의해 형성된 AlN막은 RHEED 패턴으로부터 육방정인 것이 확인되었다.
Al 피막을 질화해서 형성한 육방정 AlN층을 III족 질화물 반도체 접합층으로하고, 그 위에는 상기 실시예 1에 기재된 바와 같은 구성으로 이루어진 초격자 구조층, n형 하부 클래드층, n형 발광층, p형 상부 클래드층 및 p형 콘택트층을 순차 적층시켜서 LED용도의 적층구조체를 형성했다. 질화에 의해 형성한 AlN층을 III족 질화물 반도체 접합층으로서 사용함으로써, 그 위에 형성한 상기 초격자 구조층 등을 구성하는 III족 질화물 반도체층은 모두 육방정 정계로 획일적으로 통일된 것이 되었다. 전자회절 분석 및 일반적인 단면 TEM(투과 전자현미경) 관찰에 따르면, 이들 각 층의 표면은 (0001) 결정면이고, 또한 그 각 층의 내부에는 입방정의 결정 덩어리의 존재는 거의 확인되지 않았다.
질화에 따라 형성한 육방정 AlN층을 III족 질화물 반도체 접합층으로서 구비한 상기 적층구조체에는, 상기 실시예 1에 기재된 바와 같이 p형 및 n형 오믹 전극 을 형성하여 LED를 구성했다.
LED에 20mA의 순방향 전류를 통류했을 때의 발광 파장은 상기 실시예에 기재된 LED와 거의 동일한 약 460nm이었다. 또한, Al 피막의 질화에 따라 형성한 정계가 육방정으로 획일적으로 통일된 AlN층을 III족 질화물 반도체 접합층(20)으로서 사용했기 때문에, 입방정의 결정 덩어리의 혼재가 없는 육방정 III족 질화물 반도체 결정으로 발광층이 형성되어 있으므로, LED칩간의 발광파장은 균일했다.
본 발명의 반도체 소자는 기판을 규소 단결정으로 해서 그 기판 상에 형성된 격자정수가 0.436nm을 초과하고 0.460nm 이하로 하는 조성적으로 규소를 풍부하게 함유하는 비화학양론적 조성의 입방정 탄화규소로 완충층을 구성하고, 그 완충층 상에는 AlXGaYInZN1 -αMα로 이루어진 III족 질화물 반도체 접합층을 형성하고, 상기 III족 질화물 반도체 접합층 상에 III족 질화물 반도체로 이루어진 초격자 구조층을 더 형성한 적층구성을 이용하여 반도체 소자를 얻으므로, 결정성이 뛰어난 양질이고, 또한 표면의 평탄성이 뛰어난 III족 질화물 반도체층을 얻을 수 있고, 따라서 고성능 반도체 소자로 된다.

Claims (16)

  1. 규소 단결정 기판, 상기 기판의 표면에 형성된 탄화규소층, 상기 탄화규소층에 접해서 형성된 III족 질화물 반도체 접합층 및 상기 III족 질화물 반도체 접합층 상에 III족 질화물 반도체로 이루어진 초격자 구조층을 구비한 반도체 소자로서:
    상기 탄화규소층은 입방정이고 격자정수가 0.436nm를 초과하고 0.460nm 이하인 조성적으로 규소를 풍부하게 함유하는 비화학양론적 조성의 층이고, 상기 III족 질화물 반도체 접합층은 조성이 AlXGaYInZN1 -αMα(0≤X, Y, Z≤1, X+Y+Z=1, 0≤α<1, M은 질소 이외의 제 V 족 원소이다.)인 것을 특징으로 하는 반도체 소자.
  2. 제 1 항에 있어서, 상기 III족 질화물 반도체로 이루어진 초격자 구조층은 알루미늄(Al) 조성을 달리한 질화 알루미늄·갈륨(AlXGa1 - XN: 0≤X≤1)층을 교대로 적층한 층인 것을 특징으로 하는 반도체 소자.
  3. 제 2 항에 있어서, 알루미늄 조성을 달리한 질화 알루미늄·갈륨층에서 알루미늄 조성을 작게 한 층이 상기 III족 질화물 반도체 접합층에 접하여 있는 것을 특징으로 하는 반도체 소자.
  4. 제 1 항에 있어서, 상기 III족 질화물 반도체로 이루어진 초격자 구조층은 갈륨(Ga) 조성을 달리한 질화 갈륨·인듐(GaQIn1 - QN: 0≤Q≤1)층을 교대로 적층한 층인 것을 특징으로 하는 반도체 소자.
  5. 제 4 항에 있어서, 갈륨 조성을 달리한 질화 갈륨·인듐층에서 갈륨 조성을 크게 한 층이 III족 질화물 반도체 접합층에 접하여 있는 것을 특징으로 하는 반도체 소자.
  6. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서, 상기 III족 질화물 반도체로 이루어진 초격자 구조층은 막두께가 5ML∼30ML의 범위 내인 것을 특징으로 하는 반도체 소자.
  7. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서, 상기 규소 단결정 기판은 표면을 {111} 결정면으로 하는 기판이고, 상기 III족 질화물 반도체 접합층은 육방정의 섬유아연석 결정형 질화 알루미늄(AlN)층인 것을 특징으로 하는 반도체 소자.
  8. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서, 상기 규소 단결정 기판은 표면을 {001} 결정면으로 하는 기판이고, 상기 III족 질화물 반도체 접합층은 입방정의 섬아연광 결정형 질화 알루미늄(AlN)층인 것을 특징으로 하는 반도체 소자.
  9. (1) 규소 단결정 기판의 표면에 탄화수소 가스를 블로잉하여 기판의 표면에
    탄화수소를 흡착시키는 공정, (2) 흡착시킨 온도 이상의 온도로 규소 단결정 기판을 가열하여 규소 단결정 기판의 표면에 격자정수를 0.436nm을 초과하고 0.460nm 이하로 하는 조성적으로 규소를 풍부하게 함유하는 비화학양론적 조성의 입방정 탄화규소층을 형성하는 공정, (3) 탄화규소층의 표면에 제 V 족 원소를 함유하는 기체와 제 III 족 원소를 함유하는 기체를 공급하여 III족 질화물 반도체 접합층을 형성하는 공정, 및 (4) III족 질화물 반도체 접합층 상에 III족 질화물 반도체로 이루어진 초격자 구조층을 형성하는 공정을 포함하는 것을 특징으로 하는 반도체 소자의 제조방법.
  10. 제 9 항에 있어서, 상기 규소 단결정 기판을 표면을 {111} 결정면으로 하는 기판으로 하고, 상기 기판 표면에 형성하는 탄화규소층을 표면을 {111} 결정면으로 하는 층으로 하고, 상기 III족 질화물 반도체 접합층을 육방정의 층으로 하고, 상기 III족 질화물 반도체로 이루어진 초격자 구조층을 육방정의 층으로 하는 것을 특징으로 하는 반도체 소자의 제조방법.
  11. 제 9 항에 있어서, 상기 규소 단결정 기판을 표면을 {001} 결정면으로 하는 기판으로 하고, 상기 기판 표면에 형성하는 탄화규소층을 표면을 {001} 결정면으로 하는 층으로 하고, 상기 III족 질화물 반도체 접합층을 입방정의 층으로 하고, 상 기 III족 질화물 반도체로 이루어진 초격자 구조층을 입방정의 층으로 하는 것을 특징으로 하는 반도체 소자의 제조방법.
  12. 제 9 항 내지 제 11 항 중 어느 한 항에 있어서, 상기 (3)의 공정에 있어서, 탄화규소층의 표면에 제 III 족 원소를 함유하는 기체로서 알루미늄을 함유하는 기체와 제 V 족 원소를 함유하는 기체로서 질소를 함유하는 원료를 공급하여 질화 알루미늄으로 이루어진 III족 질화물 반도체 접합층을 형성하는 것을 특징으로 하는 반도체 소자의 제조방법.
  13. 제 9 항 내지 제 12 항 중 어느 한 항에 있어서, 상기 (3)의 공정을 (3a) 탄화규소층의 표면에 제 III 족 원소를 함유하는 기체를 공급해서 제 III 족 원소를 함유하는 층을 형성하는 공정과, (3b) 제 III 족 원소를 함유하는 층을 질화해서 III족 질화물 반도체 접합층으로서 제 III 족 원소의 질화층을 형성하는 공정으로 하는 것을 특징으로 하는 반도체 소자의 제조방법.
  14. 제 13 항에 있어서, 상기 (3a)의 공정에 있어서, 탄화규소층의 표면에 제 III 족 원소를 함유하는 기체로서 알루미늄을 함유하는 기체를 공급해서 알루미늄층을 형성하는 것을 특징으로 하는 반도체 소자의 제조방법.
  15. 제 9 항 내지 제 14 항 중 어느 한 항에 있어서, 상기 (1)의 공정을 (1a) 규 소 단결정 기판의 표면에 탄화수소 가스를 블로잉함과 아울러 전자를 조사해서 기판의 표면에 탄화수소를 흡착시키는 공정으로 하는 것을 특징으로 하는 반도체 소자의 제조방법.
  16. 제 9 항 내지 제 14 항 중 어느 한 항에 있어서, 상기 (1) 및 (2)의 공정을 (1b) 규소 단결정 기판의 표면에 탄화수소를 흡착시킨 후, 전자를 조사하면서 탄화수소를 흡착시킨 온도 이상의 온도로 규소 단결정 기판을 가열하여, 규소 단결정 기판의 표면에 격자정수가 0.436nm을 초과하고 0.460nm 이하로 하는 조성적으로 규소를 풍부하게 함유하는 비화학양론적 조성의 입방정 탄화규소층을 형성하는 공정으로 하는 것을 특징으로 하는 반도체 소자의 제조방법.
KR1020087005175A 2005-08-08 2006-08-07 반도체 소자 및 그 제조방법 KR101000375B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005229426A JP4913375B2 (ja) 2005-08-08 2005-08-08 半導体素子の製造方法
JPJP-P-2005-00229426 2005-08-08

Publications (2)

Publication Number Publication Date
KR20080037697A true KR20080037697A (ko) 2008-04-30
KR101000375B1 KR101000375B1 (ko) 2010-12-13

Family

ID=37727472

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020087005175A KR101000375B1 (ko) 2005-08-08 2006-08-07 반도체 소자 및 그 제조방법

Country Status (5)

Country Link
US (2) US8043977B2 (ko)
JP (1) JP4913375B2 (ko)
KR (1) KR101000375B1 (ko)
TW (1) TWI316769B (ko)
WO (1) WO2007018299A1 (ko)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007087992A (ja) * 2005-09-20 2007-04-05 Showa Denko Kk 半導体素子および半導体素子製造方法
US7888248B2 (en) * 2007-07-13 2011-02-15 Northrop Grumman Systems Corporation Method of producing large area SiC substrates
CN101918624A (zh) * 2008-01-16 2010-12-15 国立大学法人东京农工大学 具有a1系ⅲ族氮化物单晶层的层叠体的制造方法、通过该制法制得的层叠体、使用该层叠体的a1系ⅲ族氮化物单晶基板的制造方法及氮化铝单晶基板
US20090220801A1 (en) * 2008-02-29 2009-09-03 Brian Wagner Method and apparatus for growth of high purity 6h-sic single crystal
JP5513763B2 (ja) * 2009-03-27 2014-06-04 学校法人同志社 シリコン基板上にＳｉ３Ｎ４へテロエピタキシャルバッファ層を有する窒化シリコン基板の作製方法および装置
JP4681684B1 (ja) * 2009-08-24 2011-05-11 Ｄｏｗａエレクトロニクス株式会社 窒化物半導体素子およびその製造方法
EP2565906A4 (en) * 2010-04-28 2013-12-04 Ngk Insulators Ltd EPITACTIC SUBSTRATE AND METHOD FOR PRODUCING THE EPITACTIC SUBSTRATE
JP5817127B2 (ja) * 2011-01-21 2015-11-18 株式会社Sumco 半導体基板及びその製造方法
CN102916098B (zh) * 2011-08-01 2016-01-06 展晶科技(深圳)有限公司 发光二极管晶粒及其制作方法
US10453996B2 (en) * 2012-05-04 2019-10-22 Stc.Unm Growth of cubic crystalline phase structure on silicon substrates and devices comprising the cubic crystalline phase structure
US10957816B2 (en) 2013-02-05 2021-03-23 International Business Machines Corporation Thin film wafer transfer and structure for electronic devices
US8916451B2 (en) 2013-02-05 2014-12-23 International Business Machines Corporation Thin film wafer transfer and structure for electronic devices
US9059013B2 (en) 2013-03-21 2015-06-16 International Business Machines Corporation Self-formation of high-density arrays of nanostructures
TW201511328A (zh) * 2013-09-13 2015-03-16 Lextar Electronics Corp 發光二極體
TWI550902B (zh) * 2014-04-02 2016-09-21 國立交通大學 發光二極體元件
TWI566430B (zh) * 2015-05-06 2017-01-11 嘉晶電子股份有限公司 氮化物半導體結構
US10027086B2 (en) * 2016-04-21 2018-07-17 Board Of Trustees Of The University Of Illinois Maximizing cubic phase group III-nitride on patterned silicon
WO2018177552A1 (en) * 2017-03-31 2018-10-04 Cambridge Enterprise Limited Zincblende structure group iii-nitride
US10858569B2 (en) 2018-12-13 2020-12-08 American Cementing, Llc Methods for cementing well bores using cleaning fluids with nut shells

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS553834A (en) 1978-06-23 1980-01-11 Yasuko Shiomi Hand shower with water-stop valve
JPH0831419B2 (ja) * 1990-12-25 1996-03-27 名古屋大学長 単結晶珪素基板上への化合物半導体単結晶の作製方法
US5326069A (en) 1992-10-28 1994-07-05 Burton Mechanical Contractors, Inc. Vacuum toilet system and discharge valve thereof
JP3198678B2 (ja) 1992-10-29 2001-08-13 豊田合成株式会社 窒素−３族元素化合物半導体発光素子
JP2657743B2 (ja) 1992-10-29 1997-09-24 豊田合成株式会社 窒素−３族元素化合物半導体発光素子
JP3243111B2 (ja) 1993-03-15 2002-01-07 株式会社東芝 化合物半導体素子
JP3575618B2 (ja) 1993-04-28 2004-10-13 豊田合成株式会社 窒化ガリウム系化合物半導体膜の結晶成長方法
JPH07172997A (ja) * 1993-12-16 1995-07-11 Matsushita Electric Ind Co Ltd 炭化珪素薄膜の製造方法及び製造装置
US5679152A (en) 1994-01-27 1997-10-21 Advanced Technology Materials, Inc. Method of making a single crystals Ga*N article
JP3239622B2 (ja) * 1994-08-12 2001-12-17 松下電器産業株式会社 半導体薄膜の形成方法
US5563428A (en) 1995-01-30 1996-10-08 Ek; Bruce A. Layered structure of a substrate, a dielectric layer and a single crystal layer
JP3735145B2 (ja) * 1995-09-14 2006-01-18 松下電器産業株式会社 炭化珪素薄膜およびその製造方法
JPH09275226A (ja) 1996-02-09 1997-10-21 Matsushita Electric Ind Co Ltd 半導体発光素子、半導体受光素子及びその製造方法
JP3179346B2 (ja) * 1996-08-27 2001-06-25 松下電子工業株式会社 窒化ガリウム結晶の製造方法
AU747260B2 (en) 1997-07-25 2002-05-09 Nichia Chemical Industries, Ltd. Nitride semiconductor device
JP3744211B2 (ja) * 1997-09-01 2006-02-08 日亜化学工業株式会社 窒化物半導体素子
JP3859356B2 (ja) 1998-05-21 2006-12-20 日亜化学工業株式会社 窒化物半導体素子の製造方法
US6255198B1 (en) 1998-11-24 2001-07-03 North Carolina State University Methods of fabricating gallium nitride microelectronic layers on silicon layers and gallium nitride microelectronic structures formed thereby
US6177688B1 (en) 1998-11-24 2001-01-23 North Carolina State University Pendeoepitaxial gallium nitride semiconductor layers on silcon carbide substrates
JP2001002632A (ja) 1999-06-17 2001-01-09 Lion Corp α−スルホ脂肪酸アルキルエステル塩の製造方法
JP2001102632A (ja) * 1999-10-01 2001-04-13 Advantest Corp 化合物半導体装置及びその製造方法
DE19955747A1 (de) 1999-11-19 2001-05-23 Osram Opto Semiconductors Gmbh Optische Halbleitervorrichtung mit Mehrfach-Quantentopf-Struktur
US6534797B1 (en) * 2000-11-03 2003-03-18 Cree, Inc. Group III nitride light emitting devices with gallium-free layers
US6649287B2 (en) * 2000-12-14 2003-11-18 Nitronex Corporation Gallium nitride materials and methods
US6777253B2 (en) * 2000-12-20 2004-08-17 Matsushita Electric Industrial Co., Ltd. Method for fabricating semiconductor, method for fabricating semiconductor substrate, and semiconductor light emitting device
JP4749583B2 (ja) 2001-03-30 2011-08-17 豊田合成株式会社 半導体基板の製造方法
JP4749584B2 (ja) 2001-03-30 2011-08-17 株式会社豊田中央研究所 半導体基板の製造方法
US6958497B2 (en) 2001-05-30 2005-10-25 Cree, Inc. Group III nitride based light emitting diode structures with a quantum well and superlattice, group III nitride based quantum well structures and group III nitride based superlattice structures
WO2003035945A2 (en) 2001-10-26 2003-05-01 Ammono Sp. Zo.O. Substrate for epitaxy
TW574762B (en) 2002-10-16 2004-02-01 Univ Nat Cheng Kung Method for growing monocrystal GaN on silicon substrate
US7253451B2 (en) * 2004-11-29 2007-08-07 Epivalley Co., Ltd. III-nitride semiconductor light emitting device

Also Published As

Publication number Publication date
JP4913375B2 (ja) 2012-04-11
WO2007018299A1 (ja) 2007-02-15
JP2007048817A (ja) 2007-02-22
US8222674B2 (en) 2012-07-17
TWI316769B (en) 2009-11-01
US8043977B2 (en) 2011-10-25
US20120007050A1 (en) 2012-01-12
US20090127583A1 (en) 2009-05-21
KR101000375B1 (ko) 2010-12-13
TW200715617A (en) 2007-04-16

Similar Documents

Publication Publication Date Title
KR101000375B1 (ko) 반도체 소자 및 그 제조방법
Davis Thin films and devices of diamond, silicon carbide and gallium nitride
JP4189386B2 (ja) 窒化物半導体結晶層の成長方法および窒化物半導体発光素子の製法
JP3760997B2 (ja) 半導体基体
Wu et al. Influence of Si-doping on the characteristics of InGaN-GaN multiple quantum-well blue light emitting diodes
KR101238459B1 (ko) 질화물 반도체 발광 소자
US20040094756A1 (en) Method for fabricating light-emitting diode using nanosize nitride semiconductor multiple quantum wells
JP2016145144A (ja) ダイヤモンド積層構造、ダイヤモンド半導体形成用基板、ダイヤモンド半導体装置およびダイヤモンド積層構造の製造方法
US7989926B2 (en) Semiconductor device including non-stoichiometric silicon carbide layer and method of fabrication thereof
EP0468814B1 (en) Ultraviolet semiconductor laser and method of manufacturing the same
JP2007087992A (ja) 半導体素子および半導体素子製造方法
JP2007073873A (ja) 半導体素子
JP5286396B2 (ja) 半導体素子
JP3772816B2 (ja) 窒化ガリウム結晶基板、その製造方法、窒化ガリウム系半導体素子および発光ダイオード
US11162188B2 (en) Method for producing a crystalline layer in a III-N compound by van der Waals epitaxy from graphene
JP2004115305A (ja) 窒化ガリウム単結晶基板、その製造方法、窒化ガリウム系半導体素子および発光ダイオード
JP2002231996A (ja) ダイヤモンド紫外光発光素子
JP4122871B2 (ja) リン化硼素層の製造方法及びリン化硼素系半導体素子
JP2007103955A (ja) 窒化物半導体素子および窒化物半導体結晶層の成長方法
CN115332407A (zh) 一种发光二极管外延片及其制备方法
JP4609917B2 (ja) 窒化アルミニウムガリウム層の製造方法、ｉｉｉ族窒化物半導体発光素子の製造方法およびｉｉｉ族窒化物半導体発光素子
CN109148658B (zh) PLD结合MOCVD法在Si衬底上生长AlGaN基的紫外LED结构及制备方法
JP3985312B2 (ja) Ｉｉｉ族窒化物半導体層の製造方法
JP2000022211A (ja) Ｉｉｉ族窒化物半導体発光素子基板
JP4770060B2 (ja) 窒化物系半導体光素子の作製方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20131118

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20141120

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20151118

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee