JP2008258561A - 窒化物半導体単結晶 - Google Patents

窒化物半導体単結晶 Download PDF

Info

Publication number
JP2008258561A
JP2008258561A JP2007239008A JP2007239008A JP2008258561A JP 2008258561 A JP2008258561 A JP 2008258561A JP 2007239008 A JP2007239008 A JP 2007239008A JP 2007239008 A JP2007239008 A JP 2007239008A JP 2008258561 A JP2008258561 A JP 2008258561A
Authority
JP
Japan
Prior art keywords
single crystal
buffer layer
substrate
aln
nitride semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007239008A
Other languages
English (en)
Other versions
JP4907476B2 (ja
Inventor
Yoshihisa Abe
芳久 阿部
Jun Komiyama
純 小宮山
Shunichi Suzuki
俊一 鈴木
Akira Yoshida
晃 吉田
Hideo Nakanishi
秀夫 中西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Coorstek KK
Original Assignee
Covalent Materials Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Covalent Materials Corp filed Critical Covalent Materials Corp
Priority to JP2007239008A priority Critical patent/JP4907476B2/ja
Priority to US12/040,020 priority patent/US20080224268A1/en
Publication of JP2008258561A publication Critical patent/JP2008258561A/ja
Application granted granted Critical
Publication of JP4907476B2 publication Critical patent/JP4907476B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Led Devices (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

【課題】Si基板上に、半極性面である(10-1m)面(m:自然数)の窒化物半導体膜が厚さ1μm以上で形成され、発光デバイスにも好適に用いることができる窒化物半導体単結晶を提供する。
【解決手段】Si(100)に対して、<100>から<110>方向へのオフカット角度が1〜35°であるSi基板1上に、SiCまたはBPのいずれか1種以上からなるバッファー層2a(2b)およびAlNバッファー層3を介して、GaN(10-1m)、AlN(10-1m)またはInN(10-1m)からなる単結晶膜4、あるいはまた、GaN(10-1m)およびAlN(10-1m)の超格子構造を形成する。
【選択図】図1

Description

本発明は、発光ダイオード、レーザ発光素子、高速高温動作可能電子素子等に好適に用いられる窒化ガリウム(GaN)および窒化アルミニウム(AlN)等からなる窒化物半導体単結晶に関する。
GaNやAlNに代表される窒化物半導体は、広いバンドギャップを有しており、高い電子移動度、高い耐熱性等の優れた特性を有する化合物半導体として、発光ダイオード、レーザ発光素子、また、高速高温動作可能電子素子等への応用が期待されている材料である。
前記窒化物半導体は、融点が高く、窒素の平衡蒸気圧が非常に高いため、融液からのバルク結晶成長は容易でない。このため、単結晶は、異種基板上へのヘテロエピタキシャル成長により作製されている。
従来、GaN(0001)またはAlN(0001)単結晶膜は、サファイア(0001)、6H−SiC(0001)、Si(111)等の基板上に、バッファー層を介して形成されていた。
これらの基板の中でも、Si基板は、他の基板に比べて、結晶性に優れ、広面積で得られ、低価格であることから、窒化物半導体の製造コストを低減することができ、好適であるとされていた。
また、Si基板上への窒化物半導体膜の形成は、現在のシリコンテクノロジーを継承することができるため、産業技術の開発コストにおける優位性からも、実用化が求められている。
しかしながら、Si基板上への窒化物半導体単結晶の成膜に際しては、Siと窒化物半導体との熱膨張係数の相違により、窒化物半導体単結晶膜に割れが生じ、また、Siと窒化物半導体との結晶格子定数の差に起因して、多数の結晶欠陥が生じるため、厚さ1μm以上の単結晶膜を形成することは困難であった。
このため、Si基板上に窒化物半導体単結晶を成膜する場合、適当なバッファー層を介して形成する必要がある。
このようなバッファー層としては、例えば、Si(110)基板上に3C−SiC(111)を成膜した場合、Si(111)基板を用いた場合よりも、Siと3C−SiCとの格子不整合が緩和され、3C−SiC(111)の結晶性が向上することが知られている(例えば、特許文献1参照)。
また、AlNおよびGaNの超格子構造や3C−SiC(111)層を採用することも提案されている。
また、非特許文献1には、Si(001)基板上に、GaN(10-12)を形成する際、Si基板のオフカット角度を2〜6°とすることにより、配向性を示すことが開示されている。
特開2005−223206号公報 Applied Physics Letters, vol.84, No.23, 2004年7月7日,p.4747〜4749
しかしながら、窒化物半導体を発光デバイスに利用する際においては、上記のような基板やバッファー層を採用した場合であっても、上記(0001)面の窒化物半導体単結晶では、電子の正孔の再結合が結晶の自発分極により阻害され、発光効率が低下するという課題を有していた。
また、上記非特許文献1記載のGaN(10-12)は、バッファー層を介しておらず、配向性は良好とは言えないものであった。
このため、発光効率の向上の観点から、発光デバイスに適した窒化物半導体単結晶としては、無極性の結晶面である(10-10)や(11-20)面、あるいはまた、半極性面である(10-1m)や(11-2n)(ここで、m:自然数、n:2以上の自然数;以下、同様)等を用いることが求められている。
これに対して、本発明者らは、GaN(10-1m)、AlN(10-1m)等の窒化物半導体膜を形成するにあたり、上述したSi(100)にオフカットを施した基板上に形成した3C−SiCまたはBPバッファー層を利用することに着目し、前記窒化物半導体膜を厚さ1μm以上で形成することができることを見出した。
すなわち、本発明は、上記技術的課題を解決するためになされたものであり、Si基板上に、半極性面である(10-1m)面の窒化物半導体膜が厚さ1μm以上で形成され、発光デバイスにも好適に用いることができる窒化物半導体単結晶を提供することを目的とするものである。
本発明に係る窒化物半導体単結晶は、Si(100)に対して、<100>から<110>方向へのオフカット角度が1〜35°であるSi基板上に、SiCまたはBPのいずれか1種以上からなるバッファー層およびAlNバッファー層を介して形成され、GaN(10-1m)、AlN(10-1m)またはInN(10-1m)(m:自然数)からなることを特徴とする。
上記のような構成によれば、Si基板上に、厚さ1μm以上で、結晶性に優れた(10-1m)面の窒化物半導体単結晶を形成することができる。
また、本発明に係る他の態様の窒化物半導体単結晶は、Si(100)に対して、<100>から<110>方向へのオフカット角度が1〜35°であるSi基板上に、SiCまたはBPのいずれか1種以上からなるバッファー層およびAlNバッファー層を介して形成され、GaNおよびAlNの超格子構造からなることを特徴とする。
このように、GaNおよびAlNの超格子構造を形成することにより、窒化物半導体単結晶の結晶性をより一層向上させることができる。
好ましくは、前記Si基板のオフカット角度は、7〜9°である。
上述したとおり、本発明によれば、Si基板上に、半極性の結晶面である(10-1m)面の結晶性に優れたGaN、AlNまたはInN単結晶膜を厚さ1μm以上で得ることができる。
さらに、GaNおよびAlNの超格子構造を形成することにより、窒化物半導体単結晶の結晶性をより一層向上させることができる。
したがって、本発明に係る窒化物半導体単結晶は、発光ダイオード、レーザ発光素子、高速高温動作可能電子素子等に好適に用いることができ、特に、発光デバイスに好適であり、これらの素子機能の向上を図ることができる。
以下、本発明を、図面を参照して、より詳細に説明する。
図1〜3に、本発明に係る窒化物半導体単結晶を形成する際の層構造の一例の概略を示す。
図1に示す窒化物半導体単結晶は、Si単結晶基板1上に、SiCバッファー層2aと、AlNバッファー層3を介して形成されたGaN、AlNまたはInN単結晶4である。
また、図2に示す窒化物半導体単結晶は、前記SiCバッファー層2aに代えて、BPバッファー層2bが形成されている以外は、図1と同様の構成からなる。
さらに、図3に示す窒化物半導体単結晶は、SiCバッファー層2aおよびBPバッファー層2bが形成されており、それ以外は、図1と同様の構成からなる。
これらの窒化物半導体単結晶は、Si単結晶基板として、Si(100)に対して、その法線<100>から<110>方向に1〜35°オフカットを施した基板を用い、その上に3C−SiCまたはBPのいずれか1種以上からなるバッファー層を形成することにより、結晶性に優れた(10-1m)面の単結晶として得られるものである。
また、この(10-1m)面の窒化物半導体単結晶は、Si基板上に形成されることにより、従来のSi半導体製造プロセスにおいて用いられている装置および技術を利用することができ、大口径かつ低コストで得ることができるという利点も有している。
本発明において用いられるSi単結晶基板は、その製造方法は、特に限定されない。チョクラルスキー(CZ)法により製造されたものであっても、フローティングゾーン(FZ)法により製造されたものであってもよく、また、これらのSi単結晶基板に気相成長法によりSi単結晶層をエピタキシャル成長させたもの(Siエピ基板)であってもよい。
前記Si基板のオフカット角度は、<100>から<110>方向に1〜35°であることが好ましい。
前記オフカット角度が1°未満である場合、SiCまたはBPのバッファー層を介して成長する窒化物は非極性面に配向せず、(0001)配向してしまう。
一方、前記オフカット角度が、35°を超える場合、ほぼSi(111)であり、SiCまたはBPのバッファー層を介して成長する窒化物は(0001)配向してしまう。
前記オフカット角度は、好ましくは、8°±1.0°、すなわち、7〜9°である。
より好ましくは、8°であるが、加工精度を考慮して、±1.0°を許容範囲としたものである。
このようなSi基板を用いることにより、全面における窒化物半導体単結晶膜の割れおよび結晶欠陥を抑制することができ、結晶性に優れた(10-1m)面の窒化物半導体単結晶を厚さ1μm以上で得ることができる。
なお、このオフカット角度のときは、m=2である。
前記Si(100)オフカット基板は、その上にSiCまたはBPのいずれか1種以上からなるバッファー層を形成する前に、水素ガス等によるクリーニングにより、表面の自然酸化膜を除去し、清浄な状態にしておくことが好ましい。
さらに、前記Si基板は、1000〜1350℃で、プロパン等の炭化水素系ガスを用いて熱処理することにより、表面を炭化しておくことが好ましい。
このような炭化処理を予め施しておくことにより、SiCバッファー層形成時に、Si基板表面からのSiの脱離を防止することができる。
また、Si(100)オフカット基板上に形成されるSiCまたはBPのいずれか1種以上からなるバッファー層は、図1に示すように、SiC層2aのみ、または、図2に示すように、BP層2bのみでもよく、あるいはまた、図3に示すように、SiC層2aおよびBP層2bの2種で形成してもよい。
前記バッファー層において、SiCおよびBPの2種を選択する場合には、図3に示すように、BP層2bを形成した上に、SiC層2aを形成することが好ましい。
BPは、SiとSiCの中間の格子定数を有するため、Si(100)オフカット基板とSiC層との間に配置することにより、バッファー層としての効果を向上させることができ、また、SiC層を効率的に欠陥密度の低い膜として形成することができる。
さらに、前記SiCまたはBPバッファー層上には、AlNバッファー層3を形成する。
このAlNバッファー層3は、基板1およびSiC2aもしくはBPバッファー層2bと、その上に形成されるGaN、AlNまたはInN単結晶4との結晶格子不整合を緩和する役割を果たす。
前記AlNバッファー層の厚さは、製造コスト面からは、できる限り薄いことが好ましいが、上述したような基板およびSiCもしくはBPバッファー層と、その上に形成されるGaN(10‐1m)、AlN(10‐1m)またはInN(10‐1m)単結晶との結晶格子不整合を緩和する効果が十分に得られる程度で形成する。具体的には、厚さ1〜500nm程度であることが好ましい。
前記AlNバッファー層は、例えば、気相成長法により、前記SiCまたはBPバッファー層上にエピタキシャル成長させることにより形成することができる。
そして、前記AlNバッファー層上に、GaN(10‐1m)、AlN(10‐1m)またはInN(10‐1m)単結晶をエピタキシャル成長させることにより、これらの窒化物半導体単結晶を厚さ1μm以上の優れた結晶性を有する膜として形成することができる。
さらに、図4に、本発明に係る窒化物半導体単結晶を形成する際の層構造の他の態様を示す。
図4に示すように、上記と同様に形成された図1〜3のいずれかと同様にして形成されたSiCもしくはBPバッファー層2a(2b)およびAlNバッファー層3上に、GaN(10‐1m)およびAlN(10‐1m)を、薄膜として交互に積層させた超格子構造5で構成することにより、これらの窒化物半導体単結晶の結晶性をより一層向上させることができる。
以下、本発明を実施例に基づいてさらに具体的に説明するが、本発明は、下記実施例により制限されるものではない。
[実施例1]
Si(100)に対して、<100>から<110>方向へのオフカット角度が8°であるSi基板を、反応管内の成長領域にセットし、キャリアガスとして水素を供給しながら、前記Si基板を1100℃に昇温し、基板表面のクリーニングを行った。
そして、プロパンを供給し、基板温度を1000〜1350℃として、Si基板表面を炭化した後、プロパンおよびシランを供給し、厚さ10〜10000nmのSiCバッファー層を成膜した。
次に、基板温度を保持したまま、原料としてトリメチルアルミニウム(TMA)およびアンモニアを供給し、前記SiC層上に、厚さ1〜500nmのAlNバッファー層を成膜した。
さらに、基板温度を1000℃程度に降温し、原料としてトリメチルガリウム(TMG)およびアンモニアを供給し、GaN単結晶層を成膜した。
前記GaN単結晶層は、厚さ1μm以上まで形成した場合においても、平坦な表面が得られ、亀裂や欠陥は認められなかった。また、その配向方位は<10-12>であった。
[実施例2]
実施例1と同様にして、Si(100)に対して、<100>から<110>方向へのオフカット角度が8°であるSi基板上に、SiCバッファー層およびAlNバッファー層を成膜した。
そして、基板温度を1200℃以上に昇温し、原料としてTMAおよびアンモニアを供給し、AlN単結晶層を成膜した。
前記AlN単結晶層は、厚さ1μm以上まで形成した場合においても、平坦な表面が得られ、亀裂や欠陥は認められなかった。また、その配向方位は<10-12>であった。
[実施例3]
実施例1と同様にして、Si(100)に対して、<100>から<110>方向へのオフカット角度が8°であるSi基板上に、SiCバッファー層およびAlNバッファー層を成膜した。
そして、基板温度を500℃以上に昇温し、原料としてトリメチルインジウム(TMIn)およびアンモニアを供給し、InN単結晶層を成膜した。
前記InN単結晶層は、厚さ1μm以上まで形成した場合においても、平坦な表面が得られ、亀裂や欠陥は認められなかった。また、その配向方位は<10-12>であった。
[実施例4]
実施例1と同様にしてクリーニングを施したSi基板上に、PH3ガスおよびB26ガスを供給し、厚さ10〜500nmのBPバッファー層を成膜した。
前記BPバッファー層上に、実施例1と同様にして、AlNバッファー層およびGaN単結晶層を成膜した。
前記GaN単結晶層は、厚さ1μm以上まで形成した場合においても、平坦な表面が得られ、亀裂や欠陥は認められなかった。また、その配向方位は<10-12>であった。
[実施例5]
実施例4と同様にして、Si(100)に対して、<100>から<110>方向へのオフカット角度が8°であるSi基板上に、BPバッファー層およびAlNバッファー層を成膜した。
前記AlNバッファー層上に、実施例2と同様にして、AlN単結晶層を成膜した。
前記AlN単結晶層は、厚さ1μm以上まで形成した場合においても、平坦な表面が得られ、亀裂や欠陥は認められなかった。また、その配向方位は<10-12>であった。
[実施例6]
実施例4と同様にして、Si(100)に対して、<100>から<110>方向へのオフカット角度が8°であるSi基板上に、BPバッファー層およびAlNバッファー層を成膜した。
前記AlNバッファー層上に、実施例3と同様にして、InN単結晶層を成膜した。
前記InN単結晶層は、厚さ1μm以上まで形成した場合においても、平坦な表面が得られ、亀裂や欠陥は認められなかった。また、その配向方位は<10-12>であった。
[実施例7]
実施例1と同様にして、Si(100)に対して、<100>から<110>方向へのオフカット角度が8°であるSi基板上に、SiCバッファー層およびAlNバッファー層を成膜した。
そして、基板温度を1000℃程度に降温し、原料としてTMGおよびアンモニアを供給して、AlNバッファー層上に厚さ1〜500nmのGaN単結晶層を成膜し、さらに、基板温度を保持したまま、原料としてTMAおよびアンモニアを供給し、前記GaN単結晶層上に、厚さ1〜500nmのAlN単結晶層を成膜した。このGaN単結晶層およびAlN単結晶層を、同様にして、交互に複数積層させて、超格子構造を形成した。
前記超格子構造は、厚さ1μm以上まで形成した場合においても、平坦な表面が得られ、亀裂や欠陥は認められなかった。また、その配向方位は<10-12>であった。
[実施例8]
実施例1と同様にして、Si(100)に対して、<100>から<110>方向へのオフカット角度が4°であるSi基板上に、SiCバッファー層およびAlNバッファー層およびGaN単結晶層を成膜した。
前記GaN単結晶層は、面内の一部の領域において、平坦な表面を得られなかったが、その他の領域では、亀裂や欠陥は認められず、その配向方位は<10-12>であった。
[比較例1,2]
実施例1と同様にして、Si(100)に対して、<100>から<110>方向へのオフカット角度が0°(比較例1)または45°(比較例2)であるSi基板上に、SiCバッファー層およびAlNバッファー層およびGaN単結晶層を成膜した。
前記GaN単結晶層は、いずれも、全体的に平坦な表面を得られなかった。
本発明に係る窒化物半導体単結晶を形成する際の層構造の一例を示す概略断面図である。 本発明に係る窒化物半導体単結晶を形成する際の層構造の一例を示す概略断面図である。 本発明に係る窒化物半導体単結晶を形成する際の層構造の一例を示す概略断面図である。 本発明に係る窒化物半導体単結晶を形成する際の層構造の一例を示す概略断面図である。
符号の説明
1 Si基板
2a SiCバッファー層
2b BPバッファー層
3 AlNバッファー層
4 GaN、AlNまたはInN単結晶
5 超格子構造

Claims (3)

  1. Si(100)に対して、<100>から<110>方向へのオフカット角度が1〜35°であるSi基板上に、SiCまたはBPのいずれか1種以上からなるバッファー層およびAlNバッファー層を介して形成され、GaN(10-1m)、AlN(10-1m)またはInN(10-1m)(m:自然数)からなることを特徴とする窒化物半導体単結晶。
  2. Si(100)に対して、<100>から<110>方向へのオフカット角度が1〜35°であるSi基板上に、SiCまたはBPのいずれか1種以上からなるバッファー層およびAlNバッファー層を介して形成され、GaNおよびAlNの超格子構造からなることを特徴とする窒化物半導体単結晶。
  3. 前記Si基板のオフカット角度が、7〜9°であることを特徴とする請求項1または2記載の窒化物半導体単結晶。
JP2007239008A 2007-03-13 2007-09-14 窒化物半導体単結晶 Expired - Fee Related JP4907476B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2007239008A JP4907476B2 (ja) 2007-03-13 2007-09-14 窒化物半導体単結晶
US12/040,020 US20080224268A1 (en) 2007-03-13 2008-02-29 Nitride semiconductor single crystal substrate

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007062896 2007-03-13
JP2007062896 2007-03-13
JP2007239008A JP4907476B2 (ja) 2007-03-13 2007-09-14 窒化物半導体単結晶

Publications (2)

Publication Number Publication Date
JP2008258561A true JP2008258561A (ja) 2008-10-23
JP4907476B2 JP4907476B2 (ja) 2012-03-28

Family

ID=39981802

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007239008A Expired - Fee Related JP4907476B2 (ja) 2007-03-13 2007-09-14 窒化物半導体単結晶

Country Status (1)

Country Link
JP (1) JP4907476B2 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011029640A (ja) * 2009-07-24 2011-02-10 Lg Innotek Co Ltd 発光素子パッケージ及びその製造方法
WO2011028546A3 (en) * 2009-08-24 2011-05-12 Micron Technology, Inc. Solid state lighting devices with selected thermal expansion and/or surface characteristics, and associated methods
JP2011205053A (ja) * 2009-08-24 2011-10-13 Dowa Electronics Materials Co Ltd 窒化物半導体素子およびその製造方法
JP2012151401A (ja) * 2011-01-21 2012-08-09 Sumco Corp 半導体基板及びその製造方法
WO2014196471A1 (ja) * 2013-06-05 2014-12-11 日東光器株式会社 Si基板上に成長した閃亜鉛鉱型(立方晶とも言う。)AlyInxGa1-y-xN結晶(y≧0、x>0)からなる母結晶にナノドット(「量子ドット」とも言う。)を有する活性領域及びこれを用いた発光デバイス(LED及びLD)
JP2020501360A (ja) * 2016-12-01 2020-01-16 オステンド・テクノロジーズ・インコーポレーテッド マイクロ画素ディスプレイからの偏光発光及びその製造方法
CN116130569A (zh) * 2023-04-17 2023-05-16 江西兆驰半导体有限公司 一种高效发光二极管及制备方法
CN118412373A (zh) * 2024-06-28 2024-07-30 合肥欧益睿芯科技有限公司 含超晶格外延插入的外延片及其制备方法、晶体管

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04223330A (ja) * 1990-12-25 1992-08-13 Univ Nagoya 単結晶珪素基板上への化合物半導体単結晶の作製方法
JPH09181355A (ja) * 1995-12-25 1997-07-11 Matsushita Electric Ind Co Ltd 結晶成長方法および半導体発光装置
JPH09275226A (ja) * 1996-02-09 1997-10-21 Matsushita Electric Ind Co Ltd 半導体発光素子、半導体受光素子及びその製造方法
JP2003046122A (ja) * 2001-08-02 2003-02-14 Showa Denko Kk 発光素子用積層構造体、発光素子、ランプ及び光源
JP2003178976A (ja) * 2001-12-12 2003-06-27 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP2005005657A (ja) * 2003-06-09 2005-01-06 Sc Technology Kk 電界効果トランジスタの結晶層構造
JP2006179802A (ja) * 2004-12-24 2006-07-06 Toshiba Ceramics Co Ltd 化合物半導体
WO2006130696A2 (en) * 2005-06-01 2006-12-07 The Regents Of The University Of California Technique for the growth and fabrication of semipolar (ga,al,in,b)n thin films, heterostructures, and devices
JP2007149713A (ja) * 2005-11-07 2007-06-14 Showa Denko Kk 半導体発光ダイオード

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04223330A (ja) * 1990-12-25 1992-08-13 Univ Nagoya 単結晶珪素基板上への化合物半導体単結晶の作製方法
JPH09181355A (ja) * 1995-12-25 1997-07-11 Matsushita Electric Ind Co Ltd 結晶成長方法および半導体発光装置
JPH09275226A (ja) * 1996-02-09 1997-10-21 Matsushita Electric Ind Co Ltd 半導体発光素子、半導体受光素子及びその製造方法
JP2003046122A (ja) * 2001-08-02 2003-02-14 Showa Denko Kk 発光素子用積層構造体、発光素子、ランプ及び光源
JP2003178976A (ja) * 2001-12-12 2003-06-27 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP2005005657A (ja) * 2003-06-09 2005-01-06 Sc Technology Kk 電界効果トランジスタの結晶層構造
JP2006179802A (ja) * 2004-12-24 2006-07-06 Toshiba Ceramics Co Ltd 化合物半導体
WO2006130696A2 (en) * 2005-06-01 2006-12-07 The Regents Of The University Of California Technique for the growth and fabrication of semipolar (ga,al,in,b)n thin films, heterostructures, and devices
JP2007149713A (ja) * 2005-11-07 2007-06-14 Showa Denko Kk 半導体発光ダイオード

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011029640A (ja) * 2009-07-24 2011-02-10 Lg Innotek Co Ltd 発光素子パッケージ及びその製造方法
TWI619265B (zh) * 2009-08-24 2018-03-21 美商克若密斯公司 具有經選擇之熱膨脹及/或表面特性之固態照明裝置及相關方法
WO2011028546A3 (en) * 2009-08-24 2011-05-12 Micron Technology, Inc. Solid state lighting devices with selected thermal expansion and/or surface characteristics, and associated methods
US8436362B2 (en) 2009-08-24 2013-05-07 Micron Technology, Inc. Solid state lighting devices with selected thermal expansion and/or surface characteristics, and associated methods
US8729563B2 (en) 2009-08-24 2014-05-20 Micron Technology, Inc. Solid state lighting devices with selected thermal expansion and/or surface characteristics, and associated methods
JP2011205053A (ja) * 2009-08-24 2011-10-13 Dowa Electronics Materials Co Ltd 窒化物半導体素子およびその製造方法
US9166107B2 (en) 2009-08-24 2015-10-20 Micron Technology, Inc. Solid state lighting devices with selected thermal expansion and/or surface characteristics, and associated methods
US9806230B2 (en) 2009-08-24 2017-10-31 QROMIS, Inc. Solid state lighting devices with selected thermal expansion and/or surface characteristics, and associated methods
JP2012151401A (ja) * 2011-01-21 2012-08-09 Sumco Corp 半導体基板及びその製造方法
WO2014196471A1 (ja) * 2013-06-05 2014-12-11 日東光器株式会社 Si基板上に成長した閃亜鉛鉱型(立方晶とも言う。)AlyInxGa1-y-xN結晶(y≧0、x>0)からなる母結晶にナノドット(「量子ドット」とも言う。)を有する活性領域及びこれを用いた発光デバイス(LED及びLD)
US9755111B2 (en) 2013-06-05 2017-09-05 Nitto Optical Co., Ltd. Active region containing nanodots (also referred to as “quantum dots”) in mother crystal formed of zinc blende-type (also referred to as “cubic crystal-type”) AlyInxGal-y-xN Crystal (y[[□]][≧] 0, x > 0) grown on Si substrate, and light emitting device using the same (LED and LD)
GB2529594A (en) * 2013-06-05 2016-02-24 Nitto Optical Co Ltd Active region including nanodots (referred to also as "quantum dots") in matrix crystal grown on SI substrate and constituted of zincblende
JPWO2014196471A1 (ja) * 2013-06-05 2017-02-23 日東光器株式会社 Si基板上に成長した閃亜鉛鉱型(立方晶とも言う。)AlyInxGa1−y−xN結晶(y≧0、x>0)からなる母結晶にナノドット(「量子ドット」とも言う。)を有する活性領域及びこれを用いた発光デバイス(LED及びLD)
GB2529594B (en) * 2013-06-05 2018-09-05 Nitto Optical Co Ltd Light emittng device including an active region containing nanodots in a zinc-blende type crystal
JP2020501360A (ja) * 2016-12-01 2020-01-16 オステンド・テクノロジーズ・インコーポレーテッド マイクロ画素ディスプレイからの偏光発光及びその製造方法
JP7293112B2 (ja) 2016-12-01 2023-06-19 オステンド・テクノロジーズ・インコーポレーテッド マイクロ画素ディスプレイからの偏光発光及びその製造方法
CN116130569A (zh) * 2023-04-17 2023-05-16 江西兆驰半导体有限公司 一种高效发光二极管及制备方法
CN118412373A (zh) * 2024-06-28 2024-07-30 合肥欧益睿芯科技有限公司 含超晶格外延插入的外延片及其制备方法、晶体管

Also Published As

Publication number Publication date
JP4907476B2 (ja) 2012-03-28

Similar Documents

Publication Publication Date Title
JP4907476B2 (ja) 窒化物半導体単結晶
US20080224268A1 (en) Nitride semiconductor single crystal substrate
JP4335187B2 (ja) 窒化物系半導体装置の製造方法
JP4529846B2 (ja) Iii−v族窒化物系半導体基板及びその製造方法
JP4740903B2 (ja) シリコン基板上の窒化物単結晶成長方法、これを用いた窒化物半導体発光素子及びその製造方法
JP2007273946A (ja) 窒化物半導体単結晶膜
JP5631034B2 (ja) 窒化物半導体エピタキシャル基板
JP5133927B2 (ja) 化合物半導体基板
JP2008266064A (ja) 半導体素子用基板、及びその製造方法
US6648966B2 (en) Wafer produced thereby, and associated methods and devices using the wafer
JP2006232639A (ja) 窒化物系半導体の気相成長方法とそれを用いた窒化物系半導体エピタキシャル基板並びに自立基板、及び半導体装置
JP2015018960A (ja) 半導体装置の製造方法
JP2011051849A (ja) 窒化物半導体自立基板とその製造方法
CN102208339B (zh) 碳化硅基复合衬底及其制造方法
JP2009067658A (ja) 窒化物半導体下地基板、窒化物半導体積層基板および窒化物半導体自立基板、並びに窒化物半導体下地基板の製造方法
JP6346457B2 (ja) 窒化ガリウム結晶自立基板の製造方法
JP2010062482A (ja) 窒化物半導体基板およびその製造方法
JP2013087053A (ja) 窒化ガリウム膜製造方法
JP2008124151A (ja) 単結晶基板及び窒化物半導体単結晶の製造方法
US20140151714A1 (en) Gallium nitride substrate and method for fabricating the same
JP2006222402A (ja) 窒化ガリウム系化合物半導体および製造方法
JP2010040737A (ja) 半導体基板及びその製造方法
JP6004550B2 (ja) 種結晶基板、複合基板および機能素子
JP2007227803A (ja) 窒化物系半導体の気相成長方法とそれを用いた窒化物系半導体エピタキシャル基板並びに自立基板、及び半導体装置
JP2008184360A (ja) 窒化物半導体単結晶

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100527

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101008

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111111

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111212

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150120

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4907476

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees