JP2006179802A - 化合物半導体 - Google Patents
化合物半導体 Download PDFInfo
- Publication number
- JP2006179802A JP2006179802A JP2004373524A JP2004373524A JP2006179802A JP 2006179802 A JP2006179802 A JP 2006179802A JP 2004373524 A JP2004373524 A JP 2004373524A JP 2004373524 A JP2004373524 A JP 2004373524A JP 2006179802 A JP2006179802 A JP 2006179802A
- Authority
- JP
- Japan
- Prior art keywords
- single crystal
- type
- compound semiconductor
- carrier concentration
- thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Recrystallisation Techniques (AREA)
- Semiconductor Lasers (AREA)
- Led Devices (AREA)
- Chemical Vapour Deposition (AREA)
Abstract
【課題】 デバイスの基本構造であるダイオードにおける漏れ電流を低減し、かつ、エネルギー損失を低減し得る化合物半導体を提供する。
【解決手段】 結晶面方位{111}、原子段差の無い又は偶数個の原子段差を有する表面、キャリア濃度1016〜21/cm3(≒抵抗率1〜0.00001Ωcm)、伝導型n型又はp型のSi単結晶基板2上に、厚さ0.1〜100nm、キャリア濃度1016〜21/cm3、上記Si単結晶基板と同じ伝導型の3C−SiC単結晶バッファー層3、厚さ0.1nm〜10μm、キャリア濃度1016〜21/cm3、前記Si単結晶基板と同じ伝導型の3C−SiC単結晶層4、及び厚さ0.01〜100μm、キャリア濃度1011〜16/cm3(≒抵抗率1〜100000Ωcm)、伝導型n型又はp型の化合物半導体単結晶膜5を順に積層させる。
【選択図】 図1
【解決手段】 結晶面方位{111}、原子段差の無い又は偶数個の原子段差を有する表面、キャリア濃度1016〜21/cm3(≒抵抗率1〜0.00001Ωcm)、伝導型n型又はp型のSi単結晶基板2上に、厚さ0.1〜100nm、キャリア濃度1016〜21/cm3、上記Si単結晶基板と同じ伝導型の3C−SiC単結晶バッファー層3、厚さ0.1nm〜10μm、キャリア濃度1016〜21/cm3、前記Si単結晶基板と同じ伝導型の3C−SiC単結晶層4、及び厚さ0.01〜100μm、キャリア濃度1011〜16/cm3(≒抵抗率1〜100000Ωcm)、伝導型n型又はp型の化合物半導体単結晶膜5を順に積層させる。
【選択図】 図1
Description
本発明は、短波長半導体発光素子、高周波及び高効率半導体素子等に用いられる3C−SiC(立方晶炭化ケイ素)、GaN(窒化ガリウム)やAlN(窒化アルミニウム)等の単結晶膜からなる化合物半導体に関する。
化合物半導体は、その優れた物性により、現在主流である半導体Si(シリコン、ケイ素)によるデバイスの物性限界を凌駕するものとして期待されている。
従来、この種の化合物半導体及びその製造方法としては、Si単結晶基板を水素等の非酸化性雰囲気又は真空中においてSi単結晶の融点以下の温度で熱処理してその表面の自然酸化膜を除去してから、炭素雰囲気において熱処理してSi単結晶基板の表面に薄いSiC(炭化ケイ素)単結晶層を形成した後、その上に気相成長により厚いSiC単結晶層を積層して化合物半導体成長用基板とし、この基板のSiC単結晶上に気相成長により化合物半導体単結晶膜を積層して製造する方法及びその方法によって製造されたものが知られている(非特許文献1参照)。
J.Appl.Phys.Vol.61,No.10,15 May 1987 P.4889〜4893
J.Appl.Phys.Vol.61,No.10,15 May 1987 P.4889〜4893
しかしながら、従来の化合物半導体を用いて製造したデバイスでは、その基本構造であるダイオードにおいて、漏れ電流が多く実用に耐え得ない不具合がある。漏れ電流が多いことは、エネルギー損失を招くことから、漏れ電流が少ないデバイスの実現が望まれている。
本発明は、上記技術的課題を解決するためになされたものであり、デバイスの基本構造であるダイオードにおける漏れ電流を低減し、かつ、エネルギー損失を低減し得る化合物半導体を提供することを目的とするものである。
本発明の第1の化合物半導体は、結晶面方位{111}、原子段差の無い又は偶数個の原子段差を有する表面、キャリア濃度1016〜21/cm3(≒抵抗率1〜0.00001Ωcm)、伝導型n型又はp型のSi単結晶基板上に、厚さ0.1〜100nm、キャリア濃度1016〜21/cm3、上記Si単結晶基板と同じ伝導型の3C−SiC単結晶バッファー層、厚さ0.1nm〜10μm、キャリア濃度1016〜21/cm3、前記Si単結晶基板と同じ伝導型の3C−SiC単結晶層、及び厚さ0.01〜100μm、キャリア濃度1011〜16/cm3(≒抵抗率1〜100000Ωcm)、伝導型n型又はp型の化合物半導体単結晶膜が順に形成されていることを特徴とする。
また、第2の化合物半導体は、結晶面方位{111}、原子段差の無い又は偶数個の原子段差を有する表面、キャリア濃度1016/cm3以下(≒抵抗率1Ωcm以上)、伝導型n型又はp型のSi単結晶基板の上に、厚さ0.1〜100nm、キャリア濃度1016/cm3以下、伝導型n型又はp型の3C−SiC単結晶バッファー層、厚さ0.1nm〜10μm、キャリア濃度1016/cm3以下、伝導型n型又はp型の3C−SiC単結晶層、及び厚さ0.01〜100μm、キャリア濃度1016/cm3以下、伝導型n型又はp型の化合物半導体単結晶膜が順に形成されていることを特徴とする。
また、前記化合物半導体においては、化合物半導体単結晶膜が六方晶AlNまたは六方晶GaNであることが好ましい。
また、前記化合物半導体は、化合物半導体単結晶膜が伝導型n型の六方晶GaNであり、かつ、Si単結晶基板、3C−SiC単結晶バッファー層および3C−SiC単結晶がp型であることが好ましい。
さらに、前記化合物半導体は、化合物半導体単結晶膜が伝導型n型の六方晶GaNであり、かつ、前記化合物半導体単結晶膜及び3C−SiC単結晶層の間に、厚さ0.1〜100nm、キャリア濃度1016/cm3以下、伝導型n型又はp型の六方晶AlN単結晶バッファー層が挿入形成されていることが好ましい。
さらにまた、前記化合物半導体は、化合物半導体単結晶膜が伝導型n型の六方晶GaNであり、かつ、化合物半導体単結晶膜及び3C−SiC単結晶層の間に、厚さ0.1〜100nm、キャリア濃度1016/cm3以下、伝導型n型又はp型の六方晶AlN単結晶バッファー層が挿入形成され、かつ、Si単結晶基板、3C−SiC単結晶バッファー層および3C−SiC単結晶がp型であることが好ましい。
本発明の第1、第2の化合物半導体によれば、アンチフェーズバウンダリは、結晶面方位{111}と約60°の角度の関係にある結晶面方位{100}に垂直に形成され、結晶表面には達し難い一方、結晶学的に等価な6つの結晶面方位{100}が存在する。このため、アンチフェーズバウンダリ同士が衝突した際、対消滅が起こり、アンチフェーズバウンダリの発生が低減するため、アンチフェーズバウンダリに沿って流れる漏れ電流を1/10程度に低減することができる。
また、原子段差の無い又は偶数個の原子段差を有するSi単結晶基板の表面上に3C−SiCを成長させることによって、アンチフェーズバウンダリの発生が低減するため、アンチフェーズバウンダリに沿って流れる漏れ電流を1/10程度に低減することができる。
ちなみに、奇数個の原子段差を有する表面には、アンチフェーズバウンダリが発生することが知られている。
ちなみに、奇数個の原子段差を有する表面には、アンチフェーズバウンダリが発生することが知られている。
さらに、Si単結晶基板と3C−SiC単結晶層の間に3C−SiC単結晶バッファー層を介在させることにより、Si単結晶基板と3C−SiC単結晶層との格子定数差や熱膨張係数差が緩和され、ミスフィット転位の発生が低減するため、ミスフィット転位を流れる電流を1/10程度に低減することができる。
さらにまた、3C−SiC単結晶バッファー層と化合物半導体単結晶膜の間に3C−SiC単結晶層を介在させることにより、3C−SiC単結晶層中でのミスフィット転位の対消滅によりミスフィット転位が低減するため、ミスフィット転位を流れる電流を1/10程度に低減することができる。
したがって、上記のような本発明に係る化合物半導体を用いて作製されるデバイスは、化合物半導体単結晶膜及び3C−SiC単結晶層の物性を利用しつつ、pn接合あるいは空乏層がSi単結晶基板及び3C−SiC単結晶層の界面に及ばないように電気的な設計上の工夫がなされ、同界面近傍に発生するアンチフェーズバウンダリ及びミスフィット転位とpn接合および空乏層が電気的に分離されるため、各々の欠陥を流れる漏れ電流を1/10程度に低減することができる。
そして、上述した作用効果は、相乗効果があり、全体として漏れ電流を1/50程度と格段に低減することができる。
特に、化合物半導体単結晶膜を六方晶AlNとすると、3C−SiCと格子不整合率および熱膨張係数差が各々1%程度および2%程度と格段に小さいため、化合物半導体単結晶膜および3C−SiC界面近傍の欠陥発生を低減でき、漏れ電流を1/50程度と格段に低減することができる。
あるいはまた、化合物半導体単結晶膜を六方晶GaNとすると、3C−SiCと格子不整合率および熱膨張係数差が各々3%程度および50%程度と比較的小さいため、化合物半導体単結晶膜および3C−SiC界面近傍の欠陥発生を低減でき、漏れ電流を1/10程度に低減することができる。
さらにまた、化合物半導体単結晶膜が伝導型n型の六方晶GaNであり、かつ、Si単結晶基板、3C−SiC単結晶バッファー層および3C−SiC単結晶がp型とすることにより、エネルギーバンド的な配置により発生したホールが、3C−SiC単結晶、3C−SiC単結晶バッファー層およびSi単結晶基板の側に吸い込まれるため、化合物半導体単結晶膜の漏れ電流を1/100程度に低減することができる。
なお、高い電圧を化合物半導体単結晶膜に印加した際に起きる雪崩(アバランシェ)降伏現象において、電子およびホールが発生することが知られている。この電子およびホールは、印加された電圧によって加速され、漏れ電流として検出されるため、低減が望まれている。
なお、高い電圧を化合物半導体単結晶膜に印加した際に起きる雪崩(アバランシェ)降伏現象において、電子およびホールが発生することが知られている。この電子およびホールは、印加された電圧によって加速され、漏れ電流として検出されるため、低減が望まれている。
また、化合物半導体単結晶膜が伝導型n型の六方晶GaNであり、かつ、化合物半導体単結晶膜及び3C−SiC単結晶層の間に、厚さ0.1〜100nm、キャリア濃度1016/cm3以下、伝導型n型又はp型の六方晶AlN単結晶バッファー層が挿入形成されていると、六方晶GaNと六方晶AlNの格子不整合率および熱膨張係数差が各々2%程度および47%程度と比較的小さく、かつ、六方晶AlNと3C−SiCの格子不整合率および熱膨張係数差が各々1%程度および2%程度と格段に小さいため、全体としての格子不整合率および熱膨張係数差の値が最小となり、化合物半導体単結晶膜および3C−SiC界面近傍の欠陥発生を低減できるため、漏れ電流を1/100程度と格段に低減することができる。
さらに、化合物半導体単結晶膜が伝導型n型の六方晶GaNであり、かつ、化合物半導体単結晶膜及び3C−SiC単結晶層の間に、厚さ0.1〜100nm、キャリア濃度1016/cm3以下、伝導型n型又はp型の六方晶AlN単結晶バッファー層が挿入形成され、かつ、Si単結晶基板、3C−SiC単結晶バッファー層および3C−SiC単結晶がp型であると、全体としての格子不整合率および熱膨張係数差の値が最も小さくなることによる効果に加えて、エネルギーバンド的な配置により発生した電子およびホールの内、ホールは3C−SiC単結晶、3C−SiC単結晶バッファー層およびSi単結晶基板の側に吸い込まれるので化合物半導体単結晶膜の漏れ電流を1/200程度に低減することができる。
Si単結晶基板には、CZ(チョクラルスキー)法によるものの他、FZ(フローティングゾーン)法によるもの及びこれらのSi単結晶基板に気相成長によりSi単結晶層をエピタキシャル成長をさせたもの(Siエピ基板)も含まれる。
ちなみに、エピタキシャル成長は、結晶性の良い単結晶層(エピ層)を得る方法として知られており、その本質は基板の結晶面方位をエピ層に引き継ぐことである。
ちなみに、エピタキシャル成長は、結晶性の良い単結晶層(エピ層)を得る方法として知られており、その本質は基板の結晶面方位をエピ層に引き継ぐことである。
Si単結晶基板の結晶面方位{111}には、結晶面方位{111}の微傾斜(約十数度)、あるいは{211}等の高次面指数の結晶面方位も含まれる。
なお、アンチフェーズバウンダリは、結晶面方位{111}と約60°の角度の関係にある結晶面方位{100}に垂直に形成され、結晶表面に達し難いが、{111}と{100}が十分に角度を成していることが肝要である。
なお、アンチフェーズバウンダリは、結晶面方位{111}と約60°の角度の関係にある結晶面方位{100}に垂直に形成され、結晶表面に達し難いが、{111}と{100}が十分に角度を成していることが肝要である。
第1の化合物半導体において、Si単結晶基板には、キャリア濃度が1016〜21/cm3のものを用いる。
前記キャリア濃度が1016/cm3未満であると、高抵抗であるため、Si単結晶基板に通電した際、エネルギー損失が大きくなる。一方、キャリア濃度は、エネルギー損失の観点からは、高いほどよいが、1021/cm3を超えることは、Si単結晶においては物性的に困難である。
Si単結晶基板のキャリア濃度の下限は、1017/cm3であることが好ましい。
前記キャリア濃度が1016/cm3未満であると、高抵抗であるため、Si単結晶基板に通電した際、エネルギー損失が大きくなる。一方、キャリア濃度は、エネルギー損失の観点からは、高いほどよいが、1021/cm3を超えることは、Si単結晶においては物性的に困難である。
Si単結晶基板のキャリア濃度の下限は、1017/cm3であることが好ましい。
一方、第2の化合物半導体においては、キャリア濃度が1016/cm3以下のSi単結晶基板を用いる。
前記キャリア濃度が1016/cm3を超えると、該化合物半導体に高周波にて通電した際、Si単結晶基板に渦電流が発生し、化合物半導体の性能が低下する。
第2の化合物半導体におけるSi単結晶基板のキャリア濃度の上限は、1015/cm3であることが好ましい。
前記キャリア濃度が1016/cm3を超えると、該化合物半導体に高周波にて通電した際、Si単結晶基板に渦電流が発生し、化合物半導体の性能が低下する。
第2の化合物半導体におけるSi単結晶基板のキャリア濃度の上限は、1015/cm3であることが好ましい。
前記Si単結晶基板の厚さは、100〜1000μmであることが好ましく、200〜800μmであることがより好ましい。
Si単結晶基板の厚さが100μm未満であると、機械的強度不足となる。一方、前記厚さが1000μmを超えると、原料の経済的な損失となる。
Si単結晶基板の厚さが100μm未満であると、機械的強度不足となる。一方、前記厚さが1000μmを超えると、原料の経済的な損失となる。
また、前記Si単結晶基板上に形成される3C−SiC単結晶バッファー層の厚さは、0.1〜100nmとする。
前記3C−SiC単結晶バッファー層の厚さが0.1nm未満であると、緩衝効果が不足となる。一方、前記厚さが100nmを超えると、原料の経済的な損失となる。
3C−SiC単結晶バッファー層の厚さは、1〜80nmであることがより好ましい。
前記3C−SiC単結晶バッファー層の厚さが0.1nm未満であると、緩衝効果が不足となる。一方、前記厚さが100nmを超えると、原料の経済的な損失となる。
3C−SiC単結晶バッファー層の厚さは、1〜80nmであることがより好ましい。
また、第1の化合物半導体における3C−SiC単結晶バッファー層の伝導型は、Si単結晶基板の伝導型と同じとする。
伝導型が異なると、3C−SiC単結晶バッファー層とSi単結晶基板の界面近傍にpn接合および空乏層が形成され、同界面近傍に発生するアンチフェーズバウンダリ及びミスフィット転位は、該pn接合および空乏層と電気的に分離されないため、漏れ電流が各々の欠陥を流れてしまい、エネルギー損失となる。
伝導型が異なると、3C−SiC単結晶バッファー層とSi単結晶基板の界面近傍にpn接合および空乏層が形成され、同界面近傍に発生するアンチフェーズバウンダリ及びミスフィット転位は、該pn接合および空乏層と電気的に分離されないため、漏れ電流が各々の欠陥を流れてしまい、エネルギー損失となる。
さらに、第1の化合物半導体においては、3C−SiC単結晶層の伝導型も、Si単結晶基板の伝導型と同じとする。
伝導型が異なると、pn接合が形成され、付随して空乏層が3C−SiC単結晶と3C−SiC単結晶バッファー層の界面近傍に形成され、界面近傍に存在する残留のアンチフェーズバウンダリ及びミスフィット転位は、前記pn接合および空乏層と電気的に分離されないため、漏れ電流が各々の欠陥を流れてしまい、エネルギー損失となる。
伝導型が異なると、pn接合が形成され、付随して空乏層が3C−SiC単結晶と3C−SiC単結晶バッファー層の界面近傍に形成され、界面近傍に存在する残留のアンチフェーズバウンダリ及びミスフィット転位は、前記pn接合および空乏層と電気的に分離されないため、漏れ電流が各々の欠陥を流れてしまい、エネルギー損失となる。
前記3C−SiC単結晶バッファー層上に形成される3C−SiC単結晶層は、厚さ0.1nm〜10μmの範囲とする。
前記3C−SiC単結晶層の厚さが0.1nm未満であると、該3C−SiC単結晶層中でのミスフィット転位の対消滅によりミスフィット転位が十分に低減することができず、ミスフィット転位を流れる漏れ電流が増大し、エネルギー損失となる。一方、前記厚さが10μmを超えると、原料の経済的な損失となる。
3C−SiC単結晶の厚さは、0.1〜5μmであることがより好ましい。
前記3C−SiC単結晶層の厚さが0.1nm未満であると、該3C−SiC単結晶層中でのミスフィット転位の対消滅によりミスフィット転位が十分に低減することができず、ミスフィット転位を流れる漏れ電流が増大し、エネルギー損失となる。一方、前記厚さが10μmを超えると、原料の経済的な損失となる。
3C−SiC単結晶の厚さは、0.1〜5μmであることがより好ましい。
第1の化合物半導体における前記3C−SiC単結晶バッファー層および3C−SiC単結晶層のキャリア濃度は、1016〜21/cm3の範囲とする。
前記キャリア濃度が1016/cm3未満であると、高抵抗であるため、3C−SiC単結晶バッファー層または3C−SiC単結晶層に通電した際、エネルギー損失となる。一方、前記キャリア濃度は、エネルギー損失の観点からは、高いほどよいが、1021/cm3を超えることは、物性的に困難である。
3C−SiC単結晶バッファー層および3C−SiC単結晶層の各キャリア濃度の下限は、1017/cm3であることが好ましい。
前記キャリア濃度が1016/cm3未満であると、高抵抗であるため、3C−SiC単結晶バッファー層または3C−SiC単結晶層に通電した際、エネルギー損失となる。一方、前記キャリア濃度は、エネルギー損失の観点からは、高いほどよいが、1021/cm3を超えることは、物性的に困難である。
3C−SiC単結晶バッファー層および3C−SiC単結晶層の各キャリア濃度の下限は、1017/cm3であることが好ましい。
一方、第2の化合物半導体においては、3C−SiC単結晶バッファー層および3C−SiC単結晶層のキャリア濃度は、1016/cm3以下とする。
前記キャリア濃度が、1016/cm3を超えると、化合物半導体に高周波にて通電した際、3C−SiC単結晶バッファー層または3C−SiC単結晶層に渦電流が発生し、化合物半導体の性能が低下する。
第2の化合物半導体における3C−SiC単結晶バッファー層および3C−SiC単結晶層の各キャリア濃度の上限は、1015/cm3であることが好ましい。
前記キャリア濃度が、1016/cm3を超えると、化合物半導体に高周波にて通電した際、3C−SiC単結晶バッファー層または3C−SiC単結晶層に渦電流が発生し、化合物半導体の性能が低下する。
第2の化合物半導体における3C−SiC単結晶バッファー層および3C−SiC単結晶層の各キャリア濃度の上限は、1015/cm3であることが好ましい。
さらに、前記3C−SiC単結晶層上に形成される化合物半導体単結晶膜は、厚さ0.01〜100μmの範囲とする。
前記厚さが0.01μm未満であると、3C−SiC単結晶層のキャリア濃度が高いため、キャリアが濃度の低い化合物半導体単結晶膜に流れ込み、その影響を強く受けて化合物半導体の本来の物性が発現しないこととなる。一方、前記厚さが100μmを超えると、原料の経済的な損失となる。
化合物半導体単結晶の厚さは、0.1〜50μmであることがより好ましい。
前記厚さが0.01μm未満であると、3C−SiC単結晶層のキャリア濃度が高いため、キャリアが濃度の低い化合物半導体単結晶膜に流れ込み、その影響を強く受けて化合物半導体の本来の物性が発現しないこととなる。一方、前記厚さが100μmを超えると、原料の経済的な損失となる。
化合物半導体単結晶の厚さは、0.1〜50μmであることがより好ましい。
第1の化合物半導体における化合物半導体単結晶膜のキャリア濃度は、1011〜16/cm3の範囲とする。
前記キャリア濃度は、化合物半導体性能の観点からは、低いほどよいが、1011/cm3未満とすることは、物理的に困難である。一方、前記キャリア濃度が1016/cm3を超えると、化合物半導体単結晶膜に作製したダイオードに電圧を印加した際、低電圧でダイオードが破壊する不具合が生じる。
前記キャリア濃度は、化合物半導体性能の観点からは、低いほどよいが、1011/cm3未満とすることは、物理的に困難である。一方、前記キャリア濃度が1016/cm3を超えると、化合物半導体単結晶膜に作製したダイオードに電圧を印加した際、低電圧でダイオードが破壊する不具合が生じる。
一方、第2の化合物半導体においては、化合物半導体単結晶膜のキャリア濃度は、1016/cm3以下とする。
前記キャリア濃度が、1016/cm3を超えると、上記と同様に、低電圧でデバイスあるいはダイオードが破壊する不具合を生じる。
化合物半導体単結晶膜のキャリア濃度の下限は、1015/cm3であることが好ましい。
前記キャリア濃度が、1016/cm3を超えると、上記と同様に、低電圧でデバイスあるいはダイオードが破壊する不具合を生じる。
化合物半導体単結晶膜のキャリア濃度の下限は、1015/cm3であることが好ましい。
後の気相成長に有用な化学的に活性で、かつ、原子段差の無い又は偶数個の原子段差を有する表面のSi単結晶基板は、水素雰囲気、不活性ガス又は減圧雰囲気における熱処理によって調製される。その際の熱処理温度は、800〜1400℃であることが好ましい。
前記熱処理温度が800℃未満であると、化学的に不活性で、かつ、原子段差の有る又は奇数個の原子段差を有する表面のSi単結晶基板に調製されて、後の気相成長に不具合を及ぼす。一方、前記熱処理温度が1400℃を超えると、Si単結晶基板が溶融してしまい、後の気相成長が困難となる。
水素雰囲気、不活性ガス又は減圧雰囲気における熱処理温度は、900〜1300℃であることがより好ましい。
前記熱処理温度が800℃未満であると、化学的に不活性で、かつ、原子段差の有る又は奇数個の原子段差を有する表面のSi単結晶基板に調製されて、後の気相成長に不具合を及ぼす。一方、前記熱処理温度が1400℃を超えると、Si単結晶基板が溶融してしまい、後の気相成長が困難となる。
水素雰囲気、不活性ガス又は減圧雰囲気における熱処理温度は、900〜1300℃であることがより好ましい。
次いで、原子段差の無い又は偶数個の原子段差を有する表面を維持した状態での3C−SiC単結晶バッファー層の形成は、炭素原料雰囲気における熱処理によって行われる。その際の熱処理温度は、800〜1400℃であることが好ましい。
前記熱処理温度が800℃未満であると、原料が分解せず、3C−SiC単結晶バッファー層の形成が困難となる。一方、前記熱処理温度が1400℃を超えると、Si単結晶基板が溶融してしまい、後の気相成長が困難となる。
炭素原料雰囲気における熱処理温度は、900〜1300℃であることがより好ましい。
前記熱処理温度が800℃未満であると、原料が分解せず、3C−SiC単結晶バッファー層の形成が困難となる。一方、前記熱処理温度が1400℃を超えると、Si単結晶基板が溶融してしまい、後の気相成長が困難となる。
炭素原料雰囲気における熱処理温度は、900〜1300℃であることがより好ましい。
前記炭素原料としては、炭素を含んでいればよく、水素等で希釈したガス原料、液体原料及び固体原料を用いることができる。前記ガス原料としては、CH4(メタン)、C2H6(エタン)、C4H10(ブタン)、C2H2(アセチレン)等が挙げられる。
3C−SiC単結晶バッファー層の厚さは、炭素原料流量、圧力、温度及び時間によって調整される。
3C−SiC単結晶バッファー層の厚さは、炭素原料流量、圧力、温度及び時間によって調整される。
3C−SiC単結晶バッファー層のキャリア濃度は、Si単結晶基板のキャリア濃度の調整、あるいは熱処理中におけるドーパントの添加によって調整される。
ドーパント元素としては、n型:N(窒素)、P(リン)、Sb(アンチモン)、As(ヒ素)等が、p型:Al(アルミニウム)、B(ホウ素)、In(インジウム)、Ga(ガリウム)等が用いられる。これらの元素を含む原料としては、N2(窒素ガス)、水素化物:NH3(アンモニア)、PH3(ホスフィン)、B2H6(ジボラン)、As化物:AsH3、As2H4(アルシン)、Sb化物、SbH3(スチビン)、メチル基を有する原料として有機系:TMB(トリメチルボラン)、TMA(トリメチルアルミニウム)、TMI(トリメチルインジウム)、TMG(トリメチルガリウム)、TEG(トリエチルガリウム)が挙げられ、これらを水素等で希釈したガス原料、液体原料及び固体原料を用いることができる。
ドーパント元素としては、n型:N(窒素)、P(リン)、Sb(アンチモン)、As(ヒ素)等が、p型:Al(アルミニウム)、B(ホウ素)、In(インジウム)、Ga(ガリウム)等が用いられる。これらの元素を含む原料としては、N2(窒素ガス)、水素化物:NH3(アンモニア)、PH3(ホスフィン)、B2H6(ジボラン)、As化物:AsH3、As2H4(アルシン)、Sb化物、SbH3(スチビン)、メチル基を有する原料として有機系:TMB(トリメチルボラン)、TMA(トリメチルアルミニウム)、TMI(トリメチルインジウム)、TMG(トリメチルガリウム)、TEG(トリエチルガリウム)が挙げられ、これらを水素等で希釈したガス原料、液体原料及び固体原料を用いることができる。
3C−SiC単結晶層の気相成長温度も、前記SiC単結晶バッファー層と同様の理由から、800〜1400℃であることが好ましく、900〜1300℃であることがより好ましい。
3C−SiC単結晶層の気相成長用原料としては、水素等で希釈したガス原料、液体原料及び固体原料が用いられる。前記ガス原料としては、水素化物:SiH4(モノシラン)、Si2H6(ジシラン)、CH4、C2H6、C4H10、C2H2等、ハロゲン化物:SiH2Cl2(ジクロロシラン)、SiHCl3(トリクロロシラン)等が挙げられる。
3C−SiC単結晶層の厚さは、原料流量、圧力、温度及び時間によって調整される。
3C−SiC単結晶層の厚さは、原料流量、圧力、温度及び時間によって調整される。
3C−SiC単結晶層のキャリア濃度は、気相成長中におけるドーパントの添加によって調整される。
ドーパント元素としては、n型:N、P、Sb、As等が、p型:Al、B、In、Ga等が挙げられる。これらの元素を含む原料としては、N2、水素化物:NH3、PH3、B2H6、As化物:AsH3、As2H4、Sb化物:SbH3、メチル基を有する原料として有機系:TMB、TMA、TMI、TMG、TEGが挙げられ、これらを水素等で希釈したガス原料、液体原料及び固体原料を用いることができる。
ドーパント元素としては、n型:N、P、Sb、As等が、p型:Al、B、In、Ga等が挙げられる。これらの元素を含む原料としては、N2、水素化物:NH3、PH3、B2H6、As化物:AsH3、As2H4、Sb化物:SbH3、メチル基を有する原料として有機系:TMB、TMA、TMI、TMG、TEGが挙げられ、これらを水素等で希釈したガス原料、液体原料及び固体原料を用いることができる。
本発明に係る化合物半導体における化合物半導体単結晶膜としては、AlN、InN(六方晶窒化インジウム)及びGaN(六方晶窒化ガリウム)等の窒化物からなるもの、3C−SiC、c−BP(立方晶リン化ホウ素)からなるもの等が挙げられる。
化合物半導体単結晶膜の気相成長温度も、前記SiC単結晶バッファー層と同様の理由から、800〜1400℃であることが好ましく、900〜1300℃であることがより好ましい。
化合物半導体の気相成長用原料としては、水素等で希釈したガス原料、液体原料及び固体原料が用いられる。
窒化物半導体のガス原料としては、N2、水素化物:NH3等、メチル基を有する原料として有機系:TMA、TMI、TMG、TEG、TMH(トリメチルヒドラジン)等が挙げられる。
また、SiC半導体のガス原料としては、水素化物:水素化物:SiH4(モノシラン)、Si2H6(ジシラン)、CH4、C2H6、C4H10、C2H2等、ハロゲン化物:SiH2Cl2(ジクロロシラン)、SiHCl3(トリクロロシラン)等が挙げられる。
化合物半導体単結晶膜の厚さは、原料流量、圧力、温度及び時間によって調整される。
窒化物半導体のガス原料としては、N2、水素化物:NH3等、メチル基を有する原料として有機系:TMA、TMI、TMG、TEG、TMH(トリメチルヒドラジン)等が挙げられる。
また、SiC半導体のガス原料としては、水素化物:水素化物:SiH4(モノシラン)、Si2H6(ジシラン)、CH4、C2H6、C4H10、C2H2等、ハロゲン化物:SiH2Cl2(ジクロロシラン)、SiHCl3(トリクロロシラン)等が挙げられる。
化合物半導体単結晶膜の厚さは、原料流量、圧力、温度及び時間によって調整される。
化合物半導体単結晶膜のキャリア濃度は、気相成長中におけるドーパントの添加によって調整される。
窒化物半導体のドーパントとしては、n型:C(炭素)、Si、Ge(ゲルマニウム)等が、p型:Mg(マグネシウム)等が挙げられる。これらの元素を含む原料としては、水素化物:CH4、C2H6、C3H8(プロパン)、C4H10、C2H4、SiH4、Si2H6、GeH4(モノゲルマン)等、メチル基を有する原料として有機系:Cp2Mg(Bis−(cycro−pentadienyl)Magnesium)等が挙げられ、これらを水素等で希釈したガス原料、液体原料及び固体原料を用いることができる。
一方、SiC半導体のドーパントとしては、前述したように、n型:N、P、Sb、As等が、p型:Al、B、In、Ga等が挙げられる。これらを含む原料としては、N2、水素化物:NH3、PH3、B2H6、As化物:AsH3、As2H4、Sb化物:SbH3、メチル基を有する原料として有機系:TMB、TMA、TMI、TMG、TEGが挙げられ、これらを水素等で希釈したガス原料、液体原料及び固体原料を用いることができる。
なお、化合物半導体単結晶膜のキャリア濃度を特に低くする場合、気相成長中におけるドーパントの添加を実施しないことにより、キャリア濃度を特に低く調整することができる。
窒化物半導体のドーパントとしては、n型:C(炭素)、Si、Ge(ゲルマニウム)等が、p型:Mg(マグネシウム)等が挙げられる。これらの元素を含む原料としては、水素化物:CH4、C2H6、C3H8(プロパン)、C4H10、C2H4、SiH4、Si2H6、GeH4(モノゲルマン)等、メチル基を有する原料として有機系:Cp2Mg(Bis−(cycro−pentadienyl)Magnesium)等が挙げられ、これらを水素等で希釈したガス原料、液体原料及び固体原料を用いることができる。
一方、SiC半導体のドーパントとしては、前述したように、n型:N、P、Sb、As等が、p型:Al、B、In、Ga等が挙げられる。これらを含む原料としては、N2、水素化物:NH3、PH3、B2H6、As化物:AsH3、As2H4、Sb化物:SbH3、メチル基を有する原料として有機系:TMB、TMA、TMI、TMG、TEGが挙げられ、これらを水素等で希釈したガス原料、液体原料及び固体原料を用いることができる。
なお、化合物半導体単結晶膜のキャリア濃度を特に低くする場合、気相成長中におけるドーパントの添加を実施しないことにより、キャリア濃度を特に低く調整することができる。
以下、本発明を実施例に基づきさらに具体的に説明するが、本発明は下記の実施例により制限されるものではない。
[実施例1]
図1は、本発明に係る化合物半導体の実施例1を示す概念的な断面図である。
この化合物半導体1は、結晶面方位{111}、原子段差の無い又は偶数個の原子段差を有する表面(図1においては上面)、キャリア濃度1017/cm3(≒抵抗率0.1Ωcm)、伝導型n型の厚さ400μmのSi単結晶基板2上に、厚さ10nm、キャリア濃度1017/cm3、上記Si単結晶板2の伝導型と同じn型の伝導型の3C−SiC単結晶バッファー層3、厚さ10μm、キャリア濃度1017/cm3、前記Si単結晶基板2の伝導型と同じn型の伝導型の3C−SiC単結晶層4、及び厚さ5μm、キャリア濃度1015/cm3(≒抵抗率10Ωcm)、伝導型n型の化合物半導体単結晶膜としての3C−SiC単結晶膜5が順に形成されているものである。
[実施例1]
図1は、本発明に係る化合物半導体の実施例1を示す概念的な断面図である。
この化合物半導体1は、結晶面方位{111}、原子段差の無い又は偶数個の原子段差を有する表面(図1においては上面)、キャリア濃度1017/cm3(≒抵抗率0.1Ωcm)、伝導型n型の厚さ400μmのSi単結晶基板2上に、厚さ10nm、キャリア濃度1017/cm3、上記Si単結晶板2の伝導型と同じn型の伝導型の3C−SiC単結晶バッファー層3、厚さ10μm、キャリア濃度1017/cm3、前記Si単結晶基板2の伝導型と同じn型の伝導型の3C−SiC単結晶層4、及び厚さ5μm、キャリア濃度1015/cm3(≒抵抗率10Ωcm)、伝導型n型の化合物半導体単結晶膜としての3C−SiC単結晶膜5が順に形成されているものである。
上述した化合物半導体(SiC半導体)1を製造するため、まず、結晶面方位{111}、キャリア濃度1017/cm3、伝導型n型で、CZ法によって製造された厚さ400μmのSi単結晶基板2を用意した。
次に、Si単結晶基板2を水素雰囲気下、1000℃で熱処理し、この熱処理に際して、水素流量あるいは圧力及び時間を調整することにより、原子段差の無い又は偶数個の原子段差を有する表面を調製した(図2(a)参照)。
次いで、C3H8原料ガス雰囲気下、1000℃熱処理し(図2(b)参照)、厚さ10nm、キャリア濃度1017/cm3、前記Si単結晶基板1の伝導型と同じn型の伝導型の3C−SiC単結晶バッファー層3(図2(c)参照)を形成した。
なお、3C−SiC単結晶バッファー層3の厚さは、炭素原料としてのC3H8原料ガスの流量及び時間により調整し、また、キャリア濃度は、熱処理中にN2をドーパントとして添加することにより調整した。
なお、3C−SiC単結晶バッファー層3の厚さは、炭素原料としてのC3H8原料ガスの流量及び時間により調整し、また、キャリア濃度は、熱処理中にN2をドーパントとして添加することにより調整した。
次に、原料ガスとしてSiH4ガス及びC3H8ガスを用い(図2(c)参照)、1000℃での気相成長により、3C−SiC単結晶バッファー層3上に、厚さ10μm、キャリア濃度1017/cm3、前記Si単結晶基板1の伝導型と同じn型の伝導型の3C−SiC単結晶層4(図2(d)参照)を積層させた。
なお、3C−SiC単結晶層4の厚さは、原料流量及び時間により調整し、また、キャリア濃度は、気相成長中にN2をドーパントとして添加することにより調整した。
なお、3C−SiC単結晶層4の厚さは、原料流量及び時間により調整し、また、キャリア濃度は、気相成長中にN2をドーパントとして添加することにより調整した。
最後に、原料ガスとしてSiH4ガス及びC3H8ガスを用い(図2(d)参照)、1000℃での気相成長により、3C−SiC単結晶層4上に、厚さ5μm、キャリア濃度1015/cm3、伝導型n型の化合物半導体単結晶膜としての3C−SiC単結晶膜5(図1参照)を積層させた。
なお、化合物半導体単結晶膜としての3C−SiC単結晶膜5の厚さは、原料流量及び時間により調整し、また、キャリア濃度は、気相成長中にN2をドーパントとして添加することにより調整した。
なお、化合物半導体単結晶膜としての3C−SiC単結晶膜5の厚さは、原料流量及び時間により調整し、また、キャリア濃度は、気相成長中にN2をドーパントとして添加することにより調整した。
上記製造工程により得られた化合物半導体1を用いて、ダイオードを作製し、その漏れ電流を測定したところ、従来の1/100程度に低減され、十分に実用に耐え得るものとなった。
[実施例2]
図3は、本発明に係る化合物半導体の実施例2を示す概念的な断面図である。
この化合物半導体6は、結晶面方位{111}、原子段差の無い又は偶数個の原子段差を有する表面(図3においては上面)、キャリア濃度1015/cm3(≒抵抗率10Ωcm)、伝導型n型の厚さ400μmのSi単結晶基板7上に、厚さ10nm、キャリア濃度1015/cm3、伝導型n型の3C−SiC単結晶層バッファー層8、厚さ10μm、キャリア濃度1015/cm3、伝導型n型の3C−SiC単結晶層9、及び厚さ5μm、キャリア濃度1015/cm3、伝導型n型の化合物半導体としての六方晶GaN単結晶膜10が順に形成されているものである。
図3は、本発明に係る化合物半導体の実施例2を示す概念的な断面図である。
この化合物半導体6は、結晶面方位{111}、原子段差の無い又は偶数個の原子段差を有する表面(図3においては上面)、キャリア濃度1015/cm3(≒抵抗率10Ωcm)、伝導型n型の厚さ400μmのSi単結晶基板7上に、厚さ10nm、キャリア濃度1015/cm3、伝導型n型の3C−SiC単結晶層バッファー層8、厚さ10μm、キャリア濃度1015/cm3、伝導型n型の3C−SiC単結晶層9、及び厚さ5μm、キャリア濃度1015/cm3、伝導型n型の化合物半導体としての六方晶GaN単結晶膜10が順に形成されているものである。
上述した化合物半導体(GaN半導体)6を製造するため、まず、結晶面方位{111}、キャリア濃度1015/cm3、伝導型n型で、CZ法によって製造された厚さ400μmのSi単結晶基板7を用意した。
次に、Si単結晶基板7を水素雰囲気下、1000℃で熱処理し、この熱処理に際して、水素流量あるいは圧力及び時間を調整することにより、原子段差の無し又は偶数個の原子段差を有する表面を調製した(図4(a)参照)。
次いで、C3H8原料ガス雰囲気下、1000℃で熱処理し(図4(b)参照)、厚さ10nm、キャリア濃度1015/cm3、伝導型n型の3C−SiC単結晶バッファー層8(図4(c)参照)を形成した。
なお、3C−SiC単結晶バッファー層8の厚さは、炭素原料としてのC3H8原料ガスの流量及び時間により調整し、また、熱処理中にドーパントを添加しないことにより、キャリア濃度を低く調整した。
なお、3C−SiC単結晶バッファー層8の厚さは、炭素原料としてのC3H8原料ガスの流量及び時間により調整し、また、熱処理中にドーパントを添加しないことにより、キャリア濃度を低く調整した。
次に、原料ガスとしてSiH4ガス及びC3H8ガスを用い(図4(c)参照)、1000℃の温度での気相成長によって3C−SiC単結晶バッファー層8上に、厚さ10μm、キャリア濃度1015/cm3、伝導型n型の3C−SiC単結晶層9(図4(d)参照)を積層させた。
なお、3C−SiC単結晶層9の厚さは、原料流量及び時間により調整し、また、キャリア濃度は、熱処理中にドーパントを添加しないことにより、キャリア濃度を低く調整した。
なお、3C−SiC単結晶層9の厚さは、原料流量及び時間により調整し、また、キャリア濃度は、熱処理中にドーパントを添加しないことにより、キャリア濃度を低く調整した。
最後に、原料ガスとしてTMGガス及びNH3ガスを用い(図4(d)参照)し、1000℃の温度での気相成長によって3C−SiC単結晶層9上に、厚さ5μm、キャリア濃度1015/cm3、伝導型n型の化合物半導体結晶膜としての六方晶GaN単結晶膜10(図3参照)を積層させた。
なお、化合物半導体単結晶膜としての六方晶GaN単結晶膜10の厚さは、原料流量及び時間により調整し、また、キャリア濃度は、熱処理中にドーパントを添加しないことにより低く調整した。
なお、化合物半導体単結晶膜としての六方晶GaN単結晶膜10の厚さは、原料流量及び時間により調整し、また、キャリア濃度は、熱処理中にドーパントを添加しないことにより低く調整した。
上記製造工程により得られた化合物半導体6を用いて、ダイオードを作製し、その漏れ電流を測定したところ、従来の1/100程度に低減され、十分に実用に耐え得るものとなった。
2 Si単結晶基板
3 3C−SiC単結晶バッファー層
4 3C−SiC単結晶層
5 3C−SiC単結晶膜(化合物半導体単結晶膜)
7 Si単結晶基板
8 3C−SiC単結晶バッファー層
9 3C−SiC単結晶層
10 六方晶GaN単結晶膜(化合物半導体単結晶膜)
3 3C−SiC単結晶バッファー層
4 3C−SiC単結晶層
5 3C−SiC単結晶膜(化合物半導体単結晶膜)
7 Si単結晶基板
8 3C−SiC単結晶バッファー層
9 3C−SiC単結晶層
10 六方晶GaN単結晶膜(化合物半導体単結晶膜)
Claims (7)
- 結晶面方位{111}、原子段差の無い又は偶数個の原子段差を有する表面、キャリア濃度1016〜21/cm3(≒抵抗率1〜0.00001Ωcm)、伝導型n型又はp型のSi単結晶基板上に、厚さ0.1〜100nm、キャリア濃度1016〜21/cm3、上記Si単結晶基板と同じ伝導型の3C−SiC単結晶バッファー層、厚さ0.1nm〜10μm、キャリア濃度1016〜21/cm3、前記Si単結晶基板と同じ伝導型の3C−SiC単結晶層、及び厚さ0.01〜100μm、キャリア濃度1011〜16/cm3(≒抵抗率1〜100000Ωcm)、伝導型n型又はp型の化合物半導体単結晶膜が順に形成されていることを特徴とする化合物半導体。
- 結晶面方位{111}、原子段差の無い又は偶数個の原子段差を有する表面、キャリア濃度1016/cm3以下(≒抵抗率1Ωcm以上)、伝導型n型又はp型のSi単結晶基板の上に、厚さ0.1〜100nm、キャリア濃度1016/cm3以下、伝導型n型又はp型の3C−SiC単結晶バッファー層、厚さ0.1nm〜10μm、キャリア濃度1016/cm3以下、伝導型n型又はp型の3C−SiC単結晶層、及び厚さ0.01〜100μm、キャリア濃度1016/cm3以下、伝導型n型又はp型の化合物半導体結晶膜が順に形成されていることを特徴とする化合物半導体。
- 前記化合物半導体単結晶膜が六方晶AlNであることを特徴とする請求項1または2記載の化合物半導体。
- 前記化合物半導体単結晶膜が六方晶GaNであることを特徴とする請求項1または2記載の化合物半導体。
- 前記化合物半導体単結晶膜が伝導型n型の六方晶GaNであり、かつ、Si単結晶基板、3C−SiC単結晶バッファー層および3C−SiC単結晶層がp型であることを特徴とする請求項4記載の化合物半導体。
- 前記化合物半導体単結晶膜が伝導型n型の六方晶GaNであり、かつ、化合物半導体単結晶膜及び3C−SiC単結晶層の間に、厚さ0.1〜100nm、キャリア濃度1016/cm3以下、伝導型n型又はp型の六方晶AlN単結晶バッファー層が挿入形成されていることを特徴とする請求項4または5記載の化合物半導体。
- 前記化合物半導体単結晶膜が伝導型n型の六方晶GaNであり、かつ、化合物半導体単結晶膜及び3C−SiC単結晶層の間に、厚さ0.1〜100nm、キャリア濃度1016/cm3以下、伝導型n型又はp型の六方晶AlN単結晶バッファー層が挿入形成され、かつ、Si単結晶基板、3C−SiC単結晶バッファー層および3C−SiC単結晶がp型であることを特徴とする請求6記載の化合物半導体。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004373524A JP2006179802A (ja) | 2004-12-24 | 2004-12-24 | 化合物半導体 |
US11/298,490 US7368757B2 (en) | 2004-12-24 | 2005-12-12 | Compound semiconductor and compound semiconductor device using the same |
KR1020050125923A KR100830482B1 (ko) | 2004-12-24 | 2005-12-20 | 화합물 반도체 및 그것을 이용한 화합물 반도체 디바이스 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004373524A JP2006179802A (ja) | 2004-12-24 | 2004-12-24 | 化合物半導体 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006179802A true JP2006179802A (ja) | 2006-07-06 |
Family
ID=36733590
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004373524A Pending JP2006179802A (ja) | 2004-12-24 | 2004-12-24 | 化合物半導体 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006179802A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008258561A (ja) * | 2007-03-13 | 2008-10-23 | Covalent Materials Corp | 窒化物半導体単結晶 |
JP2010258352A (ja) * | 2009-04-28 | 2010-11-11 | Oki Data Corp | 半導体薄膜素子の製造方法並びに半導体ウエハ、及び、半導体薄膜素子 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61276313A (ja) * | 1985-05-31 | 1986-12-06 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
JPH04223330A (ja) * | 1990-12-25 | 1992-08-13 | Univ Nagoya | 単結晶珪素基板上への化合物半導体単結晶の作製方法 |
-
2004
- 2004-12-24 JP JP2004373524A patent/JP2006179802A/ja active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61276313A (ja) * | 1985-05-31 | 1986-12-06 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
JPH04223330A (ja) * | 1990-12-25 | 1992-08-13 | Univ Nagoya | 単結晶珪素基板上への化合物半導体単結晶の作製方法 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008258561A (ja) * | 2007-03-13 | 2008-10-23 | Covalent Materials Corp | 窒化物半導体単結晶 |
JP2010258352A (ja) * | 2009-04-28 | 2010-11-11 | Oki Data Corp | 半導体薄膜素子の製造方法並びに半導体ウエハ、及び、半導体薄膜素子 |
US8664086B2 (en) | 2009-04-28 | 2014-03-04 | Oki Data Corporation | Semiconductor wafer, semiconductor thin film, and method for manufacturing semiconductor thin film devices |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7368757B2 (en) | Compound semiconductor and compound semiconductor device using the same | |
US8324631B2 (en) | Silicon carbide semiconductor device and method for manufacturing the same | |
US20070012943A1 (en) | Group III nitride semiconductor substrate and manufacturing method thereof | |
RU2008145801A (ru) | Способ выращивания полупроводникового кристалла нитрида iii группы, способ получения полупроводниковой кристаллической подложки из нитрида iii руппы и полупроводниковая кристаллическая подложка из нитрида iii руппы | |
KR20160070743A (ko) | n형 질화알루미늄 단결정 기판 및 수직형 질화물 반도체 디바이스 | |
CN107408511A (zh) | 化合物半导体基板 | |
US20200056302A1 (en) | Elimination of Basal Plane Dislocation and Pinning the Conversion Point Below the Epilayer Interface for SiC Power Device Applications | |
US20190148496A1 (en) | Sic epitaxial wafer | |
US9758902B2 (en) | Method for producing 3C-SiC epitaxial layer, 3C-SiC epitaxial substrate, and semiconductor device | |
RU2008145803A (ru) | Способ выращивания полупроводникового кристалла нитрида iii группы, способ получения полупроводниковой кристаллической подложки из нитрида iii группы и полупроводниковая кристаллическая подложка из нитрида iii группы | |
CN107887255B (zh) | 一种高阻GaN薄膜外延生长的方法 | |
CN106229397A (zh) | 一种发光二极管外延片的生长方法 | |
KR20150002066A (ko) | 에피택셜 웨이퍼 | |
JP7009147B2 (ja) | 炭化珪素半導体基板、炭化珪素半導体基板の製造方法および炭化珪素半導体装置 | |
JP2006253617A (ja) | SiC半導体およびその製造方法 | |
CN113488375B (zh) | 一种抑制外延边缘Crown缺陷的方法 | |
JP2006179802A (ja) | 化合物半導体 | |
JP2023096845A (ja) | 窒化物半導体膜を作製するためのテンプレート及びその製造方法 | |
JP6527667B2 (ja) | 窒化物半導体基板の製造方法 | |
Jing et al. | Enhanced performance of InGaN/GaN multiple quantum well solar cells with patterned sapphire substrate | |
CN113913931A (zh) | 一种具有p型缓冲层的外延结构及其制备方法 | |
JP6108609B2 (ja) | 窒化物半導体基板 | |
CN113913930A (zh) | 一种具有n型缓冲层的外延结构及其制备方法 | |
JP2006156529A (ja) | 化合物半導体及びその製造方法 | |
JP2014192246A (ja) | 半導体基板およびそれを用いた半導体素子 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060907 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20070711 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101216 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110422 |