KR20160070743A - n형 질화알루미늄 단결정 기판 및 수직형 질화물 반도체 디바이스 - Google Patents

n형 질화알루미늄 단결정 기판 및 수직형 질화물 반도체 디바이스 Download PDF

Info

Publication number
KR20160070743A
KR20160070743A KR1020167006830A KR20167006830A KR20160070743A KR 20160070743 A KR20160070743 A KR 20160070743A KR 1020167006830 A KR1020167006830 A KR 1020167006830A KR 20167006830 A KR20167006830 A KR 20167006830A KR 20160070743 A KR20160070743 A KR 20160070743A
Authority
KR
South Korea
Prior art keywords
aluminum nitride
single crystal
type
nitride single
substrate
Prior art date
Application number
KR1020167006830A
Other languages
English (en)
Other versions
KR102171509B1 (ko
Inventor
토루 키노시타
토시유키 오바타
토루 나가시마
Original Assignee
가부시키가이샤 도쿠야마
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 도쿠야마 filed Critical 가부시키가이샤 도쿠야마
Publication of KR20160070743A publication Critical patent/KR20160070743A/ko
Application granted granted Critical
Publication of KR102171509B1 publication Critical patent/KR102171509B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/20—Epitaxial-layer growth characterised by the substrate the substrate being of the same materials as the epitaxial layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02389—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02598—Microstructure monocrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/207—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66143—Schottky diodes

Abstract

[과제] Si 도핑된 n형 질화알루미늄 단결정 기판을 이용한 수직형 반도체 다이오드를 제공하는 것을 목적으로 한다.
[해결수단] n형 질화알루미늄 단결정 기판의 표면 상에 오믹 전극층을 구비한 수직형 질화물 반도체 디바이스로서, 상기 n형 질화알루미늄 단결정 기판은 Si 함유량이 3×1017 ∼ 1×1020cm-3이고, 전위밀도가 106cm- 2 이하이며, 또한 상기 오믹 전극층이 상기 n형 질화알루미늄 단결정 기판의 n 극성면 측에 형성되어 이루어지는 것을 특징으로 하는 수직형 질화물 반도체 디바이스이다.

Description

n형 질화알루미늄 단결정 기판 및 수직형 질화물 반도체 디바이스 {N-TYPE ALUMINUM NITRIDE SINGLE-CRYSTAL SUBSTRATE AND VERTICAL NITRIDE SEMICONDUCTOR DEVICE}
본 발명은, Si가 도핑된 n형 도전성 단결정 질화알루미늄 기판 (n형 질화알루미늄 단결정 기판), 및 그 기판을 이용한 수직형(縱型) 질화물 반도체 디바이스에 관한 것이다.
질화알루미늄은 와이드 밴드 갭 반도체로 알려진 질화 갈륨이나 탄화규소에 비해 밴드 갭 폭이 두 배 정도 더 큰 것 외에도 (6.2eV), 높은 절연 파괴 내압 (12MV/cm), 높은 열전도율 (3.0Wcm-1K-1) 등의 우수한 특성을 가지고 있어, 상기의 재료를 이용한 경우보다 더 높은 내전압 특성을 갖는 파워 디바이스를 실현하는 것이 가능한 재료로서 기대되고 있다.
높은 소자 성능 (고용량·고 내전압)을 실현하기 위한 소자 구조로서, 질화갈륨 및 탄화규소를 이용한 디바이스는 도전성 기판을 지지 기판으로 이용한 수직형, 즉 소자의 표면으로부터 이면(裏面)의 사이에 전류가 흐르는, 또는 전압이 인가되는 반도체 소자 구조가 제안되어있다 (특허문헌 1 ∼ 3 참조).
수직형 구조를 채용함으로써 수평형, 즉 장치를 구동시키기 위한 전류의 흐름 방향이 수평 방향인 디바이스에 있어서 과제였던 내전압 특성을 향상시키는 것이 가능해진다. 또한, 수직형 구조를 채용함으로써, 디바이스에 인가되는 전력을 크게하는 것이 가능해진다. 수직형의 소자 구조를 실현하기 위해서는, 상술한 바와 같이, 도전성 기판을 사용할 필요가 있다. 도전성을 갖는 질화알루미늄에 관해서는, 유기금속 기상 에피택시 (MOVPE: Metalorganic Vapor Phase Epitaxy)법이나 하이드라이드 기상 에피택시 (HVPE: Hydride Vapor Phase Epitaxy)법에 의해 Si를 도핑함으로써, n형 도전성 결정층을 형성하는 방법이 알려져있다 (특허문헌 4 ∼ 5).
그러나, 특허문헌 4, 5의 기재에 있어서는, SiC 기판과 같은 이종 기판 위에 n형 질화알루미늄 단결정층을 형성하고 있기 때문에 고품질의 단결정층을 제작하는 것이 곤란하였다. 특히, 고품질로 층두께가 큰 n형 질화알루미늄 단결정층을 제작하기에는 개선의 여지가 있었다.
이상과 같은 문제점을 해결하기 위하여, 동종, 즉 질화알루미늄 단결정층으로 이루어진 베이스 기판 상에 n형 질화알루미늄 단결정층을 성장시키는 방법도 개발되어있다 (특허문헌 6 참조).
[특허문헌 1] 일본 특허 공개 2003-086816 호 [특허문헌 2] 일본 특허 공개 2006-100801 호 [특허문헌 3] 일본 특허 공개 2009-059912 호 [특허문헌 4] 일본 특허 공개 2000-091234 호 [특허문헌 5] 일본 특허 공개 2003-273398 호 [특허문헌 6] 일본 특허 제 5234968 호
특허문헌 6에 기재된 방법에 의하면, 일본 특허 공개 2005-2552248호에 기재된 방법에 의해 관통 전위밀도가 105cm-2 정도인 질화알루미늄 자립 기판을 제조한 후, 이 질화알루미늄 자립 기판 위에 n형 질화물 알루미늄 단결정층을 형성할 수 있다. 그리고, 이 방법에 의하면, n형 질화알루미늄 단결정층은 전위밀도가 5 × 109cm-2 정도인 것을 얻을 수 있다.
그러나, 특허문헌 6의 방법에 있어서는, 실제로는 10μm 이하의 층두께가 작은 n형 질화알루미늄 단결정층이 제작될 뿐이고, 전극을 형성한 구체예는 나타나있지 않다. 즉, 종래 기술에서는, n형 층을 자립한 기판으로서 사용할 수 있을 정도의 두께를 가지며, n형 도전성을 갖는 고성능의 질화알루미늄 단결정을 이용한 수직형 반도체 디바이스는 아직 실현되어 있지 않다.
본 발명은, 상기와 같은 현상을 감안하여 이루어진 것으로, Si를 도핑한 n형 질화알루미늄 단결정 기판을 이용한 수직형 반도체 디바이스를 제공하는 것을 목적으로 한다.
본 발명자들은, 특허문헌 6에 개시되어있는 방법에 의해 n형 단결정 질화알루미늄 기판을 제작하고, 실제로 전극을 형성하여, 다양한 특성을 확인하였다. 그리고, 상기 n형 질화알루미늄 단결정 기판에서는, 역방향 내전압이 현저하게 저하하는 경우가 있고, 이의 원인은 n형 질화알루미늄 단결정 기판의 전위밀도에 있다는 것을 밝혀냈다. 그 결과, 고성능 디바이스를 제작하기 위해서는, 전위밀도가 더 적고, 고품질인 n형 단결정 질화알루미늄 단결정 기판이 필요하다는 것을 발견하고, 본 발명을 완성하기에 이르렀다.
즉, 제1의 본 발명은, Si 함유량이 3×1017 ∼ 1×1020cm-3이고, 전위밀도가 106cm- 2 이하이며, 또한 두께가 50 ∼ 500μm인 n형 질화알루미늄 단결정 기판이다.
그리고, 제2의 본 발명은, 상기 n형 질화알루미늄 단결정 기판의 상하 주면(主面)에 전극층을 구비한 수직형 질화물 반도체 디바이스이다. 이 수직형 질화물 반도체 디바이스는 한쪽의 주면 전극층이 오믹 전극층인 것이 바람직하다. 또한, 이 수직형 질화물 반도체 디바이스는 n형 질화알루미늄 단결정 기판의 한쪽의 주면에 오믹 전극층, 다른 쪽의 주면에 쇼트키 전극층을 형성함으로써, 수직형 쇼트키 배리어 다이오드로서 적합하게 사용할 수 있다.
제3의 본 발명은, 상기 n형 질화알루미늄 단결정 기판의 적어도 한쪽의 주면에, Si 함유량이 1×1018 ∼ 5×1018cm-3인 AlXGa1 - XN (단, X는 0. 3 ≤ X ≤ 0.8을 만족하는 유리수이다.)으로 이루어진 층이 적층된 적층체이다.
그리고, 제4의 본 발명은, 상기 적층체의 상하 주면에 전극층을 구비한 수직형 질화물 반도체 디바이스이다. 이 수직형 질화물 반도체 디바이스는 AlXGa1 - XN (단, X는 0.3 ≤ X ≤ 0.8을 만족하는 유리수이다.)으로 이루어진 층 상의 전극층이 오믹 전극층인 것이 바람직하다. 또한, 수직형 질화물 반도체 디바이스는 n 형 질화알루미늄 단결정 기판 상의 전극층을 쇼트키 전극층으로 함으로써, 수직형 쇼트키 배리어 다이오드로서 적합하게 사용할 수 있다.
제5의 본 발명은, 상기 n형 질화알루미늄 단결정 기판을 제조할 때, 전위밀도가 104cm- 2 이하인 질화알루미늄 단결정 종(種) 기판을 사용하는 것을 특징으로 하는 것이다.
상기 제1의 본 발명에 의하면, 종래 실현되지 않은 n형 질화알루미늄 단결정 기판을 이용한 수직형 질화물 반도체 디바이스가 제공되며, n형 질화알루미늄 단결정 기판의 전위밀도를 106cm- 2 이하로 함으로써, 높은 내전압 특성을 실현하는 것이 가능해진다.
[도 1] 본 도면은, 본 발명의 수직형 질화물 디바이스의 일 형태(제 1 형태예)를 나타낸 단면 모식도이다.
[도 2] 본 도면은, 본 발명의 수직형 질화물 디바이스의 일 형태(제 2 형태예)를 나타낸 단면 모식도이다.
[도 3] 본 도면은, 본 발명의 수직형 질화물 디바이스 (제 1 형태예)의 제작 프로세스의 일 형태를 나타내는 모식도이다.
[도 4] 본 도면은, 본 발명의 수직형 질화물 디바이스 (제 2 형태예)의 제작 프로세스의 일 형태를 나타내는 모식도이다.
[도 5] 본 도면은, 본 발명의 수직형 질화물 디바이스 (제 2 형태예)의 제작 프로세스의 다른 형태를 나타내는 모식도이다.
[도 6] 실시예에서 제작한 수직형 쇼트키 배리어 다이오드의 전류-전압 특성도이다.
본 발명에 있어서, 수직형 질화물 반도체 디바이스는 n형 질화알루미늄 단결정 기판의 상하면에 작동 전극이 형성된 구조이며, 본 발명의 범위를 벗어나지 않는 범위에서 쇼트키 배리어 다이오드, 트랜지스터, 발광 다이오드, 레이저 다이오드 등 다양한 반도체 디바이스에 적용할 수 있다.
본 발명의 수직형 질화물 반도체 디바이스는 n형 질화알루미늄 단결정 기판의 상하 표면 상에 전극층을 구비한 수직형 질화물 반도체 디바이스이다. 그리고, 상기 n형 질화알루미늄 단결정 기판의 Si 함유량, 전위밀도 및 두께가 특정의 범위인 것을 특징으로 한다.
본 발명에 있어서, n형 질화알루미늄 단결정 기판은 Si 함유량이 일정한 단층이어도 되고, Si 함유량이 다른 복수의 층으로 이루어져도 된다. 또한, Si 함유량이 단계적으로 변화하는 질화알루미늄 단결정층으로 이루어져도 된다. 다음에, 구체적인 구조에 대하여, 도면을 이용하여 설명한다.
(수직형 질화물 반도체 디바이스의 구조 : 제1 형태예)
우선, 처음에, Si 함유량이 일정한 단층, 또는 Si 함유량이 단계적으로 변화하는 질화알루미늄 단결정층으로 이루어진 경우에 대해 설명한다. 도 1에, 전형적인 예로서, 수직형 쇼트키 배리어 다이오드 구조를 나타내었다.
도 1에 나타낸 바와 같이, 본 발명의 수직형 질화물 반도체 디바이스는 n형 질화알루미늄 단결정 기판(1)을 가지고, 상기 n형 질화알루미늄 단결정 기판(1)의 상하 표면 ((주면): 측면은 아니고, 전극층이 형성되거나, 다른 층이 성장하는 면)에 작동 전극층 (2, 3)을 형성하여 이루어진다. 그리고, 수직형 쇼트키 배리어 다이오드로서 본 발명의 수직형 질화물 반도체 디바이스를 사용하는 경우에는, 한쪽의 표면 상의 전극이 오믹 전극층(3)이고, 다른 쪽의 표면 상의 전극이 쇼트키 전극층(2)으로 이루어진다. 다음에, 각 구성 부재에 대해서 설명한다.
(n형 질화알루미늄 단결정 기판)
n형 질화알루미늄 단결정 기판(1)은 전위밀도가 106cm-2 이하이고, Si를 3×1017 ∼ 1×1020cm-3의 범위로 포함한다. 또한, 이 전위밀도는 n형 질화알루미늄 단결정 기판의 최표면의 전위밀도를 가리킨다.
n형 질화알루미늄 단결정 기판 중의 전위는, 수직형 디바이스를 구동시킨 경우의 전류 누설원이 되어, 초기의 내전압 특성을 악화시키는 요인이 될 뿐만 아니라, 장시간의 사용에 있어서 전위를 통해 불순물의 확산을 촉진함으로써, 디바이스 특성을 점차 악화시킨다. 또한, 전위는 n형 도전 캐리어인 전자의 산란 요인이 된다. 그리고, n형 질화알루미늄 단결정 기판 중에 전위가 많이 존재함으로써 전자의 이동도가 저하하고, 그 결과 n형 도전 특성이 저하하는 경향이 있다. 이러한 디바이스 특성 및 n형 도전 특성의 저하를 억제하기 위해서는, n형 질화알루미늄 단결정 기판 중의 전위밀도는 106cm- 2 이하이고, 보다 바람직하게는 104cm- 2 이하이다. 전위밀도의 바람직한 하한값은 0cm-2이지만, 공업적인 생산을 고려하면 102cm-2이다. 전위밀도의 측정은, 투과 전자 현미경 (TEM)에 의한 관찰, 또는 간이하게 알칼리 용액에 침지한 후의 에치 피트 밀도의 관찰에 의해 수행할 수 있다. 또한, 본 발명은 에치 피트 밀도를 전위밀도로 했다.
또한, n형 질화알루미늄 단결정 기판(1)에 포함된 Si 함유량은 3×1017 ∼ 1×1020cm-3이다. Si 함유량이 3×1017cm- 3 미만인 경우는, n형 도전 캐리어 농도가 낮아지기 때문에 도전성이 낮아지고, 디바이스의 저항값이 상승하기 때문에 바람직하지 않다. 한편, 1×1020cm- 3 이상에서는 크랙의 발생, 성장 표면의 조면화(粗面化)에 따라 산소 등의 Si 이외의 불순물 농도가 증가하는 등의 문제점이 발생할 우려가 높아지기 때문에 바람직하지 않다. 또한, 상기와 같이, Si 함유량이 상기 범위이면, n형 질화알루미늄 단결정 기판 중에 일정량 포함되어도 된다. 또한 Si 함유량의 상한값, 하한값이 상기 범위를 만족하면, 상한 하한값의 범위에서 Si 함유량이 변화해도 된다.
이 Si 함유량은, 원하는 n형 도전 특성이 발휘되도록 적절하게 최적값을 상기 범위에서 결정하면 된다. 예를 들어, 높은 도전 특성이 요구되는 경우에는, Si 함유량은 바람직하게는 1×1018 ∼ 8×1019cm-3이고, 보다 바람직하게는 5 ×1018 ∼ 5×1019cm-3이다.
또한, 탄소는 수용체(acceptor)성 불순물이기 때문에, Si를 보상하는 것에 의해, n형 도전성을 저하시키는 요인이 된다. 따라서, n형 도전성을 얻기 위해서는, 탄소 농도는 Si 함유량보다 낮은 농도로 억제할 필요가 있다. n형 질화알루미늄 단결정 기판(1)에 포함되는 수용체성 불순물(탄소)의 농도는 2×1017cm-3 이하인 것이 바람직하고, 보다 바람직하게는 1×1017cm-3 이하이다. 수용체 성 불순물 농도의 바람직한 범위의 하한값은 0cm-3이지만, 후술하는 공지의 분석 방법의 현황의 검출 하한값을 고려하면, 1×1015cm-3 정도이다.
또한, Si 함유량 및 수용체성 불순물(탄소) 농도의 측정은, 2차 이온 질량 분석법(SIMS) 등의 공지의 기술로 수행할 수 있다. 또한, n형 도전성은 공지의 홀 효과(hall effect) 측정, CV 측정 등에 의해 측정할 수 있다.
n형 질화알루미늄 단결정 기판(1)의 두께는 50 ∼ 500μm의 범위이고, 원하는 용도, 설계에 따라 상기 범위 내에서 적절히 결정하면 된다. 기판의 두께가 상기 하한값 이하의 경우는, 기판으로서의 자립성을 확보하는 것이 곤란해지고, 더구나 디바이스 제조 과정 중의 크랙 발생 요인이 되어, 수율의 저하를 초래하기 때문에 바람직하지 않다. 한편, 기판의 두께가 상기 범위를 초과하는 경우에는, 후술하는 n형 질화알루미늄 기판의 제조 시간이 길어지는 것에 의한 생산성의 저하뿐만 아니라, 디바이스의 특성면에서 수직 방향의 저항값의 증가 요인이 된다.
또한, n형 질화알루미늄 단결정 기판(1)의 주면 (측면은 아니고, 층의 위에 전극층 또는 그외의 층이 형성되는 면)의 면 방위는 C면 (Al 극성면) 및 -C 면 (N 극성면)이다. 또한, n형 질화알루미늄 단결정 기판(1)의 다른 특정으로는 (002) 및 (101)면의 X선 로킹 커브 측정에서, 반치폭(半値幅)이 100초 이하인 것이 바람직하다.
(전극층)
본 발명에 있어서, 전극층은 사용하는 용도에 따라 적절히 결정하면 된다. 예를 들어, 수직형 트랜지스터에 본 발명의 수직형 질화물 반도체 디바이스를 사용하는 경우에는, 게이트 전극, 소스 전극층, 드레인 전극층 등을 상기 n형 질화알루미늄 단결정 기판의 양쪽 주 표면에 형성하면 된다. 또한, 발광 다이오드에 본 발명의 수직형 질화물 반도체 디바이스를 적용하는 경우에는, n형 질화알루미늄 단결정 기판에 n형 오믹 전극층을 형성하고, 다른 쪽 면에는 p형 오믹 전극층을 형성하면 된다. 특히, 본 발명의 수직형 질화물 반도체 디바이스를 수직형 쇼트키 배리어 다이오드에 사용하는 경우에는, 오믹 전극층과 쇼트키 전극층을 형성하는 것이 바람직하다.
(제 1 형태예에 있어서 오믹 전극층)
다음에, 오믹 전극층(3)에 대해 설명한다. 이 오믹 전극층(3)은 공지의 오믹 전극 재료를 사용할 수 있다. 구체적으로는, n형 질화알루미늄 단결정 기판과의 접촉저항값을 저감할 수 있는 재료라면 특별히 한정되는 것은 아니지만, 예를 들면, 일본 특허 공개 2011-547604호에 기재되어있는 Ti 및 Al을 포함하는 전극 재료를 사용하는 것이 바람직하다. 이러한 전극 재료는, 접촉저항값을 저감시키기 위해, 전극층을 형성한 후에, 아르곤, 질소 등의 불활성 가스 분위기 중에서 어닐링하는 것이 바람직하다. 어닐링 온도는 특별히 제한되는 것은 아니지만, 700∼1100℃인 것이 바람직하다. 또한, 오믹 전극층(3)의 두께는 특별히 한정되는 것은 아니고, 어닐링 후의 접촉저항값의 저감이 가능한 범위에서 각 층의 층두께를 적절히 결정하면 되지만, 전극층의 생산성 등을 고려하면, 총 두께를 50∼500nm로 하는 것이 바람직하다.
또한, 오믹 전극층을 형성하는 n형 질화알루미늄 단결정 기판 표면의 면 방위는 특별히 한정되는 것은 아니고, 디바이스 구조에 따라 적절하게 결정하면 된다. 그 중에서도, 제1 형태예에서 설명하는 바와 같은 수직형 쇼트키 배리어 다이오드에 적용하는 경우에는, C면 (Al 극성면)인 것이 바람직하다.
(제 1 형태예에 있어서 쇼트키 전극층)
본 발명의 수직형 질화물 반도체 디바이스는 n형 질화알루미늄 단결정 기판(1) 상에 쇼트키 전극층(2)이 형성되는 것이 바람직하다.
쇼트키 전극층(2)의 재료는 n형 질화알루미늄 단결정 기판과의 쇼트키 배리어를 형성하는 재료라면 특별히 한정되는 것은 아니고, 예를 들면, Ni, Pt, Pd, Au 등의 일함수가 비교적 큰 재료를 사용할 수 있다. 그리고, 이러한 재료로 이루어지는 단층이어도 되고, 복수층으로 이루어져도 된다. 또한, 두께도 특별히 제한되는 것은 아니지만, 일반적으로는 10∼500nm의 범위 내이다.
또한, 쇼트키 전극층(2)을 형성하는 n형 질화알루미늄 단결정 기판 표면의 면 방위는, 상기 오믹 전극층(3)을 형성하는 면 방위의 반대, 즉 -C면 (N 극성면)인 것이 바람직하다.
이상과 같은 형태의 수직형 질화물 반도체 디바이스로 함으로써, 우수한 효과, 예를 들어, 역방향 전압값을 100V로 할 때, 전류밀도가 10-6Acm- 2 이하를 만족하는 수직형 질화물 반도체 디바이스를 제조할 수 있다.
다음에, 도 2에 나타낸 바와 같은 형태, 즉 본 발명의 적층체, 및 그 적층체에 전극층을 형성한 수직형 질화물 반도체 디바이스에 대해 설명한다.
(수직형 질화물 반도체 디바이스의 구조: 제2 형태예)
제2 형태예로는, n형 질화알루미늄 단결정 기판 상에 Si를 포함하는, 즉 n형 AlXGa1 - XN 층(4)이 형성되어 있는 적층체를 사용하는 것이다. 이 n형 AlXGa1 - XN 층은, 특별히 제한되는 것은 아니지만, 도 2에 나타낸 바와 같이, n형 질화알루미늄 단결정 기판(1)과 오믹 전극층(3)의 사이에 Si를 포함하는, 즉 n형 AlXGa1 - XN 층(4)이 형성되어 있는 것이 바람직하다. 또한, 제2 형태예에 있어서, n형 질화알루미늄 단결정 기판(1), 오믹 전극층(3), 쇼트키 전극층(2)은, 제 1 형태예에서 설명한 기판, 층과 동일한 것이다.
(적층체)
본 발명에 있어서, 적층체는, 상기 n형 질화알루미늄 단결정 기판의 적어도 한쪽의 주면에, n형 AlXGa1-XN 층이 적층된 것이다. 그 중에서도, n형 AlXGa1 - XN 층은 상기 n형 질화알루미늄 단결정 기판의 Al 극성면(1b) 측에 형성되는 것이 바람직하다.
이 n형 AlXGa1 - XN 층 중의 Si 함유량은 1×1018 ∼ 5×1019cm- 3인 것이 바람직하다. Si 함유량은 상기 범위 내이면 특별히 한정되는 것은 아니지만, 상술한 접촉저항 값을 더 저감하기 위해서는, 바람직하게는 5×1018 ∼ 4×1019cm-3, 더욱 바람직하게는 8×1018 ∼ 3×1019cm-3이다.
n형 AlXGa1 - XN 층(4)의 Al 조성 X는, 반도체 디바이스의 종류나 목적에 따라 적절하게 결정하면 되지만, 0.3 ≤ X ≤ 0.8 인 것이 바람직하다. 예를 들어, 도 2에 나타낸 바와 같은 쇼트키 배리어 다이오드에 적용하는 경우는, 접촉저항과 소자의 내전압 특성을 감안하여 최적 조성을 결정하면 되는데, 바람직하게는 0.4 ≤ X ≤ 0.75이고, 더욱 바람직하게는 0.5 ≤ X ≤ 0.7이다.
또한, n형 AlXGa1 - XN 층의 두께는, n형 질화알루미늄 단결정 기판과 마찬가지로, 특별히 제한되는 것은 아니며, 원하는 용도, 설계에 따라 적절히 결정하면 된다. 예를 들어, 쇼트키 배리어 다이오드의 콘택트층으로서 이용하는 경우에는, 20 ∼ 500nm인 것이 바람직하다.
이러한 n형 AlXGa1 - XN 층(4)이 상기 n형 질화알루미늄 단결정 기판(1) 상에 적층된 적층체는, 그 용도에 따라서, n형 AlXGa1 - XN 층의 표면과 상기 n형 질화알루미늄 단결정 기판의 표면에 전극층을 형성하면 된다.
특히, 수직형 쇼트키 배리어 다이오드로 사용하는 경우에는, n형 AlXGa1 - XN 층(4) 상에, 바람직하게는 n형 AlXGa1 - XN 층(4)의 Al 극성면 상에 오믹 전극층(3)을 형성하고, n형 질화알루미늄 단결정 기판의 표면, 바람직하게는 n형 질화알루미늄 단결정 기판(1)의 N 극성면(1a) 상에 쇼트키 전극층(2)을 형성하는 것이 바람직하다. n형 질화알루미늄 단결정 기판(1)과 오믹 전극층(3)과의 사이에 n형 AlXGa1 - XN 층(4)이 형성됨으로써, n형 AlXGa1 - XN 층(4)이 오믹 전극층(3)과의 콘택트층으로서 기능하기 때문에, 제1 형태예보다 오믹 전극층(3)과 결정층 (n형 AlXGa1 - XN 층(4) 및 n형 질화알루미늄 단결정 기판(1))과의 접촉저항값을 더 저감할 수 있다.
또한, 이들 오믹 전극층(3), 쇼트키 전극층(2)은, 제 1 형태예에서 설명한 것과 동일한 것을 사용할 수 있다.
(수직형 질화물 반도체 디바이스의 제조 방법)
다음에, 본 발명의 수직형 질화물 반도체 디바이스의 제조 방법을 설명한다. 상기 제1, 제2 형태예의 수직형 질화물 반도체 디바이스의 제조 방법은 특별히 제한되는 것은 아니다. 그 중에서도 전위밀도가 104cm-2 이하인 질화알루미늄 단결정 종 기판 상에 Si 함유량이 3×1017 ∼ 1×1020cm-3인 n형 질화알루미늄 단결정층을 성장시키고, 이 n형 질화물 알루미늄 단결정층을 분리하여, n형 질화알루미늄 단결정 기판으로 사용하는 방법을 채택하는 것이 바람직하다. 즉, 전위밀도가 매우 낮은 (전위밀도가 104cm-2 이하) 질화알루미늄 단결정 종 기판을 사용함으로써, Si 함유량이 3×1017 ∼ 1×1020cm-3이고, 전위밀도가 106cm-2 이하인 n형 질화알루미늄 단결정 기판을 용이하게 얻을 수 있다.
종래의 특허문헌 6에 기재된 방법에 있어서도 105cm- 2 정도의 질화알루미늄 단결정 종 기판을 사용하고, 그 위에 n형 질화알루미늄 단결정층을 성장시켰지만, 그럴 경우, 겨우 전위밀도가 5×109cm- 2 정도인 n형 질화알루미늄 단결정층 밖에 얻을 수 없었다. 본 발명에서는, 종래의 것보다 고품질의 n형 질화알루미늄 단결정 기판을 사용한다. 이러한 n형 질화알루미늄 단결정 기판을 얻기 위해서는, n형 질화알루미늄 단결정층 (기판)을 제조할 때의 종 기판이 중요하게 된다. 이하의 방법에 의해 제조하는 것이 바람직하다. 순서대로 설명한다.
(제1 형태예의 수직형 질화물 반도체 디바이스의 제조 방법)
제1 형태예의 수직형 질화물 반도체 디바이스의 제조 방법의 일례를 도 3을 이용하여 설명한다. 먼저, n형 질화알루미늄 단결정 기판을 제조하기 위해 사용하는 질화알루미늄 단결정 종 기판(5)을 준비한다. 우선, 질화알루미늄 단결정 종 기판에 대해 설명한다.
(질화알루미늄 단결정 종 기판 (준비))
n형 질화알루미늄 단결정 기판은 질화알루미늄 단결정 종 기판(5) 상에 n형 질화알루미늄 단결정층(1’)을 형성한 후, 종 기판(5)과 n형 질화알루미늄 단결정층(1’)을 분리하여, n형 질화알루미늄 단결정 기판(1)으로 한다.
질화알루미늄 단결정 종 기판(5)의 전위밀도는 104cm-2 이하, 더욱이 103cm-2 이하인 것이 바람직하다. 전위밀도가 104cm-2를 초과하는 경우에는, 질화알루미늄 단결정 종 기판(5) 상에 n형 질화알루미늄 단결정층(1’)을 형성할 때, n형 질화알루미늄 단결정층 중에 응력이 축적되어, n형 질화알루미늄 단결정층(1’)의 층두께가 커짐에 따라 크랙이 발생하기 쉬워진다. 또한, 전위밀도가 104cm-2를 초과하는 경우에는, 얻어지는 n형 질화알루미늄 단결정층(1’)(n형 질화알루미늄 단결정 기판(1))의 전위밀도를 106cm-2 이하로 하는 것이 곤란해진다.
또한, 질화알루미늄 단결정 종 기판의 전위밀도의 하한값은 0cm-2이지만, 공업적인 생산을 고려하면, 102cm- 2 이다. 전위밀도의 측정은 투과 전자 현미경(TEM)에 의한 관찰, 또는 간이하게 알칼리 용액에 침지한 후의 에치 피트 밀도의 관찰에 의해 수행할 수 있다. 또한, 본 발명은 에치 피트 밀도를 전위밀도로 했다.
이러한 낮은 전위밀도의 질화알루미늄 단결정 종 기판(5)은 공지의 방법으로 제조할 수 있다. 그리고, 상기의 특성을 얻을 수 있으면, 그 방법은 특별히 한정되는 것은 아니지만, 승화법 (예를 들면, Journal of Crystal Growth. 312. 2519에 기재) 및 일본 특허 공개 2010-89971호에 제안된 바와 같은 방법을 사용할 수 있다.
질화알루미늄 단결정 종 기판(5)은 n형 질화알루미늄 단결정층(1’)을 형성하는 주면이 C면 (Al 극성면)인 것이 바람직하다. 또한, 주면의 표면 거칠기는 n형 질화알루미늄 단결정층의 결정 품질을 저하시키지 않기 위해, 원자층 수준에서 평활한 것이 바람직하다. 구체적으로는, 종 기판의 주면 전면에서의 평균 제곱 거칠기(RMS)로서 0.2nm 이하인 것이 바람직하다. 표면 거칠기가 상기 범위를 초과하는 경우나, 종 기판의 주면에 연마에 의한 상처 등이 있는 경우는 전위밀도가 많은 경우와 같이, n형 질화알루미늄 단결정층(1’)에 크랙이 발생하기 쉬워진다.
n형 질화알루미늄 단결정층(1’)이 성장하는 주면의 면 방위는 C면인 것이 바람직하고, C면의 기울기 (오프 각도)는 특별히 한정되는 것은 아니지만, 0 ∼ 3 ° 정도인 것이 바람직하다.
또한, 질화알루미늄 단결정 종 기판(5)의 두께는 특별히 제한되는 것은 아니지만, 일반적으로 0.3 ∼ 1.0mm 정도이다. 이러한 종 기판을 준비함으로써, 높은 결정 품질의 n형 질화알루미늄 단결정층(1’)을 형성하는 것이 가능해진다.
다음에, 질화알루미늄 단결정 종 기판(5) 상에 성장시키는 n형 질화알루미늄 단결정층(1’)의 성장 방법을 설명한다.
(n형 질화알루미늄 단결정층(1’)의 성장 방법)
상기 질화알루미늄 단결정 종 기판(5) 상에 n형 질화알루미늄 단결정층(1’)을 형성하는 방법을 설명한다. n형 질화알루미늄 단결정층(1’)은 HVPE 법, MOVPE 법, 분자선 에피 택시(MBE: Molecule Beam Epitaxy)법 등 공지의 결정 성장법에 의해 제조된다. 그 중에서도, 비교적 높은 결정 성장 속도를 얻을 수 있는 등의 생산성을 고려하면, HVPE 법 또는 MOVPE 법이 바람직하고, 가장 높은 성장 속도를 얻을 수 있는 HVPE 법이 가장 바람직하다.
HVPE 법을 채용하는 경우에는, 일본 특허 제3803788호 및 특허 제3936277호에 기재되어있는 바와 같이, 할로겐화 알루미늄과 암모니아를 질화알루미늄 단결정 종 기판(5) 상에 수소 및 질소 등의 캐리어 가스와 함께 공급하여, n형 질화알루미늄 단결정층(1’)을 성장시키는 것이 바람직하다. n형 질화알루미늄 단결정층(1’)을 성장시킬 때의 종 기판(5)의 온도는 1100 ∼ 1800 ℃로 하는 것이 바람직하고, 또한 1250 ∼ 1600 ℃로 하는 것이 더 바람직하며, 가장 바람직하게는 1400 ∼ 1550 ℃이다. 일반적으로, Si를 도핑하여 n형 질화물 반도체 층을 성장시키는 경우는, 성장 중에 Si 도핑층 중에 변형이 축적되어, 크랙이 발생하는 등의 현상이 일어나는 것으로 알려져있다. 그러나, 상술한 바와 같은 1100 ℃ 이상, 바람직하게는 1250 ℃ 이상, 특히 바람직하게는 1400 ℃ 이상의 고온에서 n형 질화알루미늄 단결정층을 성장시킴으로써, 층두께가 50μm 이상인 n형 질화알루미늄 단결정층을 형성하는 경우에도, 성장 중의 새로운 전위나 크랙의 발생을 대폭 저감하는 것이 가능해진다. 또한, 질소 원자와 알루미늄 원자의 공급 몰비(V/III 비율)는 사용하는 결정 성장 장치의 구조에도 의존하지만, 0.5 ∼ 100으로 하는 것이 바람직하고, 2 ∼ 20으로 하는 것이 더 바람직하다.
n형 질화알루미늄 단결정층(1’)을 성장시킬 때의 Si 도핑 방법은, 예를 들어, 일본 특허 제5234968호에 기재되어 있는 바와 같이, Si 원으로서 SiHαCl4 -α (α는 0 ∼ 3의 정수이다)를 이용하여 도핑하는 방법을 이용하는 것이 바람직하다. 층두께 방향에서의 Si 농도를 일정하게 하는 경우는, n형 질화알루미늄 성장시의 SiHαCl4 -α 유량을 일정하게 유지하면 된다.
또한, Si를 도핑하는 다른 방법으로 질화알루미늄 단결정 종 기판을 가열하는 서셉터(susceptor)의 주변에 석영이나 Si 등의 Si를 함유하는 Si 공급원 재료를 설치하고, 그 재료로부터 이탈되는 Si를 이용하여 도핑하는 방법 등을 사용할 수 있다. Si의 함유량은 상기 SiHαCl4 -α 가스의 공급량, Si 공급원 재료의 수량 등을 조정하여, 적절하게 결정하면 된다.
MOVPE 법을 채용하는 경우에는, 예를 들어, Applied Physics Letters. 85. 4672에 기재되어있는 바와 같이, 트리메틸알루미늄, 암모니아를 질화알루미늄 단결정층의 원료로 사용하면 된다. Si 원료는 상기 문헌에 기재되어있는 실란 가스 이외에 테트라에틸실란 등 공지의 재료를 사용할 수 있다. 또한 성장 온도는 성장 후의 n형 질화알루미늄 단결정층의 특성을 X선 로킹 커브 등에 의해 평가하고, 높은 결정 품질을 얻을 수 있는 범위를 적절하게 결정하면 되지만, 통상은 1100 ∼ 1300 ℃ 정도이다.
이상과 같은 방법을 채용함으로써, Si 함유량이 3×1017 ∼ 1×1020cm-3이고, 전위밀도가 106cm-2 이하인 n형 질화알루미늄 단결정층(1’)을 질화알루미늄 단결정 종 기판 (5) 상에 성장시킬 수 있다. 본 발명의 방법에 있어서는, 전위밀도가 특히 낮은, 구체적으로는 104cm-2 이하의 전위밀도인 질화알루미늄 단결정 종 기판(5)을 사용하기 때문에, Si 함유량이 높고, 전위밀도가 낮은 n형 질화알루미늄 단결정층(1’)을 용이하게 성장시킬 수 있다. n형 질화알루미늄 단결정층(1’)의 두께는 특별히 제한되는 것은 아니지만, 원하는 n형 질화알루미늄 단결정 기판(1)보다 두껍게 설정한다. 따라서, n형 질화알루미늄 단결정층(1’)은 50 ∼ 600μm로 하는 것이 바람직하다.
다음으로, 이상과 같이 성장시킨 n형 질화알루미늄 단결정층(1’)과 질화알루미늄 단결정 종 기판(5)을 분리하여, n형 질화알루미늄 단결정 기판(1)으로 한다. 이 방법에 대해 설명한다.
(n형 질화알루미늄 단결정 기판의 준비 (제조 방법))
다음에, 상술한 방법에 의해 질화알루미늄 단결정 종 기판(5) 상에 n형 질화알루미늄 단결정층(1’)이 형성된 적층 기판을 제작한 후, 종 기판(5)과 n형 질화알루미늄 단결정층(1’)을 분리하는 방법에 대해 설명한다.
분리 방법은 특별히 제한은 없고, 하기에서 예시하는 바와 같은 공지의 기술을 사용할 수 있다. 예를 들어, 적층 기판을 제작한 후, 종 기판 부분을 기계 연마하는 방법, 수산화 칼륨 등의 알칼리 용액에 침지하여 종 기판 부분만을 용해하는 방법, 일본 특허 공개 2003-168820호에 제안되어 있는 레이저 광을 조사함으로써 분리하는 방법 등을 들 수 있다. 이에 의해 자립한 n형 질화알루미늄 단결정 기판(1)을 얻을 수 있다. 상기 방법에 의해 질화알루미늄 단결정 종 기판(5)을 분리한 쪽의 면, 및 반대쪽의 면(성장 표면)은 화학 기계(CMP) 연마를 수행하고, 기계연마 및 성장 후의 표면 산화 등에 의한 데미지 층을 제거하여, 평활성을 향상시키는 것이 바람직하다. 또한, 성장 표면의 CMP 연마를 수행하는 순서는 분리 후로 한정되는 것이 아니고, 적절하게 결정하면 되고, 예를 들면, n형 질화알루미늄 단결정층(1’)의 성장 후에 수행해도 된다.
또한, 질화알루미늄 단결정 종 기판(5)의 성장면을 C면으로 한 경우에는, 질화알루미늄 단결정 종 기판(5)을 분리한 쪽의 면이 N 극성면(1a)이고, 그 반대쪽의 면(성장 표면 )이 Al 극성면(1b)으로 된다.
다음으로, 이렇게 얻어진 n형 질화알루미늄 단결정 기판(1)에 있어서, 기판의 양면에 작동 전극을 형성한다. 여기에서는, Al 극성면(1b) 상에 오믹 전극층(3)을 형성하고, N 극성면(1b) 상에 쇼트키 전극층(2)을 형성하는 경우에 대해 설명한다.
(오믹 전극층 및 쇼트키 전극층의 형성 방법)
n형 질화알루미늄 단결정 기판을 사용한 쇼트키 배리어 다이오드를 제작하는 경우는, n형 질화알루미늄 단결정 기판(1)의 Al 극성면(1b) 상에 진공 증착법, 스퍼터링법 등의 공지의 제막 기술에 의해, 오믹 전극층(3)을 형성하는 것이 바람직하다. n형 오믹 전극층(3)은 Ti, Al 등의 금속을 소정의 두께, 적층 순서로 형성한다. 오믹 전극을 형성한 후, 질소, 아르곤 등의 불활성 가스 분위기 하에서 어닐링하는 것이 바람직하다. 이에 의해, 오믹 전극층과 n형 질화알루미늄 단결정(기판)과의 접촉저항값을 저감할 수 있다. 각층의 두께, 층 구성은 제 1 형태예에 있어서 오믹 전극층에서 설명한 것과 동일하다.
이어서, 오믹 전극층(3)과 동일한 방법에 의해, Ni, Pt, Pd, Au 등의 쇼트키 전극층(4)을 N 극성면(1a) 상에 형성한다. 쇼트키 전극층의 각층의 두께, 층 구성은 제1 형태예의 쇼트키 전극층에서 설명한 것과 동일하다.
이상의 방법으로 제1의 수직형 질화물 반도체 디바이스를 제조할 수 있다.
다음에, 제2 형태의 수직형 질화물 반도체 디바이스의 제조 방법에 대해 도 4∼5를 이용하여 설명한다.
(제2 형태예의 수직형 질화물 반도체 디바이스의 제조 방법)
도 4에서는, n형 질화알루미늄 단결정 기판(1)의 N 극성면 상에 n형 AlXGa1 - XN 층(4)을 형성하는 방법을 나타내고 있다. 이 경우, n형 질화물 단결정 기판(1)을 제조하기까지는 제1 형태예의 수직형 질화물 반도체 디바이스의 제조 방법과 동일하다.
이어서, 얻어진 n형 질화물 단결정 기판(1)의 N 극성면(1a) 상에 n형 AlXGa1 - XN 층(4)을 성장시킨다.
(n형 AlXGa1 - XN 층의 성장 조건: 적층체의 제조 방법)
n형 AlXGa1 - XN 층은 HVPE 법, MOVPE 법, MBE 법 등 공지의 결정 성장법에 의해 형성할 수 있지만, 조성이나 층두께의 제어 용이성을 고려하면, MOVPE 법이 가장 바람직하다.
n형 질화알루미늄 단결정 기판(1)을 반응 장치에 설치하고, 이하에서 예시하는 성장 조건에서 n형 AlXGa1 - XN 층(4)을 형성한다. n형 AlXGa1 - XN 층(4)을 형성하는 n형 질화알루미늄 단결정 기판(1)의 주면의 면 방위는 N 극성면이다. 또한, 성장 후의 n형 AlXGa1 - XN 층(4)의 성장 표면의 극성은 기판과 동일해도 되고, 극성이 반전한 상태여도 된다. 특히, n형 질화알루미늄 단결정 기판(1)의 N 극성면에 n형 AlXGa1-XN 층(4)을 형성한 경우, n형 AlXGa1 - XN 층(4)의 극성이 반전되어, 성장 표면(n형 AlXGa1 - XN 층(4)의 최표면)의 극성이 Al 극성인 것이 바람직하다.
n형 AlXGa1 - XN 층(4)을 MOCVD 법에 의해 제작하는 경우는, 예를 들어, Applied Physics Letters. 81. 1038에 기재되어있는 바와 같이, 트리메틸알루미늄, 트리메틸 갈륨, 암모니아 및 실란을 원료로 하여, n형 AlXGa1 - XN 층(4)을 형성할 수 있다. 또한, Si 원료는 상기 문헌에 기재되어있는 실란 가스 이외에, 테트라에틸실란 등 공지의 재료를 사용할 수 있다. 또한, 성장 온도는 원하는 n형 AlXGa1 - XN 층(4)의 전도성 특성을 얻을 수 있는 범위를 적절하게 결정하면 되지만, 통상은 1050 ∼ 1100 ℃ 정도이다.
이와 같이 n형 AlXGa1 - XN 층(4)을 성장시킨 후, 오믹 전극층(3)을 n형 AlXGa1 - XN 층(4) 위(바람직하게는 Al 극성면 상)에 형성하고, n형 질화알루미늄 단결정 기판(1) 측의 표면 (바람직하게는, N 극성면 상)에 쇼트키 전극층(2)을 형성한다. 이러한 전극층의 형성 방법은 상기 오믹 전극층 및 쇼트키 전극층의 형성방법의 항목에서 설명한 방법과 동일한 방법을 채용할 수 있다.
또한, 도 5는 n형 질화알루미늄 단결정층(1’)의 성장 표면 (Al 극성면(1b) 상)에 n형 AlXGa1-XN 층(4)을 성장시키는 방법을 나타내고 있다. 이 경우의 n형 질화알루미늄 단결정 기판(1)의 분리, n형 AlXGa1 - XN 층(4)의 성장 방법, 오믹 전극층(3) 및 쇼트키 전극층(2)의 형성 방법은, 상기에서 설명한 방법과 동일한 방법을 채용할 수 있다. 또한, 도 5에서는 n형 질화알루미늄 단결정 기판의 분리 전에 n형 AlXGa1-XN 층(4)을 성장시키고 있지만, 분리 후에 수행할 수도 있다.
(수직형 질화물 반도체 디바이스의 기타 용도)
이상, 도 3, 도 4, 도 5에 따라 수직형 쇼트키 배리어 다이오드의 제법에 대해 설명했지만, 본 발명은 수직형 쇼트키 배리어 다이오드에 제한되는 것은 아니고, 본 발명을 벗어나지 않는 범위에서, 수직형 발광 다이오드, 바이폴라 트랜지스터, 유니폴라 트랜지스터 등의 다양한 디바이스에 응용할 수 있다. 예를 들어, 수직형의 트랜지스터를 제작하는 경우는, n형 질화알루미늄 단결정 기판의 Al 극성면(1b) 측에, ≤≤필요에 따라 n형, p형 AlYGa1 - YN 층 (단, Y는 0.0 ≤ Y ≤ 1.0을 만족하는 유리수이다.)을 적층한 후, 소스 전극, 게이트 전극 등을 형성 할 수 있다. n형, p형 AlYGa1 -Y N 층은 MOVPE 법으로 성장시키는 것이 바람직하고, 조성 및 두께 등은 트랜지스터의 설계에 따라 적절히 결정하면 된다. 또한, 이 경우 n형 질화알루미늄 단결정 기판의 N 극성면 측에 오믹 전극(드레인 전극)을 형성하는 것이 바람직하다.
[실시예]
이하, 실시예 및 비교예를 통하여 본 발명에 대하여 상세히 설명하지만, 본 발명은 이들 실시예에 한정되는 것은 아니다.
실시예 1
본 발명의 n형 질화알루미늄 단결정 기판을 제작하기 위한 질화알루미늄 단결정 종 기판에는 C면 질화알루미늄 단결정 종 기판 (□ 15mm × 두께 500μm)을 사용하였다. 이 질화알루미늄 단결정 종 기판의 전위밀도 (에치 피트 밀도)는 1 × 104cm-2였다. 또한, 이 전위밀도는, 하기에 기술하는 n형 질화알루미늄 단결정 기판의 전위밀도의 측정 방법과 동일한 방법으로 구했다.
이 종 기판을 HVPE 장치 내의 열분해 질화붕소(pyrolytic boron nitride)제의 서셉터 상에 설치한 후, HVPE 장치 내의 압력을 750Torr로 하고, 수소, 질소의 혼합 캐리어 가스 분위기 하에서, 종 기판을 1450 ℃로 가열하였다. 이 때, 전체 캐리어 가스 유량(10slm)에 대하여 0.5 부피%가 되도록 암모니아 가스를 공급했다. 이어서, 450 ℃로 가열한 금속 Al과 염화수소 가스를 반응시켜서 얻어지는 염화 알루미늄 가스를 전체 캐리어 가스 공급량에 대해 0.05 부피%가 되도록 공급하여, 종 기판 상에 n형 질화알루미늄 단결정층을 300μm 형성했다. 이때, 서셉터 상에 석영 조각 (□ 3mm × 두께 1mm)을 설치하고, 성장시에 발생하는 석영의 자연이탈 현상을 이용하여, 질화알루미늄 단결정층 중에 Si를 도핑하였다.
n형 질화알루미늄 단결정층이 형성된 적층 기판을 HVPE 장치에서 꺼낸 후, 고분해능 X선 회절 장치 (스펙트리스 사 파나리티컬 사업부 제 X’Pert)에 의해 가속 전압 45kV, 가속 전류 40mA의 조건에서, n형 질화알루미늄 단결정층의 (002) 및 (101)면의 X선 로킹 커브 측정을 수행하였다. X선 로킹 커브의 반치폭은 각각 22, 15 arcsec였다.
그 후, 질화알루미늄 단결정 종 기판 부분을 기계 연마에 의해 제거하고, HVPE 법: n형 질화알루미늄 단결정층의 N 극성면을 노출시켰다. 이어서, 성장 표면 (Al 극성면)을 화학 기계 (CMP) 연마에 의해 평활화했다. 이렇게 얻어진 n형 질화알루미늄 단결정 기판의 두께는 150μm였다.
그 후, 얻어진 n형 질화알루미늄 단결정 기판을 5mm 각 정도의 정사각형 모양으로 절단하였다 (5mm 각 정도의 4 개의 정사각형 모양의 n형 질화알루미늄 단결정 기판으로 했다.).
절단 후의 기판 중 하나에 대해서는, 세슘 이온을 1차 이온으로 이용한 SIMS에 의해, Al 극성면 및 N 극성면의 양면 측으로부터 Si 및 탄소의 정량 분석을 수행하였다. 농도는 질화알루미늄 표준 시료의 질소 2차 이온 강도에 따라 정량했다. Si 농도는 Al 극성면 및 N 극성면의 양쪽에서 3 × 1017cm-3이었다. 또한, 탄소 농도는 동일하게 1 × 1017cm-3 (이번회의 측정에서 검출 하한값)이었다. 또한, 동일한 기판을 300 ℃로 가열한 수산화칼륨과 수산화나트륨의 혼합 용액에 5분 침지한 후, 미분간섭 현미경에 의해, 100μm 각도의 시야 범위에서, 임의의 10 시야를 관찰하고, 에치 피트 밀도(전위밀도)를 관찰했다. 산출된 에치 피트 밀도(전위밀도)는 2×105cm- 2 이었다.
다른 기판 3개는 40℃로 가열한 염산 중에서 표면을 세정하였다. 이어서, 그 기판 중 하나를 사용하여, Al 극성 표면의 전면에 진공증착법에 의해 오믹 전극층으로서 Ti(20nm)/Al(100nm)/Ti(20nm)/Au(50nm) 전극을 형성하고, 질소 분위기 중 1000 ℃의 조건에서 열처리를 수행하였다. 그 후, 전극 형성면에 레지스트를 도포하여 보호막을 형성하고, 다시 40 ℃로 가열한 염산 중에서 표면을 세정하였다. 이어서, 얻어진 기판의 N 극성면 측에 쇼트키 전극층으로서 300μm 각의 Ni(20nm)/Au(50nm) 전극을 형성했다. 전극층을 형성한 기판을 아세톤 중에 침지하여 레지스트를 박리하여, n형 질화알루미늄 단결정 기판을 이용한 수직형 쇼트키 배리어 다이오드를 완성시켰다.
얻어진 수직형 쇼트키 배리어 다이오드의 쇼트키 전극층 및 오믹 전극층 간의 전류-전압 특성을 도 6에 나타낸다. 상승 전압 3V의 쇼트키 다이오드 특성이 확인되었다. 또한, 역방향 전압값을 100V로 했을 때의 전류밀도는 5 × 10-7Acm-2 이었다.
실시예 2
실시예 1에서, 40 ℃로 가열한 염산 중에서 표면을 세정 한 다른 기판 중 하나를 사용하여, N 극성면 측에 오믹 전극층, Al 극성면 측에 쇼트키 전극층을 형성한 것 이외에는, 실시예 1과 동일한 조건에서 수직형 쇼트키 배리어 다이오드를 제작하고, 동일한 평가를 수행하였다. 전류-전압 특성을 도 6에 나타낸다. 상승 전압 10V 정도의 쇼트키 다이오드 특성이 확인되었다. 또한, 역방향 전압값을 100V로 했을 때의 전류밀도는 실시예 1과 동일하게 5×10-7Acm- 2 이었다.
실시예 3
실시예 1에서, 40 ℃로 가열한 염산 중에서 표면을 세정 한 다른 기판 중 하나를 사용하여, 상기 기판의 Al 극성면 측에 n형 Al0 .7Ga0 .3N 층을 MOVPE 법에 의해, 1080 ℃에서 30nm 성장시키고, n형 Al0 .7Ga0 .3N 층의 Al 극성면 측에 오믹 전극층, 상기 기판의 N 극성면 측에 쇼트키 전극층을 형성한 것 이외에는, 실시예 1과 동일한 조건 에서 수직형 쇼트키 배리어 다이오드를 제작하고, 동일한 평가를 수행하였다. 또한, SIMS 분석에 의해 구한 n형 Al0 .7Ga0 .3N 층 중의 Si 농도는 1×1019cm-3이었다. 전류-전압 특성을 도 6에 나타낸다. 상승 전압 3V의 쇼트키 배리어 다이오드 특성이 확인되었다. 또한, 역방향 전압값을 100V로 했을 때의 전류밀도는 5×10-7Acm-2 이었다.
비교예 1
특허문헌 6의 실시예 3에 기재되어있는 방법에 의해 종 기판이 되는 질화알루미늄 자립 기판을 제작하였다. 얻어진 자립 기판의 에칭 피트 밀도(전위밀도)는 2×106cm- 2 였다. 이 자립 기판을 종 기판으로 사용하여, 1300 ℃에서 성장시킨 것 이외에는, 실시예 1과 동일하게하여 n형 질화알루미늄 단결정층을 300μm 형성했다. 반응로에서 꺼낸 n형 질화알루미늄 단결정층에 크랙이 발생되어 있고, 쇼트키 배리어 다이오드를 형성하는 것은 불가능하였다.
1 n형 질화알루미늄 단결정 기판
1a N 극성면
1b Al 극성면
2 쇼트키 전극층 (전극층)
3 오믹 전극층 (전극층)
4 n형 AlXGa1 - XN 층
5 질화알루미늄 단결정 종 기판
1’ n형 질화알루미늄 단결정층

Claims (9)

  1. Si 함유량이 3×1017 ∼ 1×1020cm-3이고, 전위밀도가 106cm- 2 이하이며, 또한 두께가 50 ∼ 500μm 인 n형 질화알루미늄 단결정 기판.
  2. 제1항에 기재된 n형 질화알루미늄 단결정 기판의 상하 주면에 전극층을 구비한 수직형 질화물 반도체 디바이스.
  3. 제2항에 기재된 수직형 질화물 반도체 디바이스에 있어서, 한쪽 주면 측에 오믹 전극층을 가지며, 다른 쪽 주면에 쇼트키 전극층을 갖는 수직형 쇼트키 배리어 다이오드.
  4. 제1항에 기재된 n형 질화알루미늄 단결정 기판의 적어도 한쪽의 주면 상에, Si 함유량이 1×1018 ∼ 5×1019cm- 3인 AlXGa1 - XN (단, X는 0.3 ≤ X ≤ 0.8을 만족하는 유리수이다.)으로 이루어진 층이 적층된 적층체.
  5. 제4항에 기재된 적층체의 상하 주면에 전극층을 구비한 수직형 질화물 반도체 디바이스.
  6. 제5항에 있어서, AlXGa1 - XN (단, X는 0.3 ≤ X ≤ 0.8을 만족하는 유리수이다.)으로 이루어진 층 상의 전극층이 오믹 전극층인 수직형 질화물 반도체 디바이스.
  7. 제6항에 기재된 수직형 질화물 반도체 디바이스에 있어서, n형 질화알루미늄 단결정 기판 상의 전극층이 쇼트키 전극층인 수직형 쇼트키 배리어 다이오드.
  8. 제3항 또는 제7항에 있어서, 역방향 전압값을 100V로 했을 때, 전류밀도가 10-6Acm-2 이하가 되는 수직형 쇼트키 배리어 다이오드.
  9. 전위밀도가 104cm-2 이하인 질화알루미늄 단결정 종 기판 상에, Si 함유량이 1×1017 ∼ 1×1020cm-3이고, 전위밀도가 106cm-2 이하인 n형 질화알루미늄 단결정층을 형성하는 공정과, 상기 질화알루미늄 단결정 종 기판과 상기 n형 질화알루미늄 단결정층을 분리함으로써, 상기 n형 질화알루미늄 단결정층을 n형 질화알루미늄 단결정 기판으로 하는 공정을 포함하는 것을 특징으로 하는 제1항에 기재된 n형 질화알루미늄 단결정 기판의 제조 방법.
KR1020167006830A 2013-10-15 2014-10-15 n형 질화알루미늄 단결정 기판 및 수직형 질화물 반도체 디바이스 KR102171509B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013214435A JP5818853B2 (ja) 2013-10-15 2013-10-15 ｎ型窒化アルミニウム単結晶基板を用いた縦型窒化物半導体デバイス
JPJP-P-2013-214435 2013-10-15
PCT/JP2014/077442 WO2015056714A1 (ja) 2013-10-15 2014-10-15 ｎ型窒化アルミニウム単結晶基板、および縦型窒化物半導体デバイス

Publications (2)

Publication Number Publication Date
KR20160070743A true KR20160070743A (ko) 2016-06-20
KR102171509B1 KR102171509B1 (ko) 2020-10-29

Family

ID=52828156

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020167006830A KR102171509B1 (ko) 2013-10-15 2014-10-15 n형 질화알루미늄 단결정 기판 및 수직형 질화물 반도체 디바이스

Country Status (6)

Country Link
US (1) US9748410B2 (ko)
JP (1) JP5818853B2 (ko)
KR (1) KR102171509B1 (ko)
CN (1) CN105658848B (ko)
DE (1) DE112014004744B4 (ko)
WO (1) WO2015056714A1 (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6625536B2 (ja) 2014-08-01 2019-12-25 株式会社トクヤマ ｎ型窒化アルミニウム単結晶基板
WO2016039116A1 (ja) 2014-09-11 2016-03-17 株式会社トクヤマ 窒化アルミニウム単結晶基板の洗浄方法および積層体
CN105483833A (zh) * 2015-11-24 2016-04-13 北京华进创威电子有限公司 一种氮化铝单晶的位错腐蚀方法
JP6910341B2 (ja) * 2016-03-01 2021-07-28 スタンレー電気株式会社 縦型紫外発光ダイオード
JP7118427B2 (ja) 2016-06-20 2022-08-16 スージョウ レキン セミコンダクター カンパニー リミテッド 半導体素子
US10340415B2 (en) * 2016-09-01 2019-07-02 Lg Innotek Co., Ltd. Semiconductor device and semiconductor device package including the same
JP7178712B2 (ja) 2016-09-10 2022-11-28 スージョウ レキン セミコンダクター カンパニー リミテッド 半導体素子
JP7403797B2 (ja) 2016-09-13 2023-12-25 スージョウ レキン セミコンダクター カンパニー リミテッド 半導体素子およびこれを含む半導体素子パッケージ
US10903395B2 (en) 2016-11-24 2021-01-26 Lg Innotek Co., Ltd. Semiconductor device having varying concentrations of aluminum
JP6994835B2 (ja) 2017-03-03 2022-01-14 株式会社サイオクス 窒化物半導体基板の製造方法および窒化物半導体基板
US10411108B2 (en) * 2017-03-29 2019-09-10 QROMIS, Inc. Vertical gallium nitride Schottky diode
CN107170680A (zh) * 2017-05-23 2017-09-15 中国电子科技集团公司第十三研究所 一种准垂直结构的GaN基肖特基二极管制备方法
KR102390828B1 (ko) 2017-08-14 2022-04-26 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 반도체 소자
CN107516630B (zh) * 2017-08-18 2019-11-01 广东省半导体产业技术研究院 一种AlN外延层及其制备方法
CN114303249A (zh) * 2019-09-12 2022-04-08 苏州晶湛半导体有限公司 垂直型器件的制作方法
CN117038569B (zh) * 2023-10-08 2023-12-15 深圳市固得沃克电子有限公司 一种二极管生产酸洗装置

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5234968B2 (ko) 1974-10-14 1977-09-06
JP2000091234A (ja) 1998-09-07 2000-03-31 Nec Corp 窒化物系ｉｉｉ−ｖ族化合物半導体の製造方法
JP2003086816A (ja) * 2001-09-07 2003-03-20 Matsushita Electric Ind Co Ltd ＳｉＣ基板、ＳｉＣ半導体素子及びその製造方法
JP2003273398A (ja) 2002-03-20 2003-09-26 Nippon Telegr & Teleph Corp <Ntt> 半導体材料およびそれを用いた半導体装置
KR20030086816A (ko) 2002-05-07 2003-11-12 주식회사 금홍팬시 발성 및 회화연습용 헬멧
JP2006100801A (ja) * 2004-09-01 2006-04-13 Sumitomo Electric Ind Ltd エピタキシャル基板および半導体素子
KR20060100801A (ko) 2005-03-18 2006-09-21 삼성전자주식회사 귀 밑 착용형 이어셋
KR20070044099A (ko) * 2005-10-24 2007-04-27 김성진 질화물 반도체 발광 다이오드 및 그 제조방법
KR20070107572A (ko) * 2005-03-04 2007-11-07 스미토모덴키고교가부시키가이샤 종형 질화갈륨 반도체 장치 및 에피택셜 기판
JP2008535759A (ja) * 2005-04-07 2008-09-04 ノース・キャロライナ・ステイト・ユニヴァーシティ 窒化アルミニウム単結晶を調製するためのシード形成成長方法
KR20090052279A (ko) * 2007-11-20 2009-05-25 스미토모덴키고교가부시키가이샤 Ｉｉｉ족 질화물 반도체 결정의 성장 방법, ｉｉｉ족 질화물 반도체 결정 기판의 제조 방법 및 ｉｉｉ족 질화물 반도체 결정 기판
KR20090059912A (ko) 2007-12-07 2009-06-11 현대자동차주식회사 다이캐스팅 금형 냉각용 보어 핀
KR20100138879A (ko) * 2008-01-16 2010-12-31 고꾸리쯔 다이가꾸호우징 도쿄노우코우다이가쿠 Ａｌ계 Ⅲ족 질화물 단결정층을 갖는 적층체의 제조 방법, 그 제법으로 제조되는 적층체, 그 적층체를 사용한 Ａｌ계 Ⅲ족 질화물 단결정 기판의 제조 방법, 및, 질화알루미늄 단결정 기판
KR20110086157A (ko) * 2008-11-14 2011-07-27 에스.오.아이. 테크 실리콘 온 인슐레이터 테크놀로지스 반도체 물질들을 포함하는 구조체들의 품질을 개선하는 방법들

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003168820A (ja) 2001-12-03 2003-06-13 Sony Corp 剥離方法、レーザー光の照射方法及びこれらを用いた素子の製造方法
US7638346B2 (en) * 2001-12-24 2009-12-29 Crystal Is, Inc. Nitride semiconductor heterostructures and related methods
JP3803788B2 (ja) 2002-04-09 2006-08-02 農工大ティー・エル・オー株式会社 Ａｌ系ＩＩＩ−Ｖ族化合物半導体の気相成長方法、Ａｌ系ＩＩＩ−Ｖ族化合物半導体の製造方法ならびに製造装置
JP3936277B2 (ja) 2002-11-11 2007-06-27 沖電気工業株式会社 ゲートウェイ
JP4765025B2 (ja) 2004-02-05 2011-09-07 農工大ティー・エル・オー株式会社 ＡｌＮエピタキシャル層の成長方法及び気相成長装置
JP2006016294A (ja) * 2004-05-31 2006-01-19 Sumitomo Electric Ind Ltd Ｉｉｉ族窒化物結晶の成長方法、ｉｉｉ族窒化物結晶基板および半導体デバイス
US7751455B2 (en) * 2004-12-14 2010-07-06 Palo Alto Research Center Incorporated Blue and green laser diodes with gallium nitride or indium gallium nitride cladding laser structure
JP2006193348A (ja) * 2005-01-11 2006-07-27 Sumitomo Electric Ind Ltd Ｉｉｉ族窒化物半導体基板およびその製造方法
JP4656410B2 (ja) * 2005-09-05 2011-03-23 住友電気工業株式会社 窒化物半導体デバイスの製造方法
JP5374872B2 (ja) * 2006-03-29 2013-12-25 住友電気工業株式会社 Ｉｉｉ族窒化物単結晶の成長方法
JP2008013390A (ja) * 2006-07-04 2008-01-24 Sumitomo Electric Ind Ltd ＡｌＮ結晶基板の製造方法、ＡｌＮ結晶の成長方法およびＡｌＮ結晶基板
US7498645B2 (en) * 2006-10-04 2009-03-03 Iii-N Technology, Inc. Extreme ultraviolet (EUV) detectors based upon aluminum nitride (ALN) wide bandgap semiconductors
US8129208B2 (en) * 2007-02-07 2012-03-06 Tokuyama Corporation n-Type conductive aluminum nitride semiconductor crystal and manufacturing method thereof
JP5237565B2 (ja) 2007-02-09 2013-07-17 株式会社ブリヂストン 光硬化性液状ゴム組成物
JP2009059912A (ja) 2007-08-31 2009-03-19 Sumitomo Electric Ind Ltd ショットキーバリアダイオード
JP5018423B2 (ja) * 2007-11-20 2012-09-05 住友電気工業株式会社 Ｉｉｉ族窒化物半導体結晶基板および半導体デバイス
JP5324110B2 (ja) * 2008-01-16 2013-10-23 国立大学法人東京農工大学 積層体およびその製造方法
JP5303941B2 (ja) 2008-01-31 2013-10-02 住友電気工業株式会社 ＡｌｘＧａ１−ｘＮ単結晶の成長方法
JP5197283B2 (ja) 2008-10-03 2013-05-15 国立大学法人東京農工大学 窒化アルミニウム単結晶基板、積層体、およびこれらの製造方法
JP2011049488A (ja) * 2009-08-28 2011-03-10 Sumitomo Electric Ind Ltd Ｉｉｉ族窒化物半導体積層ウェハ及びｉｉｉ族窒化物半導体デバイス
CN102687247B (zh) 2009-12-22 2015-01-07 株式会社德山 Ⅲ族氮化物半导体的n型接触电极及其形成方法
JP5146702B2 (ja) * 2010-11-17 2013-02-20 住友電気工業株式会社 窒化物半導体デバイス
JP5929434B2 (ja) 2012-04-03 2016-06-08 住友電気工業株式会社 ＡｌＮ系膜の製造方法およびそれに用いられる複合基板
EP2973719B1 (en) * 2013-03-14 2021-04-21 Hexatech Inc. Power semiconductor devices incorporating single crystalline aluminum nitride substrate

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5234968B2 (ko) 1974-10-14 1977-09-06
JP2000091234A (ja) 1998-09-07 2000-03-31 Nec Corp 窒化物系ｉｉｉ−ｖ族化合物半導体の製造方法
JP2003086816A (ja) * 2001-09-07 2003-03-20 Matsushita Electric Ind Co Ltd ＳｉＣ基板、ＳｉＣ半導体素子及びその製造方法
JP2003273398A (ja) 2002-03-20 2003-09-26 Nippon Telegr & Teleph Corp <Ntt> 半導体材料およびそれを用いた半導体装置
KR20030086816A (ko) 2002-05-07 2003-11-12 주식회사 금홍팬시 발성 및 회화연습용 헬멧
JP2006100801A (ja) * 2004-09-01 2006-04-13 Sumitomo Electric Ind Ltd エピタキシャル基板および半導体素子
KR20070107572A (ko) * 2005-03-04 2007-11-07 스미토모덴키고교가부시키가이샤 종형 질화갈륨 반도체 장치 및 에피택셜 기판
KR20060100801A (ko) 2005-03-18 2006-09-21 삼성전자주식회사 귀 밑 착용형 이어셋
JP2008535759A (ja) * 2005-04-07 2008-09-04 ノース・キャロライナ・ステイト・ユニヴァーシティ 窒化アルミニウム単結晶を調製するためのシード形成成長方法
KR20070044099A (ko) * 2005-10-24 2007-04-27 김성진 질화물 반도체 발광 다이오드 및 그 제조방법
KR20090052279A (ko) * 2007-11-20 2009-05-25 스미토모덴키고교가부시키가이샤 Ｉｉｉ족 질화물 반도체 결정의 성장 방법, ｉｉｉ족 질화물 반도체 결정 기판의 제조 방법 및 ｉｉｉ족 질화물 반도체 결정 기판
KR20090059912A (ko) 2007-12-07 2009-06-11 현대자동차주식회사 다이캐스팅 금형 냉각용 보어 핀
KR20100138879A (ko) * 2008-01-16 2010-12-31 고꾸리쯔 다이가꾸호우징 도쿄노우코우다이가쿠 Ａｌ계 Ⅲ족 질화물 단결정층을 갖는 적층체의 제조 방법, 그 제법으로 제조되는 적층체, 그 적층체를 사용한 Ａｌ계 Ⅲ족 질화물 단결정 기판의 제조 방법, 및, 질화알루미늄 단결정 기판
KR20110086157A (ko) * 2008-11-14 2011-07-27 에스.오.아이. 테크 실리콘 온 인슐레이터 테크놀로지스 반도체 물질들을 포함하는 구조체들의 품질을 개선하는 방법들

Also Published As

Publication number Publication date
CN105658848A (zh) 2016-06-08
WO2015056714A1 (ja) 2015-04-23
CN105658848B (zh) 2018-03-09
KR102171509B1 (ko) 2020-10-29
US9748410B2 (en) 2017-08-29
DE112014004744B4 (de) 2020-05-07
DE112014004744T5 (de) 2016-10-27
JP2015078076A (ja) 2015-04-23
JP5818853B2 (ja) 2015-11-18
US20160254391A1 (en) 2016-09-01

Similar Documents

Publication Publication Date Title
KR102171509B1 (ko) n형 질화알루미늄 단결정 기판 및 수직형 질화물 반도체 디바이스
CN108352306B (zh) 半导体元件用外延基板、半导体元件和半导体元件用外延基板的制造方法
JP5787417B2 (ja) 窒化物半導体基板
JP2014099623A (ja) 半導体素子用エピタキシャル基板、半導体素子、および半導体素子用エピタキシャル基板の製造方法
KR20170122267A (ko) 화합물 반도체 기판
WO2013168371A1 (ja) エピタキシャル基板、半導体装置及び半導体装置の製造方法
WO2023231566A1 (zh) 半导体外延结构及其制备方法、半导体器件
TW201539739A (zh) 氮化物半導體元件與氮化物半導體晶圓
KR102361371B1 (ko) n형 질화 알루미늄 단결정 기판
KR20200033982A (ko) 13족 질화물 복합 기판, 반도체 소자, 및 13족 질화물 복합 기판의 제조 방법
JP5378128B2 (ja) 電子デバイス用エピタキシャル基板およびｉｉｉ族窒化物電子デバイス用エピタキシャル基板
JP2019048766A (ja) α−Ｇａ２Ｏ３単結晶、α−Ｇａ２Ｏ３の製造方法、および、それを用いた半導体素子
JPWO2008117750A1 (ja) Ｐ型ｉｉｉ族窒化物半導体およびｉｉｉ族窒化物半導体素子
JP2020073424A (ja) α−Ｇａ２Ｏ３単結晶、その製造装置、および、それを用いた半導体素子
US20240096618A1 (en) Methods for forming k-phase gallium oxide materials
CN113078205B (zh) 基于Al-N共掺的SiC外延结构及其制备方法
KR100814920B1 (ko) 수직구조 질화물계 반도체 발광소자 및 그 제조방법
US20120248577A1 (en) Controlled Doping in III-V Materials
JP6934473B2 (ja) Ｉｉｉ族窒化物半導体発光素子
JP2014192246A (ja) 半導体基板およびそれを用いた半導体素子
WO2023100540A1 (ja) 窒化物半導体基板及びその製造方法
US20230245883A1 (en) Semiconductor laminate, semiconductor device, and method for manufacturing semiconductor device
WO2022177503A1 (en) Semiconductor apparatus and method for fabricating thereof

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right