JP5146702B2 - 窒化物半導体デバイス - Google Patents
窒化物半導体デバイス Download PDFInfo
- Publication number
- JP5146702B2 JP5146702B2 JP2010256702A JP2010256702A JP5146702B2 JP 5146702 B2 JP5146702 B2 JP 5146702B2 JP 2010256702 A JP2010256702 A JP 2010256702A JP 2010256702 A JP2010256702 A JP 2010256702A JP 5146702 B2 JP5146702 B2 JP 5146702B2
- Authority
- JP
- Japan
- Prior art keywords
- defect
- region
- upper layer
- substrate
- position control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Junction Field-Effect Transistors (AREA)
- Led Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Description
組成は、AlxInyGa1−x−yN(0≦x≦1,0≦y≦1,x+y≦1)であるが、欠陥集合領域Hと低欠陥領域ZYの配分された位置が予め決まっているようなAlInGaN基板である。それは特許文献3、4において初めて与えられたものである。下地基板USの上にマスクMを形成しマスクM上で結晶成長が遅れるのでマスクM上はファセットピットやファセット溝ができその他の領域の転位をファセット底へ引き寄せるので、マスク上の部分は転位が高密度に集結した欠陥集合領域Hとなりその他の部分は低転位の単結晶ZYとなる。
分離層Qは欠陥位置制御基板Sと上層部Bの間にあって上下分離するときに消失或いは破断するものである。欠陥集合領域Hの上では成長しにくく低欠陥領域ZYの上では成長しやすいという選択性は分離層Qに対してもあるので好都合である。図21には欠陥位置制御基板Sの上に分離層Qを成長させた状態を示す。低欠陥領域ZYの上(AlInGa面)には成長するが、欠陥集合領域Hの上(N面)には殆ど成長しない。成長時間や材料の節減のため分離層Qは十分に薄いものであることが望ましい。
分離層Qの上に上層部Bをエピタキシャル成長させる。様々な組成を持つ窒化物半導体層の積層体である。欠陥集合領域Hの上には殆ど成長せず、低欠陥領域ZYの上にのみ成長する。だから図22のように、低欠陥領域ZYの上に台形(メサ型)の上層部Bが成長する。図22は上面の電極Eを形成しない場合である。欠陥集合領域Hの上に当たる部分は境界線となる。これが欠陥位置制御基板Sの好都合なところである。台形1つがデバイスに対応する。
p型GaN層65
p型AlGaN層64
GaN/InGaN−MQW63 (GaN/InGaN)3
AlGaN層62
n型GaN層60
n型GaN層60が前記の基板部分に当たる。ここでMQW63はGaNとInGaNの2層を3回積層したものである。
i−AlGaN73
i−GaN72
GaN基板70
GaN基板70が前記の基板部分に当たる。
n――GaN82
n−GaN基板80
n−GaN基板80が前記の基板部分に当たる。
上から順に
n+型GaN95
p型GaN93
n−−GaN92
n−GaN基板90
n−GaN基板90が前記の基板部分に当たる。
上層部Bはエピタキシャル成長層の積層体であるが、その上に電極Eを形成した状態までウエハ−プロセスで行ってから上層部Bと欠陥位置制御基板Sを分離する場合もある。基板部分がn型であれば、上層部Bの上の電極はp側電極であることが多い。しかし素子構造によっては上面にp側、n側電極の両方を設けることもできる。そのようにすれば通常のウエハ−プロセスと同じで電極形成もウエハ−プロセスの中で行うことができる。上層部Bは、発光素子の場合は、基板部分、バッファ層、クラッド層、活性層、クラッド層、コンタクト層、電極という構造となる。受光素子の場合は基板部分、バッファ層、受光層、窓層、コンタクト層、電極のような構造になる。ショットキーダイオードの場合は、基板部分、n型層、ショットキー電極ということである。HEMTの場合は基板部分、i型層、i型層、電極という構造となる。上層部Bを欠陥位置制御基板Sから分離した後チップCの裏面に残りの電極を形成する。
p電極(ニッケルNi)66
p型GaN層65
p型AlGaN層64
GaN/InGaN−MQW63 (GaN/InGaN)3
AlGaN層62
n型GaN層60
ここでMQWはGaNとInGaNの2層を3回積層したものである。
ソース電極74、ドレイン電極(Ti/Al/Ti/Au)75、ゲート電極(Au)76
i−AlGaN73
i−GaN72
GaN基板70
ショトキー電極(Au)83
n−−GaN82
n−GaN基板80
上から順に
ソース電極(Ti/Al/Ti/Au)97
ゲート電極(Au)99
n+型GaN95
p型GaN93
n−−GaN92
n−GaN基板90
次に上層部Bを欠陥位置制御基板Sから上下方向に分離する。図23、図27にそれを示す。分離層Qの部分を破壊して、上層部Bと欠陥位置制御基板Sを上下に分離する。分離手段について述べる。上層部Bは欠陥集合領域Hを境界として横方向には予め分離しているから、本発明の場合は上下方向に分離すると同時に横方向にチップ分離する。だから分離手段というのは上下水平方向の分離手段だということになる。レーザ照射による手段と機械的な手段がある。また分離層Qを用いる場合と分離層Qを用いない場合がある。
欠陥位置制御基板Sと上層部Bの間に分離層Qを形成する。分離層Qの厚みは3nm〜1000nmである。分離層Qも欠陥集合領域Hの上には成長しにくく低欠陥領域ZYの上に成長しやすいという便利な性質がある。レーザ照射によって分離層Qだけを分解させるという場合は、分離層Qのバンドギャップが半導体層のどれよりも狭いものとし、半導体レーザのエネルギーが分離層Qのバンドギャップより大きく、その他の半導体層のどれよりも小さくなるようにする。分離層QのバンドギャップをEgqとし、欠陥位置制御基板SのバンドギャップをEgsとし、上層部Bのj番面の層のバンドギャップをEgjとする。レ−ザ光波長λ及び分離層Q、上層部B、欠陥位置制御基板Sに課せられた条件はEgq<hc/λ<Egs及びEgq<hc/λ<min{Egj}である。
上層部Bでは、欠陥集合領域Hで成長層が薄く弱いので欠陥集合領域Hを境界線として自然にチップ分離できる。上下方向分離と同時に水平方向分離できチップCが切り放される。分離層Qの残留物Q’が欠陥位置制御基板Sに残ることもある。それは研磨やエッチング等で除去できる。表面が平坦平滑になった欠陥位置制御基板Sは再利用できる。
欠陥位置制御基板Sと上層部Bの間に分離層Qを形成する。分離層Qの厚みは3nm〜1000nmである。機械的手段で分離層Qを境界として上層部Bと欠陥位置制御基板Sを上下に分離する。脆い結晶であることが分離層Qに求められる。例えば、炭素C、マグネシウムMg、鉄FeをドープしたGaN膜を脆性の分離層Qとすることができる。欠陥位置制御基板Sを固定し上層部Bを引上げると脆性の分離層Qから分離する。
分離層Qを用いないで上下分離することもできる。欠陥位置制御基板Sの上に直接に上層部Bを形成する。この場合は、犠牲となって破断する部分がないので機械的手段で上下分離するという訳に行かない。だから機械的な分離手段を適用することができない。レーザ照射による光分離だけが可能である。この場合は、レ−ザ光を上層部Bが吸収して一部が分解して欠陥位置制御基板Sから上下分離するということになる。欠陥位置制御基板SのバンドギャップEgsと上層部Bのバンドギャップの最小値Egbとレーザ波長λはEgb<hc/λ<Egsという不等式を満足しなければならない。
図23のように上層部Bがチップ分離される。その個々のチップCの上面に上側電極P、Pを形成する。図24に示す用に上側電極を持つチップができる。これは図21〜23に示す用にウエハ−プロセスで上側電極P、Pを形成しなかった場合である。しかし図26、図27のように、ウエハ−プロセスで上側電極P,Pを形成することもできる。その場合はチップ分離してからの上側電極P、Pの形成は不要である。
次にチップ毎に上層部Bの裏面に下側電極Rを形成する。これによってデバイスチップができる。ウエハ−プロセスの過程で下側電極Rを形成できないのが本発明の欠点である。しかし図38のように下側電極Rが不要のものもある。
欠陥集合領域Hを境界とする成長をした上層部Bはメサ型(台形)になることが多い。メサ型でもデバイスとして機能することもある。しかし上下面が同じ大きさの直方体チップが良いという場合もある。その場合はチップ分離してから側面、端面を研磨して側壁を直角に仕上げる。
メサ型でもいいのであるが、ここでは端面側面を直角にしたデバイスの電極を付けたチップCの状態を示す。積層構造は欠陥位置制御基板Sを含まず上層部Bだけからなる。上層部Bの厚みは10μm〜600μmとする。通常の半導体デバイスのように基板も含むように切り出したものは基板が厚いのでデバイスの積層部の厚みは300μm〜600μm程度ある。しかし本発明は、半導体積層構造は上層部Bだけからなるので、上層部B厚みが10μm〜300μmであることも可能である。
p電極(ニッケルNi)66
p型GaN層65
p型AlGaN層64
GaN/InGaN−MQW63 (GaN/InGaN)3
AlGaN層62
n型GaN層60
n電極(Ti/Al/Ti/Au)67
ソース電極74、ドレイン電極(Ti/Al/Ti/Au)75、ゲート電極(Au)76
i−AlGaN73
i−GaN72
GaN層70
ショトキー電極(Au)83
n−−GaN82
n−GaN基板80
オーミック電極(n電極:Ti/Al/Ti/Au)84
上から順に
ソース電極(Ti/Al/Ti/Au)97
ゲート電極(Al)99
n+型GaN95
p型GaN93
n−−GaN92
n−GaN基板90
ドレイン電極(Ti/Al/Ti/Au)94
ZY 低欠陥領域
H 欠陥集合領域
B 上層部
C チップ
Y C面成長領域
Z 低欠陥単結晶領域
Q 分離層
60 n型GaN層
62 AlGaN層
63 MQW
64 p型AlGaN層
65 p型GaN層
66 p電極
67 n電極
70 GaN基板
72 i−GaN
73 i−AlGaN
74 ソース電極
75 ドレイン電極
76 ゲート電極
80 n−GaN基板
82 n−−GaN
83 ショットキー電極
84 オーミック電極
90 n−GaN基板
92 n−−GaN
93 p−GaN
94 ドレイン電極
95 n+−GaN
97 ソース電極
99 ゲート電極
Claims (6)
- 閉曲線状に形成された欠陥集合領域Hと欠陥集合領域Hによって囲まれた低欠陥領域ZYを含む窒化物半導体(AlxInyGa1−x−yN:0≦x≦1、0≦y≦1、x+y≦1)から形成される欠陥位置制御基板Sの上に、デバイスを構成するための複数の窒化物半導体層(AlujInvjGa1−uj−vjN:0≦uj≦1、0≦vj≦1、uj+vj≦1)を積層して上層部Bを形成する工程と、上層部Bを欠陥位置制御基板Sから上下に分離する工程と、上層部Bを該上下分離工程と同時に横方向に欠陥集合領域Hに沿って分離して個々のチップに分離する工程とを含む方法で製造され、チップ端面が成長によるファセットで形成されており、メサ型の形状をしており、厚みが10μm〜600μmで、水平方向の寸法が0.2mm〜50mmであることを特徴とする窒化物半導体デバイス。
- 閉曲線状に形成された欠陥集合領域Hと、欠陥集合領域Hによって囲まれた低欠陥領域ZYを含む窒化物半導体(AlxInyGa1−x−yN:0≦x≦1、0≦y≦1、x+y≦1)から形成される欠陥位置制御基板Sの上に、バンドギャップEgqの狭い窒化物半導体の分離層Qを成長させ、その上にデバイスを構成するための複数の窒化物半導体層(AlujInvjGa1−uj−vjN:0≦uj≦1、0≦vj≦1、uj+vj≦1)を積層して上層部Bとし、分離層QのバンドギャップEgqより高く上層部Bの層のバンドギャップの最小値Egb(min{Egj})より低いエネルギーを持つ(Egq<hc/λ<Egb)レ−ザ光を照射することによって分離層Qを分解させ上層部Bを欠陥位置制御基板Sから上下に分離すると同時に横方向に欠陥集合領域Hに沿って分離して個々のチップに分離することによって製造され、チップ端面が成長によるファセットで形成されており、メサ型の形状をしており、厚みが10μm〜600μmで、水平方向の寸法が0.2mm〜50mmであることを特徴とする窒化物半導体デバイス。
- 閉曲線状に形成された欠陥集合領域Hと欠陥集合領域Hによって囲まれた低欠陥領域ZYを含む窒化物半導体(AlxInyGa1−x−yN:0≦x≦1、0≦y≦1、x+y≦1)から形成される欠陥位置制御基板Sの上に、脆性の窒化物半導体の分離層Qを成長させ、その上にデバイスを構成するための複数の窒化物半導体層(AlujInvjGa1−uj−vjN:0≦uj≦1、0≦vj≦1、uj+vj≦1)を積層して上層部Bとし、欠陥位置制御基板Sと上層部Bとにずり又は引っ張り応力を加えて分離層Qを破壊して、上層部Bを欠陥位置制御基板Sから上下に分離すると同時に横方向に欠陥集合領域Hに沿って分離して個々のチップに分離することによって製造され、チップ端面が成長によるファセットで形成されており、メサ型の形状をしており、厚みが10μm〜600μmで、水平方向の寸法が0.2mm〜50mmであることを特徴とする窒化物半導体デバイス。
- 欠陥集合領域Hの上には窒化物系半導体は遅い成長速度で成長し、低欠陥領域ZYの上には窒化物系半導体は速い成長速度で成長するものであることを特徴とする請求項1〜3の何れかに記載の窒化物半導体デバイス。
- 上層部Bの形成に続いて上部電極を形成し、チップ分離した後下部電極だけを形成することを特徴とする請求項1〜3の何れかに記載の窒化物半導体デバイス。
- 上層部Bに引き続いて上部電極を形成せず、チップ分離した後上部電極と下部電極を形成することを特徴とする請求項1〜3の何れかに記載の窒化物半導体デバイス。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010256702A JP5146702B2 (ja) | 2010-11-17 | 2010-11-17 | 窒化物半導体デバイス |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010256702A JP5146702B2 (ja) | 2010-11-17 | 2010-11-17 | 窒化物半導体デバイス |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005255813A Division JP4656410B2 (ja) | 2005-09-05 | 2005-09-05 | 窒化物半導体デバイスの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011097065A JP2011097065A (ja) | 2011-05-12 |
JP5146702B2 true JP5146702B2 (ja) | 2013-02-20 |
Family
ID=44113596
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010256702A Expired - Fee Related JP5146702B2 (ja) | 2010-11-17 | 2010-11-17 | 窒化物半導体デバイス |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5146702B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5818853B2 (ja) * | 2013-10-15 | 2015-11-18 | 株式会社トクヤマ | n型窒化アルミニウム単結晶基板を用いた縦型窒化物半導体デバイス |
KR101874228B1 (ko) | 2017-01-23 | 2018-07-03 | 경희대학교 산학협력단 | 발광 소자의 제조 방법 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3969029B2 (ja) * | 2001-08-03 | 2007-08-29 | ソニー株式会社 | 半導体素子の製造方法 |
JP4899266B2 (ja) * | 2001-08-03 | 2012-03-21 | ソニー株式会社 | 半導体素子の製造方法 |
-
2010
- 2010-11-17 JP JP2010256702A patent/JP5146702B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2011097065A (ja) | 2011-05-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4656410B2 (ja) | 窒化物半導体デバイスの製造方法 | |
KR101894691B1 (ko) | 복합 기판의 형성 및 복합 기판 상 ⅲ-ⅴ족 발광 장치 성장 방법 | |
DE102014223196A1 (de) | Verfahren zur Herstellung von Gallium und Stickstoff tragenden Laser-Bauelementen mit verbesserter Verwendung von Substratmaterial | |
JP2009081428A (ja) | 半導体発光素子およびその製造方法 | |
TW201025681A (en) | Method for manufacturing semiconductor light emitting element | |
JP5979547B2 (ja) | エピタキシャルウェハ及びその製造方法 | |
JP6207616B2 (ja) | オプトエレクトロニクス素子の製造方法 | |
JP3804485B2 (ja) | 半導体レーザー素子の製造方法 | |
KR101781505B1 (ko) | 질화갈륨계 반도체 발광소자 및 그 제조방법 | |
JP5146702B2 (ja) | 窒化物半導体デバイス | |
JP5313596B2 (ja) | 酸化亜鉛系半導体素子及びその製造方法 | |
US9029174B2 (en) | Method for manufacturing semiconductor device | |
EP2449604B1 (en) | Controlling pit formation in a iii-nitride device | |
JPH08250802A (ja) | 半導体レーザ及びその製造方法 | |
JP2002009003A (ja) | 半導体基板およびその作製方法および発光素子 | |
JP2009238834A (ja) | 窒化物系半導体層を有する支持基板およびその形成方法 | |
JP4224952B2 (ja) | 窒化物半導体発光素子及びその製造方法 | |
KR20140131891A (ko) | 3족 질화물 반도체 적층체 | |
JP4141076B2 (ja) | Iii族窒化物半導体基板の製造方法 | |
JP2002289541A (ja) | GaN系半導体結晶の形成方法及びその結晶を用いたGaN系半導体素子の製造方法 | |
JP4869179B2 (ja) | 半導体基板およびその製造方法 | |
KR101263205B1 (ko) | 반도체 소자용 박막 접합 기판 제조방법 | |
JP5416754B2 (ja) | 半導体基板およびその製造方法 | |
KR101504732B1 (ko) | 3족 질화물 반도체 적층체 및 이를 제조하는 방법 | |
JP2019036662A (ja) | 発光素子の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120704 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120706 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120807 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120820 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120924 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121031 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121113 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5146702 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151207 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |