JP2015078076A - n型窒化アルミニウム単結晶基板、および縦型窒化物半導体デバイス - Google Patents

n型窒化アルミニウム単結晶基板、および縦型窒化物半導体デバイス Download PDF

Info

Publication number
JP2015078076A
JP2015078076A JP2013214435A JP2013214435A JP2015078076A JP 2015078076 A JP2015078076 A JP 2015078076A JP 2013214435 A JP2013214435 A JP 2013214435A JP 2013214435 A JP2013214435 A JP 2013214435A JP 2015078076 A JP2015078076 A JP 2015078076A
Authority
JP
Japan
Prior art keywords
aluminum nitride
single crystal
nitride single
type aluminum
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013214435A
Other languages
English (en)
Other versions
JP2015078076A5 (ja
JP5818853B2 (ja
Inventor
亨 木下
Toru Kinoshita
亨 木下
俊之 小幡
Toshiyuki Obata
俊之 小幡
徹 永島
Toru Nagashima
徹 永島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokuyama Corp
Original Assignee
Tokuyama Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2013214435A priority Critical patent/JP5818853B2/ja
Application filed by Tokuyama Corp filed Critical Tokuyama Corp
Priority to US15/028,033 priority patent/US9748410B2/en
Priority to KR1020167006830A priority patent/KR102171509B1/ko
Priority to CN201480051383.3A priority patent/CN105658848B/zh
Priority to PCT/JP2014/077442 priority patent/WO2015056714A1/ja
Priority to DE112014004744.9T priority patent/DE112014004744B4/de
Publication of JP2015078076A publication Critical patent/JP2015078076A/ja
Publication of JP2015078076A5 publication Critical patent/JP2015078076A5/ja
Application granted granted Critical
Publication of JP5818853B2 publication Critical patent/JP5818853B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02Epitaxial-layer growth
    • C30B25/18Epitaxial-layer growth characterised by the substrate
    • C30B25/20Epitaxial-layer growth characterised by the substrate the substrate being of the same materials as the epitaxial layer
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10Inorganic compounds or compositions
    • C30B29/40AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403AIII-nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • H01L21/02387Group 13/15 materials
    • H01L21/02389Nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02439Materials
    • H01L21/02455Group 13/15 materials
    • H01L21/02458Nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02538Group 13/15 materials
    • H01L21/0254Nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/0257Doping during depositing
    • H01L21/02573Conductivity type
    • H01L21/02576N-type
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02587Structure
    • H01L21/0259Microstructure
    • H01L21/02598Microstructure monocrystalline
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/0262Reduction or decomposition of gaseous compounds, e.g. CVD
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003Nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/207Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds further characterised by the doping material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47Schottky barrier electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609Diodes
    • H01L29/66143Schottky diodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861Diodes
    • H01L29/872Schottky diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

【課題】Siをドーピングしたn型窒化アルミニウム単結晶基板を用いた、縦型半導体ダイオードを提供することを目的とする。
【解決手段】n型窒化アルミニウム単結晶基板の表面上にオーミック電極層を備えた縦型の窒化物半導体デバイスであって、前記n型窒化アルミニウム単結晶基板が、Si含有量が3×1017〜1×1020cm−3であり、転位密度が10cm−3以下であって、かつ前記オーミック電極層が、前記n型窒化アルミニウム単結晶基板のN極性面側に形成されてなることを特徴とする縦型窒化物半導体デバイスである。
【選択図】図1

Description

本発明は、Siがドーピングされたn型導電性単結晶窒化アルミニウム基板(n型窒化アルミニウム単結晶基板)、およびその基板を用いた縦型窒化物半導体デバイスに関する。
窒化アルミニウムは、ワイドバンドギャップ半導体として知られている窒化ガリウムや炭化珪素に比べて禁制帯幅がさらに2倍程度大きいことに加え(6.2eV)、高い絶縁破壊耐圧(12MV/cm)、高い熱伝導率(3.0Wcm−1−1)などの優れた特性を有しており、上述の材料を用いた場合よりさらに高い耐電圧特性を有するパワーデバイスを実現することが可能な材料として期待されている。
高い素子性能(大容量・高耐電圧)を実現する為の素子構造として、窒化ガリウムおよび炭化珪素を用いたデバイスでは、導電性基板を支持基板として用いた、縦型、つまり素子の表面から裏面の間に電流が流れる、もしくは電圧が印加される半導体素子構造が提案されている(特許文献1〜3参照)。
縦型構造を採用することにより、横型、つまりデバイスを駆動させる為の電流の流れ方向が横方向のデバイスにおいて課題であった、耐電圧特性を向上することが可能になる。さらに、縦型構造を採用することにより、デバイスに印加する電力を大きくすることが可能となる。縦型の素子構造を実現する為には、上述の通り、導電性基板を使用する必要がある。導電性を有する窒化アルミニウムに関しては、有機金属気相エピタキシー(MOVPE:Meralorganic Vapor Phase Epitaxy)法やハイドライド気相エピタキシー(HVPE:Hydride Vapor Phase Epitaxy)法によってSiをドープすることによりn型導電性結晶層を形成する手法が知られている(特許文献4〜5)。
しかしながら、特許文献4、5に記載においては、SiC基板のような異種基板上にn型窒化アルミニウム単結晶層を形成しているため、高品質な単結晶層を作製することが困難であった。特に、高品質で厚膜のn型窒化アルミニウム単結晶層を作製するには、改善の余地があった。
以上のような問題点を解決するために、同種、すなわち、窒化アルミニウム単結晶層からなるベース基板上に、n型窒化アルミニウム単結晶層を成長させる方法も開発されている(特許文献6参照)。
特開2003−086816号 特開2006−100801号 特開2009−059912号 特開2000−091234号 特開2003−273398号 特許第5234968号
特許文献6に記載の方法によれば、特開2005−2552248号記載の方法により、貫通転位密度が10cm−2程度の窒化アルミニウム自立基板を製造した後、該窒化アルミニウム自立基板上にn型窒化アルミニウム単結晶層を形成することができる。そして、この方法によれば、n型窒化アルミニウム単結晶層は、転位密度が5×10cm−2程度のものを得ることができる。
しかしながら、特許文献6の方法においては、実際には、10μm以下の薄膜のn型窒化アルミニウム単結晶層が作製されただけであり、電極を形成した具体例は示されていない。つまり、従来技術においては、n型層を自立した基板として使用できる程の厚みを有し、n型導電性を有する、高性能な窒化アルミニウム単結晶を用いた縦型半導体デバイスは、未だ実現されていない。
本発明は、上記の様な現状を鑑みてなされ、Siをドーピングしたn型窒化アルミニウム単結晶基板を用いた、縦型半導体デバイスを提供することを目的とする。
本発明者等は、特許文献6で開示されている方法により、n型単結晶窒化アルミニウム基板を作製し、実際に電極を形成して様々な特性を確認した。そして、該n型窒化アルミニウム単結晶基板では、逆方向の耐電圧が著しく低下する場合があり、この原因は、n型窒化アルミニウム単結晶基板の転位密度にあることを突き止めた。その結果、高性能なデバイスを作製するためには、転位密度がより少なく、高品質なn型単結晶窒化アルミニウム単結晶基板が必要であることを見出し、本発明を完成するに至った。
すなわち、第一の本発明は、
Si含有量が3×1017〜1×1020cm−3であり、転位密度が10cm−3以下であり、かつ厚みが50〜500μmであるn型窒化アルミニウム単結晶基板である。
そして、第二の本発明は、前記n型窒化アルミニウム単結晶基板の上下の主面に電極層を備えた縦型窒化物半導体デバイスである。この縦型窒化物半導体デバイスは、一方の主面の電極層がオーミック電極層であることが好ましい。また、この縦型窒化物半導体デバイスは、n型窒化アルミニウム単結晶基板の一方の主面にオーミック電極層、他方の主面にショットキー電極層を設けることにより、縦型ショットキーバリアダイオードとして好適に使用できる。
第三の本発明は、前記n型窒化アルミニウム単結晶基板の少なくとも一方の主面上に、Si含有量が1×1018〜5×1019cm−3であるAlGa1−XN(但し、Xは、0.3≦X≦0.8を満足する有理数である。)からなる層が積層された積層体である。
そして、第四の本発明は、前記積層体の上下の主面に電極層を備えた縦型窒化物半導体デバイスである。この縦型窒化物半導体デバイスは、AlGa1−XN(但し、Xは、0.3≦X≦0.8を満足する有理数である。)からなる層上の電極層がオーミック電極層であることが好ましい。また、縦型窒化物半導体デバイスは、n型窒化アルミニウム単結晶基板上の電極層がショットキー電極層とすることにより、縦型ショットキーバリアダイオードとして好適に使用できる。
第五の本発明は、前記n型窒化アルミニウム単結晶基板を製造する際、転位密度が10cm−2以下の窒化アルミニウム単結晶種基板を使用することを特徴とするものである。
前記第一の本発明によれば、従来実現されていない、n型窒化アルミニウム単結晶基板を用いた縦型窒化物半導体デバイスが提供され、n型窒化アルミニウム基板の転位密度を10cm−2以下にすることによって、高い耐電圧特性を実現することが可能となる。
本図は、本発明の縦型窒化物デバイスの一態様(第一態様例)を示す断面模式図である。 本図は、本発明の縦型窒化物デバイスの一態様(第二態様例)を示す断面模式図である。 本図は、本発明の縦型窒化物デバイス(第一態様例)の作製プロセスの一態様を示す模式図である 本図は、本発明の縦型窒化物デバイス(第二態様例)の作製プロセスの一態様を示す模式図である。 本図は、本発明の縦型窒化物デバイス(第二態様例)の作製プロセスの他の態様を示す模式図である。 実施例で作製した縦型ショットキーバリアダイオードの電流−電圧特性図である。
本発明において、縦型窒化物半導体デバイスとは、n型窒化アルミニウム単結晶基板の上下面に動作電極が形成された構造であり、本発明の範囲を逸脱しない範囲で、ショットキーバリアダイオード、トランジスタ、発光ダイオード、レーザーダイオードなど種々の半導体デバイスに適用することが出来る。
本発明の縦型窒化物半導体デバイスは、n型窒化アルミニウム単結晶基板の上下表面上に電極層を備えた縦型の窒化物半導体デバイスである。そして、前記n型窒化アルミニウム単結晶基板のSi含有量、転位密度、および厚みが特定の範囲であることを特徴とする。
本発明において、n型窒化アルミニウム単結晶基板は、Si含有量が一定である単層であってもよいし、Si含有量が異なる複数の層からなってよい。また、Si含有量が段階的に変化する窒化アルミニウム単結晶層からなってもよい。次に、具体的に構造について、図を用いて説明する。
(縦型窒化物半導体デバイスの構造:第一態様例)
先ず、初めに、Si含有量が一定である単層、またはSi含有量が段階的に変化する窒化アルミニウム単結晶層からなる場合について説明する。図1に、典型例として、縦型ショットキーバリアダイオード構造を示した。
図1に示す様に、本発明の縦型窒化物半導体デバイスは、n型窒化アルミニウム単結晶基板1を有し、該n型窒化アルミニウム基板1の上下表面((主面):側面ではなく、電極層が形成されたり、他の層が成長する面)に動作電極層2、3を形成してなる。そして、縦型ショットキーバリアダイオードとして本発明の縦型窒化物半導体デバイスを使用する場合には、一方の表面上の電極がオーミック電極層3であり、他方の表面上の電極がショットキー電極層2となる。次に、各構成部材について説明する
(n型窒化アルミニウム単結晶基板)
n型窒化アルミニウム単結晶基板1は、転位密度が10cm−2以下であり、Siを3×1017〜1×1020cm−3の範囲で含んでいる。なお、この転位密度は、n型窒化アルミニウム単結晶基板の最表面の転位密度を指す。
n型窒化アルミニウム単結晶基板中の転位は、縦型デバイスを駆動させた場合の、電流のリーク源となり、初期の耐電圧特性を悪化させる要因となることに加え、長時間の使用において、転位を介して不純物の拡散が促進することにより、デバイス特性を徐々に悪化させる。また、転位は、n型導電キャリアである電子の散乱要因となる。そして、n型窒化アルミニウム単結晶基板中に転位が多く存在することにより、電子の移動度が低下し、その結果、n型導電特性が低下する傾向にある。このようなデバイス特性およびn型導電特性の低下を抑制するためには、n型窒化アルミニウム単結晶基板中の転位密度は10cm−2以下であり、より好ましくは10cm−2以下である。転位密度の好適な下限値は0cm−2であるが、工業的な生産を考慮すると10cm−2である。転位密度の測定は、透過型電子顕微鏡(TEM)による観察、又は簡易的にアルカリ溶液に浸漬した後のエッチピット密度の観察により行うことができる。なお、本発明においては、エッチピット密度を転位密度とした。
また、n型窒化アルミニウム単結晶基板1に含まれるSi含有量は、3×1017〜1×1020cm−3である。Si含有量が3×1017cm−3未満の場合は、n型導電キャリア濃度が低くなるため導電性が低くなり、デバイスの抵抗値が上昇するため好ましくない。一方、1×1020cm−3以上では、クラックの発生、成長表面の粗面化に伴う酸素などのSi以外の不純物濃度が増加するなどの問題点が発生する懸念が高まるため好ましくない。なお、前記の通り、Si含有量は前記範囲であれば、n型窒化アルミニウム単結晶基板中に一定量含まれてもよい。また、Si含有量の上限値、下限値が前記範囲を満足すれば、上限下限値の範囲でSi含有量が変化していてもよい。
このSi含有量は、所望のn型導電特性が発揮されるように適宜、最適値を上記範囲で決定すればよい。例えば、高い導電特性が要求される場合には、Si含有量は、好ましくは1×1018〜8×1019cm−3であり、より好ましくは5×1018〜5×1019cm−3である。
また、炭素はアクセプター性不純物であるため、Siを補償することによって、n型導電性を低下させる要因となる。そのため、n型導電性を得るためには、炭素濃度はSi含有量よりも低い濃度に抑える必要がある。n型窒化アルミニウム単結晶基板1に含まれるアクセプター性不純物(炭素)の濃度は、2×1017cm−3以下であることが好ましく、より好ましくは1×1017cm−3以下である。アクセプター性不純物濃度の好ましい範囲の下限値は0cm−3であるが、後述する公知の分析手法の現状の検出下限値を考慮すると、1×1015cm−3程度である。
なお、Si含有量の測定は、2次イオン質量分析法(SIMS)などの公知の技術によって行うことができる。また、n型導電性は、公知のホール効果測定、CV測定などにより測定することができる。
n型窒化アルミニウム単結晶基板1の厚みは、50〜500μmの範囲であり、所望の用途、設計に応じて上述の範囲内で適時決定すればよい。基板の厚みが上述の下限値以下の場合は、基板としての自立性を確保することが困難となり、さらにはデバイス製造プロセス中のクラック発生要因となり、歩留りの低下を招くため好ましくない。一方、基板の厚みが上述の範囲を超える場合は、後述するn型窒化アルミニウム基板の製造時間が長くなることによる生産性の低下に加え、デバイスの特性面において縦方向の抵抗値の増加要因となる。
なお、n型窒化アルミニウム単結晶基板1の主面(側面ではなく、層の上に電極層、またはその他の層が形成される面)の面方位は、C面(Al極性面)および−C面(N極性面)である。また、n型窒化アルミニウム単結晶基板1のその他の特定としては、(002)および(101)面のX線ロッキングカーブ測定において、半値幅が100秒以下であることが好ましい。
(電極層)
本発明において、電極層は、使用する用途に応じて適宜決定すればよい。例えば、縦型のトランジスタに本発明の縦型窒化物半導体デバイスを使用する場合には、ゲート電極、ソース電極層、ドレイン電極層などを前記n型窒化アルミニウム単結晶基板の両主表面に形成すればよい。また、発光ダイオードに本発明の縦型窒化物半導体デバイスを適用する場合には、n型窒化アルミニウム単結晶基板にn型オーミック電極層を形成し、他方の面にはp型オーミック電極層を形成すればよい。中でも、本発明の縦型窒化物半導体デバイスを縦型ショットキーバリアダイオードに使用する場合には、オーミック電極層とショットキー電極層を形成することが好ましい。
(第一態様例におけるオーミック電極層)
次に、オーミック電極層3について説明する。このオーミック電極層3は、公知のオーミック電極材料を使用することができる。具体的には、n型窒化アルミニウム単結晶基板との接触抵抗値を低減可能な材料であれば、特に限定されるものではないが、例えば、特開2011−547604に記載されているTi、およびAlを含む電極材料を使用することが好ましい。これらの電極材料は、接触抵抗値を低減させるため、電極層を形成した後に、アルゴン、窒素などの不活性ガス雰囲気中でアニールすることが好ましい。アニール温度は特に制限されるものではないが、700〜1100℃であることが好ましい。また、オーミック電極層3の厚みは、特に限定されるものではなく、アニール後の接触抵抗値の低減が可能な範囲で各層の膜厚を適示決定すればよいが、電極層の生産性などを考慮すると、総厚を50〜500nmにすることが好ましい。
また、オーミック電極層を形成するn型窒化アルミニウム単結晶基板表面の面方位は、特に限定されるものではなく、デバイス構造によって適宜決定すればよい。中でも、第一態様例で説明するような縦型ショットキーバリアダイオードに適用する場合には、C面(Al極性面)であることが好ましい。
(第一態様例におけるショットキー電極層層)
本発明の縦型窒化物半導体デバイスは、n型窒化アルミニウム単結晶基板1上に、ショットキー電極層2が形成されることが好ましい。
ショットキー電極層2の材料は、n型窒化アルミニウム単結晶基板とのショットキーバリアを形成する材料であれば、特に限定されるものではなく、例えば、Ni、Pt、Pd、Au等の仕事関数の比較的大きな材料を用いることができる。そして、これらの材料からなる単層であってもよいし、複数層からなってもよい。また、厚みも、特に制限されるものではないが、一般的には10〜500nmの範囲内である。
また、ショットキー電極層2を形成するn型窒化アルミニウム単結晶基板表面の面方位は、上述のオーミック電極層3を形成する面方位の反対、即ち−C面(N極性面)であることが好ましい。
以上のような態様の縦型窒化物半導体デバイスとすることにより、優れた効果、例えば、逆方向電圧値を100Vとしたとき、電流密度が10−6Acm−2以下を満足する縦型窒化物半導体デバイスを製造することができる。
次に、図2に示すような態様、すなわち、本発明の積層体、およびその積層体に電極層を形成した縦型窒化物半導体デバイスについて説明する。
(縦型窒化物半導体デバイスの構造:第二態様例)
第二態様例としては、n型窒化アルミニウム単結晶基板上に、Siを含む、即ち、n型AlGa1−XN層4が形成されている積層体を使用するものである。このn型AlGa1−XN層は、特に制限されるものではないが、図2に示す通り、n型窒化アルミニウム単結晶1とオーミック電極層3との間に、Siを含む、即ち、n型AlGa1−XN層4が形成されていることが好ましい。なお、第二態様例において、n型窒化アルミニウム単結晶基板1、オーミック電極層3、ショットキー電極層2は、第一態様例で説明した基板、層と同様のものである。
(積層体)
本発明において、積層体は、前記n型窒化アルミニウム単結晶基板の少なくとも一方の主面に、n型AlGa1−XN層が積層されたものである。中でも、n型AlGa1−XN層は、前記n型窒化アルミニウム単結晶基板のAl極性面1b側に形成されることが好ましい。
このn型AlGa1−XN層中のSi含有量は、1×1018〜5×1019cm−3であることが好ましい。Si含有量は、上述の範囲内であれば、特に限定されるのもではないが、上述の接触抵抗値をより低減するためには、好ましくは5×1018〜4×1019cm−3、さらに好ましくは8×1018〜3×1019cm−3である。
n型AlGa1−XN層4のAl組成Xは、半導体デバイスの種類や目的に応じて適宜決定すればよいが、0.3≦X≦0.8であることが好ましい。例えば、図2に示すようなショットキーバリアダイオードに適用する場合は、接触抵抗と素子の耐電圧特性を鑑みて最適組成を決定すればよいが、好ましくは0.4≦X≦0.75であり、さらに好ましくは0.5≦X≦0.7である。
また、n型AlGa1−XN層の厚みは、n型窒化アルミニウム単結晶基板と同様に、特に制限されるものではなく、所望の用途、設計に応じて適宜決定すればよい。例えば、ショットキーバリアダイオードのコンタクト層として用いる場合には、20〜500nmであることが好ましい。
このようなn型AlGa1−XN層4が前記n型窒化アルミニウム単結晶基板1上に積層された積層体は、その用途に応じて、n型AlGa1−XN層の表面と前記n型窒化アルミニウム単結晶基板の表面とに電極層を形成すればよい。
中でも、縦型ショットキーバリアダイオードとして使用する場合には、n型AlGa1−XN層4上に、好ましくはn型AlGa1−XN層4のAl極性面上にオーミック電極層3を形成し、n型窒化アルミニウム単結晶基板の表面、好ましくは、n型窒化アルミニウム単結晶基板1のN極性面1a上にショットキー電極層2を形成することが好ましい。n型窒化アルミニウム単結晶基板1とオーミック電極層3との間に、n型AlGa1−XN層4が形成されることにより、n型AlGa1−XN層4がオーミック電極層3とのコンタクト層として機能するため、第一態様例よりもさらに、オーミック電極層3と結晶層(n型AlGa1−XN層4、およびn型窒化アルミニウム単結晶基板1)との接触抵抗値を低減することができる。
なお、これらオーミック電極層3、ショットキー電極層2は、第一態様例で説明したものと同じものを使用することができる。
(縦型窒化物半導体デバイスの製造方法)
次に、本発明の縦型窒化物半導体デバイスの製造方法について説明する。上記第一、二態様例の縦型窒化物半導体デバイスの製造方法は、特に制限されるものではない。中でも、転位密度が10cm−2以下の窒化アルミニウム単結晶種基板上に、Si含有量が3×1017〜1×1020cm−3のn型窒化アルミニウム単結晶層を成長させ、そして、このn型窒化アルミニウム単結晶層を分離して、n型窒化アルミニウム単結晶基板として使用する方法を採用することが好ましい。つまり、転位密度が極めて低い(転位密度が10cm−2以下)の窒化アルミニウム単結晶種基板を使用することにより、Si含有量が3×1017〜1×1020cm−3であり、転位密度が、転位密度が10cm−3以下であるn型窒化アルミニム単結晶基板を容易に得ることができる。
従来の特許文献6の記載の方法においても、10cm−2程度の窒化アルミニウム単結晶種基板を使用して、その上に、n型窒化アルミニウム単結晶層を成長させていたが、それでは、精々、転位密度が5×10cm−2程度のn型窒化アルミニウム単結晶層しか得ることはできなかった。本発明においては、従来のものよりも高品質なn型窒化アルミニウム単結晶基板を使用するものである。このようなn型窒化アルミニウム単結晶基板を得るためには、n型窒化アルミニウム単結晶層(基板)を製造する際の種基板が重要となる。以下の方法により製造することが好ましい。順を追って説明する。
(第一態様例の縦型窒化物半導体デバイスの製造方法)
第一態様例の縦型窒化物半導体デバイスの製造方法の一例を、図3を用いて説明する。
先ず、n型窒化アルミニウム単結晶基板を製造するために使用する、窒化アルミニウム単結晶種基板5を準備する。先ず、この窒化アルミニウム単結晶種基板について説明する。
(窒化アルミニウム単結晶種基板(の準備))
n型窒化アルミニウム単結晶基板は、窒化アルミニウム単結晶種基板5上に、n型窒化アルミニウム単結晶層1’を形成した後、種基板5とn型窒化アルミニウム単結晶層1’を分離して、n型窒化アルミニウム単結晶基板1とする。
窒化アルミニウム単結晶種基板5の転位密度は、10cm−2以下、さらには10−3cm−2以下であることが好ましい。転位密度が10cm−2を超える場合には、窒化アルミニウム単結晶種基板5上にn型窒化アルミニウム単結晶層1’を形成する際に、n型窒化アルミニウム膜中に応力が蓄積され、n型窒化アルミニウム単結晶層1’の膜厚が厚くなるにしたがってクラックが発生しやすくなる。また、転位密度が10cm−2を超える場合には、得られるn型窒化アルミニウム単結晶層1’(n型窒化アルミニウム単結晶基板1)の転位密度を10cm−2以下とすることが困難となる。
なお、窒化アルミニウム単結晶種基板の転位密度の下限値は0cm−2であるが、工業的な生産を考慮すると10cm−2である。転位密度の測定は、透過型電子顕微鏡(TEM)による観察、又は簡易的にアルカリ溶液に浸漬した後のエッチピット密度の観察により行うことができる。なお、本発明においては、エッチピット密度を転位密度とした。
このような低転位密度の窒化アルミニウム単結晶種基板5は、公知の方法で製造することができる。そして、上記の特性が得られれば、その方法は特に限定されるものではないが、昇華法(例えば、Journal of Crystal Growth.312.2519に記載)や、特開2010−89971に提案されるような手法を用いることができる。
窒化アルミニウム単結晶種基板5は、n型窒化アルミニウム単結晶層1’を形成する主面がC面(Al極性面)であることが好ましい。さらに、主面の表面粗さは、n型窒化アルミニウム単結晶層の結晶品質を低下させないため、原子層レベルで平滑であることが好ましい。具体的には、種基板の主面全面において平均二乗粗さ(RMS)で0.2nm以下であることが好ましい。表面粗さが上述の範囲を超える場合や、種基板の主面に、研磨による傷などが存在する場合は、転位密度が多い場合と同様、n型窒化アルミニウム単結晶層1’のクラックの発生要因となる。
n型窒化アルミニウム単結晶層1’を成長する主面の面方位はC面であることが好ましく、C面からの傾き(オフ角度)は、特に限定されるものではないが、0〜3°程度であることが好ましい。
また、窒化アルミニウム単結晶種基板5の厚みは、特に制限されるものではないが、通常0.3〜1.0mm程度である。このような種基板を準備することで、高い結晶品質のn型窒化アルミニウム単結晶層1’を形成することが可能となる。
次に、この窒化アルミニウム単結晶種基板5上に成長させる、n型窒化アルミニウム単結晶層1’の成長方法ついて説明する。
(n型窒化アルミニウム単結晶層1’の成長方法)
上記窒化アルミニウム単結晶種基板5上に、n型窒化アルミニウム単結晶層1’を形成する方法について説明する。n型窒化アルミニウム単結晶層1’は、HVPE法、MOVPE法、分子線エピタキシー(MBE:Molecule Beam Epitaxy)法など、公知の結晶成長法によって製造される。中でも、比較的高い結晶成長速度が得られるなどの生産性を考慮すると、HVPE法もしくはMOVPE法が好ましく、最も高い成長速度が得られるHVPE法が最も好ましい。
HVPE法を採用する場合は、特許第3803788や特許第3936277に記載さているように、ハロゲン化アルミニウムとアンモニアを窒化アルミニウム単結晶種基板5上に、水素および窒素などのキャリアガスと共に供給し、n型窒化アルミニウム単結晶層1’を成長させることが好ましい。n型窒化アルミニウム単結晶層1’を成長させる際の種基板5の温度は、1100〜1800℃とすることが好ましく、さらに1250〜1600℃とすることが好ましく、最も好ましくは1400〜1550℃である。一般的に、Siをドーピングしてn型窒化物半導体層を成長する場合は、成長時にSiドーピング層中に歪が蓄積され、クラックが発生するなどの現象が起こることが知られている。しかし、上述したような1100℃以上、好ましくは1250℃以上、特に好ましくは1400℃以上の高温において、n型窒化アルミニウム厚膜を成長することによって、膜厚が50μm以上のn型窒化アルミニウム厚膜を形成する場合においても、成長中の新たな転位やクラックの発生を大幅に低減することが可能となる。さらに、窒素原子とアルミニウム原子との供給モル比(V/III比)は、使用する結晶成長装置の構造にも依存するが、0.5〜100にすることが好ましく、さらに2〜20とすることが好ましい。
n型窒化アルミニウム単結晶層1’を成長する際のSiのドーピング方法は、例えば、特許第5234968に記載されているように、Si源としてSiHαCl4−α(αは0〜3の整数である)を用いてドーピングする方法を用いることが好ましい。膜厚方向におけるSi濃度を一定にする場合は、n型窒化アルミニウム成長時のSiHαCl4−α流量を一定に保てばよい。
また、Siをドーピングする別の方法として、窒化アルミニウム単結晶種基板を加熱するサセプターの周辺に、石英やSiなどのSiを含有するSi供給源材料を設置し、それらの材料からの脱離Siを利用してドーピングする方法などを用いることができる。Siの含有量は、上述のSiHαCl4−αガスの供給量、Si供給源材料の数量などを調整し、適宜決定すればよい。
MOVPE法を採用する場合には、例えば、Applyde Physics Letters.85.4672に記載されているように、トリメチルアルミニウム、アンモニアを窒化アルミニウム膜の原料として使用すればよい。Si原料には上記文献に記載されているシランガスに加え、テトラエチルシランなど公知の材料を使用することが出来る。また、成長温度は、成長後のn型窒化アルミニウム膜の特性をX線ロッキングカーブなどによって評価し、高い結晶品質を得られる範囲を適宜決定すればよいが、通常は1100〜1300℃程度である。
以上のような方法を採用することにより、Si含有量が3×1017〜1×1020cm−3であり、転位密度が10cm−3以下であるn型窒化アルミニウム単結晶層1’を窒化アルミニウム単結晶種基板5上に成長させることができる。本発明の方法においては、窒化アルミニウム単結晶種基板の転位密度が特に低い、具体的には、10cm−2以下の転位密度である窒化アルミニウム単結晶種基板5を使用するため、Si含有量が高く、転位密度が低いn型窒化アルミニウム単結晶層1’を容易に成長することができる。n型窒化アルミニウム単結晶層1’の厚みは、特に制限されるものではないが、所望とするn型窒化アルミニウム単結晶基板1よりも厚めに設定する。そのため、n型窒化アルミニウム単結晶層1’は、50〜600μmとすることが好ましい。
次に、以上のように成長させたn型窒化アルミニウム単結晶層1’と窒化アルミニウム単結晶種基板5とを分離して、n型窒化アルミニウム単結晶基板1とする。この方法について説明する。
(n型窒化アルミニウム単結晶基板の準備(製造方法))
次に、上述の方法により窒化アルミニウム単結晶種基板5上にn型窒化アルミニウム単結晶層1’が形成された積層基板を作製した後、種基板5とn型窒化アルミニウム単結晶層1’とを分離する方法について説明する。
分離手法は、特に制限はなく、下記で例示するような公知の技術を使用することができる。例えば、積層基板を作製した後、種基板部分を機械研磨する方法、水酸化カリウムなどのアルカリ溶液に浸漬して種基板部分のみを溶解する方法、特開2003−168820で提案されているレーザー光を照射することにより分離する方法などが挙げられる。これにより自立したn型窒化アルミニウム単結晶基板1を得ることができる。上述の方法により窒化アルミニウム単結晶種基板5を分離した側の面、およびその反対側の面(成長表面)は、化学機械(CMP)研磨を行い、機械研磨および成長後の表面酸化などによるダメージ層を除去し、平滑性を向上させることが好ましい。なお、成長表面のCMP研磨を行う順番は、分離後に限定されるものではなく、適宜決定すればよく、例えば、n型窒化アルミニウム単結晶層1’の成長後に行ってもよい。
なお、窒化アルミニウム単結晶種基板5の成長面をC面とした場合には、窒化アルミニウム単結晶種基板5を分離した側の面がN極性面1aであり、その反対側の面(成長表面)がAl極性面1bとなる。
次に、このようにして得られたn型窒化アルミニウム単結晶基板1において、基板の両面に動作電極を形成する。ここでは、Al極性面1b上にオーミック電極層3を形成し、N極性面1b上にショットキー電極層2を形成する場合について説明する。
(オーミック電極層、およびショットキー電極層の形成方法)
n型窒化アルミニウム単結晶基板を使用したショットキーバリアダイオードを作製する場合は、n型窒化アルミニウム単結晶基板1のAl極性面1b上に、真空蒸着法、スパッタリング法などの公知の製膜技術によって、オーミック電極層3を形成することが好ましい。n型オーミック電極層3は、Ti、Alなどの金属を所定の厚み、積層順で形成する。オーミック電極を形成した後、窒素、アルゴンなどの不活性ガス雰囲気下でアニールすることが好ましい。これによって、オーミック電極層とn型窒化アルミニウム単結晶(基板)との接触抵抗値を低減することができる。各層の厚み、層構成は、第一態様例におけるオーミック電極層で説明したものと同じである。
次いで、オーミック電極層3と同様の手法により、Ni、Pt、Pd、Auなどのショットキー電極層4をN極性面1a上に形成する。ショットキー電極層における各層の厚み、層構成は、第一態様例におけるショットキー電極層層で説明したものと同じである。
以上の方法により、第一の縦型窒化物半導体デバイスを製造することができる。
次に、第二態様の縦型窒化物半導体デバイスの製造方法について図4〜5を用いて説明する。
(第二態様例の縦型窒化物半導体デバイスの製造方法)
図4では、n型窒化アルミニウム単結晶層1のN極性面上にn型AlGa1−XN層4を形成する方法を示している。この場合、n型窒化物単結晶基板1を製造するまでは、第一態様例の縦型窒化半導体デバイスの製造方法と同じである。
次いで、得られたn型窒化物単結晶基板1のN極性面1a上に、n型AlGa1−XN層4を成長させる。
(n型AlGa1−XN層の成長条件:積層体の製造方法)
n型AlGa1−XN層は、HVPE法、MOVPE法、MBE法など、公知の結晶成長法によって形成できるが、組成や膜厚制御の容易さを考慮すると、MOVPE法が最も好ましい。
n型窒化アルミニウム単結晶基板1を反応装置に設置し、以下で例示する成長条件でn型AlGa1−XN層4を形成する。n型AlGa1−XN層4を形成するn型窒化アルミニウム単結晶基板1の主面の面方位は、N極性面である。また、成長後のn型AlGa1−XN層4の成長表面の極性は、基板と同様であってもよいし、極性が反転した状態であってもよい。特に、n型窒化アルミニウム単結晶基板1のN極性面にn型AlGa1−XN層4を形成した場合、n型AlGa1−XN層4の極性が反転され、成長表面(n型AlGa1−XN層4の最表面)の極性がAl極性であることが好ましい。
n型AlGa1−XN層4をMOCVD法により作製する場合は、例えば、Applyde Physics Letters.81.1038に記載されているように、トリメチルアルミニウム、トリメチルガリウム、アンモニア、およびシランを原料として、n型AlGa1−XN層4を形成することができる。また、Si原料には上記文献に記載されているシランガスに加え、テトラエチルシランなど公知の材料を使用することが出来る。また、成長温度は、所望のn型AlGa1−XN層4の伝導性特性を得られる範囲を適宜決定すればよいが、通常は1050〜1100℃程度である。
このようにn型AlGa1−xN層4を成長した後、オーミック電極層3をn型AlGa1−xN層4上(好ましくはAl極性面上)に形成し、n型窒化アルミニウム単結晶基板1側の表面(好ましくはN極性面上)にショットキー電極層2を形成する。これら電極層の形成方法は、上記オーミック電極層、およびショットキー電極層の形成方法の項で説明した方法と同様の方法を採用することができる。
また、図5では、n型窒化アルミニウム単結晶層1’の成長表面上(Al極性面1b上)にn型AlGa1−xN層4を成長する方法を示している。この場合の、n型窒化アルミニウム単結晶基板1の分離、n型AlGa1−xN層4の成長方法、オーミック電極層3、およびショットキー電極層2の形成方法は上記で説明した方法と同様の方法を採用することができる。また、図5では、n型窒化アルミニウム単結晶基板の分離前にn型AlGa1−xN層4を成長しているが、分離後に行うこともできる。
(縦型窒化物半導体デバイスのその他の用途)
以上、図3、図4、図5に基づいて、縦型ショットキーバリアダイオードの製法について説明したが、本発明は縦型ショットキーバリアダイオードに制限されるものではなく、本発明を逸脱しない範囲で、縦型発光ダイオード、バイポーラトランジスタ、ユニポーラトランジスタなどの様々なデバイスに応用することができる。例えば、縦型のトランジスタを作製する場合は、n型窒化アルミニウム単結晶基板のAl極性面1b側に、必要に応じてn型、p型AlGa1−YN層(但し、Yは、0.0≦Y≦1.0を満足する有理数である。)を積層した後、ソース電極、ゲート電極などを形成することができる。n型、p型AlGa1−YN層はMOVPE法で成長することが好ましく、組成および膜厚などはトランジスタの設計に応じて適宜決定すればよい。また、この場合はn型窒化アルミニウム単結晶基板のN極性面側にオーミック電極(ドレイン電極)を形成することが好ましい。
以下、実施例および比較例をあげて本発明について詳しく説明するが、本発明はこれら実施例に限定されるものではない。
実施例1
本発明のn型窒化アルミニウム単結晶基板を作製するための窒化アルミニウム単結晶種基板にはC面窒化アルミニウム単結晶種基板(□15mm×厚み500μm)を用いた。この窒化アルミニウム単結晶種基板の転位密度(エッチピット密度)は、1×10cm−2であった。なお、この転位密度は、下記に記述するn型窒化アルミニウム単結晶基板の転位密度の測定方法と同じ方法で求めた。
この種基板をHVPE装置内のパイロリティックボロンナイトライド製のサセプター上に設置した後、HVPE装置内の圧力を750Torrとし、水素、窒素の混合キャリアガス雰囲気下で、種基板を1450℃に加熱した。この際、全キャリアガス流量(10slm)に対して0.5体積%になるようにアンモニアガスを供給した。次いで、450℃に加熱した金属Alと塩化水素ガスを反応させることによって得られる塩化アルミニウムガスを全キャリアガス供給量に対して0.05体積%になるように供給し、種基板上にn型窒化アルミニウム単結晶層を300μm形成した。この際、サセプター上に石英片(□3mm×厚み1mm)を設置し、成長時に起こる石英の自然脱離現象を利用して、窒化アルミニウム単結晶層中にSiをドーピングした。
n型窒化アルミニウム単結晶層が形成された積層基板をHVPE装置から取り出した後、高分解能X線回折装置(スペクトリス社パナリティカル事業部製X‘Pert)により、加速電圧45kV、加速電流40mAの条件で、n型窒化アルミニウム単結晶層の(002)および(101)面のX線ロッキングカーブ測定を行った。X線ロッキングカーブの半値幅はそれぞれ、22、15arcsecであった。
その後、窒化アルミニウム単結晶種基板部分を機械研磨により除去し、HVPE法:n型窒化アルミニウム単結晶層のN極性面を露出させた。次いで、成長表面(Al極性面)を化学機械(CMP)研磨により平滑化した。こうして得られたn型窒化アルミニウム単結晶基板の厚みは150μmであった。
その後、得られたn型窒化アルミニウム単結晶基板を5mm角程度の正方形形状に切断した(5mm各程度の4つの正方形形状のn型窒化アルミニウム単結晶基板とした。)。
切断後の基板の一つについてはセシウムイオンを1次イオンに用いたSIMSにより、Al極性面およびN極性面の両面側からSiおよび炭素の定量分析を行った。濃度は、窒化アルミニウム標準試料の窒素2次イオン強度に基づき定量した。Si濃度は、Al極性面およびN極性面の両側で3×1017cm−3であった。また、炭素濃度は、同じく1×1017cm−3(今回の測定における検出下限値)であった。さらに、同じ基板を、300℃に加熱した水酸化カリウムと水酸化ナトリウムの混合溶液に5min浸漬した後、微分干渉顕微鏡によって、100μm角の視野範囲で、任意の10視野を観察し、エッチピット密度(転位密度)を観察した。算出されたエッチピット密度(転位密度)は2×10cm−2であった。
他の基板の3つは、40℃に加熱した塩酸中で表面を洗浄した。次いで、その基板の一つを使用し、Al極性表面の全面に、真空蒸着法によりオーミック電極層として、Ti(20nm)/Al(100nm)/Ti(20nm)/Au(50nm)電極を形成し、窒素雰囲気中1000℃の条件で熱処理を行った。その後、電極形成面にレジストを塗布して保護膜を形成し、再度、40℃に加熱した塩酸中で表面を洗浄した。次いで、得られた基板のN極性面側にショットキー電極層として300μm角のNi(20nm)/Au(50nm)電極を形成した。電極層を形成した基板をアセトン中に浸漬してレジストを剥離し、n型窒化アルミニウム単結晶基板を用いた縦型ショットキーバリアダイオードを完成させた。
得られた縦型ショットキーバリアダイオードのショットキー電極層およびオーミック電極層間の電流−電圧特性を図6に示す。立ち上がり電圧3Vのショットキーダイオード特性が確認された。また、逆方向電圧値を100Vとしたときの、電流密度は5×10−7Acm−2であった。
実施例2
実施例1において、40℃に加熱した塩酸中で表面を洗浄したその他の基板の1つを使用して、N極性面側にオーッミック電極層、Al極性面側にショットキー電極層を形成した以外は、実施例1と同様の条件で縦型ショットキーバリアダイオードを作製し、同じ評価を行った。電流―電圧特性を図6に示す。立ち上がり電圧10V程度のショットキーダイオード特性が確認された。また、逆方向電圧値を100Vとしたときの、電流密度は実施例1と同様に5×10−7Acm−2であった。
実施例3
実施例1において、40℃に加熱した塩酸中で表面を洗浄したその他の基板の1つを使用して、該基板のAl極性面側にn型Al0.7Ga0.3N層MOVPE法により、1080℃で30nm成長させた以外は、実施例1と同様の条件で縦型ショットキーバリアダイオードを作製し、同じ評価を行った。なお、SIMS分析により求めたn型Al0.7Ga0.3N層中のSi濃度は1×1019cm−3であった。電流―電圧特性を図6に示す。立ち上がり電圧3Vのショットキーバリアダイオード特性が確認された。また、逆方向電圧値を100Vとしたときの、電流密度は5×10−7Acm−2であった。
比較例1
特許文献6の実施例3に記載されている方法により種基板となる窒化アルミニウム自立基板を作製した。得られた自立基板のエッチピット密度(転位密度)は2×10cm−2であった。この自立基板を種基板として使用し、1300℃で成長した以外は、実施例1と同様にしてn型窒化アルミニウム単結晶層を300μm形成した。反応炉から取り出したn型窒化アルミニウム単結晶層にはクラックが発生しており、ショットキーバリアダイオードを形成することは不可能であった。
1 n型窒化アルミニウム単結晶基板
1a N極性面
1b Al極性面
2 ショットキー電極層(電極層)
3 オーミック電極層(電極層)
4 n型AlGa1−XN層
5 窒化アルミニウム単結晶種基板
1’ n型窒化アルミニウム単結晶層

Claims (9)

  1. Si含有量が3×1017〜1×1020cm−3であり、転位密度が10cm−3以下であり、かつ厚みが50〜500μmであるn型窒化アルミニウム単結晶基板。
  2. 請求項1に記載のn型窒化アルミニウム単結晶基板の上下の主面に電極層を備えた縦型窒化物半導体デバイス。
  3. 請求項2に記載の縦型窒化物半導体デバイスにおいて、一方の主面側にオーミック電極層を有し、他方の主面にショットキー電極層有する縦型ショットキーバリアダイオード。
  4. 請求項1に記載のn型窒化アルミニウム単結晶基板の少なくとも一方の主面上に、Si含有量が1×1018〜5×1019cm−3であるAlGa1−XN(但し、Xは、0.3≦X≦0.8を満足する有理数である。)からなる層が積層された積層体。
  5. 請求項4に記載の積層体の上下の主面に電極層を備えた縦型窒化物半導体デバイス。
  6. AlGa1−XN(但し、Xは、0.3≦X≦0.8を満足する有理数である。)からなる層上の電極層がオーミック電極層である請求項5に記載の縦型窒化物半導体デバイス。
  7. 請求項6の縦型窒化物半導体デバイスにおいて、n型窒化アルミニウム単結晶基板上の電極層がショットキー電極層である縦型ショットキーバリアダイオード。
  8. 逆方向電圧値を100Vとしたとき、電流密度が10−6Acm−2以下となる請求項3または7に記載の縦型ショットキーバリアダイオード。
  9. 転位密度が10cm−2以下の窒化アルミニウム単結晶種基板上に、Si含有量が1×1017〜1×1020cm−3であり、転位密度が10cm−3以下であるn型窒化アルミニム単結晶層を形成する工程と、前記窒化アルミニウム単結晶種基板と前記n型窒化アルミニウム単結晶層を分離することにより、前記n型窒化アルミニウム単結晶層をn型窒化アルミニウム基板とする工程と、を含むことを特徴とする請求項1に記載のn型窒化アルミニウム単結晶基板の製造方法。
JP2013214435A 2013-10-15 2013-10-15 n型窒化アルミニウム単結晶基板を用いた縦型窒化物半導体デバイス Active JP5818853B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2013214435A JP5818853B2 (ja) 2013-10-15 2013-10-15 n型窒化アルミニウム単結晶基板を用いた縦型窒化物半導体デバイス
KR1020167006830A KR102171509B1 (ko) 2013-10-15 2014-10-15 n형 질화알루미늄 단결정 기판 및 수직형 질화물 반도체 디바이스
CN201480051383.3A CN105658848B (zh) 2013-10-15 2014-10-15 n型氮化铝单晶基板以及垂直型氮化物半导体器件
PCT/JP2014/077442 WO2015056714A1 (ja) 2013-10-15 2014-10-15 n型窒化アルミニウム単結晶基板、および縦型窒化物半導体デバイス
US15/028,033 US9748410B2 (en) 2013-10-15 2014-10-15 N-type aluminum nitride single-crystal substrate and vertical nitride semiconductor device
DE112014004744.9T DE112014004744B4 (de) 2013-10-15 2014-10-15 Vertikales Nitrid-Halbleiterbauelement und laminierter Körper

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013214435A JP5818853B2 (ja) 2013-10-15 2013-10-15 n型窒化アルミニウム単結晶基板を用いた縦型窒化物半導体デバイス

Publications (3)

Publication Number Publication Date
JP2015078076A true JP2015078076A (ja) 2015-04-23
JP2015078076A5 JP2015078076A5 (ja) 2015-06-11
JP5818853B2 JP5818853B2 (ja) 2015-11-18

Family

ID=52828156

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013214435A Active JP5818853B2 (ja) 2013-10-15 2013-10-15 n型窒化アルミニウム単結晶基板を用いた縦型窒化物半導体デバイス

Country Status (6)

Country Link
US (1) US9748410B2 (ja)
JP (1) JP5818853B2 (ja)
KR (1) KR102171509B1 (ja)
CN (1) CN105658848B (ja)
DE (1) DE112014004744B4 (ja)
WO (1) WO2015056714A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017150280A1 (ja) * 2016-03-01 2017-09-08 スタンレー電気株式会社 縦型紫外発光ダイオード

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9806205B2 (en) 2014-08-01 2017-10-31 Tokuyama Corporation N-type aluminum nitride monocrystalline substrate
US10753011B2 (en) 2014-09-11 2020-08-25 Tokuyama Corporation Cleaning method and laminate of aluminum nitride single-crystal substrate
CN105483833A (zh) * 2015-11-24 2016-04-13 北京华进创威电子有限公司 一种氮化铝单晶的位错腐蚀方法
EP3474337A4 (en) 2016-06-20 2019-06-12 LG Innotek Co., Ltd. SEMICONDUCTOR DEVICE
US10340415B2 (en) 2016-09-01 2019-07-02 Lg Innotek Co., Ltd. Semiconductor device and semiconductor device package including the same
WO2018048275A1 (ko) 2016-09-10 2018-03-15 엘지이노텍 주식회사 반도체 소자
CN115602765A (zh) 2016-09-13 2023-01-13 苏州立琻半导体有限公司(Cn) 半导体器件和包括该半导体器件的半导体器件封装
US10903395B2 (en) 2016-11-24 2021-01-26 Lg Innotek Co., Ltd. Semiconductor device having varying concentrations of aluminum
JP6994835B2 (ja) * 2017-03-03 2022-01-14 株式会社サイオクス 窒化物半導体基板の製造方法および窒化物半導体基板
US10411108B2 (en) * 2017-03-29 2019-09-10 QROMIS, Inc. Vertical gallium nitride Schottky diode
CN107170680A (zh) * 2017-05-23 2017-09-15 中国电子科技集团公司第十三研究所 一种准垂直结构的GaN基肖特基二极管制备方法
CN111164733B (zh) * 2017-07-20 2024-03-19 斯维甘公司 用于高电子迁移率晶体管的异质结构及其生产方法
KR102390828B1 (ko) 2017-08-14 2022-04-26 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 반도체 소자
CN107516630B (zh) * 2017-08-18 2019-11-01 广东省半导体产业技术研究院 一种AlN外延层及其制备方法
US11908686B2 (en) * 2019-09-12 2024-02-20 Enkris Semiconductor, Inc. Methods of manufacturing vertical device
CN117038569B (zh) * 2023-10-08 2023-12-15 深圳市固得沃克电子有限公司 一种二极管生产酸洗装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007111219A1 (ja) * 2006-03-29 2007-10-04 Sumitomo Electric Industries, Ltd. Iii族窒化物単結晶の成長方法
JP2008013390A (ja) * 2006-07-04 2008-01-24 Sumitomo Electric Ind Ltd AlN結晶基板の製造方法、AlN結晶の成長方法およびAlN結晶基板
WO2008096884A1 (ja) * 2007-02-07 2008-08-14 National University Corporation Tokyo University Of Agriculture And Technology n型導電性窒化アルミニウム半導体結晶及びその製造方法
JP2009126722A (ja) * 2007-11-20 2009-06-11 Sumitomo Electric Ind Ltd Iii族窒化物半導体結晶基板および半導体デバイス
JP2009179533A (ja) * 2008-01-31 2009-08-13 Sumitomo Electric Ind Ltd AlxGa1−xN単結晶の成長方法
JP2011097065A (ja) * 2010-11-17 2011-05-12 Sumitomo Electric Ind Ltd 窒化物半導体デバイス

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5146204A (en) 1974-10-14 1976-04-20 Konishiroku Photo Ind Kankoseisoseibutsu
JP3279528B2 (ja) 1998-09-07 2002-04-30 日本電気株式会社 窒化物系iii−v族化合物半導体の製造方法
JP4463448B2 (ja) 2001-09-07 2010-05-19 パナソニック株式会社 SiC基板及びSiC半導体素子の製造方法
JP2003168820A (ja) 2001-12-03 2003-06-13 Sony Corp 剥離方法、レーザー光の照射方法及びこれらを用いた素子の製造方法
US7638346B2 (en) * 2001-12-24 2009-12-29 Crystal Is, Inc. Nitride semiconductor heterostructures and related methods
JP2003273398A (ja) 2002-03-20 2003-09-26 Nippon Telegr & Teleph Corp <Ntt> 半導体材料およびそれを用いた半導体装置
JP3803788B2 (ja) 2002-04-09 2006-08-02 農工大ティー・エル・オー株式会社 Al系III−V族化合物半導体の気相成長方法、Al系III−V族化合物半導体の製造方法ならびに製造装置
KR20030086816A (ko) 2002-05-07 2003-11-12 주식회사 금홍팬시 발성 및 회화연습용 헬멧
JP3936277B2 (ja) 2002-11-11 2007-06-27 沖電気工業株式会社 ゲートウェイ
JP4765025B2 (ja) 2004-02-05 2011-09-07 農工大ティー・エル・オー株式会社 AlNエピタキシャル層の成長方法及び気相成長装置
JP2006016294A (ja) * 2004-05-31 2006-01-19 Sumitomo Electric Ind Ltd Iii族窒化物結晶の成長方法、iii族窒化物結晶基板および半導体デバイス
JP2006100801A (ja) 2004-09-01 2006-04-13 Sumitomo Electric Ind Ltd エピタキシャル基板および半導体素子
US7751455B2 (en) * 2004-12-14 2010-07-06 Palo Alto Research Center Incorporated Blue and green laser diodes with gallium nitride or indium gallium nitride cladding laser structure
JP2006193348A (ja) * 2005-01-11 2006-07-27 Sumitomo Electric Ind Ltd Iii族窒化物半導体基板およびその製造方法
EP1758171A4 (en) * 2005-03-04 2009-04-29 Sumitomo Electric Industries VERTICAL GALLIUM NITRIDE SEMICONDUCTOR ELEMENT AND EPITACTIC SUBSTRATE
KR100703324B1 (ko) 2005-03-18 2007-04-03 삼성전자주식회사 귀 밑 착용형 이어셋
JP5053993B2 (ja) * 2005-04-07 2012-10-24 ノース・キャロライナ・ステイト・ユニヴァーシティ 窒化アルミニウム単結晶を調製するためのシード形成成長方法
JP4656410B2 (ja) * 2005-09-05 2011-03-23 住友電気工業株式会社 窒化物半導体デバイスの製造方法
KR20070044099A (ko) * 2005-10-24 2007-04-27 김성진 질화물 반도체 발광 다이오드 및 그 제조방법
US7498645B2 (en) * 2006-10-04 2009-03-03 Iii-N Technology, Inc. Extreme ultraviolet (EUV) detectors based upon aluminum nitride (ALN) wide bandgap semiconductors
JP5237565B2 (ja) 2007-02-09 2013-07-17 株式会社ブリヂストン 光硬化性液状ゴム組成物
JP2009059912A (ja) 2007-08-31 2009-03-19 Sumitomo Electric Ind Ltd ショットキーバリアダイオード
JP5045388B2 (ja) * 2007-11-20 2012-10-10 住友電気工業株式会社 Iii族窒化物半導体結晶の成長方法およびiii族窒化物半導体結晶基板の製造方法
KR20090059912A (ko) 2007-12-07 2009-06-11 현대자동차주식회사 다이캐스팅 금형 냉각용 보어 핀
JP5324110B2 (ja) * 2008-01-16 2013-10-23 国立大学法人東京農工大学 積層体およびその製造方法
CN101918624A (zh) * 2008-01-16 2010-12-15 国立大学法人东京农工大学 具有a1系ⅲ族氮化物单晶层的层叠体的制造方法、通过该制法制得的层叠体、使用该层叠体的a1系ⅲ族氮化物单晶基板的制造方法及氮化铝单晶基板
JP5197283B2 (ja) 2008-10-03 2013-05-15 国立大学法人東京農工大学 窒化アルミニウム単結晶基板、積層体、およびこれらの製造方法
US8247314B2 (en) * 2008-11-14 2012-08-21 Soitec Methods for improving the quality of structures comprising semiconductor materials
JP2011049488A (ja) * 2009-08-28 2011-03-10 Sumitomo Electric Ind Ltd Iii族窒化物半導体積層ウェハ及びiii族窒化物半導体デバイス
WO2011078252A1 (ja) 2009-12-22 2011-06-30 株式会社トクヤマ III族窒化物半導体のn型コンタクト電極およびその形成方法
JP5929434B2 (ja) 2012-04-03 2016-06-08 住友電気工業株式会社 AlN系膜の製造方法およびそれに用いられる複合基板
KR102225693B1 (ko) * 2013-03-14 2021-03-12 헥사테크, 인크. 단결정 알루미늄 질화물 기판을 포함하는 전력 반도체 장치들

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007111219A1 (ja) * 2006-03-29 2007-10-04 Sumitomo Electric Industries, Ltd. Iii族窒化物単結晶の成長方法
JP2008013390A (ja) * 2006-07-04 2008-01-24 Sumitomo Electric Ind Ltd AlN結晶基板の製造方法、AlN結晶の成長方法およびAlN結晶基板
WO2008096884A1 (ja) * 2007-02-07 2008-08-14 National University Corporation Tokyo University Of Agriculture And Technology n型導電性窒化アルミニウム半導体結晶及びその製造方法
JP2009126722A (ja) * 2007-11-20 2009-06-11 Sumitomo Electric Ind Ltd Iii族窒化物半導体結晶基板および半導体デバイス
JP2009179533A (ja) * 2008-01-31 2009-08-13 Sumitomo Electric Ind Ltd AlxGa1−xN単結晶の成長方法
JP2011097065A (ja) * 2010-11-17 2011-05-12 Sumitomo Electric Ind Ltd 窒化物半導体デバイス

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017150280A1 (ja) * 2016-03-01 2017-09-08 スタンレー電気株式会社 縦型紫外発光ダイオード
JPWO2017150280A1 (ja) * 2016-03-01 2019-01-17 スタンレー電気株式会社 縦型紫外発光ダイオード
EP3425684A4 (en) * 2016-03-01 2019-10-02 Stanley Electric Co., Ltd. VERTICAL UV-LIGHTING DIODE
US10665753B2 (en) 2016-03-01 2020-05-26 Stanley Electric Co., Ltd. Vertical-type ultraviolet light-emitting diode

Also Published As

Publication number Publication date
DE112014004744T5 (de) 2016-10-27
WO2015056714A1 (ja) 2015-04-23
US9748410B2 (en) 2017-08-29
DE112014004744B4 (de) 2020-05-07
KR20160070743A (ko) 2016-06-20
US20160254391A1 (en) 2016-09-01
CN105658848A (zh) 2016-06-08
CN105658848B (zh) 2018-03-09
JP5818853B2 (ja) 2015-11-18
KR102171509B1 (ko) 2020-10-29

Similar Documents

Publication Publication Date Title
JP5818853B2 (ja) n型窒化アルミニウム単結晶基板を用いた縦型窒化物半導体デバイス
TWI585863B (zh) 適於具有異質基板的三族氮化物元件的緩衝層結構
US8847203B2 (en) Group III nitride epitaxial laminate substrate
US8426893B2 (en) Epitaxial substrate for electronic device and method of producing the same
TWI712075B (zh) 化合物半導體基板
WO2011142470A1 (ja) エピタキシャル炭化珪素単結晶基板及びその製造方法
JP2008290898A (ja) 低抵抗率炭化珪素単結晶基板
JP2014222716A (ja) 窒化物半導体基板
EP3514265A1 (en) Group-iii nitride laminate, and semiconductor device having laminate
KR20150009965A (ko) 에피택셜 기판, 반도체 장치 및 반도체 장치의 제조방법
JP6625536B2 (ja) n型窒化アルミニウム単結晶基板
JP5378128B2 (ja) 電子デバイス用エピタキシャル基板およびiii族窒化物電子デバイス用エピタキシャル基板
WO2023100540A1 (ja) 窒化物半導体基板及びその製造方法
US9520286B2 (en) Semiconductor substrate, semiconductor device and method of manufacturing the semiconductor device
JP2014022698A (ja) 窒化物半導体成長用Si基板およびそれを用いた電子デバイス用エピタキシャル基板およびそれらの製造方法
US20150295049A1 (en) Epitaxial wafer and switch element and light-emitting element using same
JP6934473B2 (ja) Iii族窒化物半導体発光素子
JP2014192246A (ja) 半導体基板およびそれを用いた半導体素子
JP6176064B2 (ja) Iii族窒化物半導体デバイス
US20230245883A1 (en) Semiconductor laminate, semiconductor device, and method for manufacturing semiconductor device

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150408

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150408

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20150408

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20150430

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150513

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150709

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150901

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150929

R150 Certificate of patent or registration of utility model

Ref document number: 5818853

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150