CN111164733B - 用于高电子迁移率晶体管的异质结构及其生产方法 - Google Patents

用于高电子迁移率晶体管的异质结构及其生产方法 Download PDF

Info

Publication number
CN111164733B
CN111164733B CN201780093410.7A CN201780093410A CN111164733B CN 111164733 B CN111164733 B CN 111164733B CN 201780093410 A CN201780093410 A CN 201780093410A CN 111164733 B CN111164733 B CN 111164733B
Authority
CN
China
Prior art keywords
layer
heterostructure
gan channel
channel layer
nucleation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201780093410.7A
Other languages
English (en)
Other versions
CN111164733A (zh
Inventor
陈志泰
奥洛夫·科迪纳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Swegan AB
Original Assignee
Swegan AB
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Swegan AB filed Critical Swegan AB
Publication of CN111164733A publication Critical patent/CN111164733A/zh
Application granted granted Critical
Publication of CN111164733B publication Critical patent/CN111164733B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H01L21/02507—Alternating layers, e.g. superlattice
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02609—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H01L21/02661—In-situ cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/15—Structures with periodic or quasi periodic potential variation, e.g. multiple quantum wells, superlattices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/15—Structures with periodic or quasi periodic potential variation, e.g. multiple quantum wells, superlattices
    • H01L29/151—Compositional structures
    • H01L29/152—Compositional structures with quantum effects only in vertical direction, i.e. layered structures with quantum effects solely resulting from vertical potential variation
    • H01L29/155—Comprising only semiconductor materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Bipolar Transistors (AREA)

Abstract

本文件公开了一种用于高电子迁移率晶体管(HEMT)的异质结构。异质结构包括SiC衬底、形成在SiC衬底上的InxAlyGa1‑x‑yN成核层(12)，其中x＝0‑1，y＝0‑1，优选x<0.05且y>0.50，更优选x<0.03且y>0.70，以及最优选x<0.01且y>0.90。异质结构还包括形成在InxAlyGa1‑x‑yN成核层上的GaN沟道层。GaN沟道层的厚度是50至500nm、优选100至450nm、最优选150至400nm。根据通过X‑线散射XRD所确定的，GaN沟道层呈现其中(002)峰具有低于300弧秒的FMHW的摇摆曲线，以及其中(102)峰具有低于400弧秒的FMHW的摇摆曲线。根据通过原子力显微镜AFM所确定的，异质结构(1)最上层的表面表现出原子台阶流形态，在10μm2的扫描面积上均方根粗糙度低于1.8nm，优选低于1.4nm，最优选低于1nm，在3μm2的扫描面积上均方根粗糙度低于1nm，优选低于0.7nm，最优选低于0.4nm。

Description

用于高电子迁移率晶体管的异质结构及其生产方法
技术领域
本公开涉及用于半导体器件的异质结构及其生产方法。
背景
在Appl.Phys.Lett.,69,1438(1996)中，Y.-F.Wu等人公开了一种适于制造高电子迁移率(HEMT)器件的AlGaN/GaN异质结构。异质结构包括生长在蓝宝石衬底上的GaN成核层和GaN沟道层。GaN沟道层的厚度约为0.3至0.4μm。众所周知，这种异质结构的形态很差，如Lugani等人在Journal of Applied Physics 113,214503(2013)中示出的，其显示了示出具有大量缺陷的不良形态的AFM图像。
SiC衬底与蓝宝石衬底相比具有更高的热导率，且因此优选用于HEMT器件。然而，与在蓝宝石衬底上生长异质结构相比，在SiC衬底上生长异质结构更加困难。
在Applied Physics Express 8,111001(2015)中，公开了一种异质结构，其中AlGaN/GaN异质结构生长在SiC衬底上。该异质结构中GaN沟道层的厚度为500nm。基于这种材料的低电流密度，可以预期二维电子气(2DEG)特性受到材料质量的限制。
需要薄的异质结构，以降低热阻，增强载流子限制，降低缓冲相关的俘获效应，并减少异质结构的生产时间。还希望提供一种异质结构，其具有类似的或者甚至更好的晶体质量和/或形态。
现有技术的示例在Li X.等人在2015年12月28日的Applied Physics Letters第107卷第26期、Chen Jr-Tai等人在2013年5月13日的Applied Physics Letters第102卷第19期、以及US 2015/069407 A1中被公开。
概述
本发明的目的是提供一种异质结构，该异质结构在一个或更多个上述特性方面得到改进。
本发明由所附独立权利要求限定，实施例在所附从属权利要求、以下描述和附图中被阐述。
根据第一方面，提供了一种用于高电子迁移率晶体管(HEMT)的异质结构，该异质结构包括SiC衬底、形成在该SiC衬底上的InxAlyGa1-x-yN成核层，其中，x＝0-1，y＝0-1，优选x<0.05且y>0.50，更优选x<0.03且y>0.70，最优选x<0.01且y>0.90，以及形成在该InxAlyGa1-x-yN成核层上的GaN沟道层。在异质结构中，GaN沟道层的厚度是50至500nm，优选100至450nm，最优选150至400nm，根据通过X-线散射XRD所确定的，GaN沟道层呈现其中(002)峰具有低于300弧秒的FMHW的摇摆曲线(rocking curve)，以及其中(102)峰具有低于400弧秒的FMHW的摇摆曲线，并且，根据通过原子力显微镜AFM所确定的，异质结构的最上层的表面表现出原子台阶流形态，在10μm2的扫描面积上均方根粗糙度低于1.8nm，优选低于1.4nm，最优选低于1nm，在3μm2的扫描面积上均方根粗糙度低于1nm，优选低于0.7nm，最优选低于0.4nm。
“形成在...上(Formed on)”可以解释为直接形成在上面，或者这可以解释为可以有不影响异质结构的功能的一个或更多个附加层。
“成核层(nucleation layer)”可以具有背势垒层的功能。然而，这取决于沟道层的厚度。
典型地，x+y≤1。
异质结构的最上层可以是GaN沟道层或在GaN沟道层之上的任何其他层，如隔断层(exclusion layer)、势垒层、或钝化层。
SiC多型可以是4H或6H。
SiC衬底可以通过例如H2、HCl、HF、HBr或它们的组合进行预处理。
预处理可以通过蚀刻气体原位发生，或者通过诸如HF的液体异地发生。
如果用蚀刻气体对衬底进行原位预处理，那么在该预处理过程中，SiC衬底的温度可以高于1250℃，优选高于1300℃，最优选高于1350℃。
InxAlyGa1-x-yN成核层可以具有2至200nm的厚度、优选20至150nm的厚度、最优选40至100nm的厚度。
InxAlyGa1-x-yN成核层可以完全应变(fully strained)。
“完全应变”是指成核层的面内晶格常数与SiC衬底的面内晶格常数完全相同，或者在+/-0.15％、优选+/-0.05％或+/-0.02％的程度上完全相同，典型地，如果成核层完全应变，其不对称的X光反射(如(105))将沿倒易空间图(reciprocal space map)中的x轴与SiC衬底的不对称X光反射(如(1010))表现出很好地对准。“伪晶特征(Pseudomorphicfeature)”＝“完全应变”。
InxAlyGa1-x-yN成核层可以具有均匀或变化的Al含量。
Al含量朝向GaN沟道层从低到高或从高到低变化。
InxAlyGa1-x-yN成核层和GaN沟道层之间的界面可以有意掺杂有碳和/或铁。
GaN沟道层可以掺杂有铁。
铁原子的浓度可以从成核层附近的较高水平指数地下降到在远离成核层一段距离处的较低水平。
异质结构还可以还包括超晶格，该超晶格具有层Alx1Ga1-x1N和Alx2Ga1-x2N的周期性结构，其中x1>x2，或者具有形成在InxAlyGa1-x-yN成核层和GaN沟道层之间的Inx5Aly5Ga1-x5- y5N背势垒层。
在背势垒层的情形中，组成在其厚度方向上可以是恒定的。在这种组成中，优选x5<0.05，更优选x5<0.03，且最优选x5<0.01。此外，优选0.01<y5<0.1，更优选0.03<y5<0.09，且最优选0.05<y5<0.08。
替代地，在背势垒层的情形中，组成可以在其厚度方向上变化。在这种情形中，优选x5<0.05，更优选x5<0.03，且最优选x5<0.01。
在具有变化的组成的实施例中，y5可以朝向GaN沟道连续减小，优选地
替代地，在具有变化的组成的实施例中，y5可以朝向GaN沟道连续增加，优选从0到0.7，更优选从0到0.6，最优选从0到0.5。
异质结构还可以包括形成在GaN沟道层上或隔断层上的势垒层，如Inx3Aly3Ga1-x3- y3N势垒层，其中，0≤x3≤0.20，优选0≤x3≤0.17，最优选0≤x3≤0.12，并且0.15≤y3≤1，优选0.20≤y3≤0.90，最优选0.25≤y3≤0.85，或者Alx4Ga1-x4N势垒层，其中，0.15≤x4≤1，优选0.20≤x4≤0.90，最优选0.25≤x4≤0.85。
势垒层可以具有2至30nm的厚度、优选4至20nm的厚度、最优选6至15nm的厚度。
异质结构还可以包括在GaN沟道层和势垒层之间的AlN隔断层。
隔断层可以具有0.5至3nm的厚度、优选1.0至2nm的厚度、最优选1.2至1.5nm的厚度。
异质结构还可以包括形成在势垒层上的SiN或GaN的钝化/盖层。
钝化层可以具有0.5至20nm的厚度、优选1至15nm的厚度、最优选2至10nm的厚度。
异质结构的总厚度可以小于1μm的厚度、优选小于0.8μm的厚度、最优选小于0.6μm。
“总厚度”是指异质结构的厚度，即成核层、沟道层、势垒层、隔断层、钝化层以及置于这些层之间的任何层(如超晶格或背势垒)的总厚度。
在异质结构中，GaN沟道层中碳的无意掺杂浓度可以小于1E+17cm-3，优选小于5E+16cm-3，最优选小于3E+16cm-3。
根据第二方面，提供了一种通过金属有机化学气相沉积(MOCVD)生产用于高电子迁移率晶体管(HEMT)的异质结构的方法。该方法包括提供SiC衬底、在该SiC衬底上提供InxAlyGa1-x-yN成核层，其中x＝0-1，y＝0-1，优选x<0.05且y>0.50，更优选x<0.03且y>0.70，以及最优选x<0.01且y>0.90、在该InxAlyGa1-x-yN成核层上提供GaN沟道层。InxAlyGa1-x-yN成核层和GaN沟道层生长时的压力是20至200毫巴，优选40至150毫巴，最优选50至100毫巴，InxAlyGa1-x-yN成核层生长时的温度是900至1200℃，优选950至1150℃，最优选1000至1100℃，GaN沟道层生长时的温度是1000至1150℃，优选1020至1100℃，最优选1040至1080℃，InxAlyGa1-x-yN成核层以2至200nm的厚度、优选20至150nm的厚度、最优选40至100nm的厚度被提供。GaN沟道层的厚度是以50至500nm的厚度、优选100至450nm的厚度、最优选150至400nm的厚度被提供。
SiC衬底可以通过例如H2、HCl、HF、HBr或它们的组合进行预处理。
SiC衬底的温度在预处理时可以高于1250℃，优选高于1300℃，最优选高于1350℃。
该方法还可以包括提供形成在GaN沟道层上的势垒层，如InxAlyGa1-x-yN势垒层，其中，0≤x≤0.20，优选0≤x≤0.17，最优选0≤x≤0.12，并且0.15≤y≤1，优选0.20≤y≤0.90，最优选0.25≤y≤0.85，或者AlxGa1-xN势垒层，其中0.15≤x≤1，优选0.20≤x≤0.90，最优选0.25≤x≤0.85。
在该方法中，势垒层生长时的压力是20至200毫巴，优选40至150毫巴，最优选50至100毫巴。
在该方法中，势垒层生长时的温度可以是700至1150℃，优选750至1100℃，最优选780至1080℃。
该方法还可以包括在势垒层和GaN沟道层之间提供AlGaN隔断层的步骤，其中，Al含量是40至80％，优选45至75％，最优选50至70％。在该方法中，隔断层生长时的压力是20至200毫巴，优选40至150毫巴，最优选50至100毫巴。
在该方法中，隔断层生长时的温度可以是1000至1150℃，优选1020至1100℃，最优选1040至1080℃。
该方法还可以包括在势垒层上提供SiN或GaN的钝化层。
在该方法中，钝化层生长时的压力可以是20至200毫巴，优选40至150毫巴，最优选50至100毫巴。
在该方法中，钝化层生长时的温度可以是700至1150℃，优选750至1100℃，最优选780至1080℃。
根据第三方面，提供了一种生产HEMT器件的方法，包括提供如上所述的异质结构以及在钝化层上提供源极触点、栅极触点和漏极触点的步骤。
该方法还可以包括在钝化层和栅极触点之间提供绝缘层的步骤。
附图说明
图1示意性地示出了InxAlyGa1-x-yN/GaN异质结构的示例。
图2示意性地示出了包括InxAlyGa1-x-yN/GaN异质结构的HEMT结构的示例。
图3a和图3b示出了通过传统工艺生长的InxAlyGa1-x-yN/GaN异质结构中的GaN层的AFM图片。
图4a和图4b示出了通过本文公开的工艺生长的InxAlyGa1-x-yN/GaN异质结构中的GaN层的AFM图片。
图5a示出了通过XRD测量的生长在SiC衬底上的弛豫AlN成核层上的GaN沟道层的倒易空间图(RMS)。
图5b示出了通过XRD测量的生长在SiC衬底上的伪晶(完全应变)AlN成核层上的GaN沟道层的倒易空间图(RMS)。
详细描述
现在将更详细地解释本文公开的概念。首先描述了用于生产InxAlyGa1-x-yN/GaN异质结构的方法，然后讨论了这种异质结构的表征结果。
异质结构
如上所述，InxAlyGa1-x-yN/GaN异质结构可用于半导体器件，如高电子迁移率晶体管(HEMT)器件。
图1示意性地示出了这种InxAlyGa1-x-yN/GaN异质结构1的示例。当从底部向顶部观察时，异质结构1包括SiC衬底11、InxAlyGa1-x-yN成核层12、可选超晶格或可选背势垒层13、GaN沟道层14、可选隔断层15和可选势垒层16以及可选钝化层(盖层)17。
在图2中，示出了包括InxAlyGa1-x-yN/GaN异质结构的HEMT结构2的示例。当从底部向顶部观察时，图2中的HEMT结构2包括SiC衬底11、InxAlyGa1-x-yN成核层12、GaN沟道层14、隔断层15、势垒层16和钝化层17。在钝化层17的顶部上形成源极触点18、栅极触点19和漏极触点20。在栅极触点19和钝化层17之间有绝缘层21。
图2所示的包括InxAlyGa1-x-yN/GaN异质结构的HEMT结构仅仅是一个示例，并且本领域技术人员已知这种HEMT结构可以以许多不同的方式被设计。
SiC衬底由于其高导热性能而被使用，以便有效提取生成的热量并最小化半导体器件中的温升。SiC衬底的多型可以是例如4H、6H或3C。SiC衬底的取向可以由c平面、a平面和m平面表示。对于c平面，有两个面，分别是Si面和C面。在生产本公开中讨论的结构时，可以使用Si面或C面。衬底可以优选是同轴衬底。然而，作为替代，可以使用低角度切割衬底，如低于2度的切割。
InxAlyGa1-x-yN成核层12的一个目的是补偿SiC衬底和GaN沟道层之间的晶格失配，并在SiC衬底上获得沟道层的高质量外延生长。成核层的另一个目的是能够在其上生长GaN沟道层。GaN并不直接在一些衬底(如SiC)上二维成核，因此可能需要成核层来改变表面电势，从而可以生长GaN。成核层可以直接生长在SiC衬底上，即不需要在衬底和成核层之间增加附加层。
典型地，根据现有技术方法生产的厚度在8-12nm以上的成核层由于SiC衬底和成核层之间约1％的晶格失配而开始弛豫(relax)。如本文所示的完全应变成核层可以改善晶体质量和沟道层的形态(morphology)。
通过本文公开的方法生长的成核层可以在高达至少100nm的厚度下完全应变。然而，一旦成核层超过该厚度，成核层可能由于晶格失配而开始弛豫。
“完全应变(fully strained)”是指成核层的面内晶格常数与SiC衬底的面内晶格常数完全相同，或者在+/-0.15％、优选+/-0.05％或+/-0.02％的程度上完全相同，典型地，如果成核层完全应变，则其不对称的X光反射(如(105))将沿x轴与SiC衬底的不对称X光反射很好地对准，如图5b所示。
GaN沟道层14的目的是让沟道电子自由移动，而不会由于杂质和结构缺陷(如错位(dislocation)、凹坑(pit)和/或空隙)发生相当大的散射。与成核层相反，当达到期望的厚度时，GaN沟道层应该是完全弛豫的，成核层如果按照本文公开的方法生长特定的厚度，可以如上所述完全应变。
典型地，在AlGaN/GaN异质结构中，GaN层包括GaN沟道部分和GaN缓冲部分。本文中，GaN层仅包括沟道部分，且因此被称为“沟道层”。
异质结构还可以包括形成在InxAlyGa1-x-yN成核层和GaN沟道层之间的所谓超晶格或Inx5Aly5Ga1-x5-y5N背势垒层。
超晶格是两种或更多种材料(如Alx1Ga1-x1N和Alx2Ga1-x2N，其中x1>x2)层的周期性结构。作为示例，x1可以是大约0.5，且x2可以是大约0.1。
典型地，一个层的厚度为几纳米，以及超晶格层的总厚度为10-50nm。超晶格中使用的不同材料可以具有不同的带隙。
替代地，可以使用Inx5Aly5Ga1-x5-y5N背势垒层。这种Inx5Aly5Ga1-x-yN背势垒层可以具有朝向GaN沟道层从低到高或从高到低的恒定的或渐变的Al含量的组成。
在背势垒层的情形中，该背势垒层中的组成在其厚度方向上可以是恒定的。在这种组成中，优选x5<0.05，更优选x5<0.03，且最优选x5<0.01。此外，优选0.01<y5<0.1，更优选0.03<y5<0.09，且最优选0.05<y5<0.08。
替代地，在背势垒层的情形中，该组成可以在其厚度方向上变化。在这种情形中，优选x5<0.05，更优选x5<0.03，且最优选x5<0.01。
在具有变化的组成的实施例中，y5可以朝向GaN沟道连续减小，优选从1到0，更优选从0.8到0.03，最优选从0.6到0.05。
替代地，在具有变化的组成的实施例中，y5可以朝向GaN沟道连续增加，优选从0到0.7，更优选从0到0.6，最优选从0到0.5。
InxAlyGa1-x-yN或AlxGa1-xN的势垒层16可以形成在GaN沟道层之上。势垒层的目的是诱导沟道电子。
使用包含铟的势垒层的一个主要优点是，当势垒层中铟的百分比为约17％至18％且Al的百分比为约82％至83％时，可以在势垒层16和沟道层14之间实现晶格匹配条件。晶格匹配意味着理想情况下异质结构中没有应变。含铟势垒层，即InAlGaN/GaN异质结构，与AlGaN/GaN或AlN/GaN异质结构相比，可能更热稳定。
通过使用含铟势垒层，可以实现晶格匹配或接近晶格匹配的InAlN/GaN或InAlGaN/GaN异质结构，同时由于InAlN/GaN或InAlGaN势垒层的高自发极化，仍然可以获得二维电子气体(2DEG)密度。
此外，可以在势垒层和GaN沟道层之间形成AlN隔断层。当使用包含铟的势垒层时，需要隔断层15，因为当使用包含铟的势垒层时，合金散射严重。隔断层的目的是减少合金散射和界面散射，从而提高2DEG迁移率。
此外，SiN或GaN的可选钝化层17可以形成在势垒层16上。
GaN或SiN钝化层的目的是稳定HEMT结构的表面条件，因为表面条件影响2DEG密度。通过使用GaN或SiN钝化层，2DEG密度可以增加或减小，但是2DEG迁移率不会改变太多。
异质结构生长的方法
异质结构的层可以通过金属有机化学气相沉积(MOCVD)来沉积，金属有机化学气相沉积也称为金属有机气相外延(MOVPE)。MOCVD或MOVPE，是一种化学气相沉积方法，其中通过气相前体的化学反应将固体材料沉积在衬底上。该方法主要用于生长复杂的半导体多层结构。
在MOCVD中，前体(precursor)是金属有机化合物，典型地与氢化物气体(如NH3)结合。
前体通常借助于载气(carrier gas)被输送到其中放置至少一个衬底的反应器室中。形成反应中间体和副产物的前体的反应发生在衬底上或在衬底附近。反应物被吸附在衬底上，形成薄膜层，并且最终副产物被从衬底上输送走。
薄膜生长时MOCVD系统中的压力通常在几毫巴到大气压的范围内。
反应器室可以是冷壁或热壁类型。在冷壁反应器中，衬底典型地从下面加热，而生长区中的其它部分，即壁和/或顶部(ceiling)，保持比衬底更冷。相反，在热壁反应器中，整个生长区，即衬底和基座的壁和顶部，被加热。
为了生长在本公开中讨论的AlN和GaN层，使用了热壁VP508GFR，Aixtron反应器。(参考文献：Doping of Al-content AlGaN grown by MOCVD，PhD thesis，D.Nilsson，2014和Wikipedia)。
SiC衬底的预处理
在成核层、沟道层和可选附加层的生长之前，可以预处理SiC衬底，以便去除主要由氧和碳组成的表面污染。
优选地，预处理可以在原位进行，即在与成核层、沟道层和可选附加层的生长相同的室/反应器中进行。作为替代，预处理可以异地进行，例如在炉子中。因此，在后一种情形中，衬底在预处理后被移动到生长层的反应器中。典型地，如果操作正确，移动衬底不会产生新的表面污染。
在原位预处理之前，SiC衬底可以，但不是必须，被清洁和可选地清洗，并且进一步可选地冲洗。例如，SiC衬底可以在丙酮、甲醇以及80℃的NH4OH+H2O2+H2O(1:1:5)溶液和80℃的HCl+H2O2+H2O(1:1:5)溶液中清洁，每种溶液清洁5分钟，且最后用去离子水清洗和N2冲洗并浸入HF溶液中。
对于预处理，在衬底上提供蚀刻效果的气体，例如H2、HCl或它们的组合，可以被允许流入反应器，并因此与衬底相互作用。作为替代，可以使用HF、HBr或SiF4，或者它们中的任何一种与H2的组合。
例如，H2的流速可以是大约20-30l/min和/或HCl的流速大约100-200ml/min。
温度可以上升到预处理温度，且然后立即下降，而不保持在最高温度。
反应器的压力和温度以及足以提供如XPS检测的无氧SiC衬底的时间可以通过常规实验来确定。
预处理时反应器中的压力可以在大气压至10毫巴的范围内，优选可以是约50毫巴。预处理开始前，反应器中的背景压力可能低于1×10-3毫巴。背景压力最好尽可能低。
反应器可以通过，例如，感应加热或电阻加热加热到约1250-1500℃，以用于在反应器中50毫巴的压力下进行预处理。
可以注意到，预处理也取决于压力，即，如果预处理在较低的温度下进行，则与在较高的温度下进行相比，为了去除主要包括氧但也包括碳的表面污染物，压力可以更低，在较高的温度下可以使用更宽范围的压力来去除相同量的污染物。
例如，SiC衬底可以在1350℃和在50毫巴下在至少30分钟的总预处理时间(即，温度上升和下降)内通过H2预处理，这可以导致通过XPS检测的SiC衬底具有少于5％的单层氧(即，少于5％的表面积被氧覆盖)。
异质结构的生长
现在将更详细地描述通过MOCVD生长InxAlyGa1-x-yN/GaN异质结构的步骤。
将样品(例如HEMT结构的一部分或异质结构生长在其上的衬底)插入MOCVD反应器中(关于MOCVD方法的细节，见上文)。
SiC衬底可以在插入MOCVD反应器中之前进行预处理，参见上述预处理的细节。
在下面描述的工艺步骤中，镓、铟和铝前体可以通过至少一种载气，如H2、N2或Ar，输送到MOCVD反应器。
用于生长包含铝的层的铝前体可以是，例如，三甲基铝(trimethylaluminum)、TMAl、Al2(CH3)6、或三乙基铝(triethylaluminum)、TEA、Al2(C2H5)6。
用于生长包含镓的层的镓前体可以是，例如，三甲基镓(trimethylgallium)、TMGa、Ga(CH3)3、或三乙基镓Ga(C2H5)3、TEGa。
用于生长包含铟的层的铟前体可以是，例如，三甲基铟(trimethylindium)、In(CH3)3、TMIn。
用于生长SiN钝化层的前体可以是SiH4与NH3的组合。
流经前体起泡器的载气的流速对于铝前体可以是大约70ml/min，对于镓前体可以是大约18ml/min，以及对于铟前体可以是大约70ml/min。
前体流可以与主载气流合并，主载气流可以在30l/min的量级，以用于进一步输送到反应器。
下面讨论异质结构层生产时前体的流速。
前体可以在室温下被提供。作为替代，可以加热至少一种前体，以增加蒸汽压，并从而增加不同层的生长。
“室温”是指0℃至30℃的温度，优选15℃至25℃的温度。
前体和/或载气的流可以由至少一个质量流控制器控制，该质量流控制器可以位于每个前体容器和MOCVD反应器之间。
可以通过打开或关闭位于每个前体容器和MOCVD反应器之间的至少一个阀来执行向MOCVD反应器提供前体的控制。打开或关闭可以手动或通过计算机控制来执行。
为了消除气体突入MOCVD反应器的积聚，前体流可被引导至绕过主运行管线的次级管线。该次级管线被称为“通风管线”。可以在通风管线和运行管线之间提供压力平衡，以避免当气体被切换到主载流子流中时发生流爆裂。
下面，讨论不同异质结构层生产时前体的流速的示例。前体被提供到MOCVD反应器中的流速和时间取决于许多不同的参数，如MOCVD反应器尺寸、样本/衬底尺寸、前体气体出口与样本/衬底之间的距离、MOCVD反应器中的背景压力等。因此，提供前体气体的流速和时间可以在不同的实验设置中变化。
技术人员通常可能期望能够提供预定厚度、组成和质量的层。
在下面讨论的所有工艺步骤中，即当异质结构中所有层生长时，可以提供氨NH3流。NH3的流速可以在所有工艺步骤中保持恒定。
作为例外，NH3的流速在生产成核层时可能较低。
成核层的生长
如果预处理在原位进行，预处理气体(例如，HCl和/或H2)的流可以在转变至成核层生长时保持。如果预处理是异地进行的，那么预处理的SiC衬底被转移到应该发生成核层生长的反应器中。衬底的转移可以在环境条件下进行，即在空气中进行。如果预处理异地发生，当SiC衬底已经被转移到反应器室中时，可以按照与下面讨论的相同方式设置反应器的温度和压力。
可以降低反应器的温度，同时可以保持反应器中的压力。温度的降低可以在一个步骤中进行，即可以关断加热或设置在较低的温度值。
当反应器的温度稳定在约800-1200℃，即成核层生长的所谓起始温度时，与预处理过程中使用的压力相比，压力可以增加。
压力可以通过使用阀门(如节流阀)来控制，阀门可以位于反应器和泵(如罗茨泵(roots bump)、干法真空泵(dry process vacuum pump)、或螺杆泵(screw pump))之间。当例如部分关闭节流阀时，反应器室上的泵送减少，且因此压力可能由于H2和/或HCl的连续流动而增加。
温度和压力都可以稳定，且在稳定后，如果使用HCl作为预处理气体，反应器的HCl入口可以关闭(例如，通过关闭HCl源和反应器之间的阀门)。如果使用H2作为预处理气体，则流可以被保持，因为其可以用作在AlN成核层生长时输送至少一种前体的载气。
载气可以是惰性气体，如H2或N2。H2或N2可用于将前体输送至反应器，并且H2和N2用作反应器生长区的载气。优选地，在允许前体流入反应器之前(例如，通过打开相应前体和反应器之间的阀门)，允许载气流动并可选地让载气进入反应器中。
存储前体的容器可以是温度受控的，并且前体可以优选保持在室温。作为替代，可以加热至少一种前体，这可以增加加热的前体的蒸汽压，从而可以增加层的生长速率。起泡器内部的压力也是使用电子压力控制器来被控制的。起泡器内部的较低压力将生成离开起泡器的较高量的前体。然而，由于太高的流速/增长速率可能导致层的质量较差，加热起泡器和/或降低起泡器内部的压力并不总是最佳的。
至少一个质量流控制器可以被放置在每个前体容器和反应器之间，以便控制每个前体进入反应器中的流速。
前体，例如，Al2(CH3)6和NH3，然后被载气以气态形式同时输送到反应器中，因此SiC衬底上的成核层生长可以开始。
作为示例，对于AlN成核层的生长，成核层生长时的TMAl流速可以是0.7ml/min，以及NH3流速可以是0.5ml/min。
在成核层生长期间，反应器内部的温度可能会升高。作为替代，温度可以是恒定的。
当在反应器内测量2min至20min的时间段时，上升速率可以是5-25℃/min。在这种条件下，7分钟的生长可以产生大约30-40nm的AlN厚度。在本文公开的半导体器件结构中，AlN成核层的厚度应该优选低于100nm。
温度斜变(ramping)可以以例如斜变速率的1/100至1/2的小步长递增。在替代形式中，该斜变可以是连续线性的、渐进的或递减的。优选地，该变化是连续线性的。
超晶格层的生长
如上所述，超晶格可以包括两个AlxGa1-xN层，分别是Alx1Ga1-x1N和Alx2Ga1-x2N，其中x1>x2。
例如，超晶格可以包括五层AlN和五层GaN。
在生长这种AlN层时，TMAl的流速可以是0.7ml/min，且NH3的流速可以是2l/min。在生长GaN时，TMGa的流速可以是1.06ml/min，且NH3的流速可以是2l/min。
MOCVD反应器中的温度可以在1040℃至1080℃的范围内，以及压力可以是50毫巴。
背势垒层的生长
作为可选超晶格的替代，可以在InxAlyGa1-x-yN成核层上生长背势垒层。
背势垒可以是AlGaN层，以改善载流子限制。
载流子限制是指当HEMT器件处于高电场下时沟道电子停留在沟道区的能力。因此，载流子限制越好，在器件工作期间，通过高电场从沟道中注入的沟道电子就越少。
背势垒层的组成可以是恒定的，或者朝向GaN沟道层从高到低或者从低到高渐变。该层可以在1040至1080℃的温度范围内和在约50毫巴的压力下生长。
当使用AlGaN背势垒时，铝组成由气相比(TMAl流速)/(TMAl流速+TMGa流速)控制。
例如，在AlGaN分级生长时，TMAl流速可以从0.7ml/min下降到0ml/min，并且TMGa流速在10min的生长时间内从0ml/min上升到1.8ml/min。斜变速率在这段时间内是线性的。
沟道层的生长
现在将描述GaN沟道层直接在成核层或在超晶格层上的生长。
沟道层可以优选地，但不是必须地，在与成核层相同的反应器中生长。
用于GaN沟道层生长的前体可以是三甲基镓、TMG、Ga(CH3)3、和氨NH3。作为一个示例，对于NH3，前体的流速可以是2l/min，以及对于TMGa可以是1.8ml/min。流经TMGa起泡器的载气(例如，H2)的流速可以是18ml/min。
每个前体的流可以由至少一个质量流控制器控制，该质量流控制器可以位于前体容器和反应器之间。每种前体或两种前体可以通过载气(如H2、N2或Ar)输送到反应器中。在GaN沟道层生长时的反应器的温度可以是大约1050℃。GaN沟道层生长时反应器中的压力可以是大约50毫巴。
然后，当温度和压力稳定时，可以开始GaN沟道层的生长。在这些条件下，GaN层的生长速率可以是大约每小时400至1200nm。
势垒层的生长
在GaN沟道层生长之后，可以在GaN层上生长势垒层。如果使用含铟势垒，在势垒层开始生长之前，可以降低MOCVD室中的温度。可以通过关断(或降低)用于加热MOCVD反应器的电源所提供的功率来降低温度。
对于用于生产本文公开的异质结构的MOCVD反应器，通常需要大约20分钟来将温度降低到大约800℃。
例如，在生产势垒层时，TMAl的流速可以是0.5ml/min，TMIn的流速可以是1.25ml/min，以及NH3的流速可以是2l/min。
当势垒不包含铟时，势垒可以是Al含量可能在15％至100％范围内的AlGaN层(或AlN层)。这种AlGaN层的厚度可以在2至30nm的范围内。生长温度和压力可以与GaN沟道层的生产时相同。
NH3的流速可以与GaN沟道层生产时的流速相同。
隔断层的生长
可以在势垒层和GaN沟道层之间生长AlGaN隔断层。这种AlGaN隔断层中的铝含量通常在50％至70％之间。
生长温度和压力可以与生长GaN沟道层时相同。NH3的流速可以是2l/min，即，与生长GaN沟道层时相同。TMAl的流速可以是0.35ml/min。
隔断层的厚度可以是1至2nm。
钝化层的生长
最后，GaN或SiN的可选钝化/盖层可以生长在势垒层上。
作为示例，对于GaN盖层的生长，TMGa的流速可以是1.2ml/min，以及NH3的流速可以是2l/min。
作为示例，对于SiN钝化层的生长，250ppm SiH4的流速可以是250ml/min，以及NH3的流速可以是1.0ml/min。
钝化层生长时MOCVD反应器中的温度可以与势垒层生长时的温度相同，即，如果使用含铟势垒，大约为800℃，或者如果使用不包含铟的势垒，大约为1050℃。
实验细节
用高分辨率X光衍射仪(Philips X’Pert MRD)进行X光衍射(XRD)表征，其中λ＝0.15406nm的Cu Kα1辐射表征GaN沟道层的晶体质量。HR-XRD系统配备混合镜和三轴晶体分别作为主要和次要光学器件，其中可以实现约0.003°(约11弧秒)的分辨率。
GaN(002)和(102)峰的摇摆曲线的FWHM是在对称和斜交衍射几何中测量的。
异质结构的表面形态用原子力显微镜(AFM)表征。在敲击模式(tapping mode)中采用了AFM系统(Veeco Dimension 3100)。该系统允许沿垂直方向的空间分辨率为和沿横向方向的空间分辨率为1～5nm，其分辨率分别受系统背景噪声和本研究中使用的5～10nm的尖端曲率半径的限制。
异质结构的表面形态用光学显微镜(OM)表征。采用了一种具有Nomarski衍射干涉对比度的OM系统进行测量。用×400的总放大率拍摄图像。用XRD、AFM和OM进行了异地表征。
异质结构的表征结果
在图3a和图4a中，分别示出了根据现有技术方法(图3a)和根据本文公开的工艺(图4a)生产的异质结构中GaN沟道层的光学显微镜(OM)图像。
对于两个样本，GaN沟道层的厚度为0.3μm，并且使用SiC衬底。
OM图像显示了大面积的表面形态。黑点是结构缺陷，如凹坑和空隙。
当比较图3a和图4a时，可以看出，与根据现有技术方法生产的异质结构中的GaN沟道层相比，根据本文公开的方法生产的异质结构中的GaN沟道层具有明显更少的结构缺陷，即改善的表面形态。
在图3b和图4b中，分别示出了根据现有技术方法和根据本文公开的工艺生产的GaN沟道层的AFM图像。
AFM图像示出了3×3μm2面积大小中的表面形态。图3b示出了根据现有技术方法生产的异质结构中的GaN沟道层，其示出了表面具有显著高密度的结构缺陷，如凹坑和空隙。
如图所示，通过本文公开的方法生长的异质结构中的GaN沟道层(图4a-b)与通过现有技术方法生长的GaN层(图3a-b)相比具有大幅改善的形态和显著较低的缺陷密度，现有技术方法具有显著高密度的结构缺陷，如凹坑和空隙。
图4a-4b中所示的GaN沟道层的摇摆曲线证实了结晶度的提高。图4a和图4b中所示的GaN沟道层呈现摇摆曲线，其中(002)峰具有约88弧秒的FWHM，并且(102)峰具有255弧秒的FWHM。这些值可以与图3a和图3b中所示的GaN沟道层进行比较，图3a和图3b中所示的GaN沟道层呈现摇摆曲线，其中(002)峰具有约515弧秒的FWHM，而(102)峰具有536弧秒的FWHM。
图5a和图5b示出了SiC衬底上弛豫AlN成核层(图5a)和伪晶(完全应变)AlN成核层(图5b)的GaN层的倒易空间图(reciprocal space map)(rlu＝倒易晶格单元)。通过本文公开的用于生产异质结构的方法，可以生产伪晶(完全应变)高结晶度AlN成核层。对于完全应变的AlN，不对称AlN反射将沿着x轴与不对称SiC反射对准，如图5b所示。图5a和5b中的GaN沟道层都是弛豫的。

Claims (16)

1.一种用于高电子迁移率晶体管(HEMT)的异质结构(1)，所述异质结构包括：
SiC衬底(11)，
InxAlyGa1-x-yN成核层(12)，所述InxAlyGa1-x-yN成核层(12)形成在所述SiC衬底上，其中，x＝0-1，y＝0-1，以及
GaN沟道层(14)，其中，所述GaN沟道层(14)的厚度是50至500nm，
其特征在于，
所述GaN沟道层(14)直接形成在所述InxAlyGa1-x-yN成核层(12)
上，或者
具有层Alx1Ga1-x1N和Alx2Ga1-x2N的周期性结构的超晶格(13)
形成在所述InxAlyGa1-x-yN成核层(12)和所述GaN沟道层(14)之间，其中x1>x2，或者
Inx5Aly5Ga1-x5-y5N背势垒层(13)形成在所述InxAlyGa1-x-yN成核层(12)和所述GaN沟道层(14)之间，
其中，
根据通过X-线散射XRD所确定的，所述GaN沟道层(14)呈现其中(002)峰具有低于300弧秒的FMHW的摇摆曲线，以及其中(102)峰具有低于400弧秒的FMHW的摇摆曲线，并且
根据通过原子力显微镜AFM所确定的，所述异质结构(1)的所述GaN沟道层(14)的表面表现出原子台阶流形态，其中在10x10μm2的扫描面积上均方根粗糙度低于1.8nm，或在3x3μm2的扫描面积上均方根粗糙度低于1nm，
其中，所述InxAlyGa1-x-yN成核层(12)完全应变，
其中，所述异质结构的由所述InxAlyGa1-x-yN成核层(12)和所述GaN沟道层(14)组成的总厚度在52至700nm的范围内。
2.根据前述权利要求中任一项所述的异质结构(1)，其中，所述InxAlyGa1-x-yN成核层(12)具有均匀或变化的Al含量。
3.根据前述权利要求中任一项所述的异质结构，还包括形成在所述GaN沟道层(14)上或在隔断层(15)上的势垒层(16)，如Inx3Aly3Ga1-x3-y3N势垒层，其中，0≤x3≤0.20，并且0.15≤y3≤1，或者Alx4Ga1-x4N势垒层，其中0.15≤x4≤1。
4.根据权利要求3所述的异质结构(1)，其中，所述异质结构还包括在所述GaN沟道层(14)和所述势垒层(16)之间的AlN隔断层(15)。
5.根据权利要求4所述的异质结构(1)，还包括形成在所述势垒层(16)上的SiN和/或GaN的钝化层(17)。
6.根据权利要求1所述的异质结构(1)，其中，所述异质结构的总厚度小于0.6μm。
7.根据权利要求中1所述的异质结构(1)，其中，所述GaN沟道层(14)中碳的无意掺杂浓度小于1E+17cm-3。
8.一种通过金属有机化学气相沉积(MOCVD)生产用于高电子迁移率晶体管(HEMT)的异质结构(1)的方法，所述方法包括：
提供SiC衬底(11)，
在所述SiC衬底上提供InxAlyGa1-x-yN成核层(12)，其中x＝0-1，y＝0-1，
提供GaN沟道层(14)，其中，所述GaN沟道层(14)是以50至500nm的厚度被提供，
其特征在于，
所述GaN沟道层直接形成在所述InxAlyGa1-x-yN成核层(12)上，或者
具有层Alx1Ga1-x1N和Alx2Ga1-x2N的周期性结构的超晶格(13)
形成在所述InxAlyGa1-x-yN成核层(12)和所述GaN沟道层(14)之间，其中x1>x2，或者
Inx5Aly5Ga1-x5-y5N背势垒层(13)形成在所述InxAlyGa1-x-yN成核层(12)和所述GaN沟道层(14)之间，
其中，
所述InxAlyGa1-x-yN成核层(12)和所述GaN沟道层(14)生长时的压力是20至200毫巴，
所述InxAlyGa1-x-yN成核层(12)生长时的温度是900至1200℃，
所述GaN沟道层(14)生长时的温度是1000至1150℃，
所述InxAlyGa1-x-yN成核层(12)以完全应变被提供，
其中，所述异质结构被提供使得所述异质结构的由所述InxAlyGa1-x-yN成核层(12)和所述GaN沟道层(14)组成的总厚度在52至700nm的范围内。
9.一种通过金属有机化学气相沉积(MOCVD)生产用于高电子迁移率晶体管(HEMT)的异质结构(1)的方法，所述方法包括：
提供SiC衬底(11)，
在所述SiC衬底上提供InxAlyGa1-x-yN成核层(12)，其中x＝0-1，y＝0-1，
提供GaN沟道层(14)，其中，所述GaN沟道层(14)是以50至500nm的厚度被提供，
其特征在于，
所述GaN沟道层直接形成在所述InxAlyGa1-x-yN成核层(12)上，或者
具有层Alx1Ga1-x1N和Alx2Ga1-x2N的周期性结构的超晶格(13)
形成在所述InxAlyGa1-x-yN成核层(12)和所述GaN沟道层(14)之间，其中x1>x2，或者
Inx5Aly5Ga1-x5-y5N背势垒层(13)形成在所述InxAlyGa1-x-yN成核层(12)和所述GaN沟道层(14)之间，
其中，
所述InxAlyGa1-x-yN成核层(12)和所述GaN沟道层(14)生长时的压力是20至200毫巴，
所述InxAlyGa1-x-yN成核层(12)生长时的温度是900至1200℃，
所述GaN沟道层(14)生长时的温度是1000至1150℃，
所述InxAlyGa1-x-yN成核层(12)是以2至200nm的厚度被提供，
所述InxAlyGa1-x-yN成核层(12)以完全应变被提供，
其中，所述异质结构被提供使得所述异质结构的由所述InxAlyGa1-x-yN成核层(12)和所述GaN沟道层(14)组成的总厚度在52至700nm的范围内。
10.根据权利要求9所述的生产用于高电子迁移率晶体管(HEMT)的异质结构(1)的方法，包括以下进一步的步骤：提供形成在所述GaN沟道层(14)上的势垒层(15)，如Inx3Aly3Ga1-x3-y3N势垒层，其中，0≤x3≤0.20，或者Alx4Ga1-x4N势垒层，其中0.15≤x4≤1。
11.根据权利要求9或10所述的生产用于高电子迁移率晶体管(HEMT)的异质结构(1)的方法，包括以下进一步的步骤：在所述势垒层(16)和所述GaN沟道层(14)之间提供AlGaN隔断层(15)，其中，Al含量是40至80％。
12.根据权利要求10所述的生产用于高电子迁移率晶体管(HEMT)的异质结构(1)的方法，包括以下进一步的步骤：在所述势垒层(16)上提供SiN或GaN的钝化层(17)。
13.一种生产HEMT器件的方法，所述方法包括以下步骤：提供根据权利要求12所述的异质结构(1)，以及在所述钝化层(17)上提供源极触点、栅极触点和漏极触点。
14.根据权利要求13所述的方法，还包括以下步骤：在所述钝化层(17)和所述栅极触点(19)之间提供绝缘层(21)。
15.根据权利要求8或9所述的方法，其中，所述异质结构被提供使得所述异质结构的总厚度小于0.6μm。
16.根据权利要求1所述的异质结构(1)，其中，x<0.05且y>0.50。
CN201780093410.7A 2017-07-20 2017-07-20 用于高电子迁移率晶体管的异质结构及其生产方法 Active CN111164733B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/EP2017/068300 WO2019015754A1 (en) 2017-07-20 2017-07-20 ELECTRON HIGH MOBILITY TRANSISTOR HETERROSTRUCTURE AND METHOD FOR PRODUCING THE SAME

Publications (2)

Publication Number Publication Date
CN111164733A CN111164733A (zh) 2020-05-15
CN111164733B true CN111164733B (zh) 2024-03-19

Family

ID=59523080

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780093410.7A Active CN111164733B (zh) 2017-07-20 2017-07-20 用于高电子迁移率晶体管的异质结构及其生产方法

Country Status (6)

Country Link
EP (1) EP3655989A1 (zh)
JP (1) JP7039684B2 (zh)
KR (1) KR102330907B1 (zh)
CN (1) CN111164733B (zh)
TW (1) TWI786156B (zh)
WO (1) WO2019015754A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111834454A (zh) * 2020-06-08 2020-10-27 西安电子科技大学 一种具有自对准源漏电极的氮化镓晶体管及其制备方法
WO2023070428A1 (zh) * 2021-10-28 2023-05-04 华为技术有限公司 集成电路、其制备方法、功率放大器及电子设备

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016110332A1 (en) * 2015-01-09 2016-07-14 Swegan Ab Semiconductor device structure and methods of its production

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005167275A (ja) * 2000-12-07 2005-06-23 Ngk Insulators Ltd 半導体素子
JP5562579B2 (ja) * 2009-05-12 2014-07-30 日本碍子株式会社 半導体素子用エピタキシャル基板の作製方法
US8624260B2 (en) * 2010-01-30 2014-01-07 National Semiconductor Corporation Enhancement-mode GaN MOSFET with low leakage current and improved reliability
JP5903818B2 (ja) * 2011-09-26 2016-04-13 富士通株式会社 化合物半導体装置及びその製造方法
TW201340335A (zh) * 2012-03-16 2013-10-01 Richtek Technology Corp 蕭特基位障二極體及其製造方法
JP2013229493A (ja) * 2012-04-26 2013-11-07 Sharp Corp Ｉｉｉ族窒化物半導体積層基板およびｉｉｉ族窒化物半導体電界効果トランジスタ
JP5465294B2 (ja) * 2012-08-31 2014-04-09 富士通株式会社 半導体エピタキシャル基板、およびその製造方法
KR102111459B1 (ko) * 2013-06-25 2020-05-15 엘지전자 주식회사 질화물 반도체 소자 및 그 제조 방법
JP2016004948A (ja) * 2014-06-18 2016-01-12 株式会社東芝 半導体装置
EP3278366A1 (en) * 2015-03-31 2018-02-07 Swegan AB Heterostructure and method of its production
US9735240B2 (en) * 2015-12-21 2017-08-15 Toshiba Corporation High electron mobility transistor (HEMT)

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016110332A1 (en) * 2015-01-09 2016-07-14 Swegan Ab Semiconductor device structure and methods of its production

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Jr-Tai Chen等.Impact of residual carbon on two-dimensional electron gas properties in AlxGa1−xN/GaN heterostructure.《APPLIED PHYSICS LETTERS》.2013,第102卷193506（1-5）. *
X. Li等.Carbon doped GaN buffer layer using propane for high electron mobility transistor applications: Growth and device results.《APPLIED PHYSICS LETTERS》.2015,第107卷262105（1-5）. *

Also Published As

Publication number Publication date
EP3655989A1 (en) 2020-05-27
KR102330907B1 (ko) 2021-11-25
JP7039684B2 (ja) 2022-03-22
US20200203521A1 (en) 2020-06-25
JP2020530939A (ja) 2020-10-29
TW201919238A (zh) 2019-05-16
CN111164733A (zh) 2020-05-15
WO2019015754A1 (en) 2019-01-24
KR20200057698A (ko) 2020-05-26
TWI786156B (zh) 2022-12-11

Similar Documents

Publication Publication Date Title
US8728938B2 (en) Method for substrate pretreatment to achieve high-quality III-nitride epitaxy
USRE49285E1 (en) Semiconductor device structure and methods of its production
US20070243703A1 (en) Processes and structures for epitaxial growth on laminate substrates
Hertkorn et al. Optimization of nucleation and buffer layer growth for improved GaN quality
JP5645887B2 (ja) 半極性窒化物を備え、窒化物核生成層又はバッファ層に特徴を有するデバイス構造
CN107995995B (zh) 异质结构及其生产方法
CN111164733B (zh) 用于高电子迁移率晶体管的异质结构及其生产方法
Kim et al. Effects of barrier growth temperature on the properties of InGaN/GaN multi-quantum wells
US20210062360A1 (en) Nano-Ridge Engineering
Jianchang et al. High quality AlGaN grown on a high temperature AIN template by MOCVD
US12002881B2 (en) Heterostructure for a high electron mobility transistor and a method of producing the same
Qiu et al. Enhanced lateral growth of AlN epitaxial layer on sapphire by introducing periodically pulsed-TMGa flows
Jinno et al. Selective Area Growth of Semipolar (202̄1) and (202̄1̄) GaN Substrates by Metalorganic Vapor Phase Epitaxy
Scholz et al. GaN‐Based Materials: Substrates, Metalorganic Vapor‐Phase Epitaxy, and Quantum Well Properties
Zhang MOCVD growth of GaN on 200mm Si and addressing foundry compatibility issues
LI MOCVD GROWTH OF GAN ON 200MM SI AND ADDRESSING FOUNDRY COMPATIBILITY ISSUES
EP3616243A1 (en) Interlayer barrier
Naoi et al. Growth and evaluation of GaN with SiN interlayer by MOCVD
Hertkorn Optimization of GaN Growth Conditions for Improved Device Performance
Han Growth of gallium nitride layers with very low threading dislocation densities

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant