JP2020530939A - 高電子移動度トランジスタのためのヘテロ構造及びその製造方法 - Google Patents

高電子移動度トランジスタのためのヘテロ構造及びその製造方法 Download PDF

Info

Publication number
JP2020530939A
JP2020530939A JP2020502287A JP2020502287A JP2020530939A JP 2020530939 A JP2020530939 A JP 2020530939A JP 2020502287 A JP2020502287 A JP 2020502287A JP 2020502287 A JP2020502287 A JP 2020502287A JP 2020530939 A JP2020530939 A JP 2020530939A
Authority
JP
Japan
Prior art keywords
layer
heterostructure
gan channel
hemt
gan
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2020502287A
Other languages
English (en)
Other versions
JP7039684B2 (ja
Inventor
イェーアル−タイ、チェン
オロフ、コーディナ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Swegan AB
Original Assignee
Swegan AB
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Swegan AB filed Critical Swegan AB
Publication of JP2020530939A publication Critical patent/JP2020530939A/ja
Application granted granted Critical
Publication of JP7039684B2 publication Critical patent/JP7039684B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H01L21/02507—Alternating layers, e.g. superlattice
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02609—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H01L21/02661—In-situ cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/15—Structures with periodic or quasi periodic potential variation, e.g. multiple quantum wells, superlattices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/15—Structures with periodic or quasi periodic potential variation, e.g. multiple quantum wells, superlattices
    • H01L29/151—Compositional structures
    • H01L29/152—Compositional structures with quantum effects only in vertical direction, i.e. layered structures with quantum effects solely resulting from vertical potential variation
    • H01L29/155—Comprising only semiconductor materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Bipolar Transistors (AREA)

Abstract

本文書は、高電子移動度トランジスタ（ＨＥＭＴ）のためのヘテロ構造を開示する。ヘテロ構造は、ＳｉＣ基板と、ＳｉＣ基板上に形成されるｌｎｘＡｌｙＧａ１−ｘ−ｙＮ核生成層（１２）とを備え、ｘ＝０−１、ｙ＝０−１、好ましくはｘ＜０．０５及びｙ＞０．５０、より好ましくはｘ＜０．０３及びｙ＞０．７０、最も好ましくはｘ＜０．０１及びｙ＞０．９０である。ヘテロ構造は、ｌｎｘＡｌｙＧａ１−ｘ−ｙＮ核生成層上に形成されるＧａＮチャネル層を更に備える。ＧａＮチャネル層の厚さは、５０〜５００ｎｍ、好ましくは１００〜４５０ｎｍ、最も好ましくは１５０〜４００ｎｍである。ＧａＮチャネル層は、Ｘ線回折ＸＲＤによって決定される３００ａｒｃｓｅｃ未満のＦＭＨＷを有する（００２）ピークを伴うロッキングカーブと、４００ａｒｃｓｅｃ未満のＦＭＨＷを有する（１０２）ピークを伴うロッキングカーブとを与える。ヘテロ構造（１）の最上層の表面は、原子間力顕微鏡法ＡＦＭによって決定される、１．８ｎｍ未満、好ましくは１．４ｎｍ未満、最も好ましくは１ｎｍ未満の１０μｍ２走査面積にわたって、１ｎｍ未満、好ましくは０．７ｎｍ未満、最も好ましくは０．４ｎｍ未満の３μｍ２の走査面積にわたって、ｒｍｓ粗さを伴う原子ステップフロー形態を示す。

Description

本開示は、半導体デバイスのためのヘテロ構造及びその製造方法に関する。
Ｙ．−Ｆ．ＷｕらによるＡｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．、６９、１４３８（１９９６）では、高電子移動度（ＨＥＭＴ）デバイスの製造に適したＡｌＧａＮ／ＧａＮヘテロ構造が開示される。ヘテロ構造は、サファイア基板上に成長されるＧａＮ核生成層及びＧａＮチャネル層を備える。ＧａＮチャネル層の厚さは約０．３〜０．４μｍである。多数の欠陥を伴う不良な形態を例示するＡＦＭ画像を示すＬｕｇａｎｉらによるＪｏｕｒｎａｌ ｏｆ Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ １１３、２１４５０３（２０１３）において例示されるようにそのようなヘテロ構造の形態が不良であることは良く知られている。
ＳｉＣ基板は、サファイア基板と比較して高い熱伝導率を有し、したがって、ＨＥＭＴデバイスにおける使用において好ましい。しかしながら、サファイア基板上にヘテロ構造を成長させるのに比べて、ヘテロ構造をＳｉＣ基板上で成長させることはより困難である。
Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ Ｅｘｐｒｅｓｓ ８、１１１００１（２０１５）では、ＡｌＧａＮ／ＧａＮヘテロ構造がＳｉＣ基板上に成長されるヘテロ構造が開示される。このヘテロ構造のＧａＮチャネル層の厚さは５００ｎｍである。この材料の低電流密度に基づいて、２次元電子ガス（２ＤＥＧ）特性が材料品質によって制限されたことが予期され得る。
熱抵抗を低減して、キャリアの閉じ込めを強化するとともに、バッファ関連のトラッピング効果を低減して、ヘテロ構造の生成時間を短縮するために、薄いヘテロ構造が必要である。匹敵する又は更に優れた結晶品質及び／又は形態を有するヘテロ構造を提供することも望ましい。
Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．、６９、１４３８（１９９６） Ｊｏｕｒｎａｌ ｏｆ Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ １１３、２１４５０３（２０１３） Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ Ｅｘｐｒｅｓｓ ８、１１１００１（２０１５）
本発明の目的は、前述の特性のうちの１つ以上に関して改善されるヘテロ構造を提供することである。
本発明は添付の独立請求項によって規定され、この場合、実施形態は、添付の従属請求項、以下の説明、及び、図面に記載される。
第１の態様によれば、ＳｉＣ基板と、ＳｉＣ基板上に形成されるｌｎｘＡｌｙＧａ１−ｘ−ｙＮ核生成層であって、ｘ＝０−１、ｙ＝０−１、好ましくはｘ＜０．０５及びｙ＞０．５０、より好ましくはｘ＜０．０３及びｙ＞０．７０、最も好ましくはｘ＜０．０１及びｙ＞０．９０である、ｌｎｘＡｌｙＧａ１−ｘ−ｙＮ核生成層と、ｌｎｘＡｌｙＧａ１−ｘ−ｙＮ核生成層上に形成されるＧａＮチャネル層とを備える、高電子移動度トランジスタ（ＨＥＭＴ）用のヘテロ構造が提供される。ヘテロ構造において、ＧａＮチャネル層の厚さは５０〜５００ｎｍ、好ましくは１００〜４５０ｎｍ、最も好ましくは１５０〜４００ｎｍであり、ＧａＮチャネル層は、Ｘ線回折ＸＲＤによって決定される、３００ａｒｃｓｅｃ未満のＦＭＨＷを有する（００２）ピークを伴うロッキングカーブと、４００ａｒｃｓｅｃ未満のＦＭＨＷを有する（１０２）ピークを伴うロッキングカーブとを与え、ヘテロ構造の最上層の表面は、原子間力顕微鏡法ＡＦＭによって決定される、１．８ｎｍ未満、好ましくは１．４ｎｍ未満、最も好ましくは１ｎｍ未満の１０μｍ２走査面積にわたって、１ｎｍ未満、好ましくは０．７ｎｍ未満、最も好ましくは０．４ｎｍ未満の３μｍ２の走査面積にわたって、ｒｍｓ粗さを伴う原子ステップフロー形態を示す。
「〜上に形成される」は、〜上に直接に形成されると解釈されてもよく、或いは、これは、ヘテロ構造の機能に影響を与えない１つ以上の更なる層が存在し得る解釈されてもよい。
「核生成層」は、バックバリア層の機能を有してもよい。しかしながら、これはチャネル層の厚さに依存する。
一般に、ｘ＋ｙ＜１である。
ヘテロ構造の最上層は、ＧａＮチャネル層、或いは、ＧａＮチャネル層上にある排除層、バリア層、又は、パッシベーション層などの任意の他の層であってもよい。
ＳｉＣポリタイプは４Ｈ又は６Ｈであってもよい。
ＳｉＣ基板は、例えば、Ｈ２、ＨＣｌ、ＨＦ、ＨＢｒ、又は、これらの組み合わせによって前処理されてもよい。
前処理は、エッチングガスによって現場で、又は、ＨＦなどの液体によって現場外で行なわれてもよい。
ＳｉＣ基板の温度は、基板が現場でエッチングガスにより前処理される場合、そのような前処理中に１２５０℃より上、好ましくは１３００℃より上、最も好ましくは１３５０℃より上であってもよい。
ｌｎｘＡｌｙＧａ１−ｘ−ｙＮ核生成層は、２〜２００ｎｍ、好ましくは２０〜１５０ｎｍ、最も好ましくは４０〜１００ｎｍの厚さを有してもよい。
ｌｎｘＡｌｙＧａ１−ｘ−ｙＮ核生成層は完全に歪んでいてもよい。
完全に歪んでいるとは、核生成層の面内格子定数がＳｉＣ基板の平面格子定数と全く同じであること、或いは、全く同じ＋／−０．１５％、好ましくは＋／−０．０５％又は＋／−０．０２％であることを意味し、一般に、核生成層が完全に歪んでいる場合、（１０５）のようなその非対称Ｘ線反射は、逆格子空間マップ内のＸ軸に沿った（１０１０）のようなＳｉＣ基板の非対称Ｘ線反射とうまく整列される。「疑似形態特徴」＝「完全に歪んでいる」。
ｌｎｘＡｌｙＧａ１−ｘ−ｙＮ核生成層は、均質な又は変化する含有量のＡｌを有してもよい。
Ａｌ含有量は、ＧａＮチャネル層に向かって低から高へ又は高から低へと変化する。
ｌｎｘＡｌｙＧａ１−ｘ−ｙＮ核生成層とＧａＮチャネル層との間の界面は、炭素及び／又は鉄で意図的にドープされてもよい。
ＧａＮチャネル層には鉄がドープされてもよい。
鉄原子の濃度は、核生成層付近のより高いレベルから核生成層から離れた距離でのより低いレベルまで指数関数的に減少していてもよい。
ヘテロ構造は、Ａｌｘ１Ｇａ１−ｘ１Ｎ及びＡｌｘ２Ｇａ１−ｘ２Ｎの層の周期構造を有する超格子を更に備えてもよく、この場合、ｘ１＞ｘ２であり、或いは、ｌｎｘＡｌｙＧａ１−ｘ−ｙＮ核生成層とＧａＮチャネル層との間に形成されるｌｎｘ５Ａｌｙ５Ｇａ１−ｘ５−ｙ５Ｎバックバリア層を更に備えてもよい。
バックバリア層の場合、組成はその厚さ方向で一定であってもよい。そのような組成では、好ましくはｘ５＜０．０５、より好ましくはｘ５＜０．０３、最も好ましくはｘ５＜０．０１である。更に、好ましくは、０．０１＜ｙ５＜０．１、より好ましくは、０．０３＜ｙ５＜０．０９、最も好ましくは、０．０５＜ｙ５＜０．０８である。
或いは、バックバリア層の場合、組成はその厚さ方向で変化してもよい。そのような場合、好ましくはｘ５＜０．０５、より好ましくはｘ５＜０．０３、最も好ましくはｘ５＜０．０１である。
組成が変化する実施形態では、好ましくは、ｙ５がＧａＮチャネルに向かって連続的に減少されてもよい。
或いは、組成が変化する実施形態において、ｙ５は、ＧａＮチャネルに向かって、好ましくは０から０．７まで、より好ましくは０から０．６まで、最も好ましくは０から０．５まで連続的に増大されてもよい。
ヘテロ構造はＧａＮチャネル層上又は排除層上に形成される、ｌｎｘ３Ａｌｙ３Ｇａ１−ｘ３−ｙ３Ｎバリア層、０≦ｘ３＜０．２０、好ましくは０≦ｘ３＜０．１７、最も好ましくは０≦ｘ３＜０．１２、及び、０．１５≦ｙ３＜１、好ましくは０．２０≦ｙ３＜０．９０、最も好ましくは０．２５≦ｙ３＜０．８５、或いは、Ａｌｘ４Ｇａ１−ｘ４Ｎバリア層、０．１５≦ｘ４＜１、好ましくは０．２０≦ｘ４＜０．９０、最も好ましくは０．２５≦ｘ４＜０．８５などのバリア層を更に備えてもよい。
バリア層は、２〜３０ｎｍ、好ましくは４〜２０ｎｍ、最も好ましくは６〜１５ｎｍの厚さを有してもよい。
ヘテロ構造は、ＧａＮチャネル層とバリア層との間にＡｌＮ排除層を更に備えてもよい。
排除層は、０．５〜３ｎｍ、好ましくは１．０〜２ｎｍ、最も好ましくは１．２〜１．５ｎｍの厚さを有してもよい。
ヘテロ構造は、バリア層上に形成されるＳｉＮ又はＧａＮのパッシベーション／キャップ層を更に備えてもよい。
パッシベーション層は、０．５〜２０ｎｍ、好ましくは１〜１５ｎｍ、最も好ましくは２〜１０ｎｍの厚さを有してもよい。
ヘテロ構造の総厚は、１μｍ未満、好ましくは０．８μｍ未満、最も好ましくは０．６μｍ未満であってもよい。
「総厚」とは、ヘテロ構造の厚さ、すなわち、核生成層、チャネル層、バリア層、排除層、パッシベーション層、及び、これらの層間に配置される超格子又はバックバリアなどの層の総厚を意味する。
ヘテロ構造において、ＧａＮチャネル層中の意図しない炭素のドーピング濃度は、１Ｅ＋１７ｃｍ−２未満、好ましくは５Ｅ＋１６ｃｍ−２未満、最も好ましくは３Ｅ＋１６ｃｍ−２未満であってもよい。
第２の態様によれば、高電子移動度トランジスタ（ＨＥＭＴ）のための有機金属化学蒸着（ＭＯＣＶＤ）によるヘテロ構造の製造方法が提供される。この方法は、ＳｉＣ基板を用意するステップと、ＳｉＣ基板上にｌｎｘＡｌｙＧａ１−ｘ−ｙＮ核生成層を設けるステップであって、ｘ＝０−１、ｙ＝０−１、好ましくはｘ＜０．０５及びｙ＞０．５０、より好ましくはｘ＜０．０３及びｙ＞０．７０、最も好ましくはｘ＜０．０１ ｙ＞０．９０である、ステップと、ｌｎｘＡｌｙＧａ１−ｘ−ｙＮ核生成層上にＧａＮチャネル層を設けるステップとを含む。ｌｎｘＡｌｙＧａ１−ｘ−ｙＮ核生成層及びＧａＮチャネル層の成長時の圧力は、２０〜２００ミリバール、好ましくは４０〜１５０ミリバール、最も好ましくは５０〜１００ミリバールであり、ｌｎｘＡｌｙＧａ１−ｘ−ｙＮ核生成層の成長時の温度は、９００〜１２００℃、好ましくは９５０〜１１５０℃、最も好ましくは１０００〜１１００℃であり、ＧａＮチャネル層の成長時の温度は、１０００〜１１５０℃、好ましくは１０２０〜１１００℃、最も好ましくは１０４０〜１０８０℃であり、ｌｎｘＡｌｙＧａ１−ｘ−ｙＮ核生成層は、２〜２００ｎｍ、好ましくは２０〜１５０ｎｍ、最も好ましくは４０〜１００ｎｍの厚さで設けられる。ＧａＮチャネル層は、５０〜５００ｎｍ、好ましくは１００〜４５０ｎｍ、最も好ましくは１５０〜４００ｎｍの厚さで設けられる。
ＳｉＣ基板は、例えば、Ｈ２、ＨＣｌ、ＨＦ、ＨＢｒ、又は、これらの組み合わせによって前処理されてもよい。
ＳｉＣ基板の温度は、前処理の際に、１２５０℃より上、好ましくは１３００℃より上、最も好ましくは１３５０℃より上であってもよい。
この方法は、ＧａＮチャネル層上に形成される、ｌｎｘＡｌｙＧａ１−ｘ−ｙＮバリア層、０≦ｘ＜０．２０、好ましくは０≦ｘ＜０．１７、最も好ましくは０≦ｘ＜０．１２、及び、０．１５＜ｙ＜１、好ましくは０．２０≦ｙ＜０．９０、最も好ましくは０．２５≦ｙ＜０．８５、或いは、ＡｌｘＧａ１−ｘＮバリア層、０．１５≦ｘ＜１、好ましくは０．２０≦ｘ＜０．９０、最も好ましくは０．２５≦ｘ＜０．８５などのバリア層を設けるステップを更に含んでもよい。
この方法において、バリア層の成長時の圧力は２０〜２００ミリバール、好ましくは４０〜１５０ミリバール、最も好ましくは５０〜１００ミリバールである。
この方法において、バリア層の成長時の温度は、７００〜１１５０℃、好ましくは７５０〜１１００℃、最も好ましくは７８０〜１０８０℃であってもよい。
この方法は、Ａｌ含有量が４０〜８０％、好ましくは４５〜７５％、最も好ましくは５０〜７０％であるＡｌＧａＮ排除層をバリア層とＧａＮチャネル層との間に設けるステップを更に含んでもよい。この方法において、排除層の成長時の圧力は、２０〜２００ミリバール、好ましくは４０〜１５０ミリバール、最も好ましくは５０〜１００ミリバールである。
この方法において、排除層の成長時の温度は、１０００〜１１５０℃、好ましくは１０２０〜１１００℃、最も好ましくは１０４０〜１０８０℃であってもよい。
この方法は、バリア層上にＳｉＮ又はＧａＮのパッシベーション層を設けるステップを更に含んでもよい。
この方法において、パッシベーション層の成長時の圧力は、２０〜２００ミリバール、好ましくは４０〜１５０ミリバール、最も好ましくは５０〜１００ミリバールであってもよい。
この方法において、パッシベーション層の成長時の温度は、７００〜１１５０℃、好ましくは７５０〜１１００℃、最も好ましくは７８０〜１０８０℃であってもよい。
第３の態様によれば、前述のヘテロ構造を設けるステップと、パッシベーション層上にソース、ゲート、及びドレイン接点を設けるステップとを含むＨＥＭＴデバイスを製造する方法が提供される。
この方法は、パッシベーション層とゲート接点との間に絶縁層を設けるステップを更に含んでもよい。
ｌｎｘＡｌｙＧａ１−ｘ−ｙＮ／ＧａＮヘテロ構造の一例を概略的に示す。 ｌｎｘＡｌｙＧａ１−ｘ−ｙＮ／ＧａＮヘテロ構造を備えるＨＥＭＴ構造の一例を概略的に示す。 従来のプロセスにより成長されるｌｎｘＡｌｙＧａ１−ｘ−ｙＮ／ＧａＮヘテロ構造におけるＧａＮ層のＡＦＭ写真を示す。 従来のプロセスにより成長されるｌｎｘＡｌｙＧａ１−ｘ−ｙＮ／ＧａＮヘテロ構造におけるＧａＮ層のＡＦＭ写真を示す。 本明細書中に開示されるプロセスにより成長されるｌｎｘＡｌｙＧａ１−ｘ−ｙＮＮ／ＧａＮヘテロ構造におけるＧａＮ層のＡＦＭ写真を示す。 本明細書中に開示されるプロセスにより成長されるｌｎｘＡｌｙＧａ１−ｘ−ｙＮＮ／ＧａＮヘテロ構造におけるＧａＮ層のＡＦＭ写真を示す。 ＸＲＤにより測定された、ＳｉＣ基板上へと緩和されたＡＩＮ核生成層上に成長されたＧａＮチャネル層の逆格子空間マップ（ＲＭＳ）を示す。 ＸＲＤにより測定した、ＳｉＣ基板上へと疑似形態（完全歪み）ＡＩＮ核生成層上に成長されたＧａＮチャネル層の逆格子空間マップ（ＲＭＳ）を示す。
ここで、本明細書中に開示される概念について更に詳しく説明する。
最初に、ｌｎｘＡｌｙＧａ１−ｘ−ｙＮ／ＧａＮヘテロ構造を生成するための方法について説明し、その後そのようなヘテロ構造の特性結果について説明する。
ヘテロ構造
前述のように、ｌｎｘＡｌｙＧａ１−ｘ−ｙＮ／ＧａＮヘテロ構造は、高電子移動度トランジスタ（ＨＥＭＴ）デバイスなどの半導体デバイスで使用されてもよい。
図１は、そのようなｌｎｘＡｌｙＧａ１−ｘ−ｙＮ／ＧａＮヘテロ構造１の一例を概略的に示す。ヘテロ構造１は、下から上へと見たときに、ＳｉＣ基板１１、ｌｎｘＡｌｙＧａ１−ｘ−ｙＮ核生成層１２、随意的な超格子又は随意的なバックバリア層１３、ＧａＮチャネル層１４、随意的な排除層１５、及び、随意的なバリア層１６及び随意的なパッシベーション層（キャップ層）１７を備える。
図２には、ｌｎｘＡｌｙＧａ１−ｘ−ｙＮ／ＧａＮヘテロ構造を備えるＨＥＭＴ構造２の一例が示される。図２のＨＥＭＴ構造２は、下から上へと見たときに、ＳｉＣ基板１１、ｌｎｘＡｌｙＧａ１−ｘ−ｙＮ核生成層１２、ＧａＮチャネル層１４、排除層１５、バリア層１６、及び、パッシベーション層１７を備える。パッシベーション層１７上には、ソース１８、ゲート１９、及び、ドレイン２０の接点が形成される。ゲート接点１９とパッシベーション層１７との間には絶縁層２１がある。
ＨＥＭＴ構造は、図２に示されるｌｎｘＡｌｙＧａ１−ｘ−ｙＮ／ＧａＮヘテロ構造を備え、単なる一例であり、そのようなＨＥＭＴ構造が多くの異なる方法で設計されてもよいことは当業者に知られている。
ＳｉＣ基板は、その高い熱伝導率特性に起因して、生成された熱を効率的に抽出して半導体デバイスにおける温度上昇を最小限に抑えるために使用される。ＳｉＣ基板のポリタイプは、例えば４Ｈ、６Ｈ又は３Ｃであってもよい。ＳｉＣ基板の配向は、ｃ面、ａ面及びｍ面によって表され得る。ｃ面の場合には、Ｓｉ面及びＣ面の２つの面がそれぞれ存在する。この開示で議論される構造の製造に際して、Ｓｉ面又はＣ面のいずれかが使用されてもよい。基板は好ましくは軸上基板であってもよい。しかしながら、代わりに、２度未満オフなどの低角度オフカット基板が使用されてもよい。
ｌｎｘＡｌｙＧａ１−ｘ−ｙＮ核生成層１２の１つの目的は、ＳｉＣ基板とＧａＮチャネル層との間の格子不整合を補償して、ＳｉＣ基板上のチャネル層の高品質エピタキシャル成長を得ることである。核生成層の他の目的は、その上にＧａＮチャネル層を成長させることができるようにすることである。ＧａＮは、ＳｉＣなどの一部の基板上で２次元的に直接核生成せず、そのため、ＧａＮを成長させることができるように、核生成層が表面電位を変化させる必要性が存在する場合がある。核生成層はＳｉＣ基板上に直接に成長されてもよい。すなわち、基板と核生成層との間に更なる層が付加される必要がない。
一般に、先行技術の方法にしたがって製造された８〜１２ｎｍを超える厚さを有する核生成層は、ＳｉＣ基板と核生成層との間の約１％の格子不整合に起因して緩和し始める。本明細書中に示されるような完全に歪んだ核生成層は、チャネル層の結晶品質及び形態を改善し得る。
本明細書中に開示される方法により成長される核生成層は、最大で少なくとも１００ｎｍの厚さで完全に歪まされ得る。しかしながら、核生成層がこの厚さを超えた時点で、格子不整合に起因して核生成層が緩和し始める場合がある。
「完全に歪んだ」とは、核生成層の面内格子定数がＳｉＣ基板の平面格子定数と全く同じであること、或いは、全く同じ＋／−０．１５％、好ましくは＋／−０．０５％又は＋／−０．０２％であることを意味し、一般に、核生成層が完全に歪んでいる場合、（１０５）のようなその非対称Ｘ線反射は、図５ｂに示されるように、Ｘ軸に沿ったＳｉＣ基板の非対称Ｘ線反射とうまく整列される。
ＧａＮチャネル層１４の目的は、不純物、並びに、転位、ピット及び／又はボイドなどの構造的欠陥を大幅に散乱させることなくチャネル電子を自由に移動させることである。ＧａＮチャネル層は、本明細書中に開示される方法に対して特定の厚さだけ成長される場合に前述のように完全に歪み得る核生成層とは対照的に、所望の厚さに達するときに完全に緩和されるはずである。
一般に、ＡＩＧａＮ／ＧａＮヘテロ構造では、ＧａＮ層がＧａＮチャネル部とＧａＮバッファ部とを備える。本明細書中において、ＧａＮ層は、チャネル部のみを備え、そのため、「チャネル層」と称される。
ヘテロ構造は、ｌｎｘＡｌｙＧａ１−ｘ−ｙＮ核生成層とＧａＮチャネル層との間に形成される、いわゆる超格子又はｌｎｘ５Ａｌｙ５Ｇａ１−ｘ５−ｙ５Ｎバックバリア層を更に備えてもよい。
超格子は、Ａｌｘ１Ｇａ１−ｘ１Ｎ及びＡｌｘ２Ｇａ１−ｘ２Ｎなどの２つ以上の材料の層の周期構造であり、この場合、ｘ１＞ｘ２である。一例として、ｘ１は約０．５であってもよく、ｘ２は約０．１であってもよい。
一般に、１つの層の厚さは数ナノメートルであり、超格子層の総厚は１０〜５０ｎｍである。超格子で使用される異なる材料は、異なるバンドギャップを有してもよい。
或いは、ｌｎｘ５Ａｌｙ５Ｇａ１−ｘ５−ｙ５Ｎバックバリア層が使用されてもよい。そのようなｌｎｘＡｌｙＧａ１−ｘ−ｙＮバックバリア層は、ＧａＮチャネル層に向かって一定の或いは低から高へと又は高から低へと傾斜したＡｌ含有量の組成を有してもよい。
バックバリア層の場合、このバックバリア層の組成は、その厚さ方向で一定であってもよい。そのような組成では、好ましくはｘ５＜０．０５、より好ましくはｘ５＜０．０３、最も好ましくはｘ５＜０．０１である。更に、好ましくは０．０１＜ｙ５＜０．１、より好ましくは０．０３＜ｙ５＜０．０９、最も好ましくは０．０５＜ｙ５＜０．０８である。
或いは、バックバリア層の場合、組成はその厚さ方向で変化してもよい。そのような場合、好ましくはｘ５＜０．０５、より好ましくはｘ５＜０．０３、最も好ましくはｘ５＜０．０１である。
組成が変化する実施形態において、ｙ５は、ＧａＮチャネルに向かって、好ましくは１から０まで、より好ましくは０．８から０．０３まで、最も好ましくは０．６から０．０５まで連続的に減少されてもよい。
或いは、組成が変化する実施形態において、ｙ５は、ＧａＮチャネルに向かって、好ましくは０から０．７まで、より好ましくは０から０．６まで、最も好ましくは０から０．５まで連続的に増大されてもよい。
ｌｎｘＡｌｙＧａ１−ｘ−ｙＮ又はＡｌｘＧａ１−ｘＮのバリア層１６は、ＧａＮチャネル層上に形成されてもよい。バリア層の目的は、チャネル電子を誘発させることである。
インジウムを備えるバリア層を使用する主な利点の１つは、バリア層内のインジウムの割合が約１７〜１８％であり且つＡｌの割合が約８２〜８３％であるときに、バリア層１６とチャネル層１４との間で格子整合条件を達成できることである。格子整合とは、理想的にはヘテロ構造に歪みが組み込まれていないことを意味する。バリア層を備えるインジウム、すなわち、ＩｎＡＩＧａＮ／ＧａＮヘテロ構造は、ＡＩＧａＮ／ＧａＮ又はＡＩＮ／ＧａＮヘテロ構造と比較してより熱的に安定となり得る。
バリア層を備えるインジウムを使用することにより、格子整合又はほぼ格子整合のＩｎＡＩＮ／ＧａＮ又はＩｎＡＩＧａＮ／ＧａＮヘテロ構造を実現できるが、ＩｎＡＩＮ／ＧａＮ又はＩｎＡＩＧａＮバリア層の高い自発分極に起因して２次元電子ガス（２ＤＥＧ）密度を依然として得ることができる。
更に、バリア層とＧａＮチャネル層との間にＡｌＮ排除層が形成されてもよい。インジウムを備えるバリア層が使用されるときには合金散乱が激しいため、インジウムを備えるバリア層を使用するときには排除層１５が必要とされる。排除層の目的は、合金及び界面の散乱を減らし、したがって２ＤＥＧ移動度を高めることである。
更に、ＳｉＮ又はＧａＮの随意的なパッシベーション層１７がバリア層１６上に形成されてもよい。
ＧａＮ又はＳｉＮのパッシベーション層の目的は、表面状態が２ＤＥＧ密度に影響を及ぼすことからＨＥＭＴ構造の表面状態を安定化させることである。ＧａＮ又はＳｉＮパッシベーション層を使用することにより、２ＤＥＧ密度を増大又は減少させることができるが、２ＤＥＧ移動度はそれほど変化しない。
ヘテロ構造成長のための方法
ヘテロ構造の層は、有機金属気相エピタキシー（ＭＯＶＰＥ）としても知られている有機金属化学気相成長法（ＭＯＣＶＤ）によって堆積されてもよい。ＭＯＣＶＤ又はＭＯＶＰＥは、気相前駆体の化学反応によって固体材料が基板上に堆積される化学蒸着法である。この方法は、主に、複雑な半導体多層構造を成長させるために使用される。
ＭＯＣＶＤにおいて、前駆体は、一般にＮＨ３などの水素化物ガスと組み合わせた有機金属化合物である。
前駆体は、多くの場合、キャリアガスによって、少なくとも１つの基板が配置される反応室へ輸送される。反応性中間体及び副生成物を形成する前駆体の反応は、基板上又は基板付近で起こる。反応物質は基板に吸着され、それにより、薄膜層が形成され、最終的に、副生成物が基板から運び去られる。
薄膜成長時のＭＯＣＶＤシステム内の圧力は、通常、数ｍｂａｒから最大で大気圧までの範囲である。
反応室は、コールドウォールタイプ又はホットウォールタイプのいずれであってもよい。コールドウォールリアクタでは、一般に、基板が下から加熱されるが、成長ゾーン内の他の部分、例えば壁や天井は、基板よりも冷たく保たれる。対照的に、ホットウォールリアクタでは、成長ゾーン全体、すなわち、基板とサセプタの壁及び天井との両方が加熱される。
この開示で論じられるＡｌＮ層及びＧａＮ層の成長のために、ホットウォールＶＰ５０８ＧＦＲ、Ａｉｘｔｒｏｎリアクタが使用された。（引用文献：ＭＯＣＶＤにより成長されるＡｌ含有ＡＩＧａＮのドーピング、博士論文、Ｄ．Ｎｉｌｓｓｏｎ、２０１４年、ウィキペディア）。
ＳｉＣ基板の前処理
核生成層、チャネル層、及び、随意的な更なる層の成長前に、主に酸素だけでなく炭素からも構成され得る表面汚染物を除去するためにＳｉＣ基板が前処理されてもよい。
好ましくは、前処理は、現場で、すなわち、核生成層、チャネル層、及び、随意的に更なる層の成長が起こるのと同じチャンバ／リアクタ内で行なわれてもよい。別の方法として、前処理が現場外で、例えば炉内で実行されてもよい。したがって、後者の場合、基板は、前処理後に、層が成長されるリアクタへと移動される。一般に、正しく実行された場合、基板の移動は、新たな表面汚染をもたらさない。
現場での前処理の前に、ＳｉＣ基板が洗浄されてもよいが、洗浄される必要はなく、随意的には、濯がれて更に随意的にパージされてもよい。例えば、ＳｉＣ基板は、アセトン、メタノール、８０°ＣのＮＨ４ＯＨ＋Ｈ２Ｏ２＋Ｈ２Ｏ（１：１：５）及び８０°ＣのＨＣｌ＋Ｈ２Ｏ２＋Ｈ２Ｏ（１：１：５）の溶液中において、各溶液５分間にわたって洗浄され、脱イオン水濯ぎ及びＮ２パージ及びＨＦ溶液中への浸漬によって仕上げられてもよい。
前処理のため、基板にエッチング効果をもたらすガス、例えば、Ｈ２、ＨＣＩ、又は、これらの組み合わせは、リアクタに流入し得る、したがって基板と相互作用し得るようにされてもよい。別の方法として、ＨＦ、ＨＢｒ、ＳｉＦ４、又は、これらのいずれか１つとＨ２との組み合わせが使用されてもよい。
一例として、Ｈ２の流量は約２０〜３０リットル／分であってもよく、及び／又は、ＨＣｌの流量は約１００〜２００ｍｌ／分であってもよい。
温度は、前処理温度まで上昇された後、最高温度を維持せずに直ちに下降されてもよい。
リアクタの圧力及び温度、並びに、ＸＰＳによって検出される無酸素ＳｉＣ基板をもたらすのに十分な時間は、日常的な実験によって決定されてもよい。
前処理時のリアクタ内の圧力は、大気圧〜１０ミリバールの範囲、好ましくは約５０ミリバールであってよい。前処理を開始する前に、リアクタ内のバックグラウンド圧力が１１０−３ｍｂａｒ未満であってもよい。好ましくは、バックグラウンド圧力はできるだけ低くすべきである。
リアクタは、例えば、５０ｍｂａｒのリアクタ内の圧力で前処理のために誘導加熱又は抵抗加熱によって約１２５０−１５００℃まで加熱されてもよい。
前処理も圧力に依存すること、つまり、前処理がより低い温度で行なわれる場合には、主に酸素だけでなく炭素も備える表面汚染物を除去するために、同じ量の汚染物を除去するためにより広い範囲の圧力が使用され得るより高い温度で前処理が行なわれる場合と比べて圧力が低い場合があることに留意し得る。
一例として、ＳｉＣ基板は、少なくとも３０分の総前処理時間（すなわち、温度の上昇及び下降）中に５０ｍｂａｒで１３５０°ＣにおいてＨ２により前処理され、それにより、ＸＰＳにより検出されるような５％未満の単分子層酸素（すなわち、表面積の５％未満が酸素により覆われる）を伴うＳｉＣ基板がもたらされ得る。
ヘテロ構造の成長
ここで、ＭＯＣＶＤによりｌｎｘＡｌｙＧａ１−ｘ−ｙＮ／ＧａＮヘテロ構造を成長させるステップについて更に詳しく説明する。
サンプル、例えばＨＥＭＴ構造の一部又はヘテロ構造が成長される基板がＭＯＣＶＤリアクタに挿入される（ＭＯＣＶＤ方法の詳細については、上記を参照）。
ＳｉＣ基板は、ＭＯＣＶＤリアクタ内に挿入される前に前処理されてもよく、これについては前述の前処理に関する詳細を参照されたい。
以下に説明するプロセスステップ中、ガリウム、インジウム、及び、アルミニウムの前駆体は、Ｈ２、Ｎ２、又は、Ａｒなどの少なくとも１つのキャリアガスによってＭＯＣＶＤリアクタに輸送されてもよい。
アルミニウムを備える層の成長のためのアルミニウム前駆体は、例えば、トリメチルアルミニウム、ＴＭＡｌ、Ａｌ２（ＣＨ３）６、又は、トリエチルアルミニウム、ＴＥＡ、Ａｌ２（Ｃ２Ｈ５）６であってもよい。
ガリウムを備える層の成長のためのガリウム前駆体は、例えば、トリメチルガリウム、ＴＭＧａ、Ｇａ（ＣＨ３）３、又は、トリエチルガリウム、Ｇａ（Ｃ２Ｈ５）３、ＴＥＧａであってもよい。
インジウムを備える層の成長のためのインジウム前駆体は、例えば、トリメチルインジウム、ｌｎ（ＣＨ３）３、ＴＭＩｎであってもよい。
ＳｉＮパッシベーション層の成長のための前駆体は、ＮＨ３と組み合わせたＳｉＨ４であってもよい。
前駆体バブラーを通じて流れるキャリアガスの流量は、アルミニウム前駆体に関しては約７０ｍｌ／ｍｉｎ、ガリウム前駆体に関しては約１８ｍｌ／ｍｉｎ、インジウム前駆体に関しては約７０ｍｌ／ｍｉｎであってもよい。
前駆体の流れは、リアクタへの更なる輸送のために３０リットル／分程度であってもよい主要なキャリアガス流と合流してもよい。
ヘテロ構造層の生成時の前駆体の流量については以下で説明する。
前駆体は室温で与えられてもよい。別の方法として、蒸気圧を増大させるため、したがって異なる層の成長を増大させるために、前駆体のうちの少なくとも１つが加熱されてもよい。
「室温」とは、０℃〜３０℃、好ましくは１５℃〜２５℃の温度を意味する。
前駆体及び／又はキャリアガスの流れは、各前駆体容器とＭＯＣＶＤリアクタとの間に位置されてもよい少なくとも１つのマスフローコントローラによって制御されてもよい。
前駆体をＭＯＣＶＤリアクタに供給する制御は、各前駆体容器とＭＯＣＶＤリアクタとの間に位置される少なくとも１つの弁を開閉することにより実行されてもよい。開閉は、手動で又はコンピュータ制御によって行なわれてもよい。
ＭＯＣＶＤリアクタへのガスバーストの蓄積を排除するために、前駆体の流れが主ランラインを迂回して副ラインへ方向付けられてもよい。この副ラインは「ベントライン」と呼ばれる。ガスが主キャリアフローに切り換えられる際のフローバーストを回避するために、ベントラインとランラインの間に圧力バランスがもたらされてもよい。
以下、異なるヘテロ構造層の生成時の前駆体の流量の例について説明する。前駆体がＭＯＣＶＤリアクタに供給される流量と時間は、ＭＯＣＶＤリアクタのサイズ、サンプル／基板のサイズ、前駆体のガス出口とサンプル／基板との間の距離、ＭＯＣＶＤリアクタ内のバックグラウンド圧力などの多くの異なるパラメータに依存する。したがって、前駆体ガスが供給される流量及び時間は、異なる実験セットアップにおいて異なり得る。
当業者は、一般に、所定の厚さ、組成、及び、品質の層を提供できると期待され得る。
以下で議論される全てのプロセスステップ中、すなわち、ヘテロ構造内の全ての層の成長時に、アンモニアＮＨ３の流れがもたらされてもよい。ＮＨ３の流量は、全てのプロセスステップ中に一定に保たれてもよい。
例外として、Ｎｈｂの流量は、核生成層の生成時により低くてもよい。
核生成層の成長
前処理が現場で行なわれる場合、前処理ガス、例えばＨＣＩ及び／又はＨ２の流れは、核生成層成長への移行時に保持されてもよい。前処理が現場外で実行される場合、前処理されたＳｉＣ基板はリアクタに移され、そこで核生成層の成長が起こるはずである。基板の移動は、周囲条件、すなわち空気中で行なわれてもよい。前処理が現場外で行なわれる場合、ＳｉＣ基板が反応室に移されたときに、以下で説明するのと同じ方法で、リアクタの温度及び圧力が設定されてもよい。
リアクタ内の圧力が維持され得る間、リアクタの温度を下げられてもよい。温度の低下は一段階で実行されてもよく、すなわち、加熱がオフにされ又はより低い温度値に設定されてもよい。
リアクタの温度が約８００−１２００°Ｃで、つまり、核生成層成長のためのいわゆる開始温度で安定化されると、圧力は、前処理中に使用される圧力と比較して増大され得る。
圧力は、リアクタと、ルーツポンプ、ドライプロセス真空ポンプ、又は、スクリューポンプなどのポンプとの間に位置されてもよいスロットル弁などの弁の使用によって制御されてもよい。例えばスロットル弁を部分的に閉じると、反応室での圧送が減少され、Ｈ２及び／又はＨＣＩの連続的な流れに起因して圧力が上昇する場合がある。
温度及び圧力の両方を安定化させることができるようにしてもよく、また、安定化後、ＨＣｌを前処理ガスとして使用する場合には、（例えば、ＨＣｌ源とリアクタとの間の弁を閉じることによって）リアクタへのＨＣｌの入口がオフに切り換えられてもよい。前処理ガスとしてＨ２を使用する場合、その流れは、ＡＩＮ核生成層の成長時に前駆体のうちの少なくとも１つを輸送するためのキャリアガスとしてそれを使用できるため、維持されてもよい。
キャリアガスは、Ｈ２又はＮ２などの不活性ガスであってもよい。Ｈ２又はＮ２は、リアクタへの前駆体の輸送のために使用されてもよく、また、Ｈ２及びＮ２は、リアクタの成長ゾーンでキャリアガスとして使用される。好ましくは、前駆体がリアクタに流入できるようにする前に（例えば、それぞれの前駆体とリアクタとの間の弁を開くことによって）キャリアガスをリアクタに流入させる及び随意的にリアクタに通すことができるようにする。
前駆体を蓄える容器は温度制御されてもよく、また、前駆体は好ましくは室温に保たれてもよい。別の方法として、前駆体のうちの少なくとも１つが加熱されてもよく、それにより、層の成長速度を増大できるように加熱された前駆体の蒸気圧を増大させることができる。バブラー内の圧力も電子圧力コントローラを使用して制御される。バブラー内の圧力が低いと、バブラーから出る前駆体の量が多くなる。しかしながら、流量／成長速度が高すぎると層の品質が低下する場合があるため、バブラーの加熱及び／又はバブラー内の圧力の低下が常に最適とは限らない。
リアクタへの各前駆体の流量を制御するために、各前駆体容器とリアクタとの間に少なくとも１つのマスフローコントローラが配置されてもよい。
前駆体、例えばＡｌ２（ＣＨ３）６及びＮＨ３は、その後、キャリアガスによってリアクタ内へとガス状で同時に輸送され、したがって、ＳｉＣ基板上での核生成層の成長が開始され得る。
一例として、ＡＩＮ核生成層の成長の場合、核生成層の成長時のＴＭＡＩ流量は０．７ｍｌ／分であり、ＮＨ３流量は０．５ｍｌ／分であってもよい。
核生成層の成長中、リアクタ内の温度が上昇する場合がある。別の方法として、温度が一定であってもよい。
上昇速度は、２分〜２０分間にわたってリアクタ内で測定して５〜２５℃／分であってもよい。そのような条件下では、７分間の成長により、ＡＩＮの厚さが約３０〜４０ｎｍになる場合がある。ＡｌＮ核生成層の厚さは、好ましくは、本明細書中に開示される半導体デバイス構造において１００ｎｍ未満でなければならない。
温度の上昇は、例えば、例えば昇温速度の１／１００〜１／２の小さなステップで増分されてもよい。
別の方法では、昇温が連続的に線形、逓増的、又は、逓減的であってもよい。好ましくは、昇温は連続的に直線的である。
超格子層の成長
前述のように、超格子は、２つのＡｌｘＧａ１−ｘＮ層、Ａｌｘ１Ｇａ１−ｘ１Ｎ、及び、Ａｌｘ２Ｇａ１−ｘ２Ｎを備えてもよく、この場合、それぞれｘ１＞ｘ２である。
例えば、超格子は、５層のＡｌＮと５層のＧａＮとを備えてもよい。
そのようなＡｌＮ層の成長時に、ＴＭＡＩの流量は０．７ｍｌ／分であってもよく、ＮＨ３の流量は２ｌ／分であってもよい。ＧａＮの成長時に、ＴＭＧａの流量は１．０６ｍｌ／分であってもよく、ＮＨ３の流量は２ｌ／分であってもよい。
ＭＯＣＶＤリアクタ内の温度は１０４０℃〜１０８０℃の範囲であってもよく、圧力は５０ミリバールであってもよい。
バックバリア層の成長
随意的な超格子の代わりとして、ｎｘＡｌｙＧａ１−ｘ−ｙＮ核生成層上にバックバリア層が成長されてもよい。
バックバリアは、キャリアの閉じ込めを改善するためのＡＩＧａＮ層であってもよい。
キャリアの閉じ込めとは、ＨＥＭＴデバイスが高電場下にある状態でチャネル電子がチャネル領域に留まる能力を意味する。したがって、キャリアの閉じ込めが良好であればあるほど、デバイス動作中に高電場によってチャネルから放出されるチャネル電子が少なくなる。
バックバリア層の組成は、一定であってもよく、又は、ＧａＮチャネル層に向かって高から低へ又は低から高へと段階的に変化してもよい。この層は、圧力で及び約５０ｍｂａｒの圧力で１０４０〜１０８０℃の温度範囲において成長されてもよい。
Ａｌ組成は、ＡＩＧａＮバックバリアが使用されるため、（ＴＭＡＩ流量）／（ＴＭＡＩ流量＋ＴＭＧａ流量）の気相比によって制御される。
一例として、ＡＩＧａＮを段階的に成長させると、１０分の成長時間中に、ＴＭＡＩ流量は０．７ｍｌ／ｍｉｎから０ｍｌ／ｍｉｎまで減少され得る、及び、ＴＭＧａ流量は０ｍｌ／ｍｉｎから１．８ｍｌ／ｍｉｎまで増大される。増減速度はその時間中において直線的である。
チャネル層の成長
ここで、核生成層上又は超格子層上でのＧａＮチャネル層の直接的な成長について説明する。
チャネル層は、好ましくは、核生成層と同じリアクタ内で成長されてもよいが、そうである必要はない。
ＧａＮチャネル層の成長のために使用される前駆体は、トリメチルガリウム、ＴＭＧ、Ｇａ（ＣＨ３）３、及び、アンモニアＮＨ３であってもよい。一例として、前駆体の流量は、ＮＨ３に関しては２ｌ／ｍｉｎ、ＴＭＧａに関しては１．８ｍｌ／ｍｉｎであってもよい。ＴＭＧａバブラーを通じて流れるキャリアガス、例えばＨ２の流量は１８ｍｌ／ｍｉｎであってもよい。
前駆体のそれぞれの流れは、前駆体容器とリアクタとの間に位置されてもよい少なくとも１つのマスフローコントローラによって制御されてもよい。前駆体のそれぞれ又は両方は、Ｈ２，Ｎ２又はＡｒなどのキャリアガスによってリアクタへと輸送されてもよい。ＧａＮチャネル層の成長時にリアクタの温度が約１０５０℃であってもよい。ＧａＮチャネル層成長時のリアクタ内の圧力は約５０ｍｂａｒであってもよい。
温度及び圧力が安定したら、その後に、ＧａＮチャネル層の成長が開始されてもよい。これらの条件下で、ＧａＮ層の成長速度は、１時間あたり約４００〜１２００ｎｍであってもよい。
バリア層の成長
ＧａＮチャネル層の成長後、バリア層がＧａＮ層上に成長されてもよい。バリア層の成長を開始する前に、Ｉｎを含むバリアが使用される場合、ＭＯＣＶＤチャンバ内の温度が低下されてもよい。温度は、ＭＯＣＶＤリアクタを加熱するための電源により供給される電力をオフにする（又は減少させる）ことで低下されてもよい。
本明細書中に開示されるヘテロ構造の生成のために使用されるＭＯＣＶＤリアクタの場合、一般に、温度を約８００℃まで低下させるのに一般に約２０分かかる。
一例として、バリア層の生成時に、ＴＭＡＩの流量は０．５ｍｌ／分であってもよく、ＴＭＩｎの流量は１．２５ｍｌ／分であってもよく、及び、ＮＨ３の流量は２ｌ／分であってもよい。
バリアがインジウムを含まない場合、バリアは、Ａｌ含有量が１５％〜１００％の範囲となり得るＡｌＧａＮ層（又はＡｌＮ層）であってもよい。そのようなＡｌＧａＮ層の厚さは２〜３０ｎｍの範囲であってもよい。成長温度及び圧力は、ＧａＮチャネル層の生成時と同じであってもよい。
ＮＨ３の流量は、ＧａＮチャネル層の生成時と同じであってもよい。
排除層の成長
バリア層とＧａＮチャネル層との間でＡｌＧａＮ排除層が成長されてもよい。そのようなＡＩＧａＮ排除層におけるアルミニウム含有量は一般に５０〜７０％である。
成長温度及び圧力は、ＧａＮチャネル層の成長時と同じであってもよい。ＮＨ３の流量は、２ｌ／分、すなわち、ＧａＮチャネル層の成長時と同じであってもよい。ＴＭＡＩの流量は０．３５ｍｌ／ｍｉｎであってもよい。
排除層の厚さは１〜２ｎｍであってもよい。
パッシベーション層の成長
最後に、ＧａＮ又はＳｉＮの随意的なパッシベーション／キャップ層はバリア層上に成長されてもよい。
一例として、ＧａＮキャップ層の成長のために、ＴＭＧａの流量は１．２ｍｌ／分であってもよく、ＮＨ３の流量は２ｌ／分であってもよい。
一例として、ＳｉＮパッシベーション層の成長のために、２５０ｐｐｍ ＳｉＨ４の流量は２５０ｍｌ／分であってもよく、ＮＨ３の流量は１．０ｍｌ／分であってもよい。
パッシベーション層の成長時のＭＯＣＶＤリアクタ内の温度は、バリア層の成長時の温度と同じ、すなわち、Ｉｎを含むバリアが使用される場合は約８００°Ｃ、又は、インジウムを含まないバリアが使用される場合は約１０５０°Ｃであってもよい。
実験の詳細
Ｘ線回折（ＸＲＤ）特性は、ＧａＮチャネル層の結晶品質を特徴付けるために、λ＝０．１５４０６ｎｍのＣｕ Ｋα１放射線を用いた高解像度Ｘ線回折計（Ｐｈｉｌｉｐｓ Ｘ’Ｐｅｒｔ ＭＲＤ）によって実行された。ＨＲ−ＸＲＤシステムには、主光学素子及び副光学素子としてそれぞれハイブリッドミラー及び３軸結晶が設けられ、−０．００３°（〜１１ａｒｃｓｅｃ）の分解能を達成できる。
ＧａＮ（００２）及び（１０２）ピークのロッキングカーブのＦＷＨＭは、対称及びスキュー回折ジオメトリで測定された。
ヘテロ構造の表面形態は、原子間力顕微鏡（ＡＦＭ）によって特徴付けられた。ＡＦＭシステム（Ｖｅｅｃｏ Ｄｉｍｅｎｓｉｏｎ ３１００）がタッピングモードで使用された。システムは、垂直方向に沿って０．３〜１Ａ、横方向に沿って１〜５ｎｍの空間分解能を可能にし、この分解能は、システムのバックグラウンドノイズと、この研究で使用される５〜１０ｎｍの曲率半径とによってそれぞれ制限される。
ヘテロ構造の表面トポグラフィーは、光学顕微鏡（ＯＭ）によって特徴付けられた。Ｎｏｍａｒｓｋｉ回折干渉コントラストを伴うＯＭシステムが測定のために使用された。＊４００の合計倍率が画像を撮影するために使用された。ＸＲＤ、ＡＦＭ、及び、ＯＭによる特徴付けが現場外で行なわれた。
ヘテロ構造の特性結果
図３ａ及び図４ａには、従来技術の方法（図３ａ）及び本明細書中に開示されるプロセス（図４ａ）のそれぞれにしたがって生成されたヘテロ構造におけるＧａＮチャネル層の光学顕微鏡（ＯＭ）画像が示される。
両方のサンプルに関し、ＧａＮチャネル層の厚さは０．３μｍであり、ＳｉＣ基板が使用される。
ＯＭ画像は、大規模な領域の表面形態を示す。ダークスポットは、ピットやボイドなどの構造的欠陥である。
図３ａと図４ａとを比較すると、本明細書中に開示される方法にしたがって生成されたヘテロ構造におけるＧａＮチャネル層は、従来技術の方法にしたがって生成されたヘテロ構造におけるＧａＮチャネル層と比較して、構造的欠陥が大幅に少ない、すなわち、表面形態が改善されていることが分かる。
図３ｂ及び図４ｂには、従来技術の方法及び本明細書中に開示されるプロセスにそれぞれしたがって生成されたＧａＮチャネル層のＡＦＭ画像が示される。
ＡＦＭ画像は、３ｘ３μｍ２の面積サイズで表面形態を示す。従来技術の方法にしたがって生成されたヘテロ構造におけるＧａＮチャネル層を示す図３ｂは、表面がピットやボイドなどのかなり高密度の構造的欠陥を有することを示す。
図において分かるように、本明細書中に開示される方法により成長されたヘテロ構造におけるＧａＮチャネル層（図４ａ−図４ｂ）は、ピットやボイドのようなかなり高密度の構造的欠陥を有する従来技術の方法により成長されたＧａＮ層（図３ａ−図３ｂ）と比較して大幅に改善された形態及びかなり低い欠陥密度を有する。
改善された結晶性は、図４ａ−図４ｂに示されるＧａＮチャネル層のロッキングカーブによって確認される。図４ａ及び図４ｂに示されるＧａＮチャネル層は、約８８ａｒｃｓｅｃのＦＷＨＭを有する（００２）ピーク及び２５５ａｒｃｓｅｃのＦＷＨＭを有する（１０２）ピークを伴うロッキングカーブを与える。これらの値は、約５１５ａｒｃｓｅｃのＦＷＨＭを有する（００２）ピーク及び５３６ａｒｃｓｅｃのＦＷＨＭを有する（１０２）ピークを伴うロッキングカーブを与える図３ａ及び図３ｂに示されるＧａＮチャネル層と比較され得る。
図５ａ及び図５ｂは、ＳｉＣ基板上の緩和されたＡＩＮ核生成層（図５ａ）及び疑似形態（完全に歪んだ）ＡＩＮ核生成層（図５ｂ）のＧａＮ層の逆格子空間マップ（ｒｌｕ＝逆格子単位）を示す。本明細書中に開示されるヘテロ構造を生成するための方法により、疑似形態（完全に歪んだ）高結晶化度のＡｌＮ核生成層を生成することができる。図５ｂにおいて分かるように、完全に歪んだＡＩＮの場合、非対称ＡＩＮ反射はｘ軸に沿って非対称ＳｉＣ反射と整列される。図５ａ及び図５ｂの両方のＧａＮチャネル層は緩和される。

Claims (32)

  1. ＳｉＣ基板（１１）と、
    前記ＳｉＣ基板上に形成されるｌｎｘＡｌｙＧａ１−ｘ−ｙＮ核生成層（１２）であって、ｘ＝０−１、ｙ＝０−１、好ましくはｘ＜０．０５及びｙ＞０．５０、より好ましくはｘ＜０．０３及びｙ＞０．７０、最も好ましくはｘ＜０．０１及びｙ＞０．９０である、ｌｎｘＡｌｙＧａ１−ｘ−ｙＮ核生成層（１２）と、
    前記ｌｎｘＡｌｙＧａ１−ｘ−ｙＮ核生成層（１２）上に形成されるＧａＮチャネル層（１４）と、
    を備える高電子移動度トランジスタ（ＨＥＭＴ）のためのヘテロ構造（１）において、
    前記ＧａＮチャネル層（１４）の厚さは、５０〜５００ｎｍ、好ましくは１００〜４５０ｎｍ、最も好ましくは１５０〜４００ｎｍであり、
    前記ＧａＮチャネル層（１４）は、Ｘ線回折ＸＲＤによって決定される３００ａｒｃｓｅｃ未満のＦＭＨＷを有する（００２）ピークを伴うロッキングカーブと、４００ａｒｃｓｅｃ未満のＦＭＨＷを有する（１０２）ピークを伴うロッキングカーブとを与え、
    前記ヘテロ構造（１）の最上層の表面は、原子間力顕微鏡法ＡＦＭによって決定される、１．８ｎｍ未満、好ましくは１．４ｎｍ未満、最も好ましくは１ｎｍ未満の１０μｍ２走査面積にわたって、１ｎｍ未満、好ましくは０．７ｎｍ未満、最も好ましくは０．４ｎｍ未満の３μｍ２の走査面積にわたって、ｒｍｓ粗さを伴う原子ステップフロー形態を示す、
    ことを特徴とするヘテロ構造（１）。
  2. 前記ヘテロ構造の前記最上層は、前記ＧａＮチャネル層（１４）、或いは、前記ＧａＮチャネル層（１４）上の、排除層（１５）、バリア層（１６）、又は、パッシベーション層（１７）などの任意の他の層である、請求項１に記載のヘテロ構造（１）。
  3. ＳｉＣポリタイプが４Ｈ又は６Ｈである、請求項１又は２に記載のヘテロ構造（１）。
  4. 前記ｌｎｘＡｌｙＧａ１−ｘ−ｙＮ核生成層（１２）は、２〜２００ｎｍ、好ましくは２０〜１５０ｎｍ、最も好ましくは４０〜１００ｎｍの厚さを有する、請求項１から３のいずれか一項に記載のヘテロ構造（１）。
  5. 前記ｌｎｘＡｌｙＧａ１−ｘ−ｙＮ核生成層（１２）が完全に歪んでいる、請求項１から４のいずれか一項に記載のヘテロ構造（１）。
  6. 前記ｌｎｘＡｌｙＧａ１−ｘ−ｙＮ核生成層（１２）が均質な又は変化するＡｌ含有量を有する、請求項１から５のいずれかに記載のヘテロ構造（１）。
  7. 前記Ａｌ含有量は、前記ＧａＮチャネル層に向かって低から高へ又は高から低へ変化する、請求項６に記載のヘテロ構造（１）。
  8. 前記ｌｎｘＡｌｙＧａ１−ｘ−ｙＮ核生成層（１２）と前記ＧａＮチャネル層（１４）との間の界面が意図的に炭素及び／又は鉄でドープされる、請求項１から７のいずれか一項に記載のヘテロ構造（１）。
  9. 前記ＧａＮチャネル層（１４）が鉄でドープされる、請求項１から８のいずれか一項に記載のヘテロ構造（１）。
  10. Ａｌｘ１Ｇａ１−ｘ１Ｎ及びＡｌｘ２Ｇａ１−ｘ２Ｎの層の周期構造を有する超格子（１３）を備え、ｘ１＞ｘ２、であり、又は、前記ｌｎｘＡｌｙＧａ１−ｘ−ｙＮ核生成層（１２）と前記ＧａＮチャネル層（１４）との間に形成されるｌｎｘ５Ａｌｙ５Ｇａ１−ｘ５−ｙ５Ｎバックバリア層（１３）を備える、請求項１から９のいずれか一項に記載のヘテロ構造（１）。
  11. 前記ＧａＮチャネル層（１４）上又は排除層（１５）上に形成される、ｌｎｘ３Ａｌｙ３Ｇａ１−ｘ３−ｙ３Ｎバリア層、０≦ｘ３＜０．２０、好ましくは０≦ｘ３＜０．１７、最も好ましくは０≦ｘ３＜０．１２、及び、０．１５≦ｙ３＜１、好ましくは０．２０≦ｙ３＜０．９０、最も好ましくは０．２５≦ｙ３＜０．８５、或いは、Ａｌｘ４Ｇａ１−ｘ４Ｎバリア層、０．１５≦ｘ４＜１、好ましくは０．２０≦ｘ４＜０．９０、最も好ましくは０．２５≦ｘ４＜０．８５などのバリア層（１６）を更に備える、請求項１から１０のいずれか一項に記載のヘテロ構造（１）。
  12. 前記バリア層（１５）は、２〜３０ｎｍ、好ましくは４〜２０ｎｍ、最も好ましくは６〜１５ｎｍの厚さを有する、請求項１１に記載のヘテロ構造（１）。
  13. 前記ヘテロ構造は、前記ＧａＮチャネル層（１４）と前記バリア層（１６）との間にＡｌＮ排除層（１５）を更に備える、請求項１１又は１２に記載のヘテロ構造（１）。
  14. 前記排除層（１５）は、０．５〜３ｎｍ、好ましくは１．０〜２ｎｍ、最も好ましくは１．２〜１．５ｎｍの厚さを有する、請求項１３に記載のヘテロ構造（１）。
  15. 前記バリア層（１６）上に形成されるＳｉＮ又はＧａＮのパッシベーション／キャップ層（１７）を更に備える、請求項１３又は１４に記載のヘテロ構造（１）。
  16. 前記パッシベーション層（１７）は、０．５〜２０ｎｍ、好ましくは１〜１５ｎｍ、最も好ましくは２〜１０ｎｍの厚さを有する、請求項１５に記載のヘテロ構造（１）。
  17. 前記ヘテロ構造の総厚は、１μｍ未満、好ましくは０．８μｍ未満、最も好ましくは０．６μｍ未満である、請求項１から１６のいずれか一項に記載のヘテロ構造（１）。
  18. 前記ＧａＮチャネル層（１４）中の炭素の意図しないドーピング濃度は、１Ｅ＋１７ｃｍ−２未満、好ましくは５Ｅ＋１６ｃｍ−２未満、最も好ましくは３Ｅ＋１６ｃｍ−２未満である、請求項１から１７のいずれか一項に記載のヘテロ構造（１）。
  19. ＳｉＣ基板（１１）を用意するステップと、
    前記ＳｉＣ基板上にｌｎｘＡｌｙＧａ１−ｘ−ｙＮ核生成層（１２）を設けるステップであって、ｘ＝０−１、ｙ＝０−１、好ましくはｘ＜０．０５及びｙ＞０．５０、より好ましくはｘ＜０．０３及びｙ＞０．７０、最も好ましくはｘ＜０．０１ ｙ＞０．９０である、ステップと、
    前記ｌｎｘＡｌｙＧａ１−ｘ−ｙＮ核生成層（１２）上にＧａＮチャネル層（１４）を設けるステップと、
    を含み、
    前記ｌｎｘＡｌｙＧａ１−ｘ−ｙＮ核生成層（１２）及び前記ＧａＮチャネル層（１４）の成長時の圧力が、２０〜２００ミリバール、好ましくは４０〜１５０ミリバール、最も好ましくは５０〜１００ミリバールであり、
    前記ｌｎｘＡｌｙＧａ１−ｘ−ｙＮ核生成層（１２）の成長時の温度は、９００〜１２００℃、好ましくは９５０〜１１５０℃、最も好ましくは１０００〜１１００℃であり、
    前記ＧａＮチャネル層（１４）の成長時の温度は、１０００〜１１５０℃、好ましくは１０２０〜１１００℃、最も好ましくは１０４０〜１０８０℃であり、
    前記ｌｎｘＡｌｙＧａ１−ｘ−ｙＮ核生成層（１２）は、２〜２００ｎｍ、好ましくは２０〜１５０ｎｍ、最も好ましくは４０〜１００ｎｍの厚さで設けられる、
    高電子移動度トランジスタ（ＨＥＭＴ）のための有機金属化学蒸着（ＭＯＣＶＤ）によるヘテロ構造（１）の製造方法であって、
    前記ＧａＮチャネル層（１４）は、５０〜５００ｎｍ、好ましくは１００〜４５０ｎｍ、最も好ましくは１５０〜４００ｎｍの厚さで設けられることを特徴とする高電子移動度トランジスタ（ＨＥＭＴ）のためのヘテロ構造（１）の製造方法。
  20. 前記ＳｉＣ基板（１１）は、例えば、Ｈ２、ＨＣｌ、ＨＦ、ＨＢｒ、又は、これらの組み合わせによって前処理される、請求項１９に記載の高電子移動度トランジスタ（ＨＥＭＴ）のためのヘテロ構造（１）の製造方法。
  21. 前処理時の前記ＳｉＣ基板（１１）の温度は、１２５０℃を上回る、好ましくは１３００℃を上回る、最も好ましくは１３５０℃を上回る、請求項２０に記載の高電子移動度トランジスタ（ＨＥＭＴ）のためのヘテロ構造（１）の製造方法。
  22. 前記ＧａＮチャネル層（１４）上に形成される、ｌｎｘ３Ａｌｙ３Ｇａ１−ｘ３−ｙ３Ｎバリア層、０≦ｘ３＜０．２０、好ましくは０≦ｘ３＜０．１７、最も好ましくは０≦ｘ３＜０．１２、及び、０．１５＜ｙ３＜１、好ましくは０．２０≦ｙ３＜０．９０、最も好ましくは０．２５≦ｙ３＜０．８５、或いは、Ａｌｘ４Ｇａ１−ｘ４Ｎバリア層、０．１５≦ｘ４＜１、好ましくは０．２０≦ｘ４＜０．９０、最も好ましくは０．２５≦ｘ４＜０．８５などのバリア層（１５）を設ける更なるステップを含む、請求項１９から２１のいずれか一項に記載の高電子移動度トランジスタ（ＨＥＭＴ）のためのヘテロ構造（１）の製造方法。
  23. 前記バリア層の成長時の圧力は、２０〜２００ミリバール、好ましくは４０〜１５０ミリバール、最も好ましくは５０〜１００ミリバールである、請求項２１に記載の高電子移動度トランジスタ（ＨＥＭＴ）のためのヘテロ構造（１）の製造方法。
  24. 前記バリア層の成長時の温度は、７００〜１１５０℃、好ましくは７５０〜１１００℃、最も好ましくは７８０〜１０８０℃である、請求項２２又は２３に記載の高電子移動度トランジスタ（ＨＥＭＴ）のためのヘテロ構造（１）の製造方法。
  25. Ａｌ含有量が４０〜８０％、好ましくは４５〜７５％、最も好ましくは５０〜７０％であるＡｌＧａＮ排除層（１５）を前記バリア層（１６）と前記ＧａＮチャネル層（１４）との間に設ける更なるステップを含む、請求項１９から２３のいずれか一項に記載の高電子移動度トランジスタ（ＨＥＭＴ）のためのヘテロ構造（１）の製造方法。
  26. 前記排除層の成長時の圧力は、２０〜２００ミリバール、好ましくは４０〜１５０ミリバール、最も好ましくは５０〜１００ミリバールである、請求項２５に記載の高電子移動度トランジスタ（ＨＥＭＴ）のためのヘテロ構造（１）の製造方法。
  27. 前記排除層の成長時の温度は、１０００〜１１５０℃、好ましくは１０２０〜１１００℃、最も好ましくは１０４０〜１０８０℃である、請求項２４又は２５に記載の高電子移動度トランジスタ（ＨＥＭＴ）のためのヘテロ構造（１）の製造方法。
  28. 前記バリア層（１６）上にＳｉＮ又はＧａＮのパッシベーション層（１７）を設ける更なるステップを含む、請求項２１から２３のいずれか一項に記載の高電子移動度トランジスタ（ＨＥＭＴ）のためのヘテロ構造（１）の製造方法。
  29. 前記パッシベーション層（１７）の成長時の圧力は、２０〜２００ミリバール、好ましくは４０〜１５０ミリバール、最も好ましくは５０〜１００ミリバールである、請求項２８に記載の高電子移動度トランジスタ（ＨＥＭＴ）のためのヘテロ構造（１）の製造方法。
  30. 前記パッシベーション層（１７）の成長時の温度は、７００〜１１５０℃、好ましくは７５０〜１１００℃である、最も好ましくは７８０〜１０８０℃である、請求項２８又は２９に記載の高電子移動度トランジスタ（ＨＥＭＴ）のためのヘテロ構造（１）の製造方法。
  31. 請求項１９から３０のいずれか一項に記載のヘテロ構造（１）を設けるステップと、前記パッシベーション層（１７）上にソース、ゲート及びドレイン接点を設けるステップとを含むＨＥＭＴデバイスの製造方法。
  32. 前記パッシベーション層（１７）と前記ゲート接点（１９）との間に絶縁層（２１）を設けるステップを更に含む、請求項３１に記載の方法。
JP2020502287A 2017-07-20 2017-07-20 高電子移動度トランジスタのためのヘテロ構造及びその製造方法 Active JP7039684B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/EP2017/068300 WO2019015754A1 (en) 2017-07-20 2017-07-20 ELECTRON HIGH MOBILITY TRANSISTOR HETERROSTRUCTURE AND METHOD FOR PRODUCING THE SAME

Publications (2)

Publication Number Publication Date
JP2020530939A true JP2020530939A (ja) 2020-10-29
JP7039684B2 JP7039684B2 (ja) 2022-03-22

Family

ID=59523080

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020502287A Active JP7039684B2 (ja) 2017-07-20 2017-07-20 高電子移動度トランジスタのためのヘテロ構造及びその製造方法

Country Status (7)

Country Link
US (1) US20200203521A1 (ja)
EP (1) EP3655989A1 (ja)
JP (1) JP7039684B2 (ja)
KR (1) KR102330907B1 (ja)
CN (1) CN111164733B (ja)
TW (1) TWI786156B (ja)
WO (1) WO2019015754A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3905335A1 (en) * 2020-04-28 2021-11-03 Infineon Technologies AG Group iii nitride-based transistor device
CN111834454A (zh) * 2020-06-08 2020-10-27 西安电子科技大学 一种具有自对准源漏电极的氮化镓晶体管及其制备方法
WO2023070428A1 (zh) * 2021-10-28 2023-05-04 华为技术有限公司 集成电路、其制备方法、功率放大器及电子设备

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005167275A (ja) * 2000-12-07 2005-06-23 Ngk Insulators Ltd 半導体素子
JP2012248890A (ja) * 2012-08-31 2012-12-13 Fujitsu Ltd 半導体エピタキシャル基板、およびその製造方法
JP2013073962A (ja) * 2011-09-26 2013-04-22 Fujitsu Ltd 化合物半導体装置及びその製造方法
JP2013229493A (ja) * 2012-04-26 2013-11-07 Sharp Corp Ｉｉｉ族窒化物半導体積層基板およびｉｉｉ族窒化物半導体電界効果トランジスタ
KR20150000753A (ko) * 2013-06-25 2015-01-05 엘지전자 주식회사 질화물 반도체 소자 및 그 제조 방법
JP2016004948A (ja) * 2014-06-18 2016-01-12 株式会社東芝 半導体装置

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200610150A (en) * 2004-08-30 2006-03-16 Kyocera Corp Sapphire baseplate, epitaxial substrate and semiconductor device
US20070018198A1 (en) * 2005-07-20 2007-01-25 Brandes George R High electron mobility electronic device structures comprising native substrates and methods for making the same
US8435879B2 (en) * 2005-12-12 2013-05-07 Kyma Technologies, Inc. Method for making group III nitride articles
JP5562579B2 (ja) * 2009-05-12 2014-07-30 日本碍子株式会社 半導体素子用エピタキシャル基板の作製方法
US8624260B2 (en) * 2010-01-30 2014-01-07 National Semiconductor Corporation Enhancement-mode GaN MOSFET with low leakage current and improved reliability
US9564320B2 (en) * 2010-06-18 2017-02-07 Soraa, Inc. Large area nitride crystal and method for making it
KR20120032329A (ko) * 2010-09-28 2012-04-05 삼성전자주식회사 반도체 소자
US9236530B2 (en) * 2011-04-01 2016-01-12 Soraa, Inc. Miscut bulk substrates
TW201340335A (zh) * 2012-03-16 2013-10-01 Richtek Technology Corp 蕭特基位障二極體及其製造方法
CN104641453B (zh) * 2012-10-12 2018-03-30 住友电气工业株式会社 Iii族氮化物复合衬底及其制造方法以及制造iii族氮化物半导体器件的方法
JP2015192026A (ja) * 2014-03-28 2015-11-02 住友電気工業株式会社 半導体装置の製造方法
EP3243212B1 (en) * 2015-01-09 2021-06-09 Swegan AB Semiconductor device structure and methods of its production
EP3267497A4 (en) * 2015-03-06 2018-10-10 Stanley Electric Co., Ltd. Group iii nitride laminate and light emitting element comprising said laminate
US10403746B2 (en) * 2015-03-31 2019-09-03 Swegan Ab Heterostructure and method of its production
US9735240B2 (en) * 2015-12-21 2017-08-15 Toshiba Corporation High electron mobility transistor (HEMT)
US10529561B2 (en) * 2015-12-28 2020-01-07 Texas Instruments Incorporated Method of fabricating non-etch gas cooled epitaxial stack for group IIIA-N devices
US9728610B1 (en) * 2016-02-05 2017-08-08 Infineon Technologies Americas Corp. Semiconductor component with a multi-layered nucleation body

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005167275A (ja) * 2000-12-07 2005-06-23 Ngk Insulators Ltd 半導体素子
JP2013073962A (ja) * 2011-09-26 2013-04-22 Fujitsu Ltd 化合物半導体装置及びその製造方法
JP2013229493A (ja) * 2012-04-26 2013-11-07 Sharp Corp Ｉｉｉ族窒化物半導体積層基板およびｉｉｉ族窒化物半導体電界効果トランジスタ
JP2012248890A (ja) * 2012-08-31 2012-12-13 Fujitsu Ltd 半導体エピタキシャル基板、およびその製造方法
KR20150000753A (ko) * 2013-06-25 2015-01-05 엘지전자 주식회사 질화물 반도체 소자 및 그 제조 방법
JP2016004948A (ja) * 2014-06-18 2016-01-12 株式会社東芝 半導体装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
LI ET AL.: "Carbon doped GaN buffer layer using propane for high electron mobility transistor applications: Grow", APPLI. PHYS. LETT., vol. 107, JPN7021002478, 28 December 2015 (2015-12-28), US, pages 262105, ISSN: 0004543719 *

Also Published As

Publication number Publication date
TWI786156B (zh) 2022-12-11
CN111164733B (zh) 2024-03-19
US20200203521A1 (en) 2020-06-25
WO2019015754A1 (en) 2019-01-24
JP7039684B2 (ja) 2022-03-22
EP3655989A1 (en) 2020-05-27
KR20200057698A (ko) 2020-05-26
CN111164733A (zh) 2020-05-15
TW201919238A (zh) 2019-05-16
KR102330907B1 (ko) 2021-11-25

Similar Documents

Publication Publication Date Title
US8728938B2 (en) Method for substrate pretreatment to achieve high-quality III-nitride epitaxy
USRE49285E1 (en) Semiconductor device structure and methods of its production
US8405128B2 (en) Method for enhancing growth of semipolar (Al,In,Ga,B)N via metalorganic chemical vapor deposition
Hertkorn et al. Optimization of nucleation and buffer layer growth for improved GaN quality
US7462505B2 (en) Growth process of a crystalline gallium nitride based compound and semiconductor device including gallium nitride based compound
JP7039684B2 (ja) 高電子移動度トランジスタのためのヘテロ構造及びその製造方法
JP6736577B2 (ja) ヘテロ構造体およびその生成方法
Su et al. Stress engineering with AlN/GaN superlattices for epitaxial GaN on 200 mm silicon substrates using a single wafer rotating disk MOCVD reactor
US20210062360A1 (en) Nano-Ridge Engineering
Jianchang et al. High quality AlGaN grown on a high temperature AIN template by MOCVD
Kim et al. Growth of self-assembled nanovoids embedded AlN layer on a low-temperature buffer by metal organic chemical vapor deposition
JP2015207618A (ja) 窒化物半導体基板、窒化物半導体デバイス、窒化物半導体基板の製造方法、及び、窒化物半導体デバイスの製造方法
WO2018080300A1 (en) Method for producing a non-polar a-plane gallium nitride (gan) thin film on an r-plane sapphire substrate
Hasenöhrl et al. Growth of N-polar In-rich InAlN by metal organic chemical vapor deposition on on-and off-axis sapphire
Zhang MOCVD growth of GaN on 200mm Si and addressing foundry compatibility issues
Jain Epitaxial deposition of low-defect AlN and AlGaN films
LI MOCVD GROWTH OF GAN ON 200MM SI AND ADDRESSING FOUNDRY COMPATIBILITY ISSUES
Hertkorn Optimization of GaN Growth Conditions for Improved Device Performance

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200318

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200617

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210630

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210706

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20210929

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211025

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220208

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220309

R150 Certificate of patent or registration of utility model

Ref document number: 7039684

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150