TWI786156B - 用於高電子遷移率電晶體之異質結構及其製造方法 - Google Patents

用於高電子遷移率電晶體之異質結構及其製造方法 Download PDF

Info

Publication number
TWI786156B
TWI786156B TW107124935A TW107124935A TWI786156B TW I786156 B TWI786156 B TW I786156B TW 107124935 A TW107124935 A TW 107124935A TW 107124935 A TW107124935 A TW 107124935A TW I786156 B TWI786156 B TW I786156B
Authority
TW
Taiwan
Prior art keywords
layer
heterostructure
gan
gallium nitride
nucleation
Prior art date
Application number
TW107124935A
Other languages
English (en)
Other versions
TW201919238A (zh
Inventor
陳志泰
歐羅夫 寇迪那
Original Assignee
瑞典商斯維甘公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 瑞典商斯維甘公司 filed Critical 瑞典商斯維甘公司
Publication of TW201919238A publication Critical patent/TW201919238A/zh
Application granted granted Critical
Publication of TWI786156B publication Critical patent/TWI786156B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H01L21/02507—Alternating layers, e.g. superlattice
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02609—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H01L21/02661—In-situ cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/15—Structures with periodic or quasi periodic potential variation, e.g. multiple quantum wells, superlattices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/15—Structures with periodic or quasi periodic potential variation, e.g. multiple quantum wells, superlattices
    • H01L29/151—Compositional structures
    • H01L29/152—Compositional structures with quantum effects only in vertical direction, i.e. layered structures with quantum effects solely resulting from vertical potential variation
    • H01L29/155—Comprising only semiconductor materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Bipolar Transistors (AREA)

Abstract

此文件揭露一使用於高速載子電晶體(high electron mobility transistor，HEMT)之異質結構，該異質結構包含碳化矽(SiC)基板、一氮化銦鋁鎵(InxAlyGa1-x-yN)成核層，形成於碳化矽(SiC)基板上，其中x、y皆應介於0至1，一般而言x<0.05、y>0.50，理想狀況為x<0.03、y>0.70，最佳狀況x<0.01、y>0.90；該異質結構還包含一氮化鎵(GaN)通道層，形成於氮化銦鋁鎵(InxAlyGa1-x-yN)成核層上，厚度在50奈米至500奈米間，理想狀態介於100奈米至450奈米間，最佳狀態介於150奈米至400奈米間；該氮化鎵(GaN)通道層的搖擺曲線晶格面(002)最大半高寬低於300角秒，搖擺曲線晶格面(102)最大半高寬低於400角秒；而該異質結構最上層的表面則有一原子梯流動形貌(atomic step-flow morphology)，利用原子力顯微鏡(atomic force microscopy，AFM)量測，在掃描大於10微米平方的範圍下，其粗糙值低於1.8奈米，理想狀況低於1.4奈米；最佳狀態則為掃描超過3微米平方的範圍，粗糙值低於1奈米，在此掃描範圍內，低於0.7奈米的粗糙值非常優異的狀態，而最理想狀態則是低於0.4奈米。

Description

用於高電子遷移率電晶體之異質結構及其製造方法
發明領域
本發明係關於一用於半導體元件上之異質結構，及其生產製造方法。
發明背景
1996年於Applied Physics Letters 69,1438上Y.-F.Wu及其他作者所記述，氮化鋁鎵(AlGaN)/氮化鎵(GaN)異質結構適合用於生產高速載體電晶體(high electron mobility，HEMT)元件，該異質結構包含成長於藍寶石基板(sapphire substrate)上之氮化鎵(GaN)成核層和氮化鎵(GaN)通道層，GaN通道層厚度約為0.3至0.4微米(μm)，此異質結構的形貌(morphology)普遍認知不盡理想，如Lugani及其他作者在Journal of Applied Physics 113,214503(2013)中所顯示的原子力顯微鏡(AFM)圖，便可以觀其一二，這樣的形貌帶有大量的晶體缺陷。
拿碳化矽(SiC)基板與藍寶石基板相比，SiC基板具有較高的導熱性，更適合用於高速載體電晶體元 件，然而若欲成長上述異質結構，在碳化矽(SiC)基板上反而比較難執行。
在Applied Physics Express 8,111001(2015)中揭露了一成長於碳化矽(SiC)基板之氮化鋁鎵(AlGaN)/氮化鎵(GaN)異質結構，在該異質結構上的GaN通道層厚度為500奈米(nm)，基於材料能提供的電流密度相當有限，可以預期二維電子氣體(2DEG)之特性是被材料品質所限制。
因此為了降低熱阻、增強載子侷限(carrier confinement)、降低緩衝相關的陷化效應(trapping effect)、與降低生產該異質結構的時間，會需要薄的異質結構，並且還希望可以提供可匹敵、甚至更好的結晶品質和形貌。
發明概要
本發明機揭露了一先進的異質結構，尤指關於前述所提的特性之上。本發明由所附的獨立權利說明中定義，與被設定的實施方案列在附加的從屬權利要求中，在以下的說明和附圖。
第一，用於高速載子電晶體(HEMT)之異質結構包含碳化矽(SiC)基板、長於該SiC基板上之氮化銦鋁鎵(InxAlyGa1-x-yN)成核層、長於該InxAlyGa1-x-yN成核層上之氮化鎵(GaN)通道層；其中的氮化鋁鎵(InxAlyGa1-x-yN)成核層，其中x、y皆應介於0至1之間， 一般而言x<0.05、y>0.50，理想狀況為x<0.03、y>0.70，最佳狀況x<0.01、y>0.90；在此異質結構上，GaN通道層的厚度介於50至500奈米間，理想狀態介於100至450奈米間，最佳狀態介於150至400奈米間，以高解析x光繞射(XRD)測量，該GaN通道層的搖擺曲線晶格面(002)最大半高寬低於300角秒，搖擺曲線晶格面(102)最大半高寬低於400角秒；而該異質結構最上層的表面則有一原子階梯流動形貌(atomic step-flow morphology)，利用原子力顯微鏡(atomic force microscopy，AFM)量測，在掃描大於10微米平方的範圍下，其粗糙值低於1.8奈米，理想狀況低於1.4奈米；若是更講究，在掃描超過3微米平方的範圍，粗糙值低於1奈米則比前述的條件更佳，若能低於0.7奈米可說是非常優異的狀態，而最理想狀態則是低於0.4奈米的粗糙值。
前述之「成長於...」這樣的表達方式，可指直接性接觸的成長，抑或可視為此處有一或多層次，但是這樣多的額外層次不應該影響異質結構的功用。
前述之「成核層」可擁有後端能障層(back barrier layer)之功用，但是能會隨著通道層的不同有所變化，一般來說x+y
Figure 107124935-A0305-02-0005-1
1。
該異質結構的最上層可為氮化鎵(GaN)通道層或是在GaN通道層之上的其他層，例如排除層(exclusion layer)，能障層(barrier layer)或保護層(passivation layer)。
碳化矽(SiC)晶型(polytype)可為4H或6H。
碳化矽(SiC)基板可用H2、HCl、HF、HBr及其化合物預熱。
預熱程序可使用蝕刻氣體在原位(In situ)處理，或是使用液體(如HF)移位(ex situ)處理。
若是使用原位蝕刻氣體處理，在預熱處理過程中，碳化矽(SiC)基板的溫度可高於攝氏1250度，較佳狀態高於攝氏1300度，最佳狀態高於攝氏1350度。
該氮化銦鋁鎵(InxAlyGa1-x-yN)成核層厚度可介於2至200奈米間，較佳狀態為20至150奈米間，最佳狀態為40至100奈米間。
該氮化銦鋁鎵(InxAlyGa1-x-yN)成核層可為完全形變(fully strained)。
「完全形變」意指成核層之平面(in-plane)晶格常數與SiC基板的平面晶格完全一致，或在+/- 0.15%的差距內，最好在+/- 0.05%甚至+/- 0.02%差距內；一般來說若是成核層完全形變，在交互空間地圖(reciprocal space map，RMS)上的x軸上，其非對稱的X光反射晶格面(105)將會完全對齊碳化矽(SiC)基板的非對稱X光反射晶格面(1010)，呈現「假晶性(pseudomorphic feature)」，義同於「完全形變」。
氮化鋁鎵(InxAlyGa1-x-yN)成核層可有同質性或有變化的鋁含量。
鋁含量由低轉高，或由高轉低於結構上朝向 GaN通道層。
氮化銦鋁鎵(InxAlyGa1-x-yN)成核層和氮化鎵(GaN)通道層間的介面可刻意地摻入碳和鐵，或兩者其一。
氮化鎵(GaN)通道層可摻入鐵。
鐵原子的濃度可以指數方式遞減，以遠離成核層為遞減方向。
該異質結構可進一步地在InxAlyGa1-x-yN成核層和GaN通道層之間，包含一超晶格(superlattice)，超晶格其Alx1Ga1-x1N層和Alx2Ga1-x2N層擁有週期性的結構，其中x1>x2，又或包含一氮化銦鋁鎵(Inx5Aly5Ga1-x5-y5N)後端能障層。
關於後端能障層，在其厚度增加的方向上來說，其組成(composition)可保持相同，這樣組成一般來說x5<0.05，理想狀態x5<0.03，最佳狀態則x5<0.01；更進一步來說期待0.01<y5<0.1，理想狀態為0.03<y5<0.09，最佳狀態則為0.05<y5<0.08
另外一個方式則組成可得以變化，在這樣的狀況下一般期待x5<0.05，理想狀態x5<0.03，最佳狀態則x5<0.01。在這樣變化的組成具體實例中，y5最好持續下降至GaN通道；或是y5持續上升至GaN通道，但y5應介於0至0.7之間，理想狀態介於0至0.6之間，最佳狀態介於0至0.5之間。
該異質結構可進一步地包含能障層，形成於GaN通道層或排除層之上，該能障層可為 Inx3Aly3Ga1-x3-y3N能障層，其中0
Figure 107124935-A0305-02-0008-2
x3
Figure 107124935-A0305-02-0008-15
0.20，理想狀態為0
Figure 107124935-A0305-02-0008-7
x3
Figure 107124935-A0305-02-0008-8
0.17，最佳狀態則為0
Figure 107124935-A0305-02-0008-9
x3
Figure 107124935-A0305-02-0008-10
0.12，而0.15
Figure 107124935-A0305-02-0008-11
y3
Figure 107124935-A0305-02-0008-12
1，理想狀態0.20
Figure 107124935-A0305-02-0008-17
y3
Figure 107124935-A0305-02-0008-20
0.90，最佳狀態則為0.25
Figure 107124935-A0305-02-0008-22
y3
Figure 107124935-A0305-02-0008-24
0.85；又例如可為Alx4Ga1-x4N能障層，其中0.15
Figure 107124935-A0305-02-0008-25
x4
Figure 107124935-A0305-02-0008-26
1，理想狀態為20
Figure 107124935-A0305-02-0008-27
x4
Figure 107124935-A0305-02-0008-28
0.90，最佳狀態則為0.25
Figure 107124935-A0305-02-0008-29
x4
Figure 107124935-A0305-02-0008-30
0.85。
能障層的厚度可為2至30奈米，理想狀態為4至20奈米，最佳狀態為6至15奈米。
在GaN通道層與能障層間的異質結構更可包含一氮化鋁(AlN)排除層；排除層厚度可介於0.5至3奈米間，理想狀態為1.0至2奈米間，最佳狀態為1.2至1.5奈米間。
在能障層之上的異質結構，可包含氮化矽(SiN)或氮化鎵(GaN)之保護層(passivation layer)/頂蓋層(cap layer)；保護層厚度可介於0.5至20奈米，理想狀態為1至15奈米間，最佳狀態為2至10奈米間。
該異質結構總厚度可小於1微米，較佳狀態小於0.8微米，最理想則小於0.6微米。
「總厚度」係指異質結構的厚度，意即成核層、通道層、能障層、排除層、保護層、其他所有磊晶層(例如超晶格或是後端能障層)的厚度總和。
在此異質結構中，於GaN通道層非刻意地掺入碳濃度可少於1E+17cm-2，較佳狀態少於5E+16cm-2，最理想則少於3E+16cm-2。
第二，此發明提供了一用於高速載子電晶體 (high electron nobility transistor，HEMT)之異質結構生產方式，使用金屬有機化學氣相沉積法(organic chemical vapor deposition)所製成，此方法提供了碳化矽(SiC)基板、於碳化矽基板上的氮化鋁鎵(InxAlyGa1-x-yN)成核層(其中x、y介於0至1之間，一般來說x<0.05且y>0.50，較佳狀況x<0.03且y>0.70，最理想狀況為x<0.01且y>0.90)、於氮化鋁鎵成核層上的氮化鎵(GaN)通道層；成長InxAlyGa1-x-yN成核層與GaN通道層時所使用的壓力為20至200毫巴，較佳為40至150毫巴，最理想則為50至100毫巴；成長InxAlyGa1-x-yN成核層所使用的溫度為攝氏900度至1200度，較佳為攝氏950度至1150度，最理想則為攝氏1000度至1100度；成長氮化鎵通道層所使用的溫度為攝氏1000度至1150度，較佳為攝氏1020度至1100度，最理想則為攝氏1040度至1080度；InxAlyGa1-x-yN成核層厚度為2至200奈米，較佳為20至150奈米，最理想則為40至100奈米；GaN通道層厚度為50至500奈米，較佳為100至450奈米，最理想則為150至400奈米。
碳化矽(SiC)基板可用H2、HCl、HF、HBr及其結合做預熱處理。
在預熱處理過程中，碳化矽(SiC)基板的溫度可高於攝氏1250度，較佳則高於攝氏1300度，最理想狀態為高於攝氏1350度。
此方法可包括供應一能障層形成在GaN通道層上，例如氮化銦鋁鎵(InxAlyGa1-x-yN)能障層，其中 0
Figure 107124935-A0305-02-0010-31
x
Figure 107124935-A0305-02-0010-32
0.20，較佳狀況0
Figure 107124935-A0305-02-0010-33
x
Figure 107124935-A0305-02-0010-38
0.17，最理想狀態0
Figure 107124935-A0305-02-0010-35
x
Figure 107124935-A0305-02-0010-36
0.12，而0.15
Figure 107124935-A0305-02-0010-40
y
Figure 107124935-A0305-02-0010-41
1，較佳狀況0.20
Figure 107124935-A0305-02-0010-43
y
Figure 107124935-A0305-02-0010-44
0.90，最理想狀態0.25
Figure 107124935-A0305-02-0010-45
y
Figure 107124935-A0305-02-0010-46
0.85；又例如形成在GaN通道層上的氮化鋁鎵(AlxGa1-xN)能障層，其中0.15
Figure 107124935-A0305-02-0010-47
x
Figure 107124935-A0305-02-0010-48
1，較佳狀態0.20
Figure 107124935-A0305-02-0010-49
x
Figure 107124935-A0305-02-0010-50
0.90，最理想狀態0.25
Figure 107124935-A0305-02-0010-52
x
Figure 107124935-A0305-02-0010-53
0.85。
在此生產方法中，成長能障層時使用的壓力為20至200毫巴，較佳狀態40至150毫巴，最理想則為50至100毫巴；使用的溫度可為攝氏700至1150度，較佳狀態為攝氏750至1100度，最理想狀態攝氏780至1080度。
此生產方法也可包括供應一氮化鋁鎵(AlGaN)排除層，形成在能障層與GaN通道層間，其中鋁含量介於40%至80%，較佳狀態介於45%至75%，最理想狀態介於50%至70%；生產此排除層時使用的壓力為20至200毫巴，較佳狀態為40至150毫巴，最理想狀態為50至100毫巴；使用的溫度可介於攝氏1000至1150度，較佳狀態介於攝氏1020至1100度，最理想狀態為攝氏1040至1080度。
此生產方法也提供一氮化矽(SiN)或氮化鎵(GaN)保護層(passivation layer)，生長在能障層之上；用此方法生產該保護層使用的壓力為20至200毫巴，較佳狀態為40至150毫巴，最理想狀態為50至100毫巴；而使用的溫度為攝氏700度至1150度間，較佳狀態為攝氏750至1100度間，最理想狀態為攝氏780至1080度間。
第三、此發明提供了一個生產高速載子電晶 體(HEMT)元件的方法，除了包含上述提到的異質結構生產步驟，另外還提供了接觸在保護層上的源極(source contact)、閘極(gate contact)、汲極(drain contact)；此生產方式也包含了生產一絕緣層(insulating layer)的步驟，該絕緣層形成於保護層與閘極之間。
1:異質結構
2:HEMT結構
11:SiC基板
12:成核層
13、16:能障層
14:GaN通道層
15:排除層
17:保護層/頂蓋層
18:源極
19:閘極
20:汲極
21:絕緣層
圖1、綱要式地描繪氮化銦鋁鎵(InxAlyGa1-x-yN)/氮化鎵(GaN)異質結構範例。
圖2、綱要式地描繪高速載子電晶體(HEMT)結構，其包含氮化銦鋁鎵(InxAlyGa1-x-yN)/氮化鎵(GaN)異質結構。
圖3a和3b、為一原子力顯微鏡(AFM)圖，該圖顯示了傳統製程在氮化銦鋁鎵(InxAlyGa1-x-yN)/氮化鎵(GaN)異質結構中，所生產出的氮化鎵(GaN)層。
圖4a和4b、為一原子力顯微鏡(AFM)圖，該圖顯示了以本發明之製程在氮化銦鋁鎵(InxAlyGa1-x-yN)/氮化鎵(GaN)異質結構中，所生產出的氮化鎵(GaN)層。
圖5a、為一使用X射線繞射分析(XRD)量測所得之交互空間地圖(reciprocal space map，RMS)，該圖顯示了一氮化鎵通道層，該通道層成長於碳化矽(SiC)基板上鬆弛的氮化鋁(AlN)成核層。
圖5b、為一使用X射線繞射分析(XRD)量測所得之交互空間地圖(reciprocal space map，RMS)該圖顯示了一氮化鎵通道層，該通道層成長於在碳化矽(SiC)基板上的假晶性(pseudomorphic)/完全形變之氮化鋁(AlN)成核層上。
較佳實施例之詳細說明
此發明的概念將會在此做更詳細的說明，先前所提到之生產氮化銦鋁鎵(InxAlyGa1-x-yN)/氮化鎵(GaN)異質結構的特性會在接下來的段落做更近一步的討論。
．異質結構
如同先前所討論，氮化銦鋁鎵(InxAlyGa1-x-yN)/氮化鎵(GaN)異質結構可被用於半導體元件中，例如高速載子電晶體(high electron mobility transistor，HEMT)元件。
圖1、綱要式地描繪氮化銦鋁鎵(InxAlyGa1-x-yN)/氮化鎵(GaN)異質結構1。從底層往上，異質結構1包含了SiC基板11、InxAlyGa1-x-yN成核層12、選擇性的超晶格或選擇性的後端能障層13、GaN通道層14、選擇性的排除層15、選擇性的能障層16、選擇性的保護層/頂蓋層17。
圖2顯示了包含氮化銦鋁鎵(InxAlyGa1-x-yN)/氮化鎵(GaN)異質結構之HEMT結構2。從底層往上，HEMT結構2包含了SiC基板11、InxAlyGa1-x-yN成核層12、GaN通道層14、排除層15、能障層16、保護層17；在保護層17之上，有源極18、閘極19、汲極20；在閘極19與保護層17間，還有絕緣層21。
在圖2中擁有氮化銦鋁鎵(InxAlyGa1-x-yN)/氮化鎵(GaN)異質結構之HEMT結構只是一個範例，相關 領域技術人員都應知道這樣的HEMT結構可使用不同的方式設計出來。
選擇SiC基板作為使用，是看重其高導熱特性，可以將半導體元件運作過程中所產生的熱能有效地散掉，並且將溫度上升的可能性控制在最小範圍內；舉例來說，SiC基板晶格可以是4H、6H或3C；SiC基板的晶格面可為c軸晶格面(c-plane)、a軸晶格面(a-plane)、m軸晶格面(m-plane)；在c軸晶格面上有兩面，分別為矽面(Si face)和碳面(C face)，在此發明揭露的生產結構，不是使用矽面，就是使用碳面，兩者擇一，使用的基板最好為在軸(on-axis)基板，然而低角度(如，低於2度以下)非在軸(off cut)基板也可以當作替代方案來使用。
氮化銦鋁鎵(InxAlyGa1-x-yN)成核層12的存在的目的之一，是為了緩衝在SiC基板和GaN通道層間的晶格不匹配(lattice mismatch)，並且在SiC基板上保有高品質的通道層磊晶成長；另一個目的則是使GaN通道曾能夠順利在基板上成長，在某些基板上(如SiC)，GaN並不會直接二維成核，所以必須改變其表面位能(potential)，GaN才能夠順利成核；成核層可直接成長於SiC基板上，意即不需要額外的磊晶層夾在基板與成核層之間。
一般來說，使用此發明研究方法所生產的成核層厚度高於8至12奈米，且會因為介於SiC基板和該成核層間約1%的晶格不匹配而開始鬆弛，在此圖中所看到之完全形變成核層可改善通道層的結晶品質與形貌。
使用本文所揭露的方法所生產出來的成核層可完全形變，其厚度最少可達100奈米，然而當成核層超過此厚度時，因為晶格不匹配的緣故，可能會開始鬆弛。
「完全形變」意指成核層之平面晶格常數與SiC基板的平面晶格常數完全一致，或在+/- 0.15%的差距內，理想狀態在+/- 0.05%內甚至+/- 0.02%內，一般來說若是成核層完全形變，其不對稱的X光反射晶格面(105)將會沿著x軸完全對齊SiC基板的不對稱X光反射晶格面，如圖5b所示。
GaN通道層14存在的目的是為了讓通道層電子可以自由地移動，而不會和雜質與結構缺陷(例如錯位、凹洞、孔洞)產生相當程度的散射，當GaN通道層達到理想的厚度，應是完全鬆弛的，然而利用此發明方法所長的成核層則會完全形變，可以從圖片中看出兩者其中的不同。
一般來說，在AlGaN/GaN異質結構中GaN磊晶層包含了GaN通道、GaN緩衝兩部分；在此GaN磊晶層只有通道部分，因此有時會簡單地直接稱作「通道層」。異質結構也可包含所謂的超晶格或是Inx5Aly5Ga1-x5-y5N後端能障層，其形成於InxAlyGa1-x-yN成核層和GaN通道層之間。
超晶格是週期性結構的磊晶層，由兩種或以上的材料所構成，如Alx1Ga1-x1N and Alx2Ga1-x2N，其中x1>x2，舉例說明x1可約為0.5，而x2約為0.1。
一般來說，單一磊晶層的厚度為數個奈米，而超晶格的總厚度為10至50奈米，使用在超晶格中不同的材料可能具有不同的能帶間隙(band gap)。
Inx5Aly5Ga1-x5-y5N後端能障層也可作為替代方案來使用，這樣的後端能障層可擁有恆定式鋁含量或具漸變式的組成，漸變式的鋁含量組成可由低轉高，或由高轉低於結構上朝向GaN通道層。
關於後端能障層，其組成在厚度方向來說可保持恆定，最好x5<0.05，理想狀態x5<0.03，最佳狀態則x5<0.01；再者，最好0.01<y5<0.1，理想狀態則為0.03<y5<0.09，最佳狀態則為0.05<y5<0.08。另外一個方式，組成物得以變化，在這樣的狀況下一般期待x5<0.05，理想狀態x5<0.03，最佳狀態則x5<0.01。在有變化之組成物的具體實例中，y5應持續下降至GaN通道，y5最好介於1到0之間，理想狀態介於0.8至0.03之間，最佳介於0.6至0.05間；或是y5持續上升至GaN通道，但y5最好介於0至0.7之間，理想狀態介於0至0.6之間，最佳狀態介於0至0.5之間；又或y5持續上升至GaN通道，但y5應介於0至0.7之間，理想狀態介於0至0.6之間，最佳狀態介於0至0.5之間。
InxAlyGa1-x-yN或AlxGa1-xN的能障層16可形成於GaN通道層之上，而能障層存在的目的是為了誘發產生通道層電子。
使用帶有銦的能障層的一大優點，是當銦的 百分比達到17%至18%，且鋁含量約為82%至83%時，在能障層16和通道層14間的晶格匹配狀態便可達成；晶格匹配意指理想狀態下在異質結構中沒有任何形變；和AlGaN/GaN or AlN/GaN的異質結構相比，含有銦成份的能障層(即InAlGaN/GaN異質結構)可在高溫下表現地更加穩定。
使用含有銦成份的能障層，晶格匹配或是近似晶格匹配的InAlN/GaN或InAlGaN/GaN異質結構可以被實現，然而高二維電子氣體(2DEG)密度仍可被獲得，因為InAlN或InAlGaN能障層具有高自發性偏極化(spontaneous polarization)。
進一步來說，AlN排斥層可形成於能障層和GaN通道層間；使用含有銦成份的能障層時，由於合金散射的狀況非常嚴重，排斥層15就有其存在必要性，排斥層的目的就是為了降低合金及介面的散射，因此可以加強2DEG遷移率(mobility)。
此外，選擇性的SiN或GaN保護層17可形成於能障層16之上；SiN或GaN保護層17的目的是在穩定HEMT結構表面狀態，因為表面狀態會相當程度的影響2DEG密度；使用SiN或GaN保護層2DEG密度可能上升、可能下降，但是其遷移率並不會有太大的改變。
．異質結構成長方法
異質結構是由金屬有機化學氣相沈積法(Metal Organic Chemical Vapor Deposition，MOCVD) 磊晶而成，也可以稱作金屬有機化學氣相磊晶法(Metal Organic Vapor Phase Epitaxy，MOVPE)。MOCVD或MOVPE是一種化學氣相沈積法，是使用氣相前導物(precursor)的化學反應，在基板上產生固態材料，這個方法主要是用來成長複雜的半導體多層結構。
MOCVD使用的前導物(precusors)是金屬有機化合物，一般來說會結合一氣態氫化合物，如NH3。
通常將前導物是利用乘載氣體運送至反應爐，在反應爐中至少會擺放一片基板，前導物的化學反應會發生在基板上或離基板相近的地方，並形成具反應性的中間產物(intermediate)和副產物，反應物則會被吸附在基板上，形成薄膜層，最後副產物會被從基板上運離。
在MOCVD系統下的薄膜成長，一般使用的壓力範圍介於幾毫巴至大氣壓力間。
反應爐不是冷壁式類型，就是熱壁式；在冷壁式反應爐中，基板通常是由底部往上加熱，加熱時其他的成長區域(即爐壁和爐頂，或兩者其一)會保持在較冷的狀態；相反地，熱壁式反應爐則是將整個成長區域都加熱，即同時加熱基板和感受器(susceptor)的爐壁與爐頂。
本發明所討論的AlN和GaN磊晶層，是使用Aixtron所製之熱壁式反應爐VP508GFR(參考資料：Doping of Al-content AlGaN grown by MOCVD，D.Nilsson博士論文及維基百科)。
．SiC基板預處理方法
在成長成核層、通道層和選擇性的額外磊晶層之前，可先預熱處理SiC基板，目的是為了去除由氧和碳構成的污染(contamination)。
預熱處理最好是原位處理(即和成核層、通道層、選擇性額外磊晶層成長在同一反應爐/反應器中)；另一選擇預處理可為移位處理，如在爐管內(furnace)，移位處理的基板在預處理結束後，才會被移動至磊晶層成長的反應爐中，通常來說，若是操作得當，移動基板並不會增加表面新的污染。
在做原位預處理前，SiC基板可被清潔、選擇性地沖洗(rinse)、甚至使用氣體清除(purge)，但絕非必要；舉例來說，使用丙酮、甲醇、NH4OH+H2O2+H2O溶液(比例1：1：5，攝氏80度)、HCl+H2O2+H2O溶液(比例1：1：5，攝氏80度)，每一種溶液各使用5分鐘，最後使用去離子水沖洗，用氮氣清除，再浸泡至HF溶液中。
預熱處理時，(如H2、HCl或其化合物)在基板上會造成蝕刻效果的氣體可被容許流入反應爐中，與基板相互反應；又或可使用HF、HBr、SiF4或其一與H2的組合。
舉例來說，H2的流量可約為每分鐘20至30公升和HCl的流量約為每分鐘100至200毫升，或兩者擇一。
溫度可先上升至預熱處理的溫度，然後馬上降溫，不維持在最高溫度。
使用怎麼樣的壓力、溫度、時間才可提供由XPS檢測出來無氧的SiC基板，可藉多次的實驗結果後得知。
預熱處理階段反應器內壓力可介於大氣壓力至10毫巴之間，最好設定在大約50毫巴；而在預處理開始前，反應器內環境壓力可低於1×10-3毫巴，甚至是越低越好。
反應器預熱處理可被加熱至攝氏1250到1500之間，使用電感性或電阻性加熱法，而壓力設於50毫巴。
值得注意的是預處理溫度設定也需考慮到壓力因素，若在較低溫度下執行，為了除去表面的污染(主要是由氧構成，但是有時也會帶有碳)，則必須設定在較低的壓力範圍；與在較高溫度下執行相比起來，要除去相同數量的污染，高溫度的狀態下壓力設定則較有彈性、範圍較寬。
舉例來說，SiC基板可先使用H2做預處理，在整個預處理過程(先提升至一定的溫度，再馬上降溫)溫度攝氏1350度，壓力50毫巴，時間最少30分鐘，由XPS測量可得知，SiC基板上的單分子層氧可少於5%(即氧覆蓋於少於5%的表面區域)。
．異質結構成長
由MOCVD成長InxAlyGa1-x-yN/GaN異質結構的步驟，將會在接下來的篇幅更詳細地討論。
該樣本(即部分HEMT結構或異質結構成長的基板)是被置入MOCVD反應爐中(關於MOCVD方法的詳細討論，請見前文)。
在將SiC基板置入MOCVD反應爐前，基板可先被預處理，詳細方法請見前問有關「SiC基板預處理方法」的部分。
在下文所提到的過程裡，鎵、銦、鋁前導物可藉由乘載氣體(如H2、N2或Ar)被運送至MOCVD反應爐中。
成長磊晶層而使用的鋁前導物可為三甲基鋁(trimethylaluminum)/TMAI/Al2(CH3)6或三甲基鋁/TEA/Al2(C2H5)6。
成長磊晶層而使用的鎵前導物可為三甲基鎵(trimethylgallium)/TMGa/Ga(CH3)3或三甲基鎵/Ga(C2H5)3/TEGa。
成長磊晶層而使用的銦前導物可為三甲基銦(trimethylindium)/In(CH3)3/TMIn。
成長SiN保護層的前導物可為由NH3與SiH4所組合。
流經前導物起泡器(bubbler)的乘載氣體的流量分別如下，鋁前導物可約為每分鐘70毫升，鎵前導物可約為每分鐘18毫升，銦前導物可約為每分鐘70毫升。
前導物氣流可與主要的乘載氣體合併，乘載氣體流到反應爐的流量可為每分鐘30公升。
有關生產異質結構磊晶層時所使用的前導物氣流流量將在接下來的篇幅做說明。
前導物可設定在室溫溫度；又或，至少加熱其中一種前導物，以便增加氣相壓力，進而促進不同磊晶層的成長。
「室溫溫度」意指介於攝氏0度至30度間，理想狀態是介於攝氏15度至25間。
前導物氣流和乘載氣體(或兩者其一)由至少一個的流量控制器(mass flow controller)所控制，流量控制器可設於前導物儲存槽和MOCVD反應爐之間。
藉由開啟或關閉至少一個的單向閥(valve)來控制前導物進入MOCVD反應爐中，單向閥通常設於前導物儲存槽和MOCVD反應爐之間，以手動控制或以電腦控制開啟或關閉。
為了降低累積的氣體衝入MOCVD反應爐的機會，前導物氣流可由主要的運行線(run line)分流出來，被導入第二線，第二線被稱作「通風線(vent line)」；在切換至主要乘載氣流時，壓力平衡可介入通風線與運行線之間，為的是避免氣流爆入。
接下來幾個例子將會對生產不同的異質結構磊晶層所使用的氣流流量進行說明。前導物流入反應爐的流量與時間長短取決於多個不同的參數，例如MOCVD反應爐的尺寸、樣本/基板尺寸、氣流出口至樣品/基板間的距離、MOCVD反應爐的環境壓力，因此前導物流入反 應器的流量與時間長短在不同的實驗環境設定下可有所不同。
技術相關人員應有相當能力，能夠依據預先設定好所需厚度、成份、品質，生產出相匹配的磊晶層。在下文所述的磊晶過程(包含所有在異質結構中的磊晶層)，可持續提供氨氣(NH3)，並且在整個過程進行中，流量穩定供給。
．成核層磊晶成長
若預熱處理過程為原位處理，預熱處理時使用的氣體(如HCl和H2，或兩者其一)可持續過渡至成核層成長；若使用移位處理，預熱處理過的SiC基板則會另外再移轉至反應爐，在反應爐中做磊晶成長，移轉過程是可以在一般的環境條件下(即空氣)進行；若預熱處理為移位處理，當SiC基板移轉到反應爐中，反應爐的溫度和壓力可以依下述方法設置。
反應爐的溫度可降低，當爐內壓力維持不變時，使溫度降低的方式可在一個步驟內執行完成，即將加熱系統關閉或是設定在較低的溫度值。
當反應爐溫度穩定的介於攝氏800至1200度(就是所謂的成核層成長之起始溫度)，壓力可增加至預熱處理時的壓力。
壓力可由介於反應爐及幫浦(如魯式助力幫浦roots pump、乾式製程真空幫浦dry process vacuum pump、或螺旋幫浦screw pump)間的開關閥所控制(如節 流閥，throttle valve)，舉例來說，當部分關閉節流閥時，反應爐內的磊抽(pumping)就會下降，而H2和HCl，或兩者其一的氣流持續送入，壓力就可能因此提高。
溫度和壓力皆可使其穩定平衡，如果是使用HCl為預處理氣體，在穩定化作用之後，HCl的入氣口可被關閉，即關閉位於HCl流源與反應爐間的單向閥；如果是使用H2為預處理氣體，氣流則可維持，繼續當作乘載氣體，運送至少一個前導物至AlN成核層成長。
乘載氣體可為惰性(inert)氣體，如H2或N2，H2或N2可用來運送前導物至反應爐，並且H2或N2也被用來當做送入反應爐成長區域的乘載氣體，乘載氣體最好是能夠流動，並且在前導物氣流進入反應爐之前，可選擇地是否讓其進入反應爐(如打開位於各個前導物和反應爐間的單向閥)。
儲存前導物的容器溫度可受到控制，前導物最好保持在室溫；或者至少一個前導物被加熱，其氣相壓力(vapor pressure)可能就此增加，如此一來磊晶層的成長速率也可提高；在起泡器內的壓力也可使用電子壓力控制器控制，起泡器內壓力較低時，可使大量的前導物離開起泡器，然而過快的氣流流動率(flow rate)/成長率(growth rate)，反而會讓磊晶品質較差，因此加熱起泡器和降低起泡器內部壓力，或兩者其一，並非總是最佳的選擇。
至少一個流量控制器可被設置於前導物容器與反應爐間，為的是可以控制每一個流入反應爐的前導 物氣流流量。
前導物(如Al2(CH3)6和NH3)以氣體的狀態，藉著乘載氣體一同被運送至反應爐，之後在SiC基板上的成核層成長便可開始。
舉例來說，在AlN成核層成長TMAI氣流流量可為每分鐘0.7毫升，而NH3流量可為每分鐘0.5毫升。在成核層成長過程中，反應爐內部溫度可提升，或者溫度可保持固定。
反應爐內的溫度提升速率可為每分鐘提升攝氏5至25度，在2分鐘至每20分鐘的時間區間內做測量，在這樣的條件下，7分鐘的磊晶成長，AlN厚度可達約30至40奈米，而在此發明揭露的半導體元件結構裡，AlN磊晶層的厚度最好低於100奈米以下。
溫度的調整可以少量遞增的方式進行，如1/100或是1/2的溫度提升速率；另一方案，可為持續性的線性調整(不論是增加或是減少)；理想的調整為持續性的線性調整。
．超晶格磊晶成長
如同前文所述，超晶格可包含兩個AlxGa1-xN磊晶層，分別為Alx1Ga1-x1N和Alx2Ga1-x2N，而其中x1>x2；舉例來說，超晶格可有5層AlN磊晶層和5層GaN磊晶層。
在成長這樣的AlN磊晶層，TMAI流量可為每分鐘0.7毫升，而HN3可為每分鐘2公升；在成長GaN時， TMGa流量則可為每分鐘1.06毫升，NH3可為每分鐘2公升。
MOCVD反應爐溫度可介於攝氏1040度至1080度間，而壓力可為50毫巴。
．後端能障層磊晶成長
作為超晶格的替代選項，後端能障層可被成長於InxAlyGa1-x-yN成核層之上。後端能障層可為AlGaN磊晶層，為了促進載子侷限(carrier confinement)。
「載子侷限」意指在HEMT元件在高電場(high electrical field)的環境下，通道電子停留在通道區域的能力(capability)，因此越優異的載子侷限，在元件操作過程中，越少通道電子會被高電場排除至通道之外。
後端能障層的組成可為恆定的，或是由低轉高，或由高轉低於結構上朝向GaN通道層，此磊晶層可在溫度攝氏1040度至1080度間成長，壓力可約為50毫巴。
當使用AlGaN作為後端能障層時，鋁含量可由TMAl流量/TMAl流量+TMGa流量之氣態比例來控制。
舉例來說，在AlGaN漸變成長(graded growth)中，在10分鐘的成長時間內，TMAl流量可從每分鐘0.7毫升降低至每分鐘0毫升，而TMGa流量則可從每分鐘0毫升提升至每分鐘1.8毫升，且以線性方式調整溫度。
．通道層磊晶成長
直接加於成核層或是超晶格磊晶層之上的GaN通道層成長，將在接下來的篇幅作說明。
通道層最好在成長成核層同一個反應爐裡成長，但非必要。
使用在GaN通道磊晶層成長的前導物可為三甲基鎵(trimethylgallium)/TMG/Ga(CH3)3和氨/NH3，舉例來說，TMGa前導物流量可為每分鐘2公升和每分鐘1.8毫升，而乘載氣體通過TMGa起泡器之流量(如H2)可為每分鐘18毫升。
前導物氣流可由至少一個的流量控制器所控制，該控制器可設於前導物容器和反應器之間，所有的前導物可由乘載氣體(H2、N2、Ar)運送至反應爐，在成長GaN通道層時，反應爐溫度可約為攝氏1050度，壓力則可約為50毫巴。
當溫度和壓力皆穩定下來時，GaN通道層便可開始成長，在這樣的條件下，GaN磊晶層的成長率約為每小時400至1200奈米。
．能障層磊晶成長
在成長GaN通道層後，能障層可成長於其上；若是使用由銦組成的能障層，在開始成長該能障層之前，可先降低MOCVD爐內溫度，藉由關閉提供加熱MOCVD反應爐之電源以達降溫效果。
在此提到用來生產異質結構所使用之MOCVD反應爐，一般來說大約需要花費20分鐘使溫度降低至約攝氏800度。
舉例來說，在生產該能障層時，TMAl流量 可為每分鐘0.5毫升，TMIn流量可為每分鐘1.25毫升，而NH3則為每分鐘2公升。
當能障層的組成不含有銦，該能障層可為AlGaN磊晶層(或AlN磊晶層)，其中的鋁含量可佔15%至100%，AlGaN磊晶層的厚度則可能會在2至30奈米間，成長的溫度與壓力可與生產GaN通道層時相同。
NH3流量可與生產GaN通道層時所使用的流量相同。
．排除層磊晶成長
最後，選擇性的GaN或SiN保護層/頂蓋層可成長於上述能障層之上。
舉例來說，成長GaN頂蓋層所使用的TMGa流量可為每分鐘1.2毫升，而NH3流量可為每分鐘2公升。
再舉例，成長SiN保護層所使用的250ppm之SiH4流量可為每分鐘250毫升，而而NH3流量可為每分鐘1.0毫升。
在成長保護層時，若是使用由銦組成的能障層，MOCVD反應爐的溫度可與生長能障層時的設定相同，即約在攝氏800度左右；或者，若能障層不含有銦成分，溫度則設定在約攝氏1050度左右。
．實驗細節
X光繞射儀(X-ray Diffraction，XRD)特性分析是用高解析X光繞射儀(Philips X’Pert MRD)來量測，以λ=0.15406奈米的Cu Kα1射線來分析GaN通道層 的結晶品質，該高解析XRD系統帶有一混合式反射鏡(hybrid mirror)和三軸晶體(triple-axis crystal)，分別為主要及次要光學濾鏡，使其解析度可達~0.003°(~11 arcsec)。
GaN(002)晶格面和(102)晶格面搖擺曲線(rocking curve)的最大半高寬(FWHM)是在對稱(symmetric)和偏折(skew)繞射幾何(diffraction geometry)下進行量測。
異質結構的表面形貌是使用原子力顯微鏡(Atomoic Force Microcscopy，AFM)進行量測，AFM系統(Veeco Dimension 3100)設定在輕敲模式下(tapping mode)，該系統允許空間解析度在直向與橫向方面分別介於0.3至1Å間和1至5奈米間，系統背景雜訊和在此研究案例中所使用的5至10奈米的曲度(curvature)端點半徑會限制顯微鏡的解析度。
異質結構的表面構型(surface topography)是使用光學顯微鏡(optical microscopy，OM)進行分析，利用Nomarski繞射干擾對比(Nomarski diffraction interference contrast)來做量測，拍攝照片使用x400之總放大率。
使用XRD、AFM、OM做特性分析皆為移位處理。
．異質結構的特性分析結果
在圖3a和4a之在異質結構上的GaN通道層 光學顯微鏡(OM)圖，分別顯示以現有技術製成(圖3a)，和以此發明揭露之方法製成(圖4a)。
兩個樣本的GaN的通道層厚度皆為0.3微米，且皆使用SiC基板。
該OM圖顯示了在大規模區域下的表面形貌，深色斑點部份即為結構缺陷，如凹坑(pits)及孔洞(voids)。
當比較圖3a和4a時，可看到此發明揭露之方法所製的圖4a中GaN通道層明顯地含有較少的結構缺陷，意即拿現有技術生產的異質結構GaN通道層相比，此發明方法改善了其表面形貌。
在圖3b和4b中的GaN通道層AFM圖，分別顯示使用以現有技術製成，和以此發明揭露之方法製成。
AFM圖顯示在3x3微米區域範圍下的表面形貌，圖3b顯示由現有技術方法所製成於異質結構上的GaN通道層，其表面明顯地有高密度結構缺陷，如凹坑及孔洞。
由此發明方法產生之異質結構上的GaN通道層，與使用現有技術所生產的GaN通道層相比，其表面形貌有很大的進步，並且缺陷密度明顯的降低。
在圖4a、圖4b之GaN通道層晶格面之搖擺曲線上，也可看到顯著進步的結晶性；圖4a和4b之搖擺曲線晶格面(002)最大半高寬約為88角秒，搖擺曲線晶格面(102)最大半高寬為255角秒，這些數值可拿來與圖3a和3b之GaN通道層的數值相比，其搖擺曲線晶格面(002)最大半 高寬約為515角秒，而搖擺曲線晶格面(102)最大半高寬為536角秒。
圖5a和5b為在SiC基板上之GaN磊晶層交互空間地圖(rlu為交互晶格單位)，圖5a為放鬆之AlN成核層，而圖5b為假晶性(完全形變)AlN成核層；此研究方法可生產出假晶性(完全形變)高結晶AlN成核層，而非對稱的AlN成核層反射將沿著x軸對齊碳化矽(SiC)基板的非對稱反射，見圖5b；而GaN通道層在圖5a與5b兩圖中皆為放鬆狀態。
1:異質結構
11:SiC基板
12:成核層
13、16:能障層
14:GaN通道層
15:排除層
17:保護層/頂蓋層

Claims (14)

  1. 一種用於高速載子電晶體(high electron mobility transistor，HEMT)之異質結構，包含：一碳化矽(SiC)基板，一種InxAlyGa1-x-yN成核層，形成於該碳化矽(SiC)基板上，其中x=0-1且y=0-1，較佳為x<0.05且y>0.50，與一種氮化鎵(GaN)通道層，係直接形成於該InxAlyGa1-x-yN成核層上，或是與一或多層不會影響該異質結構的功用之額外層形成於該InxAlyGa1-x-yN成核層上，其特徵為該氮化鎵(GaN)通道層之厚度為50奈米至500奈米，該異質結構不包含該碳化矽(SiC)基板之厚度的總厚度小於1微米；該InxAlyGa1-x-yN成核層為完全形變(strained)；該氮化鎵(GaN)通道層的搖擺曲線晶格面(002)[rocking curve with a(002)peak]最大半高寬(FMHW)低於300角秒(arcsec)，搖擺曲線晶格面(102)[rocking curve with a(102)peak]最大半高寬(FMHW)低於400角秒，是以X光繞射(XRD)來做測量，與經原子力顯微鏡(atomic force microscopy，AFM)量測，該異質結構之該氮化鎵(GaN)通道層的表面呈現一原子梯流動形貌(atomic step-flow morphology)，其在大於10x10微米平方的掃描範圍下(over a 10 x 10μm2 scan area)，粗糙值(rms roughness)低於1.8奈米，或是在超過3x3微米平方的掃描範圍下(over a 3 x 3μm2 scan area)，粗糙值(rms roughness)低於1奈米。
  2. 如請求項1之異質結構，其中該InxAlyGa1-x-yN成核層擁有均質或有變化的鋁含量。
  3. 如請求項1之異質結構，其包含一超晶格，該超晶格其Alx1Ga1-x1N層和Alx2Ga1-x2N層擁有週期性的結構，其中x1>x2，又或包含一種Inx5Aly5Ga1-x5-y5N後端能障層(back barrier layer)，其係形成於該InxAlyGa1-x-yN成核層和該氮化鎵(GaN)通道層之間。
  4. 如請求項1之異質結構，其更包含一形成在該氮化鎵(GaN)通道層上或一排除層(exclusion layer)上的能障層，如Inx3Aly3Ga1-x3-y3N能障層，其中0
    Figure 107124935-A0305-02-0032-54
    x3
    Figure 107124935-A0305-02-0032-57
    0.20，且0.15
    Figure 107124935-A0305-02-0032-59
    y3
    Figure 107124935-A0305-02-0032-60
    1，或Alx4Ga1-x4N能障層，其中0.15
    Figure 107124935-A0305-02-0032-61
    x4
    Figure 107124935-A0305-02-0032-63
    1。
  5. 如請求項4之異質結構，其中該異質結構更包含一種氮化鋁(AlN)排除層，該排除層介於該氮化鎵(GaN)通道層與該能障層間。
  6. 如請求項5之異質結構，更包含一種氮化矽(SiN)或氮化鎵(GaN)保護層(passivation layer)，其形成在該能障層上。
  7. 如請求項1之異質結構，其中該異質結構之總厚度小於0.8微米，較佳小於0.6微米。
  8. 如請求項1之異質結構，其中在該氮化 鎵(GaN)通道層中非刻意掺入之碳濃度少於1E+17cm-2。
  9. 一種用於高速載子電晶體(high electron mobility transistor，HEMT)之異質結構生產方法，其係使用金屬有機化學氣相沉積法(metal organic chemical vapor deposition，MOCVD)，包含：提供一種碳化矽(SiC)基板，提供一InxAlyGa1-x-yN成核層於該碳化矽(SiC)基板上，其中x=0-1且y=0-1，提供一種氮化鎵(GaN)通道層，其係直接形成於該InxAlyGa1-x-yN成核層上，或是與一或多層不會影響該異質結構的功用之額外層形成於該InxAlyGa1-x-yN成核層上，其中成長該InxAlyGa1-x-yN成核層與該氮化鎵(GaN)通道層時的壓力為20至200毫巴，成長該InxAlyGa1-x-yN成核層時的溫度為攝氏900度至1200度，成長該氮化鎵(GaN)通道層時的溫度為攝氏1000度至1150度，該InxAlyGa1-x-yN成核層厚度為2至200奈米，其特徵為該氮化鎵(GaN)通道層厚度為50至500奈米；該異質結構不包含該碳化矽(SiC)基板之厚度的總厚度小於1微米；該InxAlyGa1-x-yN成核層為完全形變(strained)。
  10. 如請求項9之用於高速載子電晶體(high electron mobility transistor，HEMT)之異質結構生產方法，其再包含一步驟來提供一形成於該氮化鎵(GaN)通道層上的能障層，如Inx3Aly3Ga1-x3-y3N能障層，其中0
    Figure 107124935-A0305-02-0034-64
    x3
    Figure 107124935-A0305-02-0034-66
    0.20，且0.15
    Figure 107124935-A0305-02-0034-67
    y3
    Figure 107124935-A0305-02-0034-69
    1；或Alx4Ga1-x4N能障層，其中0.15
    Figure 107124935-A0305-02-0034-70
    x4
    Figure 107124935-A0305-02-0034-71
    1。
  11. 如請求項10之用於高速載子電晶體(high electron mobility transistor，HEMT)之異質結構生產方法，其再包含一步驟來提供氮化鋁鎵(AlGaN)排除層於該能障層與該氮化鎵(GaN)通道層之間，其中鋁含量為40%至80%。
  12. 如請求項10之用於高速載子電晶體(high electron mobility transistor，HEMT)之異質結構生產方法，其再包含一步驟來提供一種氮化矽(SiN)或氮化鎵(GaN)之保護層於該能障層上。
  13. 一種生產HEMT元件之方法，其包含以下步驟：經由如請求項12之方法來提供一異質結構；以及提供一源極(source contact)、閘極(gate contact)、汲極(drain contact)於所述保護層上。
  14. 如請求項13之方法，其再包含了一步驟來提供一絕緣層(insulating layer)，該絕緣層位於該保護層與該閘極之間。
TW107124935A 2017-07-20 2018-07-19 用於高電子遷移率電晶體之異質結構及其製造方法 TWI786156B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
??PCT/EP2017/068300 2017-07-20
PCT/EP2017/068300 WO2019015754A1 (en) 2017-07-20 2017-07-20 ELECTRON HIGH MOBILITY TRANSISTOR HETERROSTRUCTURE AND METHOD FOR PRODUCING THE SAME
WOPCT/EP2017/068300 2017-07-20

Publications (2)

Publication Number Publication Date
TW201919238A TW201919238A (zh) 2019-05-16
TWI786156B true TWI786156B (zh) 2022-12-11

Family

ID=59523080

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107124935A TWI786156B (zh) 2017-07-20 2018-07-19 用於高電子遷移率電晶體之異質結構及其製造方法

Country Status (7)

Country Link
US (2) US12002881B2 (zh)
EP (1) EP3655989A1 (zh)
JP (1) JP7039684B2 (zh)
KR (1) KR102330907B1 (zh)
CN (1) CN111164733B (zh)
TW (1) TWI786156B (zh)
WO (1) WO2019015754A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3905335A1 (en) * 2020-04-28 2021-11-03 Infineon Technologies AG Group iii nitride-based transistor device
CN111834454A (zh) * 2020-06-08 2020-10-27 西安电子科技大学 一种具有自对准源漏电极的氮化镓晶体管及其制备方法
WO2023070428A1 (zh) * 2021-10-28 2023-05-04 华为技术有限公司 集成电路、其制备方法、功率放大器及电子设备

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100289029A1 (en) * 2009-05-12 2010-11-18 Ngk Insulators, Ltd. Epitaxial substrate for semiconductor device, semiconductor device, and method of manufacturing epitaxial substrate for semiconductor device
US20110186855A1 (en) * 2010-01-30 2011-08-04 Jamal Ramdani Enhancement-Mode GaN MOSFET with Low Leakage Current and Improved Reliability
TW201340335A (zh) * 2012-03-16 2013-10-01 Richtek Technology Corp 蕭特基位障二極體及其製造方法
US20150069407A1 (en) * 2012-04-26 2015-03-12 Sharp Kabushiki Kaisha Group iii nitride semiconductor multilayer substrate and group iii nitride semiconductor field effect transistor
WO2016110332A1 (en) * 2015-01-09 2016-07-14 Swegan Ab Semiconductor device structure and methods of its production
US20170179271A1 (en) * 2015-12-21 2017-06-22 Toshiba Corporation High electron mobility transistor (hemt)

Family Cites Families (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6958093B2 (en) * 1994-01-27 2005-10-25 Cree, Inc. Free-standing (Al, Ga, In)N and parting method for forming same
US6440823B1 (en) * 1994-01-27 2002-08-27 Advanced Technology Materials, Inc. Low defect density (Ga, Al, In)N and HVPE process for making same
US5679152A (en) * 1994-01-27 1997-10-21 Advanced Technology Materials, Inc. Method of making a single crystals Ga*N article
US6533874B1 (en) * 1996-12-03 2003-03-18 Advanced Technology Materials, Inc. GaN-based devices using thick (Ga, Al, In)N base layers
US6596079B1 (en) * 2000-03-13 2003-07-22 Advanced Technology Materials, Inc. III-V nitride substrate boule and method of making and using the same
JP2005167275A (ja) 2000-12-07 2005-06-23 Ngk Insulators Ltd 半導体素子
JP3836697B2 (ja) * 2000-12-07 2006-10-25 日本碍子株式会社 半導体素子
AU2003259125A1 (en) * 2002-12-16 2004-07-29 The Regents Of The University Of California Growth of reduced dislocation density non-polar gallium nitride by hydride vapor phase epitaxy
JP4823466B2 (ja) * 2002-12-18 2011-11-24 日本碍子株式会社 エピタキシャル成長用基板および半導体素子
JP2006032911A (ja) * 2004-06-15 2006-02-02 Ngk Insulators Ltd 半導体積層構造、半導体素子およびｈｅｍｔ素子
JP4712450B2 (ja) * 2004-06-29 2011-06-29 日本碍子株式会社 ＡｌＮ結晶の表面平坦性改善方法
TW200610150A (en) * 2004-08-30 2006-03-16 Kyocera Corp Sapphire baseplate, epitaxial substrate and semiconductor device
TWI377602B (en) * 2005-05-31 2012-11-21 Japan Science & Tech Agency Growth of planar non-polar {1-100} m-plane gallium nitride with metalorganic chemical vapor deposition (mocvd)
US20070018198A1 (en) * 2005-07-20 2007-01-25 Brandes George R High electron mobility electronic device structures comprising native substrates and methods for making the same
JP2009519202A (ja) * 2005-12-12 2009-05-14 キーマ テクノロジーズ， インク． Ｉｉｉ族窒化物製品及び同製品の作製方法
KR20090018106A (ko) * 2006-05-09 2009-02-19 더 리전츠 오브 더 유니버시티 오브 캘리포니아 비극성 및 준극성 (ａｌ, ｇａ, ｉｎ)ｎ을 위한 인-시츄 결함 감소 기술
JP5241098B2 (ja) 2006-12-28 2013-07-17 キヤノン株式会社 画像形成方法
JP2008205221A (ja) * 2007-02-20 2008-09-04 Furukawa Electric Co Ltd:The 半導体素子
US7727874B2 (en) * 2007-09-14 2010-06-01 Kyma Technologies, Inc. Non-polar and semi-polar GaN substrates, devices, and methods for making them
US8673074B2 (en) * 2008-07-16 2014-03-18 Ostendo Technologies, Inc. Growth of planar non-polar {1 -1 0 0} M-plane and semi-polar {1 1 -2 2} gallium nitride with hydride vapor phase epitaxy (HVPE)
JP5465469B2 (ja) * 2008-09-04 2014-04-09 日本碍子株式会社 エピタキシャル基板、半導体デバイス基板、およびｈｅｍｔ素子
US9564320B2 (en) * 2010-06-18 2017-02-07 Soraa, Inc. Large area nitride crystal and method for making it
KR20120032329A (ko) * 2010-09-28 2012-04-05 삼성전자주식회사 반도체 소자
JP5841726B2 (ja) * 2011-01-25 2016-01-13 国立大学法人東北大学 窒化ガリウム系半導体装置の製造方法
US9236530B2 (en) * 2011-04-01 2016-01-12 Soraa, Inc. Miscut bulk substrates
US8778783B2 (en) * 2011-05-20 2014-07-15 Applied Materials, Inc. Methods for improved growth of group III nitride buffer layers
JP5903818B2 (ja) 2011-09-26 2016-04-13 富士通株式会社 化合物半導体装置及びその製造方法
US9543391B2 (en) * 2011-10-19 2017-01-10 Samsung Electronics Co., Ltd. High electron mobility transistor having reduced threshold voltage variation and method of manufacturing the same
GR1008013B (el) * 2012-04-25 2013-10-22 Ιδρυμα Τεχνολογιας Και Ερευνας (Ιτε), Μεθοδος ετεροεπιταξιακης αναπτυξης ιιι-νιτριδιων, πολικοτητας μετωπου-μεταλλου ιιι, πανω σε υποστρωματα αδαμαντα
US9396933B2 (en) * 2012-04-26 2016-07-19 Applied Materials, Inc. PVD buffer layers for LED fabrication
US8728938B2 (en) * 2012-06-13 2014-05-20 Ostendo Technologies, Inc. Method for substrate pretreatment to achieve high-quality III-nitride epitaxy
JP5465294B2 (ja) 2012-08-31 2014-04-09 富士通株式会社 半導体エピタキシャル基板、およびその製造方法
WO2014057748A1 (ja) * 2012-10-12 2014-04-17 住友電気工業株式会社 Ｉｉｉ族窒化物複合基板およびその製造方法、ならびにｉｉｉ族窒化物半導体デバイスの製造方法
US9978904B2 (en) * 2012-10-16 2018-05-22 Soraa, Inc. Indium gallium nitride light emitting devices
US9923063B2 (en) * 2013-02-18 2018-03-20 Sumitomo Electric Industries, Ltd. Group III nitride composite substrate and method for manufacturing the same, laminated group III nitride composite substrate, and group III nitride semiconductor device and method for manufacturing the same
KR102111459B1 (ko) 2013-06-25 2020-05-15 엘지전자 주식회사 질화물 반도체 소자 및 그 제조 방법
JP5818853B2 (ja) * 2013-10-15 2015-11-18 株式会社トクヤマ ｎ型窒化アルミニウム単結晶基板を用いた縦型窒化物半導体デバイス
JP2015192026A (ja) * 2014-03-28 2015-11-02 住友電気工業株式会社 半導体装置の製造方法
CN106233429B (zh) * 2014-04-16 2019-06-18 耶鲁大学 获得平坦的半极性氮化镓表面的方法
JP2016004948A (ja) 2014-06-18 2016-01-12 株式会社東芝 半導体装置
US9653554B2 (en) * 2014-07-21 2017-05-16 Soraa, Inc. Reusable nitride wafer, method of making, and use thereof
WO2016130795A1 (en) * 2015-02-12 2016-08-18 Massachusetts Institute Of Technology Methods and apparatus for variable selectivity atomic layer etching
EP3267497A4 (en) * 2015-03-06 2018-10-10 Stanley Electric Co., Ltd. Group iii nitride laminate and light emitting element comprising said laminate
EP3278366A1 (en) 2015-03-31 2018-02-07 Swegan AB Heterostructure and method of its production
JP2016207748A (ja) * 2015-04-17 2016-12-08 住友電気工業株式会社 半導体装置の製造方法および半導体装置
US10529561B2 (en) * 2015-12-28 2020-01-07 Texas Instruments Incorporated Method of fabricating non-etch gas cooled epitaxial stack for group IIIA-N devices
US9728610B1 (en) * 2016-02-05 2017-08-08 Infineon Technologies Americas Corp. Semiconductor component with a multi-layered nucleation body
EP3464689A4 (en) * 2016-05-26 2020-07-22 Robbie Jorgenson SYSTEM AND METHOD FOR GROWING GROUP IIIA NITRIDE

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100289029A1 (en) * 2009-05-12 2010-11-18 Ngk Insulators, Ltd. Epitaxial substrate for semiconductor device, semiconductor device, and method of manufacturing epitaxial substrate for semiconductor device
US20110186855A1 (en) * 2010-01-30 2011-08-04 Jamal Ramdani Enhancement-Mode GaN MOSFET with Low Leakage Current and Improved Reliability
TW201340335A (zh) * 2012-03-16 2013-10-01 Richtek Technology Corp 蕭特基位障二極體及其製造方法
US20150069407A1 (en) * 2012-04-26 2015-03-12 Sharp Kabushiki Kaisha Group iii nitride semiconductor multilayer substrate and group iii nitride semiconductor field effect transistor
WO2016110332A1 (en) * 2015-01-09 2016-07-14 Swegan Ab Semiconductor device structure and methods of its production
US20170179271A1 (en) * 2015-12-21 2017-06-22 Toshiba Corporation High electron mobility transistor (hemt)

Also Published As

Publication number Publication date
TW201919238A (zh) 2019-05-16
EP3655989A1 (en) 2020-05-27
JP2020530939A (ja) 2020-10-29
JP7039684B2 (ja) 2022-03-22
US12002881B2 (en) 2024-06-04
WO2019015754A1 (en) 2019-01-24
US20240304715A1 (en) 2024-09-12
US20200203521A1 (en) 2020-06-25
KR102330907B1 (ko) 2021-11-25
KR20200057698A (ko) 2020-05-26
CN111164733A (zh) 2020-05-15
CN111164733B (zh) 2024-03-19

Similar Documents

Publication Publication Date Title
EP2727133B1 (en) Method for manufacturing a thick epitaxial layer of gallium nitride on a silicon or similar substrate and layer obtained using said method
USRE49285E1 (en) Semiconductor device structure and methods of its production
US20240304715A1 (en) A heterostructure for a high electron mobility transistor and a method of producing the same
EP2842154B1 (en) Method for heteroepitaxial growth of iii metal-face polarity iii-nitrides on substrates with diamond crystal structure and iii-nitride semiconductors
Yang et al. Epitaxial growth of alpha gallium oxide thin films on sapphire substrates for electronic and optoelectronic devices: Progress and perspective
Hertkorn et al. Optimization of nucleation and buffer layer growth for improved GaN quality
JP6731584B2 (ja) 窒化物半導体装置および窒化物半導体基板
Jianchang et al. High quality AlGaN grown on a high temperature AIN template by MOCVD
CN113921608A (zh) Iii族氮化物层叠物、半导体元件和iii族氮化物层叠物的制造方法
Stoklas et al. Electron transport properties in thin InN layers grown on InAlN
Hasenöhrl et al. Growth of N-polar In-rich InAlN by metal organic chemical vapor deposition on on-and off-axis sapphire
Suresh Kumar et al. Dependence of the V/III Ratio on Indium Incorporation in InGaN Films Grown by Metalorganic Vapour Phase Epitaxy
Liang et al. Indium-surfactant-assisted epitaxial growth of semi-polar $$\left (11\overline {2} 2\right) $$ plane AlGaN films.
Zhang MOCVD growth of GaN on 200mm Si and addressing foundry compatibility issues
Hertkorn Optimization of GaN Growth Conditions for Improved Device Performance
LI MOCVD GROWTH OF GAN ON 200MM SI AND ADDRESSING FOUNDRY COMPATIBILITY ISSUES
Jain Epitaxial deposition of low-defect AlN and AlGaN films