CN113921608A - Iii族氮化物层叠物、半导体元件和iii族氮化物层叠物的制造方法 - Google Patents

Iii族氮化物层叠物、半导体元件和iii族氮化物层叠物的制造方法 Download PDF

Info

Publication number
CN113921608A
CN113921608A CN202110761500.7A CN202110761500A CN113921608A CN 113921608 A CN113921608 A CN 113921608A CN 202110761500 A CN202110761500 A CN 202110761500A CN 113921608 A CN113921608 A CN 113921608A
Authority
CN
China
Prior art keywords
layer
electron
less
group iii
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110761500.7A
Other languages
English (en)
Inventor
藤仓序章
今野泰一郎
木村健司
后藤修
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Chemical Co Ltd
Original Assignee
Ricoh Co Ltd
Sumitomo Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd, Sumitomo Chemical Co Ltd filed Critical Ricoh Co Ltd
Publication of CN113921608A publication Critical patent/CN113921608A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C30B29/406—Gallium nitride
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02516—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/207—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02598—Microstructure monocrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

一种III族氮化物层叠物、半导体元件和III族氮化物层叠物的制造方法。其课题是提高设备特性。解决手段如下：具有基底基板、设置在基底基板上且由氮化铝形成的第一层、以及设置在第一层上且由氮化镓形成的第二层，第一层的厚度大于100nm且为1μm以下，基于X射线摇摆曲线测定的(0002)衍射的半值宽度为250秒以下，基于X射线摇摆曲线测定的(10‑12)衍射的半值宽度为500秒以下。

Description

III族氮化物层叠物、半导体元件和III族氮化物层叠物的制 造方法
技术领域
本发明涉及III族氮化物层叠物、半导体元件和III族氮化物层叠物的制造方法。
背景技术
III族氮化物系的高电子迁移率晶体管(HEMT：High Electron MobilityTransistor)被广泛用作手机基站用途的功率放大器(例如专利文献1)。III族氮化物系的HEMT与以往使用的Si系设备相比，能够大幅增加可对每1个元件投入的电力。由此，能够使基站小型化，能够大幅降低设置成本。
现有技术文献
专利文献
专利文献1：日本特开2006-286741号公报
发明内容
发明要解决的问题
本发明的目的是提高设备特性。
用于解决问题的方案
根据本发明的一个方式，提供一种III族氮化物层叠物，其具有：
基底基板；
设置在前述基底基板上且由氮化铝形成的第一层；以及
设置在前述第一层上且由氮化镓形成的第二层，
前述第一层的厚度大于100nm且为1μm以下，基于X射线摇摆曲线测定的(0002)衍射的半值宽度为250秒以下，基于X射线摇摆曲线测定的(10-12)衍射的半值宽度为500秒以下。
根据本发明的其它方式，提供一种半导体元件，
其具备上述方式所述的III族氮化物层叠物所具有的前述第二层作为动作层的至少一部分。
根据本发明的其它方式，提供一种III族氮化物层叠物，其具有：
基底基板；以及
设置在前述基底基板上且由氮化铝形成的第一层，
前述第一层的厚度大于100nm且为1μm以下，基于X射线摇摆曲线测定的(0002)衍射的半值宽度为250秒以下，基于X射线摇摆曲线测定的(10-12)衍射的半值宽度为500秒以下。
根据本发明的其它方式，提供一种III族氮化物层叠物的制造方法，其具有如下工序：
在基底基板上形成由氮化铝形成的第一层的工序；
在包含氢气的气氛下进行前述第一层的热处理的工序；以及
在前述第一层上形成由氮化镓形成的第二层的工序，
在形成前述第一层的工序中，以如下方式形成前述第一层：
使前述第一层的厚度大于100nm且为1μm以下，并且，基于X射线摇摆曲线测定的(0002)衍射的半值宽度成为250秒以下，基于X射线摇摆曲线测定的(10-12)衍射的半值宽度成为500秒以下。
发明的效果
根据本发明，能够提高设备特性。
附图说明
图1是示出本发明的第一实施方式所述的III族氮化物层叠物的示意截面图。
图2是示出本发明的第一实施方式所述的半导体元件的示意截面图。
图3是示出本发明的第一实施方式所述的III族氮化物层叠物的制造方法和半导体元件的制造方法的流程图。
图4是示出本发明的第二实施方式所述的III族氮化物层叠物的示意截面图。
图5是示出实验1中AlN的(0002)衍射和(10-12)衍射各自的半值宽度相对于AlN层的厚度的图。
图6是示出实验2中GaN的(0002)衍射和(10-12)衍射各自的半值宽度满足规定条件时的AlN层的厚度和GaN层的厚度的范围的图。
图7A是示出实验3的实施例的半导体元件的示意截面图。
图7B是示出实验3的实施例的SIMS结果的图。
图8A是示出实验3的比较例1的半导体元件的示意截面图。
图8B是示出实验3的比较例1的SIMS结果的图。
图9A是示出实验3的比较例2的半导体元件的示意截面图。
图9B是示出实验3的比较例2的SIMS结果的图。
图10A是示出实验3的比较例3的半导体元件的示意截面图。
图10B是示出实验3的比较例3的SIMS结果的图。
图11A是示出以往的半导体元件中的漏电流相对于栅电压的一例的图。
图11B是示出实验3中施加应力后的缓冲泄漏电流相对于阈值电压变动的图。
图12是示出实验4中元件寿命相对于电子移动层中的GaN的(10-12)衍射的半值宽度的图。
附图标记说明
1 III族氮化物层叠物(层叠物)
2 半导体元件
10 基底基板
20 核形成层
30 电子移动层
40 电子供给层
50 覆盖层(cap layer)
具体实施方式
<本发明人等获得的见解>
首先，针对本发明人等获得的见解进行说明。
III族氮化物系的HEMT例如具有规定的基底基板、由氮化铝(AlN)形成的第一层、由氮化镓(GaN)形成的第二层、以及具有宽带隙的第三层。作为这种III族氮化物系的HEMT的设备特性，寻求例如高迁移率、元件的高可靠性、低缓冲泄漏电流。
然而，III族氮化物系的HEMT出于以下那样的理由而难以优化设备特性。
为了获得高迁移率和高可靠性，寻求降低由GaN形成的第二层的位错密度。作为其方法，可以考虑例如在由AlN形成的第一层上生长第二层的初始阶段中使第二层进行三维生长的方法。该方法中，通过在第二层的三维生长过程中使位错彼此汇集而消失。由此，能够降低第二层的位错密度。通过降低第二层的位错密度，例如能够抑制栅电极的劣化。其结果，能够实现高迁移率和高可靠性。此时，关于第二层的膜厚，包括用于使位错密度充分降低的三维生长的膜厚和其后用于使第二层平坦化的膜厚在内，需要为约1μm以上。
然而，在使上述第二层进行三维生长的方法中，在第二层的三维生长过程中，借助岛状晶体中的倾斜晶面(小面)而混入氧(O)等杂质。在第二层中混入有O的部分，O会形成n型杂质(施主)，因此，自由电子浓度在局部上升。因此，在第二层中的第一层侧的区域(即，第二层内的三维生长的区域)流通的泄漏电流(也称为缓冲泄漏电流)增大。若上述缓冲泄漏电流在将第二层的二维电子气体(2DEG：Two Dimensional Electron Gas)夹断时增大，则On/Off电流比有可能降低。此外，在缓冲泄漏电流大的情况下，对于邻接的一对元件而言，一个元件的动作也有可能对另一个元件的动作造成影响。
需要说明的是，在抑制上述第二层的三维生长而使平坦的第二层较薄地生长的情况下，无法充分降低第二层的位错密度。因此，无法充分抑制栅极泄漏(gate leak)。其结果，作为HEMT的元件的可靠性有可能降低。
另一方面，为了抑制上述缓冲泄漏电流，可以考虑在由AlN形成的第一层与由GaN形成的第二层的界面附近高浓度地掺杂会形成深能级的铁(Fe)和碳(C)等杂质的方法。
然而，该方法中，随着形成深能级的杂质发生带电和放电，夹断电压具有大的时间常数而发生变化，可能产生所谓的滞后。因此，动作电流有可能不稳定。因此，在上述缓冲泄漏电流的抑制与抑制滞后而实现的稳定动作之间，存在明显的折衷关系。
如上那样，在以往的III族氮化物系的HEMT中，作为设备特性，难以实现高迁移率、高可靠性、低缓冲泄漏电流之中的至少任一者。
本发明基于本发明人等发现的上述见解。
[本发明的实施方式的详情]
接着，以下参照附图来说明本发明的一个实施方式。需要说明的是，本发明不限定于这些例示，是由权利要求书所示出且包括在与权利要求书同等含义和范围内的所有变更。
<本发明的第一实施方式>
以下，针对本发明的第一实施方式，参照附图进行说明。
(1)III族氮化物层叠物
使用图1，针对本实施方式所述的III族氮化物层叠物(III族氮化物层叠基板)进行说明。图1是示出本实施方式所述的III族氮化物层叠物的示意截面图。
需要说明的是，以下，在具有纤锌矿结构的III族氮化物半导体等的晶体中，将<0001>轴称为“c轴”，将(0001)面称为“c面”。需要说明的是，有时将(0001)面称为“+c面(III族元素极性面)”，将(000-1)面称为“-c面(氮(N)极性面)”。此外，将<1-100>轴(例如[1-100]轴)称为“m轴”，将{1-100}面称为“m面”。此外，将<11-20>轴(例如[11-20]轴)称为“a轴”，将{11-20}面称为“a面”。
如图1所示那样，本实施方式的III族氮化物层叠物1(以下也称为“层叠物1”)例如具有基底基板10、核形成层(第一层)20、电子移动层(第二层)30和电子供给层(第三层)40。需要说明的是，层叠物1可以还具有覆盖层(第4层)50。但是，如后所述，也可以不设置覆盖层50。
(基底基板)
基底基板10例如由碳化硅(SiC)或蓝宝石(Al2O3)形成。此处，基底基板10例如为SiC基板。作为基底基板10的SiC基板的多形体(polytype)没有特别限定，例如为4H、6H或3C。此外，作为基底基板10的SiC基板优选为半绝缘性。
基底基板10具有基底面(主面)11。本实施方式中，相对于基底面11最近的低指数晶面例如为c面((0001)面、Si面)。
基底基板10的c轴相对于基底面11的法线可以以规定的偏离角发生倾斜。基底面11的偏离角的大小例如优选大于0°且为1°以下、更优选大于0°且为0.1°以下。基底面11的偏离角可以在上述范围内在面内具有分布。此外，基底面11的偏离角的倾斜方向(偏离方向)没有限定，例如可以为a轴方向，或者也可以为m轴方向。
基底基板10例如为了提高制造半导体元件时的生产率而优选具有大面积。具体而言，基底基板10的直径例如为2英寸(50.8mm)以上，优选为4英寸(100mm)以上，更优选为6英寸(150mm)以上。
基底基板10的厚度没有特别限定，依赖于基底基板10的直径。具体而言，直径2英寸的基底基板10的厚度例如为300μm以上且500μm以下(典型而言，为430μm)，直径4英寸的基底基板10的厚度例如为400μm以上且1000μm以下(典型而言，为500μm)，直径6英寸的基底基板10的厚度例如为400μm以上且1500μm以下(典型而言，为600μm)。
此外，利用原子力显微镜(AFM)对基底基板10的基底面11的5μm见方区域进行测定而得的均方根粗糙度RMS例如为1nm以下、优选为0.5nm以下。
(核形成层)
核形成层20例如以生成用于使后述电子移动层30生长的晶核的方式构成。具体而言，核形成层20例如由AlN形成。此外，核形成层20例如设置在基底基板10上。核形成层20例如通过使AlN的单晶在基底基板10的基底面11上进行异质外延生长来形成。
核形成层20具有主面21。此处提及的“主面21”是指表面侧的面(后述主面31和主面41也与上述同样地是指表面侧的面)。本实施方式中，核形成层20在由基底基板10的c面形成的基底面11上外延生长，因此，相对于核形成层20的主面21最近的低指数晶面例如为c面((0001)面、Al面)。
核形成层20的厚度例如大于100nm且为1μm以下。在现有技术中，作为核形成层20的AlN层的厚度设为100nm以下。因此，杂质有可能从基底基板10通过核形成层20而向后述电子移动层30扩散。具体而言，使用SiC基板作为基底基板10时，Si从SiC基板向电子移动层30的扩散是不可避免的。因此，在现有技术中，即便在不进行电子移动层30的三维生长的情况下，只要未在由AlN形成的核形成层20与由GaN形成的电子移动层30的界面附近以高浓度掺杂会形成深能级的铁(Fe)和碳(C)等杂质，就存在无法抑制缓冲泄漏的课题。与此相对，本实施方式中，通过将核形成层20的厚度设为大于100nm，能够抑制杂质从基底基板10通过核形成层20向电子移动层30的扩散。具体而言，在基底基板10为SiC基板的情况下，能够抑制Si从基底基板10向电子移动层30的扩散。由此，即便未在由AlN形成的核形成层20与由GaN形成的电子移动层30的界面附近以高浓度掺杂会形成深能级的Fe和C等杂质，也能够抑制缓冲泄漏。
另一方面，若核形成层20的厚度大于1μm，则主要由于核形成层20与其它层的线膨胀系数差而有可能导致层叠物1翘曲或核形成层20等产生裂纹。与此相对，本实施方式中，通过将核形成层20的厚度设为1μm以下，能够抑制由核形成层20与其它层的线膨胀系数差引起的层叠物1的翘曲和核形成层20等的裂纹。
此外，相对于应用后述制造方法而得的核形成层20的厚度来标绘基于X射线摇摆曲线测定的AlN的规定晶面衍射的半值宽度(FWHM：Full Width at Half Maximum)时，AlN的X射线衍射半值宽度示出向下凸起的倾向。因此，若核形成层20的厚度为100nm以下，则AlN的X射线衍射半值宽度会变大。与此相对，本实施方式中，通过将核形成层20的厚度设为大于100nm，能够抑制AlN的X射线衍射半值宽度的增大。即，能够抑制核形成层20的结晶性的降低。
进而，核形成层20的厚度例如优选为200nm以上且700nm以下、更优选为300nm以上且500nm以下。通过将核形成层20的厚度设为上述范围内，能够进一步减小AlN的X射线衍射半值宽度。即，能够提高核形成层20的结晶性。
具体而言，核形成层20例如厚度大于100nm且为1μm以下时，基于X射线摇摆曲线测定的AlN的(0002)衍射的半值宽度为250秒以下，基于X射线摇摆曲线测定的AlN的(10-12)衍射的半值宽度为500秒以下。
此外，核形成层20例如厚度为200nm以上且700nm以下时，基于X射线摇摆曲线测定的AlN的(0002)衍射的半值宽度为200秒以下，基于X射线摇摆曲线测定的AlN的(10-12)衍射的半值宽度为400秒以下。
进而，核形成层20例如厚度为300nm以上且500nm以下时，基于X射线摇摆曲线测定的(0002)衍射的半值宽度为180秒以下，基于X射线摇摆曲线测定的(10-12)衍射的半值宽度为380秒以下。
像这样，通过提高核形成层20的结晶性，即便不在电子移动层30的生长时导入三维生长，也能够提高在核形成层20上形成的后述电子移动层30的结晶性。
例如，如本实施方式那样地使用HVPE法等高品质地形成该核形成层20时，核形成层20在沿着基底面11的方向(例如a轴方向)上具有应变。核形成层20的a轴方向的应变量例如依赖于基底基板10与核形成层20的线膨胀系数之差(以及晶格常数之差)。
需要说明的是，此处提及的“a轴方向的应变量”是指：例如构成规定层的晶体的a轴长(a轴方向的晶格常数)与无应变的块状晶体的a轴长相比发生变化的比例。应变量为正值时，是指晶体具有拉伸应变，应变量为负值时，是指晶体具有压缩应变。
核形成层20的a轴方向的应变量ε1(％)例如通过以下的式(1)来求出。
ε1＝(a1-aAlN)/aAlN×100···(1)
其中，a1为构成核形成层20的AlN晶体的a轴长，aAlN为无应变的块状AlN晶体的a轴长。
需要说明的是，核形成层20的a轴方向的应变量ε1(％)可通过例如以下的步骤来求出。首先，通过X射线衍射测定(2θ-ω扫描)来测定核形成层20的(0002)面的衍射角，求出核形成层20的c轴长(c轴方向的晶格常数)、c1。核形成层20的c轴长c1与AlN的泊松比ν与核形成层20的a轴方向的应变量ε1满足以下的式(2)。
(c1-cAlN)/cAlN＝-2ν/(1-ν)×ε1···(2)
AlN的泊松比ν设为0.2，因此，通过以下的式(3)，基于c轴长c1的变化，能够求出核形成层20的a轴方向的应变量ε1。
ε1＝-2(c1-cAlN)/cAlN···(3)
具体而言，本实施方式的基底基板10由SiC形成时，(室温27℃下的)核形成层20的a轴方向的应变量ε1(％)例如为+0.1％以上且+0.5％以下。需要说明的是，由于应变量为正值，因此意味着构成核形成层20的AlN晶体具有拉伸应变。
(电子移动层)
电子移动层30例如如后所述，以在位于电子供给层40侧的区域生成二维电子气体(2DEG)、在使半导体元件2驱动时电子能够移动的方式构成。具体而言，电子移动层30例如由GaN形成。此外，电子移动层30例如设置在核形成层20上。电子移动层30例如通过使GaN的单晶在核形成层20的主面21上进行异质外延生长来形成。
电子移动层30例如具有主面31。本实施方式中，相对于电子移动层30的主面31最近的低指数晶面例如为c面((0001)面、Ga面)。
本实施方式中，电子移动层30的厚度例如小于1μm。若电子移动层30的厚度为1μm以上，则主要由于电子移动层30与其它层的线膨胀系数之差而有可能导致层叠物1发生翘曲。因此，在光刻时有可能产生图案不良。此外，构成电子移动层30的GaN自身是如现有技术那样只要不掺杂Fe或C就略微具有导电性的材料。因此，如电子移动层30的厚度为1μm以上的情况那样，若不必要地增加电子移动层30的厚度，则有可能增加缓冲泄漏电流。与此相对，本实施方式中，通过将电子移动层30的厚度设为小于1μm，能够抑制由电子移动层30与其它层的线膨胀系数之差引起的层叠物1的翘曲。由此，能够提高光刻精度。此外，本实施方式中，通过将电子移动层30的厚度设为小于1μm，能够抑制由构成电子移动层30的GaN自身的略微导电性引起的缓冲泄漏电流。
需要说明的是，电子移动层30的厚度的下限值没有限定。其中，从使电子移动层30生成规定的2DEG的观点出发，电子移动层30的厚度例如优选为100nm以上。
本实施方式中，通过提高核形成层20的结晶性，并在后述热处理工序S30中向核形成层20的主面21导入点缺陷，能够缓和使电子移动层30在核形成层20上生长时的电子移动层30的应变。其结果，本实施方式中，即便不使电子移动层30进行三维生长，也能够生长出高品质的电子移动层30。
此处，核形成层20为AlN且电子移动层30为GaN时，在它们之间产生大的晶格失配(约为2.5％)，由此产生应变(晶格应变)。因此，在电子移动层30生长时，通常由位错的导入导致的晶格应变的缓和是不可避免的。
以往，使GaN层进行三维生长而得到高品质的GaN时，通过三维生长而使在GaN/AlN界面产生的位错相互汇集(通过所谓的对湮灭)，能够将到达GaN层上部的贯穿位错密度降低至108cm-2左右。此时得到的GaN层在生长中因位错的导入而使晶格应变得以缓和，因此为近似无应变的状态，与此相对，该GaN层在室温下呈现具有由生长后的降温时产生的热膨胀系数之差引起的应变(热应变)的状态。
另一方面，以往在不进行GaN层的三维生长的情况下，在AlN层上生长GaN层时，向GaN层中导入位错，晶格应变得以缓和，因此，GaN层呈现无应变的状态。此时的GaN层的位错密度在GaN的生长厚度增大的同时，因上述对湮灭而缓缓减少。然而，此时的位错密度的减少程度与使GaN层进行三维生长的情况相比显著低。具体而言，GaN层厚度为1～2μm左右时，有109～1010cm-2左右的位错会残留在GaN层表面。此时得到的GaN层也在生长中因位错的导入而使晶格应变得以缓和，为近似无应变的状态。另一方面，该GaN层在室温下可能呈现具有由生长后的降温时产生的热膨胀系数之差引起的热应变的状态，但该GaN层具有较多的位错，因此，一部分热应变因这些位错的效果而得以缓和，残留应变变得较小。
与此相对，本实施方式中，通过在提高由AlN形成的核形成层20的结晶性的同时，在后述热处理工序S30中向核形成层20的主面21导入点缺陷，从而能够抑制由GaN形成的电子移动层30在生长中发生晶格应变。由此，能够抑制电子移动层30/核形成层20的界面(即，GaN/AlN界面)处的位错的产生自身。其结果，尽管生长中的电子移动层30的晶格应变受到抑制，但仍然能够如后所述地使电子移动层30的位错密度为5×108cm-2以下。需要说明的是，此时得到的电子移动层30在生长中是抑制位错产生且接近无应变的状态，与此相对，在室温下呈现具有由生长后的降温时产生的热膨胀系数差引起的热应变的状态。
需要说明的是，电子移动层30的a轴方向的应变量ε2(％)例如由以下的式(4)求出。
ε2＝(a2-aGaN)/aGaN×100···(4)
其中，a2为构成电子移动层30的GaN晶体的a轴长，aGaN为无应变的块状GaN晶体的a轴长。
本实施方式的基底基板10由SiC形成时，(室温27℃下的)电子移动层30的a轴方向的应变量ε2(％)例如为+0.05％以上且+0.3％以下。
本实施方式中，通过缓和使电子移动层30在高品质的核形成层20上生长时的电子移动层30的晶格应变，从而电子移动层30即便薄也具有高结晶性。具体而言，即便电子移动层30的厚度在上述范围内，电子移动层30的例如基于X射线摇摆曲线测定的GaN的(0002)衍射的半值宽度也为200秒以下、优选为150秒以下，基于X射线摇摆曲线测定的GaN的(10-12)衍射的半值宽度也为400秒以下、优选为300秒以下、更优选为200秒以下、进一步优选为150秒以下。
本实施方式中，通过缓和使电子移动层30在高品质的核形成层20上生长时的电子移动层30的晶格应变，即便不使电子移动层30进行三维生长且不使其较厚地生长，也会如上所述那样使电子移动层30的位错密度降低。具体而言，即便电子移动层30的厚度在上述范围内，电子移动层30的主面31的位错密度例如也为5×108cm-2以下、优选小于1×108cm-2、更优选为7×107cm-2以下。由此，能够降低驱动半导体元件2时的栅极泄漏。需要说明的是，电子移动层30的主面31的位错密度可通过例如多光子激发显微镜等进行测定。
需要说明的是，由于采用不进行三维生长的方法，因此，可以认为电子移动层30的主面31的位错密度的下限值例如为1×107cm-2。
本实施方式中，通过后述制造方法，不使电子移动层30进行三维生长，而是使其进行c面生长(横向生长)，由此抑制O等杂质经由除c面之外的小面的混入。具体而言，电子移动层30中的O浓度例如遍及电子移动层30整体地为1×1016cm-3以下。像这样，通过在电子移动层30中抑制成为n型杂质(施主)的O的混入，能够抑制电子移动层30中的自由电子浓度的上升。
本实施方式中，基底基板10为SiC基板时，通过使核形成层20的厚度大于100nm，从而抑制Si从基底基板10向电子移动层30的扩散。具体而言，电子移动层30中的Si浓度例如遍及电子移动层30整体地为1×1016cm-3以下。像这样，通过在电子移动层30中抑制成为n型杂质(施主)的Si的混入，能够抑制电子移动层30中的自由电子浓度的上升。
本实施方式中，如上所述，通过在电子移动层30中抑制成为n型杂质的Si和O的混入，从而无需向电子移动层30中以高浓度掺杂会形成深能级的Fe和C等杂质。具体而言，电子移动层30中的Fe浓度和C浓度分别为例如1×1016cm-3以下。由此，在半导体元件2的驱动时，能够抑制会形成深能级的杂质的带电和放电。
本实施方式中，利用后述制造方法，通过使电子移动层30进行横向生长，从而使电子移动层30具有良好的表面平坦性。具体而言，利用原子力显微镜(AFM)对电子移动层30的主面31的5μm见方区域进行测定而得的均方根粗糙度RMS例如为1nm以下、优选为0.5nm以下。
(电子供给层)
电子供给层40例如以使电子移动层30内生成2DEG的方式构成。具体而言，电子供给层40由III族氮化物形成，所述III族氮化物具有比构成电子移动层30的GaN更宽的带隙和比GaN的晶格常数更小的晶格常数。作为构成电子供给层40的III族氮化物，可列举出例如AlN、AlGaN、InAlN或AlInGaN，用AlxInyGa1-x-yN(其中，0<x≤1、0≤y<1、0<x+y≤1)的组成式表示。电子供给层40例如设置在电子移动层30上。电子供给层40例如通过使上述III族氮化物的单晶在电子移动层30的主面31上进行异质外延生长而形成。
电子供给层40具有主面41。本实施方式中，相对于电子供给层40的主面41最近的低指数晶面例如为c面((0001)面、III族元素极性面)。
电子供给层40的厚度例如为5nm以上且50nm以下、优选为10nm以上且30nm以下。若电子供给层40的厚度小于5nm，则栅极泄漏电流有可能变大。与此相对，通过将电子供给层40的厚度设为5nm以上，能够降低栅极泄漏电流。进而，通过将电子供给层40的厚度设为10nm以上，能够稳定地降低栅极泄漏电流。另一方面，若电子供给层40的厚度大于50nm，则有可能阈值电压变大、切换特性变差。与此相对，通过将电子供给层40的厚度设为50nm以下，能够将阈值电压设为规定值以下，能够提高切换特性。通过将电子供给层40的厚度设为30nm以下，能够稳定地提高切换特性。
本实施方式中，电子供给层40与电子移动层30同样地具有良好的表面平坦性。具体而言，利用原子力显微镜(AFM)对电子供给层40的主面41的5μm见方区域进行测定而得的均方根粗糙度RMS例如与电子移动层30的该均方根粗糙度RMS同等。
(覆盖层)
覆盖层50例如以在生长后的降温时抑制Ga成分或In成分自电子供给层40的主面41蒸发的方式构成。具体而言，覆盖层50例如由GaN形成。覆盖层50例如设置在电子供给层40上。覆盖层50例如可通过使GaN的单晶在电子供给层40的主面41上进行异质外延生长而形成。通过像这样在电子供给层40的主面41上形成由GaN形成的覆盖层50，例如，在电子供给层40由AlGaN形成的情况下，能够在生长后的降温时抑制Ga选择性地自AlGaN表面蒸发，能够抑制富含Al的AlGaN层的形成。
覆盖层50的厚度例如为1nm以上且10nm以下、优选为2nm以上且5nm以下。若覆盖层50的厚度小于1nm，则难以抑制Ga成分或In成分的蒸发。与此相对，通过将覆盖层50的厚度设为1nm以上、优选设为2nm以上，能够稳定地抑制Ga成分或In成分的蒸发。另一方面，若覆盖层50的厚度大于10nm，则在制作半导体元件2时，在覆盖层50内流通的电流成分变得显著，有可能阻碍设备动作。与此相对，通过将覆盖层50的厚度设为10nm以下、优选设为5nm以下，能够抑制在覆盖层50内流通的电流成分的产生。由此，能够抑制由覆盖层50引起的设备动作的阻碍。
如上述那样构成的层叠物1中，通过如上所述地减薄电子移动层30的厚度，能够减小该层叠物1的翘曲。具体而言，层叠物1的每50.8mm长度的翘曲例如为20μm以下、优选为10μm以下。由此，能够抑制由层叠物1的翘曲引起的光刻精度的降低。其结果，能够提高半导体元件2的制造成品率。
需要说明的是，层叠物1的翘曲越小越好，例如为0μm以上。
(2)半导体元件
接着，使用图2，针对本实施方式的半导体元件进行说明。图2是示出本实施方式所述的半导体元件的示意截面图。
如图2所示那样，本实施方式的半导体元件2例如使用上述层叠物1来制造，以HEMT的形式构成。具体而言，半导体元件2例如具有基底基板10、核形成层20、电子移动层30、电子供给层40、覆盖层50、栅电极61、源电极62和漏电极63。即，半导体元件2具备上述由GaN形成的电子移动层30作为动作层的至少一部分。
(电极)
栅电极61设置在电子供给层40上。栅电极61例如可以接触电子供给层40，或者，也可以隔着覆盖层50而设置在电子供给层40上。栅电极61例如由镍(Ni)与金(Au)的多层结构(Ni/Au)形成。
源电极62例如可以隔着覆盖层50而设置在电子供给层40上。源电极62配置在与栅电极61隔开规定距离的位置。源电极62例如由钛(Ti)与铝(Al)的多层结构(Ti/Al)形成。
漏电极63例如隔着覆盖层50而设置在电子供给层40上。漏电极63在隔着栅电极61的与源电极62相反的一侧配置在与栅电极61隔开规定距离的位置。漏电极63与源电极62同样地例如由Ti与Al的多层结构形成。需要说明的是，源电极62和漏电极63中，可以在Ti/Al的多层结构上层叠有Ni/Au的多层结构。
(3)III族氮化物层叠物的制造方法和半导体元件的制造方法
接着，使用图1～图3，针对本实施方式所述的III族氮化物层叠物的制造方法和半导体元件的制造方法进行说明。图3是示出本实施方式所述的III族氮化物层叠物的制造方法和半导体元件的制造方法的流程图。
本实施方式所述的半导体元件的制造方法例如具有如下工序：基底基板准备工序S10、核形成层形成工序S20、热处理工序S30、电子移动层形成工序S40、电子供给层形成工序S50、覆盖层形成工序S60和电极形成工序S70。
(S10：基底基板准备工序)
首先，准备基底基板10。作为基底基板10，例如，准备多形体4H的半绝缘性SiC基板。
(S20：核形成层形成工序)
接着，使由AlN的单晶形成的核形成层20在基底基板10的基底面11上进行异质外延生长。核形成层20的生长例如通过氢化物气相外延(HVPE：Hydride Vapor PhaseEpitaxy)法来进行。
作为III族(Al)原料气体，例如，使用一氯化铝(AlCl)气体或三氯化铝(AlCl3)气体。AlCl气体或AlCl3气体可通过向设置在HVPE装置内的金属Al上供给氯化氢(HCl)气体来生成。作为N原料气体，例如使用氨(NH3)气。也可以将这些原料气体与使用氢(H2)气、氮(N2)气或它们的混合气体得到的载气混合后再供给。
此时，本实施方式中，以提高核形成层20的结晶性的方式形成核形成层20。
例如，以如下方式形成核形成层20：使核形成层20的厚度大于100nm且为1μm以下，并且，基于X射线摇摆曲线测定的AlN的(0002)衍射的半值宽度成为250秒以下，基于X射线摇摆曲线测定的AlN的(10-12)衍射的半值宽度成为500秒以下。
优选以如下方式形成核形成层20：例如，使核形成层20的厚度为200nm以上且700nm以下，并且，基于X射线摇摆曲线测定的AlN的(0002)衍射的半值宽度成为200秒以下，基于X射线摇摆曲线测定的AlN的(10-12)衍射的半值宽度成为400秒以下。
更优选以如下方式形成核形成层20：例如，使核形成层20的厚度为300nm以上且500nm以下，并且，基于X射线摇摆曲线测定的AlN的(0002)衍射的半值宽度成为180秒以下，基于X射线摇摆曲线测定的AlN的(10-12)衍射的半值宽度成为380秒以下。
作为用于形成这种高品质的核形成层20的方法，例如控制晶体生长条件。作为晶体生长条件，例如适当控制生长温度、V/III比、生长速度和生长压力之中的至少任一者。由此，能够使高品质的核形成层20生长。需要说明的是，此处提及的“V/III比”是指V族(N)原料气体的供给量(分压)相对于III族(Al)原料气体的供给量(分压)之比。
具体而言，例如，如下那样地设定晶体生长条件。
生长温度：900℃以上且1300℃以下
V/III比：0.2以上且200以下
生长速度：0.5nm/分钟以上且3000nm/分钟以下
生长压力：0.9个大气压(atm)以上且1.3个大气压以下
此时，优选如上所述地将晶体生长时的压力(生长压力)设为大气压附近的0.9个大气压以上且1.3个大气压以下。通过将生长压力设为0.9个大气压以上，即在与使用减压生长装置时相比更高的压力下进行生长，能够使高品质的核形成层20容易地生长。另一方面，即便使生长压力大于1.3个大气压，从晶体生长的观点出发也没有不妥之处，但耐受这种高压的生长装置需要耐压结构，因此，从制造成本的观点出发，优选将生长压力设为1.3个大气压以下。
需要说明的是，此时，为了防止AlN在用于向HVPE装置的生长室内导入各种气体的气体供给管的喷嘴上的附着，可以流通HCl气体。此时，将HCl气体相对于AlCl气体或AlCl3气体的供给量的比率设为例如0.1以上且100以下。
此外，作为用于形成上述那样的高品质的核形成层20的方法，例如，可以在使核形成层20生长后，在包含N2气体的气氛下进行热处理(退火处理)。此时，例如，优选将热处理温度设为例如1400℃以上且1700℃以下。
通过如上那样地控制晶体生长条件，能够提高核形成层20的结晶性。
需要说明的是，如本实施方式那样得到的核形成层20的结晶性高时，在核形成层形成工序S20后的降温时或后述热处理工序S30后的降温时，因基底基板10与核形成层20的线膨胀系数之差而导致核形成层20产生拉伸应变。另一方面，如以往那样，核形成层20的结晶性低时，即核形成层20包含大量位错时，因位错的存在而使热应变得以缓和，因此，在室温附近残留的应变变得较小(小于+0.05％)。
(S30：热处理工序)
接着，对核形成层20进行热处理。该热处理工序S30例如在核形成层形成工序S20后不降低温度并且在同一HVPE装置的生长室内连续进行。需要说明的是，热处理工序S30也可以在核形成层形成工序S20后在别的装置中进行热处理。
本实施方式中，例如，在包含H2气体的气氛下进行核形成层20的热处理。需要说明的是，H2气体可以与N2气体、氩气(Ar气体)等非活性气体混合后再供给。
通过在包含H2气体的气氛下进行该热处理，能够对核形成层20的主面21进行改性而使得在核形成层20的主面21上生长的电子移动层30的应变得以缓和。电子移动层30的应变缓和的机理尚不明确，但例如可以考虑以下的机理。即，在热处理工序S30中，通过在气氛内包含H2气体，从而向构成核形成层20的AlN晶体中导入点缺陷。具体而言，AlN中的N原子在表面与H键合，形成NH3并脱离。因此，在AlN中形成大量的N空穴，N空穴作为原子尺寸的空穴而起作用。其结果，可以认为能够缓和在核形成层20上生长的电子移动层30的应变。
此时，优选在实质上不含NH3气体的气氛下进行核形成层20的热处理。此处提及的“实质上不含NH3气体”是指例如生长室内的NH3气体分压相对于总压力小于1％。具体而言，例如，以不向生长室内供给NH3气体的方式进行本工序。此处，在包含NH3气体的气氛下进行核形成层20的热处理时，难以向构成核形成层20的AlN晶体中充分导入点缺陷。因此，有可能无法充分缓和在核形成层20上生长的电子移动层30的应变。与此相对，本实施方式中，通过在实质上不含NH3气体的气氛下进行核形成层20的热处理，能够向构成核形成层20的AlN晶体中充分导入点缺陷。
需要说明的是，在核形成层形成工序S20后在同一HVPE装置的生长室内连续进行热处理工序S30时，在核形成层形成工序S20中导入的NH3气体有可能残留在生长室内。因此，在进行热处理工序S30之前，优选将生长室内的气体全部排出(或置换)。
需要说明的是，如上述那样，可以认为：在热处理工序S30中，AlN中的N原子在表面与H键合，形成NH3并脱离，但通过脱离而生成的NH3为极微量。因此，不会因该脱离的NH3而导致生长室内的NH3气体分压成为总压力的1％以上。
此外，此时，优选将热处理温度设为例如900℃以上且1300℃以下。若热处理温度小于900℃，则核形成层20的主面21难以被改性。与此相对，通过将热处理温度设为900℃以上，能够将核形成层20的主面21充分改性。另一方面，若热处理温度超过1300℃，则核形成层20的主面21有可能被分解。与此相对，通过将热处理温度设为1300℃以下，能够抑制核形成层20的主面21的分解。
此外，此时，优选将热处理时间设为例如10分钟以上且120分钟以下。若热处理时间小于10分钟，则核形成层20的主面21难以被改性。与此相对，通过将热处理时间设为10分钟以上，能够将核形成层20的主面21充分改性。另一方面，若热处理时间大于120分钟，则核形成层20的主面21的平坦性有可能降低。与此相对，通过将热处理时间设为120分钟以下，能够抑制核形成层20的主面21的平坦性降低。
进而，更优选将热处理时间设为例如30分钟以上且90分钟以下，最优选设为60分钟。通过像这样适当控制热处理时间，能够将核形成层20的主面21的表面状态维持平坦，且向核形成层20的主面21导入适当量的点缺陷。由此，能够更稳定地提高在核形成层20上形成的电子移动层30的结晶性。
(S40：电子移动层形成工序)
接着，使由GaN单晶形成的电子移动层30在进行了热处理的核形成层20的主面21上异质外延生长。电子移动层30的生长例如通过金属有机物气相外延(MOVPE：Metalorganic Vapor Phase Epitaxy)法来进行。
作为III族(Ga)原料气体，例如使用三甲基镓(Ga(CH3)3、TMG)气体。作为N原料气体，例如使用NH3气体。可以将这些原料气体与使用氢(H2)气体、氮(N2)气体或它们的混合气体得到的载气混合后再供给。
需要说明的是，本实施方式中，基底基板10的基底面11被由AlN形成的核形成层20覆盖。由此，能够从向MOVPE装置的成膜室内供给NH3气体开始操作。其结果，可以不事先对成膜室进行烘烤。关于这一点的效果如后所述。
本实施方式中，如上所述，通过在核形成层形成工序S20中提高核形成层20的结晶性，且在热处理工序S30中向核形成层20的主面21导入点缺陷，能够缓和使电子移动层30在核形成层20上生长时的电子移动层30的晶格应变。由此，能够减薄电子移动层30的厚度且形成结晶性高的电子移动层30。
具体而言，例如，能够以如下方式形成电子移动层30：使电子移动层30的厚度小于1μm，并且，基于X射线摇摆曲线测定的GaN的(0002)衍射的半值宽度成为200秒以下，基于X射线摇摆曲线测定的GaN的(10-12)衍射的半值宽度成为400秒以下。
此外，本实施方式中，不使电子移动层30进行三维生长，而是使其进行横向生长(二维生长)。即，在电子移动层30中，不产生除c面之外的小面，而是仅以c面作为生长面地使电子移动层30生长(层流生长)。
作为用于使电子移动层30进行横向生长的晶体生长条件，例如，适当控制生长温度、生长速度和生长压力中的至少任一者。
具体而言，使电子移动层30的生长温度高于典型的GaN的晶体生长温度，例如，设为1080℃以上且1200℃以下、优选设为1100℃以上且1150℃以下。
此外，将电子移动层形成工序S40中的生长速度例如设为10nm/分钟以上且30nm/分钟以下。
此外，将电子移动层形成工序S40中的生长压力例如设为0.01个大气压以上且0.5个大气压以下。
需要说明的是，MOVPE法中，即便不有意地导入C(碳)，来自作为III族原料的有机金属气体的C也有可能混入至生长膜中。然而，本实施方式中，通过在不使电子移动层30进行三维生长的上述条件下将电子移动层形成工序S40中的V/III比设为例如3000以上，能够使C向电子移动层30的混入为1×1016cm-3以下。
本实施方式中，如上所述，通过缓和在高品质的核形成层20上生长的电子移动层30的应变，即便不使电子移动层30进行三维生长且不较厚地生长，也能够降低电子移动层30的位错密度。具体而言，例如，能够以使电子移动层30的厚度小于1μm且电子移动层30的主面31的位错密度成为5×108cm-2以下的方式形成电子移动层30。
本实施方式中，如上所述，通过不使电子移动层30进行三维生长，而是使其进行横向生长，能够抑制O等杂质经由除c面之外的小面的混入。具体而言，例如，能够以电子移动层30中的O浓度遍及电子移动层30整体地成为1×1016cm-3以下的方式形成电子移动层30。
本实施方式中，如上所述，通过在电子移动层30中抑制成为n型杂质的O等的混入，从而不会向电子移动层30中有意掺杂形成深能级的Fe和C等杂质。具体而言，例如，能够以电子移动层30中的Fe浓度和C浓度分别成为1×1016cm-3以下的方式形成电子移动层30。
本实施方式中，如上所述，由于电子移动层30的厚度薄，因此，能够减慢生长速度，例如设为30nm/分钟以下。此处，存在生长速度越快则C向生长膜中的混入量越增加的倾向。因而，本实施方式中，通过如上所述地减缓生长速度，能够容易地获得高纯度的电子移动层30。即，即便使用MOVPE法，如上所述，也能够容易地使C浓度为1×1016cm-3以下。需要说明的是，此时，虽然生长时间略微变长，但电子移动层30的厚度薄，因此，能够抑制生产率的降低。
(S50：电子供给层形成工序)
接着，使由具有比构成电子移动层30的GaN更宽的带隙的III族氮化物的单晶形成的电子供给层40在电子移动层30的主面31上进行异质外延生长。电子供给层40的生长通过例如MOVPE法来进行。因此，该电子供给层形成工序S50优选例如在电子移动层形成工序S40之后在同一MOVPE装置的生长室内连续进行。
本实施方式中，例如，使由AlN、AlGaN、InAlN或AlInGaN的单晶形成的电子供给层40生长。
需要说明的是，作为Al原料气体，例如使用三甲基铝(Al(CH3)3、TMA)气体。作为In原料气体，例如使用三甲基铟(In(CH3)3、TMI)气体。关于其它气体，使用与电子移动层形成工序S40相同的气体。
此外，将电子供给层40的厚度例如设为5nm以上且50nm以下。
(S60：覆盖层形成工序)
接着，使由GaN形成的覆盖层50在电子供给层40的主面41上生长。
覆盖层50的生长没有特别限定，例如通过MOVPE法来进行。此时，覆盖层形成工序S60也优选自电子供给层形成工序S50起连续进行。
将覆盖层50的厚度设为例如1nm以上且10nm以下。
通过以上操作来制造本实施方式的层叠物1。
(S70：电极形成工序)
在制造层叠物1后，在电子供给层40的上方形成栅电极61、源电极62和漏电极63。
具体而言，通过依次进行抗蚀图案化、规定的金属膜形成和剥离，从而在覆盖层50上的规定区域形成由Ti/Al形成的源电极62和漏电极63。其后，在N2气氛下对层叠物1进行热处理(例如650℃、3分钟)。由此，使源电极62和漏电极63分别对覆盖层50进行欧姆接合。
接着，以俯视下栅电极61的形成区域成为开口的方式进行抗蚀图案化，以抗蚀膜作为掩膜，对栅电极61的形成区域中的覆盖层50进行蚀刻。作为覆盖层50的蚀刻方法，例如，可以使用RIE(Reactive Ion Etching)、电感耦合等离子体(Inductively CoupledPlasma)蚀刻或电化学蚀刻。
在对规定区域的覆盖层50进行蚀刻后，依次进行规定的金属膜形成和剥离，由此，在电子供给层40的上述规定区域形成栅电极61。其后，在N2气氛下对层叠物1进行热处理(例如450℃、10分钟)。
如上所述，在形成栅电极61、源电极62和漏电极63后，对层叠物1进行切割，切分成规定大小的芯片。
通过以上操作来制造本实施方式的半导体元件2。
(4)通过本实施方式而得到的效果
根据本实施方式，可获得以下所示的一个或多个效果。
(a)本实施方式中，由AlN形成的核形成层20的厚度大于100nm且为1μm以下，基于X射线摇摆曲线测定的AlN的(0002)衍射的半值宽度为250秒以下，基于X射线摇摆曲线测定的AlN的(10-12)衍射的半值宽度为500秒以下。像这样，通过提高核形成层20的结晶性，能够提高在核形成层20上形成的电子移动层30的结晶性。其结果，能够提高半导体元件2的特性。
(b)本实施方式中，通过提高核形成层20的结晶性并且在热处理工序S30中向核形成层20的主面21导入点缺陷，能够缓和在核形成层20上生长的电子移动层30的应变。即，通过使电子移动层30在结晶性高的核形成层20的主面21上生长，能够在晶体轴(c轴)一致的状态下使电子移动层30生长。进而，通过在热处理工序S30中向核形成层20的主面21导入点缺陷，能够使在核形成层20中导入了点缺陷的区域作为缓和在核形成层20与电子移动层30之间产生的应力的应力缓冲区域而发挥功能。其结果，能够缓和电子移动层30的应变。
(c)本实施方式中，通过缓和在高品质的核形成层20上生长的电子移动层30的应变，即便电子移动层30的厚度薄，也能够提高电子移动层30的结晶性。具体而言，电子移动层30的厚度小于1μm，基于X射线摇摆曲线测定的GaN的(0002)衍射的半值宽度为200秒以下，基于X射线摇摆曲线测定的GaN的(10-12)衍射的半值宽度为400秒以下。像这样，通过提高电子移动层30的结晶性，能够提高电子移动层30的迁移率，并且抑制栅电极的劣化，提高元件的可靠性。
(d)本实施方式中，通过缓和在高品质的核形成层20上生长的电子移动层30的应变，即便不使电子移动层30进行三维生长且不较厚地生长，也能够降低电子移动层30的位错密度。具体而言，即便电子移动层30的厚度在上述范围内，也能够使电子移动层30的主面31的位错密度为5×108cm-2以下。由此，能够抑制驱动半导体元件2时的栅电极的劣化。其结果，能够提高作为HEMT的半导体元件2的可靠性。
(e)本实施方式中，通过不使电子移动层30进行三维生长，而是使其进行横向生长，能够抑制O等杂质经由除c面之外的小面的混入。
具体而言，能够将电子移动层30中的O浓度遍及电子移动层30整体地设为1×1016cm-3以下。
此外，本实施方式中，通过将核形成层20的厚度设为大于100nm，能够抑制杂质从基底基板10通过核形成层20向电子移动层30的扩散。具体而言，基底基板10为SiC基板时，能够抑制Si从基底基板10向电子移动层30的扩散。由此，能够将电子移动层30中的Si浓度遍及电子移动层30整体地设为1×1016cm-3以下。
像这样，通过在电子移动层30中抑制成为n型杂质的Si和O的混入，能够抑制电子移动层30中的自由电子浓度的上升。通过抑制电子移动层30中的自由电子浓度的上升，能够抑制缓冲泄漏电流的增大。通过在夹断第二层的2DEG时抑制缓冲泄漏电流的增大，能够抑制On/Off电流比的降低。此外，通过抑制缓冲泄漏电流的增大，能够抑制元件间的泄漏电流，能够抑制邻接元件间的动作干扰。
(f)本实施方式中，通过在电子移动层30中抑制成为n型杂质的Si和O的混入，从而无需向电子移动层30中以高浓度掺杂会形成深能级的Fe和C等杂质。具体而言，电子移动层30中的Fe浓度和C浓度分别为1×1016cm-3以下。由此，能够在半导体元件2的驱动时抑制会形成深能级的杂质的带电和放电。即，能够抑制与杂质的带电和放电相伴的滞后的产生。其结果，能够使半导体元件2稳定地动作。
像这样，本实施方式中，能够兼顾缓冲泄漏电流的抑制和抑制滞后而实现的稳定动作。
(g)本实施方式中，在开始电子移动层形成工序S40时，基底基板10的基底面11被由AlN形成的核形成层20覆盖。由此，在电子移动层形成工序S40中，能够从向气相外延装置的成膜室内供给NH3气体开始操作。即，即便从供给NH3气体开始操作，也能够抑制由SiC形成的基底基板10的基底面11变质成阻碍III族氮化物的晶体生长的氮化硅(SiN)。
通过从向成膜室内供给NH3气体开始操作，能够使附着在该生长装置内的Ga变质成GaN，能够抑制该Ga的气化，抑制Ga对基底基板10的基底面11的附着。换言之，可以无需为了去除附着在生长装置内的Ga而事先对气相外延装置的成膜室进行烘烤。其结果，能够大幅缩短层叠物1的制造时间，能够显著提高层叠物1的生产率。
<本发明的第二实施方式>
接着，针对本发明的第二实施方式进行说明。
上述第一实施方式中，针对层叠物1在核形成层20上至少具有电子移动层30的情况进行了说明，但本发明不限定于该情况。如以下的本实施方式那样，可以对层叠物1的构成进行变更。
以下，仅针对与上述实施方式不同的要素进行说明，对于上述实施方式中说明过的要素实质上相同的要素标注相同的符号，并省略其说明。
(1)III族氮化物层叠物
使用图4，针对本实施方式所述的III族氮化物层叠物进行说明。图4是示出本实施方式所述的III族氮化物层叠物的示意截面图。
如图4所示那样，本实施方式的层叠物1例如具有基底基板10和核形成层20。换言之，本实施方式的层叠物1除了不具有电子移动层30、电子供给层40和覆盖层50这一点之外，与第一实施方式的层叠物1相同。
核形成层20与上述第一实施方式的核形成层20同样地具有高结晶性。即，核形成层20例如厚度大于100nm且为1μm以下，基于X射线摇摆曲线测定的AlN的(0002)衍射的半值宽度为250秒以下，基于X射线摇摆曲线测定的AlN的(10-12)衍射的半值宽度为500秒以下。
核形成层20例如具有用于形成由GaN形成的电子移动层30的主面21。对核形成层20的主面21实施例如热处理工序S30而导入点缺陷。即，核形成层20的主面21能够以电子移动层30的应变得以缓和的方式使电子移动层30生长。
即，核形成层20的主面21以即便电子移动层30的厚度薄也能够生长出结晶性高的电子移动层30的方式构成。具体而言，核形成层20的主面21例如以如下方式构成：能够以使电子移动层30的厚度小于1μm、并且基于X射线摇摆曲线测定的(0002)衍射的半值宽度成为200秒以下、基于X射线摇摆曲线测定的(10-12)衍射的半值宽度成为400秒以下的方式使电子移动层30生长。
此外，核形成层20的主面21以如下方式构成：能够以即便电子移动层30的厚度薄、其位错密度也变低的方式使电子移动层30生长。具体而言，核形成层20的主面21例如以如下方式构成：能够以使电子移动层30的厚度小于1μm、并且电子移动层30的主面31的位错密度成为5×108cm-2以下的方式使电子移动层30生长。
(2)通过本实施方式而得到的效果
本实施方式中，即便是仅具有基底基板10和核形成层20的层叠物1，也能够获得与上述第一实施方式相同的效果。例如，即便由制造仅具有基底基板10和核形成层20的层叠物1的制造商向制造半导体元件2的制造商提供该层叠物1，对于制造半导体元件2的制造商而言，也能够容易地生长出高品质的电子移动层30等。其结果，能够容易地制造设备特性良好的半导体元件2。
<其它实施方式>
以上，具体说明了本发明的实施方式。然而，本发明不限定于上述实施方式，可以在不超出其主旨的范围内进行各种变更。需要说明的是，“上述实施方式”包括第一实施方式和第二实施方式。
上述实施方式中，针对基底基板10为SiC基板的情况进行了说明，但基底基板10可以为蓝宝石基板。即便在该情况下，通过上述制造方法，也能够缓和电子移动层30的应变。但是，在该情况下，各层的应变量与上述实施方式的应变量不同。具体而言，核形成层20的a轴方向的应变量ε1(％)例如为-0.5％以上且-0.1％以下(即，压缩应变)。电子移动层30的a轴方向的应变量ε2(％)例如为-0.2％以上且+0.2％以下。
上述实施方式中，针对设置有覆盖层50的情况进行了说明，但也可以没有覆盖层50。
上述实施方式中，以覆盖层50的上表面之中除电极之外的区域什么也没有设置的方式进行了图示，但也可以以对覆盖层50的上表面之中除电极之外的区域进行覆盖的方式设置有保护膜。作为保护膜，可列举出例如氮化硅(SiN)等。
上述实施方式中，针对以电子供给层40等半导体层与栅电极61直接接触的所谓MES栅(Metal-Semiconductor)型的形式构成半导体元件2的情况进行了说明，但也可以以在电子供给层40等半导体层与栅电极61之间插入有由氧化硅(SiO2)、氧化铝(Al2O3)等形成的绝缘层的所谓MIS栅(Metal-Insulator-Semiconductor)型的形式构成半导体元件2。
上述实施方式中，针对通过HVPE法来进行核形成层20的生长的情况进行了说明，但也可以通过MOVPE法来进行核形成层20的生长。
上述实施方式中，针对通过MOVPE法来进行电子移动层30的生长的情况进行了说明，但也可以通过HVPE法来进行电子移动层30的生长。
上述实施方式中，针对在HVPE装置中进行核形成层形成工序S20和热处理工序S30后，再在别的MOVPE装置中进行电子移动层形成工序S40的情况进行了说明，但不限定于该情况。作为变形例，核形成层20例如可以具有第一AlN层和第二AlN层，核形成层形成工序S20例如可以具有第一AlN层形成工序和第二AlN层形成工序。此处，如上述实施方式那样，尤其是，核形成层形成工序S20和热处理工序S30与电子移动层形成工序S40在不同的装置中进行时，有杂质附着于形成电子移动层30之前的核形成层20的主面21的担心。与此相对，上述变形例中，通过将核形成层形成工序S20分成第一AlN层形成工序和第二AlN层形成工序，能够首先在HVPE装置中进行第一AlN层形成工序，其后，在同一MOVPE装置中进行第二AlN层形成工序、热处理工序S30、电子移动层形成工序S40。由此，能够抑制杂质向形成电子移动层30前的第二AlN层的主面的附着，能够抑制电子移动层30的污染。需要说明的是，变形例中的第二AlN层的厚度例如为10nm以上且200nm以下。
实施例
以下，针对验证本发明效果的各种实验结果进行说明。
(1)实验1(1-1)III族氮化物层叠物的制作
在以下条件下，制作核形成层的厚度不同的多个层叠物。
[层叠物的制作条件](基底基板)
材质：SiC(半绝缘性)
直径：2英寸
厚度：400μm
相对于基底面最近的低指数晶面：c面(未进行基底面的图案加工)
多形体：4H(核形成层)
材质：AlN
生长方法：HVPE法
生长温度：1020℃
生长压力：0.987atm(100kPa)
AlCl分压：0.8kPa
V/III比：50
生长速度：100nm/分钟
厚度：在约100nm以上且1400nm以下的范围内变更。
(热处理工序)
气氛：H2气体(NH3气体分压相对于总压力小于1％)
热处理温度：1220℃
热处理时间：60分钟
(1-2)评价(X射线摇摆曲线测定)
对上述实验1的层叠物分别进行AlN的(0002)衍射的X射线摇摆曲线测定和AlN的(10-12)衍射的X射线摇摆曲线测定。其结果，求出AlN的(0002)衍射的半值宽度(FWHM)和AlN的(10-12)衍射的半值宽度。
(1-3)结果
使用图5，针对实验1的X射线摇摆曲线测定的结果进行说明。图5是示出实验1中AlN的(0002)衍射和(10-12)衍射各自的半值宽度相对于AlN层的厚度的图。
如图5所示那样，相对于应用上述制造方法而得的作为核形成层的AlN层的厚度，标绘基于X射线摇摆曲线测定的AlN的(0002)衍射和(10-12)衍射各自的半值宽度时，AlN的X射线衍射半值宽度显示出向下凸起的倾向。
可确认：作为核形成层的AlN层的厚度大于100nm且为1μm以下时，基于X射线摇摆曲线测定的AlN的(0002)衍射的半值宽度为250秒以下，基于X射线摇摆曲线测定的AlN的(10-12)衍射的半值宽度为500秒以下。
可确认：作为核形成层的AlN层的厚度为200nm以上且700nm以下时，基于X射线摇摆曲线测定的AlN的(0002)衍射的半值宽度为200秒以下，基于X射线摇摆曲线测定的AlN的(10-12)衍射的半值宽度为400秒以下。
可确认：作为核形成层的AlN层的厚度为300nm以上且500nm以下时，基于X射线摇摆曲线测定的(0002)衍射的半值宽度为180秒以下，基于X射线摇摆曲线测定的(10-12)衍射的半值宽度为380秒以下。
(2)实验2(2-1)III族氮化物层叠物的制作
使用实验1的层叠物，在实验2中，在以下的条件下，制作核形成层的厚度和电子移动层的厚度各不相同的多个层叠物。
[层叠物的制作条件](基底基板、核形成层和热处理条件)
与实验1相同。
(电子移动层)
材质：GaN
生长方法：MOVPE法
生长条件：以下的横向生长条件
生长温度：1120℃
生长压力：0.4atm
TMG流量：50sccm
V/III比：5000
生长速度：20nm/分钟
需要说明的是，未有意掺杂杂质。
厚度：在约100nm以上且2800nm以下的范围内变更。
(2-2)评价(X射线摇摆曲线测定)
对上述实验2的层叠物分别进行GaN的(0002)衍射的X射线摇摆曲线测定和GaN的(10-12)衍射的X射线摇摆曲线测定。其结果，求出GaN的(0002)衍射的半值宽度(FWHM)和GaN的(10-12)衍射的半值宽度。
(基于多光子激发显微镜的观察)
使用多光子激发显微镜，在将由AlN形成的核形成层的厚度设为大于100nm且为1μm以下、并将由GaN形成的电子供给层的厚度设为100nm以上且小于1μm的层叠物中，观察电子供给层的主面。
(2-3)结果(X射线摇摆曲线测定)
使用图6，针对实验2的X射线摇摆曲线测定的结果进行说明。图6是示出实验2中GaN的(0002)衍射和(10-12)衍射各自的半值宽度满足规定条件时的AlN层的厚度和GaN层的厚度的范围的图。图6中，在被实线包围的范围之中，最外侧的范围表示GaN的(0002)衍射的半值宽度为200秒以下、且GaN的(10-12)衍射的半值宽度为400秒以下的范围。中间的范围表示GaN的(0002)衍射的半值宽度为200秒以下、且GaN的(10-12)衍射的半值宽度为300秒以下的范围。最内侧的范围表示GaN的(0002)衍射的半值宽度为150秒以下、且GaN的(10-12)衍射的半值宽度为150秒以下的范围。
如图6所示那样，作为电子移动层的GaN层的厚度为规定值时，GaN的X射线衍射半值宽度依赖于作为核形成层的AlN层的厚度。即，可确认：随着AlN层的厚度接近于AlN的X射线衍射半值宽度变得极小的厚度，GaN层的结晶性会提高。
此外可确认：作为核形成层的AlN层的厚度为AlN的X射线衍射半值宽度变得极小的约300nm时，如果作为电子移动层的GaN层的厚度约为2600nm以下，则在作为电子移动层的GaN层中，基于X射线摇摆曲线测定的GaN的(0002)衍射的半值宽度成为200秒以下，基于X射线摇摆曲线测定的GaN的(10-12)衍射的半值宽度成为400秒以下。
由这些结果可确认：如果将作为核形成层的AlN层的厚度以上述AlN的结晶性提高的方式进行优化，则能够以如下方式使电子移动层生长：使作为电子移动层的GaN层的厚度小于1μm，并且，基于X射线摇摆曲线测定的GaN的(0002)衍射的半值宽度成为200秒以下，基于X射线摇摆曲线测定的GaN的(10-12)衍射的半值宽度成为400秒以下。
(位错密度)
利用多光子激发显微镜进行观察的结果可确认：在将由AlN形成的核形成层的厚度设为大于100nm且为1μm以下、并将由GaN形成的电子供给层的厚度设为100nm以上且小于1μm的层叠物中，电子供给层的主面的位错密度为5×108cm-2以下。
(3)实验3(3-1)半导体元件的制作
在实验3中，在以下的条件下，制作实施例、比较例1～3的半导体元件。
以下，使用图7A、图8A、图9A和图10A，针对实施例、比较例1～比较例3的半导体元件的结构进行说明。图7A、图8A、图9A和图10A分别为示出实验3的实施例、比较例1～比较例3的半导体元件的示意截面图。需要说明的是，上述附图之间的比例尺并未统一。
[实施例的半导体元件的制作条件](基底基板、核形成层、热处理条件和电子移动层)
与实验2相同。
即，电子移动层的生长条件设为未掺杂且使其横向生长的条件。
其中，
核形成层(AlN层)的厚度：300nm
电子移动层(GaN层)的厚度：400nm(电子供给层)
组成：Al0.25Ga0.75N
生长方法：MOVPE法
厚度：25nm(覆盖层)
材质：GaN
生长方法：MOVPE法
厚度：2.5nm(电极)
栅电极：Ni/Au、以接触电子供给层的方式形成。
源电极和漏电极：Ti/Al、以接触覆盖层的方式形成。
将栅长设为10μm，将栅宽设为100μm，将栅-源间距离设为5μm，将栅-漏间距离设为5μm。此外，源电极的长度和漏电极的长度也分别设为100μm。需要说明的是，在相邻的元件中，将一个元件的源电极与另一个元件的漏电极的间隔设为50μm。
(元件分离)
在层叠物中，以包围各个半导体元件区域的周围的方式，以距离表面侧为200nm的深度且10μm的宽度进行蚀刻，使面内的多个半导体元件彼此分离。
[比较例1的半导体元件的制作条件](基底基板)
与实施例相同。
(各层条件)
全部层的生长方法：MOVPE法
核形成层(AlN层)的厚度：10nm
电子移动层(未掺杂GaN层)的厚度：1500nm
需要说明的是，在电子移动层的生长初始使其进行三维生长。
电子供给层(Al0.25Ga0.75N层)的厚度：25nm(与实施例相同)
覆盖层(GaN层)的厚度：2.5m(与实施例相同)
各电极：与实施例相同
[比较例2的半导体元件的制作条件](基底基板)
与实施例相同。
(各层条件)
全部层的生长方法：MOVPE法
核形成层(AlN层)的厚度：10nm
半绝缘层(C掺杂GaN层)的厚度：1000nm
电子移动层(未掺杂GaN层)的厚度：500nm
需要说明的是，在电子移动层的生长初始使其进行三维生长。
电子供给层(Al0.25Ga0.75N层)的厚度：25nm(与实施例相同)
覆盖层(GaN层)的厚度：2.5m(与实施例相同)
各电极：与实施例相同
需要说明的是，在半绝缘层(C掺杂GaN层)的生长工序中，将V/III比设为约2000。由此，向半绝缘层中掺杂C。
[比较例3的半导体元件的制作条件](基底基板)
与实施例相同。
(各层条件)
全部层的生长方法：MOVPE法
核形成层(AlN层)的厚度：10nm
半绝缘层(Fe掺杂GaN层)的厚度：800nm
电子移动层(未掺杂GaN层)的厚度：700nm
需要说明的是，在电子移动层的生长初始使其进行三维生长。
电子供给层(Al0.25Ga0.75N层)的厚度：25nm(与实施例相同)
覆盖层(GaN层)的厚度：2.5m(与实施例相同)
各电极：与实施例相同
(3-2)评价(二次离子质谱分析(SIMS：Secondary Ion Mass Spectrometry))
从实施例、比较例1～比较例3各自的半导体元件的表面侧进行SIMS。
(设备特性：阈值电压变动)
对于实施例、比较例1～比较例3各自的半导体元件而言，在将漏-源间电压Vds设为50V的条件下，作为初始特性，测定相对于栅电压Vg的漏电流Id，求出在漏电流Id上升时的栅电压Vg的阈值电压Vth。接着，在将栅电压Vg设为-5V而形成使2DEG夹断的状态、将漏-源间电压Vds设为50V、且将施加时间设为30秒的条件下，对各个半导体元件施加应力。在施加应力后，在与初始特性的测定相同的条件下，测定相对于栅电压Vg的漏电流Id，求出施加应力后的栅电压Vg的阈值电压Vth’。
此处，使用图11A，针对以往的半导体元件的一例中的设备特性进行说明。图11A是示出以往的半导体元件中的漏电流相对于栅电压的一例的图。图11A中，“Before”表示施加上述应力前的特性，“After”表示施加上述应力后的特性。
如图11A所示那样，在以往的半导体元件中，因施加应力而使混入至动作层的一部分中的杂质发生带电和放电，因此，施加应力后的栅电压的阈值电压有可能产生变动。
因而，对于实施例、比较例1～比较例3各自的半导体元件而言，基于如上操作而求出的施加应力前的阈值电压Vth和施加应力后的阈值电压Vth’，求出栅电压Vg的阈值电压变动ΔVth(＝Vth’-Vth)。
(设备特性：缓冲泄漏电流)
在实施例、比较例1～比较例3各自中，对相邻的元件中的一个元件的源电极与另一个元件的漏电极之间(间隔为50μm)施加100V，测定元件间的缓冲泄漏电流。在该情况下，1个半导体元件区域内的未经蚀刻的区域通过二维电子气体(2DEG)而导通，因此，在长度相当于源电极和漏电极各自的长度100μm且蚀刻宽度为10μm的区域中，测定缓冲泄漏电流。
(3-3)结果(SIMS)
使用图7B、图8B、图9B和图10B，针对实验3的SIMS的结果进行说明。图7B、图8B、图9B和图10B分别为示出实验3的实施例、比较例1、比较例2和比较例3的SIMS结果的图。
如图8B所示那样，比较例1中，在作为电子移动层的未掺杂GaN层的基底基板侧，以大于1×1016cm-3的浓度检测到Si。如上所述，比较例1中，以作为现有技术的具有较薄厚度(10nm)的AlN层作为核生成层来形成。因此，可以认为：Si从作为基底基板的SiC基板发生扩散，在未掺杂GaN层的基底基板侧，Si浓度大于1×1016cm-3。此外，比较例1中，在未掺杂GaN层的生长初始使GaN晶体进行三维生长，因此，经由除c面之外的小面而混入O，在未掺杂GaN层的基底基板侧，以接近1×1017cm-3的浓度检测到O。此外，比较例1中，在未掺杂GaN层中沿着深度方向均匀地以约6×1015cm-3的浓度检测到C。
如图9B所示那样，比较例2中，与比较例1同样地，作为核形成层的AlN层的厚度较薄，Si从作为基底基板的SiC基板发生扩散，因此，在作为半绝缘层的C掺杂GaN层的基底基板侧以大于1×1016cm-3的浓度检测到Si。此外，比较例2中，在作为半绝缘层的C掺杂GaN层的生长初始使GaN晶体进行三维生长，因此，经由除c面之外的小面而混入有O。因此，在半绝缘层的基底基板侧以接近1×1017cm-3的浓度检测到O。另一方面，比较例2中，在半绝缘层中掺杂有C，因此，以对向半绝缘层中混入的Si和O中的至少一部分进行补偿的方式，以大于8×1016cm-3的浓度检测到C。
如图10B所示那样，在比较例3中，与比较例1同样地，作为核形成层的AlN层的厚度较薄，Si从作为基底基板的SiC基板发生扩散，因此，在作为半绝缘层的Fe掺杂GaN层的基底基板侧，以大于1×1016cm-3的浓度检测到Si。此外，在比较例3中，在作为半绝缘层的Fe掺杂GaN层的生长初始使GaN晶体进行三维生长，因此，经由除c面之外的小面而混入有O。因此，在半绝缘层的基底基板侧以接近1×1017cm-3的浓度检测到O。另一方面，在比较例3中，在半绝缘层中掺杂有Fe，因此，以对向半绝缘层中混入的Si和O充分进行补偿的方式，以大于1×1018cm-3的浓度检测到Fe。
与此相对，如图7B所示那样，在实施例中，通过将作为核形成层的AlN层的厚度设为大于100nm，能够抑制Si从作为基底基板的SiC基板向电子移动层的扩散。由此可确认：在实施例中，能够使电子移动层中的Si浓度遍及电子移动层整体地为1×1016cm-3以下。
此外，在实施例中，通过不使电子移动层进行三维生长，而是使其进行横向生长，能够抑制O等杂质经由除c面之外的小面的混入。由此可确认：在实施例中，能够使电子移动层中的O浓度遍及电子移动层整体地为1×1016cm-3以下。
此外，在实施例中，未有意向电子移动层中掺杂Fe和C等杂质。因此可确认：在实施例中，能够使电子移动层中的Fe浓度和C浓度分别为1×1016cm-3以下。
(设备特性)
使用图11B，针对实验3的设备特性的结果进行说明。图11B是示出实验3中施加应力后的缓冲泄漏电流相对于阈值电压变动的图。需要说明的是，图11B中，缓冲泄漏电流的值以测定中使用的源/漏电极的每单位长度的电流值来记载。
如图11B所示那样，比较例2和比较例3中，由于形成深能级的Fe或C会带电，因此，施加应力后的阈值电压变动ΔVth变大。另一方面，比较例2和比较例3中，Fe或C会对基底基板侧的作为n型杂质的Si和O进行补偿，因此，缓冲泄漏电流变小。
与此相对，比较例1中，由基底基板侧的作为n型杂质的Si和O的混入引起的缓冲泄漏电流变大。另一方面，比较例1中，缓冲泄漏电流变大，因此，电子移动层中的杂质难以发生带电，施加应力后的阈值电压变动ΔVth变小。
由以上的结果可以确认：在比较例1～3那样的现有结构的HEMT中，难以兼顾缓冲泄漏电流的抑制和抑制阈值电压变动ΔVth而实现的稳定动作。
与此相对，在实施例中，通过将作为核形成层的AlN层的厚度设为大于100nm，从而能够抑制作为n型杂质的Si从作为基底基板的SiC基板向电子移动层的扩散。此外，在实施例中，通过不使电子移动层进行三维生长，而是使其进行横向生长，能够抑制作为n型杂质的O等杂质的混入。由此可确认：在实施例中，缓冲泄漏电流变小。此外，在实施例中，未有意掺杂Fe和C等杂质。由此可确认：在实施例中，与杂质的带电和放电相伴的阈值电压变动ΔVth变小。
根据以上的结果可确认：在实施例中，能够兼顾缓冲泄漏电流的抑制和抑制阈值电压变动ΔVth而得的稳定动作。
(4)实验4(4-1)半导体元件的制作
在实验4中，在以下的条件下，制作与实验3的实施例相当的半导体元件。
[半导体元件的制作条件]
按照图6，除了变更电子移动层中的GaN的结晶性这一点之外，与实验3的实施例同样地制作半导体元件。
(4-2)评价(X射线摇摆曲线测定)
对于上述实验4的半导体元件分别进行电子移动层中的GaN的(10-12)衍射的X射线摇摆曲线测定。其结果，求出电子移动层中的GaN的(10-12)衍射的半值宽度。
(设备特性：元件寿命)
对于实验4的半导体元件而言，在将温度设为150℃、将栅电压Vg设为-2V、将漏-源间电压Vds设为50V的条件下，对半导体元件进行驱动。其后，将栅电流(栅极泄漏电流)Ig自小于1×10-8A/mm的初始值起至超过1×10-4A/mm时的时间作为元件寿命进行评价。该栅极泄漏电流的值是栅电极的宽度为每单位长度(1mm)的值。
(4-3)结果
使用图12，针对实验4的结果进行说明。图12是示出实验4中元件寿命相对于电子移动层中的GaN的(10-12)衍射的半值宽度的图。
如图12所示那样，示出如下倾向：随着半导体元件的电子移动层中的GaN的(10-12)衍射的半值宽度变小(随着向图中的左侧去，即随着结晶性提高)，上述元件寿命单调增加。换言之可确认：通过使核形成层的结晶性提高，使在核形成层上形成的电子移动层的结晶性提高，能够延长元件寿命。具体而言可确认：通过将电子移动层中的GaN的(10-12)衍射的半值宽度设为400秒以下，能够使上述驱动条件下的元件寿命为相当于可作为半导体元件而耐受实用的寿命的超过10000小时。
<本发明的优选方式>
以下，针对本发明的优选方式进行附记。
(附记1)
一种III族氮化物层叠物，其具有：
基底基板；
设置在前述基底基板上且由氮化铝形成的第一层；以及
设置在前述第一层上且由氮化镓形成的第二层，
前述第一层的厚度大于100nm且为1μm以下，基于X射线摇摆曲线测定的(0002)衍射的半值宽度为250秒以下，基于X射线摇摆曲线测定的(10-12)衍射的半值宽度为500秒以下。
(附记2)
根据附记1所述的III族氮化物层叠物，其中，前述第二层的厚度小于1μm，
前述第二层的主面的位错密度为5×108cm-2以下。
(附记3)
根据附记1或2所述的III族氮化物层叠物，其中，前述第二层的厚度小于1μm，基于X射线摇摆曲线测定的(0002)衍射的半值宽度为200秒以下，基于X射线摇摆曲线测定的(10-12)衍射的半值宽度为400秒以下。
(附记4)
根据附记1～3中任一项所述的III族氮化物层叠物，其中，遍及前述第二层整体，前述第二层中的氧浓度为1×1016cm-3以下。
(附记5)
根据附记1～4中任一项所述的III族氮化物层叠物，其中，遍及前述第二层整体，前述第二层中的硅浓度为1×1016cm-3以下。
(附记6)
根据附记1～5中任一项所述的III族氮化物层叠物，其中，前述第二层中的铁浓度和碳浓度分别为1×1016cm-3以下。
(附记7)
根据附记1～6中任一项所述的III族氮化物层叠物，其中，前述第一层的厚度为200nm以上且700nm以下，基于X射线摇摆曲线测定的(0002)衍射的半值宽度为200秒以下，基于X射线摇摆曲线测定的(10-12)衍射的半值宽度为400秒以下。
(附记8)
根据附记1～7中任一项所述的III族氮化物层叠物，其中，前述第一层的厚度为300nm以上且500nm以下，基于X射线摇摆曲线测定的(0002)衍射的半值宽度为180秒以下，基于X射线摇摆曲线测定的(10-12)衍射的半值宽度为380秒以下。
(附记9)
根据附记1～8中任一项所述的III族氮化物层叠物，其中，前述基底基板由碳化硅或蓝宝石形成。
(附记10)
根据附记1～9中任一项所述的III族氮化物层叠物，其还具有设置在前述第二层上的第三层，所述第三层由具有比氮化镓更宽的带隙的III族氮化物形成。
(附记11)
一种半导体元件，其具备附记1～10中任一项所述的III族氮化物层叠物所具有的前述第二层作为动作层的至少一部分。
(附记12)
一种III族氮化物层叠物，其具有：
基底基板；以及
设置在前述基底基板上且由氮化铝形成的第一层，
前述第一层的厚度大于100nm且为1μm以下，基于X射线摇摆曲线测定的(0002)衍射的半值宽度为250秒以下，基于X射线摇摆曲线测定的(10-12)衍射的半值宽度为500秒以下。
(附记13)
根据附记12所述的III族氮化物层叠物，其中，前述第一层具有用于形成由氮化镓形成的第二层的主面，
前述第一层的前述主面以如下方式构成：能够以使前述第二层的厚度小于1μm、并且前述第二层的主面的位错密度成为5×108cm-2以下的方式使前述第二层进行生长。
(附记14)
根据附记12或13所述的III族氮化物层叠物，其中，前述第一层具有用于形成由氮化镓形成的第二层的主面，
前述第一层的前述主面以如下方式构成：能够以使前述第二层的厚度小于1μm、并且基于X射线摇摆曲线测定的(0002)衍射的半值宽度成为200秒以下、基于X射线摇摆曲线测定的(10-12)衍射的半值宽度成为400秒以下的方式使前述第二层进行生长。
(附记15)
一种III族氮化物层叠物的制造方法，其具有如下工序：
在基底基板上形成由氮化铝形成的第一层的工序；
在包含氢气的气氛下进行前述第一层的热处理的工序；以及
在前述第一层上形成由氮化镓形成的第二层的工序，
在形成前述第一层的工序中，以如下方式形成前述第一层：
使前述第一层的厚度大于100nm且为1μm以下，并且，使基于X射线摇摆曲线测定的(0002)衍射的半值宽度成为250秒以下，使基于X射线摇摆曲线测定的(10-12)衍射的半值宽度成为500秒以下。

Claims (11)

1.一种III族氮化物层叠物，其具有：
基底基板；
设置在所述基底基板上且由氮化铝形成的第一层；以及
设置在所述第一层上且由氮化镓形成的第二层，
所述第一层的厚度大于100nm且为1μm以下，基于X射线摇摆曲线测定的(0002)衍射的半值宽度为250秒以下，基于X射线摇摆曲线测定的(10-12)衍射的半值宽度为500秒以下。
2.根据权利要求1所述的III族氮化物层叠物，其中，所述第二层的厚度小于1μm，
所述第二层的主面的位错密度为5×108cm-2以下。
3.根据权利要求1或2所述的III族氮化物层叠物，其中，所述第二层的厚度小于1μm，基于X射线摇摆曲线测定的(0002)衍射的半值宽度为200秒以下，基于X射线摇摆曲线测定的(10-12)衍射的半值宽度为400秒以下。
4.根据权利要求1～3中任一项所述的III族氮化物层叠物，其中，遍及所述第二层整体，所述第二层中的氧浓度为1×1016cm-3以下。
5.根据权利要求1～4中任一项所述的III族氮化物层叠物，其中，遍及所述第二层整体，所述第二层中的硅浓度为1×1016cm-3以下。
6.根据权利要求1～5中任一项所述的III族氮化物层叠物，其中，所述第二层中的铁浓度和碳浓度分别为1×1016cm-3以下。
7.根据权利要求1～6中任一项所述的III族氮化物层叠物，其中，所述第一层的厚度为200nm以上且700nm以下，基于X射线摇摆曲线测定的(0002)衍射的半值宽度为200秒以下，基于X射线摇摆曲线测定的(10-12)衍射的半值宽度为400秒以下。
8.根据权利要求1～7中任一项所述的III族氮化物层叠物，其还具有设置在所述第二层上的第三层，
所述第三层由具有比氮化镓更宽的带隙的III族氮化物形成。
9.一种半导体元件，其具备权利要求1～8中任一项所述的III族氮化物层叠物所具有的所述第二层作为动作层的至少一部分。
10.一种III族氮化物层叠物，其具有：
基底基板；以及
设置在所述基底基板上且由氮化铝形成的第一层，
所述第一层的厚度大于100nm且为1μm以下，基于X射线摇摆曲线测定的(0002)衍射的半值宽度为250秒以下，基于X射线摇摆曲线测定的(10-12)衍射的半值宽度为500秒以下。
11.一种III族氮化物层叠物的制造方法，其具有如下工序：
在基底基板上形成由氮化铝形成的第一层的工序；
在包含氢气的气氛下进行所述第一层的热处理的工序；以及
在所述第一层上形成由氮化镓形成的第二层的工序，
在形成所述第一层的工序中，以如下方式形成所述第一层：
使所述第一层的厚度大于100nm且为1μm以下，并且，基于X射线摇摆曲线测定的(0002)衍射的半值宽度成为250秒以下，基于X射线摇摆曲线测定的(10-12)衍射的半值宽度成为500秒以下。
CN202110761500.7A 2020-07-08 2021-07-06 Iii族氮化物层叠物、半导体元件和iii族氮化物层叠物的制造方法 Pending CN113921608A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020117719A JP2022015092A (ja) 2020-07-08 2020-07-08 Ｉｉｉ族窒化物積層物、半導体素子およびｉｉｉ族窒化物積層物の製造方法
JP2020-117719 2020-07-08

Publications (1)

Publication Number Publication Date
CN113921608A true CN113921608A (zh) 2022-01-11

Family

ID=79232817

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110761500.7A Pending CN113921608A (zh) 2020-07-08 2021-07-06 Iii族氮化物层叠物、半导体元件和iii族氮化物层叠物的制造方法

Country Status (3)

Country Link
US (1) US11908902B2 (zh)
JP (1) JP2022015092A (zh)
CN (1) CN113921608A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7491683B2 (ja) * 2019-11-22 2024-05-28 住友化学株式会社 Ｉｉｉ族窒化物積層基板および半導体発光素子

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7053413B2 (en) * 2000-10-23 2006-05-30 General Electric Company Homoepitaxial gallium-nitride-based light emitting device and method for producing
JP2006286741A (ja) 2005-03-31 2006-10-19 Eudyna Devices Inc 半導体装置およびその製造方法並びにその半導体装置製造用基板
US10224458B2 (en) * 2015-03-06 2019-03-05 Stanley Electric Co., Ltd. Group III nitride laminate, luminescence element comprising said laminate, and method of producing group III nitride laminate
JP6857247B2 (ja) * 2017-08-24 2021-04-14 日本碍子株式会社 １３族元素窒化物層、自立基板および機能素子
WO2019094742A1 (en) * 2017-11-10 2019-05-16 Crystal Is, Inc. Large, uv-transparent aluminum nitride single crystals and methods of forming them
CN111902945B (zh) * 2020-06-04 2022-05-20 英诺赛科（珠海）科技有限公司 半导体装置及其制造方法

Also Published As

Publication number Publication date
US11908902B2 (en) 2024-02-20
JP2022015092A (ja) 2022-01-21
US20220028981A1 (en) 2022-01-27

Similar Documents

Publication Publication Date Title
JP4525894B2 (ja) 半導体素子形成用板状基体及びこの製造方法及びこれを使用した半導体素子
CN108140563B (zh) 半导体元件用外延基板、半导体元件和半导体元件用外延基板的制造方法
US10340375B2 (en) Epitaxial substrate for field effect transistor
US20070018198A1 (en) High electron mobility electronic device structures comprising native substrates and methods for making the same
WO2013108733A1 (ja) ヘテロ接合型電界効果トランジスタ用のエピタキシャルウエハ
US9331192B2 (en) Low dislocation density group III nitride layers on silicon carbide substrates and methods of making the same
WO2004066393A1 (ja) 半導体装置及びその製造方法
JP6731584B2 (ja) 窒化物半導体装置および窒化物半導体基板
US20130307024A1 (en) Semiconductor device and method for manufacturing semiconductor device
EP1889297A1 (en) Group iii nitride epitaxial layers on silicon carbide substrates
US8546813B2 (en) Semiconductor substrate and semiconductor device
JP2018538686A (ja) 薄いケイ素基板の応力制御
CN110544716A (zh) Iii-n半导体结构及形成iii-n半导体结构的方法
CN108352327B (zh) 半导体元件用外延基板、半导体元件和半导体元件用外延基板的制造方法
JP5817283B2 (ja) 半導体装置の製造方法
CN113921608A (zh) Iii族氮化物层叠物、半导体元件和iii族氮化物层叠物的制造方法
US20110254014A1 (en) Nitride semiconductor wafer and nitride semiconductor device
TWI786156B (zh) 用於高電子遷移率電晶體之異質結構及其製造方法
JP6815278B2 (ja) 窒化物半導体積層物、半導体装置、窒化物半導体積層物の製造方法および半導体装置の製造方法
JP6205497B2 (ja) 窒化物半導体の製造方法
JP7054730B2 (ja) 窒化物半導体積層物、半導体装置、および窒化物半導体積層物の製造方法
JP6176064B2 (ja) Ｉｉｉ族窒化物半導体デバイス
TW202029522A (zh) 氮化物半導體基板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
TA01 Transfer of patent application right

Effective date of registration: 20221122

Address after: Tokyo, Japan

Applicant after: SUMITOMO CHEMICAL Co.,Ltd.

Address before: Ibaraki

Applicant before: RICOH Co.,Ltd.

Applicant before: SUMITOMO CHEMICAL Co.,Ltd.

TA01 Transfer of patent application right
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination