JP2014099623A - 半導体素子用エピタキシャル基板、半導体素子、および半導体素子用エピタキシャル基板の製造方法 - Google Patents

半導体素子用エピタキシャル基板、半導体素子、および半導体素子用エピタキシャル基板の製造方法 Download PDF

Info

Publication number
JP2014099623A
JP2014099623A JP2013258021A JP2013258021A JP2014099623A JP 2014099623 A JP2014099623 A JP 2014099623A JP 2013258021 A JP2013258021 A JP 2013258021A JP 2013258021 A JP2013258021 A JP 2013258021A JP 2014099623 A JP2014099623 A JP 2014099623A
Authority
JP
Japan
Prior art keywords
group iii
iii nitride
layer
epitaxial substrate
nitride layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013258021A
Other languages
English (en)
Other versions
JP5671127B2 (ja
Inventor
Makoto Miyoshi
実人 三好
Shigeaki Sumiya
茂明 角谷
Mikiya Ichimura
幹也 市村
Mitsuhiro Tanaka
光浩 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NGK Insulators Ltd
Original Assignee
NGK Insulators Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Insulators Ltd filed Critical NGK Insulators Ltd
Priority to JP2013258021A priority Critical patent/JP5671127B2/ja
Publication of JP2014099623A publication Critical patent/JP2014099623A/ja
Application granted granted Critical
Publication of JP5671127B2 publication Critical patent/JP5671127B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0272—Deposition of sub-layers, e.g. to promote the adhesion of the main coating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0272—Deposition of sub-layers, e.g. to promote the adhesion of the main coating
    • C23C16/029—Graded interfaces
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/301—AIII BV compounds, where A is Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C23C16/303—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/60—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape characterised by shape
    • C30B29/68—Crystals with laminate structure, e.g. "superlattices"
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H01L21/02507—Alternating layers, e.g. superlattice
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/0251—Graded layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Abstract

【課題】Ｓｉ基板を下地基板とし、高耐圧のＨＥＭＴ素子を実現できるエピタキシャル基板を提供する。
【解決手段】（１１１）単結晶Ｓｉ基板上に、基板面に対し（０００１）結晶面が略平行となるようにIII族窒化物層群を形成してなるエピタキシャル基板が、ＡｌＮからなり柱状あるいは粒状の結晶もしくはドメインの少なくとも一種から構成される、平均膜厚４０〜２００ｎｍの多欠陥含有層であり、第２のIII族窒化物層との界面が３次元的凹凸面であり、ＡｌＮの（１０−１１）面もしくは（１０−１２）面が側壁を成す凸部が５×１０９〜５×１０１０／ｃｍ２の密度および４５〜１４０ｎｍ以下の平均間隔で存在する第１のIII族窒化物層と、第２のIII族窒化物層の上にエピタキシャル形成された第３のIII族窒化物層と、第４のIII族窒化物に近いほどＡｌ存在比率が小さい傾斜組成層である第３のIII族窒化物層とを備えるようにする。
【選択図】図１

Description

本発明は、半導体素子用のエピタキシャル基板に関し、特にIII族窒化物を用いて構成されるエピタキシャル基板に関する。
窒化物半導体は、直接遷移型の広いバンドギャップを有し、高い絶縁破壊電界および高い飽和電子速度を有することから、ＬＥＤやＬＤなどの発光デバイスや、ＨＥＭＴなど高周波／ハイパワーの電子デバイス用半導体材料として注目されている。例えば、ＡｌＧａＮからなる障壁層とＧａＮからなるチャネル層とを積層してなるＨＥＭＴ（高電子移動度トランジスタ）素子は、窒化物材料特有の大きな分極効果（自発分極効果とピエゾ分極効果）により積層界面（ヘテロ界面）に高濃度の二次元電子ガス（２ＤＥＧ）が生成するという特徴を活かしたものである（例えば、非特許文献１参照）。
ＨＥＭＴ素子用エピタキシャル基板に用いる下地基板として、ＳｉＣのような、III族窒化物とは異なる組成の単結晶（異種単結晶）を用いる場合がある。この場合、歪み超格子層や低温成長緩衝層などの緩衝層が、初期成長層として下地基板の上に形成されるのが一般的である。よって、下地基板の上に障壁層、チャネル層、および緩衝層をエピタキシャル形成してなるのが、異種単結晶からなる下地基板を用いたＨＥＭＴ素子用基板の最も基本的な構成態様となる。これに加えて、障壁層とチャネル層の間に、２次元電子ガスの空間的な閉じ込めを促進することを目的として、厚さ１ｎｍ前後のスペーサ層が設けられることもある。スペーサ層は、例えばＡｌＮなどで構成される。さらには、ＨＥＭＴ素子用基板の最表面におけるエネルギー準位の制御や、電極とのコンタクト特性の改善を目的として、例えばｎ型ＧａＮ層や超格子層からなるキャップ層が、障壁層の上に形成される場合もある。
一方、エピタキシャル基板の低コスト化、さらにはシリコン系回路デバイスとの集積化などを目的として、上記のような窒化物デバイスを作製するにあたって単結晶シリコンを下地基板として用いる研究・開発が行われている（例えば、特許文献１ないし特許文献３、および非特許文献２参照）。ＨＥＭＴ素子用エピタキシャル基板の下地基板にシリコンのような導電性の材料を選んだ場合には、下地基板の裏面からフィールドプレート効果が付与されるので、高耐電圧や高速スイッチングが可能なＨＥＭＴ素子の設計が可能となる。
また、ＨＥＭＴ素子用エピタキシャル基板を高耐電圧構造とするためには、チャネル層と障壁層の総膜厚を増やすことや、両層の絶縁破壊強度を向上させることが有効であることも既に公知である（例えば、非特許文献２ないし非特許文献５参照）。
特開平１０−１６３５２８号公報 特開２００４−３４９３８７号公報 特開２００５−３５０３２１号公報
しかしながら、サファイア基板やＳｉＣ基板を用いる場合に比較して、シリコン基板上に良質な窒化物膜を形成することは、以下のような理由で非常に困難であることが知られている。
まず、シリコンと窒化物材料とでは、格子定数の値に大きな差異がある。このことは、シリコン基板と成長膜の界面にてミスフィット転位を発生させたり、核形成から成長に至るタイミングで３次元的な成長モードを促進させる要因となる。換言すれば、転位密度が少なく表面が平坦である良好な窒化物エピタキシャル膜の形成を阻害する要因となっている。
また、シリコンに比べると窒化物材料の熱膨張係数の値は大きいため、シリコン基板上に高温で窒化物膜をエピタキシャル成長させた後、室温付近に降温させる過程において、窒化物膜内には引張応力が働く。その結果として、膜表面においてクラックが発生しやすくなるとともに、基板に大きな反りが発生しやすくなる。
このほか、気相成長における窒化物材料の原料ガスであるトリメチルガリウム（ＴＭＧ）は、シリコンと液相化合物を形成しやすく、エピタキシャル成長を妨げる要因となることも知られている。
特許文献１ないし特許文献３および非特許文献１に開示された従来技術を用いた場合、シリコン基板上にＧａＮ膜をエピタキシャル成長することは可能である。しかしながら、得られたＧａＮ膜の結晶品質は、ＳｉＣやサファイアを下地基板として用いた場合と比べると決して良好なものではない。そのため、従来技術を用いて例えばＨＥＭＴのような電子デバイスを作製した場合には、電子移動度が低かったり、オフ時のリーク電流や耐圧が低くなったりするという問題があった。
また、非特許文献３に開示の方法は、ＨＥＭＴ素子の耐電圧の向上には一定の効果があるが、膜厚増加に伴い基板と障壁層／チャネル層界面との距離が離れ、結果として裏面フィールドプレートの効果が小さくなることが知られている。
非特許文献４に開示の方法を用いた場合、膜厚を大きく増やすことなくＨＥＭＴ素子の耐電圧の向上を図れる可能性があるが、二次元電子ガスが走行する部分も混晶化合物となるため、いわゆる合金散乱による電子移動度の低下が起こり、ひいてはオン抵抗の増加を招くという問題がある。
非特許文献５に開示の方法を用いた場合、二次元電子ガスの移動度低下を抑えながらＨＥＭＴ素子の高耐電圧化を図れる可能性があるが、ＧａＮとＡｌＧａＮを積層したことによるバンド不連続性や格子不連続に伴い、高電界印加時に電界集中が起きる部位が生じ、結果としてオフ時の耐電圧の低下や漏れ電流が増えるという問題がある。
また、そもそも非特許文献３ないし非特許文献５に開示されているのは、シリコン基板上に窒化物膜を形成する事例ではない。窒化物膜を形成する場合においても上述したような耐電圧向上の効果が得られるようにするには、その前提として、シリコン基板上に良質な窒化物膜を形成する必要があるが、非特許文献３ないし非特許文献５のいずれにおいても、窒化物膜の品質確保と耐電圧性向上を両立・整合させる手法について、何らの開示も示唆もなされてはいない。
本発明は上記課題に鑑みてなされたものであり、シリコン基板を下地基板とし、耐圧の高いＨＥＭＴ素子を実現できるエピタキシャル基板を提供することを目的とする。
上記課題を解決するため、請求項１の発明は、（１１１）方位の単結晶シリコンである下地基板の上に、前記下地基板の基板面に対し（０００１）結晶面が略平行となるようにIII族窒化物層群を形成してなる、半導体素子用のエピタキシャル基板であって、前記下地基板の上に形成された、ＡｌＮからなる第１のIII族窒化物層と、前記第１のIII族窒化物層の上に形成され、ＡｌｐＧａ１−ｐＮ（０≦ｐ＜１）からなる第２のIII族窒化物層と、前記第２のIII族窒化物層の上にエピタキシャル形成され、ＡｌｑＧａ１−ｑＮ（０≦ｑ≦１）なる組成式で表される第３のIII族窒化物層と、前記第３のIII族窒化物層の上にエピタキシャル形成された少なくとも１つの第４のIII族窒化物層と、を備え、前記第１のIII族窒化物層が、柱状あるいは粒状の結晶もしくはドメインの少なくとも一種から構成される、平均膜厚が４０ｎｍ以上２００ｎｍ以下の多結晶欠陥含有性層であり、前記第１のIII族窒化物層と前記第２のIII族窒化物層との界面が３次元的凹凸面であり、前記界面においては、ＡｌＮの（１０−１１）面もしくは（１０−１２）面が側壁を成す前記第１のIII族窒化物層の凸部が、５×１０９／ｃｍ２以上５×１０１０／ｃｍ２以下の密度および４５ｎｍ以上１４０ｎｍ以下の平均間隔にて存在しており、前記第３のIII族窒化物層が、前記第２のIII族窒化物層との第１の境界部分から前記第４のIII族窒化物層との第２の境界部分に向かうにつれてIII族元素中のＡｌの存在比率が連続的に小さくなる傾斜組成層として形成されてなる、ことを特徴とする。
請求項２の発明は、請求項１に記載の半導体素子用エピタキシャル基板であって、前記第３のIII族窒化物層におけるＡｌの存在比率の変化率が０．１３％／ｎｍ以下であることを特徴とする。
請求項３の発明は、請求項１または請求項２に記載の半導体素子用エピタキシャル基板であって、前記第３のIII族窒化物層の厚みをｔ１（ｎｍ）とし前記第４のIII族窒化物の厚みをｔ２（ｎｍ）とするとき、ｔ２≦４０ｅ０．００１７ｔ１であることを特徴とする。
請求項４の発明は、請求項１ないし請求項３のいずれかに記載の半導体素子用エピタキシャル基板であって、前記第３のIII族窒化物層の厚みが１μｍ以上３μｍ以下であることを特徴とする。
請求項５の発明は、請求項１ないし請求項４のいずれかに記載の半導体素子用エピタキシャル基板であって、前記第４のIII族窒化物層が、前記第３のIII族窒化物層と隣接する層としてＧａＮからなる層を備え、前記第３のIII族窒化物層の前記第２の境界部分がＧａＮからなる、ことを特徴とする。
請求項６の発明は、請求項１ないし請求項５のいずれかに記載の半導体素子用エピタキシャル基板であって、前記第３のIII族窒化物層の前記第１の境界部分においてｑ＝ｑａとするとき、０．８≦ｑａ≦１である、ことを特徴とする。
請求項７の発明は、請求項６に記載の半導体素子用エピタキシャル基板であって、前記第３のIII族窒化物層の前記第１の境界部分がＡｌＮからなる、ことを特徴とする。
請求項８の発明は、請求項１ないし請求項７のいずれかに記載の半導体素子用エピタキシャル基板であって、複数の前記第３のIII族窒化物層が積層形成されてなる、ことを特徴とする。
請求項９の発明は、請求項１ないし請求項７のいずれかに記載の半導体素子用エピタキシャル基板であって、前記第３のIII族窒化物層と前記第４のIII族窒化物層との間に、ＡｌＮからなる層をさらに備える、ことを特徴とする。
請求項１０の発明は、請求項１ないし請求項７のいずれかに記載の半導体素子用エピタキシャル基板であって、前記第２のIII族窒化物層と前記第３のIII族窒化物層との間に、相異なる組成の２種類以上のIII族窒化物層を周期的に積層した超格子構造層をさらに備える、ことを特徴とする。
請求項１１の発明は、請求項１ないし請求項１０のいずれかに記載の半導体素子用エピタキシャル基板であって、前記第３のIII族窒化物層に、アクセプタ元素がドープされてなることを特徴とする。
請求項１２の発明は、請求項１１に記載の半導体素子用エピタキシャル基板であって、前記アクセプタ元素がＭｇであることを特徴とする。
請求項１３の発明は、請求項１ないし請求項１２のいずれかに記載の半導体素子用エピタキシャル基板であって、前記第２のIII族窒化物層に、ドナー元素がドープされてなることを特徴とする。
請求項１４の発明は、請求項１３に記載の半導体素子用エピタキシャル基板であって、前記ドナー元素がＳｉであることを特徴とする。
請求項１５の発明は、半導体素子を、請求項１ないし請求項１４のいずれかに記載のエピタキシャル基板を用いて作製することを特徴とする。
請求項１６の発明は、（１１１）方位の単結晶シリコンである下地基板の上に、前記下地基板の基板面に対し（０００１）結晶面が略平行なIII族窒化物層群を形成してなる半導体素子用エピタキシャル基板の製造方法であって、前記下地基板の上にＡｌＮからなる第１のIII族窒化物層を形成する第１形成工程と、前記第２のIII族窒化物層の上にＡｌｐＧａ１−ｐＮ（０≦ｐ＜１）からなる第２のIII族窒化物層を形成する第２形成工程と、前記第２のIII族窒化物層の上にＡｌｑＧａ１−ｑＮ（０≦ｑ≦１）なる組成式で表される第３のIII族窒化物層をエピタキシャル形成する第３形成工程と、前記第３のIII族窒化物層の上に少なくとも１つの第４のIII族窒化物層をエピタキシャル形成する第４形成工程と、を備え、前記第１形成工程においては、前記第１のIII族窒化物層を、柱状あるいは粒状の結晶もしくはドメインの少なくとも一種から構成され、表面が三次元的凹凸面であり、平均膜厚が４０ｎｍ以上２００ｎｍ以下の多結晶欠陥含有性層であって、前記表面においては、ＡｌＮの（１０−１１）面もしくは（１０−１２）面が側壁を成す凸部が５×１０９／ｃｍ２以上５×１０１０／ｃｍ２以下の密度および４５ｎｍ以上１４０ｎｍ以下の平均間隔にて存在するように形成し、前記第３形成工程においては、前記第３のIII族窒化物層を、前記第２のIII族窒化物層との第１の境界部分から前記第４のIII族窒化物層との第２の境界部分に向かうにつれてIII族元素中のＡｌの存在比率が連続的に小さくなる傾斜組成層として形成する、ことを特徴とする。
請求項１７の発明は、請求項１６に記載の半導体素子用エピタキシャル基板の製造方法であって、前記第３形成工程においては、Ａｌの存在比率の変化率が０．１３％／ｎｍ以下となるように前記第３のIII族窒化物層を形成することを特徴とする。
請求項１８の発明は、請求項１６または請求項１７に記載の半導体素子用エピタキシャル基板の製造方法であって、前記第３のIII族窒化物層の厚みをｔ１（ｎｍ）とし前記第４のIII族窒化物の厚みをｔ２（ｎｍ）とするとき、ｔ２≦４０ｅ０．００１７ｔ１となるように前記第３のIII族窒化物層と前記第４のIII族窒化物層とを形成することを特徴とする。
請求項１９の発明は、請求項１６ないし請求項１８のいずれかに記載の半導体素子用エピタキシャル基板の製造方法であって、前記第３形成工程においては、前記第３のIII族窒化物層を１μｍ以上３μｍ以下の厚みに形成することを特徴とする。
請求項２０の発明は、請求項１６ないし請求項１９のいずれかに記載の半導体素子用エピタキシャル基板の製造方法であって、前記第３形成工程においては、前記第３のIII族窒化物層の前記第２の境界部分をＧａＮにて形成し、前記第４形成工程においては、前記第３のIII族窒化物層と隣接する層をＧａＮにて形成する、ことを特徴とする。
請求項２１の発明は、請求項１６ないし請求項２０のいずれかに記載の半導体素子用エピタキシャル基板の製造方法であって、前記第３形成工程においては、前記第３のIII族窒化物層の前記第１の境界部分においてｑ＝ｑａとするとき、０．８≦ｑａ≦１であるように前記第３のIII族窒化物層を形成する、ことを特徴とする。
請求項２２の発明は、請求項２１に記載の半導体素子用エピタキシャル基板の製造方法であって、前記第３形成工程においては、前記第３のIII族窒化物層の前記第１の境界部分をＡｌＮにて形成する、ことを特徴とする。
請求項２３の発明は、請求項１６ないし請求項２２のいずれかに記載の半導体素子用エピタキシャル基板の製造方法であって、前記第３形成工程においては複数の前記第３のIII族窒化物層を積層形成する、ことを特徴とする。
請求項２４の発明は、請求項１６ないし請求項２２のいずれかに記載の半導体素子用エピタキシャル基板の製造方法であって、前記第３形成工程の後、前記第３のIII族窒化物層の上にＡｌＮからなる層を形成し、前記第４形成工程においては、前記ＡｌＮからなる層の上に前記第４のIII族窒化物層を形成する、ことを特徴とする。
請求項２５の発明は、請求項１６ないし請求項２２のいずれかに記載の半導体素子用エピタキシャル基板の製造方法であって、前記第２形成工程の後、前記第２のIII族窒化物層の上に、相異なる組成の２種類以上のIII族窒化物層を周期的に積層した超格子構造層を形成し、前記第３形成工程においては、前記超格子構造層の上に前記第３のIII族窒化物層を形成する、ことを特徴とする。
請求項２６の発明は、請求項１６ないし請求項２５のいずれかに記載の半導体素子用エピタキシャル基板の製造方法であって、前記第３形成工程においては、アクセプタ元素をドープしつつ前記第３のIII族窒化物層を形成することを特徴とする。
請求項２７の発明は、請求項２６に記載の半導体素子用エピタキシャル基板の製造方法であって、前記アクセプタ元素がＭｇであることを特徴とする。
請求項２８の発明は、請求項１６ないし請求項２７のいずれかに記載の半導体素子用エピタキシャル基板の製造方法であって、前記第２形成工程においては、ドナー元素をドープしつつ前記第２のIII族窒化物層を形成することを特徴とする。
請求項２９の発明は、請求項２８に記載の半導体素子用エピタキシャル基板の製造方法であって、前記ドナー元素がＳｉであることを特徴とする。
請求項３０の発明は、半導体素子用エピタキシャル基板を、請求項１６ないし請求項２９のいずれかに記載のエピタキシャル基板の製造方法を用いて作製したことを特徴とする。
請求項３１の発明は、半導体素子が、請求項１６ないし請求項２９のいずれかに記載のエピタキシャル基板の製造方法を用いて作製した半導体素子用エピタキシャル基板を備えることを特徴とする。
請求項１ないし請求項３１の発明によれば、第１のIII族窒化物層を結晶性の劣った多結晶欠陥含有性層として設けることによって、下地基板と第２のIII族窒化物層との格子ミスフィットが緩和される。また、第１のIII族窒化物層と第２のIII族窒化物層との界面を三次元的凹凸面とすることによって、第１のIII族窒化物層で発生した転位は当該界面で屈曲されて第２のIII族窒化物層において合体消失することになる。これらにより、単結晶シリコン基板を下地基板として用いた場合であっても、サファイア基板またはＳｉＣ基板を用いた場合と同程度の品質および特性を有するIII族窒化物機能層を備えたエピタキシャル基板を実現することができる。
加えて、第３のIII族窒化物層を、第２のIII族窒化物層との第１の境界部分から第４のIII族窒化物層との第２の境界部分に向かうにつれてIII族元素中のＡｌの存在比率が連続的に小さくなる傾斜組成層として形成することで、クラックフリーでかつ反りが抑制されてなり、転位密度が低減されたエピタキシャル基板を実現することができる。
係るエピタキシャル基板を用いることで、例えばＨＥＭＴのような半導体素子を、サファイア基板またはＳｉＣ基板を用いた場合よりも低コストでかつ提供することができるとともに、高耐電圧化することができ、あるいはさらにリーク電流の低減も実現できる。
本発明の第１の実施の形態に係るエピタキシャル基板１０の構成を概略的に示す模式断面図である。 エピタキシャル基板１０のＨＡＡＤＦ（高角散乱電子）像を示す図である。 エピタキシャル基板１０における転位の消失の様子を模式的に示す図である。 傾斜組成層６および機能層５の膜厚と、クラックの有無との関係を例示する図である。 本発明の第２の実施の形態に係るエピタキシャル基板２０の構成を概略的に示す模式断面図である。 本発明の第３の実施の形態に係るエピタキシャル基板３０の構成を概略的に示す模式断面図である。 本発明の第４の実施の形態に係るエピタキシャル基板４０の構成を概略的に示す模式断面図である。 実施例１および比較例２の各試料についての濃度勾配を示す図である。 実施例１、比較例１、および比較例２の各試料についての評価結果を一覧にして示す図である。 実施例２の各試料についての評価結果を一覧にして示す図である。
＜第１の実施の形態＞
＜エピタキシャル基板の概略構成＞
図１は、本発明の第１の実施の形態に係るエピタキシャル基板１０の構成を概略的に示す模式断面図である。
エピタキシャル基板１０は、下地基板１と、初期層３と、第１中間層４と、機能層５と、傾斜組成層６とを主として備える。また、エピタキシャル基板１０は、図１に示すように、下地基板１と初期層３の間に界面層２を備える態様であってもよい。界面層２については後述する。なお、以降においては、下地基板１の上に形成した各層を、エピタキシャル膜と総称することがある。また、III族元素中のＡｌの存在比率のことを、便宜上、ＡｌＮモル分率とも称する場合がある。
下地基板１は、（１１１）面の単結晶シリコンウェハーである。下地基板１の厚みに特段の制限はないが、取り扱いの便宜上、数百μｍから数ｍｍの厚みを有する下地基板１を用いるのが好ましい。
初期層３と、第１中間層４と、機能層５と、傾斜組成層６とは、それぞれ、ウルツ鉱型のIII族窒化物を（０００１）結晶面が下地基板１の基板面に対し略平行となるように、エピタキシャル成長手法によって形成した層である。これらの層の形成は、有機金属化学気相成長法（ＭＯＣＶＤ法）により行うのが好適な一例である。
初期層３は、ＡｌＮからなる層（第１のIII族窒化物層）である。初期層３は、下地基板１の基板面に略垂直な方向（成膜方向）に成長した多数の微細な柱状結晶等（柱状結晶、粒状結晶、柱状ドメインあるいは粒状ドメインの少なくとも一種）から構成される層である。換言すれば、初期層３は、エピタキシャル基板１０の積層方向への一軸配向はしてなるものの、積層方向に沿った多数の結晶粒界もしくは転位を含有する、結晶性の劣った多欠陥含有性層である。なお、本実施の形態においては、便宜上、ドメイン粒界あるいは転位も含めて、結晶粒界と称することがある。初期層３における結晶粒界の間隔は大きくても数十ｎｍ程度である。
係る構成を有する初期層３は、ｃ軸傾き成分についてのモザイク性の大小もしくはらせん転位の多少の指標となる（０００２）面のＸ線ロッキングカーブ半値幅が、０．５度以上１．１度以下となるように、かつ、ｃ軸を回転軸とした結晶の回転成分についてのモザイク性の大小もしくは刃状転位の多少の指標となる（１０−１０）面のＸ線ロッキングカーブ半値幅が０．８度以上１．１度以下となるように、形成される。
一方、第１中間層４は、初期層３の上に形成された、ＡｌｐＧａ１−ｐＮ（０≦ｐ＜１）なる組成のIII族窒化物からなる層（第２のIII族窒化物層）である。なお、詳細は後述するが、本実施の形態に係るエピタキシャル基板１０においては、第１中間層４の前後において、エピタキシャル膜の結晶品質と歪みエネルギーの蓄積状態とが異なっている。
機能層５は、傾斜組成層６の上に形成された、III族窒化物により形成される少なくとも１つの層であり、エピタキシャル基板１０の上にさらに所定の半導体層や電極などを形成することで半導体素子を構成する場合において、所定の機能を発現する層である。それゆえ、機能層５は、当該機能に応じた組成および厚みを有する１または複数の層にて形成される。
図１においては、エピタキシャル基板１０がＨＥＭＴ素子の基板として用いられる場合を想定して、機能層５として、高抵抗のＧａＮからなるチャネル層５ａと、ＡｌＮからなる第１スペーサ層５ｂと、ＡｌＧａＮやＩｎＡｌＮなどからなる障壁層５ｃとが形成される場合を例示している。チャネル層５ａは数μｍ程度の厚みに形成されるのが好適である。第１スペーサ層５ｂは１ｎｍ程度の厚みに形成されるのが好適である。ただし、ＨＥＭＴ素子を構成するにあたって第１スペーサ層５ｂは必須の構成要素ではない。障壁層５ｃは、数十ｎｍ程度の厚みに形成されるのが好適である。係る層構成を有することにより、チャネル層５ａの障壁層５ｃ（あるいは第１スペーサ層５ｂ）とのヘテロ接合界面近傍には、自発分極効果やピエゾ分極効果などによって二次元電子ガス領域が形成される。
そして、障壁層５ｃの上に、図示を省略するゲート電極、ソース電極、およびドレイン電極を形成することで、ＨＥＭＴ素子が得られる。これらの電極形成には、フォトリソグラフィープロセスなどの公知の技術を適用可能である。
あるいは、機能層５として、１つのIII族窒化物層（例えばＧａＮ層）を形成し、その上に図示を省略するアノードとカソードとを形成することで、同心円型ショットキーバリアダイオードが実現される。これらの電極形成にも、フォトリソグラフィープロセスなどの公知の技術を適用可能である。
傾斜組成層６は、第１中間層４と機能層５の間に形成された、III族窒化物からなる層である。ただし、傾斜組成層６は、第１中間層４との境界部分６ａから機能層５との境界部分６ｂに向かうにつれてIII族元素中のＡｌの存在比率が連続的に小さくなるように形成されてなる。つまりは、第１中間層４に近いほどＡｌリッチであり、機能層５に近いほどＧａリッチであるように、形成されてなる。
より具体的には、傾斜組成層６がＡｌｑＧａ１−ｑＮ（０≦ｑ≦１）なる組成式で表されるとし、さらに、第１中間層４との境界部分６ａにおいてはｑ＝ｑａ、機能層５との境界部分６ｂにおいてはｑ＝ｑｂであるとするとき、少なくとも、ｑｂ＜ｑａなる関係をみたすように形成されてなる。エピタキシャル成長方向におけるＡｌの存在比率ｑの変化の割合（組成変化率）は一定である必要はなく、位置ごとに異なっていてもよいが、最大の組成変化率が０．１３％／ｎｍ以下であることが必要である。本実施の形態においては、係る要件を満たす場合に、III族元素中のＡｌの存在比率が「連続的に」小さくなるように傾斜組成層６が形成されてなるものとする。
傾斜組成層６は、１００ｎｍ〜３μｍ程度の厚みに形成されるのが好適である。より好ましくは、１μｍ〜３μｍ程度の厚みに形成される。なお、傾斜組成層６は、残留ドナーによりｎ型の導電型を呈する。傾斜組成層６の詳細については後述する。
＜初期層と中間層の詳細構成とその効果＞
初期層３と第１中間層４との界面Ｉ１（初期層３の表面）は、初期層３を構成する柱状結晶等の外形形状を反映した三次元的凹凸面となっている。界面Ｉ１がこのような形状を有することは、図２に例示する、エピタキシャル基板１０のＨＡＡＤＦ（高角散乱電子）像において、明瞭に確認される。なお、ＨＡＡＤＦ像とは、走査透過電子顕微鏡（ＳＴＥＭ）によって得られる、高角度に非弾性散乱された電子の積分強度のマッピング像である。ＨＡＡＤＦ像においては、像強度は原子番号の二乗に比例し、原子番号が大きい原子が存在する箇所ほど明るく（白く）観察される。
エピタキシャル基板１０においては、初期層３はＡｌＮからなるのに対して、第１中間層４は、上記の組成式が示すように、少なくともＧａを含むとともにＡｌＮとは異なる組成を有する層である。Ｇａの方がＡｌよりも原子番号が大きいので、図２においては、第１中間層４が相対的に明るく、初期層３が相対的に暗く観察される。これにより、図２からは、両者の界面Ｉ１が、三次元的凹凸面となっていることが容易に認識される。
なお、図１の模式断面においては、初期層３の凸部３ａが略等間隔に位置するように示されているが、これは図示の都合にすぎず、実際には必ずしも等間隔に凸部３ａが位置するわけではない。好ましくは、初期層３は、凸部３ａの密度が５×１０９／ｃｍ２以上５×１０１０／ｃｍ２以下であり、凸部３ａの平均間隔が４５ｎｍ以上１４０ｎｍ以下であるように形成される。これらの範囲をみたす場合、特に結晶品質の優れた機能層５の形成が可能となる。なお、本実施の形態において、初期層３の凸部３ａとは、表面（界面Ｉ１）において上に凸の箇所の略頂点位置のことを指し示すものとする。なお、本発明の発明者の実験および観察の結果、凸部３ａの側壁を形成しているのは、ＡｌＮの（１０−１１）面もしくは（１０−１２）面であることが確認されている。
初期層３の表面に上記の密度および平均間隔を満たす凸部３ａが形成されるには、平均膜厚が４０ｎｍ以上２００ｎｍ以下となるように初期層３を形成することが好ましい。平均膜厚が４０ｎｍより小さい場合には、上述のような凸部３ａを形成しつつＡｌＮが基板表面を覆い尽くす状態を実現することが難しくなる。一方、平均膜厚を２００ｎｍより大きくしようとすると、ＡｌＮ表面の平坦化が進行し始めるために上述のような凸部３ａを形成することが難しくなる。
なお、初期層３の形成は、所定のエピタキシャル成長条件のもとで実現されるが、初期層３をＡｌＮにて形成することは、シリコンと液相化合物を形成するＧａを含まないという点、および、横方向成長が比較的進みにくいので界面Ｉ１が三次元的凹凸面として形成されやすいという点において好適である。
エピタキシャル基板１０においては、下地基板１と第１中間層４との間に、上述のような態様にて結晶粒界を内在する多欠陥含有性層である初期層３を介在させることにより、下地基板１と第１中間層４との間の格子ミスフィットが緩和され、係る格子ミスフィットに起因する歪みエネルギーの蓄積が抑制されている。上述した初期層３についての（０００２）面および（１０−１０）面のＸ線ロッキングカーブ半値幅の範囲は、この結晶粒界による歪みエネルギーの蓄積が好適に抑制される範囲として定まるものである。
ただし、係る初期層３が介在することで、第１中間層４には、初期層３の柱状結晶等の結晶粒界が起点となった非常に多数の転位が伝播する。本実施の形態においては、初期層３と第１中間層４との界面Ｉ１を上述のように三次元的凹凸面とすることで、係る転位を効果的に低減させてなる。図３は、エピタキシャル基板１０における転位の消失の様子を模式的に示す図である。なお、図３においては後述する界面層２を省略している。
初期層３と第１中間層４との界面Ｉ１が三次元的凹凸面として形成されていることにより、初期層３で発生した転位ｄのほとんどは、図３に示すように、初期層３から第１中間層４へと伝播する（貫通する）際に、界面Ｉ１で屈曲される。より具体的には、界面Ｉ１のうち下地基板１に略平行な箇所を伝播する転位ｄ（ｄ０）については第１中間層４の上方にまで達しうるが、界面Ｉ１のうち下地基板１に対して傾斜している箇所を伝播する転位ｄ（ｄ１）は、第１中間層４の内部において合体消失する。結果として、初期層３を起点とする転位のうち、第１中間層４を貫通する転位はごく一部となる。
また、図３にその様子を模式的に示すように、第１中間層４は、好ましくは、その成長初期こそ初期層３の表面形状に沿って形成されるものの、成長が進むにつれて徐々にその表面が平坦化されていき、最終的には、１０ｎｍ以下の表面粗さを有するように形成される。なお、本実施の形態において、表面粗さは、ＡＦＭ（原子間力顕微鏡）により計測した５μｍ×５μｍ領域についての平均粗さｒａで表すものとする。ちなみに、第１中間層４が、横方向成長が比較的進みやすい、少なくともＧａを含む組成のIII族窒化物にて形成されることは、第１中間層４の表面平坦性を良好なものとするうえで好適である。
また、第１中間層４の平均厚みは、４０ｎｍ以上とするのが好適である。これは、４０ｎｍより薄く形成した場合には、初期層３に由来する凹凸が十分に平坦化しきれないことや、第１中間層４に伝播した転位の相互合体による消失が十分に起こらない、などの問題が生じるからである。尚、平均厚みが４０ｎｍ以上となるように形成した場合には、転位密度の低減や表面の平坦化が効果的になされるので、第１中間層４の厚みの上限については特に技術上の制限はないが、生産性の観点からは数μｍ以下程度の厚みに形成するのが好ましい。
上述のような態様にて形成されてなることで、第１中間層４は、少なくとも表面近傍において（傾斜組成層６との界面近傍において）、転位密度が好適に低減されてなるとともに良好な結晶品質を有する。これにより、傾斜組成層６さらにはその上に形成された機能層５においても、良好な結晶品質が得られる。あるいは、第１中間層４、傾斜組成層６、および機能層５の組成や形成条件によっては、機能層５を第１中間層４よりも低転位に形成することもできる。例えば、転位密度が６×１０９／ｃｍ２以下（うち、らせん転位の密度は２×１０９／ｃｍ２以下）であり、（０００２）面、（１０−１０）面のＸ線ロッキングカーブ半値幅がともに１０００ｓｅｃ以下であるという、優れた結晶品質の機能層５を形成することができる。すなわち、機能層５は、低転位でかつ非常に良好な結晶性を有するとともに、初期層３に比べてモザイク度が非常に小さい層として形成される。
ＭＯＣＶＤ法によりサファイア基板またはＳｉＣ基板上に低温ＧａＮバッファ層などを介して同じ総膜厚のIII族窒化物層群（エピタキシャル膜）を形成した場合の転位密度の値は、おおよそ５×１０８〜１×１０１０／ｃｍ２の範囲であるので、上述の結果は、サファイア基板を用いた場合と同等の品質を有するエピタキシャル基板が、サファイア基板よりも安価な単結晶シリコンウェハーを下地基板１として用いて実現されたことを意味している。
＜界面層＞
上述のように、エピタキシャル基板１０は、下地基板１と初期層３の間に界面層２を備える態様であってもよい。界面層２は、数ｎｍ程度の厚みを有し、アモルファスのＳｉＡｌｘＯｙＮｚからなるのが好適な一例である。
下地基板１と初期層３との間に界面層２を備える場合、下地基板１と第１中間層４などとの格子ミスフィットがより効果的に緩和され、第１中間層４、傾斜組成層６、および機能層５の結晶品質がさらに向上する。すなわち、界面層２を備える場合には、初期層３であるＡｌＮ層が、界面層２を備えない場合と同様の凹凸形状を有しかつ界面層２を備えない場合よりも内在する結晶粒界が少なくなるように形成される。特に（０００２）面でのＸ線ロッキングカーブ半値幅の値が改善された初期層３が得られる。これは、下地基板１の上に直接に初期層３を形成する場合に比して、界面層２の上に初期層３を形成する場合の方が初期層３となるＡｌＮの核形成が進みにくく、結果的に、界面層２が無い場合に比べて横方向成長が促進されることによる。なお、界面層２の膜厚は５ｎｍを超えない程度で形成される。このような界面層２を備えた場合、初期層３を、（０００２）面のＸ線ロッキングカーブ半値幅が、０．５度以上０．８度以下の範囲となるように形成することができる。この場合、（０００２）面のＸ線ロッキングカーブ半値幅が８００ｓｅｃ以下であり、らせん転位密度が１×１０９／ｃｍ２以下であるという、さらに結晶品質の優れた機能層５を形成することができる。
なお、初期層３の形成時に、Ｓｉ原子とＯ原子の少なくとも一方が初期層３に拡散固溶してなる態様や、Ｎ原子とＯ原子の少なくとも一方が下地基板１に拡散固溶してなる態様であってもよい。
＜傾斜組成層＞
次に、傾斜組成層６についてより詳細に説明する。
傾斜組成層６は、上述したように第１中間層４との境界部分６ａから機能層５との境界部分６ｂに向かうにつれてIII族元素中のＡｌの存在比率ｑが小さくなるように形成されてなる。これにより、エピタキシャル基板１０においては、境界部分６ａおよび境界部分６ｂにおいて隣接する第１中間層４および機能層５との組成差が小さくなるように傾斜組成層６が形成されていることになる。換言すれば、エピタキシャル基板１０においては、組成が異なる（すなわち格子定数が本来的に異なる）第１中間層４と機能層５とを、両者の間に実質的なヘテロ界面を生じさせることなく積層した状態が実現されてなる。これは、傾斜組成層６の形成過程において、傾斜組成層６を構成するＡｌｑＧａ１−ｑＮなるIII族窒化物の結晶が、直前に形成された格子定数のより小さい（Ａｌリッチな）結晶格子に整合しようとしながら成長することで実現されたものである。係る場合、第１中間層４の上に機能層５が直接に形成されたことによってヘテロ界面を備えるエピタキシャル基板とは異なり、格子ミスフィット転位に伴う歪みエネルギーの解放がなされることなく、第１中間層４から機能層５までが形成されていることになる。
別の見方をすれば、傾斜組成層６の形成は、下地基板１との間の格子ミスフィットに起因した歪みエネルギーの蓄積を抑制しつつ優れた結晶性を有するように形成された第１中間層４の上に、歪みエネルギーを蓄積させる態様にて行われたものともいえる。このことは、傾斜組成層６および機能層５の側からみれば、第１中間層４が、歪みが少なく結晶性の優れた下地層となっているともいえる。
第１中間層４との境界部分６ａから機能層５との境界部分６ｂに向かうにつれてIII族元素中のＡｌの存在比率ｑが小さくなるように成長が進むことから、傾斜組成層６においては、後から形成されたところほど（第１中間層４から離れたところほど）面内方向に強い圧縮応力が作用するようになる。そして、これに続く機能層５の形成も、係る圧縮応力が作用する状態で進むことになる。なお、エピタキシャル基板１０の作製過程においては、機能層５の形成後、下地基板１とエピタキシャル膜との熱膨張係数の差に起因した引張応力が面内方向に作用するが、本実施の形態においては、これら圧縮応力と引張応力とが互いに相殺・軽減しあう結果、エピタキシャル基板１０は残留引張応力が良好に低減されたものとなっている。これにより、エピタキシャル基板１０においては、数μｍ程度という大きな膜厚にてエピタキシャル膜が形成されてなる場合であっても、反りや、表面におけるクラックの発生が好適に抑制されてなる。
図４は、傾斜組成層６および機能層５の膜厚と、クラックの有無との関係を例示する図である。具体的には、傾斜組成層６を、ｑａ＝１、ｑｂ＝０であり、かつ第１中間層４との境界部分６ａから機能層５との境界部分６ｂの間の組成変化（濃度勾配）が直線的に（一次関数的に）変化するように種々の厚みに形成する一方、機能層５はＧａＮにて種々の厚みに形成したエピタキシャル基板についての、評価結果を示している。なおクラックが存在しない場合の機能層５の表面はいずれも鏡面となっていた。図４に示す結果からは、傾斜組成層６の膜厚ｔ１（ｎｍ）と機能層５の膜厚ｔ２（ｎｍ）との関係が、次の（１）式を満たすように傾斜組成層６および機能層５を形成することで、機能層５においてクラックが発生しないエピタキシャル基板１０が得られるといえる。
ｔ２≦４０ｅ０．００１７ｔ１・・・・（１）
さらに、上述のように傾斜組成層６を形成した場合、第１中間層４から伝播した転位は傾斜組成層６の内部で消滅する。傾斜組成層６の形成は、その上に形成する機能層５の転位密度を低減させる効果もある。
傾斜組成層６における上述のような圧縮応力導入の効果は、傾斜組成層６において第１中間層４との境界部分６ａと機能層５との境界部分６ｂとの組成差が大きいほど、大きくなる。従って、ｑａの値は１に近いほど、ｑｂの値は０に近いほどよい。
例えば、エピタキシャル基板１０が、高抵抗のＧａＮからなるチャネル層５ａと、ＡｌＮからなる第１スペーサ層５ｂと、ＡｌＧａＮやＩｎＡｌＮなどからなる障壁層５ｃとをこの順に備える機能層５を有する、ＨＥＭＴ素子の基板として用いられる場合であれば、傾斜組成層６は、０．８≦ｑａ≦１、ｑｂ＝０となるように形成されるのが好適である。
なお、残留応力導入の効果をさらに高めるべく境界部分６ｂにおける格子定数をより大きくしたい場合は、境界部分６ｂをｑの値が０に近いＡｌｑＧａ１−ｑＮにて形成するようにする代わりに、ＩｎＮやＩｎＧａＮなどにて形成するようにしてもよい。ただし、基板温度の設定や雰囲気ガスの選択など、Ｉｎを含むIII族窒化物を形成するための成長条件は、ＡｌｑＧａ１−ｑＮを形成する場合と大きくなる点に留意が必要である。
＜傾斜組成層とデバイス特性との関係＞
ＨＥＭＴ素子のような電子デバイスの作成に用いるエピタキシャル基板１０に、上述のように傾斜組成層６を設けることには、以下のような利点がある。
まず、傾斜組成層６の上に残留応力が少なく良質な結晶からなる機能層５が形成されることは、電子デバイスの高性能化（低オン抵抗、低リーク電流、高耐圧）に寄与している。
また、第１中間層４と機能層５との間に傾斜組成層６を介在させることによってエピタキシャル基板１０がクラックフリーでかつ反りが小さい状態で厚膜化されることも、電子デバイスの高耐圧化に寄与している。加えて、本実施形態の場合は、傾斜組成層６を、その直上に形成されるチャネル層５ａを構成するＧａＮよりもバンドギャップが大きく、絶縁破壊強度の高いＡｌｑＧａ１−ｑＮなるIII族窒化物によって形成している。つまりは、傾斜組成層６それ自体が耐圧保持機能を有する層である。すなわち、エピタキシャル基板１０において、傾斜組成層６は耐圧保持層であるともいえる。これにより、本実施の形態においては、傾斜組成層６を設けることで、単に厚膜化することによる耐圧性の確保のみならず、傾斜組成層６自体の耐圧保持機能もが、高耐圧化に寄与していることになる。ゆえに、エピタキシャル基板１０においては、単に膜厚をかせぐことのみを目的として介在させる場合に比して、より効果的に高耐圧化が実現されてなる。
また、連続的に組成が変化し、実質的なヘテロ界面が形成されていない傾斜組成層６においては、ヘテロ界面で発生しやすい電界集中が起こりにくくなっている。このことは、高耐圧化および低リーク電流化に寄与している。
さらには、傾斜組成層６の上に２元混晶であるＧａＮからなるチャネル層５ａを形成することで、合金散乱による電子移動度の低下を抑制し、窒化物ＨＥＭＴに特有の低いオン抵抗が維持されてなる。
＜エピタキシャル基板の製造方法＞
次に、ＭＯＣＶＤ法を用いる場合を例として、エピタキシャル基板１０を製造する方法について概説する。
まず、下地基板１として（１１１）面の単結晶シリコンウェハーを用意し、希フッ酸洗浄により自然酸化膜を除去し、さらにその後、ＳＰＭ洗浄を施してウェハー表面に厚さ数Å程度の酸化膜が形成された状態とする。これをＭＯＣＶＤ装置のリアクタ内にセットする。
そして所定の加熱条件とガス雰囲気のもとで各層を形成する。まず、ＡｌＮからなる初期層３は、基板温度を８００℃以上、１２００℃以下の所定の初期層形成温度に保ち、リアクタ内圧力を０．１ｋＰａ〜３０ｋＰａ程度とした状態で、アルミニウム原料であるＴＭＡ（トリメチルアルミニウム）バブリングガスとＮＨ３ガスとを適宜のモル流量比にてリアクタ内に導入し、成膜速度を２０ｎｍ／ｍｉｎ以上、目標膜厚を２００ｎｍ以下、とすることによって、形成させることができる。
なお、シリコンウェハーが初期層形成温度に達した後、初期層３の形成に先立って、ＴＭＡバブリングガスのみをリアクタ内に導入し、ウェハーをＴＭＡバブリングガス雰囲気に晒すようにした場合には、ＳｉＡｌｘＯｙＮｚからなる界面層２が形成される。
第１中間層４の形成は、初期層３の形成後、基板温度を８００℃以上１２００℃以下の所定の中間層形成温度に保ち、リアクタ内圧力を０．１ｋＰａ〜１００ｋＰａとした状態で、ガリウム原料であるＴＭＧ（トリメチルガリウム）バブリングガスとＴＭＡバブリングガスとＮＨ３ガスとを、作製しようとする第１中間層４の組成に応じた所定の流量比にてリアクタ内に導入し、ＮＨ３とＴＭＡおよびＴＭＧとを反応させることにより実現される。
傾斜組成層６の形成は、第１中間層４の形成に続いて、基板温度を８００℃以上１２００℃以下の傾斜組成層形成温度に保ち、リアクタ内圧力を０．１ｋＰａ〜１００ｋＰａとした状態で、リアクタ内に導入するＮＨ３ガスとIII族窒化物原料ガス（ＴＭＡ、ＴＭＧのバブリングガス）との流量比を、傾斜組成層６において実現しようとする組成変化（濃度勾配）に応じて、徐々に変化させるようにすればよい。
機能層５の形成は、傾斜組成層６の形成後、基板温度を８００℃以上１２００℃以下の所定の機能層形成温度に保ち、リアクタ内圧力を０．１ｋＰａ〜１００ｋＰａとした状態で、ＴＭＩバブリングガス、ＴＭＡバブリングガス、あるいはＴＭＧバブリングガスの少なくとも１つとＮＨ３ガスとを、作製しようとする機能層５の組成に応じた流量比にてリアクタ内に導入し、ＮＨ３とＴＭＩ，ＴＭＡ、およびＴＭＧの少なくとも１つとを反応させることにより実現される。図１のように、機能層５を組成の異なる複数の層から構成する場合は、それぞれの層組成に応じた作製条件が適用される。
以上、説明したように、本実施の形態によれば、安価で大口径のものを入手容易なシリコン基板を下地基板とし、かつ、クラックフリーで反りが少なく、結晶品質の優れたエピタキシャル基板を、得ることができる。より詳細には、シリコン基板上に凹凸構造を有するとともに多欠陥含有性層である初期層を形成した上で、中間層その他の層（機能層など）を形成することで、シリコン基板と中間層等との間の格子ミスフィットを抑制する一方、中間層と機能層との間に面内圧縮応力が作用する傾斜組成層を介在させることで、転位低減と残留応力低減とが実現される。これにより、エピタキシャル膜が厚膜化されたエピタキシャル基板が実現される。係る厚膜化は、エピタキシャル基板の耐圧性を向上させる。
さらに、本実施の形態によれば、エピタキシャル基板をＨＥＭＴ素子などの電子デバイス用の基板として構成する場合、傾斜組成層自体を、耐圧保持機能を有するように形成できるので、上述した厚膜化による耐圧性の向上効果に、係る耐圧保持機能がさらに重畳することになる。これにより、従来に比して耐圧性の極めて優れた電子デバイスが実現される。
＜第２の実施の形態＞
図５は、本発明の第２の実施の形態に係るエピタキシャル基板２０の構成を概略的に示す模式断面図である。
エピタキシャル基板２０は、複数の傾斜組成層６が積層形成されてなる点で、第１の実施の形態に係るエピタキシャル基板１０と相違する。それぞれの傾斜組成層６は、第１の実施の形態と同様に形成されてなる。図５においては、複数の傾斜組成層６として、第１単位傾斜組成層６１と第２単位傾斜組成層６２とを積層してなる場合を例示している。
より具体的には、第１中間層４の上に、第１単位傾斜組成層６１が、第１中間層４との境界部分６１ａから第２単位傾斜組成層６２との境界部分６１ｂに向かうにつれてIII族元素中のＡｌの存在比率が小さくなるように形成されてなる。そしてその上に、第２単位傾斜組成層６２が、第１単位傾斜組成層６１との境界部分６２ａから機能層５との境界部分６２ｂに向かうにつれてIII族元素中のＡｌの存在比率が小さくなるように形成されてなる。
係る構成を有するエピタキシャル基板２０においては、Ｇａリッチな境界部分６１ｂとＡｌリッチな境界部分６２ａとの界面で組成の不連続があるものの、第１単位傾斜組成層６１が面内に圧縮応力が作用する態様にて形成されてなるので、第２単位傾斜組成層６２は、第１単位傾斜組成層６１と整合を保って結晶成長してなる。
その結果、第２単位傾斜組成層６２の上に形成された機能層５においては、第１の実施の形態に係るエピタキシャル基板１０の機能層５と同様、圧縮応力が作用してなる。これにより、エピタキシャル基板２０は、第１の実施の形態に係るエピタキシャル基板１０と同様、残留引張応力が低減されたものとなっており、反りが抑制されてなる。
また、エピタキシャル基板２０は、第１の実施の形態に係るエピタキシャル基板１０よりも総膜厚が大きいので、これを用いた電子デバイスにおいては、反りを抑制しつつエピタキシャル基板１０を用いた場合よりもさらに高い高耐圧化が実現される。
＜第３の実施の形態＞
図６は、本発明の第３の実施の形態に係るエピタキシャル基板３０の構成を概略的に示す模式断面図である。
エピタキシャル基板３０は、傾斜組成層６と機能層５との間に、第２中間層７を備える点で、第１の実施の形態に係るエピタキシャル基板１０と相違する。
第２中間層７は、ＡｌＮにて１ｎｍ〜数十ｎｍ程度の厚みを有するように形成するのが好適である。
係る構成を有するエピタキシャル基板３０においては、傾斜組成層６のＧａリッチな境界部分６ｂの上にＡｌリッチな第２中間層７が形成されてなることで、両者の界面で組成の不連続があるものの、傾斜組成層６が面内に圧縮応力が作用する態様にて形成されてなるので、第２中間層７は、傾斜組成層６と整合を保って結晶成長してなる。
その結果、第２中間層７の上に形成された機能層５においては、第１の実施の形態に係るエピタキシャル基板１０と同様、強い圧縮応力が作用してなる。これにより、エピタキシャル基板３０は、第１の実施の形態に係るエピタキシャル基板１０よりもさらに残留引張応力が低減されたものとなっており、エピタキシャル基板１０よりもさらに、反りが抑制されてなる。
＜第４の実施の形態＞
図７は、本発明の第４の実施の形態に係るエピタキシャル基板４０の構成を概略的に示す模式断面図である。
エピタキシャル基板４０は、第１中間層４と傾斜組成層６との間に、超格子構造層８を備える点で、第１の実施の形態に係るエピタキシャル基板１０と相違する。
超格子構造層８は、相異なる組成の２種類のIII族窒化物層である第１単位層８ａと第２単位層８ｂとを繰り返し交互に積層することにより形成されてなる。ここで、１つの第１単位層８ａと１つの第２単位層８ｂとの組をペア層とも称する。
超格子構造層８は、下地基板１である単結晶シリコンウェハーとIII族窒化物との膨張係数差に起因して第１中間層４の面内方向に生じる歪をさらに緩和し、傾斜組成層６への歪の伝播をより抑制する作用を有している。
超格子構造層８を備えるエピタキシャル基板４０は、第１の実施の形態に係るエピタキシャル基板１０に比してエピタキシャル膜の総膜厚が大きいので、エピタキシャル基板１０よりもさらに高い耐圧性を有してなる。
なお、超格子構造層８を介在させたとしても、形成条件が好適に設定されていれば、傾斜組成層６および機能層５の結晶品質は十分良好な程度に（超格子構造層８を有さない場合と同程度に）確保される。
超格子構造層８は、第１単位層８ａをＧａＮにて数十ｎｍ程度の厚みに形成し、第２単位層８ｂをＡｌＮにて数ｎｍ程度の厚みに形成するのが好適な一例である。
ペア層の形成を繰り返すことによって、第１中間層４に内在する歪を第１の実施の形態よりもさらに十分に開放させたうえで、傾斜組成層６および機能層５を形成してなることで、エピタキシャル基板４０においては、下地基板１とIII族窒化物層群との熱膨張係数の差に起因するクラックや反りの発生がさらに好適に抑制される。換言すれば、超格子構造層８は、エピタキシャル基板１０において、傾斜組成層６および機能層５に対する歪の伝播を緩和する歪緩和能を有してなるといえる。また、エピタキシャル基板４０は、第１の実施の形態に係るエピタキシャル基板１０よりも総膜厚が大きいので、これを用いた電子デバイスにおいては、反りを抑制しつつエピタキシャル基板１０を用いた場合よりもさらに高い高耐圧化が実現される。
＜変形例＞
上述の各実施の形態においては、傾斜組成層６は残留ドナーによってｎ型の導電型を呈するが、その形成時にアクセプタ元素を補償ドーピングすることで、傾斜組成層６が高抵抗化されてなる態様であってもよい。例えば、１×１０１８／ｃｍ３〜（１×１０２０／ｃｍ３程度のＭｇをドープするのが好適な一例である。ＭＯＣＶＤ法でエピタキシャル基板を形成する場合であれば、Ｍｇのドープは、Ｃｐ２Ｍｇバブリングガスを原料ガスとすることで実現される。
傾斜組成層６にアクセプタ元素がドープされたエピタキシャル基板をショットキーバリアダイオードの形成に用いた場合、逆方向リーク電流がより低減される。
また、第１中間層４の形成時にドナー元素をドーピングするようにしてもよい。例えば、１×１０１６／ｃｍ３〜１×１０１７／ｃｍ３程度のＳｉをドープするのが好適な一例である。ＭＯＣＶＤ法でエピタキシャル基板を形成する場合であれば、Ｓｉのドープは、ＳｉＨ４バブリングガスを原料ガスとすることで実現される。
第１中間層４にドナー元素がドープされたエピタキシャル基板をショットキーバリアダイオードの形成に用いた場合、電圧印加時にショットキー電極から拡がる空乏層の端部を傾斜組成層６の内部に留まらせることができる。すなわち、下地基板１への空乏層の伸長（いわゆるパンチスルー）が防止される。これにより、ショットキーバリアダイオードの耐電圧性がより向上する。
（実施例１、比較例１、および比較例２）
実施例１として、ＡｌｑＧａ１−ｑＮ（０≦ｑ≦１）なる組成式で表される傾斜組成層６の形成条件を違えた５種のエピタキシャル基板１０（試料ａ−１〜ａ−５）を作製した。また、比較例１として、傾斜組成層６を備えない２種のエピタキシャル基板（試料ｂ−１〜ｂ−２）を作製した。さらに、比較例２として、傾斜組成層６に代え、同じくＡｌｑＧａ１−ｑＮ（０≦ｑ≦１）なる組成式で表されるものの、階段状に組成が変化してなる層（不連続組成層と称する）を設けたほかは、実施例１と同様の手順によって、２種のエピタキシャル基板（試料ｃ−１〜ｃ−２）を作製した。ただし、いずれの試料においても、界面層２の形成は省略した。
第１中間層４までの形成は各試料とも同様の手順で行った。まず、下地基板１として直径が４インチで基板厚みが５２５μｍの（１１１）面単結晶シリコンウェハー（以下、シリコンウェハー）を用意した。用意したシリコンウェハーに、フッ化水素酸／純水＝１／１０（体積比）なる組成の希フッ酸による希フッ酸洗浄と硫酸／過酸化水素水＝１／１（体積比）なる組成の洗浄液によるＳＰＭ洗浄とを施して、ウェハー表面に厚さ数Åの酸化膜が形成された状態とし、これをＭＯＣＶＤ装置のリアクタ内にセットした。次いで、リアクタ内を水素・窒素混合雰囲気とし、リアクタ内圧力を１５ｋＰａとして、基板温度が初期層形成温度である１１００℃となるまで加熱した。
基板温度が１１００℃に達すると、リアクタ内にＮＨ３ガスを導入し、１分間、基板表面をＮＨ３ガス雰囲気に晒した。
その後、ＴＭＡバブリングガスを所定の流量比にてリアクタ内に導入し、ＮＨ３とＴＭＡを反応させることによって表面が三次元的凹凸形状を有する初期層３を形成した。その際、初期層３の成長速度（成膜速度）は２０ｎｍ／ｍｉｎとし、初期層３の目標平均膜厚は１００ｎｍとした。
初期層３が形成されると、続いて、基板温度を１１００℃とし、リアクタ内圧力を１５ｋＰａとして、ＴＭＧバブリングガスをリアクタ内にさらに導入し、ＮＨ３とＴＭＡならびにＴＭＧとの反応により、第１中間層４としてのＡｌ０．３Ｇａ０．７Ｎ層を平均膜厚が５０ｎｍ程度となるように形成した。
なお、以上の工程までを行った試料についてＴＥＭ（透過型電子顕微鏡）およびＨＡＡＤＦ（高角散乱電子）像による構造分析を行った結果、初期層３たるＡｌＮ層が三次元的な表面凹凸形状を有する態様にて堆積されていることが確認された。また、凸部３ａの密度が１×１０１０／ｃｍ２程度であり、凸部３ａの平均間隔が１００ｎｍ程度であることが確認された。なお、ＡｌＮ層のＸ線ロッキングカーブの半値幅を測定したところ、（０００２）面、（１０−１０）面ともに０．８度（２８７０ｓｅｃ）程度であった。
また、Ａｌ０．３Ｇａ０．７Ｎ層の転位密度を評価したところ、層全体の平均値としては約１×１０１１／ｃｍ２程度（らせん転位は１×１０１０／ｃｍ２程度）であったが、Ａｌ０．３Ｇａ０．７Ｎ層表面においては、１×１０１０／ｃｍ２程度（らせん転位は約２×１０９／ｃｍ２程度）となっていた。すなわち、多くの転位がＡｌＧａＮ膜の成長過程において合体、消失していることが確認された。
第１中間層４が形成されると、続いて、実施例１および比較例２に係る試料については、基板温度を１１００℃とし、リアクタ内圧力を１５ｋＰａとして、傾斜組成層６または不連続組成層を２μｍの厚みに形成した。図８に、実施例１および比較例２の各試料についての、傾斜組成層６の厚み方向位置とＡｌＮモル分率との関係、つまりは濃度勾配を示している。なお、図８に示した各試料についてのＡｌＮモル分率は、試料断面をＴＥＭによって観察した際にＥＤＳ（エネルギー分散型Ｘ線分光分析）スポット分析を行うことによって得た値である。
図８に示したように、傾斜組成層の第１中間層４との境界部分の組成は、試料ａ−５を除いてＡｌＮであるようにした。試料ａ−５のみＡｌ０．８Ｇａ０．２Ｎとした。一方、機能層５との境界部分の組成はいずれの試料においてもＧａＮであるようにした。また、試料ａ−１〜ａ−５、およびｂ−１〜ｂ−２の最大組成変化率はそれぞれ、約０．０５％／ｎｍ、約０．１％／ｎｍ、約０．１３％／ｎｍ、約０．１３％／ｎｍ、約０．０４％／ｎｍ、約０．９８％／ｎｍ、約０．６％／ｎｍである。
実施例１および比較例２に係る試料については傾斜組成層６または不連続組成層の形成後、比較例１に係る試料については第１中間層４の形成後直ちに、基板温度を１１００℃とし、リアクタ内圧力を３０ｋＰａとして、ＴＭＧとＮＨ３を反応させて機能層５としてのＧａＮ層を形成した。ＧａＮ層は、試料ｂ−２のみ８００ｎｍの厚みに形成し、他の試料については、１μｍの厚みに形成した。これによりエピタキシャル基板が得られた。
得られたエピタキシャル基板のＧａＮ層について、表面クラックの有無の評価と転位密度の測定とを行った。また、エピタキシャル基板の反り量も測定した。なお、エピタキシャル基板の反り量は、レーザー変位計によって測定した。
図９に、得られたエピタキシャル基板におけるエピタキシャル膜の総膜厚と、上記の評価の結果を一覧にして示す。図９に示すように、試料ｂ−１およびｃ−１においてはＧａＮ層の表面（つまりはエピタキシャル膜の表面）にクラックが観察されたが、傾斜組成層６を備えた試料ａ−１〜ａ−５においては、クラックは観察されなかった。また、傾斜組成層６を備えた試料ａ−１〜ａ−５の方が、これを備えない試料ｂ−１、ｂ−２、ｃ−１、ｃ−２よりも、反りが小さかった。係る結果は、傾斜組成層６を設けることが、エピタキシャル基板のクラック抑制と反り低減に効果的であることを指し示している。
なお、比較例１と比較例２とをみると、クラックの発生した試料の方が、クラックが発生していない試料よりも反りが小さいが、これは、クラックの発生によって応力がある程度解放されたためであると解される。
ＧａＮ層の転位密度についてみると、傾斜組成層６を備えた試料ａ−１〜ａ−５では１×１０９／ｃｍ２程度であり、傾斜組成層６を備えない試料ｂ−１、ｂ−２、ｃ−１、ｃ−２の１／４〜１／５程度の小さい値が得られている。この結果は、傾斜組成層６を設けることが、エピタキシャル膜の低転位化に効果的であることを指し示している。
次に、ＧａＮ層にクラックが生じていた試料ｂ−１、ｃ−１を除き、それぞれのエピタキシャル基板にフォトリソグラフィープロセスによりＧａＮ層の上にアノード電極としてＰｔ電極を形成するとともにカソード電極としてＴｉ／Ａｌオーミック電極を形成して、電極間隔１０μｍの同心円型ショットキーバリアダイオードを得た。係るショットキーバリアダイオードについて、シリコンウェハーとカソード電極とをともに接地した状態で、逆方向電流−電圧特性として、印加電圧１００Ｖ時のリーク電流と、ダイオード素子が破壊に至る電圧である耐電圧とを評価した。これらの評価結果も併せて図９に示している。
図９に示すように、傾斜組成層６を備える試料ａ−１〜試料ａ−５のリーク電流は、比較例２に係る試料ｃ−２の１／１００程度であった。これは、上述したエピタキシャル膜の低転位化の効果であるといえる。
また、耐電圧についてみれば、傾斜組成層６を備える試料ａ−１〜試料ａ−５においては、９００Ｖ以上という高い耐電圧が得られたのに対し、総膜厚が同じであるものの傾斜組成層６ではなく不連続組成層を備える比較例２に係る試料ｃ−２の耐電圧は６２０Ｖに留まっていた。また、総膜厚が小さい比較例１に係る試料ｂ−２の耐電圧の値は、さらに小さい１８０Ｖであった。係る結果は、単に総膜厚を大きくするだけではなく、耐圧保持機能を有する傾斜組成層６により厚膜化を図ることが、高耐電圧化に効果的であることを示している。
以上に示した実施例１、比較例１、および比較例２の対比より、傾斜組成層を備えるエピタキシャル基板を用いることが、リーク電流の低減および高耐電圧化という、ショットキーバリアダイオードの逆方向特性の向上に効果があるといえる。
（実施例２）
傾斜組成層６と機能層５としてのＧａＮ層の膜厚を種々に違えたほかは、実施例１と同様の手順で１０種のエピタキシャル基板（試料ｄ−１〜ｄ−１０）を作製した。なお、傾斜組成層６における組成変化率は実施例１の試料ａ−１と同じ約０．０５％／ｎｍとなるようにした。また、試料ｄ−１〜ｄ−７については、傾斜組成層６と機能層５の膜厚が（１）式の関係をみたすようにした。
得られたエピタキシャル基板のＧａＮ層について、表面クラックの有無の評価と転位密度の測定とを行った。また、エピタキシャル基板の反り量も測定した。
さらに、表面にクラックの発生しなかったものについては、やはり実施例１と同様に、同心円型ショットキーバリアダイオードを作製した。係るショットキーバリアダイオードについて、実施例１と同様に印加電圧１００Ｖ時のリーク電流と耐電圧とを評価した。
図１０は、各試料についての、傾斜組成層６の膜厚、機能層の膜厚、およびエピタキシャル膜の総膜厚と、上記の各評価結果とを、一覧にして示す図である。なお、図１０においては、試料ａ−１についての値も併記している。
図１０に示すように、（１）式をみたす試料ｄ−１〜ｄ−７においては、クラックが発生しなかったが、（１）式をみたさない試料ｄ−８〜ｄ−１０にはクラックが発生していた。
一方、エピタキシャル基板の反り量は、最も値が大きい試料ｄ−１でも比較例１より小さく、概ね実施例１と同等あるいはそれ以下であった。係る結果も、実施例１と同様、傾斜組成層６を設けることでエピタキシャル基板の反りが抑制されることを指し示している。
ＧａＮ層の転位密度については、傾斜組成層６の厚みによって差異があり、傾斜組成層６の厚みが１μｍ以上である試料ｄ−１〜ｄ−５およびｄ−８〜ｄ−１０は当該厚みが１μｍ未満の試料ｄ−６〜ｄ−７よりも転位密度が小さかった。これは、傾斜組成層６を厚く形成するほど、傾斜組成層６さらにはＧａＮ層に伝播した転位が消失することを示す結果である。また、これに対応して、試料ｄ−１〜ｄ−５は試料ｄ−６〜ｄ−７よりもショットキーバリアダイオードにおけるリーク電流の値が小さかった。以上の結果は、（１）式をみたし、かつ、傾斜組成層６を１μｍ以上の厚みに形成することで、エピタキシャル膜の低転位化と、ショットキーバリアダイオードにおけるリーク電流の抑制が実現されることを示している。
さらに、図１０からは、（１）式をみたしかつ傾斜組成層の厚みを４μｍ以上とすることで、１３００Ｖ以上という、実施例１よりもさらに高い耐電圧が実現されることがわかる。
（比較例３）
比較例３として、下地基板にＳｉＣウェハーを用いたエピタキシャル基板を作製した。
具体的には、まず、下地基板として（１１１）面のｎ型導電性である４インチ径単結晶６Ｈ−ＳｉＣウェハーを用意した。用意したＳｉＣ基板をＭＯＣＶＤ装置のリアクタ内にセットした。次いで、リアクタ内を水素・窒素混合雰囲気とし、リアクタ圧力を１５ｋＰａとし、基板温度がバッファ層形成温度である１１００℃となるまでＳｉＣウェハーを加熱した。
基板温度が１１００℃に達すると、リアクタ内にＮＨ３ガスとＴＭＡバブリングガスを導入し、いわゆるバッファ層として、厚さ２００ｎｍ程度のＡｌＮ層を形成した。
ＡｌＮからなるバッファ層が形成されると、次いで基板温度を１１００℃とし、リアクタ内圧力を３０ｋＰａとして、ＴＭＧとＮＨ３を反応させて機能層に相当するＧａＮ層を３μｍの厚さで形成した。これによりエピタキシャル基板が得られた。エピタキシャル基板にクラックは確認されなかった。作製したエピタキシャル基板の総膜厚は、３．２μｍであった。
続いて、得られたエピタキシャル基板を用いて、実施例１と同様の手順にてショットキーバリアダイオード素子を作製し、そのリーク電流と耐電圧とを測定した。その結果、印加電圧１００Ｖ時の逆方向リーク電流は１×１０−６Ａ／ｃｍ２であり、耐電圧は８８５Ｖであった。
（比較例３と実施例１との対比）
図９に示した実施例１に係るエピタキシャル基板の評価結果と上述した比較例３に係るエピタキシャル基板の評価結果とを対比すると、実施例１に係るエピタキシャル基板が、比較例３に係るエピタキシャル基板と同等あるいはそれ以上の特性を有していることが明らかである。特に、両者の総膜厚はほぼ同程度であるのに関わらず、実施例１に係るエピタキシャル基板を用いたショットキーバリアダイオードにおいては、より高い耐電圧が得られている。係る結果は、ＳｉＣウェハーよりも安価なＳｉウェハーを用いて、より特性の優れたエピタキシャル基板を提供することができることを示している。
実施例１においては、傾斜組成層６を、その直上に形成されるＧａＮからなる機能層よりもバンドギャップが大きく、絶縁破壊強度の高いＡｌｑＧａ１−ｑＮなるIII族窒化物によって形成しているので、エピタキシャル膜の総膜厚の差異がほとんどないにもかかわらず耐電圧に大きな差異が生じているということは、傾斜組成層６それ自体の耐圧保持機能が高耐圧化に寄与していることを指し示すものといえる。
（実施例３および比較例４）
実施例３として、ＧａＮ層の形成までは実施例１の試料ａ−１と同様に行い、続いて、基板温度を１１００℃、リアクタ内圧力を１０ｋＰａとして、ＴＭＡ、ＴＭＧ、ＮＨ３をリアクタ内に導入し、障壁層としてのＡｌ０．２Ｇａ０．８Ｎ層を２５ｎｍの厚みに形成した。
また、比較例４として、ＧａＮ層の形成までを比較例３と同様に行い、続いて、基板温度を１１００℃、リアクタ内圧力を１０ｋＰａとして、ＴＭＡ、ＴＭＧ、ＮＨ３をリアクタ内に導入し、障壁層としてのＡｌ０．２Ｇａ０．８Ｎ層を２５ｎｍの厚みに形成した。
以上の手順により作製されたそれぞれのエピタキシャル基板のＡｌＧａＮ／ＧａＮ積層構造について、電子移動度と２次元電子密度を測定したところ、いずれも、エピタキシャル基板の電子移動度は約１５００ｃｍ２／Ｖｓであり、２次元電子密度は約１×１０１３／ｃｍ２であった。この結果は、下地基板にＳｉウェハーを用いた実施例３に係るエピタキシャル基板は、下地基板にＳｉＣウェハーを用いた比較例４に係るエピタキシャル基板と同等の特性を有することを指し示している。
（実施例４）
実施例４として、単位体積あたりのＭｇ濃度が１０１８／ｃｍ３程度となるように、傾斜組成層６の形成中にＣｐ２Ｍｇのバブリングガスを導入したこと以外は、実施例１の試料ａ−１と同様にエピタキシャル基板を作製した。さらには、実施例１と同様にショットキーバリアダイオードを作製した。
作製したショットキーバリアダイオード素子の逆方向特性を評価したところ、耐電圧は実施例１の各試料と同程度の９７５Ｖであったが、逆方向リーク電流は試料ａ−１よりもさらに少ない２×１０−７Ａ／ｃｍ２という値が得られた。この結果は、Ｍｇのドープが、残留ドナーによりｎ型伝導層を示す傾斜組成層を高比抵抗化させる効果があることを示すものといえる。
（実施例５）
実施例５として、第１中間層としてのＡｌ０．３Ｇａ０．７Ｎ層における単位体積あたりのＳｉ濃度が、７×１０１６／ｃｍ３程度となるように、Ａｌ０．３Ｇａ０．７Ｎ層の形成中にＳｉＨ４ガスを導入したこと以外は、実施例１の試料ａ−１と同様にエピタキシャル基板を作製した。さらには、実施例１と同様にショットキーバリアダイオードを作製した。
作製したショットキーバリアダイオード素子の逆方向特性を評価したところ、逆方向リーク電流は実施例１と同等程度の１×１０−６Ａ／ｃｍ２であったが、耐電圧は、実施例１よりも高い１０２５Ｖという値が得られた。この結果は、第１中間層にドナー元素をドーピングすることが、電圧印加時にショットキー電極から拡がる空乏層のＳｉ下地基板へのパンチスルーを防止し、ｎ型の導電型を呈する傾斜組成層の内部に空乏層端を留めるという効果があることを示している。
（実施例６）
実施例６においては、第２の実施の形態に係るエピタキシャル基板を作製した。具体的には、傾斜組成層６の形成を実施例１の試料ａ−１と同様に２回繰り返した後、その上に実施例１と同様に、機能層としてのＧａＮ層を１μｍの厚みに形成した。得られたエピタキシャル基板の総膜厚は、５．１５μｍであった。
得られたエピタキシャル基板に対し、実施例１と同様に、表面クラックの有無の評価と転位密度の測定とを行った。また、エピタキシャル基板の反り量も測定した。その結果、クラックは観測されなかった。反り量は６７μｍであり、比較例１よりは小さい値が得られていた。また、ＧａＮ層の転位密度は１×１０９／ｃｍ２であった。
さらに、実施例１と同様の手順でショットキーバリアダイオードを作製し、そのリーク電流と耐電圧とを測定した。その結果、印加電圧１００Ｖ時の逆方向リーク電流は１×１０−６Ａ／ｃｍ２と実施例１と同程度であったが、耐電圧は、実施例１に係るエピタキシャル基板に比して高い、１６６０Ｖという値が得られた。係る結果は、複数の傾斜組成層６を積層形成することにより、ウェハーの反りを抑制しつつ総膜厚を増加させることができ、これによって耐電圧を大幅に向上させることができることを示している。
（実施例７）
実施例７においては、第３の実施の形態に係るエピタキシャル基板として、第２中間層７としてのＡｌＮ層の厚みが異なる３種のエピタキシャル基板を作製した。ＡｌＮ層の目標膜厚はそれぞれ、５、１０、２０ｎｍとした。具体的には、傾斜組成層６の形成までは実施例１と同様に行い、続いて、目標膜厚のＡｌＮ層を形成した後、その上に機能層としてのＧａＮ層を１μｍの厚みに形成した。作製したエピタキシャル基板の総膜厚は、３．１５μｍ前後であった。
得られた３種のエピタキシャル基板のＧａＮ層について、実施例１と同様に、表面クラックの有無の評価と転位密度の測定とを行った。また、エピタキシャル基板の反り量も測定した。その結果、３種のエピタキシャル基板のいずれにもクラックは観測されなかった。また、反り量は各々４２、４３、４２μｍと、第２中間層７の厚みによらずほぼ同様であったが、いずれも実施例１よりも値は小さかった。ＧａＮ層の転位密度はいずれも１×１０９／ｃｍ２であり、実施例１と同程度であった。
続いて、得られたエピタキシャル基板を用いて、実施例１と同様の手順にてショットキーバリアダイオード素子を作製し、そのリーク電流と耐電圧とを測定した。
その結果、印加電圧１００Ｖ時の逆方向リーク電流は、いずれの試料についても実施例１と同程度の１×１０−６Ａ／ｃｍ２であった。また、耐電圧も、それぞれ９８０Ｖ、９７５Ｖ、９７７Ｖと、第２中間層の厚みによらず実施例１とほぼ同程度であった。係る結果は、傾斜組成層と機能層の間に第２中間層を挿入することで、特性を変動させることなくエピタキシャル基板の反りをさらに抑制することができることを示している。
（実施例８）
実施例８においては、第４の実施の形態に係るエピタキシャル基板を作製した。具体的には、第１中間層４の形成までは実施例１と同様に行った後、続いて、第１単位層８ａをＧａＮ層とし、第２単位層８ｂをＡｌＮ層とするペア層を４０周期分形成することにより、超格子構造層８を形成した。その際、ＡｌＮ層の目標膜厚を５ｎｍ、ＧａＮ層の目標膜厚を２０ｎｍとした。得られた超格子構造層の厚みは、１μｍであった。係る周期構造層の上に、傾斜組成層６と機能層５としてのＧａＮ層とを実施例１の試料ａ−１と同様に形成した。得られたエピタキシャル基板の総膜厚は、４．１５μｍであった。
得られたエピタキシャル基板のＧａＮ層について、実施例１と同様に、表面クラックの有無の評価と転位密度の測定とを行った。また、エピタキシャル基板の反り量も測定した。その結果、クラックは観測されなかった。エピタキシャル基板の反り量は６２μｍであり、比較例１よりは小さい値が得られていた。また、ＧａＮ層の転位密度は１×１０９／ｃｍ２であった。
続いて、得られたエピタキシャル基板を用いて、実施例１と同様の手順にてショットキーバリアダイオード素子を作製し、そのリーク電流と耐電圧とを測定した。その結果、印加電圧１００Ｖ時の逆方向リーク電流は１×１０−６Ａ／ｃｍ２と実施例１と同程度であったが、耐電圧は、実施例１に係るエピタキシャル基板に比して高い、１１８０Ｖであった。係る結果は、超格子構造層を形成することにより、ウェハーの反りを抑制しつつ総膜厚を増加させることができ、これによって耐電圧を大幅に向上させることができることを示している。
１ 下地基板
２ 界面層
３ 初期層
３ａ 凸部
４ 第１中間層
５ 機能層
５ａ チャネル層
５ｂ スペーサ層
５ｃ 障壁層
６ 傾斜組成層
６ａ （傾斜組成層６の中間層４との）境界部分
６ｂ （傾斜組成層６の機能層５との）境界部分
７ 第２中間層
８ 超格子構造層
８ａ 第１単位層
８ｂ 第２単位層
１０、２０、３０、４０ エピタキシャル基板

Claims (31)

  1. （１１１）方位の単結晶シリコンである下地基板の上に、前記下地基板の基板面に対し（０００１）結晶面が略平行となるようにIII族窒化物層群を形成してなる、半導体素子用のエピタキシャル基板であって、
    前記下地基板の上に形成された、ＡｌＮからなる第１のIII族窒化物層と、
    前記第１のIII族窒化物層の上に形成され、ＡｌｐＧａ１−ｐＮ（０≦ｐ＜１）からなる第２のIII族窒化物層と、
    前記第２のIII族窒化物層の上にエピタキシャル形成され、ＡｌｑＧａ１−ｑＮ（０≦ｑ≦１）なる組成式で表される第３のIII族窒化物層と、
    前記第３のIII族窒化物層の上にエピタキシャル形成された少なくとも１つの第４のIII族窒化物層と、
    を備え、
    前記第１のIII族窒化物層が、柱状あるいは粒状の結晶もしくはドメインの少なくとも一種から構成される、平均膜厚が４０ｎｍ以上２００ｎｍ以下の多結晶欠陥含有性層であり、
    前記第１のIII族窒化物層と前記第２のIII族窒化物層との界面が３次元的凹凸面であり、
    前記界面においては、ＡｌＮの（１０−１１）面もしくは（１０−１２）面が側壁を成す前記第１のIII族窒化物層の凸部が、５×１０９／ｃｍ２以上５×１０１０／ｃｍ２以下の密度および４５ｎｍ以上１４０ｎｍ以下の平均間隔にて存在しており、
    前記第３のIII族窒化物層が、前記第２のIII族窒化物層との第１の境界部分から前記第４のIII族窒化物層との第２の境界部分に向かうにつれてIII族元素中のＡｌの存在比率が連続的に小さくなる傾斜組成層として形成されてなる、
    ことを特徴とする半導体素子用エピタキシャル基板。
  2. 請求項１に記載の半導体素子用エピタキシャル基板であって、
    前記第３のIII族窒化物層におけるＡｌの存在比率の変化率が０．１３％／ｎｍ以下であることを特徴とする半導体素子用エピタキシャル基板。
  3. 請求項１または請求項２に記載の半導体素子用エピタキシャル基板であって、
    前記第３のIII族窒化物層の厚みをｔ１（ｎｍ）とし前記第４のIII族窒化物の厚みをｔ２（ｎｍ）とするとき、
    ｔ２≦４０ｅ０．００１７ｔ１
    であることを特徴とする半導体素子用エピタキシャル基板。
  4. 請求項１ないし請求項３のいずれかに記載の半導体素子用エピタキシャル基板であって、
    前記第３のIII族窒化物層の厚みが１μｍ以上３μｍ以下であることを特徴とする半導体素子用エピタキシャル基板。
  5. 請求項１ないし請求項４のいずれかに記載の半導体素子用エピタキシャル基板であって、
    前記第４のIII族窒化物層が、前記第３のIII族窒化物層と隣接する層としてＧａＮからなる層を備え、
    前記第３のIII族窒化物層の前記第２の境界部分がＧａＮからなる、
    ことを特徴とする半導体素子用エピタキシャル基板。
  6. 請求項１ないし請求項５のいずれかに記載の半導体素子用エピタキシャル基板であって、
    前記第３のIII族窒化物層の前記第１の境界部分においてｑ＝ｑａとするとき、０．８≦ｑａ≦１である、
    ことを特徴とする半導体素子用エピタキシャル基板。
  7. 請求項６に記載の半導体素子用エピタキシャル基板であって、
    前記第３のIII族窒化物層の前記第１の境界部分がＡｌＮからなる、
    ことを特徴とする半導体素子用エピタキシャル基板。
  8. 請求項１ないし請求項７のいずれかに記載の半導体素子用エピタキシャル基板であって、
    複数の前記第３のIII族窒化物層が積層形成されてなる、
    ことを特徴とする半導体素子用エピタキシャル基板。
  9. 請求項１ないし請求項７のいずれかに記載の半導体素子用エピタキシャル基板であって、
    前記第３のIII族窒化物層と前記第４のIII族窒化物層との間に、ＡｌＮからなる層をさらに備える、
    ことを特徴とする半導体素子用エピタキシャル基板。
  10. 請求項１ないし請求項７のいずれかに記載の半導体素子用エピタキシャル基板であって、
    前記第２のIII族窒化物層と前記第３のIII族窒化物層との間に、相異なる組成の２種類以上のIII族窒化物層を周期的に積層した超格子構造層をさらに備える、
    ことを特徴とする半導体素子用エピタキシャル基板。
  11. 請求項１ないし請求項１０のいずれかに記載の半導体素子用エピタキシャル基板であって、
    前記第３のIII族窒化物層に、アクセプタ元素がドープされてなることを特徴とする半導体素子用エピタキシャル基板。
  12. 請求項１１に記載の半導体素子用エピタキシャル基板であって、
    前記アクセプタ元素がＭｇであることを特徴とする半導体素子用エピタキシャル基板。
  13. 請求項１ないし請求項１２のいずれかに記載の半導体素子用エピタキシャル基板であって、
    前記第２のIII族窒化物層に、ドナー元素がドープされてなることを特徴とする半導体素子用エピタキシャル基板。
  14. 請求項１３に記載の半導体素子用エピタキシャル基板であって、
    前記ドナー元素がＳｉであることを特徴とする半導体素子用エピタキシャル基板。
  15. 請求項１ないし請求項１４のいずれかに記載のエピタキシャル基板を用いて作製した半導体素子。
  16. （１１１）方位の単結晶シリコンである下地基板の上に、前記下地基板の基板面に対し（０００１）結晶面が略平行なIII族窒化物層群を形成してなる半導体素子用エピタキシャル基板の製造方法であって、
    前記下地基板の上にＡｌＮからなる第１のIII族窒化物層を形成する第１形成工程と、
    前記第２のIII族窒化物層の上にＡｌｐＧａ１−ｐＮ（０≦ｐ＜１）からなる第２のIII族窒化物層を形成する第２形成工程と、
    前記第２のIII族窒化物層の上にＡｌｑＧａ１−ｑＮ（０≦ｑ≦１）なる組成式で表される第３のIII族窒化物層をエピタキシャル形成する第３形成工程と、
    前記第３のIII族窒化物層の上に少なくとも１つの第４のIII族窒化物層をエピタキシャル形成する第４形成工程と、
    を備え、
    前記第１形成工程においては、前記第１のIII族窒化物層を、柱状あるいは粒状の結晶もしくはドメインの少なくとも一種から構成され、表面が三次元的凹凸面であり、平均膜厚が４０ｎｍ以上２００ｎｍ以下の多結晶欠陥含有性層であって、前記表面においては、ＡｌＮの（１０−１１）面もしくは（１０−１２）面が側壁を成す凸部が５×１０９／ｃｍ２以上５×１０１０／ｃｍ２以下の密度および４５ｎｍ以上１４０ｎｍ以下の平均間隔にて存在するように形成し、
    前記第３形成工程においては、前記第３のIII族窒化物層を、前記第２のIII族窒化物層との第１の境界部分から前記第４のIII族窒化物層との第２の境界部分に向かうにつれてIII族元素中のＡｌの存在比率が連続的に小さくなる傾斜組成層として形成する、
    ことを特徴とする半導体素子用エピタキシャル基板の製造方法。
  17. 請求項１６に記載の半導体素子用エピタキシャル基板の製造方法であって、
    前記第３形成工程においては、Ａｌの存在比率の変化率が０．１３％／ｎｍ以下となるように前記第３のIII族窒化物層を形成することを特徴とする半導体素子用エピタキシャル基板の製造方法。
  18. 請求項１６または請求項１７に記載の半導体素子用エピタキシャル基板の製造方法であって、
    前記第３のIII族窒化物層の厚みをｔ１（ｎｍ）とし前記第４のIII族窒化物の厚みをｔ２（ｎｍ）とするとき、
    ｔ２≦４０ｅ０．００１７ｔ１
    となるように前記第３のIII族窒化物層と前記第４のIII族窒化物層とを形成することを特徴とする半導体素子用エピタキシャル基板の製造方法。
  19. 請求項１６ないし請求項１８のいずれかに記載の半導体素子用エピタキシャル基板の製造方法であって、
    前記第３形成工程においては、前記第３のIII族窒化物層を１μｍ以上３μｍ以下の厚みに形成することを特徴とする半導体素子用エピタキシャル基板の製造方法。
  20. 請求項１６ないし請求項１９のいずれかに記載の半導体素子用エピタキシャル基板の製造方法であって、
    前記第３形成工程においては、前記第３のIII族窒化物層の前記第２の境界部分をＧａＮにて形成し、
    前記第４形成工程においては、前記第３のIII族窒化物層と隣接する層をＧａＮにて形成する、
    ことを特徴とする半導体素子用エピタキシャル基板の製造方法。
  21. 請求項１６ないし請求項２０のいずれかに記載の半導体素子用エピタキシャル基板の製造方法であって、
    前記第３形成工程においては、前記第３のIII族窒化物層の前記第１の境界部分においてｑ＝ｑａとするとき、０．８≦ｑａ≦１であるように前記第３のIII族窒化物層を形成する、
    ことを特徴とする半導体素子用エピタキシャル基板の製造方法。
  22. 請求項２１に記載の半導体素子用エピタキシャル基板の製造方法であって、
    前記第３形成工程においては、前記第３のIII族窒化物層の前記第１の境界部分をＡｌＮにて形成する、
    ことを特徴とする半導体素子用エピタキシャル基板の製造方法。
  23. 請求項１６ないし請求項２２のいずれかに記載の半導体素子用エピタキシャル基板の製造方法であって、
    前記第３形成工程においては複数の前記第３のIII族窒化物層を積層形成する、
    ことを特徴とする半導体素子用エピタキシャル基板の製造方法。
  24. 請求項１６ないし請求項２２のいずれかに記載の半導体素子用エピタキシャル基板の製造方法であって、
    前記第３形成工程の後、前記第３のIII族窒化物層の上にＡｌＮからなる層を形成し、前記第４形成工程においては、前記ＡｌＮからなる層の上に前記第４のIII族窒化物層を形成する、
    ことを特徴とする半導体素子用エピタキシャル基板の製造方法。
  25. 請求項１６ないし請求項２２のいずれかに記載の半導体素子用エピタキシャル基板の製造方法であって、
    前記第２形成工程の後、前記第２のIII族窒化物層の上に、相異なる組成の２種類以上のIII族窒化物層を周期的に積層した超格子構造層を形成し、
    前記第３形成工程においては、前記超格子構造層の上に前記第３のIII族窒化物層を形成する、
    ことを特徴とする半導体素子用エピタキシャル基板の製造方法。
  26. 請求項１６ないし請求項２５のいずれかに記載の半導体素子用エピタキシャル基板の製造方法であって、
    前記第３形成工程においては、アクセプタ元素をドープしつつ前記第３のIII族窒化物層を形成することを特徴とする半導体素子用エピタキシャル基板の製造方法。
  27. 請求項２６に記載の半導体素子用エピタキシャル基板の製造方法であって、
    前記アクセプタ元素がＭｇであることを特徴とする半導体素子用エピタキシャル基板の製造方法。
  28. 請求項１６ないし請求項２７のいずれかに記載の半導体素子用エピタキシャル基板の製造方法であって、
    前記第２形成工程においては、ドナー元素をドープしつつ前記第２のIII族窒化物層を形成することを特徴とする半導体素子用エピタキシャル基板の製造方法。
  29. 請求項２８に記載の半導体素子用エピタキシャル基板の製造方法であって、
    前記ドナー元素がＳｉであることを特徴とする半導体素子用エピタキシャル基板の製造方法。
  30. 請求項１６ないし請求項２９のいずれかに記載のエピタキシャル基板の製造方法を用いて作製した半導体素子用エピタキシャル基板。
  31. 請求項１６ないし請求項２９のいずれかに記載のエピタキシャル基板の製造方法を用いて作製した半導体素子用エピタキシャル基板を備える半導体素子。
JP2013258021A 2009-11-06 2013-12-13 半導体素子用エピタキシャル基板、半導体素子、および半導体素子用エピタキシャル基板の製造方法 Active JP5671127B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013258021A JP5671127B2 (ja) 2009-11-06 2013-12-13 半導体素子用エピタキシャル基板、半導体素子、および半導体素子用エピタキシャル基板の製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009254857 2009-11-06
JP2009254857 2009-11-06
JP2013258021A JP5671127B2 (ja) 2009-11-06 2013-12-13 半導体素子用エピタキシャル基板、半導体素子、および半導体素子用エピタキシャル基板の製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2011539396A Division JP5524235B2 (ja) 2009-11-06 2010-11-05 半導体素子用エピタキシャル基板および半導体素子用エピタキシャル基板の製造方法

Publications (2)

Publication Number Publication Date
JP2014099623A true JP2014099623A (ja) 2014-05-29
JP5671127B2 JP5671127B2 (ja) 2015-02-18

Family

ID=43970010

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2011539396A Expired - Fee Related JP5524235B2 (ja) 2009-11-06 2010-11-05 半導体素子用エピタキシャル基板および半導体素子用エピタキシャル基板の製造方法
JP2013258021A Active JP5671127B2 (ja) 2009-11-06 2013-12-13 半導体素子用エピタキシャル基板、半導体素子、および半導体素子用エピタキシャル基板の製造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2011539396A Expired - Fee Related JP5524235B2 (ja) 2009-11-06 2010-11-05 半導体素子用エピタキシャル基板および半導体素子用エピタキシャル基板の製造方法

Country Status (4)

Country Link
US (1) US8415690B2 (ja)
EP (1) EP2498293B1 (ja)
JP (2) JP5524235B2 (ja)
WO (1) WO2011055774A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016149410A (ja) * 2015-02-10 2016-08-18 Ｄｏｗａエレクトロニクス株式会社 電子デバイス用エピタキシャル基板および高電子移動度トランジスタならびにそれらの製造方法

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2546283B2 (ja) * 1987-08-12 1996-10-23 ソニー株式会社 スイッチング電源装置
US7314520B2 (en) * 2004-10-04 2008-01-01 Cree, Inc. Low 1c screw dislocation 3 inch silicon carbide wafer
CN103109369B (zh) * 2010-06-24 2016-04-06 富士通株式会社 半导体装置
JP5653109B2 (ja) * 2010-07-26 2015-01-14 住友電工デバイス・イノベーション株式会社 半導体装置
JP5891650B2 (ja) * 2011-08-18 2016-03-23 富士通株式会社 化合物半導体装置及びその製造方法
US20130082274A1 (en) * 2011-09-29 2013-04-04 Bridgelux, Inc. Light emitting devices having dislocation density maintaining buffer layers
DE102011114671A1 (de) 2011-09-30 2013-04-04 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
DE102011114670A1 (de) * 2011-09-30 2013-04-04 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
US8507947B2 (en) * 2011-12-09 2013-08-13 Power Integrations, Inc. High quality GaN high-voltage HFETS on silicon
KR102148363B1 (ko) * 2012-07-11 2020-08-27 루미리즈 홀딩 비.브이. Iii-질화물 구조체들에서의 나노파이프 결함들의 감소 또는 제거
CN103828030B (zh) * 2012-08-10 2017-11-10 日本碍子株式会社 半导体元件、hemt元件、以及半导体元件的制造方法
JP5705179B2 (ja) * 2012-08-15 2015-04-22 株式会社東芝 窒化物半導体ウェーハ、窒化物半導体装置及び窒化物半導体結晶の成長方法
TWI495154B (zh) 2012-12-06 2015-08-01 Genesis Photonics Inc 半導體結構
TWI562402B (en) * 2012-12-06 2016-12-11 Genesis Photonics Inc Semiconductor structure
JP2014183285A (ja) * 2013-03-21 2014-09-29 Stanley Electric Co Ltd 発光素子
KR102071019B1 (ko) * 2013-05-10 2020-01-29 서울반도체 주식회사 노멀리 오프 타입 트랜지스터 및 그 제조방법
JP5996489B2 (ja) * 2013-07-09 2016-09-21 株式会社東芝 窒化物半導体ウェーハ、窒化物半導体素子及び窒化物半導体ウェーハの製造方法
CN105637620B (zh) * 2013-11-06 2018-11-20 夏普株式会社 氮化物半导体
JP5833202B2 (ja) * 2014-08-26 2015-12-16 株式会社東芝 窒化物半導体素子及びウェーハ
JP6142893B2 (ja) * 2015-03-30 2017-06-07 富士通株式会社 化合物半導体装置及びその製造方法
CN105355650A (zh) * 2015-10-30 2016-02-24 江苏能华微电子科技发展有限公司 肖特基二极管用外延片及其制备方法
JP6288187B2 (ja) * 2016-08-22 2018-03-07 富士通株式会社 化合物半導体装置及びその製造方法
TWI703726B (zh) 2016-09-19 2020-09-01 新世紀光電股份有限公司 含氮半導體元件
JP6264485B2 (ja) * 2017-03-06 2018-01-24 富士通株式会社 化合物半導体装置及びその製造方法
WO2019106931A1 (ja) * 2017-12-01 2019-06-06 ソニーセミコンダクタソリューションズ株式会社 半導体発光素子
WO2019127422A1 (zh) * 2017-12-29 2019-07-04 深圳前海小有技术有限公司 一种led结构及其制备方法
JP7260089B2 (ja) * 2018-11-09 2023-04-18 学校法人 名城大学 窒化物半導体
US11942519B2 (en) * 2021-09-01 2024-03-26 Vanguard International Semiconductor Corporation Semiconductor structure and high electron mobility transistor
JP2023105952A (ja) * 2022-01-20 2023-08-01 スタンレー電気株式会社 単結晶ＡｌＮ基板、単結晶ＡｌＮ基板を用いた半導体ウェハ、及びこれらの製造方法

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10163528A (ja) * 1996-11-27 1998-06-19 Furukawa Electric Co Ltd:The Ｉｉｉ−ｖ族窒化物結晶膜を備えた素子、およびその製造方法
JP2003277196A (ja) * 2002-03-26 2003-10-02 Hitachi Cable Ltd 窒化物半導体結晶の製造方法及び窒化物半導体ウエハ並びに窒化物半導体デバイス
JP2004349387A (ja) * 2003-05-21 2004-12-09 Sanken Electric Co Ltd 半導体基体及びこの製造方法
JP2005350321A (ja) * 2004-06-14 2005-12-22 Nippon Telegr & Teleph Corp <Ntt> 窒化物半導体成長用基板
JP2007221001A (ja) * 2006-02-17 2007-08-30 Furukawa Electric Co Ltd:The 半導体素子
JP2007250721A (ja) * 2006-03-15 2007-09-27 Matsushita Electric Ind Co Ltd 窒化物半導体電界効果トランジスタ構造
JP2007254258A (ja) * 2005-06-06 2007-10-04 Sumitomo Electric Ind Ltd 窒化物半導体基板とその製造方法
JP2008098245A (ja) * 2006-10-06 2008-04-24 Showa Denko Kk Ｉｉｉ族窒化物化合物半導体積層構造体の成膜方法
JP2009158804A (ja) * 2007-12-27 2009-07-16 Dowa Electronics Materials Co Ltd 半導体材料、半導体材料の製造方法及び半導体素子
WO2011016304A1 (ja) * 2009-08-07 2011-02-10 日本碍子株式会社 半導体素子用エピタキシャル基板、半導体素子用エピタキシャル基板の製造方法、および半導体素子

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6255004B1 (en) 1996-11-27 2001-07-03 The Furukawa Electric Co., Ltd. III-V nitride semiconductor devices and process for the production thereof
US6153894A (en) * 1998-11-12 2000-11-28 Showa Denko Kabushiki Kaisha Group-III nitride semiconductor light-emitting device
JP2001326232A (ja) * 2000-05-12 2001-11-22 Nippon Telegr & Teleph Corp <Ntt> 半導体装置
US6649287B2 (en) * 2000-12-14 2003-11-18 Nitronex Corporation Gallium nitride materials and methods
US6541799B2 (en) * 2001-02-20 2003-04-01 Showa Denko K.K. Group-III nitride semiconductor light-emitting diode
TWI252599B (en) * 2004-04-27 2006-04-01 Showa Denko Kk N-type group III nitride semiconductor layered structure
US7687827B2 (en) * 2004-07-07 2010-03-30 Nitronex Corporation III-nitride materials including low dislocation densities and methods associated with the same
US7247889B2 (en) * 2004-12-03 2007-07-24 Nitronex Corporation III-nitride material structures including silicon substrates
JP5400266B2 (ja) * 2006-04-17 2014-01-29 パナソニック株式会社 電界効果トランジスタ
US7825432B2 (en) * 2007-03-09 2010-11-02 Cree, Inc. Nitride semiconductor structures with interlayer structures
US7598108B2 (en) * 2007-07-06 2009-10-06 Sharp Laboratories Of America, Inc. Gallium nitride-on-silicon interface using multiple aluminum compound buffer layers
JP5634681B2 (ja) * 2009-03-26 2014-12-03 住友電工デバイス・イノベーション株式会社 半導体素子
JP4924681B2 (ja) * 2009-09-10 2012-04-25 住友電気工業株式会社 Ｉｉｉ族窒化物半導体レーザ素子、及びｉｉｉ族窒化物半導体レーザ素子を作製する方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10163528A (ja) * 1996-11-27 1998-06-19 Furukawa Electric Co Ltd:The Ｉｉｉ−ｖ族窒化物結晶膜を備えた素子、およびその製造方法
JP2003277196A (ja) * 2002-03-26 2003-10-02 Hitachi Cable Ltd 窒化物半導体結晶の製造方法及び窒化物半導体ウエハ並びに窒化物半導体デバイス
JP2004349387A (ja) * 2003-05-21 2004-12-09 Sanken Electric Co Ltd 半導体基体及びこの製造方法
JP2005350321A (ja) * 2004-06-14 2005-12-22 Nippon Telegr & Teleph Corp <Ntt> 窒化物半導体成長用基板
JP2007254258A (ja) * 2005-06-06 2007-10-04 Sumitomo Electric Ind Ltd 窒化物半導体基板とその製造方法
JP2007221001A (ja) * 2006-02-17 2007-08-30 Furukawa Electric Co Ltd:The 半導体素子
JP2007250721A (ja) * 2006-03-15 2007-09-27 Matsushita Electric Ind Co Ltd 窒化物半導体電界効果トランジスタ構造
JP2008098245A (ja) * 2006-10-06 2008-04-24 Showa Denko Kk Ｉｉｉ族窒化物化合物半導体積層構造体の成膜方法
JP2009158804A (ja) * 2007-12-27 2009-07-16 Dowa Electronics Materials Co Ltd 半導体材料、半導体材料の製造方法及び半導体素子
WO2011016304A1 (ja) * 2009-08-07 2011-02-10 日本碍子株式会社 半導体素子用エピタキシャル基板、半導体素子用エピタキシャル基板の製造方法、および半導体素子

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016149410A (ja) * 2015-02-10 2016-08-18 Ｄｏｗａエレクトロニクス株式会社 電子デバイス用エピタキシャル基板および高電子移動度トランジスタならびにそれらの製造方法

Also Published As

Publication number Publication date
JP5524235B2 (ja) 2014-06-18
WO2011055774A1 (ja) 2011-05-12
US8415690B2 (en) 2013-04-09
US20120211765A1 (en) 2012-08-23
EP2498293A1 (en) 2012-09-12
EP2498293B1 (en) 2018-08-01
JPWO2011055774A1 (ja) 2013-03-28
JP5671127B2 (ja) 2015-02-18
EP2498293A4 (en) 2014-11-19

Similar Documents

Publication Publication Date Title
JP5671127B2 (ja) 半導体素子用エピタキシャル基板、半導体素子、および半導体素子用エピタキシャル基板の製造方法
JP5554826B2 (ja) エピタキシャル基板およびエピタキシャル基板の製造方法
JP5456783B2 (ja) 半導体素子用エピタキシャル基板、半導体素子用エピタキシャル基板の製造方法、および半導体素子
JP5492984B2 (ja) エピタキシャル基板およびエピタキシャル基板の製造方法
US8946723B2 (en) Epitaxial substrate and method for manufacturing epitaxial substrate
US8471265B2 (en) Epitaxial substrate with intermediate layers for reinforcing compressive strain in laminated composition layers and manufacturing method thereof
WO2011135963A1 (ja) エピタキシャル基板およびエピタキシャル基板の製造方法
US8969880B2 (en) Epitaxial substrate and method for manufacturing epitaxial substrate
JP5937513B2 (ja) 半導体素子用エピタキシャル基板および半導体素子用エピタキシャル基板の製造方法
JP5662184B2 (ja) 半導体素子用のエピタキシャル基板、および半導体素子用エピタキシャル基板の製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140929

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141104

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141126

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20141216

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141218

R150 Certificate of patent or registration of utility model

Ref document number: 5671127

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150