JPH10163528A - Iii−v族窒化物結晶膜を備えた素子、およびその製造方法 - Google Patents
Iii−v族窒化物結晶膜を備えた素子、およびその製造方法Info
- Publication number
- JPH10163528A JPH10163528A JP31651896A JP31651896A JPH10163528A JP H10163528 A JPH10163528 A JP H10163528A JP 31651896 A JP31651896 A JP 31651896A JP 31651896 A JP31651896 A JP 31651896A JP H10163528 A JPH10163528 A JP H10163528A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- crystal
- film
- gan
- group iii
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
- Recrystallisation Techniques (AREA)
- Led Devices (AREA)
Abstract
い、その上に、III−V族窒化物の結晶、とりわけ、G
aN結晶をエピタキシャル成長させる方法を提供する。 【解決手段】 自然酸化膜が形成されているSi単結晶
基板の前記自然酸化膜を窒化してSiON膜に転化し、
ついで、前記SiON膜の上に、III−V族窒化物結晶
をエピタキシャル成長させる。
Description
晶膜を備えた素子とその製造方法に関し、更に詳しく
は、結晶性が良好で、かつ膜厚が厚い窒化物系III−V
族化合物半導体の結晶膜、とりわけGaN結晶膜をSi
単結晶基板の上に成膜する方法に関する。
化物系のIII−V族化合物半導体のうち、例えばGaN
は青色発光ダイオードの材料として注目されている。こ
のGaNは、その結晶構造がウルツ鉱型であり、融点は
2000℃を超え、しかもその融点における蒸気圧は高
い。
は、他のIII−V化合物半導体の結晶成長技術として常
用されている水平ブリッジマン法,引上げ法などを適用
することができない。したがって、GaNのバルク結晶
の製造は困難であり、そのため、GaN単結晶のウエハ
を製造することは不可能である。このようなことから、
GaN単結晶の作成に際しては、エピタキシャル成長法
を適用せざるを得ない。
長用の基板として使用することはできないので、結晶成
長用の基板としては、異種材料のものを用いざるを得な
い。しかしながら、GaNの格子定数と一致する材料は
存在しないので、従来は、異種材料の基板の表面結晶に
バッファ層を成膜し、ついでそのバッファ層の上にGa
Nをエピタキシャル成長させるという方法が採用されて
いる。
し、有機金属気相成長法(MOCVD法)を適用して前
記基板の表面結晶に非晶質のAlNから成るバッファ層
を成膜したのち、そのバッファ層の上にGaNを厚くエ
ピタキシャル成長させるという方法が知られている。ま
た、同じくサファイア基板の表面に、MOCVD法で非
晶質のGaNを主体とするバッファ層を予め成膜したの
ち、その上にGaNを厚くエピタキシャル成長させると
いう方法も知られている。
キシャル成長法の場合、例えば、基板がサファイア(A
l2O3)基板であり、成長層がGaN結晶から成る場合
には、両者の格子不整合率はかなり大きい。そのため、
非晶質のバッファ層を厚くして結晶層における成長結晶
の結晶性を高めることが必要になる。例えば、バッファ
層が前記した非晶質のAlNから成る場合、その厚みは
100〜500Å程度に制御されている。
長層を形成するために要求される時間は非常に長大とな
り、その生産性は低く、また、サファイア基板は非常に
高価であるということも相俟って、得られたGaN結晶
は非常に高価なものになってしまうという問題がある。
本発明は、上記した問題を解決し、結晶成長用の基板と
しては入手しやすく安価であるSi単結晶基板を用いる
ことにより、またバッファ層の厚みは20Å以下と非常
に薄くても高品質の結晶成長が可能であるため、従来に
比べて製造コストを大幅に低減することができるIII−
V族窒化物結晶膜を備えた素子とその製造方法の提供を
目的とする。
膜を製造する方法の提供を目的とする。
ために、本発明においては、Si単結晶基板と、前記S
i単結晶基板の表面に形成されたSiON膜と、前記S
iON膜の上に形成されたIII−V族窒化物結晶膜とか
ら成ることを特徴とする、III−V族窒化物結晶膜を備
えた素子が提供される。
成されているSi単結晶基板の前記自然酸化膜を窒化し
てSiON膜に転化し、ついで、前記SiON膜の上
に、III−V族窒化物結晶をエピタキシャル成長させる
ことを特徴とするIII−V族窒化物結晶膜を備えた素子
の製造方法が提供される。とくに、本発明においては、
前記SiON膜を形成したのち、その上にGa単一層を
1層または2層形成し、ついで、前記Ga単一層の上に
GaN結晶をエピタキシャル成長させるGaN結晶膜を
備えた素子の製造方法が提供される。
する窒化物系のIII−V族化合物半導体の結晶成長をエ
ピタキシャル成長法で行うことは従来の場合と同様であ
るが、そのときに用いる結晶成長用の基板はSi単結晶
基板であることが相違している。一般に、バルク結晶を
スライスして得られたSi単結晶基板には厚み50Å程
度の自然酸化膜(SiO2膜)が形成されている。この
基板を用いて各種の電子デバイスを製造する場合には、
通常、この自然酸化膜を各種のエッチャントで全てエッ
チングして基板結晶を確実に表出させたのち、必要とす
る各種の成膜処理が行われている。
化膜を有するSi単結晶基板をそのまま用いてもよく、
または、この自然酸化膜を全部エッチング除去すること
なく、厚みが20Å以下、好ましくは5〜10Å程度残
存させた状態で結晶成長用の基板として使用することが
できる。これは、自然酸化膜に窒化処理を行うと、当該
自然酸化膜はSiON膜に転化し、このSiON膜は前
記したエピタキシャル成長法におけるバッファ層として
充分機能し得るという知見に基づく。
段とN源の供給手段が配置されている後述の結晶成長装
置の中に、前記したSi単結晶基板をセットし、まず、
N源の供給手段からN源を供給して前記基板表面の自然
酸化膜を窒化する。この過程で自然酸化膜はSiON膜
に転化する。ついで、III族元素源の供給手段とNの供
給手段のそれぞれから、III族元素源およびN源を供給
し、前記SiON膜の上にIII族元素の窒化物の結晶を
エピタキシャル成長させる。
を図面に基づいて説明する。図1で示した装置Aは、導
入室A1と準備室A2と成長室A3とを有している。そ
して、導入室A1と準備室A2の間にはゲートバルブ
(図示しない)が設置され、また準備室A2と成長室A3
との間にもゲートバルブ1が設置されている。また、導
入室A1には例えば排気量500リットル/secのターボ分子
ポンプ(図示しない)が装着され、準備室A2には例え
ば排気量500リットル/secのイオンポンプ2,成長室A3
には例えば排気量500リットル/secの拡散ポンプ3がそれ
ぞれ装着され、導入室A1の室内を大気圧から1×10
-10Torrの超高真空にまで、準備室A2の室内を1×1
0-11Torrの超高真空にまで、そして成長室A3の室内
を所定の超音真空にまでそれぞれ真空引きできるように
なっている。
を保持するための回転可能な基板ホルダ(図示しない)
が配置され、ホルダ内の基板4を導入室A1から準備室
A2に、更には準備室A2から成長室A3に搬送するた
めのトランスファーロッド5が設置されている。また、
ホルダにはヒータ6が装着されていて、ホルダ内の基板
4を所定の温度に加熱できるようになっている。
室A3下部には、まず、III族元素源の供給手段Bが装
着されている。具体的には、金属Gaの供給手段B1,
金属Inの供給手段B2,金属Alの供給手段B3と、
トリメチルガリウム(TMG:Ga(CH3)3)の供給
手段、およびトリエチルガリウム(TEG:Ga(C2
H5)3)の供給手段B5である。
が装着されている。具体的には、アンモニアの供給手段
C1とジメチルヒドラジン(DMDy:(CH3)2N
(NH 2)の供給手段C2である。更に、成長室A3に
は、金属Siの供給手段D1と金属Mgの供給手段D2
が装着されていて、これらでドーパントの供給手段を構
成している。
B2,B3,D1,D2は、いずれも、公知のクヌード
センセルであり、セル内部には例えばpBN製のるつぼ
が配置され、セルの外側には例えばTa製のヒータが配
置され、またセルの噴出口には自動シャッタ開閉機構が
設置されている。ただし、これらセルのうち供給手段B
1のセルは、Gaドロップの飛散を防ぐために、外側の
ヒータは2段構造になっている。
金属元素がチャージされる。そしてセル外側のヒータを
作動することにより、セル内にチャージされている各金
属元素をビーム状にしてセルの噴出口から後述する基板
の表面に向かって噴出させる。このとき、ヒータ温度を
精密に制御することにより、ビーム束の密度を調節する
ことができる。
ここから供給される原料がいずれも流体であるため、バ
リアブルリークバルブまたはマスフローコントローラを
備えていて、原料の流量を精密制御することができるよ
うになっている。成長室A3の中央部には、準備室A2
から搬送されてきた基板4をセットするためのマニュピ
レータが配置され、更に基板ヒータ7が設けられること
により、マニュピレータにセットされた基板4を所定温
度に加熱・保持できるようになっている。なお、基板4
は、その表面が真下を向くようにセットされ、前記した
各供給手段と対向せしめられる。
2,B3,D1,D2における各セルとの位置関係は、
基板4の表面に成長させる結晶の面内における結晶均一
性に大きな影響を与えるので、充分な注意を払って前記
位置関係が設定される。具体的には、成長結晶の面内に
おける均一性を±1%以下にしようとした場合、上記し
た各供給手段の噴出口は基板4の表面に対し35°の角
度をなして配置され、また各クヌードセンセル内のるつ
ぼもセルの軸線に対し3°〜7°の傾斜角が施されてい
ることが好ましい。
(QMS)8が設置されていて室内の反応ガスを分析で
きるようになっており、更には、高速電子線回析装置
(RHEED)9が設置されていて、基板4の表面にお
ける結晶成長の状態を時々刻々観察することができるよ
うになっている。本発明方法は次のようにして行われ
る。
Si単結晶基板を導入室A1に導入したのち、導入室A
1を真空引きする。ついで、トランスファーロッド5を
作動して基板を導入室A1から準備室A2に搬送し、イ
オンポンプ2を作動することにより準備室2の室内を例
えば1×10-9Torrの超高真空にし、ヒータ6で基板4
を加熱する。
分などを除去するための処理であって、その処理温度
は、基板4の種類によっても異なるが、通常、200〜
500℃の範囲内で適宜に選定される。拡散ポンプ9で
成長室A3の室内を所定の超高真空状態にし、ゲートバ
ルブ1を開にし、トランスファーロッド5で準備室A2
内の基板4を成長室A3に搬送し、当該基板をマニュピ
レータの基板ホルダにセットする。
所定の昇温速度で所定の温度にまで加熱し、その温度に
所定時間保持しながら供給手段CからN源の所定量を成
長室A3内に供給して、自然酸化膜に対して窒化処理を
行う。このときの窒化処理は、自然酸化膜(SiO2)
が全て窒化ケイ素(Si3N4)に転化するような処理で
はなく、SiO2がSiONに転化する程度の部分窒化
処理として行われる。
窒化が実現するような条件が選択される。具体的には、
基板4の加熱温度は550〜750℃程度がよく、また
当該温度における保持時間は、対象とする自然酸化膜の
厚みなどによっても変化するが、例えば自然酸化物の厚
みが20Å以下の場合、2〜10分程度であればよい。
ではないが、SiO2をSiONに転化するために必要
な理論量以上でなければならないことは留意すべきであ
る。SiON膜が形成されたのち、次に、基板ヒータ7
を作動して所定の昇温速度で基板4を所定温度にまで加
熱し、その温度に保持する。通常、昇温速度は20〜7
0℃/min、保持温度は成膜する結晶の種類によっても異
なるが、通常850℃程度の温度に設定され、その温度
変動は±0.5℃内に設定されることが好ましい。
ながら、供給手段B1〜B5から所定のIII族元素源を
供給し、かつ供給手段C1またはC2からN源を供給し
て、基板4のSiON膜の上に目的とする窒化物の結晶
をエピタキシャル成長させる。例えば、GaN結晶膜を
成膜する場合、供給手段B4またはB5からGa源を所
定流量で供給し、また供給手段C1またはC2からN源
を供給することにより、MOCVD法によるエピタキシ
ャル成長を進めることができる。
所定密度のGaビーム束を基板4のSiON膜に照射し
ながら供給手段C1またはC2からN源を供給すること
により、MBE法によるエピタキシャル成長を進めるこ
とができる。なお、GaN結晶膜の成膜に際しては、次
のような処置を行うと、厚く、しかも結晶性が優れたG
aN結晶を成長させることができるので好適である。
給手段B1のシャッタを開にしてGaビーム束を基板4
のSiON膜に照射し、当該SiON膜の上に、Ga単
一層を1層または2層形成し、ついで、このGa単一層
に、供給手段C1またはC2からN源を照射し、当該G
a単一層を窒化して、GaN層に転化したのち、形成さ
れたGaN層の上に、MOCVD法やMBE法でGaN
結晶を成長させるのである。
晶と前記GaN層との格子不整合率は略ゼロになるの
で、GaN結晶の結晶性は非常に優れたものになる。な
お、本発明におけるSiON膜の形成に際しては、N源
として、例えばプラズマ化したN源やジエチルアジッド
などを用いると、これらN源は基板表面での分解効率が
高いので、自然酸化膜を効率よくSiON膜に転化する
ことができて有効である。
におけるN源としてアンモニアを用いると、成長するG
aN結晶は高純度で結晶性に優れたものになりやすいの
で、有効である。
aN結晶膜を成膜した。まず、結晶方位(111)のS
i単結晶ウエハをアセトンで15分間洗浄し、ついで濃
度100%のフッ酸に5分間浸漬したのちただちに導入
室A1に導入した。
ウエハの表面には厚み20Å程度の自然酸化膜が残存し
ていることが確認されている。ついで、図示しないター
ボ分子ポンプを1時間作動して導入室A1内を1×10
-8Torrの超高真空にしたのち、トランスファーロッド5
でウエハを準備室A2に搬送し、基板ホルダにセットし
た。
1×10-9Torrの超高真空にしたのち、ヒータ6でウエ
ハ4を500℃にまで加熱し、30分間保持したのち温
度100℃にまで冷却した。ついで、ゲートバルブ1を
開にし、ウエハ4をトランスファーロッド5で成長室A
3に搬送し、マニュピレータにセットした。
×10-9Torrの超高真空にしたのち、基板ヒータ7によ
り、ウエハ4を昇温速度50℃/minで温度650℃にま
で加熱した。ウエハ4の温度を650±0.5℃に保持し
ながら、供給手段C1からジメチルヒドラジンを、真空
度換算で5×10-5Torrの圧力になるように2分間に亘
って供給したのち、10分間その温度を維持した。
ち、基板ヒータ7により、昇温速度25℃/minでウエハ
4を加熱し、ウエハ4の温度が850℃に達した時点で
供給手段B1のシャッタを開にした。この供給手段B1
の中は、予め6.0×10-7Torrに調整されている。シャ
ッタの開によりGaビーム束をウエハ4の表面に照射し
て当該ウエハ4の表面に1層のGa単一層の形成した。
ついで、供給手段B1のシャッタを閉にし、供給手段C
2からアンモニアを供給して前記Ga単一層を窒化し
た。
た状態で、供給手段B4を開にして真空度換算で5×1
0-7Torrの圧力になるようにGaを供給してMOMBE
法で2時間の結晶成長を行った。その間、RHEED9
で成長中のGaN結晶のRHEEDパターンを観察した
ところ、結晶はストリーク状のパターンを示した。した
がって、このGaN結晶は単結晶であり、かつ表面は平
滑であることが確認できた。
5000Åであり、その表面をノマルスキー顕微鏡で観
察したところ、表面欠陥のない鏡面になっていた。
よれば、安価で入手しやすいSi単結晶基板を用いて、
厚く、結晶性が良好なIII−V族窒化物結晶膜をエピタ
キシャル成長法で成膜することができる。これは、Si
単結晶基板の極めて薄い自然酸化膜を窒化してSiON
膜に転化し、そこに結晶成長させているからである。そ
のため、従来のように、目的とする結晶と基板の間に厚
いバッファ層を形成することが不要になり、結晶成長の
生産性は非常に高くなる。とくに、本発明は青色発光ダ
イオードの材料として注目されているGaN結晶の素子
を製造する方法としてその工業的価値が大である。
概略図である。
Claims (4)
- 【請求項1】 Si単結晶基板と、前記Si単結晶基板
の表面に形成されたSiON膜と、前記SiON膜の上
に形成されたIII−V族窒化物結晶膜とから成ることを
特徴とする、III−V族窒化物結晶膜を備えた素子。 - 【請求項2】 前記III−V族窒化物結晶膜がGaNで
ある請求項1のIII−V族窒化物結晶膜を備えた素子。 - 【請求項3】 自然酸化膜が形成されているSi単結晶
基板の前記自然酸化膜を窒化してSiON膜に転化し、
ついで、前記SiON膜の上に、III−V族窒化物結晶
をエピタキシャル成長させることを特徴とするIII−V
族窒化物結晶膜を備えた素子の製造方法。 - 【請求項4】 前記SiON膜の上にGa単一層を1層
または2層形成したのち、前記Ga単一層を窒化してG
aN層とし、ついで、前記GaN層の上にGaN結晶を
エピタキシャル成長させることを特徴とするGaN結晶
膜を備えた素子の製造方法。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP31651896A JP3895410B2 (ja) | 1996-11-27 | 1996-11-27 | Iii−v族窒化物結晶膜を備えた素子、およびその製造方法 |
US09/101,662 US6255004B1 (en) | 1996-11-27 | 1997-11-27 | III-V nitride semiconductor devices and process for the production thereof |
DE19781541T DE19781541B4 (de) | 1996-11-27 | 1997-11-27 | Vorrichtung aus einem III-V-Verbindungshalbleiter und Verfahren zur Herstellung der Vorrichtung |
PCT/JP1997/004338 WO1998024129A1 (en) | 1996-11-27 | 1997-11-27 | Iii-v nitride semiconductor devices and process for the production thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP31651896A JP3895410B2 (ja) | 1996-11-27 | 1996-11-27 | Iii−v族窒化物結晶膜を備えた素子、およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10163528A true JPH10163528A (ja) | 1998-06-19 |
JP3895410B2 JP3895410B2 (ja) | 2007-03-22 |
Family
ID=18078009
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP31651896A Expired - Lifetime JP3895410B2 (ja) | 1996-11-27 | 1996-11-27 | Iii−v族窒化物結晶膜を備えた素子、およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3895410B2 (ja) |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2011055774A1 (ja) | 2009-11-06 | 2011-05-12 | 日本碍子株式会社 | 半導体素子用エピタキシャル基板、半導体素子、および半導体素子用エピタキシャル基板の製造方法 |
WO2011102044A1 (ja) | 2010-02-16 | 2011-08-25 | 日本碍子株式会社 | エピタキシャル基板およびエピタキシャル基板の製造方法 |
WO2011122322A1 (ja) | 2010-03-31 | 2011-10-06 | 日本碍子株式会社 | エピタキシャル基板およびエピタキシャル基板の製造方法 |
WO2011136052A1 (ja) | 2010-04-28 | 2011-11-03 | 日本碍子株式会社 | エピタキシャル基板およびエピタキシャル基板の製造方法 |
WO2011136051A1 (ja) | 2010-04-28 | 2011-11-03 | 日本碍子株式会社 | エピタキシャル基板およびエピタキシャル基板の製造方法 |
WO2011135963A1 (ja) | 2010-04-28 | 2011-11-03 | 日本碍子株式会社 | エピタキシャル基板およびエピタキシャル基板の製造方法 |
WO2011155496A1 (ja) | 2010-06-08 | 2011-12-15 | 日本碍子株式会社 | エピタキシャル基板およびエピタキシャル基板の製造方法 |
DE112010003214T5 (de) | 2009-08-07 | 2012-07-12 | Ngk Insulators, Ltd. | Epitaxiesubstrat für ein halbleiterelement, verfahrenzur herstellung eines epitaxiesubstrats für einhalbleiterelement, und halbleiterelement |
US8471265B2 (en) | 2010-02-16 | 2013-06-25 | Ngk Insulators, Ltd. | Epitaxial substrate with intermediate layers for reinforcing compressive strain in laminated composition layers and manufacturing method thereof |
US8853829B2 (en) | 2010-09-10 | 2014-10-07 | Ngk Insulators, Ltd | Epitaxial substrate for semiconductor device, method for manufacturing epitaxial substrate for semiconductor device, and semiconductor device |
-
1996
- 1996-11-27 JP JP31651896A patent/JP3895410B2/ja not_active Expired - Lifetime
Cited By (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE112010003214T5 (de) | 2009-08-07 | 2012-07-12 | Ngk Insulators, Ltd. | Epitaxiesubstrat für ein halbleiterelement, verfahrenzur herstellung eines epitaxiesubstrats für einhalbleiterelement, und halbleiterelement |
US8853828B2 (en) | 2009-08-07 | 2014-10-07 | Ngk Insulators, Ltd. | Epitaxial substrate for semiconductor device, method for manufacturing epitaxial substrate for semiconductor device, and semiconductor device |
JP2014103400A (ja) * | 2009-08-07 | 2014-06-05 | Ngk Insulators Ltd | 半導体素子用エピタキシャル基板、半導体素子用エピタキシャル基板の製造方法、および半導体素子 |
US8415690B2 (en) | 2009-11-06 | 2013-04-09 | Ngk Insulators, Ltd. | Epitaxial substrate for semiconductor element, semiconductor element, and method for producing epitaxial substrate for semiconductor element |
JP2014099623A (ja) * | 2009-11-06 | 2014-05-29 | Ngk Insulators Ltd | 半導体素子用エピタキシャル基板、半導体素子、および半導体素子用エピタキシャル基板の製造方法 |
WO2011055774A1 (ja) | 2009-11-06 | 2011-05-12 | 日本碍子株式会社 | 半導体素子用エピタキシャル基板、半導体素子、および半導体素子用エピタキシャル基板の製造方法 |
US9090993B2 (en) | 2010-02-16 | 2015-07-28 | Ngk Insulators, Ltd. | Epitaxial substrate comprising a superlattice group and method for manufacturing the epitaxial substrate |
WO2011102044A1 (ja) | 2010-02-16 | 2011-08-25 | 日本碍子株式会社 | エピタキシャル基板およびエピタキシャル基板の製造方法 |
US8471265B2 (en) | 2010-02-16 | 2013-06-25 | Ngk Insulators, Ltd. | Epitaxial substrate with intermediate layers for reinforcing compressive strain in laminated composition layers and manufacturing method thereof |
WO2011122322A1 (ja) | 2010-03-31 | 2011-10-06 | 日本碍子株式会社 | エピタキシャル基板およびエピタキシャル基板の製造方法 |
US8648351B2 (en) | 2010-04-28 | 2014-02-11 | Ngk Insulators, Ltd. | Epitaxial substrate and method for manufacturing epitaxial substrate |
WO2011136051A1 (ja) | 2010-04-28 | 2011-11-03 | 日本碍子株式会社 | エピタキシャル基板およびエピタキシャル基板の製造方法 |
WO2011136052A1 (ja) | 2010-04-28 | 2011-11-03 | 日本碍子株式会社 | エピタキシャル基板およびエピタキシャル基板の製造方法 |
US8946723B2 (en) | 2010-04-28 | 2015-02-03 | Ngk Insulators, Ltd. | Epitaxial substrate and method for manufacturing epitaxial substrate |
WO2011135963A1 (ja) | 2010-04-28 | 2011-11-03 | 日本碍子株式会社 | エピタキシャル基板およびエピタキシャル基板の製造方法 |
WO2011155496A1 (ja) | 2010-06-08 | 2011-12-15 | 日本碍子株式会社 | エピタキシャル基板およびエピタキシャル基板の製造方法 |
US8969880B2 (en) | 2010-06-08 | 2015-03-03 | Ngk Insulators, Ltd. | Epitaxial substrate and method for manufacturing epitaxial substrate |
US8853829B2 (en) | 2010-09-10 | 2014-10-07 | Ngk Insulators, Ltd | Epitaxial substrate for semiconductor device, method for manufacturing epitaxial substrate for semiconductor device, and semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
JP3895410B2 (ja) | 2007-03-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN107078030B (zh) | 氮化物半导体衬底的制造方法 | |
US8728938B2 (en) | Method for substrate pretreatment to achieve high-quality III-nitride epitaxy | |
KR102317822B1 (ko) | 물리 기상 증착에 의한 알루미늄-질화물 버퍼 및 활성 층들 | |
US6218280B1 (en) | Method and apparatus for producing group-III nitrides | |
US5587014A (en) | Method for manufacturing group III-V compound semiconductor crystals | |
EP2779213B1 (en) | Semiconductor wafer with a layer of AlzGa1-zN and process for producing it | |
EP2246462A1 (en) | Iii-group nitride single-crystal ingot, iii-group nitride single-crystal substrate, method for manufacturing iii-group nitride single-crystal ingot, and method for manufacturing iii-group nitride single-crystal substrate | |
US6255004B1 (en) | III-V nitride semiconductor devices and process for the production thereof | |
CA2475966C (en) | Crystal production method | |
JP3895410B2 (ja) | Iii−v族窒化物結晶膜を備えた素子、およびその製造方法 | |
WO2009096270A1 (ja) | AlNヘテロエピタキシャル結晶体とその製造方法、該結晶体を用いてなるIII族窒化物膜用下地基板、発光素子、表面弾性波デバイス、及びスパッタリング装置 | |
JP3673541B2 (ja) | 3−5族化合物半導体結晶の製造方法 | |
US20200299858A1 (en) | Method for producing group iii nitride semiconductor | |
JP3779831B2 (ja) | 窒化物系iii−v族化合物半導体の結晶成長方法、その方法で得られた半導体の積層構造 | |
JP2003332234A (ja) | 窒化層を有するサファイア基板およびその製造方法 | |
JP3577974B2 (ja) | 半導体発光素子、およびその製造方法 | |
JP2002293697A (ja) | GaNエピタキシャル層の成長方法 | |
US10354868B2 (en) | Method for formation of a transition metal dichalcogenide (TMDC) material layer | |
JPH10242053A (ja) | GaN系半導体装置および、GaN系半導体装置の製造方法 | |
CN114203529B (zh) | 氮化铝外延结构,其制备方法以及半导体器件 | |
JPH07240374A (ja) | 3−5族化合物半導体結晶 | |
JP3770199B2 (ja) | 3−5族化合物半導体結晶の製造方法 | |
JPS61260622A (ja) | GaAs単結晶薄膜の成長法 | |
JP4673514B2 (ja) | GaN系化合物半導体結晶の製造方法 | |
JP2753832B2 (ja) | 第▲iii▼・v族化合物半導体の気相成長法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040310 |
|
RD05 | Notification of revocation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7425 Effective date: 20050909 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20050916 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061109 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061214 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101222 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101222 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111222 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111222 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121222 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121222 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131222 Year of fee payment: 7 |
|
EXPY | Cancellation because of completion of term |