JP2004349387A - 半導体基体及びこの製造方法 - Google Patents

半導体基体及びこの製造方法 Download PDF

Info

Publication number
JP2004349387A
JP2004349387A JP2003143328A JP2003143328A JP2004349387A JP 2004349387 A JP2004349387 A JP 2004349387A JP 2003143328 A JP2003143328 A JP 2003143328A JP 2003143328 A JP2003143328 A JP 2003143328A JP 2004349387 A JP2004349387 A JP 2004349387A
Authority
JP
Japan
Prior art keywords
region
dislocation
semiconductor
nitride
refraction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003143328A
Other languages
English (en)
Other versions
JP3760997B2 (ja
Inventor
Koji Otsuka
康二 大塚
Junji Sato
純治 佐藤
Tetsuji Moku
哲次 杢
Masahiro Sato
雅裕 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanken Electric Co Ltd
Original Assignee
Sanken Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanken Electric Co Ltd filed Critical Sanken Electric Co Ltd
Priority to JP2003143328A priority Critical patent/JP3760997B2/ja
Priority to US10/813,488 priority patent/US6890791B2/en
Publication of JP2004349387A publication Critical patent/JP2004349387A/ja
Application granted granted Critical
Publication of JP3760997B2 publication Critical patent/JP3760997B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H01L21/02507—Alternating layers, e.g. superlattice
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Led Devices (AREA)
  • Bipolar Transistors (AREA)

Abstract

【課題】ＬＥＤ、ヘテロ接合トランジスタ等の半導体装置のための転移密度の小さい化合物半導体基体を形成することが困難であった。
【解決手段】化合物半導体基体１０を、シリコン基板１１を用意する工程と、前記基板１１の表面上に前記基板と異なる材料をエピタキシャル成長させて転位を含むバッファ領域１２を得る工程と、前記バッファ領域１２の表面上に前記バッファ領域と異なる材料をエピタキシャル成長させ、前記バッファ領域の表面よりも平坦性の悪い表面を有し且つその表面に転位の延びる方向を屈折させることができる多数の突出部１６を有している転位屈折領域１３を得る工程と、前記転位屈折領域の表面上に前記転位屈折領域と異なる窒化物をエピタキシャル成長させ、前記転位屈折領域の表面よりも平坦性が良く且つ前記転位屈折領域よりも転位密度が小さい平坦化領域１４を得る工程で製造する。
【選択図】 図２

Description

【０００１】
【発明の属する技術分野】
本発明は、発光ダイオード（ＬＥＤ）、ヘテロ接合トランジスタ等の窒化物系化合物半導体装置に使用される半導体基体、及びこの製造方法に関する。
【０００２】
【従来の技術】
【特許文献１】特開２００１−３１３４２１号公報
ＧａＮ、ＧａＡｌＮ、ＧａＩｎＮ、ＡｌＧａＩｎＮ等の窒化物系化合物半導体装置を構成するために、シリコン基板の上にバッファ層を介して窒化物系化合物半導体領域を形成することは前記特許文献１等で公知である。
【０００３】
図１は従来技術に従って形成された半導体基体を概略的に示す。この半導体基体は、シリコン基板１と、この基板１上にエピタキシャル成長された例えば窒化アルミニウム（ＡｌＮ）から成るバッファ層２と、このバッファ層２の上にエピタキシャル成長された例えば窒化ガリウム（ＧａＮ）から成る窒化物半導体層３とから成る。発光ダイオードを形成する時には、窒化物半導体層３の上に周知の発光層等が形成される。また、ヘテロ接合トランジスタ等の制御可能な半導体素子を形成する時には窒化物半導体層３の上に制御可能な半導体素子のための半導体領域を形成する。
【０００４】
【発明が解決しようとする課題】
ところで、シリコン基板１とバッファ層２とはヘテロ接合されているので、両者間に格子不整合、熱不整合が生じる。このため、バッファ層２に図１で点線で説明的に示すように多数の転位４が生じる。この転位４は基板１の主面に対して垂直方向に延び、窒化物半導体層３にも引き継がれる。窒化物半導体層３の転位密度は５×１０１０／ｃｍ２以上となり、半導体装置の性能を低下させる。例えば、発光ダイオードの場合には、転位が発光層まで引き継がれ、非発光の再結合中心として機能し、発光効率を低下させる。また、ＨＥＭＴ等の制御可能な半導体素子が形成されている半導体領域に含まれている転位は、転位に捕獲された電子によりキャリアが散乱し、キャリアの移動度を低下させる。また、半導体素子が形成されている半導体領域の表面まで転位が延びている場合には、表面に形成される電極の材料の異常拡散が生じ、耐圧低下を招く恐れがある。
【０００５】
そこで、本発明の目的は、転位を低減することができる半導体基体及びその製造方法を提供することにある。
【０００６】
【課題を解決するための手段】
上記課題を解決し、上記目的を達成するための本発明は、化合物半導体装置のための半導体基体の製造方法であって、
化合物半導体をエピタキシャル成長させることが可能な基板を用意する工程と、
前記基板の表面上に化合物半導体をエピタキシャル成長させて転位を含む可能性を有するバッファ領域を得る工程と、
前記バッファ領域の表面上に前記バッファ領域と異なる化合物半導体をエピタキシャル成長させ、前記バッファ領域の表面よりも平坦性の悪い表面を有し且つその表面に転位の延びる方向を屈折させることができる多数の突出部を有している転位屈折領域を得る工程と、
前記転位屈折領域の表面上に前記転位屈折領域と異なる化合物半導体をエピタキシャル成長させ、前記転位屈折領域の表面よりも平坦性が良く且つ前記転位屈折領域よりも転位密度が小さい表面部分を有している平坦化領域を得る工程と
を備えていることを特徴とする半導体基体の製造方法に係わるものである。
本願の物の発明は、化合物半導体装置のための半導体基体であって、
化合物半導体をエピタキシャル成長させることが可能な基板と、
前記基板の表面上にエピタキシャル成長された化合物半導体から成り且つ転位を含んでいるバッファ領域と、
前記バッファ領域と異なる化合物半導体のエピタキシャル成長で前記バッファ領域の表面上に配置され且つ転位を含み且つ前記バッファ領域の表面よりも平坦性の悪い表面を有し且つその表面に転位の延びる方向を屈折させることができる多数の突出部を有している転位屈折領域と、
前記転位屈折領域と異なる化合物半導体のエピタキシャル成長で前記転位屈折領域の表面上に配置され且つ前記転位屈折領域の表面よりも平坦性が良く且つ前記転位屈折領域よりも転位密度が小さい表面部分を有している平坦化領域と
を備えていることを特徴とする半導体基体に係わるものである。
【０００７】
なお、前記基板は、例えばシリコン、又はＳｉＣ等のシリコン化合物、又はサアフィア等で構成することができる。しかし、低コスト化及び導電性を考慮して請求項３に示すように、前記基板は導電型決定不純物を含み且つ導電性を有しているシリコンであることが望ましい。
また、請求項４に示すように、前記バッファ領域を、アルミニウムを含む窒化物、例えばＡｌＮ、又はＡｌｘＧａ１−ｘＮ、ここでｘは０＜ｘ＜１を満足する数値、によって構成することができる。
また、請求項５に示すように、前記バッファ領域を、前記基板上に配置されたアルミニウムを含む窒化物、例えばＡｌＮ、又はＡｌｘＧａ１−ｘＮ、ここでｘは０＜ｘ＜１を満足する数値、から成る第１の層と、前記第１の層の上に配置されたガリウムを含む窒化物、例えばＧａＮ、又はＡｌｙＧａ１−ｙＮ、ここでｙは０＜ｙ＜１、ｙ＜ｘを満足する数値、から成る第２の層とで構成することができる。
また、請求項６に示すように、前記バッファ領域を、アルミニウムを含む窒化物、例えばＡｌＮ、又はＡｌｘＧａ１−ｘＮ、ここでｘは０＜ｘ＜１を満足する数値、から成る複数の第１の層と、ガリウムを含む窒化物、例えばＧａＮ、又はＡｌｙＧａ１−ｙＮ、ここでｙは０＜ｙ＜１、ｙ＜ｘを満足する数値、から成る複数の第２の層とを交互に配置した多層構造に構成することができる。
また、請求項７に示すように、前記バッファ領域を、多層構造の第１のバッファ領域と、この第１のバッファ領域の上に配置された単層構造の第２のバッファ領域とで構成することができる。この場合、前記第１のバッファ領域は、アルミニウムを含む窒化物、例えばＡｌＮ、又はＡｌｘＧａ１−ｘＮ、ここでｘは０＜ｘ＜１を満足する数値、から成る複数の第１の層とガリウムを含む窒化物、例えばＧａＮ、又はＡｌｙＧａ１−ｙＮ、ここでｙは０＜ｙ＜１、ｙ＜ｘを満足する数値、から成る複数の第２の層とを交互に配置することによって構成する。また、第２のバッファ領域は、例えばＧａＮ、又はＡｌｙＧａ１−ｙＮ、ここでｙは０＜ｙ＜１、ｙ＜ｘを満足する数値、から成るガリウムを含む窒化物によって構成する。上述のいずれのバッファ領域もインジウムを含まないことが望ましい。
また、請求項８に示すように、前記転位屈折領域を、インジウムを含む窒化物、例えばＡｌｘＩｎｙＧａ１−ｘ−ｙＮ、ここでｘ、ｙは０≦ｘ＜１、０＜ｙ＜１を満足する数値、で構成することが望ましい。
また、請求項９に示すように、前記転位屈折領域を、第１の割合でインジウムを含む窒化物、例えばＡｌｘＩｎｙＧａ１−ｘ−ｙＮ、ここでｘ、ｙは０≦ｘ＜１、０＜ｙ＜１を満足する数値、から成る複数の第１の層と、前記第１の割合よりも大きい第２の割合でインジウムを含む窒化物、例えばＡｌａＩｎｂＧａ１−ａ−ｂＮ、ここでａ，ｂは０≦ａ＜１、０＜ｂ＜１、ｙ＜ｂを満足する数値、から成る複数の第２の層とを交互配置して構成することが望ましい。
また、請求項１０に示すように、前記平坦化領域は、インジウムを含まない窒化物、例えばＡｌｘＧａ１−ｘＮ、ここでｘは０≦ｘ＜１を満足する数値、であることが望ましい。
また、請求項１１に示すように、前記平坦化領域を、アルミニウムを含む窒化物、ＡｌｘＧａ１−ｘＮ、ここでｘは０＜ｘ＜１を満足する数値、から成る複数の第１の層と、ガリウムを含む窒化物、例えばＧａＮ、又はＡｌｙＧａ１−ｙＮ、ここでｙは０≦ｙ＜１、ｙ＜ｘを満足する数値、から成る複数の第２の層とを交互に配置して構成することが望ましい。上述のいずれの平坦化領域もインジウムを含まないことが望ましい。
また、請求項１２に示すように、化合物半導体装置のための半導体基体を、
シリコン又はシリコン化合物から成る基板と、
インジウムを含まない窒化物のエピタキシャル成長で前記基板の表面上に形成された第１の半導体領域と、
インジウムを含む窒化物のエピタキシャル成長で第１の半導体領域の表面上に形成され第２の半導体領域と、
インジウムを含まない窒化物のエピタキシャル成長で前記第２の半導体領域の表面上に形成され且つ第２の半導体領域の表面よりも平坦性が良く且つ前記第２の半導体領域よりも転位密度が小さい表面部分を有している第３の半導体領域とで構成することができる。
また、前記バッファ領域、前記転位屈折領域及び前記平坦化領域は導電型決定不純物を含むものであることが望ましい。
また、転位屈折領域の突出部は３０ｎｍ〜１０００ｎｍの高さを有している六角錐状突出部であることが望ましい。
【０００８】
【発明の効果】
本願の請求項１〜１１の発明に従う転位屈折領域の表面に、転位の延びる方向を屈折することができる多数の突出部が形成されている。転位が突出部で屈折すると、転位屈折領域の上に形成される平坦化領域に引き継がれる転位が減少する。従って、平坦化領域及びこの上に形成される半導体素子用半導体領域における転位密度が大幅に低減し、特性の良い半導体装置を提供することが可能になる。
また、請求項１２の発明によっても転位密度を大幅に低減し、特性の良い半導体装置を提供することが可能になる。
【０００９】
【第１の実施形態】
次に、図２を参照して本発明の第１の実施形態に従う窒化物系化合物半導体装置のための半導体基体及びその製造方法を説明する。
【００１０】
図２に示す半導体基体１０は、シリコン半導体基板１１と、この半導体基板１１の上に配置された格子緩和促進領域として機能するバッファ領域１２と、このバッファ領域１２上に配置された転位屈折領域１３と、この転位屈折領域１３の上に配置された平坦化領域１４とから成る。発光ダイオード又は制御可能な半導体素子は平坦化領域１４の上に形成される。なお、バッファ領域１２をインジウムを含まない第１の半導体領域と呼び、転位屈折領域１３をインジウムを含む第２の半導体領域又は第２バッファ領域又は転位抑制領域と呼び、また平坦化領域１４をインジウムを含まない第３の半導体領域と呼ぶことができる。
【００１１】
図２の半導体基体１０を製造する時には、例えば約３５０μｍの厚みを有するシリコン基板１１を用意する。シリコン基板１１は、半導体素子の電流通路として使用できるように、例えば５×１０１８ｃｍ−３〜５×１０１９ｃｍ−３程度の濃度で導電型決定不純物を含み、０．０００１Ω・ｃｍ〜０．０１Ω・ｃｍ程度の低い抵抗率を有する。また、エピタキシャル成長を良好に達成するために、シリコン基板１１の主面１１ｓは、ミラー指数で示す結晶の面方位において（１１１）面である。
【００１２】
次に、シリコン基板１１に対してＨＦ系のエッチング液によって水素終端処理を施す。
次に、基板１１を周知のＯＭＶＰＥ（Ｏｒｇａｎｏｍｅｔａｌｌｉｃ Ｖａｐｏｒ Ｐｈａｓｅ Ｅｐｉｔａｘｙ）即ち有機金属気相成長装置の反応室に投入し、１１５０℃まで昇温する。次に、１１５０℃で１０分間のサーマルクリーニグを行って、基板１１の表面の酸化膜を取り除いた後、１１００℃まで温度を下げて安定させた後に、ＴＭＡ（トリメチルアルミニウム）を５０μｍｏｌ／ｍｉｎ（２０ｃｃ）とシラン（ＳｉＨ４）を２０ｎｍｏｌ／ｍｉｎ（２００ｃｃ）とアンモニア０．１４ｍｏｌ／ｍｉｎ（３リットル）を流してＡｌＮをエピタキシャル成長させ、例えば３００オングストロームの厚みを有し且つシリコンがドープされたバッファ領域１２を形成する。このバッファ領域１２には、点線で説明的に示すように多数の転位１５が含まれている。この転位１５は基板１１の主面１１ｓに対して垂直方向に延びるように分布している。なお、シランはｎ型不純物としてのシリコンをドーブするために使用されている。
【００１３】
次に、反応室に対するアンモニア（ＮＨ３）以外の成長原料の供給を止めた後に、基板１１の温度を９００℃まで下げ、ＴＭＩｎ（トリメチルインジウム）を９５μｍｏｌ／ｍｉｎ（２００ｃｃ） と、トリメチルガリウム（ＴＭＧ）を５．３μｍｏｌ／ｍｉｎ（２．１ｃｃ）と、アンモニア（ＮＨ３ ）を０．２３ｍｏｌ／ｍｉｎ（５リットル）と、シラン（ＳｉＨ４）を２０ｎｍｏｌ／ｍｉｎ（２００ｃｃ）とを例えば９５０秒間流して、その表面に多数の凹凸即ち突出部１５を持つ転位屈折領域１３を例えば１００ｎｍの厚さに形成する。この第１の実施形態に従う転位屈折領域１３は、化学式ＩｎｙＧａ１−ｙＮ、ここでｙは０＜ｙ＜１を満足する数値、におけるｙの値を０．１５としたものからなる窒化物半導体である。この転位屈折領域１３は上記の窒化物半導体に限るものではなく例えば化学式ＡｌｘＩｎｙＧａ１−ｘ−ｙＮ、ここでｘ、ｙは０≦ｘ＜１、０＜ｙ＜１を満足する数値、で示すことができるインジウムを含む窒化物半導体とすることができる。この窒化物半導体において、ｘを０〜０．５、ｙを０．０１〜０．５とすることができる。図２の転位屈折領域１３にはバッファ領域１２の転位１５を引き継いだ転位１５’が含まれている。
【００１４】
上述のように転位屈折領域１３をインジウム（Ｉｎ）を含む窒化物半導体のエピタキシャル成長で形成すると、下側のバッファ領域１２に対する格子歪を緩和する作用が生じ、転位屈折領域１３の中にインジウム（Ｉｎ）の不均一分布が生じ、多数の平均の高さが約８０ｎｍの多数の六角錐状の突出部１６が転位屈折領域１３の表面に生じる。従って、転位屈折領域１３の表面の平坦性はバッファ領域１２の表面の平坦性よりも悪い。六角錐状突出部１６の傾斜側面１６ａは転位１５’の屈折部として機能する。即ち、転位屈折領域１３において基板１１の主面１１ｓに対して垂直方向に延びている転位１５’は突出部１６の傾斜側面１６ａで基板１１の主面１１ｓに平行な方向に屈折される。
【００１５】
次に、反応室に対するＴＭＧ、ＴＭＩ、及びＳｉＨ４の供給を止めて１１００℃まで昇温する。この後、ＴＭＧを５０μｍｏｌ／ｍｉｎ（１５ｃｃ）、シラン（ＳｉＨ４ ）を２０ｎｍｏｌ／ｍｉｎ（２００ｃｃ）、アンモニアを０．１４ｍｏｌ／ｍｉｎ（３リットル）の割合で反応室に例えば５４０秒間流して、０．２μｍの厚みのＧａＮからなる表面平坦化領域１４を設ける。シランのシリコンはｎ型不純物として機能し、ｎ型の平坦化領域１４が得られる。多数の突出部１６を有する転位屈折領域１３にインジウム（Ｉｎ）を含まない例えばＧａＮから成る窒化物半導体をＯＭＶＰＥ法でエピタキシャル成長させると、窒化物半導体は突出部１６の傾斜側面１６ａから横方向即ち基板１１の主面１１ｓに平行な方向の成分を有するように成長する。このため、突出部１６の相互間の凹部が窒化物半導体で埋められて平坦化領域１４の表面１４ｓの平坦性が転位屈折領域１３の表面の平坦性よりも良くなる。また、平坦化領域１４において、転位１７が突出部１６の傾斜側面１６ａから横方向に延びて隣りの突出部１６から延びて来た転位と接触して終端する。この平坦化領域１４において、横方向に延びる転位１７から垂直方向に延びる転位１８が発生するが、この垂直方向に延びる転位１８の密度はバッファ領域１２及び転位屈折領域１３の転位密度よりも大幅に小さい。従って、平坦化領域１４の表面１４ｓを含む表面部分の転位密度は転位屈折領域１３の転位密度よりも大幅に小さい。
【００１６】
平坦化領域１４の表面１４ｓ上に、発光ダイオード（ＬＥＤ）を形成する時には、周知の活性層、ｐ型クラッド層、コンタクト層等を順次にＯＭＶＰＥ法によって形成する。また、ＨＥＭＴ等の制御可能な半導体素子を形成する時には、例えばＡｌＧａＮから成る電子供給層を形成する。ＬＥＤ及び制御可能な半導体素子等のための窒化物半導体領域は、転位密度の小さい平坦化領域１４の上に形成されるので、半導体素子のための窒化物半導体領域の転位密度も小さくなり、特性の良いＬＥＤ及び制御可能な半導体素子を提供することができる。
なお、半導体基体１０の平坦化領域１４をＬＥＤのｎ型クラッド層又は制御可能な半導体素子のｎ型半導体領域として使用することができる。
【００１７】
【第２の実施形態】
次に、図３に示す第２の実施形態に従う半導体基体１０ａ及びこれを使用したＬＥＤを説明する。但し、図３において図２と実質的に同一の部分には同一の符号を付してその説明を省略する。
【００１８】
図３における半導体基体１０ａのバッファ領域１２ａを除く、シリコン基板１１、転位屈折領域１３及び平坦化領域１４は図２のこれ等と同一構成を有し且つ同一の方法で製作されている。バッファ領域１２ａは、第１及び第２の層２１、２２から成る。第１の層２１は、アルミニウムを含む窒化物，例えばＡｌＮから成り、図２のバッファ領域１２と同一構成を有し且つ同一の方法で形成されている。第２の層２２は、ガリウムを含む窒化物、例えば第１の層２１の上にＧａＮをエピタキシャル成長させたものである。第２の層２２は、平坦化領域１４の形成と同様に、反応室にＴＭＧとシラン（ＳｉＨ４）とアンモニアを供給して周知のＯＭＶＰＥ法でＧａＮをエピタキシャル成長させることによって得る。第１の層２１はＡｌＮに限ることなく、ＡｌｘＧａ１−ｘＮ、ここでｘは０＜ｘ＜１を満足する数値、から成る窒化物とすることができる。また、第２の層２２は、ＧａＮに限ることなく、例えばＡｌｙＧａ１−ｙＮ、ここでｙは０＜ｙ＜１、ｙ＜ｘを満足する数値、から成る窒化物とすることができる。第２の層２２はインジウムを含まないので、インジウムを含む転位屈折領域１３よりも平坦性が良い表面を有する。第１及び第２の層２１、２２から成るバッファ領域１２ａ及びこの上に形成された転位屈折領域１３には、図２のバッファ領域１２と転位屈折領域１３と同様な形態及び密度で転位１５、１５’が生じる。転位屈折領域１３は図２と同様に多数の突出部１６を有するので、転位屈折領域１３の上の平坦化領域１４の転位１８の密度は転位屈折領域１３のそれよりも小さくなる。
【００１９】
ＬＥＤのｎ型クラッド層として機能する平坦化領域１４の上に、半導体素子用領域２３として周知の多重量子井戸構造の活性層２４と周知のｐ型ＧａＮから成るｐクラッド層２５とが形成されている。図３では図示を簡略化するために平坦化領域１４の上に配置された多重量子井戸構造の活性層２４が１つの層で示されているが、実際には、複数の障壁層と複数の井戸層とから成り、障壁層と井戸層とが交互に４回繰返して配置されている。この活性層２４を形成する時には、表面平坦化領域１４の形成後に、反応室へのガスの供給を停止して基板１１の温度を８００℃まで下げ、しかる後、ＴＭＧとＴＭＩとアンモニアとを反応室に所定の割合で供給し、例えばＩｎ０．０２Ｇａ０．９８Ｎから成り且つ厚み１３ｎｍを有している障壁層を形成し、次に、ＴＭＩの割合を変えて例えばＩｎ０．２Ｇａ０．８Ｎから成り且つ例えば厚み３ｎｍを有している井戸層を形成する。この障壁層及び井戸層の形成を例えば４回繰返すことによって多重量子井戸構造の活性層２４が得られる。活性層２４には平坦化領域１４の転位１８を引き継いだ転位２６が発生する。しかし、平坦化領域１４の転位密度の低減化が図られているので活性層２４の転位２６の密度も小さい。
【００２０】
活性層２４の上に配置されたｐ型ＧａＮから成るｐクラッド層２５は、例えば２００ｎｍの厚みを有し、活性層２４の形成後に基板１１の温度を例えば１０１０℃まで上げ、ＴＭＧとビスシクロペンタジェニルマグネシウム（Ｃｐ２Ｍｇ）とアンモニアとを反応室に供給することによって形成される。なお、Ｃｐ２Ｍｇガスで供給されるＭｇはｐ型不純物として機能する。ｐクラッド層２５には活性層２４の転位２６を引き継いだ転位２７が生じるが、転位２７の密度は活性層２４の場合と同様に低い。
【００２１】
ＬＥＤを構成する半導体素子領域２３及び基体１０ａに電流を流すために、一方の電極２８がｐクラッド層２５に接続され、基板１１に他方の電極２９が接続されている。なお、一方の電極２８を接続するためにｐクラッド層２５の上にコンタクト用のｐ型半導体層を追加して設けることができる。
【００２２】
上述から明らかなように、図３のＬＥＤのｎクラッド層として機能する平坦化領域１４、活性層２４、ｐクラッド層２５の転位密度が低減するので、非発光再結合中心が少なくなり、発光効率が向上する。
【００２３】
【第３の実施形態】
図４に示す第３の実施形態に従うＬＥＤは、図３の第２の実施形態のバッファ領域１２ａを変形したバッファ領域１２ｂを設け、この他は図３と同一に構成したものである。
【００２４】
図４の半導体基体１０ｂに含まれている基板１１と転位屈折領域１３との間のバッファ領域１２ｂは、第１及び第２のバッファ領域２１ａ，２２’の組合せから成る。第１のバッファ領域２１ａは図３の第２の実施形態の単層構造の第１の層２１の代りに設けたものであり、ＡｌＮから成る複数の第１の層３１とＧａＮから成る複数の第２の層３２から成る。第１及び第２の層３１、３２は交互に配置されている。図４には、図面を簡単にするために第１及び第２の層３１、３２がそれぞれ４個のみ示されているが、実際には、第１及び第２の層３１、３２の組み合せが２０回繰返して配置されている。第１及び第２の層３１、３２にはｎ型導電型決定不純物としてのシリコン（Ｓｉ）がドープされている。
【００２５】
バッファ領域１２ｂの多層構造の第１のバッファ領域２１ａを形成する時には、シリコン基板１１をＯＭＶＰＥ装置に投入し、第１の実施形態と同様に表面の酸化膜を除去する処理を施した後に、基板１１の温度を１１００℃とし、反応室にＴＭＡ（トリメチルアルミニウム）を５０μｍｏｌ／ｍｉｎ（２０ｃｃ）とシラン（ＳｉＨ４）を２０ｎｍｏｌ／ｍｉｎ（２００ｃｃ）とアンモニアを０．１４ｍｏｌ／ｍｉｎ（３リットル）流して、厚さ５ｎｍのＡｌＮから成る第１の層３１をエピタキシャル成長させる。その後、ＴＭＡの供給を止め、シランとアンモニアの供給は継続し、これ等と共にＴＭＧを５０μｍｏｌ／ｍｉｎ（１５ｃｃ）の割合で流して厚さ２５ｎｍのＧａＮから成る第２の層３２をエピタキシャル成長させる。第１及び第２の層３１、３２の形成工程を２０回繰返して多層構造の第１のバッファ領域２１ａを得る。
【００２６】
図４のバッファ領域１２ｂの第２のバッファ領域２２’は、図３の第２の層２２と同様に形成される。図４のバッファ層１２ｂにおいても転位１５が図３の場合と同様に生じるが、転位屈折領域１３の働きによって平坦化領域１４及び半導体素子領域２３の転位密度が小さくなる。透過型電子顕微鏡によって図４の活性層２４を横切る転位の密度を調べたところ、９×１０９／ｃｍ２であった。比較のために、図４から転位屈折領域１３を省いたものを作り、この活性層を横切る転位の密度を調べたところ、５×１０１０／ｃｍ２であった。この結果から明らかなように転位屈折領域１３を設けると、単位面積当りの転位の数が約１／５になる。
また、図４のＬＥＤの対の電極２８、２９間に２０ｍＡを流した時の発光出力を測定したところ９．５ｍＷであった。比較のために図４から転位屈折領域１３を省いたＬＥＤを作り、本発明に従うＬＥＤと同様な方法で発光出力を測定したところ、３．２ｍＷであった。従って、本発明に従うＬＥＤによれば、従来の約３倍の発光出力を得ることができる。
【００２７】
図４の多層構造の第１のバッファ２１ａにおけるＡｌＮから成る第１の層３１の格子定数は基板１１のシリコンとＧａＮとの間の値を有するので、ＡｌＮから成る第１の層３１は、シリコン基板１１の結晶方位をＧａＮよりも良好に引き継ぐことができる。しかし、もし比較的厚いＡｌＮのみでバッファ層を形成すると、バッファ層の抵抗が大きくなる。また、比較的薄いＡｌＮのみでバッファ層を形成すると、十分なバッファ機能が得られない。これに対し、本実施形態では、バッファ領域１２ｂの第１のバッファ領域２１ａをＡｌＮから成る第１の層３１とＧａＮから成る第２の層３２との多層構造とし、ＡｌＮから成る第１の層３１が量子力学的なトンネル効果の生じる厚さに形成されているので、抵抗の小さいバッファ領域１２ｂを良好に得ることができる。
【００２８】
【第４の実施形態】
図５に示す第４の実施形態に従うＨＥＭＴ構成のヘテロ接合電界効果トランジスタは、図２と実質的に同一構成の半導体基体１０の上にヘテロ接合電界効果トランジスタのための半導体素子領域２３ａを形成したものである。半導体素子領域２３ａは、例えばｎ型不純物がドープされたＡｌＧａＮから成る電子供給層４１と、不純物がドープされていないショットキ形成層４２と、ソースコンタクト層４３ａと、ドレインコンタクト層４３ｂとから成る。
【００２９】
電子供給層４１は、平坦化領域１４の形成後に、反応室にＴＭＧを３３μｍｏｌ／ｍｉｎ（１０ｃｃ）、ＴＭＡを１２．５μｍｏｌ／ｍｉｎ（５ｃｃ）、シラン（ＳｉＨ４）を２０ｎｍｏｌ／ｍｉｎ（２００ｃｃ）、アンモニアを０．１４ｍｏｌ／ｍｉｎ（３リットル）を供給し、例えば厚さ３０ｎｍのＡｌ０．３Ｇａ０．７Ｎをエピタキシャル成長させることによって得る。ｎ型不純物としてのシリコンを含む電子供給層４１とこの下の平坦化領域１４とはヘテロ接合であるので、両者の界面ＨＪ及びこの近傍に２次元電子ガス層（電流チャネル）が生じる。
【００３０】
電子供給層４１の上には不純物を含まないショットキ形成層４２がエピタキシャル成長法で形成され、このショットキ形成層４２の上にはソースコンタクト層４３ａとドレインコンタクト層４３ｂとがエピタキシャル成長法で形成されている。ソースコンタクト層４３ａにはソース電極４４が接続され、ドレインコンタクト層４３ｂにはドレイン電極４５が接続され、ショットキ形成層４２にはゲート電極４６がショットキ接触している。上述の２次元電子ガス層は、ドレイン電極４５とソース電極４４との間を流れる電流の通路（チャネル）として機能し、これがゲート電極４６で制御される。
【００３１】
図５のヘテロ接合電界効果トランジスタにおける半導体素子領域２３ａにも平坦化領域１４の転位１８を引き継いだ転位４７が生じるが、平坦化領域１４の転位１８の密度が低いので、半導体素子領域２３ａの転位４７の密度も低くなる。半導体素子領域２３ａにおいて転位が少ないと、転位に捕獲された電子によるキャリアの散乱を低減することができ、移動度を向上させることができる。
【００３２】
【第５の実施形態】
図６は第５の実施形態に従うヘテロ接合電界効果トランジスタを示す。このヘテロ接合電界効果トランジスタは、図５のヘテロ接合電界効果トランジスタを変形したものであるので、図６において図５と共通する部分には同一の符号を付してその説明を省略する。
【００３３】
図６のヘテロ接合電界効果トランジスタは、変形された半導体基体１０ｃと半導体素子領域２３ｂとを有する。変形された半導体基体１０ｃは図５の半導体基体１０と実質的に同一の機能を有する部分であり、シリコン基板１１とバッファ領域１２ｃと転位屈折領域１３ａと平坦化領域１４ａとから成る。なお、半導体素子領域２３ｂに含まれているＧａＮ半導体領域５０を平坦化領域の一部と呼ぶことも出来る。
【００３４】
図６において図２〜図５と同一構成のシリコン基板１１の上に配置されたバッファ領域１２ｃはＡｌＮから成る複数の第１の層５１とＧａＮから成る複数の第２の層５２とが交互に積層された多層構造のバッファである。図６では図示を簡略化するために第１及び第２の層５１、５２がそれぞれ４層のみ示されているが、実際にはそれぞれ１０層設けられている。図６のバッファ領域１２ｃの第１及び第２の層５１、５２は、図４のバッファ領域１２ｂの多層構造の第１のバッファ領域２１ａのＡｌＮから成る第１の層３１とＧａＮから成る第２の層３２と同一の方法で形成される。図６の第１及び第２の層５１、５２と図４の第１及び第２の層３１、３２との相違点は、層数のみである。図４では第１及び第２の層３１、３２が２０回繰返して形成されているのに対し、図６では、ＡｌＮから成る第１の層５１とＧａＮから成る第２の層５２とが１０回繰り返して形成されている。
図６のバッファ領域１２ｃには、図４の第２の層２２に相当するものが含まれていない。
【００３５】
図６においてＩｎを含まないバッファ領域１２ｃの上にＩｎを含む窒化物半導体から成る転位屈折領域１３ａが配置されている。この転位屈折領域１３ａは、複数の第１及び第２の層６１、６２を交互に配置した多層構成領域である。転位屈折領域１３ａの第１の層６１は、ＩｎｘＧａ１−ｘＮ、ここで、ｘは０＜ｘ＜１を満足する数値、から成る例えばＩｎ０．０１Ｇａ０．９９Ｎであり、第２層の６２は、ＩｎａＧａ１−ａＮ、ここで、ａは０＜ａ＜１、ｘ＜ａを満足する数値、から成る例えばＩｎ０．２Ｇａ０．８Ｎである。
【００３６】
転位屈折領域１３ａを形成する時には、ＯＭＶＰＥ装置によりバッファ領域１２ｃの形成工程の後に、反応室に対するアンモニア（ＮＨ３）以外の成長原料の供給を止め、基板１１の温度を８００℃まで下げ、しかる後、アンモニアと共に、ＴＭＩとＴＭＧとシランとを所望の割合で供給して例えばＩｎ０．０１Ｇａ０．９９Ｎを例えば厚さ１３ｎｍだけエピタキシャル成長させて第１の層６１を得る。次に、ＴＭＩの割合を大きくして例えばＩｎ０．２Ｇａ０．８Ｎを例えば厚さ３ｎｍだけエピタキシャル成長させて第２の層６２を得る。第５の実施形態では、第１及び第２の層６１、６２の形成工程が１０回繰返される。
図６の転位屈折領域１３ａの第１及び第２の層６１、６２のいずれにもＩｎが含まれているので、第１の実施形態の転位屈折領域１３と同様に多数の突出部１６が転位屈折領域１３ａの表面に生じる。なお、図６では図示を簡単にするために転位屈折領域１３ａの第１及び第２の層６１、６２の全てが基板１１の主面１１ａに対して平行に示されているが、第１及び第２の層６１、６２の一部が断面形状において波状に形成され、この波状部分によって突出部１６が形成される。
【００３７】
転位屈折領域１３ａの第１の層６１は障壁層と呼ぶことができるものであり、第２の層６２は井戸層と呼ぶこともできるものである。また、転位屈折領域１３ａは導電型決定不純物としてシリコンを含んでいるので、導電性を有する。
【００３８】
図６の転位屈折領域１３ａの上に配置された平坦化領域１４ａは複数の第１の層７１と複数の第２の層７２との多層構造を有する。図６では、第１及び第２の層７１、７２がそれぞれ２つ示されているが、実際には第１及び第２の層７１、７２はそれぞれ１０層であり、交互に配置されている。
【００３９】
平坦化領域１４ａの第１の層７１は、例えばＡｌｘＧａ１−ｘＮ、ここでｘは０＜ｘ＜１を満足する数値、から成るアルミニウムを含む窒化物で形成され、この実施形態では厚さ５ｎｍのＡｌＮから成る。第２の層７２は、例えばＡｌｙＧａ１−ｙＮ、ここでｙは０≦ｙ＜１、ｙ＜ｘを満足する数値、から成るガリウムを含む窒化物で形成され、この実施形態では厚さ２５ｎｍのＧａＮから成る。図６では転位屈折領域１３ａと平均化領域１４ａとの区別を明確にするために平坦化領域１４ａの第１及び第２の層７１、７２がほぼ同じ厚みに示されているが、図６のバッファ領域１２ｃの第１、第２の層５１、５２と同様に互いに異なる厚さを有する。平坦化領域１４ａの第１及び第２の層７１、７２はバッファ領域１２ｃの第１及び第２の層５１、５２と同一物質から成るので、これ等と同一の方法で形成される。平坦化領域１４ａはＩｎを含まない窒化物から成るので、この表面は転位屈折領域１３ａのような突出部１６を有さず、転位屈折領域１３ａよりもよい平坦性を有する。平坦化領域１４ａを形成すると、転位屈折領域１３ａの転位の延びる方向が突出部１６の傾斜側面１６ａで屈折し、図２の場合と同様に平坦化領域１４ａによって垂直方向に延びる転位１８は少なくなる。
【００４０】
図６の半導体素子領域２３ｂはＧａＮ半導体領域５０と電子供給層４１とショットキ形成層４２とソ−スコンタクト層４３ａとドレインコンタクト層４３ｂとから成り、ＧａＮ半導体領域５０以外は図５と同一に構成されている。既に説明したように、ＧａＮ半導体領域５０を平坦化領域１４ａの１部と呼ぶことができる。この場合には、半導体素子領域２３ｂからＧａＮ半導体領域５０が除外される。
【００４１】
図６のＩｎを含まない窒化物から成る平坦化領域１４ａの上に配置されているＧａＮ半導体層５０は、図２の平坦化領域１４のＧａＮ層と同一の方法で形成される。図６の実施形態のＧａＮ半導体領域５０は約３００ｎｍの厚さを有する。図６において２次元電子ガスによるチャネルは電子供給層４１とＧａＮ半導体層５０とのヘテロ界面ＨＪ及びこの近傍に生じる。
【００４２】
図６においても転位屈折領域１３ａの働きによって平坦化領域１４ａ及び半導体素子領域２３ｂの転位密度がバッファ領域１２ｃの転移密度よりも大幅に小さくなり、図５の第４の実施形態と同様な効果を得ることができる。即ち、図６の構成のヘテロ接合電界効果トランジスタのキャリアの移動度は約１２００ｃｍ２／Ｖ・ｓであり、図６から転位屈折領域１３ａを省いた構造のヘテロ接合電界効果トランジスタの移動度は８００ｃｍ２／Ｖ・ｓである。従って、この実施形態により移動度が約１．５倍上昇した。
また、図６の第５の実施形態のバッファ領域１２ｃは図４の第３の実施形態のバッファ領域１２ｂと同様な多層構造を有するので、図４の第３の実施形態と同様に良好なバッファ機能を提供できる。
また、図６においては、転位屈折領域１３ａがＩｎの比率が異なる複数の第１及び第２の層６１、６２の多層構造となっているので、突出部１６の分布密度を高めることができ、図５の単一層の場合よりも半導体素子領域２３ａにおける転移密度の低減効果が大きくなる。
また、平坦化領域１４ａがＡｌＮから成る第１の層７１とＧａＮから成る第２の層７２との多層構造を有するので、平坦化作用が図５の単一層構造よりも大きくなる。
【００４３】
【変形例】
本発明は上述の実施形態に限定されるものではなく、例えば、次の変形が可能なものである。
（１） 図３のＬＥＤの半導体基体１０ａの代りに、図６の半導体基体１０ｃを使用することができる。
（２） 図５のヘテロ接合電界効果トランジスタの半導体基体１０の代りに図４の半導体基体１０ｂを使用することができる。
（３） ＬＥＤ及びヘテロ接合トランジスタ等の半導体装置のための半導体基体として、図２、図３、図４及び図５の半導体基体１０、１０ａ、１０ｂの転位屈折領域１３を図６の転位屈折領域１３ａと同様な多層構造に形成することができる。
（４） 図２、図３、図４及び図５の半導体基体１０、１０ａ、１０ｂにおいて、平坦化領域１４を図６の平坦化領域１４ａと同様に多層構造に形成することができる。
（５） 図４のバッファ領域１２ｂの多層構造の第１のバッファ領域２１ａ、図６の多層構造のバッファ領域１２ｃ、多層構造の転位屈折領域１３ａ、多層構造の平坦化領域１４ａに更に別の層を介在させて３層又は３層以上の繰返し構成にすることができる。
（６） 半導体基体１０、１０ａ、１０ｂ、１０ｃのそれぞれの領域に導電型決定不純物をド−プして半導体基体１０、１０ａ、１０ｂ、１０ｃに導電性を与えることが望ましいが、導電性が要求されていない時には導電型決定不純物をド−プしなくてもよい。
（７） 図３及び図４には半導体素子としてＬＥＤが形成され、図５及び図６には半導体素子としてＨＥＭＴ構造のヘテロ接合電界効果トランジスタが形成されているが、これに限ることなく、周知のメタル・セミコンダクタ電界効果トランジスタ（ＭＥＳＦＥＴ）等のヘテロ接合電界効果トランジスタ、又はヘテロ接合バイポ−ラトランジスタ、絶縁ゲ−ト電界効果トランジスタ等の半導体素子を形成することができる。
【図面の簡単な説明】
【図１】従来の半導体基板を示す断面図である。
【図２】本発明の第１の実施形態に従う半導体基体を概略的に示す断面図である。
【図３】本発明の第２の実施形態に従うＬＥＤを概略的に示す断面図である。
【図４】本発明の第３の実施形態に従うＬＥＤを概略的に示す断面図である。
【図５】本発明の第４の実施形態に従うヘテロ接合電界効果トランジスタを概略的に示す断面図である。
【図６】本発明の第５の実施形態に従うヘテロ接合電界効果トランジスタを概略的に示す断面図である。
【符号の説明】
１１ シリコン基板
１２、１２ａ，１２ｂ，１２ｃ バッファ領域
１３，１３ａ 転位屈折領域
１４，１４ａ 平坦化領域
２３，２３ａ，２３ｂ 半導体素子領域

Claims (12)

  1. 化合物半導体装置のための半導体基体の製造方法であって、
    化合物半導体をエピタキシャル成長させることが可能な基板を用意する工程と、
    前記基板の表面上に化合物半導体をエピタキシャル成長させて転位を含む可能性を有するバッファ領域を得る工程と、
    前記バッファ領域の表面上に前記バッファ領域と異なる化合物半導体をエピタキシャル成長させ、前記バッファ領域の表面よりも平坦性の悪い表面を有し且つその表面に転位の延びる方向を屈折させることができる多数の突出部を有している転位屈折領域を得る工程と、
    前記転位屈折領域の表面上に前記転位屈折領域と異なる化合物半導体をエピタキシャル成長させ、前記転位屈折領域の表面よりも平坦性が良く且つ前記転位屈折領域よりも転位密度が小さい表面部分を有している平坦化領域を得る工程と
    を備えていることを特徴とする半導体基体の製造方法。
  2. 化合物半導体装置のための半導体基体であって、
    化合物半導体をエピタキシャル成長させることが可能な基板と、
    前記基板の表面上にエピタキシャル成長された化合物半導体から成り且つ転位を含んでいるバッファ領域と、
    前記バッファ領域と異なる化合物半導体のエピタキシャル成長で前記バッファ領域の表面上に配置され且つ転位を含み且つ前記バッファ領域の表面よりも平坦性の悪い表面を有し且つその表面に転位の延びる方向を屈折させることができる多数の突出部を有している転位屈折領域と、
    前記転位屈折領域と異なる化合物半導体のエピタキシャル成長で前記転位屈折領域の表面上に配置され且つ前記転位屈折領域の表面よりも平坦性が良く且つ前記転位屈折領域よりも転位密度が小さい表面部分を有している平坦化領域と
    を備えていることを特徴とする半導体基体。
  3. 前記基板は導電型決定不純物を含み且つ導電性を有しているシリコンから成ることを特徴とする請求項２記載の半導体基体。
  4. 前記バッファ領域はアルミニウムを含む窒化物から成り、この窒化物はインジウムを含んでいないことを特徴とする請求項２又は３記載の半導体基体。
  5. 前記バッファ領域は、
    前記基板上に配置されたアルミニウムを含む窒化物から成る第１の層と、
    前記第１の層の上に配置されたガリウムを含む窒化物から成る第２の層と
    から成り、前記第１及び第２の層はインジウムを含んでいないことを特徴とする請求項２又は３記載の半導体基体。
  6. 前記バッファ領域は、
    アルミニウムを含む窒化物から成る複数の第１の層と、
    ガリウムを含む窒化物から成る複数の第２の層と
    を有し、前記第１及び第２の層が交互に配置され、且つ前記第１及び第２の層はインジウムを含んでいないことを特徴とする請求項２又は３記載の半導体基体。
  7. 前記バッファ領域は、前記基板の主面に配置された第１のバッファ領域と、前記第１のバッファ領域の上に配置された第２のバッファ領域とから成り、
    前記第１のバッファ領域は、アルミニウムを含む窒化物から成る複数の第１の層とガリウムを含む窒化物から成る複数の第２の層とを有し、
    前記第１及び第２の層は交互に配置され且つインジウムを含んでいないものであり、
    前記第２のバッファ領域は、ガリウムを含む窒化物から成り且つインジウムを含んでいないものであることを特徴とする請求項２又は３記載の半導体基体。
  8. 前記転位屈折領域は、インジウムを含む窒化物から成ることを特徴とする請求項２乃至７のいずれかに記載の半導体基体。
  9. 前記転位屈折領域は、
    第１の割合でインジウムを含む窒化物から成る複数の第１の層と、
    前記第１の割合よりも大きい第２の割合でインジウムを含む窒化物から成る複数の第２の層と
    から成り、前記第１及び第２の層は交互配置されていることを特徴とする請求項２乃至７のいずれかに記載の半導体基体。
  10. 前記平坦化領域は、インジウムを含まない窒化物から成ることを特徴とする請求項２乃至９のいずれかに記載の半導体基体。
  11. 平坦化領域は、
    アルミニウムを含む窒化物から成る複数の第１の層と、
    ガリウムを含む窒化物から成る複数の第２の層と
    から成り、前記第１及び第２の層は交互に配置され且つインジウムを含まないことを特徴とする請求項２乃至９のいずれかに記載の半導体基体。
  12. 化合物半導体装置のための半導体基体であって、
    シリコン又はシリコン化合物から成る基板と、
    インジウムを含まない窒化物のエピタキシャル成長で前記基板の表面上に形成された第１の半導体領域と、
    インジウムを含む窒化物のエピタキシャル成長で第１の半導体領域の表面上に形成され第２の半導体領域と、
    インジウムを含まない窒化物のエピタキシャル成長で前記第２の半導体領域の表面上に形成され且つ第２の半導体領域の表面よりも平坦性が良く且つ前記第２の半導体領域よりも転位密度が小さい表面部分を有している第３の半導体領域とを備えていることを特徴とする半導体基体。
JP2003143328A 2003-05-21 2003-05-21 半導体基体 Expired - Fee Related JP3760997B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2003143328A JP3760997B2 (ja) 2003-05-21 2003-05-21 半導体基体
US10/813,488 US6890791B2 (en) 2003-05-21 2004-03-30 Compound semiconductor substrates and method of fabrication

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003143328A JP3760997B2 (ja) 2003-05-21 2003-05-21 半導体基体

Publications (2)

Publication Number Publication Date
JP2004349387A true JP2004349387A (ja) 2004-12-09
JP3760997B2 JP3760997B2 (ja) 2006-03-29

Family

ID=33447505

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003143328A Expired - Fee Related JP3760997B2 (ja) 2003-05-21 2003-05-21 半導体基体

Country Status (2)

Country Link
US (1) US6890791B2 (ja)
JP (1) JP3760997B2 (ja)

Cited By (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006310403A (ja) * 2005-04-26 2006-11-09 Kyocera Corp エピタキシャル基板およびそれを用いた半導体装置並びにその製造方法
KR100726971B1 (ko) 2006-02-13 2007-06-14 한국광기술원 질화물 반도체 발광소자
JP2007258230A (ja) * 2006-03-20 2007-10-04 Dowa Holdings Co Ltd 半導体基板及び半導体装置
JP2008251966A (ja) * 2007-03-30 2008-10-16 Fujitsu Ltd 半導体エピタキシャル基板、化合物半導体装置、およびそれらの製造方法
JP2010087192A (ja) * 2008-09-30 2010-04-15 Furukawa Electric Co Ltd:The 半導体電子デバイスおよび半導体電子デバイスの製造方法
JP2010199441A (ja) * 2009-02-26 2010-09-09 Furukawa Electric Co Ltd:The 半導体電子デバイスおよび半導体電子デバイスの製造方法
JP2010228955A (ja) * 2009-03-26 2010-10-14 Covalent Materials Corp ＧａＮ系化合物半導体基板とその製造方法
WO2011055774A1 (ja) 2009-11-06 2011-05-12 日本碍子株式会社 半導体素子用エピタキシャル基板、半導体素子、および半導体素子用エピタキシャル基板の製造方法
JP2011100772A (ja) * 2009-11-04 2011-05-19 Dowa Electronics Materials Co Ltd Ｉｉｉ族窒化物積層基板
WO2011102044A1 (ja) 2010-02-16 2011-08-25 日本碍子株式会社 エピタキシャル基板およびエピタキシャル基板の製造方法
WO2011122322A1 (ja) 2010-03-31 2011-10-06 日本碍子株式会社 エピタキシャル基板およびエピタキシャル基板の製造方法
WO2011136052A1 (ja) 2010-04-28 2011-11-03 日本碍子株式会社 エピタキシャル基板およびエピタキシャル基板の製造方法
WO2011136051A1 (ja) 2010-04-28 2011-11-03 日本碍子株式会社 エピタキシャル基板およびエピタキシャル基板の製造方法
WO2011135963A1 (ja) 2010-04-28 2011-11-03 日本碍子株式会社 エピタキシャル基板およびエピタキシャル基板の製造方法
WO2011155496A1 (ja) 2010-06-08 2011-12-15 日本碍子株式会社 エピタキシャル基板およびエピタキシャル基板の製造方法
DE112010003214T5 (de) 2009-08-07 2012-07-12 Ngk Insulators, Ltd. Epitaxiesubstrat für ein halbleiterelement, verfahrenzur herstellung eines epitaxiesubstrats für einhalbleiterelement, und halbleiterelement
KR101165258B1 (ko) 2005-08-31 2012-07-19 서울옵토디바이스주식회사 발광 소자 및 이의 제조 방법
JP2012146908A (ja) * 2011-01-14 2012-08-02 Sanken Electric Co Ltd 半導体ウェハ及び半導体装置
KR101189429B1 (ko) 2009-12-29 2012-10-10 엘지이노텍 주식회사 발광소자, 발광소자 제조방법 및 발광소자 패키지
JP2013065883A (ja) * 2012-12-10 2013-04-11 Ngk Insulators Ltd 高周波用半導体素子形成用のエピタキシャル基板および高周波用半導体素子形成用エピタキシャル基板の作製方法
US8471265B2 (en) 2010-02-16 2013-06-25 Ngk Insulators, Ltd. Epitaxial substrate with intermediate layers for reinforcing compressive strain in laminated composition layers and manufacturing method thereof
JP2014512681A (ja) * 2011-09-29 2014-05-22 東芝テクノセンター株式会社 転位密度維持バッファ層を有する発光素子
US8853829B2 (en) 2010-09-10 2014-10-07 Ngk Insulators, Ltd Epitaxial substrate for semiconductor device, method for manufacturing epitaxial substrate for semiconductor device, and semiconductor device
JP2015216378A (ja) * 2006-02-23 2015-12-03 アズッロ セミコンダクターズ アクチエンゲゼルシャフトＡｚｚｕｒｒｏ Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ Ａｇ 窒化物半導体素子ならびにその製法
JP2016100363A (ja) * 2014-11-18 2016-05-30 日亜化学工業株式会社 窒化物半導体素子及びその製造方法
US10600676B2 (en) * 2012-10-12 2020-03-24 Sumitomo Electric Industries, Ltd. Group III nitride composite substrate and method for manufacturing the same, and method for manufacturing group III nitride semiconductor device

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FI20045482A0 (fi) * 2004-12-14 2004-12-14 Optogan Oy Matalamman dislokaatiotiheyden omaava puolijohdesubstraatti, ja menetelmä sen valmistamiseksi
US20070018192A1 (en) * 2004-12-21 2007-01-25 Yale University Devices incorporating heavily defected semiconductor layers
US20060267007A1 (en) * 2004-12-31 2006-11-30 Yale University Devices incorporating heavily defected semiconductor layers
US7338826B2 (en) * 2005-12-09 2008-03-04 The United States Of America As Represented By The Secretary Of The Navy Silicon nitride passivation with ammonia plasma pretreatment for improving reliability of AlGaN/GaN HEMTs
JP2007324363A (ja) * 2006-05-31 2007-12-13 Ritsumeikan 半導体装置
ITMI20070056A1 (it) * 2007-01-17 2008-07-18 Consiglio Nazionale Ricerche Substrato semiconduttore adatto alla realizzazione di dispositivi elettronici e-o optoelettronici e relativo processo di fabbricazione
US8890103B2 (en) 2007-01-17 2014-11-18 Consiglio Nazionale Delle Ricerche Semiconductor substrate suitable for the realisation of electronic and/or optoelectronic devices and relative manufacturing process
KR101283261B1 (ko) * 2007-05-21 2013-07-11 엘지이노텍 주식회사 발광 소자 및 그 제조방법
KR101683898B1 (ko) * 2010-06-21 2016-12-20 엘지이노텍 주식회사 발광 소자
JP6322890B2 (ja) 2013-02-18 2018-05-16 住友電気工業株式会社 Ｉｉｉ族窒化物複合基板およびその製造方法、ならびにｉｉｉ族窒化物半導体デバイスの製造方法
US20140158976A1 (en) 2012-12-06 2014-06-12 Sansaptak DASGUPTA Iii-n semiconductor-on-silicon structures and techniques
CN104995713A (zh) 2013-02-18 2015-10-21 住友电气工业株式会社 Iii族氮化物复合衬底及其制造方法,层叠的iii族氮化物复合衬底,以及iii族氮化物半导体器件及其制造方法
DE102018132263A1 (de) * 2018-12-14 2020-06-18 Aixtron Se Verfahren zum Abscheiden einer Heterostruktur und nach dem Verfahren abgeschiedene Heterostruktur

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4283591A (en) * 1980-05-22 1981-08-11 Ses, Incorporated Photovoltaic cell
US4677250A (en) * 1985-10-30 1987-06-30 Astrosystems, Inc. Fault tolerant thin-film photovoltaic cell
US5279678A (en) * 1992-01-13 1994-01-18 Photon Energy, Inc. Photovoltaic cell with thin CS layer
JP2001313421A (ja) 2000-02-21 2001-11-09 Sanken Electric Co Ltd 半導体発光素子及びその製造方法

Cited By (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006310403A (ja) * 2005-04-26 2006-11-09 Kyocera Corp エピタキシャル基板およびそれを用いた半導体装置並びにその製造方法
KR101165258B1 (ko) 2005-08-31 2012-07-19 서울옵토디바이스주식회사 발광 소자 및 이의 제조 방법
KR100726971B1 (ko) 2006-02-13 2007-06-14 한국광기술원 질화물 반도체 발광소자
JP2015216378A (ja) * 2006-02-23 2015-12-03 アズッロ セミコンダクターズ アクチエンゲゼルシャフトＡｚｚｕｒｒｏ Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ Ａｇ 窒化物半導体素子ならびにその製法
JP2007258230A (ja) * 2006-03-20 2007-10-04 Dowa Holdings Co Ltd 半導体基板及び半導体装置
JP4670055B2 (ja) * 2006-03-20 2011-04-13 Ｄｏｗａエレクトロニクス株式会社 半導体基板及び半導体装置
JP2008251966A (ja) * 2007-03-30 2008-10-16 Fujitsu Ltd 半導体エピタキシャル基板、化合物半導体装置、およびそれらの製造方法
JP2010087192A (ja) * 2008-09-30 2010-04-15 Furukawa Electric Co Ltd:The 半導体電子デバイスおよび半導体電子デバイスの製造方法
US8338859B2 (en) 2008-09-30 2012-12-25 Furukawa Electric Co., Ltd Semiconductor electronic device having reduced threading dislocation and method of manufacturing the same
JP2010199441A (ja) * 2009-02-26 2010-09-09 Furukawa Electric Co Ltd:The 半導体電子デバイスおよび半導体電子デバイスの製造方法
JP2010228955A (ja) * 2009-03-26 2010-10-14 Covalent Materials Corp ＧａＮ系化合物半導体基板とその製造方法
US8853828B2 (en) 2009-08-07 2014-10-07 Ngk Insulators, Ltd. Epitaxial substrate for semiconductor device, method for manufacturing epitaxial substrate for semiconductor device, and semiconductor device
JP2014103400A (ja) * 2009-08-07 2014-06-05 Ngk Insulators Ltd 半導体素子用エピタキシャル基板、半導体素子用エピタキシャル基板の製造方法、および半導体素子
DE112010003214T5 (de) 2009-08-07 2012-07-12 Ngk Insulators, Ltd. Epitaxiesubstrat für ein halbleiterelement, verfahrenzur herstellung eines epitaxiesubstrats für einhalbleiterelement, und halbleiterelement
JP2011100772A (ja) * 2009-11-04 2011-05-19 Dowa Electronics Materials Co Ltd Ｉｉｉ族窒化物積層基板
JP2014099623A (ja) * 2009-11-06 2014-05-29 Ngk Insulators Ltd 半導体素子用エピタキシャル基板、半導体素子、および半導体素子用エピタキシャル基板の製造方法
US8415690B2 (en) 2009-11-06 2013-04-09 Ngk Insulators, Ltd. Epitaxial substrate for semiconductor element, semiconductor element, and method for producing epitaxial substrate for semiconductor element
WO2011055774A1 (ja) 2009-11-06 2011-05-12 日本碍子株式会社 半導体素子用エピタキシャル基板、半導体素子、および半導体素子用エピタキシャル基板の製造方法
KR101189429B1 (ko) 2009-12-29 2012-10-10 엘지이노텍 주식회사 발광소자, 발광소자 제조방법 및 발광소자 패키지
WO2011102044A1 (ja) 2010-02-16 2011-08-25 日本碍子株式会社 エピタキシャル基板およびエピタキシャル基板の製造方法
US9090993B2 (en) 2010-02-16 2015-07-28 Ngk Insulators, Ltd. Epitaxial substrate comprising a superlattice group and method for manufacturing the epitaxial substrate
US8471265B2 (en) 2010-02-16 2013-06-25 Ngk Insulators, Ltd. Epitaxial substrate with intermediate layers for reinforcing compressive strain in laminated composition layers and manufacturing method thereof
WO2011122322A1 (ja) 2010-03-31 2011-10-06 日本碍子株式会社 エピタキシャル基板およびエピタキシャル基板の製造方法
US8648351B2 (en) 2010-04-28 2014-02-11 Ngk Insulators, Ltd. Epitaxial substrate and method for manufacturing epitaxial substrate
WO2011135963A1 (ja) 2010-04-28 2011-11-03 日本碍子株式会社 エピタキシャル基板およびエピタキシャル基板の製造方法
WO2011136051A1 (ja) 2010-04-28 2011-11-03 日本碍子株式会社 エピタキシャル基板およびエピタキシャル基板の製造方法
WO2011136052A1 (ja) 2010-04-28 2011-11-03 日本碍子株式会社 エピタキシャル基板およびエピタキシャル基板の製造方法
US8946723B2 (en) 2010-04-28 2015-02-03 Ngk Insulators, Ltd. Epitaxial substrate and method for manufacturing epitaxial substrate
WO2011155496A1 (ja) 2010-06-08 2011-12-15 日本碍子株式会社 エピタキシャル基板およびエピタキシャル基板の製造方法
US8969880B2 (en) 2010-06-08 2015-03-03 Ngk Insulators, Ltd. Epitaxial substrate and method for manufacturing epitaxial substrate
US8853829B2 (en) 2010-09-10 2014-10-07 Ngk Insulators, Ltd Epitaxial substrate for semiconductor device, method for manufacturing epitaxial substrate for semiconductor device, and semiconductor device
JP2012146908A (ja) * 2011-01-14 2012-08-02 Sanken Electric Co Ltd 半導体ウェハ及び半導体装置
JP2014512681A (ja) * 2011-09-29 2014-05-22 東芝テクノセンター株式会社 転位密度維持バッファ層を有する発光素子
US9130068B2 (en) 2011-09-29 2015-09-08 Manutius Ip, Inc. Light emitting devices having dislocation density maintaining buffer layers
US10600676B2 (en) * 2012-10-12 2020-03-24 Sumitomo Electric Industries, Ltd. Group III nitride composite substrate and method for manufacturing the same, and method for manufacturing group III nitride semiconductor device
US11094537B2 (en) 2012-10-12 2021-08-17 Sumitomo Electric Industries, Ltd. Group III nitride composite substrate and method for manufacturing the same, and method for manufacturing group III nitride semiconductor device
JP2013065883A (ja) * 2012-12-10 2013-04-11 Ngk Insulators Ltd 高周波用半導体素子形成用のエピタキシャル基板および高周波用半導体素子形成用エピタキシャル基板の作製方法
JP2016100363A (ja) * 2014-11-18 2016-05-30 日亜化学工業株式会社 窒化物半導体素子及びその製造方法
US10164151B2 (en) 2014-11-18 2018-12-25 Nichia Corporation Nitride semiconductor device and method for producing the same
US10510927B2 (en) 2014-11-18 2019-12-17 Nichia Corporation Method for producing nitride semiconductor device

Also Published As

Publication number Publication date
US6890791B2 (en) 2005-05-10
US20040232440A1 (en) 2004-11-25
JP3760997B2 (ja) 2006-03-29

Similar Documents

Publication Publication Date Title
JP3760997B2 (ja) 半導体基体
JP3909811B2 (ja) 窒化物半導体素子及びその製造方法
JP5050574B2 (ja) Ｉｉｉ族窒化物系半導体発光素子
US6455877B1 (en) III-N compound semiconductor device
JP4332720B2 (ja) 半導体素子形成用板状基体の製造方法
JP4412827B2 (ja) 窒化物半導体厚膜基板
CN110233190B (zh) 发光设备
KR102122846B1 (ko) 질화물 반도체 성장 방법, 이를 이용한 반도체 제조용 템플릿 제조 방법 및 반도체 발광 소자 제조 방법
JP3196833B2 (ja) Ｉｉｉ−ｖ族化合物半導体の成長方法及びこの方法を用いた半導体発光素子の製造方法
JP3733008B2 (ja) Ｉｉｉ−ｎ系化合物半導体装置
JP4424840B2 (ja) Ｉｉｉ−ｎ系化合物半導体装置
TWI528587B (zh) 三族氮化物半導體發光元件之製造方法
JP2010272593A (ja) 窒化物半導体発光素子及びその製造方法
JP4743989B2 (ja) 半導体素子およびその製造方法ならびに半導体基板の製造方法
JP3934320B2 (ja) ＧａＮ系半導体素子とその製造方法
JP5557180B2 (ja) 半導体発光素子の製造方法
JP6124740B2 (ja) 窒化物半導体発光素子の製造方法、窒化物半導体発光素子および窒化物半導体発光素子用下地基板
JP4817522B2 (ja) 窒化物系半導体層素子および窒化物系半導体の形成方法
JP3724213B2 (ja) 窒化ガリウム系化合物半導体発光素子
JP4178836B2 (ja) 窒化ガリウム系半導体素子及びその製造方法
TWI545798B (zh) Nitride semiconductor light emitting device and manufacturing method thereof
JP4609917B2 (ja) 窒化アルミニウムガリウム層の製造方法、ｉｉｉ族窒化物半導体発光素子の製造方法およびｉｉｉ族窒化物半導体発光素子
JP3978581B2 (ja) 半導体発光素子及びその製造方法
JPWO2019097963A1 (ja) Ｉｉｉ族窒化物半導体
JP5128075B2 (ja) 化合物半導体基板、その製造方法及び半導体デバイス

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040927

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050622

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050706

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050831

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050928

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051125

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20051221

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060103

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100120

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110120

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110120

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120120

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120120

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130120

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140120

Year of fee payment: 8

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees