JP2010228955A - GaN系化合物半導体基板とその製造方法 - Google Patents

GaN系化合物半導体基板とその製造方法 Download PDF

Info

Publication number
JP2010228955A
JP2010228955A JP2009077043A JP2009077043A JP2010228955A JP 2010228955 A JP2010228955 A JP 2010228955A JP 2009077043 A JP2009077043 A JP 2009077043A JP 2009077043 A JP2009077043 A JP 2009077043A JP 2010228955 A JP2010228955 A JP 2010228955A
Authority
JP
Japan
Prior art keywords
layer
single crystal
gan
substrate
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009077043A
Other languages
English (en)
Other versions
JP5165626B2 (ja
Inventor
Noriko Omori
典子 大森
Hiroyuki Fujimori
洋行 藤森
Jun Komiyama
純 小宮山
Yoshihisa Abe
芳久 阿部
Shunichi Suzuki
俊一 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Coorstek KK
Original Assignee
Covalent Materials Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Covalent Materials Corp filed Critical Covalent Materials Corp
Priority to JP2009077043A priority Critical patent/JP5165626B2/ja
Publication of JP2010228955A publication Critical patent/JP2010228955A/ja
Application granted granted Critical
Publication of JP5165626B2 publication Critical patent/JP5165626B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

【課題】表層に到達する転位の密度を、簡便かつ効果的に低減することができるGaN系化合物半導体基板とその製造方法を提供する。
【解決手段】基板10と、基板10の主面上に形成される緩衝層20と、緩衝層20上に形成されるGaN系半導体単結晶の活性層30とを備え、基板10の主面に平行な任意の方向に屈曲する屈曲転位が活性層30内における緩衝層20と活性層30との界面近傍に存在することを特徴とするGaN系半導体基板。
【選択図】図1

Description

本発明は、表層の転位が低減されたGaN系化合物半導体基板とその製造方法に関する。
化合物半導体基板は、パワーデバイス等の基板として用いられ、例えばSiやSiCの基板上にGaN系化合物半導体層を気相成長させる方法で製造される。
化合物半導体基板の製造時において、基板とGaN系化合物半導体層との格子定数の差や熱膨張係数の差により転位が発生し、半導体デバイスの特性を劣化させるという問題があり、この転位の低減が強く求められている。
この要求に対して、例えば特許文献1には、シリコンから成る基板の上にn形不純物としてのSiを含むAlGa1−xNから成る第1の層とn形不純物としてのSiを含むGaN又はAlGa1−yNから成る第2の層とを交互に複数積層した複合層構造のバッファ層を設けるという技術が開示されている。このバッファ層の熱膨張係数はシリコン又はこの化合物から成る基板の熱膨張係数とGaN系化合物から成る半導体領域の熱膨張係数との中間の値を有し、基板と半導体領域との熱膨張係数の差に起因する歪みの発生、すなわち転位の発生を抑制することができる。
また、例えば特許文献2には、シリコン基板の上にストライプ状又は格子状にAl0.15Ga0.85N層が形成され、基板の露出領域と格子状の層の上部領域にGaN層を成長させるとき、GaNをAl0.15Ga0.85N上に3次元的、すなわち垂直方向のみならず横方向にもエピタキシャル成長させることで、基板の露出領域である横方向成長領域では転位が大幅に減少した窒化ガリウム系化合物半導体を得ることができるという技術が開示されている。
特開2003−115606号公報 特開2000−91253号公報
しかし、特許文献1に記載されている方法による転位低減の効果は必ずしも十分であるとはいえない。また、特許文献2に記載されている方法は、エッチングにより基板の露出部または凹部を形成する工程が必要になり、緩衝層を形成する方法に比べて製造工程が煩雑になり、コスト高が懸念される。
本発明は、上記事情に鑑み、表層に到達する転位の密度を、簡便かつ効果的に低減することができるGaN系化合物半導体基板とその製造方法を提供することを目的とする。
本発明の一態様のGaN系化合物半導体基板は、基板と、前記基板の主面上に形成される緩衝層と、前記緩衝層上に形成されるGaN系半導体単結晶の活性層とを備え、前記基板の主面に平行な任意の方向に屈曲する屈曲転位が前記活性層内における前記緩衝層と前記活性層との界面近傍に存在することを特徴とする。このような構成をとることで、GaN系化合物半導体単結晶の活性層の表層まで貫通する転位を効果的に抑制できる。
上記態様のGaN系化合物半導体基板において、前記基板は、単結晶Si、六方晶SiC、単結晶Siと立方晶SiCの積層、サファイアのいずれか一つからなることが好ましい。
上記態様のGaN系化合物半導体基板において、前記緩衝層は、2種類の窒化物半導体単結晶層の積層構造が1回または複数回繰り返された1次層と、前記1次層上に形成され、前記1次層とは異なる組み合わせの2種類の窒化物半導体単結晶層の積層構造が前記1次層の10倍以上500倍以下の回数繰り返された2次層とで構成されることが好ましい。
本発明の一態様のGaN系半導体基板の製造方法は、六方晶SiC基板上に第1のAlN単結晶層を堆積する工程と、前記第1のAlN単結晶層上に前記第1のAlN単結晶層と同一の膜厚のAlGaN単結晶層を堆積して1次層とする工程と、前記AlGaN単結晶層上に、前記膜厚より薄い第2のAlN単結晶層と前記膜厚より薄く前記第2のAlN単結晶層より厚い第1のGaN単結晶層の積層構造を10回以上500回以下繰り返して堆積して2次層とする工程と、活性層となる第2のGaN単結晶層を形成する工程とを有することを特徴とする。
本発明によれば、表層に到達する転位の密度を十分に低減することができるGaN系半導体基板およびその製造方法を簡易に提供することが可能となる。
実施の形態の半導体基板の模式断面図である。 図1の矩形領域Aの拡大図である。
以下、本発明の好適な実施の形態について図面を参照して説明する。
本実施の形態のGaN系半導体基板は、基板と、基板の主面上に形成される緩衝層と、緩衝層上に形成されるGaN系半導体単結晶の活性層とを備えている。そして、基板の主面に平行な任意の方向に屈曲する屈曲転位が活性層内における緩衝層と活性層との界面近傍に存在する。ここで、界面近傍とは、活性層の下半分の領域を意味する。
「屈曲する」とは、基板の主面に平行の方向に転位が伸張することを指し、「屈曲転位」とは、屈曲した転位が活性層の主表面でない端面に貫通した状態、あるいは2本の転位同士が結合して閉じた状態になった状態の転位を指し示すものとする。また、屈曲しているかどうかは、例えば、基板の主面に垂直な断面のTEM(Transmisson Electron Microscope:透過電子顕微鏡)観察を行い、TEMの視野内の転位の形状を確認することで判別可能である。
図1は、実施の形態の半導体基板の模式断面図である。図2は、図1の矩形領域Aの拡大図である。
基板10の主面上に、緩衝層(バッファ層)20が形成されている。また、緩衝層20上にGaN系半導体単結晶の活性層30を備えている。そして、緩衝層20と活性層30の界面から活性層側の領域40に、基板10の主面に平行方向に伝播する屈曲転位50aが存在する。
屈曲転位は次のようなメカニズムで発生する。まずエピタキシャル結晶が結晶面上で島状に3次元核成長を開始する。島状に点在する成長核がそれぞれ独立して成長していくが、十分膜厚が厚くなってくると結晶面に対して水平方向の膜成長が促進される。転位は結晶成長に伴って進行するので、島状に成長する段階で結晶面に対して垂直方向に伸展する転位が、水平方向への膜成長に伴いその成長方向である水平方向に転位が取り込まれることで屈曲する。さらに、屈曲した転位同士が合体してループ状に閉じることにより転位は終端し、もはや活性層上方へ伝播しなくなる。
緩衝層と活性層の界面付近に屈曲転位が発生する条件としては、緩衝層の層構造や膜厚に依存するが、特に、緩衝層と緩衝層と活性層の界面、そして活性層の3つの層それぞれの応力の方向と値が相互に作用する。そして、3つの層の応力がいずれも圧縮応力の場合に顕著に屈曲転位が発生する。
また、緩衝層と活性層の界面での圧縮応力が高いと、界面と水平方向へ転位を曲げる作用を促進するので、より屈曲転位が多くなる。
したがって、緩衝層と緩衝層と活性層の界面、活性層の応力がいずれも圧縮応力であること、基板の反り、その他の特性値とのバランスを考慮した上で、緩衝層と活性層の界面の応力値をなるべく高くすることが重要である。この条件は、緩衝層単体の膜厚、積層回数、緩衝層全体の膜厚を最適化することで得られる。
さらに、新たに緩衝層から伝播してきた転位も、すでに形成された屈曲転位に沿って界面と水平方向に曲げられるので、活性層上方へ抜けていく転位の量も低減される。従来は緩衝層を貫通してきた転位がほとんどそのまま活性層上方へ伸展していたものが、本発明の実施の形態基板構造によって屈曲あるいは閉じて終端化する作用と、一旦出来上がった屈曲転位が新たな転位の屈曲を促進する作用により、大幅に低減される。
次に、本実施の形態のGaN系半導体基板の構造について説明する。基板10は、その上面に形成される緩衝層20や活性層30を支持する機能を有し、比較的安価で機械的強度が強く、活性層30のGaN系半導体単結晶と格子定数や熱膨張係数が比較的近い材料であり、活性層30に対して汚染源となりにくい材料であることが好ましい。例えば、単結晶Si、六方晶SiC、単結晶Siと立方晶SiC(3C−SiC)の積層構造、またはサファイアの基板を用いることが可能である。
基板10の厚さは、100μm以上1000μm以下であることが望ましい。この範囲であれば、基板が薄すぎて十分な機械的強度が保てない恐れが低減され、過剰なコスト高を回避できる。
緩衝層20は、基板10と活性層30との物性の違いに起因して、半導体基板製造中、半導体基板上への半導体デバイス製造中、あるいは半導体デバイスの動作中に、ミスフィトやそりが生じ、活性層30に転位が発生することを抑制する機能を有している。図1では、積層構造の緩衝層20を例示している。緩衝層20は、基板10側から1次層21と2次層22に分かれている。
さらに、1次層21は、例えば、第1のAlN単結晶層21aとAlGaN単結晶層21bの積層構造で形成される。そして、2次層22は、1次層21とは異なる組み合わせの2種類の単結晶層の積層構造、例えば、第2のAlN単結晶層22aとGaN単結晶層22bの積層構造が、1次層21の10倍以上500倍以下の回数繰り返されて形成されている。図1では20回繰り返された構成を示す。
このように、それぞれが積層構造を備える1次層21と2次層22によって緩衝層20を構成することで、転位の活性層30中への伝播を効果的に抑制することができる。緩衝層20中を膜の成長方向と同じ<0001>方向に伝播してきた転位が積層構造の各界面で屈曲し、屈曲した転位同士が閉じることで上層への転位の伝播が抑制される。特に、第2のAlN単結晶層22aとGaN単結晶層22bの積層構造が繰り返されることにより転位の屈曲および合体が段階的に進められ、活性層30まで到達する転位を段階的に低減させる。
第2のAlN単結晶層22aとGaN単結晶層22bの膜厚は、それぞれ、3nm以上250nm以下であることが望ましい。この範囲ならば、転位の伝播抑制効果を保持しつつ過剰コスト高になるのを回避できるからである。
活性層30は、一般式GaNで表記されるGaN系半導体単結晶である。活性層30の厚さは、0.5μm以上5μm以下であることが望ましい。この範囲であれば、半導体デバイスを形成するための十分な領域が確保でき、かつコスト高も回避できる。
また、基板を六方晶SiCとし、緩衝層20が、略同一の膜厚を有する第1のAlN単結晶層21aとAlGaN単結晶層21bの積層構造からなる1次層21が1層と、1次層のそれぞれの膜厚より薄い第2のAlN単結晶層22aと1次層のそれぞれの膜厚より薄く第2のAlN単結晶層22aより厚いGaN単結晶層22bの積層構造を10回以上500回以下繰り返した2次層22とから形成され、活性層30がGaN単結晶層であることが好ましい。
上述のように、本実施の形態の半導体基板によれば、特に、活性層30に半導体デバイスを製造するプロセス中に生じ、基板10側から活性層30中に到達する貫通転位50bの密度(貫通転位密度)をも効果的に低減することが可能となる。
本実施の形態の半導体装置の製造方法は、六方晶SiC基板上に第1のAlN単結晶層を堆積する工程と、第1のAlN単結晶層上に第1のAlN単結晶層と略同一の膜厚のAlGaN単結晶層を堆積して1次層とする工程と、AlGaN単結晶層上に、AlGaN単結晶層の膜厚より薄い第2のAlN単結晶層とAlGaN単結晶層の膜厚より薄く第2のAlN単結晶層より厚い第1のGaN単結晶層の積層構造を10回以上500回以上繰り返して堆積して2次層とする工程と、活性層となる第2のGaN単結晶層を形成する工程とを、有する。
以上、具体例を参照しつつ本発明の実施の形態について説明した。上記、実施の形態はあくまで、例として挙げられているだけであり、本発明を限定するものではない。また、実施の形態の説明においては、半導体基板、半導体基板の製造方法等で、本発明の説明に直接必要としない部分等については記載を省略したが、必要とされる半導体基板、半導体基板の製造方法等に関わる要素を適宜選択して用いることができる。
その他、本発明の要素を具備し、当業者が適宜設計変更しうる全ての半導体基板、半導体基板の製造方法が、本発明の範囲に包含される。本発明の範囲は、特許請求の範囲およびその均等物の範囲によって定義されるものである。
以下に、本発明を実施例に基づいてさらに具体的に説明するが、本発明は下記の実施例により制限されるものではない。
図1に示す構造の各種半導体基板を、以下の製造プロセスに従って作製した。
[実施例1]
まず、厚さ250μmのSiC単結晶基板上を、Hガス雰囲気下、1000℃で熱処理した後、原料ガスとしてトリメチルアルミニウムおよびアンモニアを用い、1000℃での気相成長により、厚さ100nmのAlN単結晶層を形成した。
次に、原料ガスとしてトリメチルガリウム、トリメチルアルミニウムおよびアンモニアを用い、1000℃での気相成長により、厚さ100nmのAlGaN単結晶層を積層させ緩衝層20の1次層21とした。
さらに、上記と同様のプロセスで、厚さ5nm狙いでAlN単結晶層を形成した。その上に、原料ガスとしてトリメチルガリウムおよびアンモニアを用い、1000℃での気相成長により、厚さ20nm狙いのGaN単結晶を積層させてGaN/AlNの1対の層とした。そしてこの1対の層を20回繰り返して積層し2次層22とした。膜厚の実測値はGaN/AlNの1対の層が40nm、緩衝層20の2次層22の全体厚さが800nmである。なお膜厚の実測値とは、後述するTEM観察結果から測定、算出した値である。
1次層21と2次層22で形成された緩衝層20上に、原料ガスとしてトリメチルガリウムおよびアンモニアを用い、1000℃での気相成長により、厚さ1μmのGaN活性層を形成し、GaN系化合物半導体基板を作製した。
なお、各層の膜厚はガス流量および供給時間の調整により行った。
[実施例2]
基本的なプロセスは実施例1に準ずる。異なるのは緩衝層20の2次層22の厚さで、膜厚の実測値は、GaN/AlNの1対の層が25nm、2次層22の全体厚さが500nmである。
[比較例1]
基本的なプロセスは実施例1に準ずる。異なるのは緩衝層20の2次層22の厚さと繰り返し回数でGaN/AlNの1対の層を40回繰り返して積層した。膜厚の実測値は、GaN/AlNの1対の層は22.5nm、2次層22の全体厚さは900nmである。
[比較例2]
基本的なプロセスは実施例1に準ずる。異なるのは緩衝層20の2次層22の厚さと繰り返し回数でGaN/AlNの1対の層を40回繰り返して積層した。膜厚の実測値は、GaN/AlNの1対の層が26nm、2次層22の全体厚さが1040nmである。
作製した半導体基板をTEMの断面観察用にイオンミリング法で試料作製し、TEMを用いて断面観察を行った。観察結果から各層の膜厚測定、転位の形状、転位の種類の特定を行った。
転位密度はTEMの観察画像から単位面積当たりの転位本数から換算、各層の厚さは画像の実測とスケールから算出した。
転位の種類の特定については、ウィークビーム法を用い、結晶方位g=<0001>の時と、g=<2−1−10>の時のウィークビーム像を撮影し、向きが<0001>方向(膜の成長方向と同じ向き)の転位に対し、バーガースベクトルを決定した。向きが<0001>方向の転位について、バーガースベクトルが<2−1−10>になった時、転位の向きとバーガースベクトルが直交関係になるので、この転位は刃状転位と判断し、上記の刃状転位がGaN活性層および緩衝層との界面付近で90度屈曲して、向きが<2−1−10>になった場合、一本の転位のバーガースベクトルは同じであることから転位の向きとバーガースベクトルが平行関係となるので、この転位はらせん転位と判断した。
表1、表2に、各サンプルの作製条件と評価結果を示す。これから明らかなように、実施例1、2では、屈曲転位が観察され、比較例に比べて転位密度の低減が確認された。また、GaN活性層および緩衝層の界面近傍で、刃状転位がらせん転位化することにより、転位は屈曲して向きを変えることが確認された。
Figure 2010228955
Figure 2010228955
10 基板
20 緩衝層
21 1次層
21a 第1のAlN単結晶層
21b AlGaN単結晶層
22 2次層
22a 第2のAlN単結晶層
22b GaN単結晶層
30 活性層
40 屈曲転位存在領域
50a 主面に平行方向に伝播する屈曲転位
50b 貫通転位

Claims (4)

  1. 基板と、前記基板の主面上に形成される緩衝層と、前記緩衝層上に形成されるGaN系半導体単結晶の活性層とを備え、前記基板の主面に平行な任意の方向に屈曲する屈曲転位が前記活性層内における前記緩衝層と前記活性層との界面近傍に存在することを特徴とするGaN系半導体基板。
  2. 前記基板は、単結晶Si、六方晶SiC、単結晶Siと立方晶SiCの積層、サファイアのいずれか一つからなることを特徴とする請求項1に記載のGaN系半導体基板。
  3. 前記緩衝層は、2種類の窒化物半導体単結晶層の積層構造が1回または複数回繰り返された1次層と、前記1次層上に形成され、前記1次層とは異なる組み合わせの2種類の窒化物半導体単結晶層の積層構造が前記1次層の10倍以上500倍以下の回数繰り返された2次層とで構成されることを特徴とする請求項1または請求項2に記載のGaN系半導体基板。
  4. 六方晶SiC基板上に第1のAlN単結晶層を堆積する工程と、前記第1のAlN単結晶層上に前記第1のAlN単結晶層と同一の膜厚のAlGaN単結晶層を堆積して1次層とする工程と、前記AlGaN単結晶層上に、前記膜厚より薄い第2のAlN単結晶層と前記膜厚より薄く前記第2のAlN単結晶層より厚い第1のGaN単結晶層の積層構造を10回以上500回以下繰り返して堆積して2次層とする工程と、活性層となる第2のGaN単結晶層を形成する工程とを有することを特徴とするGaN系半導体基板の製造方法。
JP2009077043A 2009-03-26 2009-03-26 GaN系化合物半導体基板とその製造方法 Active JP5165626B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009077043A JP5165626B2 (ja) 2009-03-26 2009-03-26 GaN系化合物半導体基板とその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009077043A JP5165626B2 (ja) 2009-03-26 2009-03-26 GaN系化合物半導体基板とその製造方法

Publications (2)

Publication Number Publication Date
JP2010228955A true JP2010228955A (ja) 2010-10-14
JP5165626B2 JP5165626B2 (ja) 2013-03-21

Family

ID=43045131

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009077043A Active JP5165626B2 (ja) 2009-03-26 2009-03-26 GaN系化合物半導体基板とその製造方法

Country Status (1)

Country Link
JP (1) JP5165626B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016074549A (ja) * 2014-10-03 2016-05-12 古河機械金属株式会社 自立基板、及び、自立基板の製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001313421A (ja) * 2000-02-21 2001-11-09 Sanken Electric Co Ltd 半導体発光素子及びその製造方法
JP2004349387A (ja) * 2003-05-21 2004-12-09 Sanken Electric Co Ltd 半導体基体及びこの製造方法
JP2008085123A (ja) * 2006-09-28 2008-04-10 Covalent Materials Corp 化合物半導体デバイス用基板およびそれを用いた化合物半導体デバイス
JP2009065025A (ja) * 2007-09-07 2009-03-26 Covalent Materials Corp 化合物半導体基板

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001313421A (ja) * 2000-02-21 2001-11-09 Sanken Electric Co Ltd 半導体発光素子及びその製造方法
JP2004349387A (ja) * 2003-05-21 2004-12-09 Sanken Electric Co Ltd 半導体基体及びこの製造方法
JP2008085123A (ja) * 2006-09-28 2008-04-10 Covalent Materials Corp 化合物半導体デバイス用基板およびそれを用いた化合物半導体デバイス
JP2009065025A (ja) * 2007-09-07 2009-03-26 Covalent Materials Corp 化合物半導体基板

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016074549A (ja) * 2014-10-03 2016-05-12 古河機械金属株式会社 自立基板、及び、自立基板の製造方法

Also Published As

Publication number Publication date
JP5165626B2 (ja) 2013-03-21

Similar Documents

Publication Publication Date Title
JP5456783B2 (ja) 半導体素子用エピタキシャル基板、半導体素子用エピタキシャル基板の製造方法、および半導体素子
JP5944294B2 (ja) 窒化物半導体素子および窒化物半導体素子の製造方法
US9090993B2 (en) Epitaxial substrate comprising a superlattice group and method for manufacturing the epitaxial substrate
JP5133927B2 (ja) 化合物半導体基板
US8969880B2 (en) Epitaxial substrate and method for manufacturing epitaxial substrate
US20130043488A1 (en) Epitaxial substrate and method for manufacturing epitaxial substrate
US8853829B2 (en) Epitaxial substrate for semiconductor device, method for manufacturing epitaxial substrate for semiconductor device, and semiconductor device
JP2015029042A (ja) 窒化物半導体素子、窒化物半導体ウェーハ及び窒化物半導体層の形成方法
JP6138974B2 (ja) 半導体基板
JP6239017B2 (ja) 窒化物半導体基板
JP2018041851A (ja) 窒化物半導体基板
JP2007142003A (ja) Iii族窒化物結晶の作製方法、エピタキシャル基板における反り低減方法、エピタキシャル基板、および半導体素子
JP4904726B2 (ja) 半導体エピタキシャルウェハ及びhemt用半導体エピタキシャルウェハの製造方法
WO2020137501A1 (ja) 化合物半導体基板
JP5165626B2 (ja) GaN系化合物半導体基板とその製造方法
JP2012066943A (ja) 窒化物半導体形成用基板及び窒化物半導体
JP5103427B2 (ja) Iii族窒化物基板
JP2019052057A (ja) 複合基板、iii族窒化物結晶付複合基板、およびiii族窒化物結晶の製造方法
CN106057658B (zh) 气相生长方法
JP2011216548A (ja) GaN系半導体エピタキシャル基板の製造方法
US20160118486A1 (en) Semiconductor device
JP2015207618A (ja) 窒化物半導体基板、窒化物半導体デバイス、窒化物半導体基板の製造方法、及び、窒化物半導体デバイスの製造方法
JP2014216474A (ja) 窒化物半導体基板
JP2014192246A (ja) 半導体基板およびそれを用いた半導体素子
TW201513176A (zh) 半導體晶圓以及生產半導體晶圓的方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111024

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120711

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120731

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120920

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121009

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121130

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121218

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121219

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151228

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5165626

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350