JP2005005657A

JP2005005657A - 電界効果トランジスタの結晶層構造

Info

Publication number: JP2005005657A
Application number: JP2003195346A
Authority: JP
Inventors: Akihiro Shibatomi; 昭洋柴富; Suzuka Nishimura; 鈴香西村; Kazutaka Terajima; 一高寺嶋; Yasuaki Suzuki; 康昭鈴木
Original assignee: SC TECHNOLOGY KK
Current assignee: SC TECHNOLOGY KK
Priority date: 2003-06-09
Filing date: 2003-06-09
Publication date: 2005-01-06

Abstract

【課題】ＳｉＣ，結晶、サファイヤ結晶、シリコン結晶を結晶基板とする、ＧａＮ，ＡｌＧａＮエピタキシャル結晶は、基板との結晶格子不整合による、結晶欠陥やクラック（機械的破壊）が生じる。その結果、この結晶を用いたデバイス特性が著しく低下する。
【解決手段】シリコン結晶基板とＧａＮ、ＡｌＧａＮエピタキシャル動作層間にＢＰ（リン化ボロン）結晶（キュービック結晶構造）層、さらに、ＧａＮ／ＡｌＮ超格子構造層をバッファー層の上に、連続的にＧａＮ，やＡｌＧａＮ動作結晶層構造をとることにより、動作層中への結晶欠陥を低減できる。その結果、デバイスの高周波特性をはじめとするデバイス特性を大幅に改善できる。
また、シリコン結晶基板の動作層部分のみ、ＧＡＮ，ＡｌＧａＮ動作結晶層を選択的に成長することにより、動作層への結晶欠陥を低減できる。またエピタキシャル結晶成長後の基板結晶とエピタキシャル結晶界面ストレスによる結晶基板の“反り”を防ぐことができる。
【選択図】図２

Description

【０００１】
【ＧａＮ系高周波、高速デバイスの特徴】
ＧａＮ（窒化ガリウム）を初めとする広いバンド帯幅を用いた高周波デバイスは、ＧａＡｓ（ひ化ガリウム）やＳｉ（シリコン）結晶を用いた高周波デバイスよりも、数多くの有利な特性を持っている。この理由は、ＧａＮ系結晶が持つ物性パラメーターが多くの利点を持っているからである。
例えば、ＧａＮのバンドギャップがＳｉ結晶，やＧａＡｓ結晶と比べて３倍程広いことから、その広さに関連して、絶縁破壊電界が約１桁大きくなり、Ｓｉ，ＧａＡｓ，系高周波デバイスよりも高耐圧化が可能なる。その結果、高い電圧を印加して、高電流を流すことが可能となり、高出力化に適している。また比誘電率が１／３程小さいことから、ＧａＮ系高周波デバイスはより高周波動作に向いている。また電子飽和速度が３倍大きいことから、ＧａＮ系デバイスは高周波動作、高出力動作に適している。また熱伝導度がＧａＡｓに比べて３倍大きいことから、熱抵抗が小さくなり、その結果、熱放散がよく大出力化に向いている。
上記のことをまとめると、ＧａＮ系高周波デバイスは、高出力、高効率、高直線性、高利得性、対環境性、に優れている。
【０００２】
【従来技術の問題点】
しかし、生産性、低価格化には問題がある。それは、基板材料として、格子整合したＧａＮバルク結晶の大面積化は困難であり、高額となる、またほぼＧａＮ結晶と格子整合したＳｉＣ結晶は昇華法等の結晶成長で作成されるため、結晶基板ウエハは、やはり高額となる。大面積が得られるサファイヤ結晶基板も大面積が得られるが、高額であるとともに、ＧａＮとの結晶格子整合性が１３％もあり、サファイヤ（Ａｌ_２Ｏ_３）結晶基板上にエピタキシャル結晶成長した結晶層に結晶欠陥が導入されて、デバイス特性が著しく低下する原因となる。
【０００３】
【解決策の従来からある問題点】
そこで、ＧａＮ系デバイス結晶に、大面積でかつ生産性が高く、ＳｉＣ、やサファイヤ結晶基板に比べて低価格なシリコン結晶基板を用いることにができれば、大幅な大面積化、低価格化をはかることができる。しかしながら、シリコン結晶とＧａＮ結晶とは、サファイヤ結晶同様に、約１４％程の格子不整合性があるため、シリコン結晶基板上にエピタキシャル結晶成長した結晶成長層には多くの結晶欠陥の導入による結晶特性の劣化、あるいは、エピタキシャル結晶成長後に結晶格子不整合による界面歪にともなう結晶基板が“反る“現象が表れる。
【０００４】
【従来の問題点の解決策】
しかし、本特許のＢＰ結晶層をバッファー結晶成長層として、シリコン結晶基板とエピタキシャル結晶動作層間に導入することにより、エピタキシャル結晶動作層中に結晶格子不整合性に伴う結晶欠陥密度が大幅に低減できる、動作層結晶特性が大幅に改善されること、あるいは、結晶成長後の基板の“反り”が全くな事が判明した。その結果、デバイスの高周波特性も、サファイヤやＳｉＣ結晶基板を用いたよりも大幅に改善可能な事が判明した。
【０００５】
【解決策のＢＰ結晶成長法の詳細説明】
図１は、ＧａＮ系ＦＥＴ結晶層構造である。結晶成長法はＭＯＣＶＤ（Ｍｅｔａｌ−ＯｒｇａｎｉＣｈｅｍｉｃａｌＶａｐｏｒＤｅｐｏｓｉｔｉｏｎ）有機金属熱分解法を用いた。キャリアガスは高純度水素を用いた。流量は（１５０ｃｃ／ｍｉｎ）である。ＢＰ結晶成長膜作製の原料には、ＰＣｌ_３（三塩化リン）、ＢＰＣｌ_３（三塩化ボロン）を用いた。
結晶成長法は下記の如くである。ＭＯＣＶＤ成長炉内にシリコン（１００）結晶基板（１）を設置する。このシリコン結晶基板を高純度水素（Ｈｅ）キャリアガス内で、１０５０℃に加熱する。しかる後、ＰＣｌ_３（０．５ｃｃ／ｍｉｎ），ＢＣｌ_３（０．３ｃｃ／ｍｉｎ）を導入して、ＢＰ（２）結晶層を０．１μｍを成長する。しかる後、連続して、ＰＣｌ_３（０．５ｃｃ／ｍｉｎ），ＢＣｌ_３（０．３ｃｃ／ｍｉｎ）導入から、Ｇａ原料としてはＴＭＧ（トリメチルガリウム）、Ｎの原料としてはＮＨ３（アンモニア）ガスに切り替えることにより、ＧａＮバッファー層（３）を３μｍ厚となるようにエピタキシャル成長した。更に、連続して、ドーパントＳｉの導入には、ＳｉＨ_４（モノシラン）ガスを用いて、ＧａＮ動作層（４）を成長中にＳｉをドーピングしてキャリア濃度、ｎ型で、３〜４ｘ１０^１８ｃｍ^−３になるように制御した。ＧａＮバッファー層とＧａＮ動作層の成長中は、成長炉の中のＶ族原子の窒素（Ｎ）とＩＩＩ族原子のガリウム（Ｇａ）の組成比（Ｖ／ＩＩＩ比）が約５０００となるようにＧａ，とＮの蒸気圧を調整した。
【０００６】
【本解決策による結晶構造を用いたＧａＮ−ＭＥＳＦＷＴ実施例】
ＦＥＴデバイス作製を下記に述べる。上記の結晶成長で作製された結晶基板（ウエハ）上に、リソグラフィー技術を用いて、ソース電極（５）とドレイン電極（６）となる部分を穴あけして、この上に、Ｔｉ／Ａｌ／Ｐｔ金属を蒸着法により堆積する。しかる後、ウエハを瞬間アロイ炉に入れ８５０℃、３０秒間の瞬間アニルを行うと、ソース電極、ドレイン電極同時に接触抵抗が低減して、オーミック接合ができる。ソース電極、ドレイン電極の接触抵抗（コンタクト）は６ｘ１０^−８ｏｈｍ−ｃｍ^−２となる。次に、リソグラフィー技術を用いて、ソース電極とドレイン電極の間に、ゲート電極となる部分を形成する。この部分にＴｉ／Ａｕ，或いはＴｉ／Ｎ等の金属を蒸着すると、ショットキーゲート電極（７）が形成できる。しかる後、ウエハをデバイスチップごとにダイシング分離する。このチップをステムにダイボンド（ＡｕＳｎソルダーで貼り付け）したあと、各電極にワイヤかけるとＧａＮ−ＦＥＴが完成する。
【０００７】
【ＧａＮ−ＨＥＭＴデバイス結晶構造の結晶成長】
図２は、ＡｌＧａＮ／ＧａＮ高電子移動度トランジスター（ＨＥＭＴ）への実施例である。前述ＧａＮ−ＦＥＴの結晶成長装置にＡｌ（アルミニューム）の原料としてＴＭＡ（トリメチルアルミニューム）を取り付けた。シリコン結晶基板（８）（１００）（面方位）をＭＯＣＶＤ結晶成長装置の基板ホルダーに装着して、結晶基板温度（成長温度）を１０５０℃に昇温する。前述のＧａＮ−ＦＥＴの結晶成長法と同様に、ＰＣｌ_３（０．５ｃｃ／ｍｉｎ），ＢＣｌ_３（０．３ｃｃ／ｍｉｎ）を導入して、ＢＰバッファー結晶層（９）を６００ｎｍ厚成長する。引き続き連続して、ＢＰとＧａＮ結晶格子不整合による結晶欠陥を低減するために、ＡｌＮ／ＧａＮ（各１０ｎｍ厚）からなる超格子バッファー結晶層（１０）を１０層成長する。しかる後連続して、ＧａＮノンドープ動作層（１１）を２μｍ成長した。引き続き連続して、ＡｌＧａＮスペーサー層（１２）を２０ｎｍ成長する。引き続き連続して、ＳｉをドープすることによりＡｌＧａＮドナー供給層（１３）を成長する。モノシランドーパントの導入ガス流用を制御して、ＡｌＧａＮドナー供給層のキャリア濃度が５ｘ１０^１８ｃｍ^−３を作製した。更に連続してＡｌＧａＮキャップ層（１４）を成長してＡｌＧａＮ／ＧａＮ−ＨＥＭＴのデバイス結晶層構造は完成する。ＧａＮ動作層とＡｌＧａＮスペーサー層間のＧａＮ動作層側に２次元電子ガス層（１５）が形成される。
【０００８】
【ＧａＮ−ＨＥＭＴ実施例】
ＨＥＭＴのデバイス作成実施例は、前述のＧａＮ−ＦＥＴと同様である。まず、通常のリソグラフィー技術を用いて各電極のパター形成を行い、しかる後、Ｔｉ／Ａｌ／Ｐｔ金属を蒸着して、オーミック電極のソース電極（１６）、ドレイン電極（１７）をＡｌＧａＮキャップ層表面上に形成させる。しかる後、８５０℃３０秒のＲＴＡ（瞬間熱アニール）を行い両電極のオーミック化を行う。コンタクト抵抗は６ｘ１０^−８ｏｈｍ−ｃｍ^−２となる。次に、ゲート長０．３μｍとなるようにゲート部分のパターンをリソグラフィーで形成する。この部分にＴｉ／Ｎ金属を蒸着して、ショットキー型のゲート電極（１８）を形成する。ＧａＮ−ＦＥＴ同様に、完成したウエハをデバイスチップにダイシングして、ステムにダイボンディングして配線のワイヤリングを行うと完成する。
【０００９】
【ＧａＮ−ＨＥＭＴの高周波デバイス特性】
このＡｌＧａＮ／ＧａＮ−ＦＥＴの高周波特性測定の結果、相互コンダクタンス（ｇ_ｍ）は１２０ｍＳ／ｍｍ、最高遮断周波数（ｆ_Ｔ）は１２５ＧＨｚとなり、ＧａＡｓＭＥＳＦＥＴとほぼ遜色のない結果が得られた。しかも、ドレイン耐圧は４５Ｖと高く、ＧａＮ系デバイスの高耐圧性の特徴を示している。また、デバイスのＩ−Ｖ測定にもルーピング等のヒステレシスも観測されず、結晶品質がＧａＡｓＭＥＳＦＥＴ（Ｍｅｔａｌ−ＳｃｈｏｔｔｋｙＦｉｅｌｄＥｆｆｅｃｔＴｒａｎｓｉｓｔｏｒ）の結晶と遜色ないことが証明できた。
【００１０】
【シリコン結晶基板全面にＢＰを結晶成長した場合の問題点】
シリコン基板上に全面にＢＰバッファーエピタキシャル成長すると、僅かな格子不整合に伴うシリコン基板とＢＰバッファー層界面にストレスが働く。或いはシリコン結晶とＢＰ結晶の熱膨張係数の違いによるストレスが界面に働く。その結果、ストレスを緩和するために、ＢＰ上に結晶欠陥が生じたり、あるいは、基板が反るとの現象が現れる。この現象を低減して、エピタキシャル基板の反りを低減し、あるいは、界面ストレスに起因する格子欠陥を低減する必要がある。
【００１１】
【シリコン結晶基板全面にＢＰを成長した場合の問題点の解決策】
トランジスターの動作層として必要な部分にのみＧａＮ系のエピタキシャル成長を行い、電極パッドや配線等のエピタキシャル結晶の不必要な部分にはＧａＮ系の結晶エピタキシャル結晶成長を行わない、いわゆる選択エピタキシャル成長を行うと、格子不整合に伴うエピタキシャル結晶基板の“反り”が低減できるばかりか、動作層に格子不整合に伴う誘起結晶格子欠陥が著しく低減できる。
エピタキシャル基板上に高周波デバイスを作成する場合、動作層領域面積とソース電極、ドレイン電極、ゲート電極パッド、配線部分の面積、各電極分離スペース面積との割合は、１／３〜１／６程度であるため、前述の誘起結晶格子欠陥の低減や結晶基板の“反り”を低減するため、トランジスタの動作層として必要な部分のみ結晶成長行う，いわゆる選択結晶成長の実施例について説明を行う。
【００１２】
【シリコン結晶基板上のＢＰ結晶の選択結晶成長法】
結晶前にシリコン結晶基板全面にＳｉＯ_２のシリコン酸化多結晶膜、あるいはアモロファス薄膜、ＡｌＮ等の窒化アルミニユーム膜を堆積する。しかる後、リソグラフィー法を用いて動作層部分をパターニングして、その後この動作部分をエッチング法により取り去りシリコン結晶基板表面を出す。その後、前記の所望のデバイスに必要な結晶層構造のエピタキシャル結晶成長を行う。するとデバイスの動作層となる部分の結晶特性はＢＰバッファー層結晶格子不整合に伴う誘起結晶欠陥密度を著しく低減できる。さらに、動作層の結晶特性を大幅に改善できるばかりでなく、エピタシャル基板全面の反りを著しく低減できる。それ故、２インチ径のウエハではそれほど目立たない反りも、６〜８インチ径のウエハを用いた場合には、この効果は著しく低減できることがわかった。この原因は、シリコン結晶基板とエピタキシャル結晶層界面のストレスを著しく緩和できているためである。その結果、動作層には、著しく格子欠陥を低減されていることが分かった。また、ソース、ドレイン、ゲート電極下に直接、選択成長酸化膜、あるいは窒化膜を用いることにより、絶縁性と寄生容量低減を図ることができるため、デバイスの高周波特性も著しく改善される。その結果、この選択成長によるデバイス動作層の作成技術は、デバイスのプロセス工程が単純化されデバイスの生産性向上と低価格化に大幅に寄与するでけでなく、デバイス特性向上にも大幅に寄与する。図３に選択成長のウエハパターニングの実施概略を示す。
【００１３】
【ＢＰをバッファー層とするＦＥＴの問題点】
ＦＥＴは基板表面を電流が流れる構造のため、動作層以外に、基板、あるいは、バッファー層に電流が流れると、著しくその高周波特性を劣化させる。それ故、基板、あるいはバッファー層の高抵抗化は必要不可欠である。更に、ＢＰバッファー層上部に結晶成長する結晶が、ｎ型、あるいはｎ⁻型の場合に、ＢＰがｐ型あるいはｐ⁻型であるとＢＰ結晶成長層と上部動作層間にｐｎ接合、あるいは、ｐｉｎ接合ができ、ＦＥＴ高周波特性を著しく劣化せしめる。所謂基板バイアス効果が生じて、Ｉ／Ｖ特性にヒステレシス現象が表れたり、線形性が劣化したり、また高周波応答特性が劣化する。
【００１４】
【ＢＰバッファー結晶層の高抵抗化策】
まずＢＰエピタキシャルバッファー層を更なる高抵抗化するために、バッファー層の結晶成長時に深い不純物準位を形成する不純物をドーピングする必要がある。深い不純物準位を形成する不純物として、Ｃｒ（クローム），Ｃｏ（コバルト），Ｆｅ（鉄）、Ｓｒ（ストロンチューム）・・・等があり、この不純物をドーピングすることにより、ＢＰ結晶層の更なる高抵抗化をはかることができる。この不純物のドーピング方法は、ＭＯＣＶＤ結晶成長炉内に高純度金属不純物ドーパント（Ｃｒ、Ｆｅ，Ｃｏ，Ｓｒ・・・）等を設置する。このドーパントを６２５℃に設定する。このドーパントに、水素キャリアガスによる塩素（ＨＣｌ）のバブリングから得られたＨ＋ＨＣｌ（１５０ｃｃ／ｍｉｎ．）をＢＰバッファー結晶層の成長時に導入することにより、ＢＰバッファー層の高抵抗化を図ることができる。いずれも最高の比抵抗値１〜５ｘ１０^９ｏｈｍ／ｃｍ^２を得ることができた。
【００１５】
【ＡｌＮバッファー層の高抵抗化策】
また、ＢＰ結晶層上のＡｌＮバッファー層を成長する場合には、僅かにＯ（酸素）をドーピングすることにより、最高の比抵抗率１〜５ｘ１０^９ｏｈｍ／ｃｍ^２を得ることができた。このＢＰバッファー層の高抵抗化、あるいは、ＢＰ上のＡｌＮ等のバッファー層の高抵抗化により、デバイスの動作時のＢＰ，あるいはＡｌＮバッファー層を流れるリーク（漏洩）電流を低減でき、更に、基板バイアス効果も低減でき、寄生容量も低減でき、大幅にデバイスの高周波特性を改善できた。
【図面の簡単な説明】
【図１】ＧａＮ−ＭＥＳＦＥＴ（金属−ショットキー接合型電界効果トランジスタ）を示した断面図
【図２】ＧａＮ／ＧａＡｌＮ−ＨＥＭＴ（高電子移動度トランジスタ）を示した断面図
【図３】選択成長のパターン模式図

Claims

動作層に、ＧａＮ（窒化ガリウム），ＡｌＮ（窒化アルミニューム），ＡｌＧａＮ（窒化アルミニュームガリウム），等の広いバンド帯幅を持つ結晶を用いた電界効果型トランジスタ（ＦＥＴ：ＦｉｅｌｄＥｆｆｅｃｔＴｒａｎｓｉｓｔｏｒ）において、シリコン結晶基板とＢＰ（ＢｏｒｏｎＰｈｏｓｐｈｉｄｅ）リン化ほう素結晶（キュービック構造）層を（緩和）バファー層構造とする、ＦＥＴの結晶層構造、
動作層に、ＧａＮ，ＡｌＮ，ＡｌＧａＮ，等の広いバンド帯幅を持つ結晶を用いたＦＥＴの一種である、高電子移動度トランジスタ（ＨＥＭＴ：ＨｉｇｈＥｌｅｃｔｒｏｎＭｏｂｉｌｉｔｙＴｒａｎｓｉｓｔｏｒ）において、シリコン結晶基板とＢＰ（ＢｏｒｏｎＰｈｏｓｐｈｉｄｅ）リン化ほう素結晶を（緩和）バッファー層構造、あるいは、シリコン結晶基板、ＢＰバッファー層に更に、ＡｌＮ，ＩｎＧａＮ，ＡｌＧａＮ，等のバッファー層、あるいは、ＡｌＮ／ＧａＮ超格子構造のバッファー層を用いた結晶層構造とするＨＥＭＴの結晶層構造。
シリコン結晶基板上にＳｉＯ_２，あるいは、ＡｌＮ多結晶膜を堆積して、前記１，２、のトランジスタの動作層部分となるところを、シリコン結晶基板面が出るまでにエッチングして、しかる後、前記１，２、の結晶層構造を、エッシングされてシリコン結晶基板表面が出た部分に選択的結晶成長を行う、ＦＥＴ，ＨＥＭＴの結晶層構造。
前記１，２，３、トランジスターのＢＰバッファー層の更なる高抵抗化のため、ＢＰ結晶成長時に、Ｍｎ（マンガン），Ｃｒ（クローム），Ｃｏ（コバルト），０（酸素），等のドーパントを結晶成長時にドープした結晶層構造。あるいは、前記２のＡｌＮバッファー層成長時に、Ｍｇ（マグネシューム），０等の不純物をドープして高抵抗化を図ると同時に、ＡｌＮ／ＢＰ結晶界面に、ｐｎ、ｐｉｎ界面接合の形成がない結晶層構造で、基板バイアス効果を抑制できる結晶層構造。