JP2537824B2 - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JP2537824B2 JP2537824B2 JP61291048A JP29104886A JP2537824B2 JP 2537824 B2 JP2537824 B2 JP 2537824B2 JP 61291048 A JP61291048 A JP 61291048A JP 29104886 A JP29104886 A JP 29104886A JP 2537824 B2 JP2537824 B2 JP 2537824B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- semiconductor
- layer
- laser
- semi
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 36
- 239000000758 substrate Substances 0.000 claims description 17
- 150000001875 compounds Chemical class 0.000 claims description 14
- 239000002184 metal Substances 0.000 claims description 5
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 10
- 238000000034 method Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000005693 optoelectronics Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/02—Structural details or components not essential to laser action
- H01S5/026—Monolithically integrated components, e.g. waveguides, monitoring photo-detectors, drivers
- H01S5/0261—Non-optical elements, e.g. laser driver components, heaters
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Lasers (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、発光素子と電子回路素子とが単一基板内に
形成された半導体集積回路に関するものである。
形成された半導体集積回路に関するものである。
従来の技術 近年、発光素子と電子回路素子を同一チップ上に集積
化した光電子集積回路（OEIC）の研究が活発に行なわれ
ている。かかるOEICの従来構造の一例を第３図の断面図
によりのべると、半絶縁性基板１の一部にｐ−GaAs層２
が形成され、ｐ−GaAs層２の上にｐ型クラッド層4,活性
層5,n型クラッド層６、およびｎ−GaAs層７が形成さ
れ、その上にｎ側電極10が設けられて半導体レーザを構
成している。また、半絶縁性基板１の他の部分に、たと
えば、前記半導体レーザを駆動するための電子回路８が
形成され、電子回路８と前記半導体レーザとは配線金属
９で電気的に接続されている。
化した光電子集積回路（OEIC）の研究が活発に行なわれ
ている。かかるOEICの従来構造の一例を第３図の断面図
によりのべると、半絶縁性基板１の一部にｐ−GaAs層２
が形成され、ｐ−GaAs層２の上にｐ型クラッド層4,活性
層5,n型クラッド層６、およびｎ−GaAs層７が形成さ
れ、その上にｎ側電極10が設けられて半導体レーザを構
成している。また、半絶縁性基板１の他の部分に、たと
えば、前記半導体レーザを駆動するための電子回路８が
形成され、電子回路８と前記半導体レーザとは配線金属
９で電気的に接続されている。
発明が解決しようとする問題点 しかしながら、第３図のような構造では、前記半導体
レーザ形成後に、前記基板１の表面上に大きな段差（通
常10μｍ程度）が生じてしまう。このため、段差下部に
形成する電子回路８において、微細なパターン（例えば
１μｍ長のゲートをもつFET）を形成することが不可能
となる。そのため、高速、高性能の素子は実現できず、
また集積度も上げることができない。
レーザ形成後に、前記基板１の表面上に大きな段差（通
常10μｍ程度）が生じてしまう。このため、段差下部に
形成する電子回路８において、微細なパターン（例えば
１μｍ長のゲートをもつFET）を形成することが不可能
となる。そのため、高速、高性能の素子は実現できず、
また集積度も上げることができない。
問題点を解決するための手段 上記の問題点を解決するため、本発明の半導体集積回
路は、半絶縁性化合物半導体の表面上に導電性化合物半
導体層を成長させた基板の前記導電性化合物半導体層の
表面に半導体レーザが形成され、前記基板の前記半絶縁
性化合物半導体層の表面に前記半導体レーザの駆動回路
が集積化されて形成されるとともに、前記半絶縁性化合
物半導体の裏面から前記導電性化合物半導体層に達する
凹部が設けられ、前記凹部の底の前記導電性化合物半導
体層と前記半導体レーザの駆動回路とが金属配線で接続
されている構成である。
路は、半絶縁性化合物半導体の表面上に導電性化合物半
導体層を成長させた基板の前記導電性化合物半導体層の
表面に半導体レーザが形成され、前記基板の前記半絶縁
性化合物半導体層の表面に前記半導体レーザの駆動回路
が集積化されて形成されるとともに、前記半絶縁性化合
物半導体の裏面から前記導電性化合物半導体層に達する
凹部が設けられ、前記凹部の底の前記導電性化合物半導
体層と前記半導体レーザの駆動回路とが金属配線で接続
されている構成である。
作用 上記の構成により、基板上に半導体レーザが作製され
ていても、その影響を受けずに電子回路を、平坦な基板
の裏面側に、通常と同じプロセスでOEICを作製すること
ができる。
ていても、その影響を受けずに電子回路を、平坦な基板
の裏面側に、通常と同じプロセスでOEICを作製すること
ができる。
実施例 以下本発明の一実施例について第１図の構造断面図お
よび第２図の工程順断面図を用いて説明する。
よび第２図の工程順断面図を用いて説明する。
まず、第２図ａに示すように、半絶縁性GaAs基板１上
にｐ型GaAs層２を成長させ、その表面にメサを形成す
る。第２図ｂに示すように、この上にｎ型GaAs層３を成
長し、その後、メサ頂部に溝を形成することにより、２
つの平行なリッジを形成する。ついで、第２図ｃのよう
に、この上にｐ−クラッド層４、活性層５、ｎ−クラッ
ド層６およびｎ−GaAs層７を含むダブルヘテロのレーザ
構造を成長させる。
にｐ型GaAs層２を成長させ、その表面にメサを形成す
る。第２図ｂに示すように、この上にｎ型GaAs層３を成
長し、その後、メサ頂部に溝を形成することにより、２
つの平行なリッジを形成する。ついで、第２図ｃのよう
に、この上にｐ−クラッド層４、活性層５、ｎ−クラッ
ド層６およびｎ−GaAs層７を含むダブルヘテロのレーザ
構造を成長させる。
次に、この基板１の裏面をエッチングにより薄くした
後、第２図ｄのように、イオン注入プロセスにより、FE
T群により構成される電子回路（以下、FET回路と略す）
８を形成する。その後、FET回路８側よりｐ型GaAs層２
に達する穴をあけ、前記電子回路８と前記レーザ構造と
を配線金属９により結合する。さらに、レーザの成長表
面には、ｎ側電極10を形成することにより、第１図に示
す本発明の半導体集積回路を得る。
後、第２図ｄのように、イオン注入プロセスにより、FE
T群により構成される電子回路（以下、FET回路と略す）
８を形成する。その後、FET回路８側よりｐ型GaAs層２
に達する穴をあけ、前記電子回路８と前記レーザ構造と
を配線金属９により結合する。さらに、レーザの成長表
面には、ｎ側電極10を形成することにより、第１図に示
す本発明の半導体集積回路を得る。
本実施例の構成により、レーザは全く平坦な基板の表
面上に通常のプロセスで形成することができ、またFET
からなるICは、レーザ形成の影響を全くうけることな
く、やはり平坦な基板の裏面側に通常のプロセスで形成
することができる。
面上に通常のプロセスで形成することができ、またFET
からなるICは、レーザ形成の影響を全くうけることな
く、やはり平坦な基板の裏面側に通常のプロセスで形成
することができる。
発明の効果 以上のように、本発明の半導体集積回路の構成によれ
ば、基板表面上の半導体レーザの作製に関係なく、電子
回路を平坦な同じ基板の裏面側に通常と同じプロセスで
作製することにより、簡単にOEICデバイスを実現するこ
とができ、その実用的効果は大なるものがある。
ば、基板表面上の半導体レーザの作製に関係なく、電子
回路を平坦な同じ基板の裏面側に通常と同じプロセスで
作製することにより、簡単にOEICデバイスを実現するこ
とができ、その実用的効果は大なるものがある。
第１図は本発明の半導体集積素子の構造断面図、第２図
は本発明の一実施例の作製方法の各工程における断面
図、第３図は従来の半導体集積素子の構造断面図であ
る。 １……半絶縁性基板、２……ｐ−GaAs層、８……FET回
路、９……配線金属、10……ｎ側電極。
は本発明の一実施例の作製方法の各工程における断面
図、第３図は従来の半導体集積素子の構造断面図であ
る。 １……半絶縁性基板、２……ｐ−GaAs層、８……FET回
路、９……配線金属、10……ｎ側電極。
Claims (1)
- 【請求項１】半絶縁性化合物半導体の表面上に導電性化
合物半導体層を成長させた基板の前記導電性化合物半導
体層の表面に半導体レーザが形成され、前記基板の前記
半絶縁性化合物半導体層の裏面に前記半導体レーザの駆
動回路が集積化されて形成されるとともに、前記半絶縁
性化合物半導体の裏面から前記導電性化合物半導体層に
達する凹部が設けられ、前記凹部の底の前記導電性化合
物半導体層と前記半導体レーザの駆動回路とが金属配線
で接続されていることを特徴とする半導体集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61291048A JP2537824B2 (ja) | 1986-12-05 | 1986-12-05 | 半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61291048A JP2537824B2 (ja) | 1986-12-05 | 1986-12-05 | 半導体集積回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63142861A JPS63142861A (ja) | 1988-06-15 |
| JP2537824B2 true JP2537824B2 (ja) | 1996-09-25 |
Family
ID=17763762
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61291048A Expired - Lifetime JP2537824B2 (ja) | 1986-12-05 | 1986-12-05 | 半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2537824B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01129456A (ja) * | 1987-11-16 | 1989-05-22 | Mitsubishi Electric Corp | 光電子集積回路 |
| JPH08307001A (ja) * | 1995-04-28 | 1996-11-22 | Mitsubishi Electric Corp | 半導体レ−ザダイオ−ドおよびその製造方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5093586A (ja) * | 1973-12-19 | 1975-07-25 | ||
| JPS61108187A (ja) * | 1984-11-01 | 1986-05-26 | Seiko Epson Corp | 半導体光電子装置 |
-
1986
- 1986-12-05 JP JP61291048A patent/JP2537824B2/ja not_active Expired - Lifetime
Non-Patent Citations (1)
| Title |
|---|
| Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．４４（３），１９８４ＰＰ．３２５−３２７ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63142861A (ja) | 1988-06-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5047364A (en) | Method for making a multi-point emission type semiconductor laser device | |
| JPS6223163A (ja) | ハイブリツド光ｉｃ装置 | |
| JP2537824B2 (ja) | 半導体集積回路 | |
| JP3078420B2 (ja) | 半導体デバイス | |
| US4707219A (en) | Integrated devices including cleaved semiconductor lasers | |
| US5387808A (en) | Heterojunction bipolar transistors with sloped regions | |
| JPS63232368A (ja) | ハイブリツド光電子集積回路 | |
| JPH07112099B2 (ja) | オプトエレクトロニクス半導体装置及びその製造方法 | |
| US6159760A (en) | Method of fabricating oxide-aperture vertical cavity surface emitting lasers | |
| JPS6356955A (ja) | 光・電子集積回路装置 | |
| US5144377A (en) | High-speed heterojunction light-emitting diode | |
| JPH071794B2 (ja) | ハイブリッド光ｉｃ装置およびその製造方法 | |
| JP3162463B2 (ja) | 半導体素子およびその製造方法 | |
| JPH0555454A (ja) | 半導体装置と、その製造方法 | |
| JPH0710017B2 (ja) | 半導体レーザ装置の製造方法 | |
| JPS59186385A (ja) | 半導体レ−ザ装置 | |
| JP2001339060A (ja) | 半導体発光装置 | |
| JPH01186690A (ja) | 半導体レーザ装置 | |
| KR950013437B1 (ko) | 광전집적회로 장치 및 그 제조방법 | |
| JPS63102282A (ja) | 横型フオト・ダイオ−ドの製造方法 | |
| JPS632388A (ja) | 半導体受光装置 | |
| JPS6037149A (ja) | 半導体装置 | |
| JPH05175547A (ja) | 半導体発光素子 | |
| KR920000329B1 (ko) | 발광소자 어레이 | |
| JPH05251820A (ja) | 半導体レーザアレイ装置 |