JP2000151021A - 半導体素子および製造方法 - Google Patents

半導体素子および製造方法

Info

Publication number
JP2000151021A
JP2000151021A JP11060040A JP6004099A JP2000151021A JP 2000151021 A JP2000151021 A JP 2000151021A JP 11060040 A JP11060040 A JP 11060040A JP 6004099 A JP6004099 A JP 6004099A JP 2000151021 A JP2000151021 A JP 2000151021A
Authority
JP
Japan
Prior art keywords
ridge
layer
organic dielectric
insulating film
dielectric layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11060040A
Other languages
English (en)
Inventor
Masatoshi Fujiwara
正敏 藤原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP11060040A priority Critical patent/JP2000151021A/ja
Publication of JP2000151021A publication Critical patent/JP2000151021A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Semiconductor Lasers (AREA)

Abstract

(57)【要約】 (修正有) 【課題】 水平方向のドライエッチング耐性を考慮した
パターン形態で第3の絶縁膜を形成し、高速応答が可能
なリッジ型半導体素子の製造方法を提供する。 【解決手段】 半導体基板上に活性層、クラッド層、電
流ブロック層およびコンタクト層を含むリッジをストラ
イプパターン形態で形成し、リッジのストライプパター
ン間に有機誘電体層を形成した後、リッジに沿って生じ
るオーバーエッチングを回避するように、基本パターン
(a)およびリッジに沿って突出したエッチング保護部位
(b)から構成される形態で絶縁膜を形成し、これをマス
クとして、有機誘電体層を酸素エッチングした後、絶縁
膜を除去し、リッジおよび有機誘電体層上に表面電極お
よび半導体基板のリッジを形成していない面に裏面電極
をそれぞれ形成した後、リッジおよび表面電極を含む部
分を、素子境界線で分離する。素子境界線が半導体基板
のへき開面に相当する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体素子の構造
および製造方法に関し、特に半導体レーザまたは変調器
等の高速化に関する。具体的には、本発明は、リッジを
有する半導体素子の製造プロセスにおいて、そのリッジ
側面に隙間なく絶縁体膜を形成するための方法に関す
る。
【0002】
【従来の技術】半導体レーザは、一般に、小型で発光効
率が高いという優れた特性を有する。近年、通信網の発
達により、光通信の分野において、大容量伝達および高
速応答が可能な半導体レーザが求められており、例え
ば、光ファイバを用いた光通信技術において、高出力が
必要とされる用途に適合させるための研究も活発に行わ
れている。例えば、光ファイバの最小損失波長帯域が1.
5μm帯であることから、1.5μm帯の半導体レーザが主
として適用される。特に、活性層に多重量子井戸(MQ
W)構造を採用した分布帰還型(DFB)レーザは、高
速応答が可能で、かつ低しきい値電流で動的シングルモ
ード発振(パルス駆動による単一波長発振)できること
から、高速・長距離通信用の半導体レーザダイオードと
して用いられている。
【0003】上記目的に使用される従来既知の半導体レ
ーザの一例として、誘電体膜を埋め込んだ形態(以下、
リッジ型と呼ぶ。)の半導体レーザが挙げられる。リッ
ジ型半導体レーザは、結晶成長が1回で済み、かつ不純
物の拡散等、制御が困難な工程が不要であることを利点
とする。
【0004】ここで、リッジ型半導体レーザの製造工程
を、図11〜図20に示す。先ず、図11(A)〜
(I)に示すように、従来既知の方法でストライプパタ
ーン形態でリッジを形成する。図11(A)に示すよう
に、p型InP半導体基板1上に、InP系の薄膜(ま
たは多層膜)から成る活性層2およびn-InPから成る
クラッド層3を順に形成する。前記p型InP半導体基
板1としては、例えば、Zn等のII族元素をドープした
InP半導体基板であってよく、前記元素を用いた場合
の不純物濃度は、5×10-18/cm3以下が好ましい。
前記基板1上に形成されるInP系活性層2およびクラッ
ド層3の厚さはそれぞれ、通常、約0.1μmおよび1〜2
μmであり、前記活性層2は通常、不純物を含まない
(すなわち、ドープしない)。前記クラッド層3は、通
常、S等のVI族元素を不純物濃度5×10-18/cm3
以下となるようにドープしたものであり得る。次いで、
前記クラッド層3上に、フォトリソグラフィー法等によ
り、数μm幅、特に好ましくは3.0〜4.0μm幅のストラ
イプパターン形態で第1の絶縁膜4を形成する(図11
(B))。ここで、前記第1の絶縁膜4は、従来公知の
方法で成膜される無機絶縁膜であってよく、例えば、S
iO2、SiN、SiON等が挙げられる。前記第1の
絶縁膜4の膜厚は、通常、200〜数千Åの範囲であり得
る。
【0005】前記第1の絶縁膜4のパターンをマスクと
して用い、基板1の一部、活性層2およびクラッド層3を
エッチングすることによって第1のリッジ11を形成する
(図11(C))。上述の如く、基板1は、電流ブロッ
ク層中のキャパシタンスを低減するように、普通、約5
μmの深さにエッチングされる。ここで、エッチングさ
れる基板の厚さは、最終製品である半導体素子の機能に
よって変化し得る。次に、第1のリッジ11の両側面に、
半導体多層膜から成る電流ブロック層5を形成した後
(図11(D))、第1のリッジ11上の第1の絶縁膜4
を除去する(図11(E))。前記電流ブロック層5
は、常用のものであってよいが、例えば、p型であれ
ば、Zn等のII族元素を不純物濃度1×10-18/cm3
以下でドープしたInP、またはn型であれば、S等の
VI族元素を不純物濃度1×10-18/cm3以下でドー
プしたInPのいずれかの多層構造膜、あるいはFeド
ープしたInP等が挙げられる。
【0006】次いで、前記第1のリッジ11および電流ブ
ロック層5の上に、コンタクト層6を形成する(図11
(F))。ここで、コンタクト層6は、例えば、n型で
あれば、S等のVI族元素を不純物濃度1×10-19/c
3以下でドープしたInGaAsまたはInGaAs
Pであり、その膜厚は1μm以下とする。さらに前記コ
ンタクト層6上に、第2の絶縁膜7を形成した後、フォト
リソグラフィー法等により、数μm幅、特に10〜15μm
幅のストライプパターン形態とする(図11(G)およ
び(H))。第2の絶縁膜7を構成する材料は、前述の
第1の絶縁膜4と同様のものが使用でき、互いに同じま
たは異なっていてよい。前記第2の絶縁膜7のパターン
をマスクとして、コンタクト層6および電流ブロック層5
(これらに加えて、ある深さまでの基板1を含む)をさ
らにエッチングすることにより、好ましくは10〜15μm
幅の第2のリッジ12を形成する(図11(H))。上記
第1のリッジ形成時と同様に、この工程でエッチングさ
れる基板1の厚みは、最終製品である半導体素子の機能
によって変化できる。その後、上部の第2の絶縁膜7を
除去する(図11(I))。
【0007】図12(A)および(B)に示すように、
前記で形成された第2のリッジ12の両側面にさらに有機
誘電体層(一般に、ポリイミド層)38を形成する。前記
有機誘電体層38の形成は、通常、有機誘電体を基板1上
の全体に過剰に塗布した後、有機誘電体層38の表面が平
坦になるまで、換言すると、第2のリッジ12の表面が露
出するまで酸素アッシャーに付する。
【0008】その後、リッジ12に対応して前記有機誘電
体層38上部に第3の絶縁膜39を、図13(A)および
(B)に示すように、格子状のパターン形態で形成す
る。ここで、第3の絶縁膜39は、従来公知の方法で成膜
される無機絶縁材料、例えば、SiO2、SiN、Si
ON等から成り、その膜厚は、通常、500〜4000Åの範
囲である。従来法では、図13(A)の平面図に示すよ
うに、各素子(例えば、300μm×300μm)の境界線21
で囲まれた領域より小さな矩形のパターン(例えば、25
0μm×250μm)となるように形成する。
【0009】前記第3の絶縁膜39をマスクとして、有機
誘電体層38を、酸素アッシャーによってドライエッチン
グした後(図14(A)および(B))、第3の絶縁膜
39を除去する(図15(A)および(B))。図16
(A)および(B)に示すように、露出された第2のリ
ッジ12および有機誘電体層38の上に表面電極40を形成す
る。さらに基板裏面に裏面電極15を形成した後、素子境
界線21に沿って、リッジと平行な方向および基板のへき
開方向において、各素子を分離することにより、所望の
半導体レーザ200を得る(図17(A)および
(B))。
【0010】上記従来法で製造された半導体レーザ200
は、その上下表面に形成された各電極40および15から前
記リッジ12を介して電流が注入されると、活性層2の利
得に応じて、ある電流値(すなわち、しきい値電流)以
上でレーザ発振する。
【0011】上記半導体レーザの電極40および15間で
は、前記電流ブロック層5または有機誘電体層38等が、
半導体レーザ素子の寄生容量となって、前記素子の高速
応答性(すなわち、高速パルス応答性)を支配する。そ
のため、上記のような従来法で製造される半導体レーザ
200では、前記第2のリッジ12両側面に、誘電率が小さ
な(例えば、1.5pF以下)の有機誘電体層38を形成す
ることによって、60GHz以下のような高速応答が実現
できる。
【0012】しかしながら、実際には、上述の如く、矩
形パターン形態で形成された第3の絶縁膜39をマスクと
して用いた酸素アッシャーによるドライエッチング工程
時において、リッジ12側面に沿って有機誘電体層38の端
部からエッチングが進行し、エッチング終了時には、リ
ッジ12と有機誘電体層38との間に間隙25が生じることが
ある(図18および19参照)。このような間隙25が存
在すると、次の電極形成工程において、リッジ12側面に
も電極40が析出して(図20(c))、素子の短絡等の
問題点が生じることから、結果として、生産性も低下す
る。
【0013】
【発明が解決しようとする課題】本発明の目的は、上記
問題を解決することであって、具体的には、水平方向の
ドライエッチング耐性を考慮したパターン形態で第3の
絶縁膜を形成することにより、高速応答が可能な半導体
素子を製造する方法を提供することである。
【0014】
【課題を解決するための手段】したがって、本発明は、
特に図1(A)〜図6(B)に示すように、半導体基板
1上に、活性層2およびクラッド層3を順次積層し、前記
活性層2およびクラッド層3を挟み込むように電流ブロッ
ク層5を設けた後、前記クラッド層3および電流ブロック
層5の上にコンタクト層6を形成して成るリッジ12(図1
(A))をストライプパターン形態で形成すること、前
記リッジ12のストライプパターン間を埋めかつ該リッジ
12の側面と密着するように有機誘電体層8を形成するこ
と(図1(B))、前記リッジ12に沿って生じるオーバ
ーエッチングを回避するように、前記リッジ12に沿って
突出したエッチング保護部位(b)を有する絶縁膜9を用い
て前記リッジ12と有機誘電体層8を被覆すること(図2
(A)および2(B))、前記絶縁膜9をマスクとし
て、前記有機誘電体層8を酸素エッチングして、有機誘
電体層8を絶縁膜9と同じパターン形態にすること(図3
(A)および3(B))、前記絶縁膜9を除去すること
(図4(A)および4(B))、前記リッジ12および前
記有機誘電体層9上に表面電極10を形成し(図5(A)
および5(B))、前記半導体基板1の表面電極10を形
成した面と反対側の面上に裏面電極15を形成すること、
およびリッジ12および前記表面電極10を含む部分を、リ
ッジ12の各ストライプパターンと平行および垂直に設け
られた素子境界線21で切断して分離すること(図6
(A)および6(B))であって、前記素子境界線21が
前記半導体基板1のへき開面に相当することを含む半導
体素子の製造方法を提供するものである。図2(A)に
示すように、本発明の方法では、前記絶縁膜9は、絶縁
膜基本パターン(a)およびエッチング保護部位(b)から構
成される。特に、本発明の方法は、図9に示すように、
・前記絶縁膜基本パターン(a)面積が、素子境界線21で
区切られた最終素子寸法よりも小さいこと、および・前
記絶縁膜基本パターン(a)の端部とリッジ12との各接点
を理想接点(O)とすると、エッチング保護部位(b)が、
酸素エッチング中に前記理想接点Oから半導体素子の内
部へのオーバーエッチングを避けるように、該理想接点
から少なくとも17.5〜45μmの距離にある有機誘電体層
9を被覆することを特徴とする。
【0015】本発明によれば、絶縁膜基本パターン(a)
とエッチング保護部位(b)から成る絶縁膜9をマスクとし
て使用することにより、その後の酸素ドライエッチング
(いわゆる、酸素アッシャー)工程において、リッジ12
側面に沿った、理想接点Oからのエッチャントの侵入
(すなわち、リッジストライプに沿ったエッチャントの
回り込み)が抑制され、リッジ12側面の有機誘電体層8
のオーバーエッチングが防止できる。本発明の方法で
は、前記エッチング処理後、各素子端部のへき開面およ
びへき開面と直交する素子境界線21において素子を切断
して分離し、前記有機誘電体層を素子間で完全に分離す
ることにより、所望の半導体素子が得られる。本発明の
半導体素子100は、図6(B)に示すように、特に、前
記表面電極10形成部以外のリッジ12周辺部に前記有機誘
電体層8が密着している。
【0016】本発明の方法において、前記絶縁膜9のエ
ッチング保護部位(b)は、前記基板1のへき開面におい
て、前記リッジストライプパターン12と密着していない
部位を有していてもよい(図10(E)参照)。
【0017】
【発明の実施の形態】以下、本発明を、添付した図面を
参照してより詳細に説明する。図1〜図6は、本発明の
半導体素子の製造方法の一態様を表す工程断面図であ
る。リッジの形成工程 本発明の方法では、先ず、図1(A)に示すように、半
導体基板1上に、活性層2、クラッド層3、電流ブロック
層5およびコンタクト層6を含むリッジ12をストライプパ
ターン形態で形成する。前記リッジ12は、上述の従来法
における第2のリッジ12についての記載と同様であって
よい。形成されるリッジ12のストライプ幅は、一般に、
10〜15μmであり得る。
【0018】有機誘電体層の形成工程 次いで、前記リッジ12のストライプパターン間を埋めか
つリッジ12の側面と密着するように有機誘電体層8を形
成する(図1(B))。有機誘電体層8は、一般に、ポ
リイミドから成り、本発明は、特にポリイミドに限定さ
れるものではない。前記有機誘電体層8の厚さは、前記
リッジ12の基板1からコンタクト層6上部表面までの高さ
と同じであって、通常、5〜8μmである。
【0019】絶縁膜の形成工程 本発明によれば、次に、前記リッジ12および有機誘電体
層8上に、特徴的なパターン形態で絶縁膜9を形成する
(図2(A)および(B))。前記絶縁膜9の特徴的な
パターンは、図9に示すように、リッジストライプパタ
ーン12を中央に挟み込んで、絶縁膜基本パターン(a)お
よびエッチング保護部位(b)から構成される。絶縁膜9
は、従来公知の方法で成膜される無機絶縁膜、例えば、
SiO2、SiN、SiON等であってよく、その膜厚
は、通常、500〜4000Åの範囲である。図9に示すよう
に、前記基本パターン(a)の端部と前記リッジ12の側壁
との各接点を理想接点:Oとすると、前記絶縁膜基本パ
ターン(a)およびエッチング保護部位(b)から成る絶縁膜
9は、後続の工程における酸素エッチング中に理想接点
から半導体素子の内部へオーバーエッチングされるのを
防ぐように形成される。エッチング保護部位(b)は、リ
ッジおよび素子境界線で区切られた領域内に、該理想接
点から少なくとも17.5〜45μmの距離にある有機誘電体
層を被覆する。エッチング保護部位(b)の全幅は、50〜1
00μmとなり得る。
【0020】なお、本発明の特徴とするエッチング保護
部位(b)の形状は、図10(A)〜(C)に例示するよ
うに、例えば、矩形、扇形、台形、三角形等であってよ
いが、上記の形成条件を満たすのであれば、特にそれら
に限定されるものではない。
【0021】ドライエッチング工程 上記パターン形態で絶縁膜9を形成した後、そのパター
ンをマスクとして用いて、前記有機誘電体層8をドライ
エッチングする(図3(A))。本工程において、ドラ
イエッチングは、通常、酸素アッシャーであって、その
エッチング条件は、従来法と同様であってよい。本工程
後、露出される有機誘電体層8の寸法、特に前記エッチ
ング保護部位(b)相当部は、前記部位(b)の形状に関係な
く、サイドエッチの影響によってわずかに絶縁膜9のエ
ッチング保護部位(b)寸法よりも細くなることがある
(例えば、エッチング保護部位(b)の幅全体として5〜1
0μm)が、これは、本発明の効果に何ら悪影響を及ぼ
すものではない。
【0022】絶縁膜の除去工程 前記エッチング工程後、絶縁膜9を、通常、湿式エッチ
ング法で除去する(図4(A)および(B))。
【0023】電極形成 曝露されたリッジ12および有機誘電体層8上に、表面電
極10を、例えば、Cr/Au、Ti/Auを用い、従来
公知の方法(例えば、EB蒸着法等)によって形成す
る。さらに、前記半導体基板1のリッジを有しない面
に、AuZn/Ti/Auから成る裏面電極15を上記表
面電極10と同様の手段で形成する(図5(A)および
(B))。
【0024】素子の分離 本工程では、前記リッジ12および絶縁膜の基本パターン
(a)対応部分を、リッジストライプパターン12と平行お
よび垂直に設けられた素子境界線21で分離することによ
り、最終製品である半導体素子100が得られる(図6
(A)および(B))。ここで、前記素子境界線21は、
一般に、前記半導体基板1のへき開面に相当するように
設定される。
【0025】本発明の第2の態様として、前記エッチン
グ保護部位(b')は、素子境界線21において、リッジ12と
部分的に密着していない部位を有していてもよい。図7
に、第2の態様のエッチング保護部位(b')を含む絶縁膜
を用いた一例を表す。例えば、図7(A)において、絶
縁膜9は、基本パターン(a')およびエッチング保護部位
(b')を含んで構成され、かつエッチング保護部位(b')が
リッジ12側面の素子境界線21と交差する部位とのみ密着
しないような形状で形成されている。この絶縁膜9をエ
ッチングマスクとして用い、ドライエッチングに付すこ
とにより、有機誘電体層8が、絶縁膜9に対応するパター
ンでエッチングされる(図8(A)および(B))。こ
の態様の例として、例えば、前記図7(A)の拡大図に
相当する図10(D)のエッチング保護部位(b'')の
ように素子境界線21にのみ存在しないか;または図10
(E)のエッチング保護部位(b'')のように素子境界
線21の手前までを被覆するような形状で形成されてもよ
い。
【0026】すなわち、エッチング保護部位(b'')は、
半導体基板1のへき開面(すなわち、半導体素子のへき
開面であって、例えば前記半導体素子が半導体レーザの
場合には、共振器面)において、リッジストライプパタ
ーン12と密着していない部位を有してよい。前記部位の
存在により、素子境界線21上のリッジ側面に有機誘電体
層8を設けないようにすることができるから、へき開に
よる素子形成の際に、材料の粘性によって誘起誘電体層
8が引き延ばされてへき開面に付着し、レーザ特性や寿
命が劣化するという不都合が発生しなくなり、歩留まり
や信頼性が向上する。
【0027】本発明の方法は、上記のようなp型活性層
埋め込み型InP系半導体レーザのみならず、例えば、
導電型や半導体基板材料等のことなる半導体レーザ、利
得導波型半導体レーザ、ロスガイド型半導体レーザ等に
も適用できる。あるいは、例えば、変調器、光導波路、
フォトダイオード等の他の半導体デバイスに適用しても
よい。
【0028】
【発明の効果】本発明の方法では、従来のような格子状
のパターン形態ではなく、図2(A)に示すような基本
パターン(a)およびエッチング保護部位(b)から成るパタ
ーン形態で絶縁膜9を形成することにより、酸素アッシ
ャー時において、リッジ12側面の絶縁膜パターン端部か
らのエッチングを抑制でき、さらに、エッチング終了後
において、リッジ12側面と有機誘電体層8との間に、間
隙が全く生じず、完全に密着した状態を保つことができ
る。そのため、所望の半導体素子の製造において生産性
が向上し得る。また、有機誘電体層の粘性が高いので、
素子境界線上のリッジ側面に有機誘電体層を設けないよ
うにすることにより、へき開による素子形成の際に、へ
き開面に有機誘電体層が付着することがなく、レーザ特
性や寿命が劣化するという不都合が発生しなくなり、歩
留まりや信頼性が向上する。
【図面の簡単な説明】
【図1】 本発明の方法の第1の工程で形成されるリッ
ジの断面図(A)およびリッジ間に形成された有機誘電
体層を表す模式的な平面図および工程断面図である。
【図2】 本発明の方法においてリッジおよび有機誘電
体層上に形成された第1態様の絶縁膜を表す模式的な平
面図および工程断面図である。
【図3】 本発明の方法におけるドライエッチング工程
後の絶縁膜および有機誘電体層を表す模式的な平面図お
よび工程断面図である。
【図4】 本発明の方法における絶縁膜の除去後のリッ
ジおよび有機誘電体層を表す模式的な平面図および工程
断面図である。
【図5】 本発明の方法においてリッジおよび一部の有
機誘電体層上に形成された表面電極を表す模式的な平面
図および工程断面図である。
【図6】 本発明の方法で製造された半導体素子の模式
的な平面図および断面図である。
【図7】 本発明の方法で形成される第2態様の絶縁膜
の形成工程を表す模式的な平面図および工程断面図であ
る。
【図8】 本発明の方法で形成される第2態様の絶縁膜
をマスクとして用いたドライエッチング工程を表す模式
的な平面図および工程断面図である。
【図9】 本発明の特徴である絶縁膜の形状を表す平面
図である。
【図10】 本発明の特徴である絶縁膜の形状の別態様
を表す平面図である。
【図11】 従来技術によるリッジの形成工程を表す模
式的な工程断面図である。
【図12】 従来技術におけるリッジ脇に有機誘電体層
を形成する工程を表す模式的な平面図および工程断面図
である。
【図13】 従来技術における絶縁膜の形成工程を表す
模式的な平面図および工程断面図である。
【図14】 従来技術におけるドライエッチング工程を
表す模式的な平面図および工程断面図である。
【図15】 従来技術におけるエッチング後の絶縁膜の
除去工程を表す模式的な平面図および工程断面図であ
る。
【図16】 従来技術における表面電極の形成工程を表
す模式的な平面図および工程断面図である。
【図17】 従来技術において製造される半導体素子の
模式的な平面図および断面図である。
【図18】 従来技術におけるドライエッチング工程を
表す模式的な平面図および工程断面図である。
【図19】 従来技術におけるエッチング後の絶縁膜の
除去工程を表す模式的な平面図および工程断面図であ
る。
【図20】 従来技術における表面電極の形成工程を表
す模式的な平面図、工程断面図および工程断面拡大図で
ある。
【符号の説明】
1…半導体基板、2…活性層、3…クラッド層、4…第
1の絶縁膜、5…電流ブロック層、6…コンタクト層、
7…第2の絶縁膜、8、38…有機誘電体層、9、39
…第3の絶縁膜、10、40…表面電極、11…第1の
リッジ、12…第2のリッジ、15…裏面電極、21…
素子境界線、25…リッジ側面と有機誘電体層の間に生
じた間隙、100…本発明の半導体素子、200…従来
法で製造された半導体素子。

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 半導体基板上に、活性層およびクラッド
    層を順次積層し、前記活性層およびクラッド層を挟み込
    むように電流ブロック層を設けた後、前記クラッド層お
    よび電流ブロック層の上にコンタクト層を形成して成る
    リッジをストライプパターン形態で形成すること、 該リッジのストライプパターン間を埋めかつ該リッジ側
    面と密着するように有機誘電体層を形成すること、 該リッジに沿って生じるオーバーエッチングを回避する
    ように、該リッジに沿って突出したエッチング保護部位
    (b)を有する絶縁膜を用いて該リッジと有機誘電体層を
    被覆すること、 前記絶縁膜をマスクとして、前記有機誘電体層を酸素エ
    ッチングすること、 前記絶縁膜を除去すること、 該リッジおよび前記有機誘電体層上に表面電極を形成
    し、および前記半導体基板の該リッジを形成していない
    面に裏面電極を形成すること、および該リッジおよび前
    記表面電極を含む部分を、該リッジの各ストライプパタ
    ーンと平行および垂直に設けられた素子境界線で分離す
    ることであって、該素子境界線が前記半導体基板のへき
    開面に相当することを含む半導体素子の製造方法であっ
    て、 前記絶縁膜が絶縁膜基本パターン(a)および前記エッチ
    ング保護部位(b)から構成され、該基本パターン(a)の端
    部と前記リッジとの各接点を理想接点とすると、前記エ
    ッチング保護部位(b)が、前記基本パターン(a)の端部、
    該リッジおよび素子境界線で区切られた領域内に、該理
    想接点から少なくとも17.5〜45μmの距離にある有機誘
    電体層を被覆すること、および前記エッチング保護部位
    (b)の端部が基本パターン(a)の端部と密着させて形成さ
    れることを特徴とする半導体素子の製造方法。
  2. 【請求項2】 前記エッチング保護部位(b)の全幅が50
    〜100μmである請求項1記載の半導体素子の製造方
    法。
  3. 【請求項3】 前記エッチング保護部位(b)が、前記基
    板のへき開面においてリッジストライプパターンと密着
    していない部位を有することを特徴とする請求項1また
    は2記載の半導体素子の製造方法。
  4. 【請求項4】 前記有機誘電体層がポリイミド層である
    ことを特徴とする請求項1〜3のいずれかに記載の半導
    体素子の製造方法。
  5. 【請求項5】 前記有機誘電体の厚さが5.0〜8.0μmお
    よび前記絶縁膜の厚さが500〜4000Åであることを特徴
    とする請求項1〜4のいずれかに記載の半導体素子の製
    造方法。
  6. 【請求項6】 半導体基板上に活性層、クラッド層、電
    流ブロック層およびコンタクト層を形成することにより
    構成されるストライプパターン形態のリッジ;前記コン
    タクト層と密着するように該リッジ側面に形成された有
    機誘電体層;前記リッジ上に形成された表面電極;およ
    び前記半導体基板の該リッジを形成していない面上の裏
    面電極を含む半導体素子であって、該リッジ側面に沿っ
    たエッチャントの侵入を防止するために、表面電極と半
    導体基板のへき開面との間に、該リッジに沿って突出し
    た有機誘電体層部位を有する請求項1〜5のいずれかに
    記載の方法により製造された半導体素子。
JP11060040A 1998-09-07 1999-03-08 半導体素子および製造方法 Pending JP2000151021A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11060040A JP2000151021A (ja) 1998-09-07 1999-03-08 半導体素子および製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP10-252618 1998-09-07
JP25261898 1998-09-07
JP11060040A JP2000151021A (ja) 1998-09-07 1999-03-08 半導体素子および製造方法

Publications (1)

Publication Number Publication Date
JP2000151021A true JP2000151021A (ja) 2000-05-30

Family

ID=26401106

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11060040A Pending JP2000151021A (ja) 1998-09-07 1999-03-08 半導体素子および製造方法

Country Status (1)

Country Link
JP (1) JP2000151021A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004134701A (ja) * 2002-10-15 2004-04-30 Mitsubishi Electric Corp 半導体素子の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004134701A (ja) * 2002-10-15 2004-04-30 Mitsubishi Electric Corp 半導体素子の製造方法

Similar Documents

Publication Publication Date Title
US5889913A (en) Optical semiconductor device and method of fabricating the same
US5504768A (en) Semiconductor laser device and method for manufacturing the same
JP4857702B2 (ja) 集積型光半導体装置の製造方法
JP4978123B2 (ja) 光半導体集積装置の製造方法
JP4238508B2 (ja) 光導波路型素子およびその製造方法
JP4664742B2 (ja) 半導体光装置及びその製造方法
US6316280B1 (en) Method of manufacturing semiconductor devices separated from a wafer
JPH1197799A (ja) 半導体装置の製造方法
US20010026672A1 (en) Waveguide optical device and method of fabricating the same
JP2000151021A (ja) 半導体素子および製造方法
JPH09237940A (ja) 半導体装置,及びその製造方法
JPH0645687A (ja) 光半導体素子の製造方法
US6108361A (en) Semiconductor laser and method for producing the same
US20020158314A1 (en) Buried mesa semiconductor device
JP3654429B2 (ja) 光半導体装置の製造方法
US5360763A (en) Method for fabricating an optical semiconductor device
JP3346975B2 (ja) 光半導体装置およびその製造方法
JP3186645B2 (ja) 半導体レーザ及びその製造方法
JP2000188441A (ja) 光半導体装置及びその製造方法
JP2003140100A (ja) 導波路型光素子、これを用いた集積化光導波路素子、及びその製造方法
JPH09162484A (ja) プレーナ電極型半導体光素子及びその製造方法
JP2000091313A (ja) 半導体素子およびその製造方法
WO2024134788A1 (ja) 半導体光素子
JP3159914B2 (ja) 選択成長導波型光制御素子およびその製造方法
JP2005520328A (ja) 光通信デバイスを製造する方法および光通信デバイス