JP2003115632A - 光半導体素子の製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 リッジ上部の平坦面のみに、かつ、その全面
に渡ってｐ側電極を有する光半導体素子を精度の高いス
テッパ等を用いることなく、また、精密な目合せを要せ
ずに、精度よく且つ簡単に形成する製造方法を提供す
る。 【解決手段】 リッジ１１７の両側に土手部１１９Ａ、
１１９Ｂを形成し、全面に絶縁体層１０８を形成した
後、その上にフォトレジスト層１０９を平坦に近い形状
に形成し、リッジ上部の平坦面を除く領域上のフォトレ
ジスト層がハーフ露光される条件でフォトレジスト層１
０９を露光することによって、リッジ上部の平坦面上の
絶縁体層１０８のみを露出させる〔（ａ）〕。次に、リ
ッジ上部の平坦面上の絶縁体層１０８とキャップ層１０
６とを除去した〔（ｂ）〕後、キャップ層１０６の層厚
よりも薄い層厚の金属層１１１を全面に形成する
〔（ｃ）〕。その後、リフトオフすることにより、リッ
ジ上部の平坦面のみに、かつ、その全面に渡ってｐ側電
極を形成することができる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、光半導体素子の製
造方法に関し、特にリッジ導波路型構造のようなストラ
イプ状のリッジ部を有する光半導体素子の製造方法に関
するものである。

【０００２】

【従来の技術】電流狭窄ならびに光閉じ込めを効果的に
実現できる光半導体素子構造として、リッジ導波路型構
造が知られている。このリッジ導波路型構造を有する光
半導体素子において、リッジ下の活性層領域全体に均一
に電流を注入し、かつ、リッジを形成する半導体層とそ
の上に形成される電極層との間の接触抵抗を低く抑える
ために、電極層は、リッジ上部の平坦面の半導体表面に
対して位置ずれを生じることなく、平坦面全面に形成さ
れることが望ましい。

【０００３】図１４、図１５は、従来のリッジ導波路型
半導体レーザの製造工程を説明するための断面図であ
る。まず、半導体基板９０１上にｎ型クラッド層９０
２、活性層９０３、ｐ型クラッド層９０４、コンタクト
層９０５を積層し、その全面にＳｉＯ_２膜を形成し、さ
らに、その上に形成した所定のパターンを有するフォト
レジスト層（図示せず）をマスクとしてエッチングする
ことにより、紙面前方から後方にストライプ状に延びる
ＳｉＯ_２マスク層９０７を形成する〔図１４（ａ）〕。
次に、ＳｉＯ_２マスク層９０７をマスクとして、ｐ型ク
ラッド層９０４の一部が残るまでエッチングを行い、リ
ッジを形成する〔図１４（ｂ）〕。次いで、ＳｉＯ_２マ
スク層９０７を除去した後、ウェハ全面に絶縁体層９０
８を形成し、さらに、その上に、フォトリソグラフィー
技術を用いてリッジ上部の平坦面に開口を有するフォト
レジスト層９０９を形成した後、フォトレジスト層９０
９をマスクとして、リッジ上部の平坦面上の絶縁体層９
０８をエッチングにて除去する〔図１４（ｃ）〕。次
に、ウェハ全面に金属層９１１を形成する〔図１５
（ａ）〕。この状態で、金属層９１１は、リッジ上部の
平坦面に設けられた絶縁体層９０８の開口においてコン
タクト層９０５の表面とコンタクトする構造となる。こ
の後、半導体基板９０１の裏面にｎ側電極を形成すれ
ば、リッジ導波路型レーザ構造が得られる。しかしなが
ら、この構造では、リッジ全面が金属層で覆われている
ので、リッジ側面での散乱損失によって特性劣化が発生
する恐れがある。

【０００４】この問題を避けるためには、図１５（ａ）
に示す工程に続いて、リッジ上部の平坦面上にのみフォ
トレジストマスク９２０を形成し、このフォトレジスト
マスク９２０をマスクとして金属層９１１をミリングす
ることにより、リッジ上部の平坦面上にのみｐ側電極９
１２を形成する〔図１０（ｂ）〕。最後に、フォトレジ
ストマスク９２０を除去した後、半導体基板９０１の裏
面にｎ側電極９１３を形成して、従来例のリッジ導波路
型半導体レーザが完成する〔図１５（ｃ）〕。この従来
例によるリッジ導波路型半導体レーザにおいて、ｐ側電
極９１２は、絶縁体層９０８のリッジ上部に設けられた
開口でコンタクト層９０５とコンタクトする構造となっ
ている。

【０００５】

【本発明が解決しようとする課題】ところで、リッジ導
波路型半導体レーザの水平横モード発振において、高次
モードを発生させずに基本モードのみで動作させようと
すると、リッジ導波路下部のリッジ幅は２〜３μｍ以下
に制限しなければならない。これを実現するためには、
リッジ導波路上部のリッジ幅は２μｍ程度に抑える必要
がある。

【０００６】したがって、上記の従来のリッジ導波路型
半導体レーザの製造工程中、リッジ上部の平坦面上にの
みｐ側電極１１２を形成する工程〔図１５（ｂ）〕にお
いて、フォトレジストマスク９２０を、リッジ上部の平
坦面の直上に精度良く形成することが困難となり、図１
６に示すように、ｐ側電極９１２の位置が、リッジ上部
の平坦面に対してずれてしまうという問題が生じる。図
１６において、図１５と同一もしくは同等の機能を有す
る構成要素には同一の符号を付している。この場合、リ
ッジ下の活性層領域全体に均一に電流を注入することが
できず、また、コンタクト層９０５と電極９１２との間
の接触抵抗が大きくなる。さらに、リッジ片側側面の全
面に電極が形成されるので、リッジ片側側面での散乱損
失によって特性劣化の発生する恐れがある。高出力動作
の際に、リッジ部の半導体に結晶欠陥が誘起され、信頼
性の低下することも懸念される。

【０００７】また、エッチングによってリッジ上部の平
坦部において絶縁体層９０８に開口を形成する工程〔図
１４（ｃ）〕において、フォトレジスト層９０９のパタ
ーニングを精度良く行うことが困難となり、図１７に示
すように、絶縁体層９０８の開口が、リッジ上部の平坦
面に対してずれてしまうという問題が生じる。図１７に
おいて、図１４と同一もしくは同等の機能を有する構成
要素には同一の符号を付している。このような配置にお
いてリッジ部に電極が形成されると、リッジ下の活性層
領域全体に均一に電流を注入することができないばかり
ではなく、閾値電流の増大などの弊害を招く。このよう
な問題を避けるためには、極めて精度の高いステッパー
等を用いた露光技術が必要になる。さらに、高出力レー
ザ動作においては、リッジ部からの熱放出を行うため
に、成長表面を下側にした、いわゆるジャンクションダ
ウン実装が行われている。しかし、上述の従来技術によ
るリッジ導波路型半導体レーザの構造では、ジャンクシ
ョンダウン実装を行うと、リッジ上部の平坦面しかマウ
ント面と接触しないため安定性が悪く、傾きやすいとい
う問題がある。

【０００８】本発明の課題は、前述した従来技術の問題
点を解決することであって、その目的は、リッジ上部の
平坦面のみにｐ側電極を有する光半導体素子を、精度の
高いステッパー等を用いることなく、精度よく、且つ簡
単に形成することのできる製造方法を提供することであ
る。

【０００９】

【課題を解決するための手段】上記の目的を達成するた
め、本発明によれば、１）半導体基板上に、最上層部に
コンタクト層またはキャップ層に覆われたコンタクト層
を有するストライプ状に隆起したリッジ部を形成する工
程と、（２）全面に絶縁体層を形成する工程と、（３）
全面にフォトレジスト層を形成する工程と、（４）前記
リッジ部の平坦面上のフォトレジスト層を露光して除去
する工程と、（５）前記フォトレジスト層をマスクとし
て前記リッジ部上部の平坦面上の前記絶縁体層、また
は、前記絶縁体層および前記キャップ層をエッチング除
去する工程と、（６）前記リッジ部の前記コンタクト層
上に電極層を形成する工程と、を有し、前記第（４）の
工程において、少なくとも前記リッジ部の平坦面周辺の
フォトレジスト層がハーフ露光であることを特徴とする
光半導体素子の製造方法、が提供される。

【００１０】そして、好ましくは、前記第（６）の工程
において、前記電極層は、全面に金属層を形成し前記フ
ォトレジスト層を用いたリフトオフにより形成される。
若しくは、全面に金属層を形成し、少なくとも前記リッ
ジ部上の金属層を覆うフォトレジストマスクを形成し、
ウェットエッチングによりにより形成される。

【００１１】

【発明の実施の形態】次に、本発明の実施の形態につい
て、図面を参照して詳細に説明する。 〔第１の実施の形態〕図１（ａ）〜図３（ｃ）は、本発
明の第１の実施の形態の製造方法を説明するための工程
順の断面図である。図４は、本実施の形態の製造方法に
より製造された半導体レーザの平面図である。まず、キ
ャリア濃度が３×１０^１８ｃｍ^−３程度の（１００）面
方位のｎ型ＩｎＰよりなる半導体基板１０１の上に、５
×１０^１７ｃｍ^−３程度のキャリア濃度を持つ膜厚０．
３μｍのｎ−ＩｎＰよりなるｎ型クラッド層１０２、波
長組成１．３μｍの量子井戸構造を有する膜厚０．２μ
ｍのＩｎＧａＡｓＰ活性層１０３、１×１０^１８ｃｍ
^−３程度のキャリア濃度を持つ膜厚２．０μｍのｐ−Ｉ
ｎＰよりなるｐ型クラッド層１０４、膜厚０．４μｍの
ｐ−ＩｎＧａＡｓコンタクト層１０５、膜厚０．２μｍ
のノンドープのＩｎＰキャップ層１０６を、例えばＭＯ
ＣＶＤ法により順次成長させる。

【００１２】次に、その上に、例えばＣＶＤ法を用いて
ＳｉＯ_２膜を形成する。さらに、その上にフォトレジス
ト層を形成し、このフォトレジスト層をフォトリソグラ
フィー法を用いてパターン化し、パターン化したフォト
レジスト層をマスクとしてＳｉＯ_２膜を選択エッチング
することによって、後にリッジ部となる領域に幅２μｍ
の紙面前方から後方に向かってストライプ状に延びるＳ
ｉＯ_２膜を有し、その両側に幅２０μｍの開口部を持つ
ＳｉＯ_２マスク層１０７を形成する〔図１（ａ）〕。

【００１３】次いで、ＳｉＯ_２マスク層１０７をマスク
として、ＳｉＯ_２マスク層１０７の開口部の下の領域を
ｐ型クラッド層４の一部が残るまでウェットエッチング
し、リッジ１１７と、リッジ１１７の左右に溝部１１８
Ａ、１１８Ｂと、溝部１１８Ａ、１１８Ｂの外側に土手
部１１９Ａ、１１９Ｂと、を形成する〔図１（ｂ）〕。
ＩｎＰよりなるキャップ層１０６とｐ型クラッド層１０
４とは塩酸と燐酸との混合液で、ＩｎＧａＡｓよりなる
コンタクト層１０５は硫酸と過酸化水素水と水の混合液
で、それぞれ、エッチングを行った。

【００１４】続いて、リッジ形成に用いたＳｉＯ_２マス
ク層１０７を除去後、ウェハ全面にＳｉＯ_２よりなる絶
縁体層１０８を形成し、さらにその上に、ポジ型のフォ
トレジスト層１０９を、溝部１１８Ａ、１１８Ｂが埋ま
って全体がなだらかになるように塗布する〔図１
（ｃ）〕。リッジ１１７の側面の上に形成される部分の
フォトレジスト層の傾斜が、リッジ１１７の側面の傾斜
よりも十分小さくなるように、フォトレジスト層１０９
には、粘性の強い、例えばＯＦＰＲ８００−１００ｃｐ
(東京応化工業（株）製：商品名)などが適している。リ
ッジ１１７の左右には、溝部１１８Ａ、１１８Ｂを挟ん
で土手部１１９Ａ、１１９Ｂが存在するために、溝部１
１８Ａ、１１８Ｂは容易に埋まり、ウェハ全面がなだら
かになる。

【００１５】次に、露光用マスク１１０を、その開口部
がリッジ１１７上部の平坦面からリッジ１１７の側面の
一部あるいは溝部１１８Ａ、１１８Ｂの一部の領域を覆
うように目合せして、フォトレジスト層１０９上に配置
し、この露光用マスク１１０をマスクとして、フォトレ
ジスト層１０９を露光する。露光用マスク１１０の開口
幅は、リッジ１１７上部の平坦面の幅より広く、溝部１
１８Ａの左端と溝部１１８Ｂの右端との間の幅より狭け
ればいずれでもよいが、溝部１１８Ａの左端と溝部１１
８Ｂの右端との間の幅に近いほど、目合せは容易とな
る。その際、露光光強度をフォトレジスト層１０９の標
準露光光強度よりも弱くして露光したり、露光時間を調
整して露光したりするなどの露光調整を行って、リッジ
１１７上部の平坦面上にあるフォトレジスト層の露光
が、その後の現像によってその部分のフォトレジスト層
が完全に除去される限界の、いわゆるジャスト露光とな
るようにする。このとき、露光用マスク１１０の開口内
の、リッジ１１７上部の平坦面上以外のフォトレジスト
層はハーフ露光状態になり、現像によってリッジ１１７
上部の平坦面上のフォトレジスト層を完全に除去して
も、リッジ１１７上部の平坦面以外の領域にはフォトレ
ジスト層１０９が残る〔図２（ａ）〕。露光用マスク１
１０を用いたのは、土手部１１９Ａ、１１９Ｂ上のフォ
トレジスト層１０９が露光されて除去されてしまうこと
のないようにするためである。

【００１６】その後、フォトレジスト層１０９をマスク
としてリッジ１１７上部の平坦面のＳｉＯ_２膜（絶縁体
層１０８）をフッ化水素酸により除去した後に、ＩｎＰ
よりなるキャップ層１０６を塩酸と燐酸との混合液によ
りエッチングして、コンタクト層１０５を露出させる。
キャップ層１０６が除去されたために、リッジ１１７上
部の平坦面の縁における絶縁体層１０８の上端とコンタ
クト層１０５との間に、キャップ層１０６の層厚に相当
する段差ができる〔図２（ｂ）〕。

【００１７】次いで、例えば電子ビーム蒸着法により、
全面にＡｕよりなる金属層１１１を形成する。金属層１
１１の層厚は、キャップ層１０６の層厚よりも薄くす
る。このとき、リッジ１１７上部の平坦面の縁における
絶縁体層１０８の上端とコンタクト層５の表面との間の
段差によって、リッジ１１７上部の平坦面上に形成され
た金属層が、それ以外の領域に形成された金属層から分
離される〔図２（ｃ）〕。次に、フォトレジスト層１０
９を、その上に堆積されている金属層とともに除去する
ことによって、リッジ上部のコンタクト層１０５の上に
Ａｕよりなるｐ側電極１１２が形成される〔図３
（ａ）〕。

【００１８】この後、所定のパターンを有するマスクを
通して金属を蒸着することによって、リッジ１１７から
左右の溝部１１８Ａ、１１８Ｂを通って左右の土手部１
１９Ａ、１１９Ｂに延びるパッド電極１１３が形成され
る〔図３（ｂ）〕。パッド電極１１３の膜厚は、リッジ
１１７上部の平坦面の縁においてパッド電極１１３が電
気的および物理的に断裂されない厚さとする。最後に、
裏面を研磨した後にｎ側電極１１４を形成して、本実施
の形態の製造工程を完了する〔図３（ｃ）〕。

【００１９】図４に示すように、パッド電極１１３は、
土手部１１９Ａ、１１９Ｂの上に外部電圧を印加するた
めのパッド部１１３Ｂと、２つのパッド部１１３Ｂのリ
ッジ１１７側の端面から溝部１１８Ａ、１１８Ｂを通っ
てリッジ１１７に至る幅の狭い線状の配線部１１３Ａ
と、から形成されている。配線部１１３Ａは、リッジ１
１７上部の平坦面上で、ｐ側電極１１２とオーミックコ
ンタクトしている。

【００２０】以上説明したように、本実施の形態の製造
方法においては、絶縁体層１０８の上にフォトレジスト
層１０９を形成する際に、リッジ１１７の側面の上に形
成されるフォトレジスト層１０９の傾斜がリッジ１１７
の側面の傾斜よりも十分に緩くなるようにフォトレジス
ト層１０９が形成されるので、フォトレジスト層１０９
を露光・現像する際に、リッジ１１７上部の平坦面上の
フォトレジスト層だけが完全に除去され、その他の領域
にはフォトレジスト層が残る。そのため、その後の絶縁
体層１０８のエッチングにおいて、リッジ１１７上部の
平坦面上の絶縁体層１０８だけが除去され、キャップ層
１０６が完全に露出する。また、キャップ層１０６を除
去した後に、キャップ層１０６の層厚以下の層厚のｐ型
電極１１２が形成されるので、ｐ型電極１１２は、リッ
ジ１１７上部の平坦面のみに、かつ、平坦面全面に渡っ
て形成される。したがって、リッジ１１７下の活性層領
域全体に均一に電流を注入でき、また、コンタクト層１
０５とｐ側電極１１２との間の接触抵抗が大きくなるこ
とがない。さらに、ｐ側電極１１２からｐ型クラッド層
１０４に直接電流が流れ込むこともない。

【００２１】また、本実施の形態の製造方法において
は、ｐ側電極に外部から電圧を印加するためのパッド電
極１１３が形成されるが、リッジ１１７上部の平坦面お
よび側面においては、幅の狭い線状の配線部１１３Ａが
形成される。このため、本実施の形態の製造方法で製造
される光半導体素子は、リッジ全面が金属層によって覆
われた構造の光半導体素子に比して、リッジ側面におけ
る散乱損失による特性劣化が大幅に改善される。また、
高出力動作の際にリッジ部が発熱したとしても、パッド
電極１３とリッジ内の半導体との熱膨張係数の違いによ
って誘発されるリッジ１７内の半導体に及ぼされる熱応
力はほとんど発生しない。

【００２２】さらに、本実施の形態の製造方法において
は、リッジ１１７の両側に溝部１１８Ａ、１１８Ｂを介
して土手部１１９Ａ、１１９Ｂが形成されるので、ジャ
ンクションダウン実装を行っても、土手部１１９Ａ、１
１９Ｂがマウント面と接触することになり、安定性が良
く、信頼性の高い実装が可能になる。

【００２３】〔第２の実施の形態〕図５（ａ）〜図７
（ｃ）は、本発明の第２の実施の形態の製造方法を説明
するための工程順の断面図である。図８は、本実施の形
態の製造方法により製造された光半導体レーザの平面図
である。まず、第１の実施の形態と同様に、（１００）
面方位のｎ型ＩｎＰよりなる半導体基板２０１の上に、
ｎ−ＩｎＰよりなるｎ型クラッド層２０２、ＩｎＧａＡ
ｓＰ活性層２０３、ｐ−ＩｎＰよりなるｐ型クラッド層
２０４、ｐ−ＩｎＧａＡｓコンタクト層２０５を、例え
ばＭＯＣＶＤ法により順次成長させる。各層の層厚、組
成、構造等は、第１の実施の形態と同様である。第１の
実施の形態と異なるのは、本実施の形態においては、キ
ャップ層を設けていないということである。

【００２４】次に、第１の実施の形態と同様に、後にリ
ッジ部となる領域に幅２μｍの紙面前方から後方に向か
ってストライプ状に延びるＳｉＯ_２膜を有し、その両側
に幅２０μｍの開口部を持つＳｉＯ_２マスク層２０７を
形成し〔図５（ａ）〕、次いで、ＳｉＯ_２マスク層２０
７をマスクとして、ＳｉＯ_２マスク層２０７の開口部の
下のｐ型クラッド層２０４の一部が残るまでウェットエ
ッチングを行い、リッジ２１７と、リッジ２１７の左右
に溝部２１８Ａ、２１８Ｂと、溝部２１８Ａ、２１８Ｂ
の外側に、それぞれ、土手部２１９Ａ、２１９Ｂと、を
形成した〔図５（ｂ）〕。その後、ウェハ全面にＳｉＯ
_２膜よりなる絶縁体層２０８を形成し、さらにその上
に、ポジ型のフォトレジスト層２０９を、溝部２１８
Ａ、２１８Ｂが埋まって全体がなだらかになるように塗
布する。塗布条件は第１の実施の形態の場合と同様にし
て、リッジ１１７の側面の上に形成される部分のフォト
レジスト層の傾斜がリッジ１１７の側面の傾斜よりも十
分緩くなり、ウェハ全面がなだらかになるようにした
〔図５（ｃ）〕。次に、第１の実施の形態と同様に、露
光用マスク２１０を、その開口部がリッジ２１７および
溝部２１８Ａ、２１８Ｂの一部を覆うように目合せし
て、フォトレジスト層２０９上に配置し、この露光用マ
スク２１０をマスクとして、フォトレジスト層２０９を
露光・現像する。これによって、第１の実施の形態と同
様に、リッジ２１７上部の平坦面上のフォトレジスト層
のみが除去され、その部分の絶縁体層２０８のみが露出
される〔図６（ａ）〕。その後、フォトレジスト層２０
９をマスクとしてリッジ２１７上部の平坦面上の絶縁体
層２０８をエッチングにより除去して、コンタクト層２
０５を露出させる〔図６（ｂ）〕。

【００２５】次いで、フォトレジスト層２０９を除去し
た後、例えば電子ビーム蒸着法により、全面にＡｕより
なる金属層２１１を形成する〔図６（ｃ）〕。その後、
全面にフォトレジスト層を塗布した後、周知のフォトリ
ソグラフィー技術を用いて、リッジ２１７全体を覆うフ
ォトレジストマスク２２０を形成する〔図７（ａ）〕。
次いで、ヨウ化カリウムとヨウ素と水とを混合したエッ
チング液を用いて、金属層２１１のウェットエッチング
を行う。このとき、ＡｕとＳｉＯ_２膜との密着性の悪さ
から、ＳｉＯ_２膜上のＡｕ金属層は容易にエッチングさ
れてしまうので、エッチングの時間制御を行いながら、
リッジ２１７上部の平坦面のコンタクト層２０５上にほ
とんど完全にＡｕ金属層を残しながら、絶縁体層２０８
上のＡｕ金属層を除去することができる。〔図７
（ｂ）〕。フォトレジストマスク２２０は、リッジ２１
７上部の平坦面上のＡｕ金属層がその表面からエッチン
グされないように保護しており、フォトレジストマスク
２２０を形成するための露光マスクの目合せが多少ずれ
て、リッジ２１７の左右のいずれかに偏って形成された
としても、リッジ２１７全体を覆っていればよい。

【００２６】この後、所定のパターンを有するマスクを
通して金属を蒸着することによって、土手部２１９Ａか
ら溝部２１８Ａを通ってリッジ２１７上部の平坦面の途
中まで延びるパッド電極２１３が形成される。最後に、
裏面を研磨した後にｎ側電極２１４を形成して、本実施
の形態の製造工程を完了する〔図７（ｃ）〕。

【００２７】図８に示すように、パッド電極２１３は、
土手部１１９Ａの上に外部電圧を印加するためのパッド
部２１３Ｂと、パッド部２１３Ｂの右端から溝部２１８
Ａ、リッジ２１７側面、リッジ２１７上部の平坦面の途
中まで延びる幅の狭い線状の配線部１１３Ａと、から形
成されている。配線部２１３Ａは、リッジ２１７上部の
平坦面上で、ｐ側電極２１２とオーミックコンタクトし
ている。配線部２１３Ａとｐ側電極２１２とはリッジ２
１７上部の平坦面上の一部で重なっていればよいので、
パッド電極を形成する際のプロセスマージンは十分に取
ることができる。

【００２８】以上説明したように、本実施の形態の製造
方法においては、第１の実施の形態の製造方法と同様
に、リッジ上部の平坦面上のみに、かつ、その全面に渡
って、ｐ型電極が形成され、また、リッジの両側には溝
部を挟んで土手部が形成され、土手部からリッジ上部の
平坦面上のｐ側電極まで延びるパッド電極は、リッジの
側面において幅の狭い線状をなしているので、第１の実
施の形態の製造方法と同じ効果を有する。なお、本実施
の形態の製造方法においては、第１の実施の形態の製造
方法に比して、コンタクト層の上にキャップ層を形成す
る工程が不要になる。

【００２９】〔第３の実施の形態〕図９（ａ）〜図１０
（ｃ）は、本発明の第３の実施の形態の製造方法を説明
するための工程順の断面図である。まず、第１の実施の
形態と同様に、（１００）面方位のｎ型ＩｎＰよりなる
半導体基板３０１の上に、ｎ−ＩｎＰよりなるｎ型クラ
ッド層３０２、ＩｎＧａＡｓＰ活性層３０３、ｐ−Ｉｎ
Ｐよりなるｐ型クラッド層３０４、ｐ−ＩｎＧａＡｓコ
ンタクト層３０５、ノンドープのＩｎＰキャップ層３０
６を、例えばＭＯＣＶＤ法により順次積層した後、その
上に、後の工程においてリッジ部となる領域に幅２μｍ
の紙面前方から後方に向かってストライプ状に延びるＳ
ｉＯ_２膜を有し、その両側に幅２０μｍの開口部を持つ
ＳｉＯ_２マスク層３０７を形成する〔図９（ａ）〕。こ
こで、ＳｉＯ_２膜の膜厚は、後に形成されるｐ側電極の
膜厚の１〜１０倍程度とする。その他の各層の層厚、組
成、構造等は、第１の実施の形態と同様である。キャッ
プ層３０６は省略される場合もある。次いで、通常のフ
ォトリソグラフィー技術を用いて、リッジ形成部のＳｉ
Ｏ_２膜を覆うように、フォトレジストマスク３２０を形
成し、フォトレジストマスク３２０をマスクとして、リ
ッジ形成部の両隣にあるＳｉＯ_２膜が薄く残る程度にエ
ッチングを行う〔図９（ｂ）〕。

【００３０】次に、フォトレジストマスク３２０を除去
した後、ＳｉＯ_２マスク層３０７をマスクとして、Ｓｉ
Ｏ_２マスク層３０７の開口下の領域を、ｐ型クラッド層
３０４の一部が残るまでウェットエッチングを行い、リ
ッジ３１７、リッジ３１７の両側に溝部３１８Ａ、３１
８Ｂ、ならびに、溝部３１８Ａ、３１８Ｂの外側に土手
部３１９Ａ、３１９Ｂを形成する〔図９（ｃ）〕。

【００３１】続いて、全面にＳｉＯ_２膜よりなる絶縁体
層３０８を形成し、さらにその上に、ポジ型のフォトレ
ジスト層３０９を、溝部３１８Ａ、３１８Ｂが埋まって
全体がなだらかになるように塗布する。リッジ３１７の
側面の上に形成される部分のフォトレジスト層の傾斜
が、リッジメサの側面の傾斜よりも十分緩くなるよう
に、フォトレジスト層４０９には、粘性の強い、例えば
ＯＦＰＲ８００−１００ｃｐなどが適している。リッジ
上部のＳｉＯ_２膜の膜厚が厚いために、この部分のフォ
トレジスト層の厚さは、他の領域のフォトレジスト層の
厚さに比して薄くなる〔図１０（ａ）〕。特に、第１の
実施の形態や第２の実施の形態の場合と違って、土手部
におけるフォトレジスト層の層厚に比して薄くなる。

【００３２】次に、露光マスクを用いることなく、フォ
トレジスト層３０９の露光を行う。この場合、リッジ３
１７上部の平坦面上のフォトレジスト層３０９の厚さが
土手部におけるフォトレジスト層３０９の層厚に比して
薄いため、リッジ３１７上部の平坦面上のフォトレジス
ト層３０９を完全に除去しても、土手部にはフォトレジ
スト層が残る。また、リッジの側面の上に形成される部
分のフォトレジスト層の傾斜がリッジメサの側面の傾斜
よりも十分緩いので、フォトレジスト層３０９を露光・
現像する際に、リッジ３１７上部の平坦面上のフォトレ
ジスト層だけが完全に除去され、リッジ３１７の側面お
よび溝部３１８Ａ、３１８Ｂにはフォトレジスト層が残
る。このとき、リッジ３１７上部の平坦面上のＳｉＯ_２
膜の膜厚が厚いために、リッジ３１７上部の平坦面上の
ＳｉＯ_２膜と接している部分のフォトレジスト層の上端
と、キャップ層３０６やコンタクト層３０５の上面との
間には、大きな間隔ができる〔図１０（ｂ）〕。次い
で、フォトレジスト層３０９をマスクとしてリッジ３１
７上部の平坦面上のＳｉＯ_２膜をフッ化水素酸により除
去した後に、ＩｎＰキャップ層３０６を塩酸と燐酸との
混合液によりエッチングして、コンタクト層３０５を露
出させる。リッジ３１７上部の平坦面の縁におけるフォ
トレジスト層の上端と、コンタクト層３０５の表面との
間には、大きな段差ができる〔図１０（ｃ）〕。

【００３３】その後、第１の実施の形態と同様に、ウェ
ハ全面に金属層を形成した後、フォトレジスト層３０９
をその上の金属層とともに除去することによってリッジ
３１７上部の平坦面上にｐ側電極を形成し、さらに、パ
ッド電極およびｎ側電極を形成して、本実施の形態の製
造工程を完了する。パッド電極は、第２の実施の形態の
場合と同じ方法で形成してもよい。

【００３４】以上説明したように、本実施の形態の製造
方法は、第１、第２の実施の形態の製造方法と同様に、
リッジ上部の平坦面上のみに、かつ、その全面に渡っ
て、ｐ型電極が形成され、また、リッジの両側には溝部
を挟んで土手部が形成され、土手部からリッジ上部の平
坦面上のｐ側電極まで延びるパッド電極は、リッジの側
面において幅の狭い線状をなしているので、第１、第２
の実施の形態の製造方法と同じ効果を有する。

【００３５】さらに、本実施の形態の製造方法において
は、リッジ３１７上部の平坦面の縁におけるフォトレジ
スト層３０９の上端と、コンタクト層３０５の上表面と
の間には、大きな段差ができる〔図１０（ｃ）〕。その
ため、その後、ウェハ全面に金属層を形成したときに、
リッジ３１７上部の平坦面上の金属層とそれ以外の領域
の金属層との分離が完全となり、次のフォトレジスト層
３０９を除去する工程において、フォトレジスト層３０
９の上の金属層だけが完全に除去され、リッジ３１７上
部の平坦面全面に金属層が残される。したがって、ｐ側
電極は、コンタクト層３０５の表面全面に形成され、ま
た、その外側まで広がることはない。この点において、
本実施の形態の製造方法によって製造される光半導体素
子は、第１、第２の実施の形態の製造方法によって製造
される光半導体素子と比して、より高い信頼性を有する
といえる。

【００３６】また、本実施の形態の製造方法は、フォト
レジスト層３０９をエッチングしてリッジ３１７上部の
平坦面上のＳｉＯ_２膜の表面を露出させる工程〔図１０
（ｂ）〕において、露光マスクを用いないものであるか
ら、目合せが不要であるという特徴を有する。

【００３７】〔第４の実施の形態〕図１１（ａ）〜図１
２（ｂ）は、本発明の第４の実施の形態の製造方法を説
明するための工程順の断面図である。まず、第１の実施
の形態と同様に、（１００）面方位のｎ型ＩｎＰよりな
る半導体基板４０１の上に、ｎ−ＩｎＰよりなるｎ型ク
ラッド層４０２、ＩｎＧａＡｓＰ活性層４０３、ｐ−Ｉ
ｎＰよりなるｐ型クラッド層４０４、ｐ−ＩｎＧａＡｓ
コンタクト層４０５、ノンドープのＩｎＰキャップ層４
０６を、例えばＭＯＣＶＤ法により順次積層した後、そ
の上に、後の工程においてリッジ部となる領域に幅２μ
ｍの紙面前方から後方に向かってストライプ状に延びる
ＳｉＯ_２膜を有し、その両側に幅２０μｍの開口部を持
つＳｉＯ_２マスク層４０７を形成する〔図１１
（ａ）〕。各層の層厚、組成、構造等は、第１の実施の
形態と同様である。次いで、ＳｉＯ_２マスク層４０７を
マスクとしてエッチングすることにより、リッジ部４１
７、リッジ部４１７の左右に溝部４１８Ａ、４１８Ｂ、
ならびに、溝部４１８Ａ、４１８Ｂの外側に、それぞ
れ、土手部４１９Ａ、４１９Ｂを形成する〔図１１
（ｂ）〕。

【００３８】続いて、ＳｉＯ_２マスク層４０７を除去し
た後、全面にＳｉＯ_２膜よりなる絶縁体層４０８を形成
する。その上に、ネガ型のフォトレジスト層を塗布し、
通常のフォトリソグラフィー技術を用いてパターニング
を行い、溝部４１８Ａ、４１８Ｂ内に開口を有するネガ
型のフォトレジスト層４０９Ａを形成する。フォトレジ
スト層４０９Ａの開口は、リッジ４１７上部の平坦面を
内包していさえすれば、溝部４１８Ａ、４１８Ｂ内に広
がっていてもよいので、フォトレジスト層４０９Ａのパ
ターニングの目合せに、精度は要求されない。土手部４
１９Ａ、４１９Ｂから溝部４１８Ａ、４１８Ｂの少なく
とも一部にかけての領域は、フォトレジスト層４０９Ａ
の存在によって、リッジ４１７よりも高くなる〔図１１
（ｃ）〕。

【００３９】次に、ポジ型のフォトレジスト層４０９
を、溝部４１８Ａ、４１８Ｂが埋まって全体がなだらか
になるように塗布する。このとき、土手部４１９Ａ、４
１９Ｂから溝部４１８Ａ、４１８Ｂの少なくとも一部に
かけての領域が、リッジ４１７の領域よりも高くなって
いるので、フォトレジスト層４０９に粘性の強い、例え
ばＯＦＰＲ８００−１００ｃｐなどを用いると、リッジ
４１７の側面の上に形成される部分のフォトレジスト層
は、溝部４１８Ａ、４１８Ｂの底面と平行か、あるい
は、リッジ４１７上部の平坦面の縁から溝部４１８Ａ、
４１８Ｂや土手部４１９Ａ、４１９Ｂに向かうにつれて
高くすることも可能である〔図１２（ａ）〕。次いで、
第３の実施の形態と同様に、露光マスクを用いることな
く、フォトレジスト層４０９の露光を行う。この場合、
リッジ４１７の側面の上に形成される部分のフォトレジ
スト層４０９が溝部４１８Ａ、４１８Ｂの底面にほぼ平
行であるので、リッジ４１７上部の平坦面上のフォトレ
ジスト層を完全に除去して、その部分の絶縁体層４０８
を露出させても、他の領域にはフォトレジスト層が残っ
ている。土手部４１９Ａ、４１９Ｂの上には、ネガ型の
フォトレジスト層４０９Ａが形成されているので、フォ
トレジスト層４０９の露光・現像によって土手部４１９
Ａ、４１９Ｂの絶縁体層４０８が露出することはない。

【００４０】次いで、フォトレジスト層４０９をマスク
としてリッジ４１７上部の平坦面上の絶縁体層４０８を
フッ化水素酸により除去した後に、ＩｎＰキャップ層４
０６を塩酸と燐酸との混合液によりエッチングして、コ
ンタクト層４０５を露出させる。その後、第１の実施の
形態と同様に、ウェハ全面に金属層を形成した後、フォ
トレジスト層４０９をその上の金属層とともに除去する
ことによってｐ側電極を形成し、さらに、パッド電極お
よびｎ側電極を形成して、本実施の形態の製造工程を完
了する。パッド電極は、第２の実施の形態の場合と同じ
にしてもよい。

【００４１】以上説明したように、本実施の形態の製造
方法は、第１、第２の実施の形態の製造方法と同様に、
リッジ上部の平坦面上のみに、かつ、その全面に渡っ
て、ｐ型電極が形成され、また、リッジの両側には溝部
を挟んで土手部が形成され、土手部からリッジ上部の平
坦面上のｐ側電極まで延びるパッド電極は、リッジの側
面において幅の狭い線状をなしているので、第１、第２
の実施の形態の製造方法と同じ効果を有する。

【００４２】さらに、本実施の形態の製造方法は、フォ
トレジスト層４０９を形成する工程〔図１２（ａ）〕に
おいて、リッジ４１７の側面の上に形成される部分のフ
ォトレジスト層を、溝部４１８Ａ、４１８Ｂの底面と平
行か、あるいは、リッジ４１７上部の平坦面の縁から溝
部４１８Ａ、４１８Ｂや土手部４１９Ａ、４１９Ｂに向
かうにつれて高くするものであるから、その後のリッジ
４１７上部の平坦面上のフォトレジスト層を除去する工
程〔図１２（ｂ）〕において、リッジ４１７上部の平坦
面の縁から側面にかけて確実にフォトレジスト層を残す
ことを可能にする。これにより、その後のリッジ上部の
平坦面上の絶縁体層４０８およびキャップ層４０６を除
去した後の全面に金属層を形成する工程に続いて、フォ
トレジスト層４０９をその上の金属層とともに除去する
ことによってｐ側電極を形成する工程において、リッジ
４１７の側面に金属が残存する危険性がなくなる。した
がって、ｐ側電極は、コンタクト層３０５の外側まで広
がることはない。本実施の形態の製造方法は、この点に
おいて歩留まりの向上に寄与するものである。

【００４３】また、本実施の形態の製造方法において
は、キャップ層４０６を省略して、コンタクト層４０５
を露出した後のｐ側電極形成を、第２の実施の形態と同
様の工程を用いて形成してもよい。

【００４４】〔第５の実施の形態〕図１３は、本発明の
第５の実施の形態の製造方法を説明するための工程順の
断面図である。まず、（１００）面方位のキャリア濃度
が３×１０^１８ｃｍ^−３程度のｎ型ＩｎＰよりなる半導
体基板５０１の上に、膜厚１μｍのｎ−ＩｎＰよりなる
ｎ型クラッド層５０２、波長組成１．３μｍの膜厚０．
３μｍのＩｎＧａＡｓＰ活性層５０３、膜厚０．３μｍ
のｉ−ＩｎＰよりなるクラッド層５０４Ａを、例えばＭ
ＯＣＶＤ法により順次成長させる。次いで、その上に、
例えばＣＶＤ法を用いてＳｉＯ_２膜を形成し、通常のフ
ォトグラフィー技術とエッチング技術とを用いてＳｉＯ
_２膜のパターニングを行って、後の工程においてリッジ
部となる領域に幅２〜３μｍのストライプ状の開口を持
つＳｉＯ_２マスク層５０７を形成する〔図１３
（ａ）〕。ＳｉＯ_２マスク層５０７を形成する２つのＳ
ｉＯ_２膜の幅は、２０μｍ程度である。ストライプ状に
開口の延びる方向は、［０１１］方向とする。

【００４５】次に、ＳｉＯ_２マスク層５０７をマスクと
して、ＳｉＯ_２マスク層５０７の開口の内部、および、
ＳｉＯ_２マスク層５０７の外部に、選択的に、膜厚０．
６μｍのｐ−ＩｎＰよりなるｐ型クラッド層５０４Ｂ、
膜厚０．４μｍのｐ−ＩｎＧａＡｓコンタクト層５０
５、膜厚０．２μｍのノンドープのＩｎＰキャップ層５
０６を、再度ＭＯＣＶＤ法にて成長させて、リッジ５１
７および土手部５１９Ａ、５１９Ｂを形成させる〔図１
３（ｂ）〕。リッジ５１７と、土手部５１９Ａ、５１９
Ｂとで挟まれた領域が、それぞれ、溝部５１８Ａ、５１
８Ｂとなる。このとき、リッジ５１７の側面は（１１
１）面となり、平滑な表面を有する。

【００４６】次に、リッジ５１７および土手部５１９
Ａ、５１９Ｂの形成に用いたＳｉＯ_２マスク層５０７を
除去後、第１の実施の形態と同様に、ウェハ全面に絶縁
体層を形成し、さらに、リッジ５１７上部の平坦面を除
いた領域にフォトレジスト層を形成した後に、そのフォ
トレジスト層をマスクとしてリッジ５１７上部の平坦面
のＳｉＯ_２膜を除去する、次いで、リッジ５１７のＩｎ
Ｐキャップ層５０６をエッチングにより除去し、コンタ
クト層５０５を露出させる。その後、ウェハ全面に金属
層を形成した後、リフトオフによりフォトレジスト層５
０９をその上に形成された金属層とともに除去すること
によって、ｐ側電極を形成する。さらに、土手部５１９
Ａ、５１９Ｂの大部分の面積を占める金属層と、リッジ
５１７とその左右の溝部５１８Ａ、５１８Ｂに渡る幅の
狭いストライプ状の金属層からなるパッド電極を形成す
る。最後にｎ側電極を形成して、本実施の形態の製造工
程を完了する〔図１３（ｃ）〕。

【００４７】本実施の形態の製造方法は、リッジが選択
成長にて形成されるという点を除けば、第１の実施の形
態の製造方法と基本的に同じである。したがって、本実
施の形態の製造方法は、第１の実施の形態の製造方法と
同じ効果を有する。

【００４８】さらに、本実施の形態の製造方法において
は、絶縁層をマスクとして選択成長にてリッジ部を形成
するので、リッジ形成中にリッジ側面がダメージを受け
ることなく、散乱損失がないという特徴をも有する。

【００４９】本実施の形態の製造方法は、上述のように
第１の実施の形態の製造方法のうち、リッジ形成技術を
選択エッチング法から選択成長法に変更したものである
が、第２、第３、第４の実施の形態のリッジ形成技術を
選択成長法に変更することによっても、同様の効果を得
ることができる。また、本実施の形態においては、ｐ型
クラッド層から上の構造を選択成長によって形成してい
たが、ｎ型クラッド層および活性層をも含めて選択成長
によって形成するようにしてもよい。

【００５０】以上、本発明をその好適な実施の形態に基
づいて説明したが、本発明の光半導体素子の製造方法
は、上述した実施の形態のみに制限されるものではな
く、本願発明の要旨を変更しない範囲で種々の変化を施
した光半導体素子の製造方法も、本発明の範囲に含まれ
る。例えば、ｐ側電極の材料は、Ａｕに限られるわけで
はなく、コンタクト層との接触抵抗の低いものであれ
ば、いずれでも用い得る。また、実施の形態では、パッ
ド電極のパッド部を土手部上に形成していたが、リッジ
上にパッドを形成するようにしてもよい。この場合に、
土手部上には支持安定用のダミーパッド電極を形成して
もよい。また、リッジ部上の絶縁体層の膜厚を厚くする
ことにより第２の実施の形態以外においてもキャップ層
を形成しないで済ますこともできる。また、絶縁体層や
マスク層として用いたＳｉＯ_２は、ＳｉＯ_２に限られ
ず、窒化ケイ素などの他の絶縁膜も用い得る。活性層
も、ＩｎＧａＡｓＰだけではなく、ＩｎＧａＡｓ、Ａｌ
ＧａＩｎＡｓなども用い得る。また、量子井戸構造に限
らず、バルク構造であってもよい。さらに、本発明の製
造方法は、ＩｎＰ系だけではなく、ＧａＡｓ系などの他
の半導体材料を用いた光半導体素子の製造においても適
用可能である。また、素子を形成する各層の厚さ、組
成、寸法等の値は、実施の形態において使用した値に限
定されないことは言うまでもない。さらに、本発明は、
半導体レーザの製造方法に好適に用いられるが、これに
限定されるものではなく、半導体光スイッチや半導体光
変調器などの光素子およびそれらを集積化した光半導体
集積回路にも適用が可能なものである。

【００５１】

【発明の効果】以上説明したように、本発明による光半
導体素子の製造方法は、リッジ上部の平坦部と溝部との
フォトレジストの膜厚の違いを利用して露光を行うもの
であるので、精度の高いステッパーを用いることなく、
また、露光用マスクの正確な目合せを必要とせずに、フ
ォトレジスト層にリッジ平坦面の外周に一致した開口を
形成することができ、リッジ平坦面のキャップ層やコン
タクト層を精度よくかつ容易に露出させることが可能に
なる。また、このフォトレジスト層を利用してリフトオ
フを行うことにより、あるいは、リッジ側面での金属層
のサイドエッチングを利用することにより、リッジ上部
平坦部の形状に一致した電極層を容易に形成することが
できるので、高精度のフォトリソグラフィー技術を用い
ることなく、オーミックコンタクト電極をコンタクト層
の全面に位置ずれを起こすことなく形成することが可能
になる。

【図面の簡単な説明】

【図１】 本発明の第１の実施の形態の製造方法を説明
するための工程順の断面図の一部。

【図２】 本発明の第１の実施の形態の製造方法を説明
するための、図１の工程に続く工程での工程順の断面
図。

【図３】 本発明の第１の実施の形態の製造方法を説明
するための、図２の工程に続く工程での工程順の断面
図。

【図４】 本発明の第２の実施例の製造方法で製造され
る光半導体素子の平面図。

【図５】 本発明の第２の実施の形態の製造方法を説明
するための工程順の断面図の一部。

【図６】 本発明の第２の実施の形態の製造方法を説明
するための、図５の工程に続く工程での工程順の断面
図。

【図７】 本発明の第２の実施の形態の製造方法を説明
するための、図６の工程に続く工程での工程順の断面
図。

【図８】 本発明の第３の実施例の製造方法で製造され
る光半導体素子の平面図。

【図９】 本発明の第３の実施の形態の製造方法を説明
するための工程順の断面図の一部。

【図１０】 本発明の第３の実施の形態の製造方法を説
明するための、図９の工程に続く工程での工程順の断面
図。

【図１１】 本発明の第４の実施の形態の製造方法を説
明するための工程順の断面図の一部。

【図１２】 本発明の第４の実施の形態の製造方法を説
明するための、図１１の工程に続く工程での工程順の断
面図。

【図１３】 本発明の第５の実施の形態の製造方法を説
明するための工程順の断面図。

【図１４】 従来例の製造方法を説明するための工程順
の断面図の一部。

【図１５】 従来例の製造方法を説明するための、図１
４の工程に続く工程での工程順の断面図。

【図１６】 従来例の半導体レーザの断面図。

【図１７】 従来例の半導体レーザの断面図。

【符号の説明】

１０１、２０１、３０１、４０１、５０１、９０１ 半
導体基板 １０２、２０２、３０２、４０２、５０２、９０２ ｎ
型クラッド層 １０３、２０３、３０３、４０３、５０３ ＩｎＧａＡ
ｓＰ活性層 １０４、２０４、３０４、４０４、５０４、９０４ ｐ
型クラッド層 １０５、２０５、３０５、４０５、５０５、９０５ コ
ンタクト層 １０６、３０６、４０６、５０６ キャップ層 １０８、２０８、３０８、４０８、９０８ 絶縁体層 １１２、２１２、９１２ ｐ側電極 １１３、２１３ パッド電極 １１３Ａ、２１３Ａ 配線部 １１３Ｂ、２１３Ｂ パッド部 １１４、２１４、９１４ ｎ側電極 １１７、２１７、３１７、４１７、５１７ リッジ １１８Ａ、１１８Ｂ、２１８Ａ、２１８Ｂ、３１８Ａ、
３１８Ｂ、４１８Ａ、４１８Ｂ、５１８Ａ、５１８Ｂ
溝部 １１９Ａ、１１９Ｂ、２１９Ａ、２１９Ｂ、３１９Ａ、
３１９Ｂ、４１９Ａ、４１９Ｂ、５１９Ａ、５１９Ｂ
土手部 １０７、２０７、３０７、４０７、５０７、９０７ Ｓ
ｉＯ_２マスク層 １０９、２０９、３０９、４０９、４０９Ａ、９０９
フォトレジスト層 １１０、２１０ 露光マスク １１１、２１１、９１１ 金属層 ２２０、３２０、９２０ フォトレジストマスク ５０４Ａ クラッド層 ９０３ 活性層

フロントページの続き Ｆターム(参考） 4M104 AA04 BB09 CC01 DD34 DD68 GG04 HH14 HH15 5F033 GG02 HH13 QQ41 VV07 XX03 XX07 5F041 AA08 AA36 CA39 CA74 CA85 CA98 CB05 5F073 AA11 AA13 CA12 DA22 DA30 EA23 EA28

Claims (11)

【特許請求の範囲】
1. 【請求項１】 （１）半導体基板上に、最上層部にコン
   タクト層またはキャップ層に覆われたコンタクト層を有
   するストライプ状に隆起したリッジ部を形成する工程
   と、（２）全面に絶縁体層を形成する工程と、（３）全
   面にフォトレジスト層を形成する工程と、（４）前記リ
   ッジ部の平坦面上のフォトレジスト層を露光して除去す
   る工程と、（５）前記フォトレジスト層をマスクとして
   前記リッジ部上部の平坦面上の前記絶縁体層、または、
   前記絶縁体層および前記キャップ層をエッチング除去す
   る工程と、（６）前記リッジ部の前記コンタクト層上に
   電極層を形成する工程と、を有し、前記第（４）の工程
   において、少なくとも前記リッジ部の平坦面周辺のフォ
   トレジスト層がハーフ露光であることを特徴とする光半
   導体素子の製造方法。
2. 【請求項２】 前記第（１）の工程において、前記リッ
   ジ部の両側に溝を隔てた土手部が形成されることを特徴
   とする請求項１に記載の光半導体素子の製造方法。
3. 【請求項３】 前記第（６）の工程において、前記電極
   層が、全面に金属層を形成した後前記フォトレジスト層
   を用いたリフトオフを行うことにより形成されることを
   特徴とする請求項１または２に記載の光半導体素子の製
   造方法。
4. 【請求項４】 前記金属層の膜厚が、前記キャップ層の
   膜厚より薄いことを特徴とする請求項３に記載の光半導
   体素子の製造方法。
5. 【請求項５】 前記第（６）の工程において、前記電極
   層が、全面に金属層を形成し、少なくとも前記リッジ部
   上の金属層を覆うフォトレジストマスクを形成し、ウェ
   ットエッチングを行うことにより形成されることを特徴
   とする請求項１または２に記載の光半導体素子の製造方
   法。
6. 【請求項６】 前記第（５）の工程が、前記リッジ部か
   ら前記溝内に及ぶ開口を有する露光用マスクをマスクと
   して行われることを特徴とする請求項１から５のいずれ
   かに記載の光半導体素子の製造方法。
7. 【請求項７】 前記第（５）の工程が、露光マスクを用
   いずに行われることを特徴とする請求項１から５のいず
   れかに記載の光半導体素子の製造方法。
8. 【請求項８】 前記第（２）の工程の後前記第（３）の
   工程に先立って、前記リッジ部以外の領域をネガ型のフ
   ォトレジスト層によって被覆する工程が付加されること
   を特徴とする請求項７に記載の光半導体素子の製造方
   法。
9. 【請求項９】 前記第（１）の工程において、前記リッ
   ジ部、または、前記リッジ部および前記土手部が選択成
   長法によって形成されることを特徴とする請求項１から
   ８のいずれかに記載の光半導体素子の製造方法。
10. 【請求項１０】 前記第（１）の工程において、半導体
    基板上に形成された積層半導体層に対する誘電体マスク
    を用いたエッチングによって、前記リッジ部と前記土手
    部とが形成され、かつ、前記土手部を形成するための前
    記誘電体マスクの膜厚より前記リッジ部を形成するため
    の前記誘電体マスクの膜厚の方が厚いことを特徴とする
    請求項２から８のいずれかに記載の光半導体素子の製造
    方法。
11. 【請求項１１】 前記第（６）の工程の後、前記土手部
    の少なくとも一方上に、前記電極層と幅狭の配線によっ
    て接続されたパッド電極を形成する工程が付加されるこ
    とを特徴とする請求項２から１０のいずれかに記載の光
    半導体素子の製造方法。