CN117303305A - 一种mems器件封装结构及其制备方法 - Google Patents

一种mems器件封装结构及其制备方法 Download PDF

Info

Publication number
CN117303305A
CN117303305A CN202311608513.6A CN202311608513A CN117303305A CN 117303305 A CN117303305 A CN 117303305A CN 202311608513 A CN202311608513 A CN 202311608513A CN 117303305 A CN117303305 A CN 117303305A
Authority
CN
China
Prior art keywords
layer
silicon
mems
chip
asic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311608513.6A
Other languages
English (en)
Inventor
雷永庆
林友玲
彭瑞钦
舒赟翌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mestar Microelectronics Shenzhen Co ltd
Original Assignee
Mestar Microelectronics Shenzhen Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mestar Microelectronics Shenzhen Co ltd filed Critical Mestar Microelectronics Shenzhen Co ltd
Priority to CN202311608513.6A priority Critical patent/CN117303305A/zh
Publication of CN117303305A publication Critical patent/CN117303305A/zh
Pending legal-status Critical Current

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/02—Microstructural systems; Auxiliary parts of microstructural devices or systems containing distinct electrical or optical devices of particular relevance for their function, e.g. microelectro-mechanical systems [MEMS]
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0006—Interconnects
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B81B7/0058—Packages or encapsulation for protecting against damages due to external chemical or mechanical influences, e.g. shocks or vibrations
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B81B7/007—Interconnections between the MEMS and external electrical signals
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • B81C1/00301—Connecting electric signal lines from the MEMS device with external electrical signal lines, e.g. through vias
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • B81C1/00333—Aspects relating to packaging of MEMS devices, not covered by groups B81C1/00269 - B81C1/00325
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01C—MEASURING DISTANCES, LEVELS OR BEARINGS; SURVEYING; NAVIGATION; GYROSCOPIC INSTRUMENTS; PHOTOGRAMMETRY OR VIDEOGRAMMETRY
    • G01C19/00—Gyroscopes; Turn-sensitive devices using vibrating masses; Turn-sensitive devices without moving masses; Measuring angular rate using gyroscopic effects
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01L—MEASURING FORCE, STRESS, TORQUE, WORK, MECHANICAL POWER, MECHANICAL EFFICIENCY, OR FLUID PRESSURE
    • G01L1/00—Measuring force or stress, in general
    • G01L1/005—Measuring force or stress, in general by electrical means and not provided for in G01L1/06 - G01L1/22
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01P—MEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
    • G01P15/00—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration
    • G01P15/02—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses
    • G01P15/08—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/0072—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks of microelectro-mechanical resonators or networks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/10—Mounting in enclosures
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00—Specific applications of microelectromechanical systems
    • B81B2201/02—Sensors
    • B81B2201/0228—Inertial sensors
    • B81B2201/0235—Accelerometers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00—Specific applications of microelectromechanical systems
    • B81B2201/02—Sensors
    • B81B2201/0228—Inertial sensors
    • B81B2201/0242—Gyroscopes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00—Specific applications of microelectromechanical systems
    • B81B2201/02—Sensors
    • B81B2201/0271—Resonators; ultrasonic resonators
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01P—MEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
    • G01P15/00—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration
    • G01P15/02—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses
    • G01P15/08—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values
    • G01P2015/0862—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values being provided with particular means being integrated into a MEMS accelerometer structure for providing particular additional functionalities to those of a spring mass system

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Toxicology (AREA)
  • General Health & Medical Sciences (AREA)
  • Acoustics & Sound (AREA)
  • Health & Medical Sciences (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Remote Sensing (AREA)
  • Micromachines (AREA)

Abstract

本发明提供一种MEMS器件封装结构及其制备方法，封装结构包括：设置于ASIC芯片正面的硅基框架；硅基框架内有垂直孔结构和凹槽，MEMS芯片放置于凹槽内；导电连接层设置于垂直孔结构内引出ASIC芯片的电连接；重布线层覆盖于MEMS芯片和硅基框架的正面，导电引出层设置于重布线层上，引出MEMS芯片和ASIC芯片的电连接。本发明通过在硅基框架内放置MEMS芯片，以设置重布线层实现MEMS芯片和ASIC芯片的电互连和电信号引出，缩短互连线长度，减小寄生参数，利于高频领域应用；同时通过钝化层对MEMS芯片的二次密封，提高器件真空稳定性；另外，通过在ASIC芯片上设置硅基框架并在硅基框架内设置MEMS芯片的堆叠结构，使整体封装面积不大于ASIC芯片面积，使封装小型化。

Description

一种MEMS器件封装结构及其制备方法
技术领域
本发明属于微机电系统技术领域，特别是涉及一种MEMS器件封装结构及其制备方法。
背景技术
MEMS谐振器是一种MEMS（Micro Electro Mechanical System，微机电系统）器件，由MEMS芯片和ASIC（Application Specific Integrated Circuit，专用集成电路）芯片组成。
MEMS芯片是指微型机械系统芯片，由微小尺寸的机械结构和电子元件集成在一起。在MEMS谐振器中，MEMS芯片通常包括一个微弹性结构，如悬臂梁或薄膜，以及与之相连的电极。当施加电压或电场时，微弹性结构会产生机械振动，形成谐振。
ASIC芯片是指专门设计和制造的应用特定集成电路芯片。在MEMS谐振器中，ASIC芯片用于控制和驱动MEMS芯片的振动。ASIC芯片通常包含一个振荡电路，用于提供谐振频率的稳定和精确控制。通过将MEMS芯片和ASIC芯片组合在一起，MEMS谐振器可以实现高度集成化和稳定的振荡功能，在许多应用领域中被广泛使用，如无线通信、传感器、时钟等。
对于MEMS谐振器来说，小型化是指将设备或器件的尺寸缩小至更小的尺寸。在MEMS谐振器中，小型化是一项重要的发展趋势。通过使用微纳加工技术和先进的材料，可以将MEMS谐振器的尺寸缩小到微米或纳米级别。小型化可以带来多重好处，包括更高的集成度、更低的功耗、更快的响应速度和更广泛的应用领域。小型化的MEMS谐振器在无线通信中可以用于频率选择、滤波和时钟源等功能。在传感器领域，小型化的MEMS谐振器可以用于惯性传感器、压力传感器、加速度计等应用。此外，小型化的MEMS谐振器还可以用于医疗设备、消费电子产品和汽车电子等领域。
现有技术中，主要通过导线键合的方式实现ASIC芯片和MEMS芯片之间的电互连，通常需要留有用于导线键合的空间，且需要对ASIC芯片和MEMS芯片的电连接进行分别引出，因此封装结构通常大于ASIC芯片的面积，难以实现封装尺寸的小型化；同时导线键合的互连方式导致连接线过长，产生的寄生器件影响较大，限制了MEMS谐振器在高频器件中的使用；另外由于通过引线键合的方式进行电互连，导致MEMS结构的真空度无法得到保证，容易影响器件的性能可靠性。
应该注意，上面对技术背景的介绍只是为了方便对本申请的技术方案进行清楚、完整的说明，并方便本领域技术人员的理解而阐述的，不能仅仅因为这些方案在本申请的背景技术部分进行了阐述而认为上述技术方案为本领域技术人员所公知。
发明内容
鉴于以上现有技术的缺点，本发明的目的在于提供一种MEMS器件封装结构及其制备方法，用于解决现有技术中MEMS器件封装结构的寄生参数大、封装面积大的问题。
为实现上述目的，本发明提供一种MEMS器件封装结构，所述MEMS器件封装结构包括：ASIC芯片、导电连接层、硅基框架、MEMS芯片、重布线层和导电引出层；
所述ASIC芯片包括相对设置的正面和背面，所述ASIC芯片包括ASIC导电连接部和第一钝化层，所述ASIC导电连接部设置于所述ASIC芯片的正面，所述第一钝化层包裹所述ASIC导电连接部未进行电连接的部分；所述硅基框架包括相对设置的正面和背面，所述硅基框架的背面设置于所述第一钝化层上；
所述MEMS芯片包括相对设置的正面和背面，所述MEMS芯片包括MEMS导电连接部，所述MEMS导电连接部设置于所述MEMS芯片的正面，所述硅基框架内设置有垂直孔结构和凹槽，所述MEMS芯片的背面放置于所述硅基框架的凹槽内；所述导电连接层设置于所述垂直孔结构内，所述垂直孔结构使下方的所述ASIC导电连接部显露，所述导电连接层与显露出的所述ASIC导电连接部相连以使所述ASIC芯片的电连接通过所述ASIC导电连接部和所述导电连接层引出至所述硅基框架表面；
所述重布线层包括线路层和介质层，所述重布线层覆盖于所述MEMS芯片的正面和所述硅基框架的正面，所述重布线层的线路层与所述导电连接层、所述MEMS导电连接部均形成有效电连接以使所述ASIC芯片和所述MEMS芯片的电连接引出至所述重布线层表面；
所述导电引出层设置于所述重布线层上，所述导电引出层与所述重布线层的线路层形成有效电连接以使所述MEMS芯片和所述ASIC芯片的电信号引出至所述MEMS器件封装结构的表面。
可选地，所述MEMS器件封装结构还包括第二钝化层，所述第二钝化层填充于所述MEMS芯片与所述硅基框架之间、所述垂直孔结构的侧面与所述导电连接层之间、所述导电连接层和所述硅基框架表面之间的空隙及所述硅基框架、所述MEMS芯片显露出的表面。
可选地，所述导电连接层填充整个所述垂直孔结构；或所述导电连接层仅覆盖所述垂直孔结构的内壁表面，形成以所述导电连接层为壁面的通孔结构，所述通孔结构与所述重布线层接触的表面被所述重布线层的介质层密封。
可选地，所述导电连接层仅覆盖所述垂直孔结构的内壁表面时，仅在所述通孔结构与所述重布线层接触的表面设置所述重布线层的介质层，所述通孔结构的内部为真空状态；或所述通孔结构被所述重布线层的介质层填满。
可选地，所述硅基框架内的所述凹槽为贯通所述硅基框架的通槽或未贯通所述硅基框架的盲槽。
可选地，所述MEMS芯片的背面设置有绝缘胶层，所述MEMS芯片通过所述绝缘胶层固定在所述硅基框架的所述凹槽内。
可选地，所述导电引出层包括基底金属层和焊球，所述焊球通过所述基底金属层与所述重布线层的线路层形成有效电连接以使所述MEMS芯片和所述ASIC芯片的电信号引出至所述MEMS器件封装结构的表面。
本发明还提供一种MEMS器件封装结构的制备方法，所述制备方法用于制备上述任意一种MEMS器件封装结构，所述制备方法包括：
设置一硅基框架，所述硅基框架包括相对设置的正面和背面，所述硅基框架包括垂直孔结构和凹槽，所述垂直孔结构贯穿所述硅基框架；
于所述硅基框架的背面设置ASIC芯片，所述ASIC芯片包括相对设置的正面和背面，所述ASIC芯片的正面设置有ASIC导电连接部和包裹所述ASIC导电连接部的第一钝化层；所述ASIC芯片的正面的所述第一钝化层与所述硅基框架的背面连接；
于所述硅基框架的凹槽内设置MEMS芯片，所述MEMS芯片包括相对设置的正面和背面，所述MEMS芯片的背面设置于所述凹槽内，所述MEMS芯片的正面设置MEMS导电连接部；
去除所述垂直孔结构下方的所述第一钝化层以显露出所述ASIC导电连接部；
于所述垂直孔结构内设置导电连接层，使所述导电连接层与所述ASIC导电连接部之间形成有效电连接，所述导电连接层将所述ASIC芯片的电连接通过所述ASIC导电连接部引出至所述硅基框架的表面；
于所述MEMS芯片的正面设置重布线层，所述重布线层覆盖所述MEMS芯片的正面和所述硅基框架的正面，所述重布线层包括线路层和介质层，于所述重布线层的表面设置开口，所述开口显露出所述线路层，所述重布线层的线路层与所述MEMS导电连接部、所述导电连接层均形成有效电连接使所述MEMS芯片和所述ASIC芯片的电连接通过线路层引出至所述重布线层表面的所述开口；
于所述开口内设置基底金属层，于所述基底金属层上设置焊球，所述基底金属层与所述焊球组成导电引出层，所述导电引出层将所述MEMS芯片和所述ASIC芯片的电连接引出至所述MEMS器件封装结构的表面。
可选地，所述硅基框架的制备方法包括：提供一硅片，所述硅片包括相对设置的第一表面和第二表面；于所述硅片的第一表面设置垂直孔结构和凹槽；对所述硅片的第二表面进行减薄至所述垂直孔结构贯穿所述硅片，至此得到硅基框架，所述硅片的第一表面为所述硅基框架的正面，所述硅片的第二表面为所述硅基框架的背面。
可选地，于所述垂直孔结构内设置导电连接层前，于所述硅基框架和所述MEMS芯片显露出的表面设置第二钝化层，所述第二钝化层覆盖所述垂直孔结构的侧壁并填充于所述MEMS芯片和所述硅基框架之间的空隙，去除所述MEMS导电连接部上方的所述第二钝化层和所述垂直孔结构底部的所述第二钝化层以显露出所述MEMS导电连接部和所述ASIC导电连接部。
如上，本发明的MEMS器件封装结构及其制备方法，具有以下有益效果：
本发明通过在硅基框架内放置MEMS芯片，以设置重布线层实现MEMS芯片和ASIC芯片的电互连和电信号引出，缩短互连线长度，减小寄生参数，利于高频领域应用；
本发明通过钝化层对MEMS芯片的二次密封提高器件真空的稳定性，避免受到外界环境影响MEMS芯片的内部结构，从而提高了MEMS器件封装结构得到性能稳定性和使用寿命；
本发明通过在ASIC芯片上设置硅基框架并在硅基框架内设置MEMS芯片的堆叠结构，使整体封装面积不大于ASIC芯片面积，使封装小型化。
附图说明
图1显示为本发明实施例一中MEMS器件封装结构的示意图。
图2显示为本发明实施例二MEMS器件封装结构的制备方法中步骤1可选示例中设置垂直孔结构和凹槽的结构示意图。
图3显示为本发明实施例二MEMS器件封装结构的制备方法中步骤1可选示例中减薄硅片的结构示意图。
图4显示为本发明实施例二MEMS器件封装结构的制备方法中步骤2中设置ASIC芯片的结构示意图。
图5显示为本发明实施例二MEMS器件封装结构的制备方法中步骤3中设置MEMS芯片的结构示意图。
图6显示为本发明实施例二MEMS器件封装结构的制备方法中步骤4中显露ASIC导电连接部的结构示意图。
图7显示为本发明实施例二MEMS器件封装结构的制备方法中步骤5中设置导电连接层的结构示意图。
图8显示为本发明实施例二MEMS器件封装结构的制备方法中步骤6中设置重布线层的结构示意图。
图9显示为本发明实施例二MEMS器件封装结构的制备方法中步骤7中设置导电引出层的结构示意图。
元件标号说明
1、ASIC芯片；21、ASIC导电连接部；22、第一钝化层；3、硅基框架；31、导电连接层；32、垂直孔结构；33、凹槽；34、通孔结构；35、第二钝化层；36、硅片；4、MEMS芯片；41、绝缘胶层；42、MEMS导电连接部；5、重布线层；51、线路层；52、介质层；53、开口；6、导电引出层；61、基底金属层；62、焊球。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
如在详述本发明实施例时，为便于说明，表示装置结构的示意图会不依一般比例作局部放大，而且示意图只是示例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
为了方便描述，此处可能使用诸如“之下”、“下方”、“低于”、“下面”、“上方”、“上”等的空间关系词语来描述附图中所示的一个元件或特征与其他元件或特征的关系。将理解到，这些空间关系词语意图包含使用中或操作中的器件的、除了附图中描绘的方向之外的其他方向。
在本申请的上下文中，所描述的第一特征在第二特征“之上”的结构可以包括第一和第二特征形成直接接触的实施例，也可以包括另外的特征形成在第一和第二特征之间的实施例，这样第一和第二特征可能不是直接接触。
需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
实施例一：
如图1所示，本发明提供一种MEMS器件封装结构，所述MEMS器件封装结构包括：ASIC芯片1、导电连接层31、硅基框架3、MEMS芯片4、重布线层5和导电引出层6；
所述ASIC芯片1包括相对设置的正面和背面，所述ASIC芯片1包括ASIC导电连接部21和第一钝化层22，所述ASIC导电连接部21设置于所述ASIC芯片1的正面，所述第一钝化层22包裹所述ASIC导电连接部21未进行电连接的部分；所述硅基框架3包括相对设置的正面和背面，所述硅基框架3的背面设置于所述第一钝化层22上；
所述MEMS芯片4包括相对设置的正面和背面，所述MEMS芯片4包括MEMS导电连接部42，所述MEMS导电连接部42设置于所述MEMS芯片4的正面，所述硅基框架3内设置有垂直孔结构32和凹槽33，所述MEMS芯片4的背面放置于所述硅基框架3的凹槽33内；所述导电连接层31设置于所述垂直孔结构32内，所述垂直孔结构32使下方的所述ASIC导电连接部21显露，所述导电连接层31与显露出的所述ASIC导电连接部21相连以使所述ASIC芯片1的电连接通过所述ASIC导电连接部21和所述导电连接层31引出至所述硅基框架3表面；
所述重布线层5包括线路层51和介质层52，所述重布线层5覆盖于所述MEMS芯片4的正面和所述硅基框架3的正面，所述重布线层5的线路层51与所述导电连接层31、所述MEMS导电连接部42均形成有效电连接以使所述ASIC芯片1和所述MEMS芯片4的电连接引出至所述重布线层5表面；
所述导电引出层6设置于所述重布线层5上，所述导电引出层6与所述重布线层5的线路层51形成有效电连接以使所述MEMS芯片4和所述ASIC芯片1的电信号引出至所述MEMS器件封装结构的表面。
本发明通过将MEMS芯片4设置于硅基框架3内，通过硅基框架3将ASIC芯片1的电连接引出至硅基框架3表面，从而可以利用硅基框架3上的重布线层5同时将MEMS芯片4和ASIC芯片1之间进行电互连并将其电连接引出至封装结构的表面，降低了ASIC芯片1与MEMS芯片4之间互连需要的工艺复杂度和工艺成本；同时与现有技术中导线键合等互连方式相比，大大降低了互连线的长度，减小了互连线产生的寄生元件的参数影响；另外由于整体封装结构以ASIC芯片1为基底进行向上堆叠，整体封装结构的基面面积小于ASIC芯片1的基面面积，从而实现了封装结构的小型化，替换导线键合的方式也进一步节省了导线键合所需要的较大空间。
在一个实施例中，所述MEMS芯片4可以为MEMS谐振器、MEMS加速度计、MEMS陀螺仪等MEMS器件芯片。
在一个实施例中，所述MEMS芯片4可以在通用的半导体材料上制备形成，所述半导体材料可以为硅、锗、碳等第IV族材料，磷化镓、磷化铝镓等III-V化合物，氮化硅、氧化硅、碳化铝、氮化铝和/或氧化铝等III、IV、V或VI材料组合，硅化镍、硅化钴、碳化钨或硅化铂锗等金属硅化物、锗化物和碳化物，磷、砷、锑、硼或铝掺杂的硅、锗、碳或器组合的掺杂变体，或以上任意一种以上的组合。
在一个实施例中，所述MEMS芯片4可以在绝缘体上通过光刻、蚀刻、沉积和/或掺杂等技术得到。具体地，所述绝缘体可以为SOI（绝缘体上硅）衬底。
在一个实施例中，所述ASIC芯片1内包括用于驱动、感测等的控制电路和信号处理电路等电路。
在一个实施例中，第一钝化层22的材料为氧化硅，用于使ASIC导电连接部21不进行电连接的部分与外界电绝缘，同时保护MEMS芯片4底部密封。
在一个实施例中，所述MEMS器件封装结构还包括第二钝化层35，所述第二钝化层35填充于所述MEMS芯片4与所述硅基框架3之间、所述垂直孔结构32的侧面与所述导电连接层31之间、所述导电连接层31和所述硅基框架3表面之间的空隙及所述硅基框架3、所述MEMS芯片4显露出的表面。
在一个实施例中，第二钝化层35的材料为氧化硅，用于使导电连接层31和MEMS导电连接部42不进行电连接的部分与外界电绝缘，同时保护MEMS芯片4侧面密封以形成对MEMS器件的第二次密封。
本发明通过设置第二钝化层35填充MEMS芯片4与硅基框架3之间的空隙，硅基框架3的底部也设置了第一钝化层22，从而对MEMS芯片4的侧面和底面均进行了隔绝空气的二次密封设置，提高了MEMS芯片4的真空稳定性，避免受到外界环境影响MEMS芯片4的内部结构，从而提高了MEMS器件封装结构得到性能稳定性和使用寿命。
在一个实施例中，所述导电连接层31填充整个所述垂直孔结构32；或所述导电连接层31仅覆盖所述垂直孔结构32的内壁表面，形成以所述导电连接层31为壁面的通孔结构34，所述通孔结构34与所述重布线层5接触的表面被所述重布线层5的介质层52密封。
在一个实施例中，所述导电连接层31仅覆盖所述垂直孔结构32的内壁表面时，仅在所述通孔结构34与所述重布线层5接触的表面设置所述重布线层5的介质层52，所述通孔结构34的内部为真空状态；或所述通孔结构34被所述重布线层5的介质层52填满。
在一个实施例中，所述硅基框架3内的所述凹槽33为贯通所述硅基框架3的通槽或未贯通所述硅基框架3的盲槽。
在一个实施例中，所述MEMS芯片4的背面设置有绝缘胶层41，所述MEMS芯片4通过所述绝缘胶层41固定在所述硅基框架3的所述凹槽33内。
在一个实施例中，所述导电引出层6包括基底金属层61和焊球62，所述焊球62通过所述基底金属层61与所述重布线层5的线路层51形成有效电连接以使所述MEMS芯片4和所述ASIC芯片1的电信号引出至所述MEMS器件封装结构的表面。
实施例二：
如图2-图9所示，本发明还提供一种MEMS器件封装结构的制备方法，所述制备方法用于制备上述实施例一中任意一种所述的MEMS器件封装结构，所述制备方法包括：
步骤1：设置一硅基框架，所述硅基框架包括相对设置的正面和背面，所述硅基框架包括垂直孔结构和凹槽，所述垂直孔结构贯穿所述硅基框架；
步骤2：于所述硅基框架的背面设置ASIC芯片，所述ASIC芯片包括相对设置的正面和背面，所述ASIC芯片的正面设置有ASIC导电连接部和包裹所述ASIC导电连接部的第一钝化层；所述ASIC芯片的正面的所述第一钝化层与所述硅基框架的背面连接；
步骤3：于所述硅基框架的凹槽内设置MEMS芯片，所述MEMS芯片包括相对设置的正面和背面，所述MEMS芯片的背面设置于所述凹槽内，所述MEMS芯片的正面设置有MEMS导电连接部；
步骤4：去除所述垂直孔结构下方的所述第一钝化层以显露出所述ASIC导电连接部；
步骤5：于所述垂直孔结构内设置导电连接层，使所述导电连接层与所述ASIC导电连接部之间形成有效电连接，所述导电连接层将所述ASIC芯片的电连接通过所述ASIC导电连接部引出至所述硅基框架的表面；
步骤6：于所述MEMS芯片的正面设置重布线层，所述重布线层覆盖所述MEMS芯片的正面和所述硅基框架的正面，所述重布线层包括线路层和介质层，于所述重布线层的表面设置开口，所述开口显露出所述线路层，所述重布线层的线路层与所述MEMS导电连接部、所述导电连接层均形成有效电连接使所述MEMS芯片和所述ASIC芯片的电连接通过线路层引出至所述重布线层表面的所述开口；
步骤7：于所述开口内设置基底金属层，于所述基底金属层上设置焊球，所述基底金属层与所述焊球组成导电引出层，所述导电引出层将所述MEMS芯片和所述ASIC芯片的电连接引出至所述MEMS器件封装结构的表面。
下面将结合附图详细说明本发明的MEMS器件封装结构的制备方法，其中，需要说明的是，上述顺序并不严格代表本发明所保护的MEMS器件封装结构的制备方法顺序，本领域技术人员可以依据实际制备步骤进行改变。
首先，如图2-图3所示，进行步骤1，设置一硅基框架3，所述硅基框架3包括相对设置的正面和背面，所述硅基框架3包括垂直孔结构32和凹槽33，所述垂直孔结构32贯穿所述硅基框架3。
在一个实施例中，所述硅基框架3的制备方法包括：如图2所示，提供一硅片36，所述硅片36包括相对设置的第一表面和第二表面；于所述硅片36的第一表面设置垂直孔结构32和凹槽33；如图3所示，对所述硅片36的第二表面进行减薄至所述垂直孔结构32贯穿所述硅片36，至此得到硅基框架3，所述硅片36的第一表面为所述硅基框架3的正面，所述硅片36的第二表面为所述硅基框架3的背面。
在一个实施例中，所述硅片36为单晶硅片36。
在一个实施例中，通过DRIE（Deep Reactive Ion Etching，深反应离子蚀刻）设置垂直孔结构32和凹槽33。
在一个实施例中，对所述硅片36的第二表面的减薄通过研磨进行。
在一个实施例中，对所述硅片36的第一表面也进行研磨减薄。
在一个实施例中，所述硅片36的第一表面设置的所述凹槽33的深度小于所示垂直孔结构32的深度，使减薄所述硅片36至所述垂直孔结构32贯穿所述硅片36时，所述凹槽33仍为未贯穿所述硅片36的盲槽。
在一个实施例中，如图3所示，所述硅片36的第一表面设置的所述凹槽33的深度大于等于所示垂直孔结构32的深度，使减薄所述硅片36至所述垂直孔结构32贯穿所述硅片36时，所述凹槽33为贯穿所述硅片36的通槽。
优选地，设置所述凹槽33为通槽，无需对凹槽33的深度进行严格控制，工艺复杂度较低。
然后，如图4所示，进行步骤2，于所述硅基框架3的背面设置ASIC芯片1，所述ASIC芯片1包括相对设置的正面和背面，所述ASIC芯片1的正面设置有ASIC导电连接部21和包裹所述ASIC导电连接部21的第一钝化层22；所述ASIC芯片1的正面的所述第一钝化层22与所述硅基框架3的背面连接。
在一个实施例中，硅基框架3的背面和ASIC芯片1的正面通过Fusion bonding（熔融键合）进行工艺键合。
接着，如图5所示，进行步骤3，于所述硅基框架3的凹槽33内设置MEMS芯片4，所述MEMS芯片4包括相对设置的正面和背面，所述MEMS芯片4的背面设置于所述凹槽33内，所述MEMS芯片4的正面设置MEMS导电连接部42。
在一个实施例中，于所述MEMS芯片4的背面设置绝缘胶层41，通过所述绝缘胶层41将所述MEMS芯片4固定在所述硅基框架3的所述凹槽33内。
然后，如图6所示，进行步骤4，去除所述垂直孔结构32下方的所述第一钝化层22以显露出所述ASIC导电连接部21。
接着，如图7所示，进行步骤5，于所述垂直孔结构32内设置导电连接层31，使所述导电连接层31与所述ASIC导电连接部21之间形成有效电连接，所述导电连接层31将所述ASIC芯片1的电连接通过所述ASIC导电连接部21引出至所述硅基框架3的表面。
在一个实施例中，如图6所示，于所述垂直孔结构32内设置导电连接层31前，于所述硅基框架3和所述MEMS芯片4显露出的表面设置第二钝化层35，所述第二钝化层35覆盖所述垂直孔结构32的侧壁并填充于所述MEMS芯片4和所述硅基框架3之间的空隙，去除所述MEMS导电连接部42上方的所述第二钝化层35和所述垂直孔结构32底部的所述第二钝化层35以显露出所述MEMS导电连接部42和所述ASIC导电连接部21。
本发明通过设置第一钝化层22在MEMS芯片4底部，配合第二钝化层35设置于MEMS芯片4侧面，对MEMS芯片4进行了二次密封，避免受到外界影响，有利于提高MEMS芯片4的真空稳定性，以保证MEMS结构的性能可靠性和使用寿命。
在一个实施例中，所述第二钝化层35可以在去除垂直孔结构32下方的第一钝化层22前设置，去除第一钝化层22时同时也去除覆盖ASIC导电连接部21的第二钝化层35。
在一个实施例中，所述第二钝化层35可以在去除垂直孔结构32下方的第一钝化层22后设置，设置第二钝化层35后在对覆盖ASIC导电连接部21的第二钝化层35进行图形化以显露出ASIC导电连接部21。
在一个实施例中，第二钝化层35通过CVD（Chemical Vipor Deposition，化学气相沉积）进行沉积。
然后，如图8所示，进行步骤6，于所述MEMS芯片4的正面设置重布线层5，所述重布线层5覆盖所述MEMS芯片4的正面和所述硅基框架3的正面，所述重布线层5包括线路层51和介质层52，于所述重布线层5的表面设置开口53，所述开口53显露出所述线路层51，所述重布线层5的线路层51与所述MEMS导电连接部42、所述导电连接层31均形成有效电连接使所述MEMS芯片4和所述ASIC芯片1的电连接通过线路层51引出至所述重布线层5表面的所述开口53。
本发明通过在ASIC芯片1上设置硅基框架3，利用硅基框架3将ASIC芯片1的电连接引出，同时用于放置MEMS芯片4，从而可以在硅基框架3上设置重布线层5以同时对MEMS芯片4和SIC芯片进行电互连和电引出，降低互连线长度，减小寄生参数的影响，同时节省互连线需要的空间；另外通过ASIC芯片1为基底进行结构堆叠，使封装结构整体的基底面积由ASIC芯片1决定，实现封装结构的小型化。
在一个实施例中，所述导电连接层31填充整个所述垂直孔结构32；或所述导电连接层31仅覆盖所述垂直孔结构32的内壁表面，形成以所述导电连接层31为壁面的通孔结构34，所述通孔结构34与所述重布线层5接触的表面被所述重布线层5的介质层52密封。
在一个实施例中，所述导电连接层31仅覆盖所述垂直孔结构32的内壁表面时，仅在所述通孔结构34与所述重布线层5接触的表面设置所述重布线层5的介质层52，如图9所示，所述通孔结构34的内部为真空状态；或所述通孔结构34被所述重布线层5的介质层52填满。
在一个实施例中，所述重布线层5的线路层51的材料为铝或金。
最后，如图9所示，进行步骤7，于所述开口53内设置基底金属层61（UBM，UnderBump Metallization），于所述基底金属层61上设置焊球62，所述基底金属层61与所述焊球62组成导电引出层6，所述导电引出层6将所述MEMS芯片4和所述ASIC芯片1的电连接引出至所述MEMS器件封装结构的表面。
综上，本发明的MEMS器件封装结构及其制备方法，可以通过在硅基框架内放置MEMS芯片，以设置重布线层实现MEMS芯片和ASIC芯片的电互连和电信号引出，缩短互连线长度，减小寄生参数，利于高频领域应用；同时通过钝化层对MEMS芯片的密封提高器件真空稳定性；另外，通过在ASIC芯片上设置硅基框架并在硅基框架内设置MEMS芯片的堆叠结构，使整体封装面积不大于ASIC芯片面积，使封装小型化。
所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (10)

1.一种MEMS器件封装结构，其特征在于，所述MEMS器件封装结构包括：ASIC芯片、导电连接层、硅基框架、MEMS芯片、重布线层和导电引出层；
所述ASIC芯片包括相对设置的正面和背面，所述ASIC芯片包括ASIC导电连接部和第一钝化层，所述ASIC导电连接部设置于所述ASIC芯片的正面，所述第一钝化层包裹所述ASIC导电连接部未进行电连接的部分；所述硅基框架包括相对设置的正面和背面，所述硅基框架的背面设置于所述第一钝化层上；
所述MEMS芯片包括相对设置的正面和背面，所述MEMS芯片包括MEMS导电连接部，所述MEMS导电连接部设置于所述MEMS芯片的正面，所述硅基框架内设置有垂直孔结构和凹槽，所述MEMS芯片的背面放置于所述硅基框架的凹槽内；所述导电连接层设置于所述垂直孔结构内，所述垂直孔结构使下方的所述ASIC导电连接部显露，所述导电连接层与显露出的所述ASIC导电连接部相连以使所述ASIC芯片的电连接通过所述ASIC导电连接部和所述导电连接层引出至所述硅基框架表面；
所述重布线层包括线路层和介质层，所述重布线层覆盖于所述MEMS芯片的正面和所述硅基框架的正面，所述重布线层的线路层与所述导电连接层、所述MEMS导电连接部均形成有效电连接以使所述ASIC芯片和所述MEMS芯片的电连接引出至所述重布线层表面；
所述导电引出层设置于所述重布线层上，所述导电引出层与所述重布线层的线路层形成有效电连接以使所述MEMS芯片和所述ASIC芯片的电信号引出至所述MEMS器件封装结构的表面。
2.根据权利要求1所述的MEMS器件封装结构，其特征在于，所述MEMS器件封装结构还包括第二钝化层，所述第二钝化层填充于所述MEMS芯片与所述硅基框架之间、所述垂直孔结构的侧面与所述导电连接层之间、所述导电连接层和所述硅基框架表面之间的空隙及所述硅基框架、所述MEMS芯片显露出的表面。
3.根据权利要求1所述的MEMS器件封装结构，其特征在于，所述导电连接层填充整个所述垂直孔结构；或所述导电连接层仅覆盖所述垂直孔结构的内壁表面，形成以所述导电连接层为壁面的通孔结构，所述通孔结构与所述重布线层接触的表面被所述重布线层的介质层密封。
4.根据权利要求3所述的MEMS器件封装结构，其特征在于，所述导电连接层仅覆盖所述垂直孔结构的内壁表面时，仅在所述通孔结构与所述重布线层接触的表面设置所述重布线层的介质层，所述通孔结构的内部为真空状态；或所述通孔结构被所述重布线层的介质层填满。
5.根据权利要求1所述的MEMS器件封装结构，其特征在于，所述硅基框架内的所述凹槽为贯通所述硅基框架的通槽或未贯通所述硅基框架的盲槽。
6.根据权利要求1所述的MEMS器件封装结构，其特征在于，所述MEMS芯片的背面设置有绝缘胶层，所述MEMS芯片通过所述绝缘胶层固定在所述硅基框架的所述凹槽内。
7.根据权利要求1所述的MEMS器件封装结构，其特征在于，所述导电引出层包括基底金属层和焊球，所述焊球通过所述基底金属层与所述重布线层的线路层形成有效电连接以使所述MEMS芯片和所述ASIC芯片的电信号引出至所述MEMS器件封装结构的表面。
8.一种MEMS器件封装结构的制备方法，其特征在于，所述制备方法用于制备权利要求1-7中任意一项所述的MEMS器件封装结构，所述制备方法包括：
设置一硅基框架，所述硅基框架包括相对设置的正面和背面，所述硅基框架包括垂直孔结构和凹槽，所述垂直孔结构贯穿所述硅基框架；
于所述硅基框架的背面设置ASIC芯片，所述ASIC芯片包括相对设置的正面和背面，所述ASIC芯片的正面设置有ASIC导电连接部和包裹所述ASIC导电连接部的第一钝化层；所述ASIC芯片的正面的所述第一钝化层与所述硅基框架的背面连接；
于所述硅基框架的凹槽内设置MEMS芯片，所述MEMS芯片包括相对设置的正面和背面，所述MEMS芯片的背面设置于所述凹槽内，所述MEMS芯片的正面设置有MEMS导电连接部；
去除所述垂直孔结构下方的所述第一钝化层以显露出所述ASIC导电连接部；
于所述垂直孔结构内设置导电连接层，使所述导电连接层与所述ASIC导电连接部之间形成有效电连接，所述导电连接层将所述ASIC芯片的电连接通过所述ASIC导电连接部引出至所述硅基框架的表面；
于所述MEMS芯片的正面设置重布线层，所述重布线层覆盖所述MEMS芯片的正面和所述硅基框架的正面，所述重布线层包括线路层和介质层，于所述重布线层的表面设置开口，所述开口显露出所述线路层，所述重布线层的线路层与所述MEMS导电连接部、所述导电连接层均形成有效电连接使所述MEMS芯片和所述ASIC芯片的电连接通过线路层引出至所述重布线层表面的所述开口；
于所述开口内设置基底金属层，于所述基底金属层上设置焊球，所述基底金属层与所述焊球组成导电引出层，所述导电引出层将所述MEMS芯片和所述ASIC芯片的电连接引出至所述MEMS器件封装结构的表面。
9.根据权利要求8所述的MEMS器件封装结构的制备方法，其特征在于，所述硅基框架的制备方法包括：提供一硅片，所述硅片包括相对设置的第一表面和第二表面；于所述硅片的第一表面设置垂直孔结构和凹槽；对所述硅片的第二表面进行减薄至所述垂直孔结构贯穿所述硅片，至此得到硅基框架，所述硅片的第一表面为所述硅基框架的正面，所述硅片的第二表面为所述硅基框架的背面。
10.根据权利要求8所述的MEMS器件封装结构的制备方法，其特征在于，于所述垂直孔结构内设置导电连接层前，于所述硅基框架和所述MEMS芯片显露出的表面设置第二钝化层，所述第二钝化层覆盖所述垂直孔结构的侧壁并填充于所述MEMS芯片和所述硅基框架之间的空隙，去除所述MEMS导电连接部上方的所述第二钝化层和所述垂直孔结构底部的所述第二钝化层以显露出所述MEMS导电连接部和所述ASIC导电连接部。
CN202311608513.6A 2023-11-29 2023-11-29 一种mems器件封装结构及其制备方法 Pending CN117303305A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311608513.6A CN117303305A (zh) 2023-11-29 2023-11-29 一种mems器件封装结构及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311608513.6A CN117303305A (zh) 2023-11-29 2023-11-29 一种mems器件封装结构及其制备方法

Publications (1)

Publication Number Publication Date
CN117303305A true CN117303305A (zh) 2023-12-29

Family

ID=89274048

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311608513.6A Pending CN117303305A (zh) 2023-11-29 2023-11-29 一种mems器件封装结构及其制备方法

Country Status (1)

Country Link
CN (1) CN117303305A (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101409266A (zh) * 2007-10-12 2009-04-15 台湾积体电路制造股份有限公司 封装结构
CN103213936A (zh) * 2012-01-18 2013-07-24 水木智芯科技（北京）有限公司 圆片级mems惯性器件tsv堆叠封装结构
CN103552980A (zh) * 2013-11-15 2014-02-05 安徽北方芯动联科微系统技术有限公司 Mems芯片圆片级封装方法及其单片超小型mems芯片
CN105236346A (zh) * 2015-11-13 2016-01-13 华天科技（昆山）电子有限公司 Mems芯片封装结构及其制作方法
CN105575913A (zh) * 2016-02-23 2016-05-11 华天科技（昆山）电子有限公司 埋入硅基板扇出型3d封装结构
CN107176586A (zh) * 2017-07-06 2017-09-19 苏州晶方半导体科技股份有限公司 一种mems芯片与asic的封装结构及封装方法
CN115241179A (zh) * 2022-08-03 2022-10-25 麦斯塔微电子(深圳)有限公司 芯片封装结构
CN115557461A (zh) * 2022-09-06 2023-01-03 麦斯塔微电子(深圳)有限公司 一种微机电系统封装结构

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101409266A (zh) * 2007-10-12 2009-04-15 台湾积体电路制造股份有限公司 封装结构
CN103213936A (zh) * 2012-01-18 2013-07-24 水木智芯科技（北京）有限公司 圆片级mems惯性器件tsv堆叠封装结构
CN103552980A (zh) * 2013-11-15 2014-02-05 安徽北方芯动联科微系统技术有限公司 Mems芯片圆片级封装方法及其单片超小型mems芯片
CN105236346A (zh) * 2015-11-13 2016-01-13 华天科技（昆山）电子有限公司 Mems芯片封装结构及其制作方法
CN105575913A (zh) * 2016-02-23 2016-05-11 华天科技（昆山）电子有限公司 埋入硅基板扇出型3d封装结构
CN107176586A (zh) * 2017-07-06 2017-09-19 苏州晶方半导体科技股份有限公司 一种mems芯片与asic的封装结构及封装方法
CN115241179A (zh) * 2022-08-03 2022-10-25 麦斯塔微电子(深圳)有限公司 芯片封装结构
CN115557461A (zh) * 2022-09-06 2023-01-03 麦斯塔微电子(深圳)有限公司 一种微机电系统封装结构

Similar Documents

Publication Publication Date Title
US10913655B2 (en) Manufacturing of integrated circuit resonator
US10486964B2 (en) Method for forming a micro-electro mechanical system (MEMS) including bonding a MEMS substrate to a CMOS substrate via a blocking layer
US8349634B2 (en) Semiconductor device with sealed cap
TWI461348B (zh) 微封裝方法及裝置
KR101434321B1 (ko) 마이크로전자기계 컴포넌트를 제조하는 방법 및 마이크로전자기계 컴포넌트
US7026223B2 (en) Hermetic electric component package
US9452920B2 (en) Microelectromechanical system device with internal direct electric coupling
US7955885B1 (en) Methods of forming packaged micro-electromechanical devices
US20050104204A1 (en) Wafer-level package and its manufacturing method
US20180362330A9 (en) Mems components and method of wafer-level manufacturing thereof
EP2762441A2 (en) Internal electrical contact for enclosed MEMS devices
JP2009500821A (ja) 電子素子
CN106744666B (zh) 微机械结构元件
JP5721742B2 (ja) ウェハ構造の電気的結合
US20210155472A1 (en) Semiconductor device including a microelectromechanical structure and an associated integrated electronic circuit
US20180111823A1 (en) Through silicon via (tsv) formation in integrated circuits
CN112583372A (zh) 压电微机电谐振器设备以及对应的制造过程
US20090115005A1 (en) Semiconductor IC and manufacturing method of the same
CN117303305A (zh) 一种mems器件封装结构及其制备方法
CN115215290A (zh) Mems器件晶圆级封装方法及mems器件
CN117088331A (zh) 一种mems谐振器结构及制备方法
CN115865022A (zh) 体声波滤波器及其制备方法、射频器件
JP2005244040A (ja) 半導体装置、実装構造体、ウェハ、ウェハの製造方法、及び半導体装置の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination