CN115215290A - Mems器件晶圆级封装方法及mems器件 - Google Patents
Mems器件晶圆级封装方法及mems器件 Download PDFInfo
- Publication number
- CN115215290A CN115215290A CN202210948900.3A CN202210948900A CN115215290A CN 115215290 A CN115215290 A CN 115215290A CN 202210948900 A CN202210948900 A CN 202210948900A CN 115215290 A CN115215290 A CN 115215290A
- Authority
- CN
- China
- Prior art keywords
- wafer
- layer
- conductive material
- hole
- conductive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
- B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
- B81C1/00261—Processes for packaging MEMS devices
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
- B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
- B81B7/0032—Packages or encapsulation
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
- B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
- B81B7/0032—Packages or encapsulation
- B81B7/007—Interconnections between the MEMS and external electrical signals
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
- B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
- B81B7/02—Microstructural systems; Auxiliary parts of microstructural devices or systems containing distinct electrical or optical devices of particular relevance for their function, e.g. microelectro-mechanical systems [MEMS]
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
- B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
- B81C1/00261—Processes for packaging MEMS devices
- B81C1/00301—Connecting electric signal lines from the MEMS device with external electrical signal lines, e.g. through vias
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C3/00—Assembling of devices or systems from individually processed components
- B81C3/001—Bonding of two components
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
- B81B2207/00—Microstructural systems or auxiliary parts thereof
- B81B2207/09—Packages
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C2203/00—Forming microstructural systems
- B81C2203/01—Packaging MEMS
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Micromachines (AREA)
Abstract
本申请实施例提供了一种MEMS器件晶圆级封装方法及MEMS器件;其中,方法包括:提供第一晶圆;在第一晶圆中形成第一通孔,第一通孔贯穿第一导电材料层和第一绝缘层并暴露出第一基底;在第一晶圆的第一导电材料层所在的一侧上键合第二晶圆;在第二晶圆中形成第二通孔,第二通孔贯通第一表面和第二表面并且与第一通孔相连通;在第二通孔和第一通孔内形成导电层,在第二晶圆的第二表面形成与导电层导电连接的焊盘;焊盘用于连接到接地电位;导电层用于将第一基底、第一导电材料层、第二导电材料层和焊盘导电连接;在第二晶圆的第二表面上键合第三晶圆;第三晶圆通过键合金属与第二导电材料层导电连接。
Description
技术领域
本发明涉及半导体技术领域,特别是涉及一种MEMS器件晶圆级封装方法及MEMS器件。
背景技术
基于MEMS(Micro Electro Mechanical System,微机电系统)加工工艺制作的惯性传感器已有广泛应用,由于其具有结构简单、与微电子制作工艺兼容性好、可大批量制造、占用面积小、使用方便等优点而受到广泛关注。
但是,随着MEMS微腔体结构中电极间距的窄小化以及应用频率的高频化,寄生电容引起的对待测信号的干扰问题愈加显著。为了获得更有效、更精确的测量结果,必须抑制寄生电容的干扰。目前,通常采用在MEMS器件的各部位上分别形成金属层,利用金属层接地的方式,将整个器件的电位保持在较低水平,以减小寄生电容。然而,这种方式制程层数多,金属层发生剥离问题的风险大、生产成本较高。
发明内容
有鉴于此,本申请实施例为解决背景技术中存在的至少一个问题而提供一种MEMS器件晶圆级封装方法及MEMS器件。
为达到上述目的,本申请的技术方案是这样实现的:
第一个方面,在本实施例中提供了一种MEMS器件晶圆级封装方法,包括:
提供具有第一基底、第一绝缘层和第一导电材料层的第一晶圆;
在第一晶圆中形成第一通孔,第一通孔贯穿第一导电材料层和第一绝缘层并暴露出第一基底;
在第一晶圆的第一导电材料层所在的一侧上键合第二晶圆;第二晶圆具有第二导电材料层,第二晶圆中的第二导电材料层和第一晶圆中的第一导电材料层相互键合;第二晶圆具有朝向第一晶圆的第一表面和背离第一晶圆的第二表面;
在第二晶圆中形成第二通孔,第二通孔贯通第一表面和第二表面并且与第一通孔相连通;
在第二通孔和第一通孔内形成导电层,在第二晶圆的第二表面形成与导电层导电连接的焊盘;其中,焊盘用于连接到接地电位;导电层用于将第一基底、第一导电材料层、第二导电材料层和焊盘导电连接;
在第二晶圆的第二表面上键合第三晶圆;第二晶圆与第三晶圆之间通过键合金属形成共晶键合,第三晶圆通过键合金属与第二导电材料层导电连接;第三晶圆的与焊盘对应的位置被去除,以使焊盘被暴露。
可选的,在第一晶圆中形成第一通孔,包括:
对第一导电材料层进行刻蚀,形成空腔以及预留孔;其中,预留孔位于第一通孔的预设形成位置处;
在预留孔的位置处继续向下刻蚀,直至贯穿第一绝缘层并暴露出第一基底,形成第一通孔。
可选的,第二晶圆中的第二导电材料层和第一晶圆中的第一导电材料层之间为Si-Si键合。
可选的,在第二晶圆中形成第二通孔,包括:
对第二晶圆进行刻蚀,以在不同的位置处分别形成功能结构孔以及第二通孔。
可选的,在第二通孔和第一通孔内形成导电层的步骤中,还包括在第二晶圆的第二表面上的部分区域沉积导电材料,形成焊盘。
可选的,在第二通孔和第一通孔内形成导电层前,方法还包括:在第二晶圆的第二表面上放置遮挡片,遮挡片具有开口以暴露出第二通孔以及焊盘的预设形成位置;
基于遮挡片沉积导电材料,以形成导电层和焊盘。
可选的,第二通孔的线宽在5微米-50微米的范围内;导电层的厚度在0.5微米-1.5微米的范围内。
第二个方面,在本实施例中提供了一种MEMS器件,包括:
第一基底;
位于第一基底的一侧上的第一绝缘层;
位于第一绝缘层的远离第一基底的一侧上的第一导电材料层;
结构层,结构层包括第二导电材料层,第二导电材料层与第一导电材料层相互键合;
导电通孔,用于将第一基底、第一导电材料层和第二导电材料层导电连接;
封盖基板,键合在结构层的远离第一导电材料层的一侧,封盖基板与结构层之间通过键合金属形成共晶键合;
焊盘,与导电通孔导电连接,焊盘位于结构层上并且未被封盖基板遮挡,焊盘用于连接到接地电位。
可选的,导电通孔包括第二通孔以及覆盖第二通孔内壁的导电层;其中,
第二通孔的远离第一基底的一侧的开口尺寸在5微米-50微米的范围内;导电层的厚度在0.5微米-1.5微米的范围内。
可选的,第二导电材料层与第一导电材料层之间为Si-Si键合。
本申请实施例所提供的MEMS器件晶圆级封装方法及MEMS器件,通过在第二通孔和第一通孔内形成的导电层(第一通孔、第二通孔和导电层共同对应MEMS器件中的导电通孔),将第一基底、第一导电材料层、第二导电材料层和焊盘导电连接,从而仅需通过焊盘连接到接地电位,即可使得上述各部位的电位保持在较低水平,实现减小寄生电容的效果,省去了在MEMS器件的各部位上分别形成的金属层,减少了制程层数,缩短了制程周期,降低了金属层发生剥离问题的风险,提高了减小寄生电容作用的有效性,降低了生产成本。
本申请附加的方面和优点将在下面的描述中部分给出,部分将从下面的描述中变得明显,或通过本申请的实践了解到。
附图说明
此处所说明的附图用来提供对本申请的进一步理解,构成本申请的一部分,本申请的示意性实施例及其说明用于解释本申请,并不构成对本申请的不当限定。在附图中:
图1为一种MEMS器件的剖面结构示意图;
图2为本申请实施例提供的MEMS器件晶圆级封装方法的流程示意图;
图3至图13为本申请实施例提供的MEMS器件晶圆级封装方法在制备过程中的剖面结构示意图;
图14为本申请实施例提供的MEMS器件的俯视示意图;
图15为本申请实施例提供的MEMS器件的剖面结构示意图。
具体实施方式
下面将参照附图更详细地描述本申请公开的示例性实施方式。虽然附图中显示了本申请的示例性实施方式,然而应当理解,可以以各种形式实现本申请,而不应被这里阐述的具体实施方式所限制。相反,提供这些实施方式是为了能够更透彻地理解本申请,并且能够将本申请公开的范围完整的传达给本领域的技术人员。
在下文的描述中,给出了大量具体的细节以便提供对本申请更为彻底的理解。然而,对于本领域技术人员而言显而易见的是,本申请可以无需一个或多个这些细节而得以实施。在其他的例子中,为了避免与本申请发生混淆,对于本领域公知的一些技术特征未进行描述;即,这里不描述实际实施例的全部特征,不详细描述公知的功能和结构。
在附图中,为了清楚,层、区、元件的尺寸以及其相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
应当明白,当元件或层被称为“在……上”、“与……相邻”、“连接到”或“耦合到”其它元件或层时,其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层,或者可以存在居间的元件或层。相反,当元件被称为“直接在……上”、“与……直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时,则不存在居间的元件或层。应当明白,尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分,这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此,在不脱离本申请教导之下,下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。而当讨论的第二元件、部件、区、层或部分时,并不表明本申请必然存在第一元件、部件、区、层或部分。
空间关系术语例如“在……下”、“在……下面”、“下面的”、“在……之下”、“在……之上”、“上面的”等,在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白,除了图中所示的取向以外,空间关系术语意图还包括使用和操作中的器件的不同取向。例如,如果附图中的器件翻转,然后,描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此,示例性术语“在……下面”和“在……下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本申请的限制。在此使用时,单数形式的“一”、“一个”和“所述/该”也意图包括复数形式,除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”,当在该说明书中使用时,确定所述特征、整数、步骤、操作、元件和/或部件的存在,但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时,术语“和/或”包括相关所列项目的任何及所有组合。
为了彻底理解本申请,将在下列的描述中提出详细的步骤以及详细的结构,以便阐释本申请的技术方案。本申请的较佳实施例详细描述如下,然而除了这些详细描述外,本申请还可以具有其他实施方式。
图1为一种MEMS器件的剖面结构示意图。如图所示,该MEMS器件包括第一基板100’、第二基板200’和第三基板300’。其中,第一基板100’包括第一基底110、第一绝缘层120和第一导电材料层130。在第一导电材料层130中设置有空腔1311,在第二基板200’中设置有可动结构203,空腔1311为可动结构203提供振动空间。第二基板200’由于是提供可动结构203的层,因此又可称为“结构层200’”;第三基板300’又可称为“CAP基板”或“封盖基板”(下文也可能称为“封盖基板300’”),第三基板300’与第二基板200’之间通过键合金属形成共晶键合。
该MEMS器件基于可动结构203的移动引起电信号的变化从而实现相应的测量功能。然而,该MEMS器件的结构容易在第二基板200’和第一基板100’之间形成寄生电容,干扰待测信号的有效输出,甚至导致检测失效。考虑到该MEMS器件对电性能的需求,要求器件内部寄生电容尽可能低,因此,第二基板200’上设置有焊盘001,通过引线将焊盘001接地,从而实现将第二基板200’接地;而第三基板300’和第一基板100’分别通过在MEMS器件的上下两个表面上沉积金属(如TiAl或TiAu),从而分别形成第一金属层003和第二金属层002的方式实现接地。
由于该MEMS器件采用晶圆级封装,其切割道及封装测试用的焊盘均在键合后被封在内部,需要用刻蚀和切割的方式才能将其露出,因此在第三基板300’的上表面沉积用于接地的第一金属层003后仍需要进行切割道图形定义、die saw(划片)打开,在此过程中,第一金属层003可能会因为与第三基板300’的上表面的结合力问题发生剥离。尤其是由于第三基板300’的上表面经历过研磨减薄,表面光滑度较高,大大增加了剥离的风险。同样的,在第一基板100’下表面上的第二金属层002也可能出现剥离的风险,从而造成无法真正实现降低寄生电容。并且这种在器件的各部位上分别形成金属层从而实现接地的方式,增加了制程层数,延长了制程周期,增加了生产成本。
基于此,本申请实施例提供了一种MEMS器件晶圆级封装方法,请参考图2,该方法包括:
步骤S01,提供具有第一基底、第一绝缘层和第一导电材料层的第一晶圆;
步骤S02,在第一晶圆中形成第一通孔;
其中,第一通孔贯穿第一导电材料层和第一绝缘层并暴露出第一基底;
步骤S03,在第一晶圆的第一导电材料层所在的一侧上键合第二晶圆;
其中,第二晶圆具有第二导电材料层,第二晶圆中的第二导电材料层和第一晶圆中的第一导电材料层相互键合;第二晶圆具有朝向第一晶圆的第一表面和背离第一晶圆的第二表面;
步骤S04,在第二晶圆中形成第二通孔;
其中,第二通孔贯通第一表面和第二表面并且与第一通孔相连通;
步骤S05,在第二通孔和第一通孔内形成导电层,在第二晶圆的第二表面形成与导电层导电连接的焊盘;
其中,焊盘用于连接到接地电位;导电层用于将第一基底、第一导电材料层、第二导电材料层和焊盘导电连接;
步骤S06,在第二晶圆的第二表面上键合第三晶圆;
其中,第二晶圆与第三晶圆之间通过键合金属形成共晶键合,第三晶圆通过键合金属与第二导电材料层导电连接;第三晶圆的与焊盘对应的位置被去除,以使焊盘被暴露。
可以理解的,本实施例提供的MEMS器件晶圆级封装方法,通过在第二通孔和第一通孔内形成的导电层,将第一基底、第一导电材料层、第二导电材料层和焊盘导电连接,从而仅需通过焊盘连接到接地电位,即可使得上述各部位的电位保持在较低水平,实现减小寄生电容的效果,省去了在MEMS器件的各部位上分别形成的金属层,减少了制程层数,缩短了制程周期,降低了金属层发生剥离问题的风险,提高了减小寄生电容作用的有效性,降低了生产成本。
应该说明的是,虽然上述流程图中的各个步骤按照箭头的指示依次显示,但是这些步骤并不是必然按照箭头指示的顺序依次执行,甚至并不比如依次执行。除非本文中有明确的说明,这些步骤的执行并没有严格的顺序限制,这些步骤可以以其它的顺序执行,包括两个或多个步骤同时执行。而且,上述流程图中的至少一部分步骤可以包括多个步骤或者多个阶段,这些步骤或者阶段并不必然是在同一时刻执行完成,而是可以在不同的时刻执行,这些步骤或者阶段的执行顺序也不必然是依次进行,而是可以与其它步骤或者其它步骤中的步骤或者阶段的至少一部分轮流或者交替地执行。步骤之间的执行时序还是应当根据具体的逻辑关系而确定。
下面,结合图3至图13对本申请实施例提供的MEMS器件晶圆级封装方法作进一步详细说明。
首先,请参考图3。在步骤S01中,提供具有第一基底110、第一绝缘层120和第一导电材料层130的第一晶圆100。
这里,第一晶圆100例如为硅(Si)晶圆、绝缘体上硅(SOI)晶圆等。对于第一晶圆100为硅晶圆的情况,第一基底110的材料为硅;步骤S01具体包括:提供第一基底110,在第一基底110上依次形成第一绝缘层120和第一导电材料层130。其中,第一绝缘层120例如为氧化硅层;第一导电材料层130例如为掺杂的硅层。对于第一晶圆100为SOI晶圆的情况,第一基底110为底硅层,第一绝缘层120为埋氧层,第一导电材料层130为顶硅层。并且,第一晶圆100为低阻SOI晶圆。
接下来,请参考图4和图5。执行步骤S02,在第一晶圆100中形成第一通孔132;其中,第一通孔132贯穿第一导电材料层130和第一绝缘层120并暴露出第一基底110。
可以理解的,虽然图中示出了第一通孔132暴露出第一基底110的上表面的情况,但是在实际制备中,第一通孔132也可以延伸至第一基底110的内部。
示例性的,步骤S02可以包括以下步骤:首先,参考图4,对第一导电材料层130进行刻蚀,形成空腔1311以及预留孔1321;其中,预留孔1321位于第一通孔的预设形成位置处;接下来,请参考图5,在预留孔1321的位置处继续向下刻蚀,直至贯穿第一绝缘层120并暴露出第一基底110,形成第一通孔132。其中,在预留孔1321的位置处继续向下刻蚀形成的孔部用标记1322示出,即1322与1321共同组成第一通孔132。
这里,空腔1311和预留孔1321可以同步刻蚀形成。例如,在第一导电材料层130上形成掩膜,该掩膜具有暴露空腔1311的预设形成位置和第一通孔的预设形成位置的开口;如此,在执行刻蚀工艺后,可以在第一导电材料层130中同时形成空腔1311和预留孔1321。在具体制备中,该步骤可以采用光刻工艺实现。
与在预留孔1321的位置处继续向下刻蚀同步地,还可以在空腔1311内的部分区域继续刻蚀形成电极和走线区1312。1311与1312连通,这里用标记131示出。
在预留孔1321的位置处继续向下刻蚀的步骤中,不仅去除了位于预留孔1321下方的残留的第一导电材料层130,还对第一绝缘层120进行了刻蚀。
接下来,请参考图6。执行步骤S03,在第一晶圆100的第一导电材料层130所在的一侧上键合第二晶圆200。
其中,第二晶圆200具有第二导电材料层(未示出)。这里,第二晶圆200例如为硅晶圆、绝缘体上硅(SOI)晶圆等。对于第二晶圆200为硅晶圆的情况,第二晶圆200即为第二导电材料层;对于第二晶圆200为SOI晶圆的情况,第二导电材料层为第二晶圆200中的一层结构。可以理解的,第二导电材料层可以为经过掺杂的、低阻的硅层。
第二晶圆200中的第二导电材料层和第一晶圆100中的第一导电材料层130相互键合。
示例性的,第二晶圆200中的第二导电材料层和第一晶圆100中的第一导电材料层130之间可以为Si-Si键合。该键合步骤可以采用熔融键合(fusion bonding)等合适的键合工艺实现。该键合工艺简单并且还具有较强的结合力。
该方法还可以包括对第二晶圆200进行研磨减薄(grinding)。第二晶圆200具有朝向第一晶圆100的第一表面和背离第一晶圆100的第二表面。研磨减薄的步骤例如在步骤S03后执行,即在步骤S03后,对第二晶圆200的第二表面进行研磨减薄。
接下来,请参考图7。执行步骤S04,在第二晶圆200中形成第二通孔202;其中,第二通孔202贯通第一表面和第二表面并且与第一通孔132相连通。
示例性的,在第二晶圆200中形成第二通孔202,可以包括:对第二晶圆200进行刻蚀,以在不同的位置处分别形成功能结构孔201以及第二通孔202。
这里,功能结构孔201和第二通孔202可以同步刻蚀形成。该功能结构孔201例如为MEMS陀螺仪、MEMS加速度计等MEMS器件所需的机械微结构。例如,通过该功能结构孔201定义出梳齿结构和弹簧结构。此外,还可以通过该功能结构孔201定义出质量块等功能结构。
功能结构孔201所在的区域与标记131所在的区域对准,从而使得空腔1311为功能结构孔201定义的各种机械微结构提供振动的空间。
接下来,请参考图8。执行步骤S05,在第二通孔202和第一通孔132内形成导电层004,在第二晶圆200的第二表面形成与导电层004导电连接的焊盘001;其中,焊盘001用于连接到接地电位;导电层004用于将第一基底110、第一导电材料层130、第二导电材料层和焊盘001导电连接。
作为一种可选的实施方式,在第二通孔202和第一通孔132内形成导电层004的步骤中,还包括在第二晶圆200的第二表面上的部分区域沉积导电材料,形成焊盘001。换言之,导电层004与焊盘001可以在同一步骤中形成。
进一步的,在第二通孔202和第一通孔132内形成导电层004前,该方法还可以包括:在第二晶圆200的第二表面上放置遮挡片(图中未示出),遮挡片具有开口以暴露出第二通孔202以及焊盘001的预设形成位置;基于遮挡片沉积导电材料,以形成导电层004和焊盘001。该遮挡片可以称为“Shadow mask”。遮挡片例如采用硅片或者采用玻璃片,此处并不进行具体限制。
遮挡片还可以具有暴露出键合环(bonding ring)预设形成区域的开口,从而在沉积导电材料的步骤中,同步形成键合环。
遮挡片还可以具有暴露出导电层004与焊盘001之间的连接区域的开口,从而在沉积导电材料的步骤中,沉积在连接区域的导电材料将导电层004与焊盘001导电连接,从而形成导电连接区域。图14为本申请实施例提供的MEMS器件的俯视示意图;图3至图13可以理解为沿图14中虚线AA’的剖面的示意图。如图14所示,导电层004与焊盘001之间还包括导电连接区域005;该导电连接区域005位于第二晶圆200的第二表面上。
这里,导电材料例如为铝。
可以理解的,在沉积导电材料后,第一通孔132、第二通孔202和导电层004共同组成的结构可以称为“导电通孔400”。
作为一种可选的实施方式,第二通孔202的线宽例如在5微米-50微米的范围内;从而保证整个导电通孔400的打开。导电层004的厚度例如在0.5微米-1.5微米的范围内;这里,导电层004例如仅覆盖在第一通孔132和第二通孔202的内壁上,而不填满第一通孔132和第二通孔202;从而既能够保证形成良好的导电连接路径,又能够节省沉积时间、节省材料。
接下来,请参考图9。提供第三晶圆300;该第三晶圆300又可称为“CAP晶圆”或“封盖晶圆”。这里,对第三晶圆300的材料不作具体限定。第三晶圆300可以为低阻的晶圆,例如第三晶圆300的材料具有一定导电性。在第三晶圆300的表面可以形成有第二绝缘层310;第二绝缘层310例如为氧化硅层。去除部分第二绝缘层310,以定义出键合的密封环(sealring)的预设形成区域以及与锚点(anchor)连接的区域,从而形成开口311。开口311暴露出第三晶圆300。
接下来,请参考图10。在开口311内填充键合金属,以定义出键合区域。键合金属也可以部分形成在与开口311相邻的第二绝缘层310的表面上,以增大键合区域的面积。如此,形成密封环320。
这里,密封环320的材料例如为金。
接下来,请参考图11。在第三晶圆300内形成封盖腔330。封盖腔330所在的区域与功能结构孔201所在的区域相对应。即,在第三晶圆300与第二晶圆200键合后,封盖腔330所在的区域与功能结构孔201所在的区域对准。
接下来,请参考图12和图13。执行步骤S06,在第二晶圆200的第二表面上键合第三晶圆300;其中,第二晶圆200与第三晶圆300之间通过键合金属形成共晶键合(Eutecticbonding),第三晶圆300通过键合金属与第二导电材料层导电连接;第三晶圆300的与焊盘001对应的位置被去除,以使焊盘001被暴露。
其中,第二晶圆200与第三晶圆300之间键合的步骤可以参考图12。如图所示,第二晶圆200与第三晶圆300之间通过密封环320和前文所述的形成在第二晶圆200上的键合环(图中未示出)相互键合。这里,形成在第二晶圆200上的键合环也可以称为“第一键合环”,形成在第三晶圆300上的密封环320也可以称为“第二键合环”;在键合的时候,使第一键合环和第二键合环相互键合连接以形成键合密封环340。
在具体应用中,第一键合环的材料例如为铝,第二键合环的材料例如为金,进而使第一键合环和第二键合环之间实现铝-金键合。或者,作为另一种可选实施方式,第一键合环和第二键合环的材料均为金,进而使第一键合环和第二键合环之间实现金-金键合。换言之,第二晶圆200与第三晶圆300之间通过键合金属形成共晶键合,这里的键合金属可以包括铝、金等。
接下来,请参考图13。去除部分第三晶圆300,以使焊盘001被暴露。
这里,多个电极(图中未示出)中的部分电极可以被封盖在第三晶圆300之内;而部分电极以及焊盘001被暴露从而用于和外部电路电性连接。当然,在本申请中,焊盘001用于接地。
可以理解的,第三晶圆300通过键合金属,即通过键合密封环340,与第二晶圆200的第二导电材料层导电连接,从而通过第二导电材料层被连接到接地电位。
本申请实施例提供的方法还可以包括对第三晶圆300进行研磨减薄的步骤,这里不展开描述。
接下来,还可以进行晶圆级的测试以及后续的封装。
经过切割后,晶圆被分割成若干分离的芯片(即本申请中提供的MEMS器件)。
本申请中MEMS器件可以为惯性传感器,具体例如为加速度计、陀螺仪等。
图14为本申请实施例提供的MEMS器件的俯视示意图。如图所示,MEMS器件可以具有正方形或长方形的外轮廓,导电通孔400可以位于MEMS器件的角部区域。导电通孔400的数量可以为两个或者更多个。图14中虽然仅示出了一个焊盘001,但是应当理解,焊盘001的数量也可以为多个。
请参考图15。本申请实施例还提供了一种MEMS器件,包括:第一基底110;位于第一基底110的一侧上的第一绝缘层120;位于第一绝缘层120的远离第一基底110的一侧上的第一导电材料层130。这里,第一基底110、第一绝缘层120和第一导电材料层130可以由第一基板100’提供。可以理解的,第一基板100’为第一晶圆100的至少一部分,例如为第一晶圆100切割成芯片(die)后的一部分。结构层200’,结构层200’包括第二导电材料层(图中未示出),第二导电材料层与第一导电材料层130相互键合。如前所述,第二导电材料层可以为结构层200’中的一层结构,第二导电材料层也可以指结构层200’本身。
导电通孔400,用于将第一基底110、第一导电材料层130和第二导电材料层导电连接。导电通孔400可以由前述第一通孔132、第二通孔202和导电层004共同组成。
封盖基板300’,键合在结构层200’的远离第一导电材料层130的一侧,封盖基板300’与结构层200’之间通过键合金属形成共晶键合。
可以理解的,结构层200’和封盖基板300’分别为第二晶圆200和第三晶圆300的至少一部分,例如为第二晶圆200和第三晶圆300切割成芯片(die)后的一部分。
焊盘001,与导电通孔400导电连接,焊盘001位于结构层200’上并且未被封盖基板300’遮挡,焊盘001用于连接到接地电位。
可以理解的,本实施例提供的MEMS器件,通过设置导电通孔400,将第一基底110、第一导电材料层130、第二导电材料层和焊盘001导电连接,从而仅需通过焊盘001连接到接地电位,即可使得上述各部位的电位保持在较低水平,实现减小寄生电容的效果,省去了在MEMS器件的各部位上分别形成的金属层,减少了制程层数,缩短了制程周期,降低了金属层发生剥离问题的风险,提高了减小寄生电容作用的有效性,降低了生产成本。
可选的,导电通孔400包括第二通孔202以及覆盖第二通孔202内壁的导电层004;其中,第二通孔202的远离第一基底110的一侧的开口尺寸在5微米-50微米的范围内;导电层004的厚度在0.5微米-1.5微米的范围内。
可选的,第二导电材料层与第一导电材料层130之间为Si-Si键合。
需要说明的是,本申请提供的MEMS器件实施例与MEMS器件晶圆级封装方法实施例属于同一构思;各实施例所记载的技术方案中各技术特征之间,在不冲突的情况下,可以任意组合。
应当理解,以上实施例均为示例性的,不用于包含权利要求所包含的所有可能的实施方式。在不脱离本公开的范围的情况下,还可以在以上实施例的基础上做出各种变形和改变。同样的,也可以对以上实施例的各个技术特征进行任意组合,以形成可能没有被明确描述的本发明的另外的实施例。因此,上述实施例仅表达了本发明的几种实施方式,不对本发明专利的保护范围进行限制。
Claims (10)
1.一种MEMS器件晶圆级封装方法,其特征在于,所述方法包括:
提供具有第一基底、第一绝缘层和第一导电材料层的第一晶圆;
在所述第一晶圆中形成第一通孔,所述第一通孔贯穿所述第一导电材料层和所述第一绝缘层并暴露出所述第一基底;
在所述第一晶圆的所述第一导电材料层所在的一侧上键合第二晶圆;所述第二晶圆具有第二导电材料层,所述第二晶圆中的所述第二导电材料层和所述第一晶圆中的所述第一导电材料层相互键合;所述第二晶圆具有朝向所述第一晶圆的第一表面和背离所述第一晶圆的第二表面;
在所述第二晶圆中形成第二通孔,所述第二通孔贯通所述第一表面和所述第二表面并且与所述第一通孔相连通;
在所述第二通孔和所述第一通孔内形成导电层,在所述第二晶圆的所述第二表面形成与所述导电层导电连接的焊盘;其中,所述焊盘用于连接到接地电位;所述导电层用于将所述第一基底、所述第一导电材料层、所述第二导电材料层和所述焊盘导电连接;
在所述第二晶圆的所述第二表面上键合第三晶圆;所述第二晶圆与所述第三晶圆之间通过键合金属形成共晶键合,所述第三晶圆通过所述键合金属与所述第二导电材料层导电连接;所述第三晶圆的与所述焊盘对应的位置被去除,以使所述焊盘被暴露。
2.根据权利要求1所述的MEMS器件晶圆级封装方法,其特征在于,所述在所述第一晶圆中形成第一通孔,包括:
对所述第一导电材料层进行刻蚀,形成空腔以及预留孔;其中,所述预留孔位于所述第一通孔的预设形成位置处;
在所述预留孔的位置处继续向下刻蚀,直至贯穿所述第一绝缘层并暴露出所述第一基底,形成所述第一通孔。
3.根据权利要求1所述的MEMS器件晶圆级封装方法,其特征在于,所述第二晶圆中的所述第二导电材料层和所述第一晶圆中的所述第一导电材料层之间为Si-Si键合。
4.根据权利要求1所述的MEMS器件晶圆级封装方法,其特征在于,所述在所述第二晶圆中形成第二通孔,包括:
对所述第二晶圆进行刻蚀,以在不同的位置处分别形成功能结构孔以及所述第二通孔。
5.根据权利要求1所述的MEMS器件晶圆级封装方法,其特征在于,所述在所述第二通孔和所述第一通孔内形成导电层的步骤中,还包括在所述第二晶圆的所述第二表面上的部分区域沉积所述导电材料,形成所述焊盘。
6.根据权利要求5所述的MEMS器件晶圆级封装方法,其特征在于,
所述在所述第二通孔和所述第一通孔内形成导电层前,所述方法还包括:在所述第二晶圆的所述第二表面上放置遮挡片,所述遮挡片具有开口以暴露出所述第二通孔以及所述焊盘的预设形成位置;
基于所述遮挡片沉积导电材料,以形成所述导电层和所述焊盘。
7.根据权利要求1所述的MEMS器件晶圆级封装方法,其特征在于,所述第二通孔的线宽在5微米-50微米的范围内;所述导电层的厚度在0.5微米-1.5微米的范围内。
8.一种MEMS器件,其特征在于,包括:
第一基底;
位于所述第一基底的一侧上的第一绝缘层;
位于所述第一绝缘层的远离所述第一基底的一侧上的第一导电材料层;
结构层,所述结构层包括第二导电材料层,所述第二导电材料层与所述第一导电材料层相互键合;
导电通孔,用于将所述第一基底、所述第一导电材料层和所述第二导电材料层导电连接;
封盖基板,键合在所述结构层的远离所述第一导电材料层的一侧,所述封盖基板与所述结构层之间通过键合金属形成共晶键合;
焊盘,与所述导电通孔导电连接,所述焊盘位于所述结构层上并且未被所述封盖基板遮挡,所述焊盘用于连接到接地电位。
9.根据权利要求8所述的MEMS器件,其特征在于,所述导电通孔包括第二通孔以及覆盖所述第二通孔内壁的导电层;其中,
所述第二通孔的远离所述第一基底的一侧的开口尺寸在5微米-50微米的范围内;所述导电层的厚度在0.5微米-1.5微米的范围内。
10.根据权利要求8所述的MEMS器件,其特征在于,所述第二导电材料层与所述第一导电材料层之间为Si-Si键合。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210948900.3A CN115215290A (zh) | 2022-08-09 | 2022-08-09 | Mems器件晶圆级封装方法及mems器件 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210948900.3A CN115215290A (zh) | 2022-08-09 | 2022-08-09 | Mems器件晶圆级封装方法及mems器件 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN115215290A true CN115215290A (zh) | 2022-10-21 |
Family
ID=83616594
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202210948900.3A Pending CN115215290A (zh) | 2022-08-09 | 2022-08-09 | Mems器件晶圆级封装方法及mems器件 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN115215290A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN117430080A (zh) * | 2023-12-15 | 2024-01-23 | 苏州敏芯微电子技术股份有限公司 | Mems传感器的制作方法及mems传感器 |
-
2022
- 2022-08-09 CN CN202210948900.3A patent/CN115215290A/zh active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN117430080A (zh) * | 2023-12-15 | 2024-01-23 | 苏州敏芯微电子技术股份有限公司 | Mems传感器的制作方法及mems传感器 |
CN117430080B (zh) * | 2023-12-15 | 2024-02-20 | 苏州敏芯微电子技术股份有限公司 | Mems传感器的制作方法及mems传感器 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7041225B2 (en) | Micromechanical component and method for producing the same | |
US10486964B2 (en) | Method for forming a micro-electro mechanical system (MEMS) including bonding a MEMS substrate to a CMOS substrate via a blocking layer | |
US9227841B2 (en) | Apparatus integrating microelectromechanical system device with circuit chip and methods for fabricating the same | |
EP2727136B1 (en) | Process for a sealed mems device with a portion exposed to the environment | |
TWI598965B (zh) | 混合整合構件及其製造方法 | |
US8836053B2 (en) | Hybrid integrated component and method for the manufacture thereof | |
US9452920B2 (en) | Microelectromechanical system device with internal direct electric coupling | |
KR101840925B1 (ko) | 반도체 장치 및 그 제조 방법 | |
US6265246B1 (en) | Microcap wafer-level package | |
TWI619669B (zh) | 製造混合整合構件的方法,包含至少兩 mems 元件的混合整合構件 | |
KR101892776B1 (ko) | 면외 이격체로 형성된 전극 | |
JP5721742B2 (ja) | ウェハ構造の電気的結合 | |
JP2008046078A (ja) | 微小電気機械システム素子およびその製造方法 | |
US8252695B2 (en) | Method for manufacturing a micro-electromechanical structure | |
KR101048085B1 (ko) | 기능성 소자 패키지 및 그 제조 방법 | |
TW201400401A (zh) | 混合整合構件及其製造方法 | |
US9567206B2 (en) | Structures and formation methods of micro-electro mechanical system device | |
US20050054133A1 (en) | Wafer level capped sensor | |
EP1734001A2 (en) | Method of packaging mems | |
CN108083224B (zh) | 具有低电阻布线的mems构件和用于制造这种mems构件的方法 | |
KR20200087210A (ko) | 미소 기계식 압력 센서 장치 및 상응하는 제조 방법 | |
CN115215290A (zh) | Mems器件晶圆级封装方法及mems器件 | |
CN107697882B (zh) | 用于制造半导体器件的工艺以及相应半导体器件 | |
US7063796B2 (en) | Micromechanical component and method for producing the same | |
EP1199744A1 (en) | Microcap wafer-level package |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |