CN108117037A - 使用牺牲层上平坦表面以集成互补金属氧化物半导体装置以及微机电系统装置的方法 - Google Patents

使用牺牲层上平坦表面以集成互补金属氧化物半导体装置以及微机电系统装置的方法 Download PDF

Info

Publication number
CN108117037A
CN108117037A CN201710973746.4A CN201710973746A CN108117037A CN 108117037 A CN108117037 A CN 108117037A CN 201710973746 A CN201710973746 A CN 201710973746A CN 108117037 A CN108117037 A CN 108117037A
Authority
CN
China
Prior art keywords
dielectric regions
layer
sacrificial layer
beol
mems
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710973746.4A
Other languages
English (en)
Other versions
CN108117037B (zh
Inventor
郑钧文
朱家骅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN108117037A publication Critical patent/CN108117037A/zh
Application granted granted Critical
Publication of CN108117037B publication Critical patent/CN108117037B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/02—Microstructural systems; Auxiliary parts of microstructural devices or systems containing distinct electrical or optical devices of particular relevance for their function, e.g. microelectro-mechanical systems [MEMS]
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00222—Integrating an electronic processing unit with a micromechanical structure
    • B81C1/00246—Monolithic integration, i.e. micromechanical structure and electronic processing unit are integrated on the same substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00222—Integrating an electronic processing unit with a micromechanical structure
    • B81C1/00253—Processes for integrating an electronic processing unit with a micromechanical structure not provided for in B81C1/0023 - B81C1/00246
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76813—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving a partial via etch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/07—Integrating an electronic processing unit with a micromechanical structure
    • B81C2203/0707—Monolithic integration, i.e. the electronic processing unit is formed on or in the same substrate as the micromechanical structure
    • B81C2203/0735—Post-CMOS, i.e. forming the micromechanical structure after the CMOS circuit
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/07—Integrating an electronic processing unit with a micromechanical structure
    • B81C2203/0707—Monolithic integration, i.e. the electronic processing unit is formed on or in the same substrate as the micromechanical structure
    • B81C2203/0757—Topology for facilitating the monolithic integration
    • B81C2203/0771—Stacking the electronic processing unit and the micromechanical structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Micromachines (AREA)

Abstract

本发明实施例提供一种用于使用牺牲层上平坦表面来将互补金属氧化物半导体CMOS装置与微机电系统MEMS装置集成的方法。在一些实施例中，形成覆盖半导体衬底的后段工艺BEOL互连结构，其中所述BEOL互连结构包含第一介电区域。使牺牲层形成于所述第一介电区域上方且形成覆盖所述牺牲层及所述第一介电区域的第二介电区域。使平坦化执行到所述第二介电区域的上表面中以平坦化所述上表面。使MEMS结构形成于所述第二介电区域的所述平坦上表面上。使空腔蚀刻穿过所述MEMS结构执行到所述牺牲层中以移除所述牺牲层且形成替代所述牺牲层的空腔。本发明实施例还提供一种由所述方法产生的集成电路IC。本发明实施例提供的方法可以实现短封装时间及低封装复杂性。

Description

使用牺牲层上平坦表面以集成互补金属氧化物半导体装置以 及微机电系统装置的方法
技术领域
本发明实施例涉及一种使用牺牲层上平坦表面以集成互补金属氧化物半导体装置以及微机电系统装置的方法。
背景技术
互补金属氧化物半导体(CMOS)为用于建构集成电路的技术。CMOS技术用于数字逻辑电路中。此外，CMOS技术可与微机电系统(MEMS)装置一起使用。MEMS装置为集成机械组件及电组件以感测物理量和/或对周围环境施加作用的显微装置。近年来，MEMS装置变得越来越常见。例如，MEMS加速度计常见于气囊部署系统、平板计算机及智能电话中。
发明内容
根据本发明的一实施例，一种用于制造集成电路(IC)的方法包含：形成覆盖半导体衬底的后段工艺(BEOL)互连结构，其中所述BEOL互连结构包含堆叠于第一介电区域中的布线层；使牺牲层形成于所述第一介电区域上方；形成覆盖所述牺牲层及所述第一介电区域的第二介电区域；使平坦化执行到所述第二介电区域的上表面中以平坦化所述第二介电区域的所述上表面；使微机电系统(MEMS)结构形成于所述第二介电区域的所述平坦上表面上；及使空腔蚀刻穿过所述MEMS结构执行到所述牺牲层中以移除所述牺牲层且形成替代所述牺牲层的空腔。
根据本发明的一实施例，一种用于制造集成电路(IC)的方法包含：形成覆盖半导体衬底的后段工艺(BEOL)互连结构，其中所述BEOL互连结构包含堆叠于介电区域中的布线层；使蚀刻执行到所述介电区域中以在所述介电区域中形成沟槽；使牺牲层形成于所述介电区域上方且填充所述沟槽；使平坦化执行到所述介电区域及所述牺牲层中以使所述介电区域及所述牺牲层的各自上表面共面；使微机电系统(MEMS)结构形成于所述介电区域及所述牺牲层的所述各自平坦上表面上方；及使空腔蚀刻穿过所述MEMS结构执行到所述牺牲层中以移除所述牺牲层且形成替代所述牺牲层的空腔。
根据本发明的一实施例，一种集成电路(IC)包含：半导体衬底；后段工艺(BEOL)互连结构，其位于所述半导体衬底上方，其中所述BEOL互连结构包含堆叠于介电区域中的布线层，且其中所述BEOL互连结构的上表面呈平坦；微机电系统(MEMS)结构，其位于所述BEOL互连结构的所述上表面上方，其中所述MEMS结构包含电极层；及空腔，其位于所述BEOL互连结构的所述上表面下方，介于所述MEMS结构与所述BEOL互连结构之间。
附图说明
自结合附图来阅读的[具体实施方式]最佳理解本发明实施例的方面。应注意，根据业界标准做法，各种装置未按比例绘制。事实上，为使讨论清楚，可任意增大或减小各种装置的尺寸。
图1绘示包含与微机电系统(MEMS)装置集成的互补金属氧化物半导体(CMOS)装置的集成电路(IC)的一些实施例的横截面图。
图2A至2E绘示图1的IC的一些其它实施例的横截面图。
图3A至3K绘示用于制造图2A的IC的方法的一些实施例的一系列横截面图。
图4A至4L绘示用于制造图2B的IC的方法的一些实施例的一系列横截面图。
图5A至5L绘示用于制造图2C的IC的方法的一些实施例的一系列横截面图。
图6绘示图3A至3K的方法的一些实施例的流程图。
图7绘示图4A至4L的方法的一些实施例的流程图。
图8绘示图5A至5L的方法的一些实施例的流程图。
具体实施方式
本发明实施例提供用于实施本发明实施例的不同特征的许多不同实施例或实例。下文将描述组件及布置的特定实例以简化本发明实施例。当然，这些仅为实例且不意在限制。例如，在以下描述中，使第一装置形成于第二装置上方或形成于第二装置上可包括其中形成直接接触的所述第一装置及所述第二装置的实施例，且还可包括其中额外装置可形成于所述第一装置与所述第二装置之间使得所述第一装置及所述第二装置可不直接接触的实施例。另外，本发明实施例可在各种实例中重复元件符号和/或字母。此重复是为了简化及清楚且其本身不指示所讨论的各种实施例和/或配置之间的关系。
此外，为便于描述，空间相对术语(例如“底下”、“下方”、“下”、“上方”、“上”及其类似物)可在本文中用于描述元件或装置与另外(若干)元件或(若干)装置的关系，如图中所绘示。空间相对术语除涵盖图中所描绘的定向之外，还意欲涵盖装置在使用或操作中的不同定向。可依其它方式定向设备(旋转90度或依其它定向)，且还可相应地解译本文中所使用的空间相对描述词。
微机电系统(MEMS)装置通常与互补金属氧化物半导体(CMOS)装置一起封装且电耦接到CMOS装置。为此，方法是将MEMS裸片及CMOS裸片接合在一起且使用引线接合来将所述MEMS裸片电耦接到所述CMOS裸片。然而，引线接合导致造成低效能的大量寄生电容。此外，在裸片级处执行所述方法使得所述方法具有长封装时间及高封装复杂性，由此导致高成本。
用于将MEMS装置及CMOS装置封装及电耦接在一起的另一方法是使用牺牲层来使MEMS装置直接形成于CMOS裸片上。例如，可在CMOS裸片上方形成牺牲层且图案化所述牺牲层，使得所述CMOS裸片的BEOL互连结构介于所述牺牲层与所述CMOS裸片的半导体衬底之间。此外，可使包含MEMS装置的MEMS结构保形地形成于所述BEOL互连结构及所述牺牲层上方，且可形成穿过所述MEMS结构延伸到所述牺牲层的释放孔。在形成所述释放孔之后，可透过所述释放孔将蚀刻剂施加到所述牺牲层以至少部分移除所述牺牲层且在所述CMOS裸片与所述MEMS结构之间形成空腔。
前述方法的挑战在于：MEMS结构形成于非平坦表面上。因而，MEMS结构为非平坦的且具有沿牺牲层的侧壁的上升斜坡(其甚至在移除所述牺牲层之后仍保留)。此可导致光刻及蚀刻程序困难。此外，上升斜坡可导致MEMS结构的不佳固定支撑及刚性。用于解决此挑战的方法为对牺牲层使用BEOL互连结构的介电层。此允许MEMS结构形成于平坦表面上。然而，另一方面，BEOL互连结构的布线层会剥落，和/或CMOS裸片的层间介电(ILD)层会受损。
鉴于上述内容，在各种实施例中，本发明实施例为针对一种用于使用牺牲层上平坦表面来将CMOS装置与MEMS装置集成的方法及由所述方法产生的集成电路(IC)。在所述方法的一些第一实施例中，形成覆盖半导体衬底的BEOL互连结构。形成所述BEOL互连结构包含：形成堆叠于所述BEOL互连结构的第一BEOL介电区域中的多个布线层。使牺牲层形成于所述第一BEOL介电区域上方。形成覆于所述牺牲层上方的第二BEOL介电区域。所述第二BEOL介电区域经平坦化使得所述第二BEOL介电区域的上表面大体上平坦的(即，呈平面)。使MEMS结构形成于所述第二BEOL介电区域的所述上表面上，且执行空腔蚀刻以移除所述牺牲层且形成替代所述牺牲层的空腔。在一些实施例中，形成穿过所述第二BEOL介电区域延伸到所述第一BEOL介电区域中，延伸到所述BEOL互连结构的顶部布线层且将所述MEMS结构电耦接到所述顶部布线层的通路。
在所述方法的一些第二实施例中，形成覆盖半导体衬底的BEOL互连结构。形成所述BEOL互连结构包含：形成堆叠于所述BEOL互连结构的第一BEOL介电区域中的多个布线层。使沟槽形成于所述BEOL互连结构中。使牺牲层形成于所述BEOL互连结构的所述沟槽中，使得所述牺牲层插入到所述BEOL互连结构中。所述BEOL互连结构及所述插入牺牲层经共面化使得所述BEOL互连结构及所述插入牺牲层的各自上表面为大体上共面的。使MEMS结构形成于所述BEOL互连结构及所述插入牺牲层的各自上表面上，且执行空腔蚀刻以移除所述牺牲层且形成替代所述牺牲层的空腔。在一些实施例中，形成延伸到所述第一BEOL介电区域中，延伸到所述BEOL互连结构的顶部布线层且将所述MEMS结构电耦接到所述顶部布线层的通路。
有利地，可在晶片级处执行所述方法的第一实施例及第二实施例以实现短封装时间及低封装复杂性。此继而可导致低成本。此外，可在无需引线接合的情况下有利地执行所述方法的第一实施例及第二实施例，使得MEMS装置与CMOS装置之间的寄生电容可较低。此外，可在无需额外晶片和/或晶片之间的接合程序的情况下有利地执行所述方法的第一实施例及第二实施例，使得所述方法为单体的。此继而可导致低成本。此外，使MEMS结构形成于平坦表面上可导致MEMS结构的良好固定支撑及刚性及用于形成MEMS结构的光刻及蚀刻程序的高自由度。
参考图1，提供包含CMOS结构100a及MEMS结构100b的IC的一些实施例的横截面图100。如图中所绘示，COMS结构100a包括CMOS装置102。CMOS装置102布置于半导体衬底104上方，凹入到半导体衬底104的上表面或顶面下方。CMOS装置102可为(例如)绝缘栅极场效晶体管(IGFET)、金属氧化物半导体场效晶体管(MOSFET)、一些其它晶体管、上述的组合或其类似物。半导体衬底104可为(例如)单晶硅的块体衬底或一些其它半导体的块体衬底。
CMOS结构100a还包括至少部分覆盖CMOS装置102及半导体衬底104的BEOL互连结构106。BEOL互连结构106经配置以使CMOS装置102彼此电耦接和/或将CMOS装置102电耦接到MEMS结构100b。BEOL互连结构106包含具有一或多个介电层(例如ILD层和/或钝化层)的BEOL介电区域108。此外，BEOL介电区域108包含一或多个介电区域。例如，BEOL介电区域108可包含由虚线107分隔的第一BEOL介电区域108a及第二BEOL介电区域108b。BEOL介电区域108可为(例如)二氧化硅、低k电介质、一些其它电介质、上述的组合或其类似物。如此处所使用，低介电系数为小于约3.9的介电常数k。
此外，BEOL互连结构106包含交替堆叠于BEOL介电区域108内的一或多个布线层110及一或多个通路层112。(若干)布线层110及(若干)通路层112为导电的且可为(例如)铝铜、铜、铝、钨、一些其它导电材料、上述的组合或其类似物。另外，(若干)布线层110由个别引线(未个别标记)制成，且(若干)通路层112由个别通路(未个别标记)制成。此外，(若干)布线层110及(若干)通路层112共同界定CMOS装置102与MEMS结构100b的MEMS装置113之间的导电路径。在一些实施例中，(若干)布线层110及(若干)通路层112还界定CMOS装置或MEMS装置113与IC外的电装置之间的导电路径。
MEMS结构100b包含共同界定MEMS装置113且形成于BEOL互连结构106的平坦上表面124上的一或多个MEMS层。在一些实施例中，MEMS结构100b包含MEMS介电区域109。MEMS介电区域109可为(例如)相同于BEOL介电区域108的材料。此外，在一些实施例中，MEMS结构100b包含透过装置间通路层116电耦接到BEOL互连结构106的电极层114。另外，在一些实施例中，MEMS结构100b包含暴露电极层114的一部分的电极开口118，由此允许IC外的电装置与CMOS装置102和/或MEMS装置113电耦接。
返回至CMOS结构100a，BEOL介电区域108还包括空腔122，其由BEOL介电区域108包围且位于BEOL互连结构106的平坦上表面124下方。此外，空腔122可(例如)覆于(若干)布线层110的至少一个上方和/或空腔122的下表面可(例如)大体上平坦地或呈平面地延伸到空腔122的侧壁。在一些实施例中，空腔122的下表面由第一BEOL介电区域108a的上表面界定。此外，在一些实施例中，空腔122的侧壁由第二BEOL介电区域108b界定，而在其它实施例中，BEOL介电区域108无第二BEOL介电区域108b且空腔122的侧壁由第一BEOL介电区域108a界定。另外，在一些实施例中，释放开口123延伸穿过MEMS结构且使空腔122朝向IC的周围环境敞开。
如下文将详细讨论，使用牺牲层(图中未展示，此是因为其已在制造期间被移除)来形成空腔122。在一些第一实施例中，省略第二BEOL介电区域108b且将牺牲层插入到第一BEOL介电区域108a中。在这些实施例中，使第一BEOL介电区域108a及牺牲层的各自上表面共面，且使MEMS结构100b形成于大体上共面的上表面上。在第二实施例中，使牺牲层形成于第一BEOL介电区域108a上方，且形成覆盖第一BEOL介电区域108a及牺牲层的第二BEOL介电区域108b。在这些实施例中，使第二BEOL介电区域108b的上表面平坦化，且使MEMS结构100b形成于大体上呈平面的上表面中。在第一或第二实施例中，MEMS结构100b形成于BEOL互连结构106(其覆于空腔122上方)的平坦上表面124上。因而，MEMS结构100b不具有阶梯式底部轮廓，而是具有良好固定支撑及刚性。此外，在形成MEMS结构100b时简化光刻及蚀刻程序。
参考图2A至2E，提供图1的IC的一些其它实施例的横截面图200A至200E。
如由图2A的横截面图200A所绘示，MEMS装置113为电容性MEMS装置。如上文相对于图1所描述，CMOS装置102布置于半导体衬底104上方且由BEOL互连结构106覆盖。BEOL互连结构106包含BEOL介电区域108，其具有堆叠于第一BEOL介电区域108a上方的第二BEOL介电区域108b。此外，BEOL互连结构106包含BEOL介电区域108中的一或多个布线层110及一或多个通路层112。此处，(若干)布线层110及(若干)通路层112将CMOS装置102电连接到MEMS结构100b。此外，在一些实施例中，(若干)布线层110包含第一BEOL介电区域108a与第二BEOL介电区域108b之间的空腔122中的一或多个电容性感测电极202。例如，(若干)电容性感测电极202可布置于第一BEOL介电区域108a上方的空腔122内。
在操作中，覆于空腔122上方的MEMS结构100b的MEMS装置113可(例如)响应于外部刺激而在空腔122内移动或振动。此移动或振动导致取决于移动或振动的程度而可预测地变动的电容变化，使得所述电容变化可由CMOS装置102用于量测外部刺激。外部刺激可为(例如)IC的加速和/或移动、撞击MEMS装置113的声波或空腔122与IC的周围环境之间的压力差。替代地，在操作中，MEMS装置113可(例如)响应于来自CMOS装置102的电压而在空腔122内移动或振动。MEMS装置113可为(例如)麦克风、加速度计、运动传感器、压力传感器、陀螺仪或其类似物。
如由图2B的横截面图200B所绘示，MEMS结构100b可电耦接到CMOS装置102。MEMS结构100b包括布置于BEOL互连结构106及半导体衬底104上方的压电层204，且经由第二BEOL介电区域108b的至少一部分来与空腔122隔开。在一些实施例中，第二BEOL介电区域108b可具有覆盖空腔122的一部分的上部分。此外，在一些实施例中，上部分可横向非连续地直接位于空腔122上方。压电层204可为(例如)氮化铝、氧化锌、锆钛酸铅、一些其它压电材料、上述的组合或其类似物。
第一电极层114a及第二电极层114b分别布置于压电层204中及压电层204上方。此外，第一电极层114a及第二电极层114b透过BEOL互连结构106电耦接到CMOS装置102。第一电极层114a及第二电极层114b包含对应第一电极及第二电极，且第二电极层114b进一步包含一或多个贯穿通路212。(若干)贯穿通路212的至少一个穿过压电层204延伸到第一电极层114a且将第一电极层114a电耦接到第二电极层114b。第一电极层114a及第二电极层114b可为铝铜、铝、钼、金、铂、一些其它导电材料、上述的组合或其类似物。
如上文相对于图1所描述，BEOL介电区域108的上表面124经平坦化使得上覆层还呈平面且不存在上升斜坡。例如，此处，压电层204具有平坦下表面或底面。
如由图2C的横截面图200C所绘示，提供图2B的变体。此处，在图2C中，省略图2A及2B的第二BEOL介电区域108b，且将空腔122插入到第一BEOL介电区域108a中。此外，压电层204的下表面或底面布置于空腔122上方，在第一BEOL介电区域108a的上表面或顶面上。虽然空腔122凹入到BEOL互连结构106中，但空腔的上表面由压电层204的下表面或底面界定。
如由图2D的横截面图200D所绘示，提供图2C的变体。此处，空腔122穿过BEOL互连结构106延伸到半导体衬底104。因此，空腔122的底面由半导体衬底104的上表面界定。此外，空腔122的顶面由压电层204的下表面或底面界定。
横向蚀刻停止层216布置于空腔122中且界定空腔122的侧壁。横向蚀刻停止层216从半导体衬底104垂直延伸到压电层204，且横向延伸以围封空腔122。在一些实施例中，横向蚀刻停止层216呈环形和/或随着其沿空腔122的边界横向延伸而具有U形轮廓。此外，在一些实施例中，U形轮廓的内部填充有填料层218。横向蚀刻停止层216可为(例如)氮化铝、氧化铝、碳化硅、或抗VHF或BOE腐蚀的一些其它材料。填料层218可为(例如)二氧化硅、低k电介质、一些其它电介质、上述的组合或其类似物。
如由图2E的横截面图200E所绘示，提供其中空腔122延伸穿过半导体衬底104的图2D的变体。在这些实施例中，MEMS结构100b的MEMS装置113可为(例如)麦克风、压力传感器、陀螺仪或其类似物。
虽然图1及2A至2E已被描述成具有MEMS结构及MEMS装置，但应了解，在一些其它实施例中，可布置另一装置结构来替代MEMS结构。此外，虽然图1及2A至2E已被描述成具有MEMS结构及MEMS装置，但应了解，在一些其它实施例中，可省略MEMS结构及MEMS装置。
参考图3A至3K，提供用于制造图2A的IC的方法的一些实施例的一系列横截面图300A至300K。
如由图3A的横截面图300A所绘示，BEOL互连结构106布置于半导体衬底104上方，半导体衬底104具有布置于半导体衬底104顶部上的CMOS装置102。BEOL互连结构106覆盖CMOS装置102，且将一或多个布线层110及一或多个通路层112容纳于第一BEOL介电区域108a中。
(若干)布线层110及(若干)通路层112交替堆叠于BEOL互连结构106的第一BEOL介电区域108a内且电耦接到CMOS装置102。(若干)布线层110及(若干)通路层112还可为(例如)铜、铝铜、钨、一些其它金属或导电材料、上述的组合或其类似物。虽然图3A中已展示特定数目个布线层及特定数目个通路层，但应了解，在其它实施例中，更多或更少布线层为可接受的，和/或更多或更少通路层为可接受的。
第一BEOL介电区域108a包含一或多个介电层，例如(例如)多个介电层。此外，第一BEOL介电区域108a的上表面可经平坦化使得第一BEOL介电区域108a的上表面为大体上平坦的或呈平面。可经由(例如)化学机械抛光(CMP)来执行平坦化。
如由图3B的横截面图300B所绘示，牺牲层302形成(例如，沉积或生长)于第一BEOL介电区域108a上方。可经由(例如)热氧化、气相沉积、溅镀或一些其它沉积或生长程序来沉积或生长牺牲层302。在一些实施例中，牺牲层302为非晶类金属、非晶碳(a-C)、非晶硅(a-Si)、上述的组合或其类似物。在其它实施例中，牺牲层302为钛钨(TiW)、钨(W)、锗(Ge)、铝铜(AlCu)、上述的组合或其类似物。牺牲层302的材料可(例如)经选择使得沉积或生长程序可在小于约450℃的程序温度处执行以减小损害IC的可能性。
还如由图3B的横截面图300B所绘示，在第一BEOL介电区域108a上方图案化牺牲层302。在一些实施例中，经由光刻来图案化牺牲层302。此外，在一些实施例中，牺牲层302经图案化使得其具有线性或环形形状。
如由图3C的横截面图300C所绘示，BEOL互连结构106的第二BEOL介电区域108b形成(例如，沉积或生长)于牺牲层302及第一BEOL介电区域108a上方。在一些实施例中，第二BEOL介电区域108b包括交替堆叠于第二BEOL介电区域108b内(还可交替堆叠于第一BEOL介电区域108a内)的一或多个额外布线层(图中未展示)和/或一或多个通路层(图中未展示)。
如由图3D的横截面图300D所绘示，第二BEOL介电区域108b的上表面经平坦化使得第二BEOL介电区域108b为大体上平坦的或呈平面。此外，可(例如)经由CMP来执行平坦化。
如由图3E的横截面图300E所绘示，使第一蚀刻执行到BEOL介电区域108(其包含第一BEOL介电区域108a及第二BEOL介电区域108b)中以形成一或多个装置间开口304。在一实施例中，(若干)装置间开口304从第二BEOL介电区域108b的上表面穿过第二BEOL介电区域108b延伸到第一BEOL介电区域108a中的至少一布线层。在一些实施例中，用于执行第一蚀刻的程序包含：在第二BEOL介电区域108b上方形成光阻层且图案化所述光阻层；在所述光阻层准备就绪之后将蚀刻剂施加到第二BEOL介电区域108b；及移除所述光阻层。
如由图3F的横截面图300F所绘示，一或多个装置间通路116分别形成于(若干)装置间开口304中。例如，导电层可沉积或生长于(若干)装置间开口304中，且平坦化(例如CMP)可经执行以使导电层及第二BEOL介电区域108b的各自上表面共面。如同(若干)布线层110及(若干)通路层112，(若干)装置间通路116还可为(例如)铜、铝铜、钨、一些其它金属或导电材料、上述的组合或其类似物。
如由图3G的横截面图300G所绘示，电极层114形成(例如，沉积或生长)于BEOL互连结构106上方。电极层114可为(例如)铜、铝铜、钨、一些其它金属或导电材料、上述的组合或其类似物。
如由图3H的横截面图300H所绘示，使第二蚀刻执行到电极层114中以图案化电极层114。在一些实施例中，用于执行第二蚀刻的程序包含：在电极层114上方形成光阻层且图案化所述光阻层；在所述光阻层准备就绪之后将蚀刻剂施加到电极层114；及移除所述光阻层。
如由图3I的横截面图300I所绘示，MEMS介电区域109形成(例如，沉积或生长)于电极层114上方。如相对于图2A所讨论，MEMS介电区域109及电极层114共同界定BEOL互连结构106的平坦上表面上的MEMS结构。在一些实施例中，MEMS介电区域109的上表面可(例如)经平坦化使得MEMS介电区域109的上表面为大体上平坦的或呈平面。此外，可(例如)经由CMP来执行平坦化。
如由图3J的横截面图300J所绘示，执行第三蚀刻以形成电极开口118。在一些实施例中，电极开口118形成于MEMS介电区域109中且暴露电极层114的一部分。例如，电极开口118的底面可由电极层114界定。
还如由图3J的横截面图300J所绘示，执行第四蚀刻(例如释放蚀刻)以形成释放开口123。释放开口123延伸穿过MEMS介电区域109及第二BEOL介电区域108b而暴露牺牲层302。
如由图3K的横截面图300K所绘示，使第五蚀刻透过释放开口123执行到牺牲层302中以移除牺牲层302且形成替代牺牲层302的空腔122。在一些实施例中，经由透过释放开口123将蚀刻剂施加到牺牲层302来执行第五蚀刻。在一些实施例中，至少部分基于牺牲层302的材料来选择用于第五蚀刻的蚀刻剂。例如，假设牺牲层302为a-C，那么可使用干式氧气(O2)蚀刻剂来执行第五蚀刻。举另一例，假设牺牲层302为a-Si或W，那么可使用干式含氟蚀刻剂(例如六氟化硫(SF6)气体和/或二氟化氙(XeF2)气体)来执行第五蚀刻。蚀刻剂还可为湿式蚀刻剂。例如，可在其中牺牲层302为TiW、W或Ge的各种实施例中使用过氧化氢(H2O2)。在其中牺牲层302为AlCu的各种实施例中，磷酸(H3PO4)、硝酸(H2NO3)和/或乙酸(CH3OOH)可与水(H2O)一起使用。
参考图4A至4L，绘示用于制造图2B的IC的方法的一些实施例的一系列横截面图400A至400L。
如由图4A的横截面图400A所绘示，BEOL互连结构106布置于具有CMOS装置102的半导体衬底104上方。BEOL互连结构106包含第一BEOL介电区域108a及交替堆叠于第一BEOL介电区域108a内的一或多个布线层110及一或多个通路层112。
如由图4B的横截面图400B所绘示，牺牲层302形成(例如，沉积或生长)于BEOL互连结构106上方。在一些实施例中，牺牲层302包含非晶类金属、非晶碳(a-C)、非晶硅(a-Si)、上述的组合或其类似物。在其它实施例中，牺牲层302可为钛钨(TiW)、钨(W)、锗(Ge)、铝铜(AlCu)、上述的组合或其类似物。牺牲层302的材料可(例如)经选择使得沉积或生长程序可在小于450℃的程序温度处执行以避免损害BEOL互连结构。
如由图4C的横截面图400C所绘示，使第一蚀刻执行到牺牲层302中以图案化牺牲层302。在一些实施例中，用于执行第一蚀刻的程序包含：在牺牲层302上方形成光阻层且图案化所述光阻层；在所述光阻层准备就绪之后将蚀刻剂施加到牺牲层302；及移除所述光阻层。牺牲层302可经图案化以(例如)具有线性或环形形状。
如由图4D的横截面图400D所绘示，BEOL互连结构106的第二BEOL介电区域108b形成(例如，沉积或生长)于牺牲层302及第一BEOL介电区域108a上方。在一些实施例中，用于形成第二BEOL介电区域108b的程序包含：沉积或生长第二BEOL介电区域108b；及随后使平坦化执行到第二BEOL介电区域108b的上表面或顶面中，使得第二BEOL介电区域108b的上表面或顶面为平坦的。可经由(例如)热氧化、气相沉积、溅镀或一些其它沉积或生长程序来沉积或生长第二BEOL介电区域108b。
如由图4E的横截面图400E所绘示，第一压电层204a沉积于BEOL互连结构106的BEOL介电区域108(其包含第一BEOL介电区域108a及第二BEOL介电区域108b)上方。在一些实施例中，第一压电层204a由氮化铝、氧化锌、锆钛酸铅、上述的组合或其类似物形成。此外，在一些实施例中，经由溅镀或气相沉积来形成第一压电层204a。在一些实施例中，第一压电层204a可为用于生长随后形成的压电层的晶种层。
如由图4F的横截面图400F所绘示，使第二蚀刻执行到第一压电层204a及BEOL介电区域108中以形成一或多个装置间开口304。在一些实施例中，(若干)装置间开口304从第一压电层204a的上表面穿过第一压电层204a及第二BEOL介电区域108b而延伸到第一BEOL介电区域108a中的顶部布线层，由此暴露所述顶部布线层。在一些实施例中，用于执行第二蚀刻的程序包含：在第一压电层204a上方形成光阻层且图案化所述光阻层；在所述光阻层准备就绪之后将蚀刻剂施加到第一压电层204a及BEOL介电区域108；及移除所述光阻层。
如由图4G的横截面图400G所绘示，一或多个装置间通路116分别形成于(若干)装置间开口304中。如同(若干)布线层110及(若干)通路层112，(若干)装置间通路116可为(例如)铜、铝铜、钨、一些其它金属或导电材料、上述的组合或其类似物。
如由图4H的横截面图400H所绘示，第一电极层114a形成于第一压电层204a上方。此外，第一电极层114a经形成为电耦接到(若干)装置间通路116且经由(若干)装置间通路116来进一步电耦接到第一BEOL介电区域108a中的顶部布线层。第一电极层114a可由(例如)钼、铝、金或铂或其类似物形成。此外，可(例如)经由一类双镶嵌程序、一类单镶嵌程序或沉积及图案化程序来形成第一电极层114a。
如由图4I的横截面图400I所绘示，第二压电层204b形成于第一电极层114a上方。第二压电层204b可为(例如)相同于第一压电层204a的材料和/或可(例如)经图案化。例如，在一实施例中，使第三蚀刻执行到第二压电层204b中以形成一或多个贯穿通路开口410来暴露第一电极层114a。在一些实施例中，用于执行第三蚀刻的程序包含：在第二压电层204b上方形成光阻层且图案化所述光阻层；在所述光阻层准备就绪之后将蚀刻剂施加到第二压电层204b；及移除所述光阻层。
如由图4J的横截面图400J所绘示，第二电极层114b形成于第二压电层204b上方。如相对于图2B所讨论，第一电极层114a及第二电极层114b及第一压电层204a及第二压电层204b形成MEMS结构。此外，第二电极层114b经形成为内衬于(若干)贯穿通路开口410上，使得第二电极层114b电耦接到第一电极层114a。第二电极层114b可(例如)经形成为保形地内衬于(若干)贯穿通路开口410上，和/或可由(例如)铝铜、钼、铝、金或上述的组合形成。
在一些实施例中，用于形成第二电极层114b的程序包含：沉积或生长第二电极层114b；及随后图案化第二电极层114b。例如，可经由(例如)溅镀或气相沉积来沉积或生长第二电极层114b。此外，可(例如)使用光刻来图案化第二电极层114b。
如由图4K的横截面图400K所绘示，执行穿过第一压电层204a及第二压电层204b及第二BEOL介电区域108b的第四蚀刻以形成释放开口123来暴露牺牲层302。用于执行第四蚀刻的程序包含(例如)：在第二压电层204b上方形成光阻层且图案化所述光阻层；在所述光阻层准备就绪之后将蚀刻剂施加到第一压电层204a及第二压电层204b及第二BEOL介电区域108b；及移除所述光阻层。
如由图4L的横截面图400L所绘示，透过释放开口123使第五蚀刻(例如空腔蚀刻)执行到牺牲层302中以移除牺牲层302且形成替代牺牲层302的空腔122。在一些实施例中，经由透过释放开口123将蚀刻剂施加到牺牲层302来执行第五蚀刻。如上文所描述，在一些实施例中，至少部分基于牺牲层302的材料来选择用于第五蚀刻的蚀刻剂。
由于第二BEOL介电区域108b形成于牺牲层302上方，所以所得IC具有在全部侧上由介电区域界限的空腔122。此外，由于使平坦化执行到第二BEOL介电区域108b的上表面或顶面中，所以MEMS结构形成于大体上呈平面或平坦的表面上且不存在上升斜坡且具有良好固定支撑及刚性。
参考图5A至5L，绘示用于制造图2C的IC的方法的一些实施例的一系列横截面图500A至500L。
如由图5A的横截面图500A所绘示，BEOL互连结构106布置于具有CMOS装置102的半导体衬底104上方。BEOL互连结构106包含BEOL介电区域108及交替堆叠于BEOL介电区域108内的一或多个布线层110及一或多个通路层112。
如由图5B的横截面图500B所绘示，执行第一蚀刻以在BEOL介电区域108中形成沟槽502。沟槽502可(例如)具有线性或环形形状。在一些实施例中，用于执行第一蚀刻的程序包含：在BEOL介电区域108上方形成光阻层且图案化所述光阻层；在所述光阻层准备就绪之后将一蚀刻剂施加到BEOL介电区域108；及移除所述光阻层。
如由图5C的横截面图500C所绘示，牺牲层302形成(例如，沉积或生长)于BEOL互连结构106上方且填充沟槽502。在一些实施例中，牺牲层302为非晶类金属、非晶碳(a-C)、非晶硅(a-Si)、上述的组合或其类似物。在其它实施例中，牺牲层302为钛钨(TiW)、钨(W)、锗(Ge)、铝铜(AlCu)、上述的组合或其类似物。牺牲层302的材料可(例如)经选择使得沉积或生长程序可在小于450℃的程序温度处执行。
如由图5D的横截面图500D所绘示，BEOL介电区域108及牺牲层302经平坦化使得BEOL介电区域108及牺牲层302的各自上表面或顶面为共面的。
如由图5E的横截面图500E所绘示，第一压电层204a形成(例如，沉积或生长)于BEOL介电区域108上方。在一些实施例中，第一压电层204a由氮化铝、氧化锌、锆钛酸铅或其类似物形成。此外，在一些实施例中，经由溅镀或气相沉积来形成第一压电层204a。在一些实施例中，第一压电层204a可为用于生长随后形成的压电层的晶种层。
如由图5F的横截面图500F所绘示，使第二蚀刻执行到第一压电层204a及BEOL介电区域108中以形成一或多个装置间开口304。在一些实施例中，(若干)装置间开口304从第一压电层204a的上表面穿过第一压电层204a而延伸到BEOL介电区域108中的顶部布线层，由此暴露所述顶部布线层。在一些实施例中，用于执行第二蚀刻的程序包含：在第一压电层204a上方形成光阻层且图案化所述光阻层；在所述光阻层准备就绪之后将蚀刻剂施加到第一压电层204a及BEOL介电区域108；及移除所述光阻层。
如由图5G的横截面图500G所绘示，一或多个装置间通路116分别形成于(若干)装置间开口304中。如同(若干)布线层110及(若干)通路层112，(若干)装置间通路116还可为(例如)铜、铝铜、钨、一些其它金属或导电材料、上述的组合或其类似物。
如由图5H的横截面图500H所绘示，第一电极层114a形成于第一压电层204a上方。此外，第一电极层114a经形成为电耦接到(若干)装置间通路116且经由(若干)装置间通路116来进一步电耦接到顶部布线层。第一电极层114a可由(例如)钼、铝、金、铂或其类似物形成。此外，可(例如)经由一类双镶嵌程序、一类单镶嵌程序或沉积及图案化程序来形成第一电极层114a。
如由图5I的横截面图500I所绘示，第二压电层204b形成于第一电极层114a上方。第二压电层204b可为(例如)相同于第一压电层204a的材料和/或可(例如)经图案化。例如，在一些实施例中，执行穿过第二压电层204b的第三蚀刻以形成一或多个贯穿通路开口410来暴露第一电极层114a。在一些实施例中，用于执行第三蚀刻的程序包含：在第二压电层204b上方形成光阻层且图案化所述光阻层；在所述光阻层准备就绪之后将蚀刻剂施加到第二压电层204；及移除所述光阻层。
如由图5J的横截面图500J所绘示，第二电极层114b形成于第二压电层204b上方。如相对于图2C所讨论，第一电极层114a及第二电极层114b及第一压电层204a及第二压电层204b形成MEMS结构。此外，第二电极层114b经形成为内衬于(若干)贯穿通路开口410上，使得第二电极层114b电耦接到第一电极层114a。第二电极层114b可(例如)经形成为保形地内衬于(若干)贯穿通路开口410上，和/或可由(例如)铝铜、钼、铝或金形成。
在一些实施例中，用于执行第二电极层114b的程序包含：沉积或生长第二电极层114b；及随后图案化第二电极层114b。例如，可经由(例如)溅镀或气相沉积来沉积或生长第二电极层114b。此外，可(例如)使用光刻来图案化第二电极层114b。
如由图5K的横截面图500K所绘示，执行穿过第一压电层204a及第二压电层204b的第四蚀刻以形成释放开口123来暴露牺牲层302。
如由图5L的横截面图500L所绘示，使第五蚀刻透过释放开口123执行到牺牲层302中以移除牺牲层302且形成替代牺牲层302的空腔122。在一些实施例中，经由透过释放开口123将蚀刻剂施加到牺牲层302来执行第五蚀刻。如上文所描述，在一些实施例中，至少部分基于牺牲层302的材料来选择用于第五蚀刻的蚀刻剂。
由于牺牲层302经形成为插入到BEOL介电区域108中，所以空腔122的底面及空腔122的侧壁由BEOL介电区域108界定。此外，由于执行平坦化来使牺牲层302及BEOL介电区域108的各自上表面共面，所以MEMS结构形成于大体上呈平面或平坦的表面上且不存在上升斜坡且具有良好固定支撑及刚性。
参考图6，提供图3A至3K的方法的一些实施例的流程图600。
在602中，形成覆盖半导体衬底的后段工艺(BEOL)互连结构。所述BEOL互连结构包括第一BEOL介电区域。例如，参阅图3A。
在604中，使一牺牲层形成于所述第一BEOL介电区域上方。例如，参阅图3B。
在606中，形成覆盖所述牺牲层及所述第一BEOL介电区域的所述BEOL互连结构的第二BEOL介电区域。例如，参阅图3C。
在608中，平坦化所述第二BEOL介电区域的上表面。例如，参阅图3D。
在610中，使MEMS结构形成于所述第二BEOL介电区域的所述平坦上表面上。例如，参阅图3J。
在612中，使空腔蚀刻穿过所述MEMS结构执行到所述牺牲层中以移除所述牺牲层且形成替代所述牺牲层的空腔。例如，参阅图3J及3K。
参考图7，提供图4A至4L的方法的一些实施例的流程图700。
在702中，形成覆盖半导体衬底的BEOL互连结构。所述BEOL互连结构包括堆叠于第一BEOL介电区域中的一或多个布线层。例如，参阅图4A。
在704中，使牺牲层形成于所述第一BEOL介电区域上方。例如，参阅图4B。
在706中，图案化所述牺牲层。例如，参阅图4C。
在708中，形成覆盖所述牺牲层的所述BEOL互连结构的第二BEOL介电区域。接着，平坦化所述第二BEOL介电区域。例如，参阅图4D。
在710中，使第一压电层形成于所述第二BEOL介电区域上方。例如，参阅图4E。
在712中，使第一电极层形成于所述第一介电层上方。例如，参阅图4H。
在714中，使第二压电层形成于所述第一电极层上方。例如，参阅图4I。
在716中，使第二电极层形成于所述第二压电层上方。例如，参阅图4J。
在718中，执行空腔蚀刻以移除所述牺牲层且形成替代所述牺牲层的空腔。例如，参阅图4K及4L。
参考图8，提供图5A至5L的方法的一些实施例的流程图800。
在802中，形成覆盖半导体衬底且具有堆叠于BEOL介电区域中的一或多个布线层的BEOL互连结构。例如，参阅图5A。
在804中，使沟槽形成于所述BEOL介电区域中。例如，参阅图5B。
在806中，形成覆盖所述BEOL介电区域且填充所述沟槽的牺牲层。例如，参阅图5C。
在808中，使平坦化执行到所述BEOL介电区域及所述牺牲层的各自上表面中以使所述上表面共面。例如，参阅图5D。
在810中，使第一压电层形成于所述BEOL介电区域上方。例如，参阅图5E。
在812中，使第一电极层形成于所述第一压电层上方。例如，参阅图5H。
在814中，使第二压电层形成于所述第一电极层上方。例如，参阅图5I。
在816中，使第二电极层形成于所述第二压电层上方。例如，参阅图5J。
在818中，执行空腔蚀刻以移除所述牺牲层且形成替代所述牺牲层的空腔。例如，参阅图5K及5L。
虽然本文中将由图6至8的流程图600、700、800描述的方法绘示及描述为一系列动作或事件，但应了解，这些动作或事件的绘示顺序不应被解译为意在限制。例如，一些动作可依不同顺序发生和/或与除本文中所绘示和/或描述的动作或事件之外的其它动作或事件同时发生。此外，可不需要全部绘示动作来实施本文中的描述的一或多个方面或实施例，而是可在一或多个单独动作和/或阶段中实施本文中所描绘的动作的一或多个。
鉴于上述内容，本申请案的各种实施例提供用于制造IC的方法。形成覆盖半导体衬底的BEOL互连结构，其中所述BEOL互连结构包含堆叠于第一介电区域中的布线层。使牺牲层形成于所述第一介电区域上方。形成覆盖所述牺牲层及所述第一介电区域的第二介电区域。使平坦化执行到所述第二介电区域的上表面中以平坦化所述第二介电区域的所述上表面。使MEMS结构形成于所述第二介电区域的所述平坦上表面上。使空腔蚀刻穿过所述MEMS结构执行到所述牺牲层中以移除所述牺牲层且形成替代所述牺牲层的空腔。
此外，本申请案的其它实施例提供用于制造IC的另一方法。形成覆盖半导体衬底的BEOL互连结构，其中所述BEOL互连结构包含堆叠于介电区域中的布线层。使蚀刻执行到所述介电区域中以在所述介电区域中形成沟槽。使牺牲层形成于所述介电区域上方且填充所述沟槽。使平坦化执行到所述介电区域及所述牺牲层中以使所述介电区域及所述牺牲层的各自上表面共面。使MEMS结构形成于所述介电区域及所述牺牲层的所述各自平坦上表面上方。使空腔蚀刻穿过所述MEMS结构执行到所述牺牲层中以移除所述牺牲层且形成替代所述牺牲层的空腔。
此外，本申请案的其它实施例提供IC。BEOL互连结构位于半导体衬底上方，其中所述BEOL互连结构包含堆叠于介电区域中的布线层，且其中所述BEOL互连结构的上表面呈平面。MEMS结构位于所述BEOL互连结构的所述上表面上方，其中所述MEMS结构包含电极层。空腔位于所述BEOL互连结构的所述上表面下方，介于所述MEMS结构与所述BEOL互连结构之间。
上文已概述若干实施例的特征，使得所述领域的技术人员可较佳理解本发明实施例的方面。所述领域的技术人员应了解，其可易于将本发明实施例用作用于设计或修改其它工艺及结构的基础以实现相同目的和/或达成本文中所引入的各种实施例的相同优点。所述领域的技术人员还应认识到，这些等效建构不应背离本发明实施例的精神及范围，且其可在不背离本发明实施例的精神及范围的情况下对本文作出各种改变、替换及更改。
符号说明
100 横截面图
100a 互补金属氧化物半导体(CMOS)结构
100b 微机电系统(MEMS)结构
102 互补金属氧化物半导体(CMOS)装置
104 半导体衬底
106 后段工艺(BEOL)互连结构
107 虚线
108 后段工艺(BEOL)介电区域
108a 第一后段工艺(BEOL)介电区域
108b 第二后段工艺(BEOL)介电区域
109 微机电系统(MEMS)介电区域
110 布线层
112 通路层
113 微机电系统(MEMS)装置
114 电极层
114a 第一电极层
114b 第二电极层
116 装置间通路层
118 电极开口
122 空腔
123 释放开口
124 上表面
200A至200E 横截面图
202 电容性感测电极
204 压电层
204a 第一压电层
204b 第二压电层
212 贯穿通路
216 横向蚀刻停止层
218 填料层
300A至300K 横截面图
302 牺牲层
304 装置间开口
400A至400L 横截面图
410 贯穿通路开口
500A至500L 横截面图
502 沟槽
600 流程图
602 形成覆盖半导体衬底之后段工艺(BEOL)互连结构
604 使牺牲层形成于第一BEOL介电区域上方
606 形成覆盖牺牲层及第一BEOL介电区域的BEOL互连结构的第二
BEOL介电区域
608 平坦化第二BEOL介电区域的上表面
610 使MEMS结构形成于第二BEOL介电区域的平坦上表面上
612 使空腔蚀刻穿过MEMS结构执行到牺牲层中以移除牺牲层且形成
替代牺牲层的空腔
700 流程图
702 形成覆盖半导体衬底的BEOL互连结构
704 使牺牲层形成于第一BEOL介电区域上方
706 图案化牺牲层
708 形成覆盖牺牲层的BEOL互连结构的第二BEOL介电区域
710 使第一压电层形成于第二BEOL介电区域上方
712 使第一电极层形成于第一压电层上方
714 使第二压电层形成于第一电极层上方
716 使第二电极层形成于第二压电层上方
718 执行空腔蚀刻以移除牺牲层且形成替代牺牲层的空腔
800 流程图
802 形成覆盖半导体衬底且具有堆叠于BEOL介电区域中的布线层的
BEOL互连结构
804 使沟槽形成于BEOL介电区域中
806 形成覆盖BEOL介电区域且填充沟槽的牺牲层
808 使平坦化执行到BEOL介电区域及牺牲层的各自上表面中以使上
表面共面
810 使第一压电层形成于BEOL介电区域上方
812 使第一电极层形成于第一压电层上方
814 使第二压电层形成于第一电极层上方
816 使第二电极层形成于第二压电层上方
818 执行空腔蚀刻以移除牺牲层且形成替代牺牲层的空腔

Claims (10)

1.一种用于制造集成电路IC的方法，所述方法包含：
形成覆盖半导体衬底的后段工艺BEOL互连结构，其中所述BEOL互连结构包含堆叠于第一介电区域中的数个布线层；
使牺牲层形成于所述第一介电区域上方；
形成覆盖所述牺牲层及所述第一介电区域的第二介电区域；
使平坦化执行到所述第二介电区域的上表面中以平坦化所述第二介电区域的所述上表面；
使微机电系统MEMS结构形成于所述第二介电区域的所述平坦上表面上；及
执行空腔蚀刻，所述蚀刻穿过所述MEMS结构并到达所述牺牲层中，以移除所述牺牲层且形成替代所述牺牲层的空腔。
2.根据权利要求1所述的方法，其中形成所述MEMS结构包含：
使电极层形成于所述第二介电区域的所述平坦上表面上方，其中所述电极层透过所述第二介电区域来电耦接到所述BEOL互连结构的顶部布线层；及
形成覆盖所述电极层及所述第二介电区域的第三介电区域。
3.根据权利要求2所述的方法，其中形成所述MEMS结构进一步包含：
使平坦化执行到所述第三介电区域的上表面中；及
使蚀刻执行到所述第三介电区域中以形成暴露所述电极层的一部分的开口。
4.根据权利要求1所述的方法，其中形成所述MEMS结构包含：
使晶种层形成于所述第二介电区域的所述平坦上表面上方；
使第一电极层形成于所述晶种层上方；
形成覆盖所述第一电极层及所述晶种层的压电层；及
使第二电极层形成于所述压电层上方，且进一步延伸穿过所述压电层以与所述第一电极层电耦接。
5.根据权利要求4所述的方法，其中所述晶种层为压电层。
6.根据权利要求4所述的方法，其中形成所述第一电极层包含：
使所述第一电极层沉积或生长于所述晶种层上方；及
使蚀刻执行到所述第一电极层中以图案化所述第一电极层，其中所述压电层经形成有接触所述晶种层及所述第一电极层的底面。
7.根据权利要求1所述的方法，其进一步包含：
使释放蚀刻执行到所述微机电系统MEMS结构中以形成暴露所述牺牲层的释放开口，其中使所述空腔蚀刻透过所述释放开口执行到所述牺牲层中。
8.根据权利要求1所述的方法，其中所述牺牲层由非晶类金属或钨形成。
9.一种用于制造集成电路IC的方法，所述方法包含：
形成覆盖半导体衬底的后段工艺BEOL互连结构，其中所述BEOL互连结构包含堆叠于介电区域中的数个布线层；
使蚀刻执行到所述介电区域中以在所述介电区域中形成沟槽；
使牺牲层形成于所述介电区域上方且填充所述沟槽；
使平坦化执行到所述介电区域及所述牺牲层中以使所述介电区域及所述牺牲层的各自上表面共面；
使微机电系统MEMS结构形成于所述介电区域及所述牺牲层的所述各自平坦上表面上方；及
执行空腔蚀刻，所述蚀刻穿过所述MEMS结构并到达所述牺牲层中，以移除所述牺牲层且形成替代所述牺牲层的空腔。
10.一种集成电路IC，其包含：
半导体衬底；
后段工艺BEOL互连结构，其位于所述半导体衬底上方，其中所述BEOL互连结构包含堆叠于介电区域中的数个布线层，且其中所述BEOL互连结构的上表面呈平面；
微机电系统MEMS结构，其位于所述BEOL互连结构的所述上表面上方，其中所述MEMS结构包含电极层；及
空腔，其位于所述BEOL互连结构的所述上表面下方，介于所述MEMS结构与所述BEOL互连结构之间。
CN201710973746.4A 2016-11-29 2017-10-18 互补金属氧化物半导体装置及其形成的方法 Active CN108117037B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/363,571 2016-11-29
US15/363,571 US9796582B1 (en) 2016-11-29 2016-11-29 Method for integrating complementary metal-oxide-semiconductor (CMOS) devices with microelectromechanical systems (MEMS) devices using a flat surface above a sacrificial layer

Publications (2)

Publication Number Publication Date
CN108117037A true CN108117037A (zh) 2018-06-05
CN108117037B CN108117037B (zh) 2021-03-02

Family

ID=60082328

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710973746.4A Active CN108117037B (zh) 2016-11-29 2017-10-18 互补金属氧化物半导体装置及其形成的方法

Country Status (5)

Country Link
US (5) US9796582B1 (zh)
KR (2) KR20180060926A (zh)
CN (1) CN108117037B (zh)
DE (1) DE102017110355A1 (zh)
TW (1) TWI640061B (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109665488A (zh) * 2018-12-29 2019-04-23 杭州士兰集成电路有限公司 Mems器件及其制造方法
CN111129281A (zh) * 2018-10-31 2020-05-08 台湾积体电路制造股份有限公司 压电装置、形成压电装置的方法及形成压电结构的方法
CN112580534A (zh) * 2020-12-23 2021-03-30 上海思立微电子科技有限公司 超声波指纹感测芯片及电子设备、制作方法
CN113161434A (zh) * 2021-03-10 2021-07-23 广东省大湾区集成电路与系统应用研究院 一种热敏型探测器结构及其集成方法
CN113161435A (zh) * 2021-03-10 2021-07-23 广东省大湾区集成电路与系统应用研究院 一种热敏型探测器结构及其集成方法
CN113517361A (zh) * 2021-03-10 2021-10-19 广东省大湾区集成电路与系统应用研究院 一种热敏型探测器结构及其集成方法
CN113517360A (zh) * 2021-03-10 2021-10-19 广东省大湾区集成电路与系统应用研究院 一种热敏型探测器结构及其集成方法

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10513429B2 (en) * 2016-07-27 2019-12-24 Taiwan Semiconductor Manufacturing Co., Ltd. Integration scheme for microelectromechanical systems (MEMS) devices and complementary metal-oxide-semiconductor (CMOS) devices
TWI611604B (zh) 2017-01-03 2018-01-11 穩懋半導體股份有限公司 體聲波濾波器及調諧體聲波濾波器之體聲波共振器之方法
US10403674B2 (en) * 2017-07-12 2019-09-03 Meridian Innovation Pte Ltd Scalable thermoelectric-based infrared detector
US10199424B1 (en) * 2017-07-19 2019-02-05 Meridian Innovation Pte Ltd Thermoelectric-based infrared detector having a cavity and a MEMS structure defined by BEOL metals lines
US10214415B1 (en) * 2018-03-02 2019-02-26 National Technology & Engineering Solutions Of Sandia, Llc Hybrid CMOS-MEMS devices adapted for high-temperature operation and method for their manufacture
KR20200080460A (ko) * 2018-12-26 2020-07-07 삼성전자주식회사 반도체 소자 제조 방법 및 반도체 공정 설비
DE102020113457A1 (de) * 2019-08-27 2021-03-04 Taiwan Semiconductor Manufacturing Co. Ltd. Halbleitervorrichtung mit mikroelektromechanischen systemvorrichtungen mit verbesserter gleichförmigkeit des hohlraumdrucks
US11491510B2 (en) 2019-08-27 2022-11-08 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device having microelectromechanical systems devices with improved cavity pressure uniformity
US11031325B2 (en) 2019-10-18 2021-06-08 Taiwan Semiconductor Manufacturing Co., Ltd. Low-stress passivation layer
US11394360B2 (en) * 2019-11-22 2022-07-19 Qualcomm Incorporated Resonator device
DE102020125201A1 (de) * 2020-02-27 2021-09-02 Taiwan Semiconductor Manufacturing Co., Ltd. Mikroelektro-mechanisches system und verfahren zu seinerherstellung
CN112115758B (zh) * 2020-04-07 2024-03-29 中芯集成电路（宁波）有限公司 指纹识别模组及其形成方法、电子设备
KR102616019B1 (ko) * 2021-06-28 2023-12-21 (주)파트론 다층 회로기판 모듈
TWI794113B (zh) * 2022-04-07 2023-02-21 南亞科技股份有限公司 具有氣腔的半導體元件
CN115849297A (zh) * 2022-12-27 2023-03-28 上海铭锟半导体有限公司 一种mems空腔的制备方法

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006041345A (ja) * 2004-07-29 2006-02-09 Hitachi Metals Ltd 積層基板およびその製造方法
TW201002610A (en) * 2008-07-14 2010-01-16 Memsmart Semiconductor Corp Manufacturing method of microstructure for an integral semiconductor process
US7923790B1 (en) * 2007-03-09 2011-04-12 Silicon Laboratories Inc. Planar microshells for vacuum encapsulated devices and damascene method of manufacture
TW201113979A (en) * 2009-10-07 2011-04-16 United Microelectronics Corp Integrated circuit having microelectromechanical system device and method of fabricating the same
US20120098122A1 (en) * 2010-10-21 2012-04-26 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer level packaging of micro-electro-mechanical systems (mems) and complementary metal-oxide-semiconductor (cmos) substrates
US20120274647A1 (en) * 2011-04-26 2012-11-01 Qualcomm Mems Technologies, Inc. Piezoelectric resonators and fabrication processes
TW201312649A (zh) * 2011-09-01 2013-03-16 United Microelectronics Corp 積體電路及其製造方法
US20140287548A1 (en) * 2010-10-21 2014-09-25 Taiwan Semiconductor Manufacturing Company, Ltd. MEMS Device with Release Aperture
WO2015161147A1 (en) * 2014-04-18 2015-10-22 Butterfly Network, Inc. Ultrasonic transducers in complementary metal oxide semiconductor (cmos) wafers and related apparatus and methods
WO2016007250A1 (en) * 2014-07-08 2016-01-14 Qualcomm Incorporated Piezoelectric ultrasonic transducer and process
US20160122182A1 (en) * 2013-03-11 2016-05-05 Taiwan Semiconductor Manufacturing Company, Ltd. Mems device with a capping substrate
CN105609433A (zh) * 2014-11-14 2016-05-25 台湾积体电路制造股份有限公司 利用低温接合的mems和cmos集成
US20160155763A1 (en) * 2014-11-24 2016-06-02 Artilux, Inc Monolithic Integration Techniques for Fabricating Photodetectors with Transistors on Same Substrate
CN107662901A (zh) * 2016-07-27 2018-02-06 台湾积体电路制造股份有限公司 用于微机电系统装置和互补金属氧化物半导体装置的集成

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7943412B2 (en) * 2001-12-10 2011-05-17 International Business Machines Corporation Low temperature Bi-CMOS compatible process for MEMS RF resonators and filters
US20080084447A1 (en) * 2006-10-10 2008-04-10 Silverbrook Research Pty Ltd Inkjet printhead with adjustable bubble impulse
US8278802B1 (en) * 2008-04-24 2012-10-02 Rf Micro Devices, Inc. Planarized sacrificial layer for MEMS fabrication
US9138994B2 (en) 2009-03-03 2015-09-22 Taiwan Semiconductor Manufacturing Company, Ltd. MEMS devices and methods of fabrication thereof
US8362578B2 (en) 2009-06-02 2013-01-29 Taiwan Semiconductor Manufacturing Company, Ltd. Triple-axis MEMS accelerometer
US8629795B2 (en) 2009-09-09 2014-01-14 Taiwan Semiconductor Manufacturing Company, Ltd. Micro-electro-mechanical systems (MEMS), systems, and operating methods thereof
US8762925B2 (en) 2011-02-17 2014-06-24 Taiwan Semiconductor Manufacturing Company, Ltd. MEMS modeling system and method
US9065358B2 (en) 2011-07-11 2015-06-23 Taiwan Semiconductor Manufacturing Company, Ltd. MEMS structure and method of forming same
US8987059B2 (en) 2012-01-04 2015-03-24 Taiwan Semiconductor Manufacturing Company, Ltd. MEMS devices and methods of forming same
US9085456B2 (en) 2012-01-16 2015-07-21 Taiwan Semiconductor Manufacturing Company, Ltd. Support structure for TSV in MEMS structure
US9139423B2 (en) 2012-01-19 2015-09-22 Taiwan Semiconductor Manufacturing Company, Ltd. Micro electro mechanical system structures
US9139420B2 (en) 2012-04-18 2015-09-22 Taiwan Semiconductor Manufacturing Company, Ltd. MEMS device structure and methods of forming same
US8853801B2 (en) 2012-04-19 2014-10-07 Taiwan Semiconductor Manufacturing Company, Ltd. MEMS devices and methods of forming the same
US8748205B1 (en) 2012-11-30 2014-06-10 Taiwan Semiconductor Manufacturing Company, Ltd. MEMS structure with adaptable inter-substrate bond
US9187317B2 (en) 2013-03-14 2015-11-17 Taiwan Semiconductor Manufacturing Company, Ltd. MEMS integrated pressure sensor and microphone devices and methods of forming same
US9040334B2 (en) 2013-03-14 2015-05-26 Taiwan Semiconductor Manufacturing Company, Ltd. MEMS integrated pressure sensor devices and methods of forming same
US9085455B2 (en) 2013-03-14 2015-07-21 Taiwan Semiconductor Manufacturing Company, Ltd. MEMS devices and methods for forming same
US9309109B2 (en) * 2013-07-08 2016-04-12 Taiwan Semiconductor Manufacturing Co., Ltd. MEMS-CMOS integrated devices, and methods of integration at wafer level
US8994129B2 (en) 2013-07-19 2015-03-31 Taiwan Semiconductor Manufacturing Co., Ltd. Mechanisms for forming micro-electro mechanical system device
US9233839B2 (en) 2013-08-01 2016-01-12 Taiwan Semiconductor Manufacturing Company Limited MEMS device and method of forming the same
US9254999B2 (en) 2013-11-21 2016-02-09 Taiwan Semiconductor Manufacturing Co., Ltd Mechanisms for forming micro-electro mechanical device
US9725310B2 (en) 2013-12-20 2017-08-08 Taiwan Semiconductor Manufacturing Company, Ltd. Micro electromechanical system sensor and method of forming the same
US9114396B2 (en) 2014-01-16 2015-08-25 Taiwan Semiconductor Manufacturing Company, Ltd. Method of making flowcell with micro-fluid structure

Patent Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006041345A (ja) * 2004-07-29 2006-02-09 Hitachi Metals Ltd 積層基板およびその製造方法
US7923790B1 (en) * 2007-03-09 2011-04-12 Silicon Laboratories Inc. Planar microshells for vacuum encapsulated devices and damascene method of manufacture
TW201002610A (en) * 2008-07-14 2010-01-16 Memsmart Semiconductor Corp Manufacturing method of microstructure for an integral semiconductor process
TW201113979A (en) * 2009-10-07 2011-04-16 United Microelectronics Corp Integrated circuit having microelectromechanical system device and method of fabricating the same
US20140287548A1 (en) * 2010-10-21 2014-09-25 Taiwan Semiconductor Manufacturing Company, Ltd. MEMS Device with Release Aperture
US20120098122A1 (en) * 2010-10-21 2012-04-26 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer level packaging of micro-electro-mechanical systems (mems) and complementary metal-oxide-semiconductor (cmos) substrates
US20120274647A1 (en) * 2011-04-26 2012-11-01 Qualcomm Mems Technologies, Inc. Piezoelectric resonators and fabrication processes
TW201312649A (zh) * 2011-09-01 2013-03-16 United Microelectronics Corp 積體電路及其製造方法
US20160122182A1 (en) * 2013-03-11 2016-05-05 Taiwan Semiconductor Manufacturing Company, Ltd. Mems device with a capping substrate
WO2015161147A1 (en) * 2014-04-18 2015-10-22 Butterfly Network, Inc. Ultrasonic transducers in complementary metal oxide semiconductor (cmos) wafers and related apparatus and methods
WO2016007250A1 (en) * 2014-07-08 2016-01-14 Qualcomm Incorporated Piezoelectric ultrasonic transducer and process
CN106660074A (zh) * 2014-07-08 2017-05-10 高通股份有限公司 压电超声换能器及工艺
CN105609433A (zh) * 2014-11-14 2016-05-25 台湾积体电路制造股份有限公司 利用低温接合的mems和cmos集成
US20160155763A1 (en) * 2014-11-24 2016-06-02 Artilux, Inc Monolithic Integration Techniques for Fabricating Photodetectors with Transistors on Same Substrate
CN107662901A (zh) * 2016-07-27 2018-02-06 台湾积体电路制造股份有限公司 用于微机电系统装置和互补金属氧化物半导体装置的集成

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111129281A (zh) * 2018-10-31 2020-05-08 台湾积体电路制造股份有限公司 压电装置、形成压电装置的方法及形成压电结构的方法
CN111129281B (zh) * 2018-10-31 2023-10-17 台湾积体电路制造股份有限公司 压电装置、形成压电装置的方法及形成压电结构的方法
CN109665488A (zh) * 2018-12-29 2019-04-23 杭州士兰集成电路有限公司 Mems器件及其制造方法
WO2020133756A1 (zh) * 2018-12-29 2020-07-02 杭州士兰集成电路有限公司 Mems器件及其制造方法
US11305985B2 (en) 2018-12-29 2022-04-19 Hangzhou Silan Integrated Circuit Co., Ltd. MEMS device and manufacturing method thereof
CN112580534A (zh) * 2020-12-23 2021-03-30 上海思立微电子科技有限公司 超声波指纹感测芯片及电子设备、制作方法
CN113161434A (zh) * 2021-03-10 2021-07-23 广东省大湾区集成电路与系统应用研究院 一种热敏型探测器结构及其集成方法
CN113161435A (zh) * 2021-03-10 2021-07-23 广东省大湾区集成电路与系统应用研究院 一种热敏型探测器结构及其集成方法
CN113517361A (zh) * 2021-03-10 2021-10-19 广东省大湾区集成电路与系统应用研究院 一种热敏型探测器结构及其集成方法
CN113517360A (zh) * 2021-03-10 2021-10-19 广东省大湾区集成电路与系统应用研究院 一种热敏型探测器结构及其集成方法

Also Published As

Publication number Publication date
US20190055120A1 (en) 2019-02-21
KR102098840B1 (ko) 2020-04-09
US11342266B2 (en) 2022-05-24
US20200346925A1 (en) 2020-11-05
CN108117037B (zh) 2021-03-02
US20180148326A1 (en) 2018-05-31
KR20180060926A (ko) 2018-06-07
TWI640061B (zh) 2018-11-01
TW201820533A (zh) 2018-06-01
DE102017110355A1 (de) 2018-05-30
US20200024135A1 (en) 2020-01-23
KR20190135453A (ko) 2019-12-06
US10745271B2 (en) 2020-08-18
US10138116B2 (en) 2018-11-27
US9796582B1 (en) 2017-10-24
US10472233B2 (en) 2019-11-12

Similar Documents

Publication Publication Date Title
CN108117037A (zh) 使用牺牲层上平坦表面以集成互补金属氧化物半导体装置以及微机电系统装置的方法
US11407636B2 (en) Inter-poly connection for parasitic capacitor and die size improvement
US11078074B2 (en) Integration scheme for microelectromechanical systems (MEMS) devices and complementary metal-oxide-semiconductor (CMOS) devices
US9346666B2 (en) Composite wafer semiconductor
TWI463604B (zh) 封裝件互連結構及其製造方法
CN106241726B (zh) Mems封装技术
CN105977203A (zh) 半导体元件及其制造方法
CN105023909B (zh) 提供再分布层（rdl）和硅通孔（tsv）的结构和方法
CN109712959B (zh) Mems与ic装置的单块整合
CN105217562A (zh) 微机械传感器装置
CN104045051B (zh) 堆叠半导体器件及其形成方法
US11932534B2 (en) MEMS device having a metallization structure embedded in a dielectric structure with laterally offset sidewalls of a first portion and a second portion
CN104051385B (zh) 堆叠式半导体结构及其形成方法
US10941033B2 (en) 3D stack configuration for 6-axis motion sensor
US10494252B2 (en) MEMS devices and methods of manufacturing the same
US20220348454A1 (en) Inter-poly connection for parasitic capacitor and die size improvement
CN106365115A (zh) Mems传感器及其制备方法
KR101644266B1 (ko) 캡 기판의 제조 방법, 이를 이용한 ｍｅｍｓ 장치의 제조 방법, 및 ｍｅｍｓ 장치
KR20140038195A (ko) Ｔｓｖ구조 형성 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant