CN106365115A - Mems传感器及其制备方法 - Google Patents

Abstract

本发明公开一种MEMS传感器及其制备方法，包括步骤：提供一包含有CMOS电路的第一半导体基底，及包含有MEMS器件的第二半导体基底；键合第一半导体基底和第二半导体基底；在所述第二半导体基底上形成第一互连插塞；在所述第一半导体基底和第二半导体基底上形成贯通第二半导体基底的第二互连插塞；第二半导体基底表面形成导电互连第一互连插塞和第二互连插塞的金属互连层，可以解决CMOS电路和MEMS器件之间的电学连接问题，简化封装方法。

Description

MEMS传感器及其制备方法

技术领域

本发明涉及半导体制造领域，特别涉及一种MEMS传感器及其制备方法。

背景技术

MEMS传感器已经被应用于各个领域当中，由于工作环境的需要，MEMS传感器必须采用一种有效的封装结构和封装方法，传统的封装类型主要是芯片级封装，通常是将一个裸芯片放入陶瓷管壳中，通过金丝焊球与管脚相连，其上的盖板由焊料或陶瓷封接与管壳相连，完成裸芯片的封装过程，由于一个晶圆上可以切割出许多个芯片，这种封装方法对每个芯片都需要测试并封装，导致了成本的增加。

针对上述问题，人们发展了其他的封装方法，将ASIC芯片和MEMS芯片分别制造在两个独立的衬底上，然后通过键合工艺将两个芯片封装在一起，以形成MEMS装置，虽然实现了晶圆级的封装，但是采用两个衬底的封装方法使得集成化程度大大降低，使得衬底的利用率降低，还增加了额外的封装面积，封装尺寸也增加，不利于适应MEMS器件封装小型化的发展趋势。同时封装过程中使用的焊料为金锡合金、铅锡合金等，这些材料与标准的CMOS工艺并不完全兼容。

发明内容

本发明的目的在于，提供一种MEMS传感器的制备方法，可以解决CMOS电路和MEMS器件之间的电学连接问题，简化封装方法。

为解决上述技术问题，本发明提供一种MEMS传感器的制备方法，包括步骤：提供一包含有CMOS电路的第一半导体基底，及包含有MEMS器件的第二半导体基底；键合第一半导体基底和第二半导体基底；在所述第二半导体基底上形成第一互连插塞；在所述第一半导体基底和第二半导体基底上形成贯通第二半导体基底的第二互连插塞；第二半导体基底表面形成导电互连第一互连插塞和第二互连插塞的金属互连层。

一种MEMS传感器，包括：第一半导体基底，其内形成有CMOS电路；键合在第一半导体基底上的第二半导体基底，其内形成有MEMS器件；在第二半导体基底内形成有第一互连插塞；在第一半导体基底和第二半导体基底内形成有贯通第二半导体基底的第二互连插塞；所述第一互连插塞通过位于第二半导体基底表面的金属互连层和第二互连插塞互连。

与现有技术相比，本发明提供的MEMS传感器及其制备方法与现有技术相比优点在于，本发明利用第一互连插塞和第二互连插塞使得第一半导体基底内的CMOS电路和第二半导体基底内的MEMS器件互连，从而可以将集成后的MEMS传感器作为一个芯片进行封装，大大的简化了封装尺寸和封装的方法。

附图说明

图1为本发明一实施例中MEMS传感器的结构示意图；

图2为本发明一实施例中MEMS传感器的制备方法的流程图；

图3至图8为本发明一实施例中MEMS传感器的制备方法中器件结构的示意图；

图9为本发明另一实施例中MEMS传感器的制备方法中器件结构的示意图；

图10为本发明又一实施例中MEMS传感器的制备方法中器件结构的示意图。

具体实施方式

下面将结合示意图对本发明的MEMS传感器及其制备方法进行更详细的描述，其中表示了本发明的优选实施例，应该理解本领域技术人员可以修改在此描述的本发明，而仍然实现本发明的有利效果。因此，下列描述应当被理解为对于本领域技术人员的广泛知道，而并不作为对本发明的限制。

为了清楚，不描述实际实施例的全部特征。在下列描述中，不详细描述公知的功能和结构，因为它们会使本发明由于不必要的细节而混乱。应当认为在任何实际实施例的开发中，必须做出大量实施细节以实现开发者的特定目标，例如按照有关系统或有关商业的限制，由一个实施例改变为另一个实施例。另外，应当认为这种开发工作可能是复杂和耗费时间的，但是对于本领域技术人员来说仅仅是常规工作。

在下列段落中参照附图以举例方式更具体地描述本发明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。

本发明提供一种MEMS传感器，如图1所示，包括：

第一半导体基底10，其内形成有CMOS电路；

键合在第一半导体基底10上的第二半导体基底20，其内形成有MEMS器件；

在第二半导体基底20内形成有第一互连插塞23；

在第一半导体基底10和第二半导体基底20内形成有贯通第二半导体基底20的第二互连插塞26；

所述第一互连插塞23通过位于第二半导体基底20表面的金属互连层28和第二互连插塞26互连。

本发明提供一种MEMS传感器的制备方法，如图2所示，包括如下步骤：

步骤S11，提供一包含有CMOS电路的第一半导体基底，及包含有MEMS器件的第二半导体基底；

步骤S12，键合第一半导体基底和第二半导体基底；

步骤S13，在所述第二半导体基底上形成第一互连插塞；

步骤S14，在所述第一半导体基底和第二半导体基底上形成贯通第二半导体基底的第二互连插塞；

步骤S15，第二半导体基底表面形成导电互连第一互连插塞和第二互连插塞的金属互连层。

本发明的MEMS传感器通过所述第一互连插塞23和第二互连插塞26以及连接第一互连插塞23和第二互连插塞26的金属互连层28使得第一半导体基底10和第二半导体基底20实现互连，并且互连电阻更小，导电性更好。

以下结合图3至图10，具体说明本发明的MEMS传感器的制备方法，图3至图10所示实施例是以MEMS压力传感器为例进行说明，但所述MEMS传感器不仅限于压力传感器。

首先，执行步骤S11，在本实施例中，所述压力传感器为电容型压力传感器。 参考图3，电容型压力传感器主要包括第一半导体基底10，在所述第一半导体基底10内具有控制电路30和互连结构11构成的CMOS电路。

除此之外，所述互连结构11可以为在第一半导体基底10表面设置的焊垫。

第二半导体基底20内具有形成在衬底21上的底部电极12，和底部电极12相对设置的顶部电极14，包括顶壁142、底壁141和侧壁143，所述底壁141位于衬底21上，所述侧壁143连接底壁141和顶壁142，所述顶部电极14和底部电极12之间为空腔16；介质层17，覆盖衬底21和顶部电极14，所述介质层17具有呈环状的第二开口18，所述第二开口18隔离出所述顶部电极的部分顶壁142，该暴露出的部分顶壁作为压力传感区。

在具体实施例中，在所述介质层17中形成有另一互连结构19，所述互连结构19为金属材质，例如金属铝。在所述顶部电极14覆盖衬底21的部分通过互连结构19与所述顶部电极14电连接。除此之外，所述互连结构19也可以为设置在第二半导体基底上表面或者下表面的焊垫。

参考图4，另一实施例中，也可以没有该互连结构，所述第一互连插塞23直接位于顶部电极14覆盖半导体基底10的部分141上。

接着，进行步骤S12，具体的参考图5，在第一半导体基底10表面形成第一二氧化硅层101，在第二半导体基底20的衬底一面形成第二二氧化硅层22，利用第一半导体基底10表面的二氧化硅层11和第二基底20底面的氧化硅层21，将第一半导体基底10和第二半导体基底20键合。如图6示，具体的在本实施例中，先在第一半导体基底10的表面形成第一二氧化硅层101，具体的可以利用化学气淀积或者氧化生长的方法，厚度为2um～5um，例如3um；然后，将第二半导体基底20背面的衬底21磨薄，厚度小于等于100um，例如0.01um，5um，10um，在第二半导体基底20背面即衬底21的一面形成第二二氧化硅层22，具体的可以利用化学气淀积或者氧化生长的方法，厚度可以为2um～5um，例如3um。然后，将第一半导体基底10和第二半导体基底20贴合，使第一二氧化硅层101和第二二氧化硅层21相对，然后采用高温，是二氧化硅层呈熔融态，从而紧密键合。在此所述的减薄衬底21的好处在于，一方面可以减小形成的传感器的厚度，另一方面有利于后续通孔的刻蚀，如果第二半导体基底的厚度太大，很难保证通孔刻蚀过程中有效的打开或者准确的停止在期望的深度上。

接着，进行步骤S13，在第二半导体基底20表面形成第一掩膜层201，对第二半导体基底20进行刻蚀，在第二半导体基底20上形成通孔22，所述通孔202暴露第二半导体基底20内MEMS器件的导电层，在本实施例中导电层为互连结构19，除此之外，在其他实施例中通孔202也可以暴露顶部电极14覆盖半导体基底10的部分141。然后，利用化学气相淀积或者物理气相淀积向所述通孔202中填充导电材料，所述导电材料可以为多晶硅，锗硅，最后研磨去除第二半导体基20表面的导电材料和第一掩膜层201，形成第一互连插塞23。

接着，执行步骤S14，参考图8在第二半导体基底20表面形成第二掩膜层24，对第二半导体基底20刻蚀，在第二半导体基底20内形成穿通的第二通孔25，继续刻蚀，使刻蚀停止在第一半导体基底10内的CMOS电路导电层101，所述第二通孔25底部暴露所述导电层101，例如在本实施例中，CMOS电路具有互连结构11，所述第二通孔25底部暴露互连结构11。然后，利用化学气相淀积或者物理汽相淀积向所述第二通孔25中填充导电材料，所述导电材料可以为多晶硅，锗硅，最后研磨去除第二半导体基底20表面的导电材料和第二掩膜层24，形成第二互连插塞26。

接着，执行步骤S15，参考图9，在第二半导体基底20表面形成第三掩膜层27，并刻蚀第三掩膜层27形成暴露第一互连插塞23、第二互连插塞26以及第一互连插塞23和第二互连插塞26之间的连线的沟槽，淀积金属导电材料填充所述沟槽形成互连电极28，使得第一互连插塞23和第二互连插塞26导电互连，所述导电材料可以为多晶硅，锗硅，并且研磨去除第三掩膜层27上的导电材料，清洗去除第三掩膜层27。

除此之外，也可以在第二半导体基底20表面淀积导电材料，例如多晶硅层，然后刻蚀保留第一互连插塞23、第二互连插塞26以及连接第一互连插塞23和第二互连插塞26之间通道的多晶硅层。

需要注意的是，虽然本实施例中，步骤S13位于步骤S12之后，实际上在其它实施例中步骤S13也可以位于步骤S12之前，例如所述第一互连插塞可以在第二半导体基底中形成MEMS器件的同时形成。在本发明中，不对该步骤的顺序进行限定。

实施例二

在该实施例中，如图9所示，步骤S13位于步骤S12之前，例如所述第一互连插塞在第二半导体基底中形成MEMS器件的同时形成。先对第二半导体基底刻蚀，在其中形成第二互连插塞，然后对衬底减薄，之后衬底上形成与第二互连插塞相连的焊垫，即互连结构19。

参考图10，在另一实施例中，所述MEMS器件为惯性传感器，包括一个固定组件1001和一个可动组件1002，相互构成作为感测信号的可变电容器1003，至少一个第一互连插塞23与固定组件1001电学相连，至少一个第二互连插塞26与CMOS电路电学相连。

显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (11)

1.一种MEMS传感器的制备方法，其特征在于，包括步骤：

提供一包含有CMOS电路的第一半导体基底，及包含有MEMS器件的第二半导体基底；

键合第一半导体基底和第二半导体基底；

在所述第二半导体基底上形成第一互连插塞；

在所述第一半导体基底和第二半导体基底上形成贯通第二半导体基底的第二互连插塞；

第二半导体基底表面形成导电互连第一互连插塞和第二互连插塞的金属互连层。

2.如权利要求1所述的MEMS传感器的制备方法，其特征在于，所述第一半导体基底内的CMOS电路包括控制电路和互连结构，所述互连结构和控制电路相连，所述第二互连插塞连接第一半导体基底内的互连结构。

3.如权利要求1所述的MEMS传感器的制备方法，其特征在于，所述第二半导体基底包括与MEMS器件相连的互连结构，所述第一互连插塞连接第二半导体基底内的互连结构。

4.如权利要求1所述的MEMS传感器的制备方法，其特征在于，所述第二半导体基底的厚度为0.01um～100um。

5.如权利要求1所述的MEMS传感器的制备方法，其特征在于，所述MEMS器件为电容型压力传感器，所述第二半导体基底的形成步骤包括在半导体衬底上形成MEMS结构后从反面对半导体衬底研磨减薄。

6.一种MEMS传感器，其特征在于，包括：

第一半导体基底，其内形成有CMOS电路；

键合在第一半导体基底上的第二半导体基底，其内形成有MEMS器件；

在第二半导体基底内形成有第一互连插塞；

在第一半导体基底和第二半导体基底内形成有贯通第二半导体基底的第二互连插塞；

所述第一互连插塞通过位于第二半导体基底表面的金属互连层和第二互连插塞互连。

7.如权利要求6所述的MEMS传感器，其特征在于，所述第一半导体基底内的CMOS电路包括控制电路及与控制电路相连的互连结构，所述第二互连插塞与所述互连结构相连。

8.如权利要求6所述的MEMS传感器，其特征在于，所述第二半导体基底包括与MEMS器件相连的互连结构，所述第一互连插塞与所述互连结构相连。

9.如权利要求6所述的MEMS传感器，其特征在于，所述第二半导体基底的厚度为0.01um～100um。

10.如权利要求6所述的MEMS传感器，其特征在于，所述MEMS器件为电容型压力传感器，包括衬底上的底部电极，和底部电极相对设置的顶部电极，包括顶壁、底壁和侧壁，所述底壁位于衬底上，所述侧壁连接底壁和顶壁，所述顶部电极和底部电极之间为空腔；介质层，覆盖衬底和顶部电极，所述介质层具有呈环状的第二开口，所述第二开口隔离出所述顶部电极的部分顶壁，该暴露出的部分顶壁作为压力传感区。

11.如权利要求6所述的M EMS传感器，其特征在于，所述MEMS器件为惯性传感器，包括一个固定组件和一个可动组件，相互构成作为感测信号的可变电容器，其特征在于，至少一个第一互连插塞与固定组件电学相连，至少一个第二互连插塞与CMOS电路电学相连。