CN102856336B - 晶片封装体及其形成方法 - Google Patents
晶片封装体及其形成方法 Download PDFInfo
- Publication number
- CN102856336B CN102856336B CN201210227032.6A CN201210227032A CN102856336B CN 102856336 B CN102856336 B CN 102856336B CN 201210227032 A CN201210227032 A CN 201210227032A CN 102856336 B CN102856336 B CN 102856336B
- Authority
- CN
- China
- Prior art keywords
- substrate
- light shield
- shield layer
- wafer encapsulation
- perforation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000005538 encapsulation Methods 0.000 title claims abstract description 69
- 238000000034 method Methods 0.000 title claims abstract description 55
- 239000000758 substrate Substances 0.000 claims abstract description 120
- 230000004888 barrier function Effects 0.000 claims abstract description 29
- 230000015572 biosynthetic process Effects 0.000 claims description 21
- 239000000463 material Substances 0.000 claims description 18
- 238000003466 welding Methods 0.000 claims description 15
- 238000004519 manufacturing process Methods 0.000 claims description 7
- 238000005520 cutting process Methods 0.000 claims description 6
- 229910000679 solder Inorganic materials 0.000 claims description 6
- 229920000642 polymer Polymers 0.000 claims description 3
- 235000012431 wafers Nutrition 0.000 description 66
- 238000004806 packaging method and process Methods 0.000 description 9
- 239000004065 semiconductor Substances 0.000 description 6
- 239000000945 filler Substances 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 3
- 238000001259 photo etching Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 239000004411 aluminium Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 229910010293 ceramic material Inorganic materials 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 230000005693 optoelectronics Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 229920000307 polymer substrate Polymers 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000010897 surface acoustic wave method Methods 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14618—Containers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/1463—Pixel isolation structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/146—Mixed devices
- H01L2924/1461—MEMS
Abstract
本发明提供一种晶片封装体及其形成方法，该晶片封装体包括：一基底，具有一第一表面及一第二表面；一光电元件，形成于该基底之中；一导电层，设置于该基底之上，其中该导电层电性连接该光电元件；一绝缘层，设置于该基底与该导电层之间；一遮光层，设置于该基底的该第二表面之上，且直接接触该导电层，其中该遮光层的遮光率大于80%，且具有露出该导电层的至少一开口；以及一导电凸块，设置于该遮光层的该开口之中以电性接触该导电层，其中该遮光层与该导电凸块共同完全覆盖该基底的该第二表面。本发明可使晶片封装体的运作更为顺利、避免漏光问题的发生及节省制程成本与时间。
Description
技术领域
本发明有关于晶片封装体及其形成方法，且特别是有关于光电元件晶片封装体及其形成方法。
背景技术
光感测元件或发光元件等光电元件在撷取影像或提供光线的应用中扮演着重要的角色。这些光电元件均已广泛地应用于例如是数字相机(digital camera)、数字视频录像机(digital videorecorder)、移动电话(mobile phone)、太阳能电池、屏幕、照明设备等的电子产品中。
随着科技的演进，对于光感测元件的感测精准度或发光元件的发光精准度的需求亦随之提高。
发明内容
本发明一实施例提供一种晶片封装体，包括：一基底，具有一第一表面及一第二表面；一光电元件，形成于该基底之中；一导电层，设置于该基底之上，其中该导电层电性连接该光电元件；一绝缘层，设置于该基底与该导电层之间；一遮光层，设置于该基底的该第二表面之上，且直接接触该导电层，其中该遮光层的遮光率大于80%，且具有露出该导电层的至少一开口；以及一导电凸块，设置于该遮光层的该开口之中以电性接触该导电层，其中该遮光层与该导电凸块共同完全覆盖该基底的该第二表面。
本发明所述的晶片封装体，还包括一穿孔，自该第二表面朝该第一表面延伸，其中该绝缘层延伸于该穿孔的一侧壁上，且延伸至该基底的该第二表面上，且该导电层延伸至该穿孔中的该绝缘层之上。
本发明所述的晶片封装体，该遮光层延伸至该穿孔之中。
本发明所述的晶片封装体，该遮光层顺应性设置于该穿孔的该侧壁上的该导电层之上。
本发明所述的晶片封装体，该遮光层填充于该穿孔之中。
本发明所述的晶片封装体，该遮光层填满该穿孔。
本发明所述的晶片封装体，该遮光层覆盖该穿孔。
本发明所述的晶片封装体，该遮光层完全不填入该穿孔。
本发明所述的晶片封装体，该遮光层直接接触该导电凸块。
本发明所述的晶片封装体，该导电凸块完全填满该遮光层的该开口。
本发明所述的晶片封装体，还包括一透明基底，设置于该基底的该第一表面上。
本发明所述的晶片封装体，还包括一间隔层，设置于该基底与该透明基底之间，其中该间隔层、该基底及该透明基底共同于该光电元件之上围绕出一空腔。
本发明一实施例提供一种晶片封装体的形成方法，包括：提供一基底，该基底具有一第一表面及一第二表面，其中该基底之中形成有至少一光电元件；于该基底上形成一绝缘层；于该基底上的该绝缘层之上形成一导电层，其中该导电层电性连接该至少一光电元件；于该基底的该第二表面上形成一遮光层，其中该遮光层直接接触该导电层且具有露出该导电层的至少一开口，且该遮光层的遮光率大于80%；以及于该遮光层的该至少一开口中形成一导电凸块以电性连接该导电层，其中该遮光层与该导电凸块共同完全覆盖该基底的该第二表面。
本发明所述的晶片封装体的形成方法，还包括在形成该绝缘层之前，自该基底的该第二表面移除部分的该基底以形成朝该基底的该第一表面延伸的一穿孔，其中该绝缘层延伸于该穿孔的一侧壁上，且该导电层延伸于该穿孔中的该绝缘层之上。
本发明所述的晶片封装体的形成方法，该遮光层延伸于该穿孔中的该导电层之上。
本发明所述的晶片封装体的形成方法，还包括沿着该基底上的多个预定切割道进行一切割制程以形成彼此分离的多个晶片封装体。
本发明所述的晶片封装体的形成方法，该导电凸块的形成包括：于该遮光层的该至少一开口中填入一焊料；以及对该焊料进行一回焊制程以形成该导电凸块。
本发明所述的晶片封装体的形成方法，还包括于该基底的该第一表面上设置一透明基底。
本发明所述的晶片封装体的形成方法，还包括于该基底与该透明基底之间设置一间隔层，其中该间隔层、该基底及该透明基底共同于该光电元件之上围绕出一空腔。
本发明所述的晶片封装体的形成方法，该遮光层的形成包括：于该基底的该第二表面上涂布一高分子溶液以形成一遮光材料层；以及对该遮光材料层进行一曝光制程及一显影制程以形成该遮光层。
本发明可使晶片封装体的运作更为顺利、避免漏光问题的发生及节省制程成本与时间。
附图说明
图1A及1B分别显示本申请发明人所知的一种晶片封装体的剖面图及其局部放大图。
图2A-2B显示根据本发明一实施例的晶片封装体的制程剖面图。
图3A-3C显示根据本发明实施例的晶片封装体的剖面图。
附图中符号的简单说明如下：
10：晶片封装体；100：基底；100a、100b：表面；102：光电元件；104：绝缘层；105：透镜；106：导电垫结构；108：间隔层；109：空腔；110：基底；112：穿孔；114：绝缘层；115：防焊层；115a：填充物；116：导电层；118：遮光层；120：导电凸块；SC：切割道。
具体实施方式
以下将详细说明本发明实施例的制作与使用方式。然应注意的是，本发明提供许多可供应用的发明概念，其可以多种特定型式实施。文中所举例讨论的特定实施例仅为制造与使用本发明的特定方式，非用以限制本发明的范围。此外，在不同实施例中可能使用重复的标号或标示。这些重复仅为了简单清楚地叙述本发明，不代表所讨论的不同实施例及/或结构之间必然具有任何关连性。再者，当述及一第一材料层位于一第二材料层上或之上时，包括第一材料层与第二材料层直接接触或间隔有一或更多其他材料层的情形。
本发明一实施例的晶片封装体可用以封装光电元件，例如光感测元件或发光元件。然其应用不限于此，例如在本发明的晶片封装体的实施例中，其可应用于各种包含有源元件或无源元件(active or pas sive elements)、数字电路或模拟电路(digital oranalog circuits)等集成电路的电子元件(electronic components)，例如是有关于光电元件(opto electronic devices)、微机电系统(Micro Electro Mechanical System;MEMS)、微流体系统(microfluidic systems)、或利用热、光线及压力等物理量变化来测量的物理感测器(Physical Sensor)。特别是可选择使用晶圆级封装(wafer scale package;WSP)制程对影像感测元件、发光二极管(light-emitting diodes;LEDs)、太阳能电池(solar cells)、射频元件(RF circuits)、加速计(accelerators)、陀螺仪(gyroscopes)、微制动器(micro actuators)、表面声波元件(surface acoustic wavedevices)、压力感测器(process sensors)喷墨头(ink printer heads)、或功率晶片(power IC)等半导体晶片进行封装。
其中上述晶圆级封装制程主要指在晶圆阶段完成封装步骤后，再予以切割成独立的封装体，然而，在一特定实施例中，例如将已分离的半导体晶片重新分布在一承载晶圆上，再进行封装制程，亦可称之为晶圆级封装制程。另外，上述晶圆级封装制程亦适用于借堆叠(stack)方式安排具有集成电路的多片晶圆，以形成多层集成电路(multi-layer integrated circuit devices)的晶片封装体。在一实施中，上述切割后的封装体为一晶片尺寸封装体(CSP;chip scale package)。晶片尺寸封装体(CSP)的尺寸可仅略大于所封装的晶片。例如，晶片尺寸封装体的尺寸不大于所封装晶片的尺寸的120%。
图1A及1B分别显示本申请发明人所知的一种晶片封装体的剖面图及其局部放大图。应注意的是，图1A及1B所显示的晶片封装体仅用以说明本申请发明人所发现的问题，其并非本领域技术人员的公知常识。
如图1A所示，晶片封装体可包括基底100。基底100中形成有光电元件102。光电元件102可透过导线层(未显示)而与设置于基底100的表面100a上的导电垫结构106电性连接。导电垫结构106例如设置于基底100的表面100a上的绝缘层104之中。基底100的表面100a上还可设置有基底110。基底110与基底100之间可由间隔层108隔开。间隔层108、基底100、及基底110可共同于光电元件102上围绕出空腔109。光电元件102上可设置有透镜105。基底100中可形成有由表面100b朝表面100a延伸的穿孔112，其可露出导电垫结构106。穿孔112的侧壁上可形成有绝缘层114及导电层116。绝缘层114及导电层116可延伸至基底100的表面100b之上。基底100的表面100b上可设置有防焊层115及导电凸块120。导电凸块120可透过导电层116而电性连接导电垫结构106。防焊层115之上可设置有遮光层118以避免外界的光线进入基底100而影响光电元件102的运作。
然而，形成于防焊层115上的遮光层118可能会受到其下防焊层115的影响而产生裂痕或孔洞而导致外界光线仍可能穿过遮光层118而进入基底100中，并影响光电元件102的运作。
图1B显示图1A的晶片封装体的局部放大图。由于防焊层115通常具有高应力，因此容易产生裂痕而使上方的遮光层118亦容易产生裂痕。再者，如图1B所示，由于形成于导电层116上方的遮光层118通常毯覆式形成于防焊层115之上，因此受到下方材料层轮廓的影响，位于导电层116上方的遮光层118厚度较薄，因而更容易产生裂痕或孔洞。此外，防焊层115中常填充有填充物(filler)115a。填充物115a可能使遮光层118更易破裂而导致漏光。为了改善遮光层118易漏光的问题，本申请发明人提出新颖的晶片封装体及其制作方法如下。
图2A-2B显示根据本发明一实施例的晶片封装体的制程剖面图，其中相同或相似的标号用以标示相同或相似的元件。本发明实施例的晶片封装体例如可以(但不限于)晶圆级封装制程制作以节省制程成本与时间，并可确保封装品质。
如图2A所示，提供基底100，其例如为半导体基底或陶瓷基底。在一实施例中，基底100包括半导体材料，其例如为半导体晶圆(如硅晶圆)而可进行晶圆级封装以节省制程时间与成本。基底100具有表面100a与100b。表面100a与100b例如彼此相反。基底100上可具有多个预定切割道SC，其将基底100划分成多个区域。在后续封装制程与切割制程之后，每一区域将封装于一晶片封装体之中。
如图2A所示，在一实施例中，基底100中形成有光电元件102。光电元件102可包括(但不限于)影像感测元件或发光元件。影像感测元件例如是互补式金属氧化物半导体(CMOS)影像感测元件(CIS)或电荷耦合元件(charge-coupled device，CCD)感测元件，而发光元件例如是发光二极管元件。光电元件102例如可与形成于表面100a上的绝缘层104中的导电垫结构106电性连接，并可透过导电垫结构106而与其他导电通路连结。导电垫结构106可为多个彼此堆叠的导电垫、单一导电垫、或至少一导电垫与至少一层内连线结构所组成的导电垫结构。在一实施例中，可于光电元件102上设置透镜105。例如，可将透镜105设置于绝缘层104之上，并使之大抵对齐于光电元件102。透镜105可用以辅助光线的进入及/或发射。透镜105例如可为微透镜阵列。
接着，可选择性于基底100的表面100a上设置基底110。基底110例如为透明基底，如玻璃基底、石英基底、透明高分子基底、或前述的组合。在一实施例中，基底110的尺寸与形状可相似于基底100。
在一实施例中，基底100与基底110之间可选择性以间隔层108隔开。间隔层108可先形成于基底110或基底100之上。间隔层108例如可为绝缘材料，如高分子材料、陶瓷材料、或前述的组合。在一实施例中，间隔层108、基底100、及基底110可共同于光电元件102上围绕出空腔109。透镜105可处于空腔109之中而不接触基底110。
接着，可选择性薄化基底100的厚度以利后续制程的进行。例如，可以基底110为支撑，自基底100的表面100b进行薄化制程以将基底100薄化至适合的厚度。薄化制程例如可为机械研磨、化学机械研磨、或前述的组合。
在一实施例中，可接着于基底100上形成电性连接至导电垫结构106的导电层。在一实施例中，可于基底100中形成电性连接导电垫结构106的穿基底导电结构。例如，可例如以光刻及蚀刻制程自基底100的表面100b移除部分的基底100以形成朝导电垫结构106延伸的穿孔112。接着，可于基底100的表面100b上形成绝缘层114。绝缘层114例如是氧化硅、氮化硅、氮氧化硅、高分子材料、或前述的组合。绝缘层114例如可以气相沉积法、涂布法、或热氧化法形成。绝缘层114可延伸进入穿孔112而位于穿孔112的侧壁与底部上。接着，可透过光刻及蚀刻制程移除穿孔112底部的绝缘层114及下方的绝缘层104而使部分的导电垫结构106露出。
接着，于基底100的表面100b上形成导电层116。导导电层116可延伸进入穿孔112之中而电性接触穿孔112所露出的导电垫结构106。导电层116的材质例如为(但不限于)金属材料，如铜、铝、金、镍、钨、或前述的组合等。导电层116例如可由物理气相沉积、化学气相沉积、电镀、无电镀、或前述的组合而形成。在一实施例中，可透过光刻及蚀刻制程将导电层116依需求图案化。
在一实施例中，穿孔112可具有“倒角结构”。即，穿孔112的口径沿着自表面100b朝表面100a的方向递增。可透过蚀刻条件的调整而使所形成的穿孔112具“倒角结构”的特性。在另一实施例中，穿孔112的口径沿着自表面100b朝表面100a的方向递减，如图2A所示。在又一实施例中，穿孔112的侧壁可大抵垂直于基底100的表面100b。
如图2A所示，在形成导电层116之后，在表面100b及导电层116上形成遮光层118。在一实施例中，可于基底100的表面100b上涂布用以形成遮光层118的溶液(例如，高分子溶液)以形成遮光材料层。接着，可将遮光材料层依需求图案化。例如，遮光材料层可为可图案化的材料层，如光阻层(如黑色光阻层)。因此，可对遮光材料层进行曝光制程及显影制程以形成具有所需图案的遮光层118。在一实施例中，遮光层118可为一负型光阻层。在一实施例中，遮光层118可具有至少一露出导电层116的开口。在一实施例中，遮光层118的遮光率可大于约80%。例如，遮光层118的遮光率可介于80%~99.9%之间、85%~99.5%、或90%~99%之间。通常，遮光层118的遮光率指对可见光及/或红外光的遮光程度。然在其他应用中，遮光层118的遮光率可指对紫外光、X光、或其他波长更短的辐射光的遮光程度。
遮光层118可有助于阻挡及/或吸收来自晶片封装体外部的光线，尤其是来自基底100的表面100b后的光线，因而可有利于光电元件102的运作。例如，当光电元件102为影像感测元件时，遮光层118可挡住及/或吸收来自基底100的表面100b的光线而避免造成影像噪声。或者，当光电元件102为发光元件时，遮光层118可挡住及/或吸收来自基底100的表面100b的光线而避免晶片封装体所发出的光线的波长及/或强度受到外界光线的影响。
接着，可于遮光层118的露出导电层116的开口中形成电性接触导电层116的导电凸块120。遮光层118例如可直接接触导电凸块。在一实施例中，可于遮光层118的开口中填入焊料。接着，可对焊料进行回焊制程以形成导电凸块120。在一实施例中，导电凸块120可完全填满遮光层118的开口。在一实施例中，导电凸块120与导电层116之间可形成有凸块下金属层(未显示)。
在一实施例中，遮光层118及导电凸块120可共同大抵完全覆盖基底100的表面100b以确保外界光线不会自基底100的表面100b进入基底100中而影响光电元件102的运作。
接着，可沿着预定切割道SC进行切割制程以形成彼此分离的多个晶片封装体10，如图2B所示。在晶片封装体10中，由于遮光层118下不设置有高应力的防焊层或含有填充物的防焊层，因此可避免或减低裂缝及/或孔洞形成于遮光层118之中。遮光层118的遮光效果因而得以确保而增进晶片封装体的效能与可靠度。
在图2B实施例中，遮光层118可直接接触导电层116，并可大抵顺应性位于穿孔112的侧壁上的导电层116之上。然本发明实施例不限于此而可有许多其他变化。例如，图3A-3C显示根据本发明其他实施例的晶片封装体的剖面图，其中相同或相似的标号将用以标示相同或相似的元件。
如图3A所示，在一实施例中，遮光层118可仅覆盖穿孔112而大抵完全不填入穿孔112之中。在另一实施例中，遮光层118可填充于穿孔112之中。例如，在图3B的实施例中，遮光层118可填满穿孔112。或者，如图3C所示，在一实施例中，遮光层118可部分填充于穿孔112而于其中留下空隙。
本发明实施例的晶片封装体透过遮光层而阻挡及/或吸收外界的光线，可使晶片封装体的运作更为顺利。本发明实施例的晶片封装体的遮光层不与高应力的防焊层接触，可避免漏光问题的发生。此外，由于本发明实施例的晶片封装体不于导电层之上形成高应力的防焊层，可节省制程成本与时间。
以上所述仅为本发明较佳实施例，然其并非用以限定本发明的范围，任何熟悉本项技术的人员，在不脱离本发明的精神和范围内，可在此基础上做进一步的改进和变化，因此本发明的保护范围当以本申请的权利要求书所界定的范围为准。
Claims (13)
1.一种晶片封装体，其特征在于，包括：
一基底，具有一第一表面及一第二表面；
一光电元件，形成于该基底之中；
一穿孔，自该第二表面朝该第一表面延伸；
一导电层，设置于该基底之上，其中该导电层电性连接该光电元件，且延伸至该穿孔中；
一绝缘层，设置于该基底与该导电层之间；
一遮光层，设置于该基底的该第二表面之上，且直接接触该导电层，其中该遮光层的遮光率大于80％，且具有露出该导电层的至少一开口，该遮光层覆盖该穿孔而未填充于该穿孔；以及
一导电凸块，设置于该遮光层的该开口之中以电性接触该导电层，其中该遮光层与该导电凸块共同完全覆盖该基底的该第二表面。
2.根据权利要求1所述的晶片封装体，其特征在于，该绝缘层延伸于该穿孔的一侧壁上，且延伸至该基底的该第二表面上，且该导电层延伸至该穿孔中的该绝缘层之上。
3.根据权利要求1所述的晶片封装体，其特征在于，该遮光层直接接触该导电凸块。
4.根据权利要求1所述的晶片封装体，其特征在于，该导电凸块完全填满该遮光层的该开口。
5.根据权利要求1所述的晶片封装体，其特征在于，还包括一透明基底，设置于该基底的该第一表面上。
6.根据权利要求5所述的晶片封装体，其特征在于，还包括一间隔层，设置于该基底与该透明基底之间，其中该间隔层、该基底及该透明基底共同于该光电元件之上围绕出一空腔。
7.一种晶片封装体的形成方法，其特征在于，包括：
提供一基底，该基底具有一第一表面及一第二表面，其中该基底之中形成有至少一光电元件；
自该基底的该第二表面移除部分的该基底以形成朝该基底的该第一表面延伸的一穿孔；
于该基底上形成一绝缘层；
于该基底上的该绝缘层之上形成一导电层，其中该导电层电性连接该至少一光电元件，且延伸至该穿孔中；
于该基底的该第二表面上形成一遮光层，其中该遮光层直接接触该导电层且具有露出该导电层的至少一开口，且该遮光层的遮光率大于80％，且该遮光层覆盖该穿孔而未填充于该穿孔；以及
于该遮光层的该至少一开口中形成一导电凸块以电性连接该导电层，其中该遮光层与该导电凸块共同完全覆盖该基底的该第二表面。
8.根据权利要求7所述的晶片封装体的形成方法，其特征在于，该绝缘层延伸于该穿孔的一侧壁上，且该导电层延伸于该穿孔中的该绝缘层之上。
9.根据权利要求7所述的晶片封装体的形成方法，其特征在于，还包括沿着该基底上的多个预定切割道进行一切割制程以形成彼此分离的多个晶片封装体。
10.根据权利要求7所述的晶片封装体的形成方法，其特征在于，该导电凸块的形成包括：
于该遮光层的该至少一开口中填入一焊料；以及
对该焊料进行一回焊制程以形成该导电凸块。
11.根据权利要求7所述的晶片封装体的形成方法，其特征在于，还包括于该基底的该第一表面上设置一透明基底。
12.根据权利要求11所述的晶片封装体的形成方法，其特征在于，还包括于该基底与该透明基底之间设置一间隔层，其中该间隔层、该基底及该透明基底共同于该光电元件之上围绕出一空腔。
13.根据权利要求7所述的晶片封装体的形成方法，其特征在于，该遮光层的形成包括：
于该基底的该第二表面上涂布一高分子溶液以形成一遮光材料层；以及
对该遮光材料层进行一曝光制程及一显影制程以形成该遮光层。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US201161503468P | 2011-06-30 | 2011-06-30 | |
| US61/503,468 | 2011-06-30 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102856336A CN102856336A (zh) | 2013-01-02 |
| CN102856336B true CN102856336B (zh) | 2015-09-23 |
Family
ID=47389683
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210227032.6A Expired - Fee Related CN102856336B (zh) | 2011-06-30 | 2012-06-29 | 晶片封装体及其形成方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US8890191B2 (zh) |
| CN (1) | CN102856336B (zh) |
| TW (1) | TWI474476B (zh) |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI546921B (zh) | 2013-03-14 | 2016-08-21 | 精材科技股份有限公司 | 晶片封裝體及其形成方法 |
| US8802473B1 (en) | 2013-03-14 | 2014-08-12 | Taiwan Semiconductor Manufacturing Company, Ltd. | MEMS integrated pressure sensor devices having isotropic cavities and methods of forming same |
| US9469527B2 (en) | 2013-03-14 | 2016-10-18 | Taiwan Semiconductor Manufacturing Company, Ltd. | MEMS pressure sensor and microphone devices having through-vias and methods of forming same |
| US9187317B2 (en) | 2013-03-14 | 2015-11-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | MEMS integrated pressure sensor and microphone devices and methods of forming same |
| US9040334B2 (en) | 2013-03-14 | 2015-05-26 | Taiwan Semiconductor Manufacturing Company, Ltd. | MEMS integrated pressure sensor devices and methods of forming same |
| US9085455B2 (en) | 2013-03-14 | 2015-07-21 | Taiwan Semiconductor Manufacturing Company, Ltd. | MEMS devices and methods for forming same |
| US9640683B2 (en) | 2013-11-07 | 2017-05-02 | Xintec Inc. | Electrical contact structure with a redistribution layer connected to a stud |
| TWI540655B (zh) * | 2013-11-07 | 2016-07-01 | 精材科技股份有限公司 | 半導體結構及其製造方法 |
| JP6299406B2 (ja) * | 2013-12-19 | 2018-03-28 | ソニー株式会社 | 半導体装置、半導体装置の製造方法、及び電子機器 |
| US10388541B2 (en) | 2015-04-20 | 2019-08-20 | Xintec Inc. | Wafer coating system and method of manufacturing chip package |
| TWI585870B (zh) * | 2015-05-20 | 2017-06-01 | 精材科技股份有限公司 | 晶片封裝體及其製造方法 |
| DE102015213999A1 (de) * | 2015-07-24 | 2017-01-26 | Robert Bosch Gmbh | Herstellungsverfahren für eine mikroelektronische Bauelementanordnung und mikroelektronische Bauelementanordnung |
| CN106449546B (zh) * | 2016-09-26 | 2019-12-20 | 苏州晶方半导体科技股份有限公司 | 影像传感芯片封装结构及其封装方法 |
| US10424540B2 (en) * | 2016-10-06 | 2019-09-24 | Xintec Inc. | Chip package and method for forming the same |
| TWI646377B (zh) * | 2017-11-03 | 2019-01-01 | 友達光電股份有限公司 | 顯示裝置及其製造方法 |
| CN109103744A (zh) * | 2018-09-03 | 2018-12-28 | 业成科技（成都）有限公司 | 发光装置及其制造方法 |
| TWI717846B (zh) * | 2018-09-25 | 2021-02-01 | 精材科技股份有限公司 | 晶片封裝體及其製造方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101930986A (zh) * | 2009-06-22 | 2010-12-29 | 株式会社东芝 | 半导体器件、摄像机模块及半导体器件的制造方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002094082A (ja) * | 2000-07-11 | 2002-03-29 | Seiko Epson Corp | 光素子及びその製造方法並びに電子機器 |
| JP2008147458A (ja) * | 2006-12-11 | 2008-06-26 | Nec Electronics Corp | プリント配線板およびその製造方法 |
| JP2009099591A (ja) * | 2007-10-12 | 2009-05-07 | Toshiba Corp | 固体撮像素子及びその製造方法 |
| JP4799543B2 (ja) * | 2007-12-27 | 2011-10-26 | 株式会社東芝 | 半導体パッケージ及びカメラモジュール |
| JP4818332B2 (ja) * | 2008-08-12 | 2011-11-16 | 株式会社東芝 | 半導体装置、半導体装置の製造方法、及びカメラモジュール |
| EP2510399A4 (en) * | 2009-12-11 | 2014-01-22 | Fujifilm Corp | BLACK CURABLE COMPOSITION, COLORED FILTER, AND LIGHT PROTECTIVE FILM AND METHOD OF MANUFACTURE, LENGTH LENS AND SEMICONDUCTOR IMAGING DEVICE |
| JP5757749B2 (ja) * | 2010-05-19 | 2015-07-29 | 富士フイルム株式会社 | 重合性組成物 |
-
2012
- 2012-06-28 US US13/536,628 patent/US8890191B2/en active Active
- 2012-06-29 TW TW101123390A patent/TWI474476B/zh active
- 2012-06-29 CN CN201210227032.6A patent/CN102856336B/zh not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101930986A (zh) * | 2009-06-22 | 2010-12-29 | 株式会社东芝 | 半导体器件、摄像机模块及半导体器件的制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102856336A (zh) | 2013-01-02 |
| US8890191B2 (en) | 2014-11-18 |
| TW201301494A (zh) | 2013-01-01 |
| TWI474476B (zh) | 2015-02-21 |
| US20130001621A1 (en) | 2013-01-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102856336B (zh) | 晶片封装体及其形成方法 | |
| KR102055840B1 (ko) | 이미지 센서 패키지 | |
| US8536672B2 (en) | Image sensor package and fabrication method thereof | |
| KR101782224B1 (ko) | 이미지 센서 칩 측벽 배선 | |
| JP5255246B2 (ja) | チップスケールパッケージ、ｃｍｏｓイメージスケールパッケージおよびｃｍｏｓイメージスケールパッケージの製造方法 | |
| TWI549247B (zh) | 晶片封裝體 | |
| US20170278769A1 (en) | Chip package and method for forming the same | |
| TWI550802B (zh) | 晶片封裝體及其製造方法 | |
| TWI614852B (zh) | 晶片封裝體及其製造方法 | |
| US10424540B2 (en) | Chip package and method for forming the same | |
| US9997473B2 (en) | Chip package and method for forming the same | |
| US10153237B2 (en) | Chip package and method for forming the same | |
| CN102386156B (zh) | 晶片封装体 | |
| CN102903763B (zh) | 晶片封装体及其形成方法 | |
| US20160118427A1 (en) | Chip scale package of image sensor having dam combination | |
| US9881959B2 (en) | Chip package and method of manufacturing the same | |
| CN106340525A (zh) | 半导体元件及其制造方法 | |
| TWI442535B (zh) | 電子元件封裝體及其製作方法 | |
| JP2020077855A (ja) | チップパッケージおよびその製造方法 | |
| CN102456670B (zh) | 晶片封装体 | |
| TWI741327B (zh) | 晶片封裝體及其製造方法 | |
| JP2007194498A (ja) | 固体撮像装置およびその製造方法 | |
| KR20110068489A (ko) | 웨이퍼 레벨 칩 스케일 패키지 및 그 제조 방법 | |
| TWI538174B (zh) | 半導體裝置的製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20150923 Termination date: 20210629 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |