TWI474476B - 晶片封裝體及其形成方法 - Google Patents
晶片封裝體及其形成方法 Download PDFInfo
- Publication number
- TWI474476B TWI474476B TW101123390A TW101123390A TWI474476B TW I474476 B TWI474476 B TW I474476B TW 101123390 A TW101123390 A TW 101123390A TW 101123390 A TW101123390 A TW 101123390A TW I474476 B TWI474476 B TW I474476B
- Authority
- TW
- Taiwan
- Prior art keywords
- substrate
- layer
- chip package
- light shielding
- shielding layer
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 36
- 239000000758 substrate Substances 0.000 claims description 98
- 229910000679 solder Inorganic materials 0.000 claims description 16
- 239000000463 material Substances 0.000 claims description 15
- 125000006850 spacer group Chemical group 0.000 claims description 13
- 230000005693 optoelectronics Effects 0.000 claims description 9
- 230000000903 blocking effect Effects 0.000 claims description 6
- 238000009413 insulation Methods 0.000 claims description 6
- 238000000576 coating method Methods 0.000 claims description 2
- 229920000642 polymer Polymers 0.000 claims description 2
- 239000011248 coating agent Substances 0.000 claims 1
- 235000012431 wafers Nutrition 0.000 description 14
- ORQBXQOJMQIAOY-UHFFFAOYSA-N nobelium Chemical compound [No] ORQBXQOJMQIAOY-UHFFFAOYSA-N 0.000 description 12
- 238000012858 packaging process Methods 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- 238000005530 etching Methods 0.000 description 4
- 239000000945 filler Substances 0.000 description 3
- 238000001459 lithography Methods 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 239000002861 polymer material Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 229910010293 ceramic material Inorganic materials 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 229910052735 hafnium Inorganic materials 0.000 description 1
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 1
- 229910000449 hafnium oxide Inorganic materials 0.000 description 1
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229920000307 polymer substrate Polymers 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000010897 surface acoustic wave method Methods 0.000 description 1
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14618—Containers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/1463—Pixel isolation structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/146—Mixed devices
- H01L2924/1461—MEMS
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Led Device Packages (AREA)
- Light Receiving Elements (AREA)
Description
本發明係有關於晶片封裝體及其形成方法，且特別是有關於光電元件晶片封裝體及其形成方法。
光感測元件或發光元件等光電元件在擷取影像或提供光線的應用中扮演著重要的角色。這些光電元件均已廣泛地應用於例如是數位相機(digital camera)、數位攝錄像機(digital video recorder)、手機(mobile phone)、太陽能電池、螢幕、照明設備等的電子產品中。
隨著科技之演進，對於光感測元件之感測精準度或發光元件之發光精準度的需求亦隨之提高。
本發明一實施例提供一種晶片封裝體，包括：一基底，具有一第一表面及一第二表面；一光電元件，形成於該基底之中；一導電層，設置於該基底之上，其中該導電層電性連接該光電元件；一絕緣層，設置於該基底與該導電層之間；一遮光層，設置於該基底之該第二表面之上，且直接接觸該導電層，其中該遮光層之遮光率大於約80%，且具有露出該導電層之至少一開口；以及一導電凸塊，設置於該遮光層之該開口之中以電性接觸該導電層，其中該遮光層與該導電凸塊共同大抵完全覆蓋該基底之該第二表面。
本發明一實施例提供一種晶片封裝體的形成方法，包括：提供一基底，具有一第一表面及一第二表面，其中該基底之中形成有至少一光電元件；於該基底上形成一絕緣層；於該基底上之該絕緣層之上形成一導電層，其中該導電層電性連接該至少一光電元件；於該基底之該第二表面上形成一遮光層，其中該遮光層直接接觸該導電層且具有露出該導電層之至少一開口，且該遮光層之遮光率大於約80%；以及於該遮光層之該至少一開口中形成一導電凸塊以電性連接該導電層，其中該遮光層與該導電凸塊共同大抵完全覆蓋該基底之該第二表面。
以下將詳細說明本發明實施例之製作與使用方式。然應注意的是，本發明提供許多可供應用的發明概念，其可以多種特定型式實施。文中所舉例討論之特定實施例僅為製造與使用本發明之特定方式，非用以限制本發明之範圍。此外，在不同實施例中可能使用重複的標號或標示。這些重複僅為了簡單清楚地敘述本發明，不代表所討論之不同實施例及/或結構之間必然具有任何關連性。再者，當述及一第一材料層位於一第二材料層上或之上時，包括第一材料層與第二材料層直接接觸或間隔有一或更多其他材料層之情形。
本發明一實施例之晶片封裝體可用以封裝光電元件，例如光感測元件或發光元件。然其應用不限於此，例如在本發明之晶片封裝體的實施例中，其可應用於各種包含主
動元件或被動元件(active or passive elements)、數位電路或類比電路(digital or analog circuits)等積體電路的電子元件(electronic components)，例如是有關於光電元件(opto electronic devices)、微機電系統(Micro Electro Mechanical System；MEMS)、微流體系統(micro fluidic systems)、或利用熱、光線及壓力等物理量變化來測量的物理感測器(Physical Sensor)。特別是可選擇使用晶圓級封裝(wafer scale package；WSP)製程對影像感測元件、發光二極體(light-emitting diodes；LEDs)、太陽能電池(solar cells)、射頻元件(RF circuits)、加速計(accelerators)、陀螺儀(gyroscopes)、微制動器(micro actuators)、表面聲波元件(surface acoustic wave devices)、壓力感測器(process sensors)噴墨頭(ink printer heads)、或功率晶片(power IC)等半導體晶片進行封裝。
其中上述晶圓級封裝製程主要係指在晶圓階段完成封裝步驟後，再予以切割成獨立的封裝體，然而，在一特定實施例中，例如將已分離之半導體晶片重新分布在一承載晶圓上，再進行封裝製程，亦可稱之為晶圓級封裝製程。另外，上述晶圓級封裝製程亦適用於藉堆疊(stack)方式安排具有積體電路之多片晶圓，以形成多層積體電路(multi-layer integrated circuit devices)之晶片封裝體。在一實施中，上述切割後的封裝體係為一晶片尺寸封裝體(CSP；chip scale package)。晶片尺寸封裝體(CSP)之尺寸可僅略大於所封裝之晶片。例如，晶片尺寸封裝體之尺寸不大於所封裝晶片之尺寸的120%。
第1A及1B圖分別顯示本案發明人所知之一種晶片封裝體的剖面圖及其局部放大圖。應注意的是，第1A及1B圖所顯示之晶片封裝體僅用以說明本案發明人所發現之問題，其並非此技藝人士之公知常識。
如第1A圖所示，晶片封裝體可包括基底100。基底100中形成有光電元件102。光電元件102可透過導線層(未顯示)而與設置於基底100之表面100a上的導電墊結構106電性連接。導電墊結構106例如設置於基底100之表面100a上的絕緣層104之中。基底100之表面100a上還可設置有基底110。基底110與基底100之間可由間隔層108隔開。間隔層108、基底100、及基底110可共同於光電元件102上圍繞出空腔109。光電元件102上可設置有透鏡105。基底100中可形成有由表面100b朝表面100a延伸之穿孔112，其可露出導電墊結構106。穿孔112之側壁上可形成有絕緣層114及導電層116。絕緣層114及導電層116可延伸至基底100之表面100b之上。基底100之表面100b上可設置有防銲層115及導電凸塊120。導電凸塊120可透過導電層116而電性連接導電墊結構116。防銲層115之上可設置有遮光層118以避免外界之光線進入基底100而影響光電元件102之運作。
然而，形成於防銲層115上之遮光層118可能會受到其下防銲層115之影響而產生裂痕或孔洞而導致外界光線仍可能穿過遮光層118而進入基底100中，並影響光電元件102之運作。
第1B圖顯示第1A圖之晶片封裝體的局部放大圖。由
於防銲層115通常具有高應力，因此容意產生裂痕而使上方之遮光層118亦容易產生裂痕。再者，如第1B圖所示，由於形成於導電層116上方之遮光層118通常係毯覆式形成於防銲層115之上，因此受到下方材料層輪廓之影響，位於導電層116上方之遮光層118厚度較薄，因而更容易產生裂痕或孔洞。此外，防銲層115中常填充有填充物(filler)115a。填充物115a可能使遮光層118更易破裂而導致漏光。為了改善遮光層118易漏光之問題，本案發明人提出新穎的晶片封裝體及其製作方法如下。
第2A-2B圖顯示根據本發明一實施例之晶片封裝體的製程剖面圖，其中相同或相似之標號用以標示相同或相似之元件。本發明實施例之晶片封裝體例如可以(但不限於)晶圓級封裝製程製作以節省製程成本與時間，並可確保封裝品質。
如第2A圖所示，提供基底100，其例如為半導體基底或陶瓷基底。在一實施例中，基底100包括半導體材料，其例如為半導體晶圓(如矽晶圓)而可進行晶圓級封裝以節省製程時間與成本。基底100具有表面100a與100b。表面100a與100b例如係彼此相反。基底100上可具有複數個預定切割道SC，其將基底100劃分成複數個區域。在後續封裝製程與切割製程之後，每一區域將封裝於一晶片封裝體之中。
如第2A圖所示，在一實施例中，基底100中形成有光電元件102。光電元件102可包括(但不限於)影像感測元件或發光元件。影像感測元件例如是互補式金氧半(CMOS)
影像感測元件(CIS)或電荷耦合元件(charge-coupled device，CCD)感測元件，而發光元件例如是發光二極體元件。光電元件102例如可與形成於表面100a上之絕緣層104中的導電墊結構106電性連接，並可透過導電墊結構106而與其他導電通路連結。導電墊結構106可為多個彼此堆疊之導電墊、單一導電墊、或至少一導電墊與至少一層內連線結構所組成之導電墊結構。在一實施例中，可於光電元件102上設置透鏡105。例如，可將透鏡105設置於絕緣層104之上，並使之大抵對齊於光電元件102。透鏡105可用以輔助光線之進入及/或發射。透鏡105例如可為微透鏡陣列。
接著，可選擇性於基底100之表面100a上設置基底110。基底110例如為透明基底，如玻璃基底、石英基底、透明高分子基底、或前述之組合。在一實施例中，基底110之尺寸與形狀可相似於基底100。
在一實施例中，基底100與基底110之間可選擇性以間隔層108隔開。間隔層108可先形成於基底110或基底100之上。間隔層108例如可為絕緣材料，如高分子材料、陶瓷材料、或前述之組合。在一實施例中，間隔層108、基底100、及基底110可共同於光電元件102上圍繞出空腔109。透鏡105可處於空腔109之中而不接觸基底110。
接著，可選擇性薄化基底100之厚度以利後續製程之進行。例如，可以基底110為支撐，自基底100之表面100b進行薄化製程以將基底100薄化至適合的厚度。薄化製程例如可為機械研磨、化學機械研磨、或前述之組合。
在一實施例中，可接著於基底100上形成電性連接至導電墊結構106之導電層。在一實施例中，可於基底100中形成電性連接導電墊結構106之穿基底導電結構。例如，可例如以微影及蝕刻製程自基底100之表面100b移除部分的基底100以形成朝導電墊結構106延伸之穿孔112。接著，可於基底100之表面100b上形成絕緣層114。絕緣層114例如是氧化矽、氮化矽、氮氧化矽、高分子材料、或前述之組合。絕緣層114例如可以氣相沉積法、塗佈法、或熱氧化法形成。絕緣層114可延伸進入穿孔112而位於穿孔112之側壁與底部上。接著，可透過微影及蝕刻製程移除穿孔112底部之絕緣層114及下方之絕緣層104而使部分的導電墊結構106露出。
接著，於基底100之表面100b上形成導電層116。導導電層116可延伸進入穿孔112之中而電性接觸穿孔112所露出之導電墊結構106。導電層116之材質例如為(但不限於)金屬材料，如銅、鋁、金、鎳、鎢、或前述之組合等。導電層116例如可由物理氣相沉積、化學氣相沉積、電鍍、無電鍍、或前述之組合而形成。在一實施例中，可透過微影及蝕刻製程將導電層116依需求圖案化。
在一實施例中，穿孔112可具有“倒角結構”。即，穿孔112之口徑沿著自表面100b朝表面100a之方向遞增。可透過蝕刻條件之調整而使所形成之穿孔112具“倒角結構”之特性。在另一實施例中，穿孔112之口徑係沿著自表面100b朝表面100a之方向遞減，如第2A圖所示。在又一實施例中，穿孔112之側壁可大抵垂直於基底100
之表面100b。
如第2A圖所示，在形成導電層116之後，在表面100b及導電層116上形成遮光層118。在一實施例中，可於基底100之表面100b上塗佈用以形成遮光層118之溶液(例如，高分子溶液)以形成遮光材料層。接著，可將遮光材料層依需求圖案化。例如，遮光材料層可為可圖案化之材料層，如光阻層(如黑色光阻層)。因此，可對遮光材料層進行曝光製程及顯影製程以形成具所需圖案之遮光層118。在一實施例中，遮光層118可為一負型光阻層。在一實施例中，遮光層118可具有至少一露出導電層116之開口。在一實施例中，遮光層118之遮光率可大於約80%。例如，遮光層118之遮光率可介於80%~99.9%之間、85%~99.5%、或90%~99%之間。通常，遮光層118之遮光率係指對可見光及/或紅外光之遮光程度。然在其他應用中，遮光層118之遮光率可指對紫外光、X光、或其他波長更短之輻射光的遮光程度。
遮光層118可有助於阻擋及/或吸收來自晶片封裝體外部之光線，尤其是來自基底100之表面100b後之光線，因而可有利於光電元件102之運作。例如，當光電元件102為影像感測元件時，遮光層118可擋住及/或吸收來自基底100之表面100b之光線而避免造成影像雜訊。或者，當光電元件102為發光元件時，遮光層118可擋住及/或吸收來自基底100之表面100b之光線而避免晶片封裝體所發出之光線的波長及/或強度受到外界光線的影響。
接著，可於遮光層118之露出導電層116之開口中形
成電性接觸導電層116之導電凸塊120。遮光層118例如可直接接觸導電凸塊。在一實施例中，可於遮光層118之開口中填入銲料。接著，可對銲料進行迴焊製程以形成導電凸塊120。在一實施例中，導電凸塊120可完全填滿遮光層118之開口。在一實施例中，導電凸塊120與導電層116之間可形成有凸塊下金屬層(未顯示)。
在一實施例中，遮光層118及導電凸塊120可共同大抵完全覆蓋基底100之表面100b以確保外界光線不會自基底100的表面100b進入基底100中而影響光電元件102之運作。
接著，可沿著預定切割道SC進行切割製程以形成彼此分離之複數個晶片封裝體10，如第2B圖所示。在晶片封裝體10中，由於遮光層118下不設置有高應力之防銲層或含有填充物之防銲層，因此可避免或減低裂縫及/或孔洞形成於遮光層118之中。遮光層118之遮光效果因而得以確保而增進晶片封裝體之效能與可靠度。
在第2B圖實施例中，遮光層118可直接接觸導電層116，並可大抵順應性位於穿孔112之側壁上的導電層116之上。然本發明實施例不限於此而可有許多其他變化。例如，第3A-3C圖顯示根據本發明其他實施例之晶片封裝體的剖面圖，其中相同或相似之標號將用以標示相同或相似之元件。
如第3A圖所示，在一實施例中，遮光層118可僅覆蓋穿孔112而大抵完全不填入穿孔112之中。在另一實施例中，遮光層118可填充於穿孔112之中。例如，在第3B
圖之實施例中，遮光層118可填滿穿孔112。或者，如第3C圖所示，在一實施例中，遮光層118可部分填充於穿孔112而於其中留下空隙。
本發明實施例之晶片封裝體透過遮光層而阻擋及/或吸收外界之光線，可使晶片封裝體的運作更為順利。本發明實施例之晶片封裝體之遮光層不與高應力之防銲層接觸，可避免漏光問題的發生。此外，由於本發明實施例之晶片封裝體不於導電層之上形成高應力之防銲層，可節省製程成本與時間。
雖然本發明已以數個較佳實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作任意之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
10‧‧‧晶片封裝體
100‧‧‧基底
100a、100b‧‧‧表面
102‧‧‧光電元件
104‧‧‧絕緣層
105‧‧‧透鏡
106‧‧‧導電墊結構
108‧‧‧間隔層
109‧‧‧空腔
110‧‧‧基底
112‧‧‧穿孔
114‧‧‧絕緣層
115‧‧‧防銲層
115a‧‧‧填充物
116‧‧‧導電層
118‧‧‧遮光層
120‧‧‧導電凸塊
SC‧‧‧切割道
第1A及1B圖分別顯示本案發明人所知之一種晶片封裝體的剖面圖及其局部放大圖。
第2A-2B圖顯示根據本發明一實施例之晶片封裝體的製程剖面圖。
第3A-3C圖顯示根據本發明實施例之晶片封裝體的剖面圖。
10‧‧‧晶片封裝體
100‧‧‧基底
100a、100b‧‧‧表面
102‧‧‧光電元件
104‧‧‧絕緣層
105‧‧‧透鏡
106‧‧‧導電墊結構
108‧‧‧間隔層
109‧‧‧空腔
110‧‧‧基底
112‧‧‧穿孔
114‧‧‧絕緣層
116‧‧‧導電層
118‧‧‧遮光層
120‧‧‧導電凸塊
Claims (19)
- 一種晶片封裝體，包括：一基底，具有一第一表面及一第二表面；一光電元件，形成於該基底之中；一導電層，設置於該基底之上，其中該導電層電性連接該光電元件；一絕緣層，設置於該基底與該導電層之間；一遮光層，設置於該基底之該第二表面之上，且直接接觸該導電層，其中該遮光層之遮光率大於約80%，且具有露出該導電層之至少一開口；一穿孔，自該第二表面朝該第一表面延伸，其中該遮光層覆蓋該穿孔；以及一導電凸塊，設置於該遮光層之該開口之中以電性接觸該導電層，其中該遮光層與該導電凸塊共同大抵完全覆蓋該基底之該第二表面。
- 如申請專利範圍第1項所述之晶片封裝體，其中該絕緣層延伸於該穿孔之一側壁上，且延伸至該基底之該第二表面上，且該導電層延伸至該穿孔中之該絕緣層之上。
- 如申請專利範圍第2項所述之晶片封裝體，其中該遮光層延伸至該穿孔之中。
- 如申請專利範圍第3項所述之晶片封裝體，其中該遮光層大抵順應性設置於該穿孔之該側壁上的該導電層之上。
- 如申請專利範圍第3項所述之晶片封裝體，其中該遮光層填充於該穿孔之中。
- 如申請專利範圍第3項所述之晶片封裝體，其中該遮光層填滿該穿孔。
- 如申請專利範圍第1項所述之晶片封裝體，其中該遮光層完全不填入該穿孔。
- 如申請專利範圍第1項所述之晶片封裝體，其中該遮光層直接接觸該導電凸塊。
- 如申請專利範圍第1項所述之晶片封裝體，其中該導電凸塊完全填滿該遮光層之該開口。
- 如申請專利範圍第1項所述之晶片封裝體，更包括一透明基底，設置於該基底之該第一表面上。
- 如申請專利範圍第10項所述之晶片封裝體，更包括一間隔層，設置於該基底與該透明基底之間，其中該間隔層、該基底、及該透明基底共同於該光電元件之上圍繞出一空腔。
- 一種晶片封裝體的形成方法，包括：提供一基底，具有一第一表面及一第二表面，其中該基底之中形成有至少一光電元件；自該基底之該第二表面移除部分的該基底以形成朝該基底之該第一表面延伸之一穿孔；於該基底上形成一絕緣層；於該基底上之該絕緣層之上形成一導電層，其中該導電層電性連接該至少一光電元件；於該基底之該第二表面上形成一遮光層，其中該遮光層直接接觸該導電層且具有露出該導電層之至少一開口，且該遮光層之遮光率大於約80%，且其中該遮光層覆蓋該 穿孔；以及於該遮光層之該至少一開口中形成一導電凸塊以電性連接該導電層，其中該遮光層與該導電凸塊共同大抵完全覆蓋該基底之該第二表面。
- 如申請專利範圍第12項所述之晶片封裝體的形成方法，其中該絕緣層延伸於該穿孔之一側壁上，且該導電層延伸於該穿孔中之該絕緣層之上。
- 如申請專利範圍第13項所述之晶片封裝體的形成方法，其中該遮光層延伸於該穿孔中之該導電層之上。
- 如申請專利範圍第12項所述之晶片封裝體的形成方法，更包括沿著該基底上之複數個預定切割道進行一切割製程以形成彼此分離之複數個晶片封裝體。
- 如申請專利範圍第12項所述之晶片封裝體的形成方法，其中該導電凸塊的形成包括：於該遮光層之該至少一開口中填入一銲料；以及對該銲料進行一迴焊製程以形成該導電凸塊。
- 如申請專利範圍第12項所述之晶片封裝體的形成方法，更包括於該基底之該第一表面上設置一透明基底。
- 如申請專利範圍第17項所述之晶片封裝體的形成方法，更包括於該基底與該透明基底之間設置一間隔層，其中該間隔層、該基底、及該透明基底共同於該光電元件之上圍繞出一空腔。
- 如申請專利範圍第12項所述之晶片封裝體的形成方法，其中該遮光層之形成包括：於該基底之該第二表面上塗佈一高分子溶液以形成一 遮光材料層；以及對該遮光材料層進行一曝光製程及一顯影製程以形成該遮光層。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US201161503468P | 2011-06-30 | 2011-06-30 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201301494A TW201301494A (zh) | 2013-01-01 |
| TWI474476B true TWI474476B (zh) | 2015-02-21 |
Family
ID=47389683
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW101123390A TWI474476B (zh) | 2011-06-30 | 2012-06-29 | 晶片封裝體及其形成方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US8890191B2 (zh) |
| CN (1) | CN102856336B (zh) |
| TW (1) | TWI474476B (zh) |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9040334B2 (en) | 2013-03-14 | 2015-05-26 | Taiwan Semiconductor Manufacturing Company, Ltd. | MEMS integrated pressure sensor devices and methods of forming same |
| US9469527B2 (en) | 2013-03-14 | 2016-10-18 | Taiwan Semiconductor Manufacturing Company, Ltd. | MEMS pressure sensor and microphone devices having through-vias and methods of forming same |
| US8802473B1 (en) | 2013-03-14 | 2014-08-12 | Taiwan Semiconductor Manufacturing Company, Ltd. | MEMS integrated pressure sensor devices having isotropic cavities and methods of forming same |
| US9187317B2 (en) | 2013-03-14 | 2015-11-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | MEMS integrated pressure sensor and microphone devices and methods of forming same |
| US9085455B2 (en) | 2013-03-14 | 2015-07-21 | Taiwan Semiconductor Manufacturing Company, Ltd. | MEMS devices and methods for forming same |
| TWI546921B (zh) | 2013-03-14 | 2016-08-21 | 精材科技股份有限公司 | 晶片封裝體及其形成方法 |
| US9640683B2 (en) | 2013-11-07 | 2017-05-02 | Xintec Inc. | Electrical contact structure with a redistribution layer connected to a stud |
| TWI540655B (zh) * | 2013-11-07 | 2016-07-01 | 精材科技股份有限公司 | 半導體結構及其製造方法 |
| JP6299406B2 (ja) * | 2013-12-19 | 2018-03-28 | ソニー株式会社 | 半導体装置、半導体装置の製造方法、及び電子機器 |
| US10388541B2 (en) | 2015-04-20 | 2019-08-20 | Xintec Inc. | Wafer coating system and method of manufacturing chip package |
| TWI585870B (zh) * | 2015-05-20 | 2017-06-01 | 精材科技股份有限公司 | 晶片封裝體及其製造方法 |
| DE102015213999A1 (de) * | 2015-07-24 | 2017-01-26 | Robert Bosch Gmbh | Herstellungsverfahren für eine mikroelektronische Bauelementanordnung und mikroelektronische Bauelementanordnung |
| CN106449546B (zh) * | 2016-09-26 | 2019-12-20 | 苏州晶方半导体科技股份有限公司 | 影像传感芯片封装结构及其封装方法 |
| US10424540B2 (en) | 2016-10-06 | 2019-09-24 | Xintec Inc. | Chip package and method for forming the same |
| TWI646377B (zh) * | 2017-11-03 | 2019-01-01 | 友達光電股份有限公司 | 顯示裝置及其製造方法 |
| CN109103744A (zh) * | 2018-09-03 | 2018-12-28 | 业成科技（成都）有限公司 | 发光装置及其制造方法 |
| TWI717846B (zh) * | 2018-09-25 | 2021-02-01 | 精材科技股份有限公司 | 晶片封裝體及其製造方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20090096051A1 (en) * | 2007-10-12 | 2009-04-16 | Kabushiki Kaisha Toshiba | Solid state imaging device and method for manufacturing same, and solid state imaging module |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002094082A (ja) * | 2000-07-11 | 2002-03-29 | Seiko Epson Corp | 光素子及びその製造方法並びに電子機器 |
| JP2008147458A (ja) * | 2006-12-11 | 2008-06-26 | Nec Electronics Corp | プリント配線板およびその製造方法 |
| JP4799543B2 (ja) * | 2007-12-27 | 2011-10-26 | 株式会社東芝 | 半導体パッケージ及びカメラモジュール |
| JP4818332B2 (ja) * | 2008-08-12 | 2011-11-16 | 株式会社東芝 | 半導体装置、半導体装置の製造方法、及びカメラモジュール |
| JP5150566B2 (ja) | 2009-06-22 | 2013-02-20 | 株式会社東芝 | 半導体装置およびカメラモジュール |
| EP2510399A4 (en) * | 2009-12-11 | 2014-01-22 | Fujifilm Corp | BLACK CURABLE COMPOSITION, COLORED FILTER, AND LIGHT PROTECTIVE FILM AND METHOD OF MANUFACTURE, LENGTH LENS AND SEMICONDUCTOR IMAGING DEVICE |
| JP5757749B2 (ja) * | 2010-05-19 | 2015-07-29 | 富士フイルム株式会社 | 重合性組成物 |
-
2012
- 2012-06-28 US US13/536,628 patent/US8890191B2/en active Active
- 2012-06-29 TW TW101123390A patent/TWI474476B/zh active
- 2012-06-29 CN CN201210227032.6A patent/CN102856336B/zh not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20090096051A1 (en) * | 2007-10-12 | 2009-04-16 | Kabushiki Kaisha Toshiba | Solid state imaging device and method for manufacturing same, and solid state imaging module |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102856336A (zh) | 2013-01-02 |
| US20130001621A1 (en) | 2013-01-03 |
| US8890191B2 (en) | 2014-11-18 |
| CN102856336B (zh) | 2015-09-23 |
| TW201301494A (zh) | 2013-01-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI474476B (zh) | 晶片封裝體及其形成方法 | |
| TWI549247B (zh) | 晶片封裝體 | |
| KR101782224B1 (ko) | 이미지 센서 칩 측벽 배선 | |
| TWI523241B (zh) | 晶片封裝體及其形成方法 | |
| TWI458071B (zh) | 晶片封裝體及其製造方法 | |
| US10157875B2 (en) | Chip package and method for forming the same | |
| TWI473224B (zh) | 晶片封裝體 | |
| TWI614852B (zh) | 晶片封裝體及其製造方法 | |
| TWI502692B (zh) | 晶片封裝體及其形成方法 | |
| US9142486B2 (en) | Chip package and fabrication method thereof | |
| JP2008244437A (ja) | ダイ収容開口部を備えたイメージセンサパッケージおよびその方法 | |
| TWI624039B (zh) | 晶片封裝體及其製造方法 | |
| JP6933697B2 (ja) | チップパッケージおよびその製造方法 | |
| TWI502708B (zh) | 晶片封裝體 | |
| TW201715662A (zh) | 晶片封裝體及其製造方法 | |
| TWI442535B (zh) | 電子元件封裝體及其製作方法 | |
| US8900913B2 (en) | Chip package and method for forming the same | |
| TWI741327B (zh) | 晶片封裝體及其製造方法 | |
| TWI525766B (zh) | 晶片封裝體 | |
| US20110204487A1 (en) | Semiconductor device and electronic apparatus | |
| KR20110134703A (ko) | 반도체 패키지의 제조 방법 |