TWI473224B - 晶片封裝體 - Google Patents
晶片封裝體 Download PDFInfo
- Publication number
- TWI473224B TWI473224B TW100131655A TW100131655A TWI473224B TW I473224 B TWI473224 B TW I473224B TW 100131655 A TW100131655 A TW 100131655A TW 100131655 A TW100131655 A TW 100131655A TW I473224 B TWI473224 B TW I473224B
- Authority
- TW
- Taiwan
- Prior art keywords
- conductive
- chip package
- layer
- light shielding
- substrate
- Prior art date
Links
- 239000010410 layer Substances 0.000 claims description 126
- 239000000758 substrate Substances 0.000 claims description 58
- 239000011241 protective layer Substances 0.000 claims description 19
- 230000005693 optoelectronics Effects 0.000 claims description 7
- 239000007769 metal material Substances 0.000 claims description 6
- 239000002861 polymer material Substances 0.000 claims description 3
- 229910000679 solder Inorganic materials 0.000 claims description 3
- 239000004020 conductor Substances 0.000 claims description 2
- 235000012431 wafers Nutrition 0.000 description 15
- 238000000034 method Methods 0.000 description 14
- 239000000463 material Substances 0.000 description 11
- ORQBXQOJMQIAOY-UHFFFAOYSA-N nobelium Chemical compound [No] ORQBXQOJMQIAOY-UHFFFAOYSA-N 0.000 description 8
- 238000005530 etching Methods 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 238000012858 packaging process Methods 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 238000005286 illumination Methods 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000032798 delamination Effects 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 239000003973 paint Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 238000010897 surface acoustic wave method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14618—Containers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/1302—Disposition
- H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/146—Mixed devices
- H01L2924/1461—MEMS
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0033—Processes relating to semiconductor body packages
- H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Led Device Packages (AREA)
Description
本發明係有關於晶片封裝體，且特別是有關於光電元件晶片封裝體。
光感測元件或發光元件等光電元件在擷取影像或照明的應用中扮演著重要的角色，這些光電元件均已廣泛地應用於例如是數位相機(digital camera)、數位攝錄像機(digital video recorder)、手機(mobile phone)、太陽能電池、螢幕、照明設備等的電子元件中。
隨著科技之演進，對於光感測元件之感測精準度或發光元件之發光精準度的需求亦隨之提高。
本發明一實施例提供一種晶片封裝體，包括：一基底，具有一第一表面及一第二表面；一光電元件，設置於該第一表面處；一保護層，設置於該基底之該第二表面上，該保護層具有一開口；一導電凸塊，設置於該基底之該第二表面上，且填充於該開口之中；一導電層，設置於該保護層與該基底之間，該導電層電性連接該光電元件及該導電凸塊；以及一遮光層，設置於該保護層之上，該遮光層不接觸該導電凸塊。
以下將詳細說明本發明實施例之製作與使用方式。然應注意的是，本發明提供許多可供應用的發明概念，其可以多種特定型式實施。文中所舉例討論之特定實施例僅為製造與使用本發明之特定方式，非用以限制本發明之範圍。此外，在不同實施例中可能使用重複的標號或標示。這些重複僅為了簡單清楚地敘述本發明，不代表所討論之不同實施例及/或結構之間必然具有任何關連性。再者，當述及一第一材料層位於一第二材料層上或之上時，包括第一材料層與第二材料層直接接觸或間隔有一或更多其他材料層之情形。
本發明一實施例之晶片封裝體可用以封裝光電元件，例如光感測元件或發光元件。然其應用不限於此，例如在本發明之晶片封裝體的實施例中，其可應用於各種包含主動元件或被動元件(active or passive elements)、數位電路或類比電路(digital or analog circuits)等積體電路的電子元件(electronic components)，例如是有關於光電元件(opto electronic devices)、微機電系統(Micro Electro Mechanical System;MEMS)、微流體系統(micro fluidic systems)、或利用熱、光線及壓力等物理量變化來測量的物理感測器(Physical Sensor)。特別是可選擇使用晶圓級封裝(wafer scale package;WSP)製程對影像感測元件、發光二極體(light-emitting diodes;LEDs)、太陽能電池(solar cells)、射頻元件(RF circuits)、加速計(accelerators)、陀螺儀(gyroscopes)、微制動器(micro actuators)、表面聲波元件(surface acoustic wave devices)、壓力感測器(process sensors)、噴墨頭(ink printer heads)、或功率金氧半場效電晶體模組(power MOSFET modules)等半導體晶片進行封裝。
其中上述晶圓級封裝製程主要係指在晶圓階段完成封裝步驟後，再予以切割成獨立的封裝體，然而，在一特定實施例中，例如將已分離之半導體晶片重新分布在一承載晶圓上，再進行封裝製程，亦可稱之為晶圓級封裝製程。另外，上述晶圓級封裝製程亦適用於藉堆疊(stack)方式安排具有積體電路之多片晶圓，以形成多層積體電路(multi-layer integrated circuit devices)之晶片封裝體。
第1A-1C圖顯示根據本發明一實施例之晶片封裝體的製程剖面圖。如第1A圖所示，提供基底100，其例如為半導體基底或陶瓷基底。在一實施例中，基底100為半導體晶圓(如矽晶圓)而可進行晶圓級封裝以節省製程時間與成本。基底100具有表面100a與100b。表面100a與100b例如係彼此相對。
如第1A圖所示，在一實施例中，表面100a上設置有光電元件102。光電元件102可包括(但不限於)影像感測元件或發光元件。影像感測元件例如是互補式金氧半(CMOS)影像感測元件(CIS)或電荷耦合元件(charge-coupled device，CCD)感測元件，而發光元件例如是發光二極體元件。光電元件102例如可與形成於表面100a上之導電墊104電性連接，並可透過導電墊104而與其他導電通路連結。在一實施例中，可於光電元件102上設置微透鏡陣列102a以輔助光線之進入及/或發射。
雖然，第1A圖中僅顯示出單層的導電墊104。然而，多個導電墊可能係彼此堆疊及/或排列於基底100之上。例如，在一實施例中，導電墊104為多個彼此堆疊之導電墊、或至少一導電墊、或至少一導電墊與至少一層內連線結構所組成之導電墊結構。在以下之實施例中，為方便說明，圖式中僅顯示單層導電墊104以簡化圖式。
如第1A圖所示，在一實施例中，可於基底100上形成電性連接至導電墊104之導電層110。導電層110可用以電性連接光電元件102(例如，透過導電墊104)。導電層110與導電墊104之間的導電通路例如可以是穿基底導電結構或延伸於基底100之外側的線路重佈層。在第1A圖之實施例中，係以穿基底導電結構為例。在一實施例中，基底100中包括穿孔106，其自基底100之表面100b朝表面100a延伸。在一實施例中，穿孔106露出部分的導電墊104。此外，導電層110係延伸於穿孔106之側壁與基底100之表面100b之上，並電性連接導電墊104。導電層110之材質例如為(但不限於)金屬材料，如銅、鋁、金、或前述之組合等。
應注意的是，當基底100之材質具有導電性時，(例如是矽)，需於導電層110與基底100之間形成絕緣層以避免發生短路。例如，在第1A圖之實施例中，可選擇性於基底100與導電層110之間形成絕緣層108。相似地，亦可視情況於其他導電性結構與基底100之間形成絕緣層。
在第1A圖之實施例中，穿孔106、絕緣層108、及導電層110共同組合成穿基底導電結構。以下，敘述一實施例中，穿基底導電結構之形成方法。
首先，可於基底100之表面100a上設置支撐基板(未顯示)以利於後續製程之進行。支撐基板例如可透過間隔層(未顯示)而架設於基底100之表面100a上。接著，以支撐基板作為支撐，自基底100之表面100b將基底100薄化至適合的厚度。接著，可自基底之表面100b進行微影及蝕刻製程以移除部分的基底100，從而形成自表面100b朝表面100a延伸之穿孔106。
在一實施例中，穿孔106較佳具有“倒角結構”。即，穿孔106之口徑沿著自表面100b朝表面100a之方向遞增。可透過蝕刻條件之調整而使所形成之穿孔106具“倒角結構”之特性。穿孔106之位置較佳位於導電墊104之正上方而使至少部分的導電墊104於穿孔106之底部露出。在一些實施例中，導電墊104上可能形成有層間介電層。此時，可進行另一蝕刻製程移除層間介電層而使導電墊104於穿孔106之底部露出。
接著，例如可透過化學氣相沉積法於穿孔106之側壁及底部上形成絕緣層108。絕緣層108可進一步延伸至基底100之表面100b上。接著，移除穿孔106底部上之絕緣層108而使導電墊104露出。由於在一實施例中，穿孔106係具有“倒角結構”。因此，穿孔106底部上之絕緣層108的蝕刻移除可採自對準之方式進行，不需額外形成圖案化遮罩層，可節省製程成本與時間。
接著，於穿孔106中之絕緣層108上形成導電層110。導電層110電性接觸導電墊104而與光電元件102電性連接。導電層110還可延伸至基底100之表面100b上。在一實施例中，可例如以物理氣相沉積法於穿孔106之側壁、底部、及表面100b上形成晶種層(未顯示)，接著，於晶種層上形成圖案化遮罩層(未顯示)。圖案化遮罩層具有數個開口，開口露出實際上欲形成導電層110之區域。接著，可透過電鍍製程於開口所露出之晶種層上電鍍沉積導電材料。接著，移除圖案化遮罩層以及對其下之晶種層進行蝕刻製程。可透過上述之方式視需求於基底100之表面100b上形成具有所需導電圖案之導電層110。導電層110亦可稱為線路重佈層。
如第1A圖所示，在形成導電層110之後，在表面100b及導電層110上形成保護層112。保護層112例如包括(但不限於)防銲材料、聚醯亞胺樹脂(polyimide)、或綠漆等。保護層112中定義有至少一開口113，其露出部分的導電層110。在後續製程中，將於開口113中形成導電凸塊以作為晶片封裝體與外部電子構件(如印刷電路板)之間的接點。
接著，如第1B圖所示，於保護層112上形成遮光層114。遮光層114之材質例如可為金屬材料、高分子材料、或前述之組合。在一實施例中，遮光層114為一光阻層而可便於將之圖案化。例如，遮光層114可為一黑色的光阻層。在一實施例中，遮光層114為一負型光阻層。在一實施例中，可例如以塗佈之方式將遮光層114形成於基底100之上，並接著將之圖案化，例如圖案化為如第1B圖所示之結構。此外，遮光層114還可以是金屬材料。可於基底100上形成金屬材料層，並透過微影及蝕刻製程將之圖案化為所需之遮光層。
遮光層114可覆蓋於光電元件102之上，可有助於阻擋及/或吸收來自晶片封裝體外部之光線，尤其是來自基底100之表面100b後之光線，因而可有利於光電元件102之運作。例如，當光電元件102為影像感測元件時，遮光層114可擋住來自基底100之表面100b之光線而避免造成影像雜訊。或者，當光電元件102為發光元件時，遮光層114可擋住來自基底100之表面100b之光線而避免晶片封裝體所發出之光線的波長及/或強度受到外界光線的影響。
在一實施例中，遮光層114係經圖案化而使遮光層114最靠近開口113之側端115不與開口113之側壁113a共平面。即，遮光層114最靠近開口113之側端115係與開口113之邊緣隔有一距離。當所使用之遮光層114之材質為高分子材料時，刻意使遮光層114之側端115係與開口113之邊緣隔有一距離將有助於確保開口113中大抵不會有遮光層114殘留(即使發生了些微的曝光誤差)。因此，在一實施例中，遮光層114不會與導電層110直接接觸。或者，當遮光層114之材質具有導電性時(例如，為金屬材料)，遮光層114之側端115係與開口113之邊緣隔有一距離將確保後續形成於開口113中之導電凸塊不會與遮光層114電性接觸而發生短路。
接著，如第1C圖所示，於基底100之表面100b上設置導電凸塊116，其填充於保護層112之開口113中而電性接觸導電層110。導電凸塊116例如為一銲球。導電凸塊116與導電層110之間可形成有凸塊下金屬層。
如先前所述，遮光層114係特別設計而使其側端不與開口113之側壁共平面。因此，遮光層114將不接觸導電凸塊116。在一實施例中，遮光層114與導電凸塊116之間間隔有間距d。在一實施例中，間距d為導電凸塊116之寬度W的約5%至約8%之間。在一實施例中，至少部分的穿孔106不被遮光層114覆蓋。原因之一是穿孔106上之保護層112往往有凹陷，若遮光層114完全覆蓋在穿孔106正上方之保護層112的凹陷中，可能會有遮光層114脫層之疑慮。因此，較佳使遮光層114至少部分不覆蓋穿孔106。如第1C圖之實施例所示，遮光層114在表面100a上之投影114’不及於穿孔106之位置，可知在此實施例中，遮光層114完全不覆蓋穿孔104。此外，在此實施例中，遮光層114在表面100a上之投影114’垂疊於導電墊104在表面100a上之投影。因此，遮光層114係覆蓋部分的導電墊。
第4A-4C圖顯示根據本發明數個實施例之晶片封裝體於基底100之表面100b的上視圖，相同或相似之標號用以標示相同或相似之元件。其中，第4B圖相應於第1C圖之實施例。如第4B圖所示，在基底100之表面100b上設置有複數個導電凸塊116及穿基底導電結構(包含穿孔106及其中之導電層)。一般而言，在一晶片封裝體中，穿孔106及導電墊104係設置於晶片(或基底100)之邊緣區。在此實施例中，遮光層114覆蓋部分的導電墊104，但大抵完全不覆蓋穿孔106。
然而，本發明實施例之遮光層的配置方式不限於此。例如，在第4A圖之實施例中，遮光層114係完全不覆蓋穿孔106與導電墊104。第3圖顯示本發明一實施例之晶片封裝體的剖面圖，其相應於第4A圖之實施例，其中相同或相似之標號用以標示相同或相似之元件。如第3圖所示，遮光層114在表面100a上之投影114’不及於穿孔106與導電墊104。
在第4C圖之實施例中，遮光層114係覆蓋部分的穿孔106與部分的導電墊104。第2圖顯示本發明一實施例之晶片封裝體的剖面圖，其相應於第4C圖之實施例，其中相同或相似之標號用以標示相同或相似之元件。如第2圖所示，遮光層114在表面100a上之投影114’及於部分的穿孔106與導電墊104。雖然，穿孔106正上方之保護層112可能有凹陷而導致遮光層114可能容易脫層。但只要遮光層114不完全覆蓋穿孔106，便可縮減脫層發生之可能性。
在第4D圖之實施例中，遮光層114還可包括凸出部114a。凸出部114a可位於相鄰的兩穿基底導電結構之間。
本發明實施例之晶片封裝體透過遮光層而阻擋及/或吸收外界之光線，可使晶片封裝體的運作更為順利。本發明實施例之晶片封裝體之遮光層不與導電凸塊接觸，可進一步提高良率，且避免短路之情形的發生。
雖然本發明已以數個較佳實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作任意之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100．．．基底
102．．．光電元件
102a．．．微透鏡陣列
104．．．導電墊
106．．．穿孔
108．．．絕緣層
110．．．導電層
112．．．保護層
113．．．開口
113a．．．側壁
114．．．遮光層
114’．．．投影
114a．．．凸出部
115．．．側端
116．．．導電凸塊
d．．．間距
W．．．寬度
第1A-1C圖顯示根據本發明一實施例之晶片封裝體的製程剖面圖。
第2圖顯示本發明一實施例中之晶片封裝體的剖面圖。
第3圖顯示本發明一實施例中之晶片封裝體的剖面圖。
第4A-4D圖顯示根據本發明數個實施例之晶片封裝體於基底之表面的上視圖。
100．．．基底
102．．．光電元件
102a．．．微透鏡陣列
104．．．導電墊
106．．．穿孔
108．．．絕緣層
110．．．導電層
112．．．保護層
113．．．開口
114．．．遮光層
114’．．．投影
115．．．側端
116．．．導電凸塊
d．．．間距
W．．．寬度
Claims (20)
- 一種晶片封裝體，包括：一基底，具有一第一表面及一第二表面；一光電元件，設置於該第一表面處；一保護層，設置於該基底之該第二表面上，該保護層具有一開口；一導電凸塊，設置於該基底之該第二表面上，且填充於該開口之中；一導電層，設置於該保護層與該基底之間，該導電層電性連接該光電元件及該導電凸塊；以及一遮光層，設置於該保護層之上，該遮光層與該導電凸塊之間具有一間隔，且該間隔中未填有導電材料。
- 如申請專利範圍第1項所述之晶片封裝體，更包括一穿基底導電結構，包括：一穿孔，自該第二表面朝該第一表面延伸；以及一絕緣層，形成於該穿孔之側壁上，且延伸至該基底之該第二表面上；其中，該導電層延伸至該穿孔中之該絕緣層之上。
- 如申請專利範圍第2項所述之晶片封裝體，其中該穿孔之口徑沿著自該第二表面朝該第一表面之一方向遞增。
- 如申請專利範圍第2項所述之晶片封裝體，其中至少部分的該穿孔不被該遮光層覆蓋。
- 如申請專利範圍第4項所述之晶片封裝體，其中該遮光層完全不覆蓋該穿孔。
- 如申請專利範圍第2項所述之晶片封裝體，更包括一導電墊，形成於該基底之中，該導電墊電性連接該光電元件及該導電層。
- 如申請專利範圍第6項所述之晶片封裝體，其中該穿孔露出該導電墊。
- 如申請專利範圍第7項所述之晶片封裝體，其中該遮光層覆蓋部分的該導電墊。
- 如申請專利範圍第7項所述之晶片封裝體，其中該遮光層完全不覆蓋該導電墊。
- 如申請專利範圍第2項所述之晶片封裝體，更包括一第二穿基底導電結構，其中該遮光層包括一凸出部，位於該穿基底導電結構與該第二穿基底導電結構之間。
- 如申請專利範圍第1項所述之晶片封裝體，其中該光電元件包括一影像感測元件或一發光元件。
- 如申請專利範圍第1項所述之晶片封裝體，其中該遮光層與該導電凸塊之間間隔有一間距，該間距為該導電凸塊之一寬度的約5%至約8%之間。
- 如申請專利範圍第1項所述之晶片封裝體，更包括一微透鏡陣列，設置於該光電元件之上。
- 如申請專利範圍第1項所述之晶片封裝體，其中該遮光層包括一金屬材料、一高分子材料、或前述之組合。
- 如申請專利範圍第1項所述之晶片封裝體，其中該導電凸塊包括一銲球。
- 如申請專利範圍第1項所述之晶片封裝體，其中該遮光層之最接近該保護層之該開口的一側端不與該開口之側壁共平面。
- 如申請專利範圍第1項所述之晶片封裝體，其中該遮光層覆蓋該光電元件。
- 如申請專利範圍第1項所述之晶片封裝體，其中該保護層之該開口之中大抵不具有該遮光層。
- 如申請專利範圍第1項所述之晶片封裝體，其中該遮光層不直接接觸該導電層。
- 如申請專利範圍第2項所述之晶片封裝體，其中該穿孔位於該基底之邊緣區。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US37967410P | 2010-09-02 | 2010-09-02 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201212192A TW201212192A (en) | 2012-03-16 |
| TWI473224B true TWI473224B (zh) | 2015-02-11 |
Family
ID=45770055
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW100131655A TWI473224B (zh) | 2010-09-02 | 2011-09-02 | 晶片封裝體 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US8779452B2 (zh) |
| CN (1) | CN102386156B (zh) |
| TW (1) | TWI473224B (zh) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8384174B2 (en) * | 2010-03-23 | 2013-02-26 | Hsin-Chih CHIU | Chip package |
| TWI500132B (zh) * | 2010-11-23 | 2015-09-11 | Xintec Inc | 半導體裝置之製法、基材穿孔製程及其結構 |
| US8901701B2 (en) * | 2011-02-10 | 2014-12-02 | Chia-Sheng Lin | Chip package and fabrication method thereof |
| TWI485818B (zh) * | 2011-06-16 | 2015-05-21 | Xintec Inc | 晶片封裝體及其形成方法 |
| US9006896B2 (en) * | 2012-05-07 | 2015-04-14 | Xintec Inc. | Chip package and method for forming the same |
| US8975739B2 (en) * | 2013-01-11 | 2015-03-10 | Xintec Inc. | Package structure and method for manufacturing thereof |
| US20150097286A1 (en) * | 2013-04-12 | 2015-04-09 | Xintec Inc. | Chip package and method for fabricating the same |
| JP6299406B2 (ja) * | 2013-12-19 | 2018-03-28 | ソニー株式会社 | 半導体装置、半導体装置の製造方法、及び電子機器 |
| TWI588958B (zh) * | 2014-12-11 | 2017-06-21 | 精材科技股份有限公司 | 晶片封裝體及其製作方法 |
| CN106098662B (zh) * | 2015-04-27 | 2019-02-19 | 精材科技股份有限公司 | 半导体电镀系统 |
| US10109663B2 (en) * | 2015-09-10 | 2018-10-23 | Xintec Inc. | Chip package and method for forming the same |
| WO2017071649A1 (zh) * | 2015-10-29 | 2017-05-04 | 苏州晶方半导体科技股份有限公司 | 感光芯片封装结构及其封装方法 |
| US10993317B2 (en) * | 2018-09-28 | 2021-04-27 | Apple Inc. | Wafer level optical module |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6630736B1 (en) * | 2000-07-27 | 2003-10-07 | National Semiconductor Corporation | Light barrier for light sensitive semiconductor devices |
| US20070235882A1 (en) * | 2006-04-10 | 2007-10-11 | Kabushiki Kaisha Toshiba | Semiconductor device and method for fabricating the same |
| US7352066B2 (en) * | 2003-09-30 | 2008-04-01 | International Business Machines Corporation | Silicon based optical vias |
| US20090096051A1 (en) * | 2007-10-12 | 2009-04-16 | Kabushiki Kaisha Toshiba | Solid state imaging device and method for manufacturing same, and solid state imaging module |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100421019C (zh) | 2006-12-06 | 2008-09-24 | 友达光电股份有限公司 | 液晶显示装置基板的制造方法 |
| KR20090128899A (ko) | 2008-06-11 | 2009-12-16 | 크로스텍 캐피탈, 엘엘씨 | 후면 조사 이미지 센서 및 그 제조방법 |
| JP5037450B2 (ja) * | 2008-08-08 | 2012-09-26 | シャープ株式会社 | 表示素子・電子素子モジュールおよび電子情報機器 |
| CN101419952B (zh) | 2008-12-03 | 2010-09-15 | 晶方半导体科技（苏州）有限公司 | 晶圆级芯片封装方法及封装结构 |
| US8536671B2 (en) * | 2010-06-07 | 2013-09-17 | Tsang-Yu Liu | Chip package |
-
2011
- 2011-09-01 US US13/224,267 patent/US8779452B2/en active Active
- 2011-09-02 CN CN201110261112.9A patent/CN102386156B/zh active Active
- 2011-09-02 TW TW100131655A patent/TWI473224B/zh active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6630736B1 (en) * | 2000-07-27 | 2003-10-07 | National Semiconductor Corporation | Light barrier for light sensitive semiconductor devices |
| US7352066B2 (en) * | 2003-09-30 | 2008-04-01 | International Business Machines Corporation | Silicon based optical vias |
| US20070235882A1 (en) * | 2006-04-10 | 2007-10-11 | Kabushiki Kaisha Toshiba | Semiconductor device and method for fabricating the same |
| US20090096051A1 (en) * | 2007-10-12 | 2009-04-16 | Kabushiki Kaisha Toshiba | Solid state imaging device and method for manufacturing same, and solid state imaging module |
Also Published As
| Publication number | Publication date |
|---|---|
| US8779452B2 (en) | 2014-07-15 |
| CN102386156A (zh) | 2012-03-21 |
| US20120056226A1 (en) | 2012-03-08 |
| CN102386156B (zh) | 2014-06-25 |
| TW201212192A (en) | 2012-03-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI473224B (zh) | 晶片封裝體 | |
| TWI523241B (zh) | 晶片封裝體及其形成方法 | |
| TWI549247B (zh) | 晶片封裝體 | |
| TWI474476B (zh) | 晶片封裝體及其形成方法 | |
| JP6110889B2 (ja) | チップパッケージおよびその製造方法 | |
| TWI525758B (zh) | 晶片封裝體及其製造方法 | |
| US9142486B2 (en) | Chip package and fabrication method thereof | |
| TWI614852B (zh) | 晶片封裝體及其製造方法 | |
| TWI508235B (zh) | 晶片封裝體及其製作方法 | |
| TWI459485B (zh) | 晶片封裝體的形成方法 | |
| TWI529821B (zh) | 晶片封裝體及其形成方法 | |
| US20170236783A1 (en) | Package structure | |
| TWI502708B (zh) | 晶片封裝體 | |
| TWI624039B (zh) | 晶片封裝體及其製造方法 | |
| TWI525766B (zh) | 晶片封裝體 | |
| TW201541586A (zh) | 晶片堆疊封裝體及其製造方法 | |
| TWI502692B (zh) | 晶片封裝體及其形成方法 | |
| US8786093B2 (en) | Chip package and method for forming the same | |
| TWI442535B (zh) | 電子元件封裝體及其製作方法 | |
| US20120104445A1 (en) | Chip package and method for forming the same | |
| KR20110134703A (ko) | 반도체 패키지의 제조 방법 | |
| TWI539568B (zh) | 電子元件封裝體及其製造方法 |