CN102386156A - 晶片封装体 - Google Patents
晶片封装体 Download PDFInfo
- Publication number
- CN102386156A CN102386156A CN2011102611129A CN201110261112A CN102386156A CN 102386156 A CN102386156 A CN 102386156A CN 2011102611129 A CN2011102611129 A CN 2011102611129A CN 201110261112 A CN201110261112 A CN 201110261112A CN 102386156 A CN102386156 A CN 102386156A
- Authority
- CN
- China
- Prior art keywords
- encapsulation body
- conductive
- wafer encapsulation
- substrate
- light shield
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 claims abstract description 70
- 239000010410 layer Substances 0.000 claims description 130
- 238000005538 encapsulation Methods 0.000 claims description 66
- 239000011241 protective layer Substances 0.000 claims description 21
- 239000000463 material Substances 0.000 claims description 15
- 230000004888 barrier function Effects 0.000 claims description 13
- 239000007769 metal material Substances 0.000 claims description 7
- 230000005693 optoelectronics Effects 0.000 abstract description 3
- 235000012431 wafers Nutrition 0.000 description 58
- 238000000034 method Methods 0.000 description 19
- 238000004806 packaging method and process Methods 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 5
- 239000013078 crystal Substances 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- 230000032798 delamination Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000009713 electroplating Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000010897 surface acoustic wave method Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 239000004411 aluminium Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000004922 lacquer Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14618—Containers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/1302—Disposition
- H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/146—Mixed devices
- H01L2924/1461—MEMS
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0033—Processes relating to semiconductor body packages
- H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Led Device Packages (AREA)
Abstract
本发明提供一种晶片封装体，包括：一基底，具有一第一表面及一第二表面；一光电元件，设置于该第一表面处；一保护层，设置于该基底的该第二表面上，该保护层具有一开口；一导电凸块，设置于该基底的该第二表面上，且填充于该开口之中；一导电层，设置于该保护层与该基底之间，该导电层电性连接该光电元件及该导电凸块；以及一遮光层，设置于该保护层之上，该遮光层不接触该导电凸块。本发明的晶片封装体通过遮光层而阻挡及/或吸收外界的光线，使晶片封装体的运作更为顺利，且本发明的晶片封装体的遮光层不与导电凸块接触，可进一步提高良率，避免短路的情形的发生。
Description
技术领域
本发明有关于晶片封装体，特别是有关于光电元件晶片封装体。
背景技术
光感测元件或发光元件等光电元件在撷取影像或照明的应用中扮演着重要的角色，这些光电元件均已广泛地应用于例如数字相机(digital camera)、数字摄像机(digital Video recorder)、移动电话(mobile phone)、太阳能电池、荧幕、照明设备等电子元件中。
随着科技的演进，对于光感测元件的感测精准度或发光元件的发光精准度的需求亦随之提高。
发明内容
本发明提供一种晶片封装体，包括：一基底，具有一第一表面及一第二表面；一光电元件，设置于该第一表面处；一保护层，设置于该基底的该第二表面上，该保护层具有一开口；一导电凸块，设置于该基底的该第二表面上，且填充于该开口之中；一导电层，设置于该保护层与该基底之间，该导电层电性连接该光电元件及该导电凸块；以及一遮光层，设置于该保护层之上，该遮光层不接触该导电凸块。
本发明所述的晶片封装体，还包括一穿基底导电结构，该穿基底导电结构包括：一穿孔，自该第二表面朝该第一表面延伸；以及一绝缘层，形成于该穿孔的侧壁上，且延伸至该基底的该第二表面上；其中，该导电层延伸至该穿孔中的该绝缘层之上。
本发明所述的晶片封装体，该穿孔的口径沿着自该第二表面朝该第一表面的方向递增。
本发明所述的晶片封装体，至少部分的该穿孔不被该遮光层覆盖。
本发明所述的晶片封装体，该遮光层完全不覆盖该穿孔。
本发明所述的晶片封装体，还包括一导电垫，形成于该基底之中，该导电垫电性连接该光电元件及该导电层。
本发明所述的晶片封装体，该穿孔露出该导电垫。
本发明所述的晶片封装体，该遮光层覆盖部分的该导电垫。
本发明所述的晶片封装体，该遮光层完全不覆盖该导电垫。
本发明所述的晶片封装体，还包括一第二穿基底导电结构，其中该遮光层包括一凸出部，该凸出部位于该穿基底导电结构与该第二穿基底导电结构之间。
本发明所述的晶片封装体，该光电元件包括一影像感测元件或一发光元件。
本发明所述的晶片封装体，该遮光层与该导电凸块之间间隔有一间距，该间距为该导电凸块的宽度的5％至8％之间。
本发明所述的晶片封装体，还包括一微透镜阵列，设置于该光电元件之上。
本发明所述的晶片封装体，该遮光层包括一金属材料、一高分子材料或前述的组合。
本发明所述的晶片封装体，该导电凸块包括一焊球。
本发明所述的晶片封装体，该遮光层的最接近该保护层的该开口的一侧端不与该开口的侧壁共平面。
本发明所述的晶片封装体，该遮光层覆盖该光电元件。
本发明所述的晶片封装体，该保护层的该开口之中不具有该遮光层。
本发明所述的晶片封装体，该遮光层不直接接触该导电层。
本发明所述的晶片封装体，该穿孔位于该基底的边缘区。
本发明的晶片封装体通过遮光层而阻挡及/或吸收外界的光线，使晶片封装体的运作更为顺利，且本发明的晶片封装体的遮光层不与导电凸块接触，可进一步提高良率，避免短路的情形的发生。
附图说明
图1A至图1C显示根据本发明一实施例的晶片封装体的制程剖面图。
图2显示本发明一实施例中的晶片封装体的剖面图。
图3显示本发明一实施例中的晶片封装体的剖面图。
图4A至图4D显示根据本发明多个实施例的晶片封装体于基底的表面的俯视图。
附图中符号的简单说明如下：
100：基底 102：光电元件
102a：微透镜阵列 104：导电垫
106：穿孔 108：色缘层
110：导电层 112：保护层
113：开口 113a：侧壁
114：遮光层 114’：投影
114a：凸出部 115：侧端
116：导电凸块 d：间距
W：宽度。
具体实施方式
以下将详细说明本发明实施例的制作与使用方式。然应注意的是，本发明提供许多可供应用的发明概念，其可以多种特定型式实施。文中所举例讨论的特定实施例仅为制造与使用本发明的特定方式，非用以限制本发明的范围。此外，在不同实施例中可能使用重复的标号或标示。这些重复仅为了简单清楚地叙述本发明，不代表所讨论的不同实施例及/或结构之间必然具有任何关连性。再者，当述及一第一材料层位于一第二材料层上或之上时，包括第一材料层与第二材料层直接接触或间隔有一或更多其他材料层的情形。
本发明一实施例的晶片封装体可用以封装光电元件，例如光感测元件或发光元件，然其应用不限于此，例如在本发明的晶片封装体的实施例中，其可应用于各种包含有源元件或无源元件(active or passive elements)、数字电路或模拟电路(digital oranalog circuits)等集成电路的电子元件(electronic components)，例如是有关于光电元件(opto electronic devices)、微机电系统(Micro Electro Mechanical System；MEMS)、微流体系统(microfluidic systems)、或利用热、光线及压力等物理量变化来测量的物理感测器(Physical Sensor)。特别是可选择使用晶圆级封装(wafer scale package；WSP)制程对影像感测元件、发光二极管(light-emitting diodes；LEDs)、太阳能电池(solar cells)、射频元件(RF circuits)、加速计(accelerators)、陀螺仪(gyroscopes)、微制动器(micro actuators)、表面声波元件(surface acoustic wavedevices)、压力感测器(process sensors)、喷墨头(ink printer heads)或功率金属氧化物半导体场效应晶体管模块(power MO SFETmodules)等半导体晶片进行封装。
其中，上述晶圆级封装制程主要是指，在晶圆阶段完成封装步骤后再予以切割成独立的封装体，然而，在一特定实施例中，例如将已分离的半导体晶片重新分布在一承载晶圆上，再进行封装制程，亦可称之为晶圆级封装制程。另外，上述晶圆级封装制程亦适用于借堆叠(stack)方式安排具有集成电路的多片晶圆，以形成多层集成电路(multi-layer integrated circuitdevices)的晶片封装体。
图1A至图1C显示根据本发明一实施例的晶片封装体的制程剖面图。如图1A所示，提供基底100，其例如为半导体基底或陶瓷基底。在一实施例中，基底100为半导体晶圆(如硅晶圆)而可进行晶圆级封装以节省制程时间与成本。基底100具有表面100a与100b，表面100a与100b例如彼此相对。
如图1A所示，在一实施例中，表面100a上设置有光电元件102。光电元件102可包括(但不限于)影像感测元件或发光元件。影像感测元件例如是互补式金属氧化物半导体(CMO S)影像感测元件(CIS)或电荷耦合元件(charge-coupled device，CCD)感测元件，而发光元件例如是发光二极管元件。光电元件102例如可与形成于表面100a上的导电垫104电性连接，并可通过导电垫104而与其他导电通路连接。在一实施例中，可于光电元件102上设置微透镜阵列102a以辅助光线的进入及/或发射。
虽然，图1A中仅显示出单层的导电垫104。然而，多个导电垫可能彼此堆叠及/或排列于基底100上。例如，在一实施例中，导电垫104为多个彼此堆叠的导电垫、或至少一导电垫、或至少一导电垫与至少一层内连线结构所组成的导电垫结构。在以下的实施例中，为方便说明，图式中仅显示单层导电垫104以简化图式。
如图1A所示，在一实施例中，可于基底100上形成电性连接至导电垫104的导电层110。导电层110可用以电性连接光电元件102(例如，通过导电垫104)。导电层110与导电垫104之间的导电通路例如可以是穿基底导电结构或延伸于基底100的外侧的线路重布层。在图1A的实施例中，以穿基底导电结构为例。在一实施例中，基底100中包括穿孔106，其自基底100的表面100b朝表面100a延伸。在一实施例中，穿孔106露出部分的导电垫104。此外，导电层110延伸于穿孔106的侧壁与基底100的表面100b上，并电性连接导电垫104。导电层110的材质例如为(但不限于)金属材料，如铜、铝、金或前述的组合等。
应注意的是，当基底100的材质具有导电性时，(例如是硅)，需于导电层110与基底100之间形成绝缘层以避免发生短路。例如，在图1A的实施例中，可选择性于基底100与导电层110之间形成绝缘层108。相似地，亦可视情况于其他导电性结构与基底100之间形成绝缘层。
在图1A的实施例中，穿孔106、绝缘层108及导电层110共同组合成穿基底导电结构。以下，叙述一实施例中，穿基底导电结构的形成方法。
首先，可于基底100的表面100a上设置支撑基板(未显示)以利于后续制程的进行。支撑基板例如可通过间隔层(未显示)而架设于基底100的表面100a上。接着，以支撑基板作为支撑，自基底100的表面100b将基底100薄化至适合的厚度。接着，可自基底的表面100b进行光刻及蚀刻制程以移除部分的基底100，从而形成自表面100b朝表面100a延伸的穿孔106。
在一实施例中，穿孔106较佳具有“倒角结构”。即，穿孔106的口径沿着自表面100b朝表面100a的方向递增。可通过蚀刻条件的调整而使所形成的穿孔106具“倒角结构”的特性。穿孔106的位置较佳位于导电垫104的正上方而使至少部分的导电垫104于穿孔106的底部露出。在一些实施例中，导电垫104上可能形成有层间介电层。此时，可进行另一蚀刻制程移除层间介电层而使导电垫104于穿孔106的底部露出。
接着，例如可通过化学气相沉积法于穿孔106的侧壁及底部上形成绝缘层108。绝缘层108可进一步延伸至基底100的表面100b上。接着，移除穿孔106底部上的绝缘层108而使导电垫104露出。由于在一实施例中，穿孔106具有“倒角结构”。因此，穿孔106底部上的绝缘层108的蚀刻移除可采自对准的方式进行，不需额外形成图案化掩膜层，可节省制程成本与时间。
接着，于穿孔106中的绝缘层108上形成导电层110。导电层110电性接触导电垫104而与光电元件102电性连接。导电层110还可延伸至基底100的表面100b上。在一实施例中，可例如以物理气相沉积法于穿孔106的侧壁、底部及表面100b上形成晶种层(未显示)。接着，于晶种层上形成图案化掩膜层(未显示)。图案化掩膜层具有多个开口，开口露出实际上欲形成导电层110的区域。接着，可通过电镀制程于开口所露出的晶种层上电镀沉积导电材料。接着，移除图案化掩膜层以及对其下的晶种层进行蚀刻制程。可通过上述的方式视需求于基底100的表面100b上形成具有所需导电图案的导电层110。导电层110亦可称为线路重布层。
如图1A所示，在形成导电层110后，在表面100b及导电层110上形成保护层112。保护层112例如包括(但不限于)防焊材料、聚酰亚胺树脂(polyimide)或绿漆等。保护层112中定义有至少一开口113，其露出部分的导电层110。在后续制程中，将于开口113中形成导电凸块以作为晶片封装体与外部电子构件(如印刷电路板)之间的接点。
接着，如图1B所示，于保护层112上形成遮光层114。遮光层114的材质例如可为金属材料、高分子材料或前述的组合。在一实施例中，遮光层114为一光阻层而可便于将之图案化。例如，遮光层114可为一黑色的光阻层。在一实施例中，遮光层114为一负型光阻层。在一实施例中，可例如以涂布的方式将遮光层114形成于基底100之上，并接着将之图案化，例如图案化为如图1B所示的结构。此外，遮光层114还可以是金属材料。可于基底100上形成金属材料层，并通过光刻及蚀刻制程将之图案化为所需的遮光层。
遮光层114可覆盖于光电元件102之上，可有助于阻挡及/或吸收来自晶片封装体外部的光线，尤其是来自基底100的表面100b的光线，因而可有利于光电元件102的运作。例如，当光电元件102为影像感测元件时，遮光层114可挡住来自基底100的表面100b的光线而避免造成影像噪声。或者，当光电元件102为发光元件时，遮光层114可挡住来自基底100的表面100b的光线而避免晶片封装体所发出的光线的波长及/或强度受到外界光线的影响。
在一实施例中，遮光层114经图案化而使遮光层114最靠近开口113的侧端115不与开口113的侧壁113a共平面。即，遮光层114最靠近开口113的侧端115与开口113的边缘隔有一距离。当所使用的遮光层114的材质为高分子材料时，刻意使遮光层114的侧端115与开口113的边缘隔有一距离将有助于确保开口113中大抵不会有遮光层114残留(即使发生了些微的曝光误差)。因此，在一实施例中，遮光层114不会与导电层110直接接触。或者，当遮光层114的材质具有导电性时(例如，为金属材料)，遮光层114的侧端115与开口113的边缘隔有一距离将确保后续形成于开口113中的导电凸块不会与遮光层114电性接触而发生短路。
接着，如图1C所示，于基底100的表面100b上设置导电凸块116，其填充于保护层112的开口113中而电性接触导电层110。导电凸块116例如为一焊球。导电凸块116与导电层110之间可形成有凸块下金属层。
如先前所述，遮光层114是特别设计而使其侧端不与开口113的侧壁共平面。因此，遮光层114将不接触导电凸块116。在一实施例中，遮光层114与导电凸块116之间间隔有间距d。在一实施例中，间距d为导电凸块116的宽度W的约5％至约8％之间。在一实施例中，至少部分的穿孔106不被遮光层114覆盖。原因之一是穿孔106上的保护层112往往有凹陷，若遮光层114完全覆盖在穿孔106正上方的保护层112的凹陷中，可能会有遮光层114脱层的疑虑。因此，较佳使遮光层114至少部分不覆盖穿孔106。如图1C的实施例所示，遮光层114在表面100a上的投影114’不及于穿孔106的位置，可知在此实施例中，遮光层114完全不覆盖穿孔104。此外，在此实施例中，遮光层114在表面100a上的投影114’垂叠于导电垫104在表面100a上的投影。因此，遮光层114覆盖部分的导电垫。
图4A至图4C显示根据本发明多个实施例的晶片封装体于基底100的表面100b的俯视图，相同或相似的标号用以标示相同或相似的元件。其中，图4B相应于图1C的实施例。如图4B所示，在基底100的表面100b上设置有多个导电凸块116及穿基底导电结构(包含穿孔106及其中的导电层)。一般而言，在一晶片封装体中，穿孔106及导电垫104设置于晶片(或基底100)的边缘区。在此实施例中，遮光层114覆盖部分的导电垫104，但大抵完全不覆盖穿孔106。
然而，本发明实施例的遮光层的配置方式不限于此。例如，在图4A的实施例中，遮光层114完全不覆盖穿孔106与导电垫104。图3显示本发明一实施例的晶片封装体的剖面图，其相应于图4A的实施例，其中相同或相似的标号用以标示相同或相似的元件。如图3所示，遮光层114在表面100a上的投影114’不及于穿孔106与导电垫104。
在图4C的实施例中，遮光层114覆盖部分的穿孔106与部分的导电垫104。图2显示本发明一实施例的晶片封装体的剖面图，其相应于图4C的实施例，其中相同或相似的标号用以标示相同或相似的元件。如图2所示，遮光层114在表面100a上的投影114’及于部分的穿孔106与导电垫104。虽然，穿孔106正上方的保护层112可能有凹陷而导致遮光层114可能容易脱层。但只要遮光层114不完全覆盖穿孔106，便可缩减脱层发生的可能性。
在图4D的实施例中，遮光层114还可包括凸出部114a。凸出部114a可位于相邻的两穿基底导电结构之间。
本发明实施例的晶片封装体通过遮光层而阻挡及/或吸收外界的光线，可使晶片封装体的运作更为顺利。本发明实施例的晶片封装体的遮光层不与导电凸块接触，可进一步提高良率，且避免短路的情形的发生。
以上所述仅为本发明较佳实施例，然其并非用以限定本发明的范围，任何熟悉本项技术的人员，在不脱离本发明的精神和范围内，可在此基础上做进一步的改进和变化，因此本发明的保护范围当以本申请的权利要求书所界定的范围为准。
Claims (20)
1.一种晶片封装体，其特征在于，包括：
一基底，具有一第一表面及一第二表面；
一光电元件，设置于该第一表面处；
一保护层，设置于该基底的该第二表面上，该保护层具有一开口；
一导电凸块，设置于该基底的该第二表面上，且填充于该开口之中；
一导电层，设置于该保护层与该基底之间，该导电层电性连接该光电元件及该导电凸块；以及
一遮光层，设置于该保护层之上，该遮光层不接触该导电凸块。
2.根据权利要求1所述的晶片封装体，其特征在于，还包括一穿基底导电结构，该穿基底导电结构包括：
一穿孔，自该第二表面朝该第一表面延伸；以及
一绝缘层，形成于该穿孔的侧壁上，且延伸至该基底的该第二表面上；
其中，该导电层延伸至该穿孔中的该绝缘层之上。
3.根据权利要求2所述的晶片封装体，其特征在于，该穿孔的口径沿着自该第二表面朝该第一表面的方向递增。
4.根据权利要求2所述的晶片封装体，其特征在于，至少部分的该穿孔不被该遮光层覆盖。
5.根据权利要求4所述的晶片封装体，其特征在于，该遮光层完全不覆盖该穿孔。
6.根据权利要求2所述的晶片封装体，其特征在于，还包括一导电垫，形成于该基底之中，该导电垫电性连接该光电元件及该导电层。
7.根据权利要求6所述的晶片封装体，其特征在于，该穿孔露出该导电垫。
8.根据权利要求7所述的晶片封装体，其特征在于，该遮光层覆盖部分的该导电垫。
9.根据权利要求7所述的晶片封装体，其特征在于，该遮光层完全不覆盖该导电垫。
10.根据权利要求2所述的晶片封装体，其特征在于，还包括一第二穿基底导电结构，其中该遮光层包括一凸出部，该凸出部位于该穿基底导电结构与该第二穿基底导电结构之间。
11.根据权利要求1所述的晶片封装体，其特征在于，该光电元件包括一影像感测元件或一发光元件。
12.根据权利要求1所述的晶片封装体，其特征在于，该遮光层与该导电凸块之间间隔有一间距，该间距为该导电凸块的宽度的5％至8％之间。
13.根据权利要求1所述的晶片封装体，其特征在于，还包括一微透镜阵列，设置于该光电元件之上。
14.根据权利要求1所述的晶片封装体，其特征在于，该遮光层包括一金属材料、一高分子材料或前述的组合。
15.根据权利要求1所述的晶片封装体，其特征在于，该导电凸块包括一焊球。
16.根据权利要求1所述的晶片封装体，其特征在于，该遮光层的最接近该保护层的该开口的一侧端不与该开口的侧壁共平面。
17.根据权利要求1所述的晶片封装体，其特征在于，该遮光层覆盖该光电元件。
18.根据权利要求1所述的晶片封装体，其特征在于，该保护层的该开口之中不具有该遮光层。
19.根据权利要求1所述的晶片封装体，其特征在于，该遮光层不直接接触该导电层。
20.根据权利要求2所述的晶片封装体，其特征在于，该穿孔位于该基底的边缘区。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US37967410P | 2010-09-02 | 2010-09-02 | |
| US61/379,674 | 2010-09-02 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102386156A true CN102386156A (zh) | 2012-03-21 |
| CN102386156B CN102386156B (zh) | 2014-06-25 |
Family
ID=45770055
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201110261112.9A Active CN102386156B (zh) | 2010-09-02 | 2011-09-02 | 晶片封装体 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US8779452B2 (zh) |
| CN (1) | CN102386156B (zh) |
| TW (1) | TWI473224B (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104218022A (zh) * | 2011-02-10 | 2014-12-17 | 精材科技股份有限公司 | 晶片封装体及其制造方法 |
| CN106531641A (zh) * | 2015-09-10 | 2017-03-22 | 精材科技股份有限公司 | 晶片封装体及其制造方法 |
| WO2017071649A1 (zh) * | 2015-10-29 | 2017-05-04 | 苏州晶方半导体科技股份有限公司 | 感光芯片封装结构及其封装方法 |
| CN109742064A (zh) * | 2015-04-27 | 2019-05-10 | 精材科技股份有限公司 | 晶片封装体及其制造方法 |
| CN110970410A (zh) * | 2018-09-28 | 2020-04-07 | 苹果公司 | 晶片级光学模块 |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102201458B (zh) * | 2010-03-23 | 2013-11-13 | 精材科技股份有限公司 | 晶片封装体 |
| TWI500132B (zh) * | 2010-11-23 | 2015-09-11 | Xintec Inc | 半導體裝置之製法、基材穿孔製程及其結構 |
| TWI485818B (zh) * | 2011-06-16 | 2015-05-21 | Xintec Inc | 晶片封裝體及其形成方法 |
| US9006896B2 (en) * | 2012-05-07 | 2015-04-14 | Xintec Inc. | Chip package and method for forming the same |
| US8975739B2 (en) * | 2013-01-11 | 2015-03-10 | Xintec Inc. | Package structure and method for manufacturing thereof |
| US20150097286A1 (en) * | 2013-04-12 | 2015-04-09 | Xintec Inc. | Chip package and method for fabricating the same |
| JP6299406B2 (ja) * | 2013-12-19 | 2018-03-28 | ソニー株式会社 | 半導体装置、半導体装置の製造方法、及び電子機器 |
| TWI588958B (zh) * | 2014-12-11 | 2017-06-21 | 精材科技股份有限公司 | 晶片封裝體及其製作方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6630736B1 (en) * | 2000-07-27 | 2003-10-07 | National Semiconductor Corporation | Light barrier for light sensitive semiconductor devices |
| CN1975544A (zh) * | 2006-12-06 | 2007-06-06 | 友达光电股份有限公司 | 液晶显示装置基板的制造方法 |
| CN101419952A (zh) * | 2008-12-03 | 2009-04-29 | 晶方半导体科技（苏州）有限公司 | 晶圆级芯片封装方法及封装结构 |
| CN102119442A (zh) * | 2008-06-11 | 2011-07-06 | 科洛司科技有限公司 | 背面照明型图像传感器及其制造方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7352066B2 (en) | 2003-09-30 | 2008-04-01 | International Business Machines Corporation | Silicon based optical vias |
| JP2007305955A (ja) | 2006-04-10 | 2007-11-22 | Toshiba Corp | 半導体装置及びその製造方法 |
| JP2009099591A (ja) | 2007-10-12 | 2009-05-07 | Toshiba Corp | 固体撮像素子及びその製造方法 |
| JP5037450B2 (ja) * | 2008-08-08 | 2012-09-26 | シャープ株式会社 | 表示素子・電子素子モジュールおよび電子情報機器 |
| US8536671B2 (en) * | 2010-06-07 | 2013-09-17 | Tsang-Yu Liu | Chip package |
-
2011
- 2011-09-01 US US13/224,267 patent/US8779452B2/en active Active
- 2011-09-02 TW TW100131655A patent/TWI473224B/zh active
- 2011-09-02 CN CN201110261112.9A patent/CN102386156B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6630736B1 (en) * | 2000-07-27 | 2003-10-07 | National Semiconductor Corporation | Light barrier for light sensitive semiconductor devices |
| CN1975544A (zh) * | 2006-12-06 | 2007-06-06 | 友达光电股份有限公司 | 液晶显示装置基板的制造方法 |
| CN102119442A (zh) * | 2008-06-11 | 2011-07-06 | 科洛司科技有限公司 | 背面照明型图像传感器及其制造方法 |
| CN101419952A (zh) * | 2008-12-03 | 2009-04-29 | 晶方半导体科技（苏州）有限公司 | 晶圆级芯片封装方法及封装结构 |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104218022A (zh) * | 2011-02-10 | 2014-12-17 | 精材科技股份有限公司 | 晶片封装体及其制造方法 |
| CN109742064A (zh) * | 2015-04-27 | 2019-05-10 | 精材科技股份有限公司 | 晶片封装体及其制造方法 |
| CN106531641A (zh) * | 2015-09-10 | 2017-03-22 | 精材科技股份有限公司 | 晶片封装体及其制造方法 |
| CN106531641B (zh) * | 2015-09-10 | 2019-06-11 | 精材科技股份有限公司 | 晶片封装体及其制造方法 |
| WO2017071649A1 (zh) * | 2015-10-29 | 2017-05-04 | 苏州晶方半导体科技股份有限公司 | 感光芯片封装结构及其封装方法 |
| CN110970410A (zh) * | 2018-09-28 | 2020-04-07 | 苹果公司 | 晶片级光学模块 |
| CN110970410B (zh) * | 2018-09-28 | 2023-09-05 | 苹果公司 | 晶片级光学模块 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102386156B (zh) | 2014-06-25 |
| TW201212192A (en) | 2012-03-16 |
| TWI473224B (zh) | 2015-02-11 |
| US20120056226A1 (en) | 2012-03-08 |
| US8779452B2 (en) | 2014-07-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102386156B (zh) | 晶片封装体 | |
| US8431946B2 (en) | Chip package and method for forming the same | |
| US8778798B1 (en) | Electronic device package and fabrication method thereof | |
| TWI536525B (zh) | 晶片封裝體 | |
| US8525345B2 (en) | Chip package and method for forming the same | |
| US10157875B2 (en) | Chip package and method for forming the same | |
| US9711403B2 (en) | Method for forming chip package | |
| CN104733422A (zh) | 晶片封装体及其制造方法 | |
| CN102856336A (zh) | 晶片封装体及其形成方法 | |
| CN104681516A (zh) | 晶片封装体及其制造方法 | |
| CN103489846A (zh) | 晶片封装体及其形成方法 | |
| US9812413B2 (en) | Chip module and method for forming the same | |
| US20150284244A1 (en) | Method for forming chip package | |
| CN102201458B (zh) | 晶片封装体 | |
| US8786093B2 (en) | Chip package and method for forming the same | |
| CN104051359A (zh) | 晶片封装体及其形成方法 | |
| CN102456670B (zh) | 晶片封装体 | |
| US20120104445A1 (en) | Chip package and method for forming the same | |
| KR101571965B1 (ko) | 로우 프로파일 센서 모듈 및 그 제조 방법 | |
| US20120080706A1 (en) | Chip package and method for forming the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |