TWI523241B - 晶片封裝體及其形成方法 - Google Patents

晶片封裝體及其形成方法 Download PDF

Info

Publication number
TWI523241B
TWI523241B TW100118414A TW100118414A TWI523241B TW I523241 B TWI523241 B TW I523241B TW 100118414 A TW100118414 A TW 100118414A TW 100118414 A TW100118414 A TW 100118414A TW I523241 B TWI523241 B TW I523241B
Authority
TW
Taiwan
Prior art keywords
substrate
light shielding
shielding layer
chip package
layer
Prior art date
Application number
TW100118414A
Other languages
English (en)
Other versions
TW201143106A (en
Inventor
邱新智
鄭家明
許傳進
樓百堯
Original Assignee
精材科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 精材科技股份有限公司 filed Critical 精材科技股份有限公司
Publication of TW201143106A publication Critical patent/TW201143106A/zh
Application granted granted Critical
Publication of TWI523241B publication Critical patent/TWI523241B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/042—PV modules or arrays of single PV cells
    • H01L31/048—Encapsulation of modules
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Led Device Packages (AREA)

Description

晶片封裝體及其形成方法
本發明係有關於晶片封裝體，且特別是有關於光學感測晶片或發光晶片之封裝體。
光感測元件或發光元件等光電元件在擷取影像或照明的應用中扮演著重要的角色，這些光電元件均已廣泛地應用於例如是數位相機(digital camera)、數位攝錄像機(digital video recorder)、手機(mobile phone)、太陽能電池、螢幕、照明設備等的電子元件中。
隨著科技之演進，對於光感測元件之感測精準度或發光元件之發光精準度的需求亦隨之提高。
本發明一實施例提供一種晶片封裝體，包括：一基底，具有一第一表面及一第二表面；一光學元件，設置於該第一表面上；一導電墊，設置於該第一表面上；一第一對準圖案，形成於該第一表面上；以及一遮光層，設置於該第二表面上，且具有一第二對準圖案，其中該第二對準圖案對應於該第一對準圖案。
本發明一實施例提供一種晶片封裝體的形成方法，包括：提供一基底，具有一第一表面及一第二表面，該基底包括：一光學元件，設置於該第一表面上；以及一導電墊，設置於該第一表面上；於該基底之該第一表面上形成一第一對準圖案；於該基底之該第二表面上，對應該第一對準圖案而形成一第二對準圖案；以及於該基底之該第二表面上形成一遮光層，該遮光層大抵順應性形成於該第二對準圖案上，因而該遮光層具有對應於該第二對準圖案之一第三對準圖案。
以下將詳細說明本發明實施例之製作與使用方式。然應注意的是，本發明提供許多可供應用的發明概念，其可以多種特定型式實施。文中所舉例討論之特定實施例僅為製造與使用本發明之特定方式，非用以限制本發明之範圍。此外，在不同實施例中可能使用重複的標號或標示。這些重複僅為了簡單清楚地敘述本發明，不代表所討論之不同實施例及/或結構之間具有任何關連性。再者，當述及一第一材料層位於一第二材料層上或之上時，包括第一材料層與第二材料層直接接觸或間隔有一或更多其他材料層之情形。
本發明一實施例之晶片封裝體可用以封裝光感測元件或發光元件。然其應用不限於此，例如在本發明之晶片封裝體的實施例中，其可應用於各種包含主動元件或被動元件(active or passive elements)、數位電路或類比電路(digital or analog circuits)等積體電路的電子元件(electronic components)，例如是有關於光電元件(opto electronic devices)、微機電系統(Micro Electro Mechanical System;MEMS)、微流體系統(micro fluidic systems)、或利用熱、光線及壓力等物理量變化來測量的物理感測器(Physical Sensor)。特別是可選擇使用晶圓級封裝(wafer scale package;WSP)製程對影像感測元件、發光二極體(light-emitting diodes;LEDs)、太陽能電池(solar cells)、射頻元件(RF circuits)、加速計(accelerators)、陀螺儀(gyroscopes)、微制動器(micro actuators)、表面聲波元件(surface acoustic wave devices)、壓力感測器(process sensors)或噴墨頭(ink printer heads)等半導體晶片進行封裝。
其中上述晶圓級封裝製程主要係指在晶圓階段完成封裝步驟後，再予以切割成獨立的封裝體，然而，在一特定實施例中，例如將已分離之半導體晶片重新分布在一承載晶圓上，再進行封裝製程，亦可稱之為晶圓級封裝製程。另外，上述晶圓級封裝製程亦適用於藉堆疊(stack)方式安排具有積體電路之多片晶圓，以形成多層積體電路(multi-layer integrated circuit devices)之晶片封裝體。
第1A-1E圖顯示根據本發明一實施例之晶片封裝體的一系列製程剖面圖。如第1A圖所示，提供基底100，其具有第一表面100a及第二表面100b。基底100例如為半導體基底或陶瓷基底。在一實施例中，基底100為半導體晶圓(如矽晶圓)而可進行晶圓級封裝以節省製程時間與成本。
如第1A圖所示，在一實施例中，表面100a上設置有至少一光學元件102。光學元件102可包括(但不限於)光學感測元件或發光元件。光學感測元件例如是CMOS影像感測元件，而發光元件例如是發光二極體元件。
在一實施例中，基底100之表面100a上還設置有導電墊104。導電墊104例如可與光學元件102或封裝體中之其他元件電性連接。在第1A圖之實施例中，導電墊104係形成於表面100a上之保護層(passivation layer)103之中。保護層103例如可為介電層，如氧化物、氮化物、氮氧化物、或前述之組合等。此外，雖然第1A圖中僅顯示出單層的導電墊104。然而，多個導電墊可能係彼此堆疊及/或排列於基底100之上。例如，在一實施例中，導電墊104可包括多個彼此堆疊之導電墊、或至少一導電墊、或至少一導電墊與至少一層內連線結構所組成之導電墊結構。
如第1A圖所示，在一實施例中，可選擇性於基底100之表面100a及光學元件102上設置透明基底106。透明基底106可作為光學元件102之保護層，並可允許光線自外界傳至光學元件102或使光學元件102所發出之光線可透過透明基底106而傳至外界。透明基底106例如可透過黏著層105而固定於基底100之上。透明基底106例如為玻璃基底、石英基底、透明高分子基底、或前述之組合等。
在一實施例中，於基底100之表面100a上形成對準圖案以作為後續圖案化製程之對準標記。對準圖案可直接形成在基底100之表面100a上，其例如可為一凹下之凹口圖案或一凸起之凸塊圖案。或者，對準圖案可形成於基底100之表面100a上的其他材料層之中。以第1A圖之實施例為例，對準圖案108a係形成於基底100表面100a上之保護層103之中。如第1A圖所示，對準圖案108a為保護層103下表面上之一凹口。應注意的是，對準圖案108a不限於僅為一凹口，而可能是複數個形狀不受限之凹口、凸起、及/或前述之組合。例如，在另一實施例中，對準圖案108a包括形成於保護層103上之一凸塊(未顯示)。
接著，如第1B圖所示，於基底100之表面100b上對應於對準圖案108a而形成對準圖案108b。換言之，對準圖案108b之位置與分佈係由對準圖案108a所決定。例如，可根據設計法則(design rule)而定義出對準圖案108b。在一實施例中，對準圖案108b之位置大抵與對準圖案108a對齊。在另一實施例中，對準圖案108b之位置不與對準圖案108a對齊，而是隔有一預定距離或彼此間具有一預定的相對關係。由於對準圖案108b是對應於對準圖案108a，可使基底100兩側所將進行之製程得以匹配。
如第1B圖所示，在一實施例中，可選擇性於基底100中形成穿孔110。例如，可自基底100之表面100b移除部分的基底100以形成朝表面100a延伸之穿孔110。在一實施例中，穿孔110與對準圖案108b係同時形成。例如，穿孔110與對準圖案108b可於同一道蝕刻製程中形成。此外，雖然在第1B圖之實施例中，對準圖案108b之深度小於穿孔110之深度，但本發明實施例之實施方式不限於此。在其他實施例中，對準圖案108b之深度可大抵等於或大於穿孔110之深度。此外，在另一實施例中，穿孔110與對準圖案108b係分別於不同的製程中形成。
在一實施例中，穿孔110可露出部分的導電墊104。再者，穿孔110之側壁可為垂直側壁或傾斜側壁。在一實施例中，穿孔110之開口口徑由上往下遞減。在另一實施例中，穿孔110之開口口徑由上往下遞增，即在此情形下，穿孔110具有“倒角”結構。此外，在另一實施例中，在形成對準圖案108b與穿孔110之前，可選擇性對基底100進行薄化製程以利後續製程之進行。例如，可以透明基底106為支撐，自基底100之表面100b進行例如是機械研磨或化學機械研磨之薄化製程，以將基底100縮減至一預定厚度。
接著，如第1C圖所示，於基底100之表面100b上形成遮光層112。遮光層112之材質可包括高分子材料、金屬材料、或前述之組合。例如，遮光層可為黑光阻層，其可透過曝光及顯影製程而圖案化。遮光層112可有助於阻擋及/或吸收來自晶片封裝體外部之光線，尤其是來自基底100之表面100b後之光線，因而可有利於光學元件102之運作。例如，當光學元件102為影像感測元件時，遮光層112可擋住來自基底100之表面100b之光線而避免造成影像雜訊。或者，當光學元件102為發光元件時，遮光層112可擋住來自基底100之表面100b的光線，以避免晶片封裝體所發出之光線的波長及/或強度受到外界光線的影響。
如第1C圖所示，遮光層112可大抵順應性地形成於對準圖案108b上。請參照第1B及1C圖，當對準圖案108b為一凹口時(見第1B圖)，大抵順應性形成於其上之遮光層112亦將具有一尺寸較小之凹口(見第1C圖)，該凹口亦可作為對準圖案。因此，在此實施例中，遮光層112具有對準圖案108c，如第1C圖所示。如上述，由於遮光層112可隔離及/或吸收晶片封裝體外之光線，因此在形成遮光層112之後，可能無法偵測基底100之表面100a上之對準圖案108a。因此，形成於遮光層112中之對準圖案108c此時可作為對準之標記，以利於基底100之表面100b上之後續製程的進行。再者，如上述，對準圖案108a與108b係彼此對應。因此，順應於對準圖案108b而形成之對準圖案108c亦將與對準圖案108a相對應。
請繼續參照第1C圖，在此實施例中，由於遮光層112係於形成穿孔110之後才形成，因此所形成之遮光層112可能會填入穿孔110中之底部及/或側壁上。因此，需對遮光層112進行圖案化製程而使穿孔110中大抵不具有遮光層112以利於後續製程之進行。在一實施例中，在圖案化遮光層112時，可控制製程方式而使遮光層112之側端112a與穿孔110之間隔有一間距，以確保遮光層112可大抵完全自穿孔110中移除。
例如，在一實施例中，遮光層112可為一黑光阻層，其通常為(但不限於)負型光阻。此時，可以遮光層112中之對準圖案108c為對準標記，並對穿孔110中之遮光層112與穿孔110外圍之部分的遮光層112進行曝光及顯影製程，因而形成出如第1C圖所示之遮光層112。然應注意的是，在其他實施例中，遮光層112可為其他種類的高分子材料、金屬材料、或前述之組合。
在一實施例中，遮光層112之側端112a係位於光學元件102與穿孔110之間，如第1C圖所示。在第1C圖之實施例中，遮光層112之側端112a還位於導電墊104在表面100b之正投影的範圍R之內。第3A圖顯示此情形下之上視透視示意圖，其顯示部分元件之位置以幫助了解各元件的相對位置關係。如第3A圖所示，遮光層112與導電墊104在垂直方向上部分重疊，且遮光層112之側端112a位於光學元件102與穿孔110之間。
在另一實施例中，遮光層112之側端112a可落於導電墊104在表面100b之正投影的範圍R之外，端視需求而定。第3B圖顯示此情形下之上視透視示意圖，其顯示部分元件之位置以幫助了解各元件的相對位置關係。如第3B圖所示，遮光層112與導電墊104在垂直方向上大抵無重疊，且遮光層112之側端112a位於光學元件102與穿孔110之間。
在一實施例中，由於遮光層112之側端112a位於導電墊104在表面100b之正投影的範圍R之內，即遮光層112與導電墊104在垂直方向上部分重疊，可確保外界之光線大抵被遮光層112即導電墊104阻擋及/或吸收。
接著，如第1D圖所示，在一實施例中，在形成遮光層112之後，於穿孔110之側壁及基底100之表面100b上形成絕緣層114。在此情形下，遮光層112係位於基底100與絕緣層114之間。在一實施例中，絕緣層114會形成於穿孔110之底部上而蓋住導電墊104。在此情形下，可對絕緣層114進行圖案化製程以移除穿孔110之底部上的部分絕緣層114以使導電墊104露出。
如第1E圖所示，接著於穿孔110中之絕緣層114上及表面100b上形成導電層116。在一實施例中，導電層116電性連接導電墊104。導電層116可於穿孔110之底部與導電墊104電性接觸，並可沿著穿孔110之側壁向上延伸至表面100b上。
如第1E圖所示，在一實施例中，可選擇性於基底100之表面100b上形成保護層118，其例如可為防焊層、綠漆、或前述之相似物等。接著，可於表面100b上形成導電凸塊120，其中保護層118部分圍繞導電凸塊120，且導電凸塊120電性連接導電墊104。例如，在形成保護層118之後，可移除部分的保護層118以形成露出部分的導電層116之開口。接著，於露出導電層116之開口中形成導電凸塊120。導電凸塊120可透過導電層116而與導電墊104電性連接。
第2A-2E圖顯示根據本發明一實施例之晶片封裝體的一系列製程剖面圖，其中相同或相似之元件將以相同或相似之標號標示。如第2A圖所示，提供基底100，其具有第一表面100a及第二表面100b。表面100a上設置有至少一光學元件102。光學元件102可包括(但不限於)光學感測元件或發光元件。光學感測元件例如是CMOS影像感測元件，而發光元件例如是發光二極體元件。在一實施例中，基底100之表面100a上還設置有導電墊104。導電墊104例如可與光學元件102或封裝體中之其他元件電性連接。
如第2A圖所示，在一實施例中，可選擇性於基底100之表面100a及光學元件102上設置透明基底106。透明基底106例如可透過黏著層105而固定於基底100之上。
在一實施例中，於基底100之表面100a上形成對準圖案以作為後續圖案化製程之對準標記。對準圖案可直接形成在基底100之表面100a上，其例如可為一凹下之凹口圖案或一凸起之凸塊圖案。或者，對準圖案可形成於基底100之表面100a上的其他材料層之中。以第2A圖之實施例為例，對準圖案108a係形成於基底100表面100a上之保護層103之中。如第2A圖所示，對準圖案108a為保護層103下表面上之一凹口。應注意的是，對準圖案108a不限於僅為一凹口，而可能是複數個形狀不受限之凹口、凸起、及/或前述之組合。
接著，如第2A圖所示，於基底100之表面100b上對應於對準圖案108a而形成對準圖案108b。換言之，對準圖案108b之位置與分佈係由對準圖案108a所決定。在一實施例中，對準圖案108b之位置大抵與對準圖案108a對齊。在另一實施例中，對準圖案108b之位置不與對準圖案108a對齊，而是隔有一預定距離或彼此間具有一預定的相對關係。由於對準圖案108b是對應於對準圖案108a，可使基底100兩側所將進行之製程得以匹配。
接著，如第2B圖所示，於基底100之表面100b上形成遮光層112。遮光層112之材質可包括高分子材料、金屬材料、或前述之組合。例如，遮光層可為黑光阻層，其可透過曝光及顯影製程而圖案化。
如第2B圖所示，遮光層112可大抵順應性地形成於對準圖案108b上。請參照第2A及2B圖，當對準圖案108b為一凹口時(見第2A圖)，大抵順應性形成於其上之遮光層112亦將具有一尺寸較小之凹口(見第2B圖)，該凹口亦可作為對準圖案。因此，在此實施例中，遮光層112具有對準圖案108c，如第2B圖所示。
由於遮光層112可隔離及/或吸收晶片封裝體外之光線，因此在形成遮光層112之後，可能無法偵測基底100之表面100a上之對準圖案108a。因此，形成於遮光層112中之對準圖案108c此時可作為對準之標記，以利於基底100之表面100b上之後續製程的進行。再者，如上述，對準圖案108a與108b係彼此對應。因此，順應於對準圖案108b而形成之對準圖案108c亦將與對準圖案108a相對應。
在一實施例中，可選擇性於基底100中形成穿孔。在此情形下，可如第2B圖所示，將先前所形成之遮光層112圖案化以形成露出部分基底100之開口。在一實施例中，可以遮光層112中之對準圖案108c為對準標記而將遮光層112圖案化。例如，當遮光層112為黑光阻層時，可透過對準圖案108c之定位而僅對特定位置之遮光層112進行曝光製程。在後續顯影製程之後，便可形成出所需的圖案化遮光層112。或者，在另一實施例中，可選用金屬層作為遮光層112。在此情形下，可透過於金屬層上形成圖案化光阻層。接著，進行蝕刻製程而將金屬層圖案化為所需之遮光層112。
接著，如第2C圖所示，可以遮光層112為遮罩，自基底100之表面100b移除部分的基底100以形成朝表面100a延伸之穿孔110。雖然在第2C圖之實施例中，對準圖案108c之深度小於穿孔110之深度，但本發明實施例之實施方式不限於此。在其他實施例中，對準圖案108c之深度可大抵等於或大於穿孔110之深度。在一實施例中，穿孔110係以蝕刻製程形成。因此，可選用與基底100之間具有較高蝕刻選擇比之金屬層作為遮光層112。
在一實施例中，穿孔110可露出部分的導電墊104。再者，穿孔110之側壁可為垂直側壁或傾斜側壁。在一實施例中，穿孔110之開口口徑由上往下遞減。在另一實施例中，穿孔110之開口口徑由上往下遞增，即在此情形下，穿孔110具有“倒角”結構。此外，在另一實施例中，在形成對準圖案108b與穿孔110之前，可選擇性對基底100進行薄化製程以利後續製程之進行。例如，可以透明基底106為支撐，自基底100之表面100b進行例如是機械研磨或化學機械研磨之薄化製程，以將基底100縮減至一預定厚度。
請繼續參照第2C圖，在此實施例中，由於穿孔110係以遮光層112為遮罩而形成，因此所形成之遮光層112之側端112a係與穿孔110之側壁大抵共平面，如第2C圖所示。
接著，如第2D圖所示，在一實施例中，可於穿孔110之側壁及基底100之表面100b上形成絕緣層114。在一實施例中，絕緣層114會形成於穿孔110之底部上而蓋住導電墊104。在此情形下，可對絕緣層114進行圖案化製程以移除穿孔110之底部上的部分絕緣層114以使導電墊104露出。
如第2E圖所示，接著於穿孔110中之絕緣層114上及表面100b上形成導電層116。在一實施例中，導電層116電性連接導電墊104。導電層116可於穿孔110之底部與導電墊104電性接觸，並可沿著穿孔110之側壁向上延伸至表面100b上。
如第2E圖所示，在一實施例中，可選擇性於基底100之表面100b上形成保護層118，其例如可為防焊層、綠漆、或前述之相似物等。接著，可於表面100b上形成導電凸塊120，其中保護層118部分圍繞導電凸塊120，且導電凸塊120電性連接導電墊104。例如，在形成保護層118之後，可移除部分的保護層118以形成露出部分的導電層116之開口。接著，於露出導電層116之開口中形成導電凸塊120。導電凸塊120可透過導電層116而與導電墊104電性連接。
本發明實施例透過遮光層而阻擋及/或吸收外界之光線，可使晶片封裝體的運作更為順利。本發明實施例透過於遮光層中形成對準圖案，可使後續各製程更為精準，提高晶片封裝體之良率。
雖然本發明已以數個較佳實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作任意之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100．．．基底
100a、100b．．．表面
102．．．光學元件
103．．．保護層
104．．．導電墊
105．．．黏著層
106．．．透明基底
108a、108b、108c．．．對準圖案
110．．．穿孔
112．．．遮光層
112a．．．側端
114．．．絕緣層
116．．．導電層
118．．．保護層
120．．．導電凸塊
R．．．範圍
第1A-1E圖顯示根據本發明一實施例之晶片封裝體的製程剖面圖。
第2A-2E圖顯示根據本發明一實施例之晶片封裝體的製程剖面圖。
第3A-3B圖分別顯示根據本發明實施例之晶片封裝體的上視透視示意圖。
100．．．基底
100a、100b．．．表面
102．．．光學元件
103．．．保護層
104．．．導電墊
105．．．黏著層
106．．．透明基底
108a、108c．．．對準圖案
110．．．穿孔
112．．．遮光層
114．．．絕緣層
116．．．導電層
118．．．保護層
120．．．導電凸塊

Claims (20)

  1. 一種晶片封裝體，包括：一基底，具有一第一表面及一第二表面；一光學元件，設置於該第一表面上；一導電墊，設置於該第一表面上；一第一對準圖案，形成於該第一表面上；以及一遮光層，設置於該第二表面上，且具有一第二對準圖案，其中該第二對準圖案對應於該第一對準圖案。
  2. 如申請專利範圍第1項所述之晶片封裝體，更包括：一穿孔，自該第二表面朝該第一表面延伸；一絕緣層，形成於該穿孔之側壁上，且延伸至該基底之該第二表面上；以及一導電層，形成於該穿孔中之該絕緣層之上，且延伸至該第二表面上之該絕緣層之上，其中該導電層電性連接該導電墊。
  3. 如申請專利範圍第2項所述之晶片封裝體，其中該遮光層具有一側端，該側端與該穿孔隔有一間距。
  4. 如申請專利範圍第3項所述之晶片封裝體，其中該遮光層之該側端位於該光學元件與該穿孔之間。
  5. 如申請專利範圍第4項所述之晶片封裝體，其中該遮光層之該側端位於該導電墊在該第二表面上之正投影的範圍之內。
  6. 如申請專利範圍第2項所述之晶片封裝體，其中該遮光層位於該基底與該絕緣層之間。
  7. 如申請專利範圍第2項所述之晶片封裝體，其中該遮光層具有一側端，該側端與該穿孔之側壁大抵共平面。
  8. 如申請專利範圍第1項所述之晶片封裝體，更包括一透明基底，設置於該基底之該第一表面與該光學元件之上。
  9. 如申請專利範圍第1項所述之晶片封裝體，其中該第一對準圖案係形成於該基底之該第一表面上之一材料層之中。
  10. 如申請專利範圍第1項所述之晶片封裝體，更包括：一保護層，設置於該基底之該第二表面；以及一導電凸塊，設置於該第二表面上，且該保護層部分圍繞該導電凸塊，該導電凸塊與該導電墊電性連接。
  11. 一種晶片封裝體的形成方法，包括：提供一基底，具有一第一表面及一第二表面，該基底包括：一光學元件，設置於該第一表面上；以及一導電墊，設置於該第一表面上；於該基底之該第一表面上形成一第一對準圖案；於該基底之該第二表面上，對應該第一對準圖案而形成一第二對準圖案；以及於該基底之該第二表面上形成一遮光層，該遮光層大抵順應性形成於該第二對準圖案上，因而該遮光層具有對應於該第二對準圖案之一第三對準圖案。
  12. 如申請專利範圍第11項所述之晶片封裝體的形成方法，更包括：自該基底之該第二表面移除部份的該基底以形成朝該基底之該第一表面延伸的一穿孔；於該穿孔之側壁上及該基底之該第二表面上形成一絕緣層；以及於該穿孔中之該絕緣層上及該第二表面上之該絕緣層上形成一導電層，其中該導電層電性連接該導電墊。
  13. 如申請專利範圍第12項所述之晶片封裝體的形成方法，其中該穿孔與該第二對準圖案係同時形成。
  14. 如申請專利範圍第12項所述之晶片封裝體的形成方法，其中該絕緣層在形成該遮光層之後形成。
  15. 如申請專利範圍第12項所述之晶片封裝體的形成方法，其中該遮光層在形成該穿孔之後形成。
  16. 如申請專利範圍第15項所述之晶片封裝體的形成方法，更包括以該遮光層之該第三對準圖案為對準標記而將該遮光層圖案化，使該穿孔中大抵不具有該遮光層，並使該遮光層之一側端與該穿孔隔有一間距。
  17. 如申請專利範圍第12項所述之晶片封裝體的形成方法，其中該遮光層在形成該穿孔之前形成。
  18. 如申請專利範圍第17項所述之晶片封裝體的形成方法，更包括：以該遮光層之該第三對準圖案為對準標記而將該遮光層圖案化以形成一開口，該開口露出部分的該基底；以及以該遮光層為罩幕，自該開口所露出之該基底移除部分的該基底以形成自該第二表面朝該第一表面延伸的該穿孔。
  19. 如申請專利範圍第11項所述之晶片封裝體的形成方法，更包括於該基底之該第一表面與該光學元件之上設置一透明基底。
  20. 如申請專利範圍第11項所述之晶片封裝體的形成方法，更包括：於該基底之該第二表面上形成一保護層；以及於該第二表面上形成一導電凸塊，其中該保護層部分圍繞該導電凸塊，且該導電凸塊電性連接該導電墊。
TW100118414A 2010-05-26 2011-05-26 晶片封裝體及其形成方法 TWI523241B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US34841210P 2010-05-26 2010-05-26

Publications (2)

Publication Number Publication Date
TW201143106A TW201143106A (en) 2011-12-01
TWI523241B true TWI523241B (zh) 2016-02-21

Family

ID=45009685

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100118414A TWI523241B (zh) 2010-05-26 2011-05-26 晶片封裝體及其形成方法

Country Status (3)

Country Link
US (1) US8431946B2 (zh)
CN (1) CN102263117B (zh)
TW (1) TWI523241B (zh)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8722506B2 (en) * 2008-12-24 2014-05-13 X-Fab Semiconductor Foundries Ag Production of high alignment marks and such alignment marks on a semiconductor wafer
CN102201458B (zh) * 2010-03-23 2013-11-13 精材科技股份有限公司 晶片封装体
US8536671B2 (en) 2010-06-07 2013-09-17 Tsang-Yu Liu Chip package
US9165890B2 (en) * 2012-07-16 2015-10-20 Xintec Inc. Chip package comprising alignment mark and method for forming the same
TWI576972B (zh) * 2013-01-18 2017-04-01 精材科技股份有限公司 半導體晶片封裝體及其製造方法
KR102113622B1 (ko) 2013-12-24 2020-05-21 엘지디스플레이 주식회사 표시 장치 및 그 제조 방법
CN103839923B (zh) * 2014-02-25 2016-03-30 京东方科技集团股份有限公司 一种对位标记的制作方法及基板
US9620463B2 (en) 2015-02-27 2017-04-11 Qualcomm Incorporated Radio-frequency (RF) shielding in fan-out wafer level package (FOWLP)
CN105070667A (zh) * 2015-09-02 2015-11-18 华天科技（昆山）电子有限公司 图像传感芯片封装方法
US10109663B2 (en) * 2015-09-10 2018-10-23 Xintec Inc. Chip package and method for forming the same
CN105226074A (zh) * 2015-10-28 2016-01-06 苏州晶方半导体科技股份有限公司 影像传感芯片封装结构及封装方法
US10229877B2 (en) * 2016-06-22 2019-03-12 Nanya Technology Corporation Semiconductor chip and multi-chip package using thereof
US10424540B2 (en) * 2016-10-06 2019-09-24 Xintec Inc. Chip package and method for forming the same
US9905722B1 (en) * 2016-12-27 2018-02-27 Advanced Semiconductor Engineering, Inc. Optical device, optical module structure and manufacturing process
US10192915B1 (en) * 2017-07-18 2019-01-29 Visera Technologies Company Limited Optical sensor and manufacturing method thereof
CN115548042A (zh) * 2018-05-11 2022-12-30 联华电子股份有限公司 半导体元件的制造方法
US11430909B2 (en) * 2019-07-31 2022-08-30 Taiwan Semiconductor Manufacturing Company, Ltd. BSI chip with backside alignment mark
CN112580394A (zh) * 2019-09-29 2021-03-30 世界先进积体电路股份有限公司 半导体装置及其制造方法
US11444219B2 (en) * 2020-09-30 2022-09-13 Lite-On Singapore Pte. Ltd. Sensor package array, method of manufacturing the same, and sensor package structure

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2947196B2 (ja) * 1997-01-23 1999-09-13 日本電気株式会社 半導体基板および半導体装置の製造方法
JP3722367B2 (ja) * 2002-03-19 2005-11-30 ソニー株式会社 固体撮像素子の製造方法
US7288466B2 (en) * 2002-05-14 2007-10-30 Kabushiki Kaisha Toshiba Processing method, manufacturing method of semiconductor device, and processing apparatus
US7130049B2 (en) * 2003-12-24 2006-10-31 Asml Netherlands B.V. Method of measurement, method for providing alignment marks, and device manufacturing method
TWI345830B (en) * 2007-08-08 2011-07-21 Xintec Inc Image sensor package and fabrication method thereof
CN101465359B (zh) * 2007-12-17 2010-09-01 瀚宇彩晶股份有限公司 具有光敏薄膜晶体管的大型光传感器

Also Published As

Publication number Publication date
CN102263117B (zh) 2016-06-08
CN102263117A (zh) 2011-11-30
TW201143106A (en) 2011-12-01
US8431946B2 (en) 2013-04-30
US20110291139A1 (en) 2011-12-01

Similar Documents

Publication Publication Date Title
TWI523241B (zh) 晶片封裝體及其形成方法
TWI549247B (zh) 晶片封裝體
TWI473224B (zh) 晶片封裝體
TWI474476B (zh) 晶片封裝體及其形成方法
TWI501376B (zh) 晶片封裝體及其製造方法
US7893514B2 (en) Image sensor package, method of manufacturing the same, and image sensor module including the image sensor package
TWI614852B (zh) 晶片封裝體及其製造方法
KR102475818B1 (ko) 멀티 칩 스택을 포함하는 반도체 패키지 및 제조 방법
TWI529821B (zh) 晶片封裝體及其形成方法
US9142486B2 (en) Chip package and fabrication method thereof
TWI493634B (zh) 晶片封裝體及其形成方法
TWI502708B (zh) 晶片封裝體
TWI642149B (zh) 晶片封裝體及其製造方法
TWI502692B (zh) 晶片封裝體及其形成方法
TW201541586A (zh) 晶片堆疊封裝體及其製造方法
TWI525766B (zh) 晶片封裝體
TWI662676B (zh) 具有內埋基板的線路載板及其製作方法與晶片封裝結構
KR20110134703A (ko) 반도체 패키지의 제조 방법
US20150097259A1 (en) Conductive via structure, package structure, and package of photosensitive device
CN116417484A (zh) 无间隙图像传感器封装和相关方法