KR101644266B1 - 캡 기판의 제조 방법, 이를 이용한 ｍｅｍｓ 장치의 제조 방법, 및 ｍｅｍｓ 장치 - Google Patents

캡 기판의 제조 방법, 이를 이용한 ｍｅｍｓ 장치의 제조 방법, 및 ｍｅｍｓ 장치 Download PDF

Info

Publication number
KR101644266B1
KR101644266B1 KR1020150049770A KR20150049770A KR101644266B1 KR 101644266 B1 KR101644266 B1 KR 101644266B1 KR 1020150049770 A KR1020150049770 A KR 1020150049770A KR 20150049770 A KR20150049770 A KR 20150049770A KR 101644266 B1 KR101644266 B1 KR 101644266B1
Authority
KR
South Korea
Prior art keywords
insulating layer
cap substrate
silicon
manufacturing
forming
Prior art date
Application number
KR1020150049770A
Other languages
English (en)
Inventor
서평보
이종성
Original Assignee
주식회사 스탠딩에그
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 스탠딩에그 filed Critical 주식회사 스탠딩에그
Priority to KR1020150049770A priority Critical patent/KR101644266B1/ko
Priority to PCT/KR2015/004919 priority patent/WO2016163585A1/ko
Application granted granted Critical
Publication of KR101644266B1 publication Critical patent/KR101644266B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body

Abstract

본 발명은, 실리콘 기판의 상면 및 하면에 상면 절연층 및 하면 절연층을 증착시키는 단계; 상기 상면 절연층 및 상기 하면 절연층 중 어느 일면의 절연층에 대해서, 포토 레지스트를 이용하여 포토 패터닝을 하는 단계로서, 상기 포토 패터닝을 하는 단계에서는, 하나 이상의 폐루프(closed loop) 형태로 상기 상면 절연층이 제거되어, 상기 실리콘 기판의 일면이 하나 이상의 폐루프 형태로 노출되도록 하는 단계를 포함하고; 상기 포토 패터닝된 영역에 대해서 실리콘 에칭을 실행하여 실리콘 트렌치(trench)를 형성하는 단계; 상기 실리콘 트렌치 내부에 제 1 절연층이 형성되도록 하는 단계; 상기 절연층이 형성된 상기 실리콘 트렌치 내부를 포함하여 도전 물질(폴리실리콘(polysilicon) 등)을 성장시켜서, 상기 실리콘 트렌치 내부를 상기 폴리실리콘으로 채우는 단계; 상기 폴리실리콘 중 불필요한 부분을 제거하는 단계; 상기 하나 이상의 폐루프 중 적어도 하나 이상의 폐루프에 대해서, 그 폐루프 내부의 상기 일면의 절연층을 제거하는 단계; 및 상기 일면의 절연층이 제거된 페루프 위를 덮으며, 상기 실리콘 트렌치 내부의 폴리실리콘과 접촉하는 제 1 본딩부를 형성하는 단계;를 포함하는, 캡 기판 제조 방법, 이를 이용한 ＭＥＭＳ 장치의 제조 방법, 및 ＭＥＭＳ 장치를 제공한다.

Description

캡 기판의 제조 방법, 이를 이용한 ＭＥＭＳ 장치의 제조 방법, 및 ＭＥＭＳ 장치{METHOD OF MANUFACTURING CAP SUBSTRATE, METHOD OF MANUFACTURING MEMS DEVICE USING THE SAME, AND MEMS DEVICE}
본 발명은 캡 기판의 제조 방법, 이를 이용한 MEMS 장치의 제조 방법, 및 MEMS 장치에 관한 것으로, 좀 더 구체적으로는, 패루프 형태의 쓰루 실리콘 비어(through silicon via) 공정을 이용하여 홀 저항을 최소화하는 것이 가능한, 캡 기판의 제조 방법, 이를 이용한 MEMS 장치의 제조 방법, 및 MEMS 장치에 관한 것이다.
반도체 및 MEMS 기술이 집적화되어 가면서 실리콘 패키지 기술도 다양하게 발전해 가고 있다. 그 중에서 TSV(Through Silicon Via) 기술을 이용한 패키지 기술은 MEMS 구조물의 크기를 증가시키지 않고 실리콘을 관통하여 배선을 연결할 수 있어 다양하게 연구되고 발전하고 있는 기술이다.
TSV의 다양한 기술은 프런트엔드(frontend), 미들(middle), 백엔드(backend) TSV 등으로 구분할 수 있으며, 보통 공정 초기에 이루어지는 프런트엔드 TSV 공정은 폴리실리콘 공정을 주로 이용한다.
폴리실리콘 TSV 공정에 대해서 간락하게 설명하면, 실리콘 웨이퍼에 비어 홀(via hole)을 위한 패턴 형성 공정, 쓰루 실리콘(through silicon) 에칭 공정, 실리콘과 비어 홀의 절연을 위한 절연 공정(oxidation) 및 실리콘 하부와 실리콘 상부를 연결하는 폴리실리콘 성장 공정, 그리고 성장된 폴리실리콘을 평탄화하는 폴리 CMP 공정이 있으며, 후속 공정으로 TSV 폴리실리콘의 최종 연결을 위한 배선 및 PAD 형성 공정 또는 솔더볼(solder ball)로 마무리할 수 있다.
이와 같은 종래의 MEMS 구조물은 매우 작은 특성값을 검출하고 또한 배선을 통하여 전기적 신호를 전달해야 하기 때문에, 전달되는 배선 저항에 의한 신호 감소를 최소화하여야 한다. 그런데, 종래의 폴리실리콘 TSV 공정은 TSV 홀 내부에 폴리 실리콘을 성장시켜 모두 채워야 하기 때문에 홀 크기(hole size)를 크게 하는데에는 한계가 있다. TSV 홀 크기를 크게 할 수 없다는 것은 TSV 크기가 크지 않음으로써 발생할 수 있는 저항에 의한 전기적 신호 감소를 해결할 수 없는 기술적인 한계의 원인이 된다.
대한민국 특허 제1471190호 (2014.12.03 등록), 멤즈 구조체의 제조 방법
본 발명은 상술한 문제점을 해결하기 위하여 창출된 것으로, 본 발명은 더블 쓰루 실리콘 비어(double through silicon via) 공정을 이용하여 홀 저항을 최소화하는 것이 가능한, 캡 기판의 제조 방법, 이를 이용한 MEMS 장치의 제조 방법, 및 MEMS 장치를 제공하는 것을 목적으로 한다.
상기의 목적을 달성하기 위한 본 발명의 제 1 실시예에 따른 캡 기판은, 실리콘 기판의 상면 및 하면에 상면 절연층 및 하면 절연층을 증착시키는 단계; 상기 상면 절연층 및 상기 하면 절연층 중 어느 일면의 절연층에 대해서, 포토 레지스트를 이용하여 포토 패터닝을 하는 단계로서, 상기 포토 패터닝을 하는 단계에서는, 하나 이상의 폐루프(closed loop) 형태로 상기 상면 절연층이 제거되어, 상기 실리콘 기판의 일면이 하나 이상의 폐루프 형태로 노출되도록 하는 단계를 포함하고; 상기 포토 패터닝된 영역에 대해서 실리콘 에칭을 실행하여 실리콘 트렌치(trench)를 형성하는 단계; 상기 실리콘 트렌치 내부에 제 1 절연층이 형성되도록 하는 단계; 상기 제 1 절연층이 형성된 상기 실리콘 트렌치 내부를 포함하여 도전 물질(예 : 폴리실리콘(polysilicon))을 성장시켜서, 상기 실리콘 트렌치 내부를 상기 폴리실리콘으로 채우는 단계; 상기 폴리실리콘 중 불필요한 부분을 제거하는 단계; 상기 하나 이상의 폐루프 중 적어도 하나 이상의 폐루프에 대해서, 그 폐루프 내부의 상기 일면의 절연층을 제거하는 단계; 및 상기 일면의 절연층이 제거된 페루프 위를 덮으며, 상기 실리콘 트렌치 내부의 폴리실리콘과 접촉하는 제 1 본딩부를 형성하는 단계;를 포함한다.
또한, 상기 상면 절연층 및 하면 절연층을 증착시키는 단계 및 상기 실리콘 트렌치 내부에 제 1 절연층이 형성되도록 하는 단계에서의 절연층은 산화(oxidation)을 이용하여 형성하는 것이 바람직하다.
또한, 상기 폴리실리콘 중 불필요한 부분을 제거하는 단계에서는, 화학적 기계적 연마 공정(CMP, Chemical Mechanical polishing)을 이용하는 것이 바람직하다.
또한, 상기 제 1 본딩부를 형성하는 단계는, 상기 일면의 절연층이 제거된 페루프 위를 덮도록 상기 금속층이 증착되고, 상기 실리콘 트렌치 내부의 폴리실리콘과 상기 금속층이 접촉되도록 하는, 패턴 형성을 위한 포토 공정, 금속층 에칭 공정 및 포토 레지스트 제거 공정을 통해서 이루어질 수 있다.
또한, 상기 일면의 절연층의 일측에 캐비티(cavity)를 형성하는 단계를 더 포함할 수 있다.
한편, 본 발명의 제 2 실시예에 따른 캡 기판의 제조 방법을 이용한 MEMS 장치의 제조 방법은, 상술한 캡 기판 제조 방법을 이용한 캡 기판를 준비하는 단계; MEMS 구조물을 포함하는 MEMS 구조물 기판을 준비하는 단계; 상기 캡 기판 및 상기 MEMS 구조물 기판을 본딩하는 단계; 상기 캡 기판의 상기 실리콘 트렌치 내부의 폴리실리콘이 외부로 노출되도록 상기 캡 기판의 타면을 제거하는 상기 캡 기판의 씬닝(thinning) 단계; 상기 씬닝된 캡 기판의 씬닝 면에 대해서, 제 2 절연층을 형성하는 단계; 상기 제 1 본딩부가 형성된 하나 이상의 폐루프의 상기 제 1 본딩부의 반대쪽의 그 폐루프 내부의 상기 제 2 절연층 및 상기 폐루프 상의 제 2 절연층을 제거하는 단계; 및 상기 제 2 절연층이 제거된 페루프 위를 덮으며, 상기 실리콘 트렌치 내부의 폴리실리콘과 접촉하는 제 2 본딩부를 형성하는 단계;를 포함한다.
또한, 제 2 본딩부의 일측에 솔더볼(solder ball)을 연결하는 단계를 더 포함할 수 있다.
한편, 본 발명의 제 3 실시예에 따른 MEMS 장치는, 상술한 MEMS 장치의 제조 방법을 이용하여 제조된다.
본 발명에 따른 캡 기판의 제조 방법, 이를 이용한 ＭＥＭＳ 장치의 제조 방법, 및 ＭＥＭＳ 장치에 의하면,
첫째, MEMS 구조물은 매우 작은 특성값을 검출하고 또한 배선을 통하여 전기적 신호를 전달해야 하기 때문에, 전달되는 배선 저항에 의한 신호 감소를 최소화하여야 하나, 종래의 폴리실리콘 TSV 공정은 TSV 홀 내부에 폴리 실리콘을 성장시켜 모두 채워야 하기 때문에 홀 크기(hole size)를 크게 하는데 한계가 있고, TSV 홀 크기를 크게 할 수 없다는 것은 TSV 크기가 크지 않음으로써 발생할 수 있는 저항에 의한 전기적 신호 감소를 해결할 수 없는 기술적인 한계의 원인이 되었으나, 본 발명에서는, 패루프 형태의 쓰루 실리콘 비어(through silicon via) 공정을 이용하여, 홀 크기를 크게 하지 않고도 홀 저항을 최소화하는 것이 가능하게 된다.
둘째, 홀 저항을 최소화하는 것이 가능하여, 종래 MEMS 구조물에서 저항에 의해 전기적 신호가 감소하는 것을 근본적으로 해결하는 것이 가능하다.
셋째, MEMS 구조물의 크기를 증가시키지 않고도, 간단한 공정만으로 개선된 성능을 제공하는 것이 가능하여, 제조 단가를 절감할 수 있으며, 제품의 경쟁 우위를 확보하는 것이 가능하다.
도 1 내지 도 5는 본 발명의 바람직한 실시예에 따른 캡 기판 제조 방법을 설명하기 위한 공정도,
도 6 내지 도 9는 도 1 내지 도 5에서 도시한 본 발명의 바람직한 실시예에 따른 캡 기판 제조 방법을 통해서 제조된 캡 기판을 가지고, MESMS 장치를 제조하는 방법에 대해서 설명하기 위한 공정도이다.
이하 첨부된 도면을 참조하면서 본 발명에 따른 바람직한 실시예를 상세히 설명하기로 한다. 이에 앞서, 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이거나 사전적인 의미로 한정해서 해석되어서는 아니 되며, 발명자는 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여, 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야만 한다.
따라서, 본 명세서에 기재된 실시예와 도면에 도시된 구성은 본 발명의 가장 바람직한 일 실시예에 불과할 뿐이고 본 발명의 기술적 사상을 모두 대변하는 것은 아니므로, 본 출원시점에 있어서 이들을 대체할 수 있는 다양한 균등물과 변형예들이 있을 수 있음을 이해하여야 한다.
(제 1 실시예)
도 1 내지 도 5는 본 발명의 바람직한 실시예에 따른 캡 기판 제조 방법을 설명하기 위한 공정도이다.
도 1을 참조하여 설명하면, 본 발명의 제 1 실시예에 따른 캡 기판은, 실리콘 기판(10)의 상면 및 하면에 상면 절연층(20) 및 하면 절연층을 증착시킨다. 여기서, 상기 상면 절연층(20) 및 하면 절연층을 증착시키는 단계에서의 절연층은 산화(oxidation)을 이용하여 형성하는 것이 바람직하다.
도 1에 도시된 바와 같이, 상기 상면 절연층(20) 및 상기 하면 절연층 중 어느 일면의 절연층(도 1에서는 상면 절연층(20)이 어느 일면의 절연층인 경우를 예시함)에 대해서, 포토 레지스트를 이용하여 포토 패터닝(photo patterning)을 한다. 즉, 여기서의 포토 패터닝은 이하에서 설명할 실리콘 TSV를 형성을 위한 패터닝이다.
다시 말해, 상기 포토 패터닝을 하는 단계에서는, 실리콘 TSV 형성을 위해, 하나 이상의 폐루프(closed loop) 형태로 상기 상면 절연층이 제거되어, 상기 실리콘 기판의 일면이 하나 이상의 폐루프 형태로 노출되도록 하는 단계를 포함한다.
다음으로, 도 2에 도시된 바와 같이, 상기 포토 패터닝된 영역에 대해서 실리콘 에칭을 실행하여 실리콘 트렌치(trench)(40)를 형성한다. 여기서의 실리콘 트렌치(40)는 에칭 깊이가 100 내지 200 마이크론 정도로 진행하는 것이 바람직하다. 에칭은 포토 레지스트 도포, 에칭, 포토 레지스트 제거 및 세척(cleaning) 공정을 이용한다.
여기서의 상기 실리콘 트렌치(40) 내부에 제 1 절연층(21)이 형성되도록 한다. 여기서, 상기 실리콘 트렌치 내부에 제 1 절연층(20)이 형성되도록 하는 단계에서의 절연층은 산화(oxidation)을 이용하여 형성하는 것이 바람직하다.
다음으로, 도 3에 도시된 바와 같이, 상기 제 1 절연층(21)이 형성된 상기 실리콘 트렌치(40) 내부를 포함하여 도전 물질(50)을 성장시켜서, 상기 실리콘 트렌치(40) 내부를 상기 도전 물질(50)로 채우게 된다. 여기서의 도전 물질(conducting material)은 예를 들어 폴리실리콘(polysilicon), 텅스턴, 티타늄, 틴타늄 나이트라이드, 알루미늄 또는 게르마늄 등일 수 있다.
다음으로, 상기 폴리실리콘(50) 중 불필요한 부분을 제거하는 단계를 거친다. 여기서, 상기 폴리실리콘 중 불필요한 부분을 제거하는 단계에서는, 화학적 기계적 연마 공정(CMP, Chemical Mechanical polishing)을 이용하는 것이 바람직하다.
도 3에 도시된 바와 같이, 상기 하나 이상의 폐루프 중 적어도 하나 이상의 폐루프에 대해서, 그 폐루프 내부의 상기 일면의 절연층(20)을 제거한다.
도 4 및 도 5에 도시된 바와 같이, 상기 일면의 절연층(20)이 제거된 페루프 위를 덮으며, 상기 실리콘 트렌치 내부의 폴리실리콘(50)과 접촉하는 제 1 본딩부(70)를 형성한다.
여기서, 상기 일면의 절연층(20) 제거는 포토 레지스트 패턴 도포, 절연층 제거, 포토 레지스트 제거 및 세척 공정을 통해서 이루어지는 것이 바람직하다.
여기서, 상기 제 1 본딩부(70)를 형성하는 단계는, 상기 일면의 절연층이 제거된 페루프 위를 덮도록 상기 금속층(Al 또는 Sn 등)이 증착되고, 상기 실리콘 트렌치 내부의 폴리실리콘과 상기 금속층이 접촉되도록 하는, 패턴 형성을 위한 포토 공정, 금속층 에칭 공정 및 포토 레지스트 제거 공정을 통해서 이루어질 수 있다.
도 5에 도시된 바와 같이, 상기 일면의 절연층의 일측에 캐비티(cavity)(80)를 형성하는 단계를 더 포함할 수 있다. 캐비티 형성은 캐비티 형성을 위한 포토 공정, 캐비티 영역의 실리콘 에칭 공정 및 포토 레지스트 제거 공정 등을 통해서 이루어진다.
(제 2 실시예)
한편, 도 6 내지 도 9는 도 1 내지 도 5에서 도시한 본 발명의 바람직한 실시예에 따른 캡 기판 제조 방법을 통해서 제조된 캡 기판을 가지고, MESMS 장치를 제조하는 방법에 대해서 설명하기 위한 공정도이다.
도 6에 도시된 바와 같이, 본 발명의 제 2 실시예에 따른 캡 기판의 제조 방법을 이용한 MEMS 장치의 제조 방법은, 제 1 실시예에서 설명한 캡 기판 제조 방법을 이용한 캡 기판를 준비하고, MEMS 구조물을 포함하는 MEMS 구조물 기판을 준비한 다음에, 상기 캡 기판 및 상기 MEMS 구조물 기판을 본딩하게 된다.
도 7에 도시된 바와 같이, 상기 캡 기판의 상기 실리콘 트렌치 내부의 폴리실리콘(50)이 외부로 노출되도록 상기 캡 기판의 타면을 제거하는 상기 캡 기판의 씬닝(thinning) 단계를 실행한다.
그리고 나서, 상기 씬닝된 캡 기판의 씬닝 면에 대해서, 제 2 절연층을 형성한다. 여기서, 제 2 절연층은 산화 공정을 이용하여 형성할 수 있다.
또한, 도 7에 도시된 바와 같이, 상기 제 1 본딩부(70)가 형성된 하나 이상의 폐루프의 상기 제 1 본딩부의 반대쪽(즉, 기판의 상하에서의 반대쪽)의 그 폐루프 내부의 상기 제 2 절연층 및 상기 폐루프 상의 제 2 절연층을 제거한다. 즉, TSV 패턴 연결을 위한 포토 공정, 제 2 절연층 에칭 공정, 포토 레지스트 제거 공정 및 세척 공정 등을 통해서 이루어질 수 있다.
다음으로, 도 8에 도시된 바와 같이, 상기 제 2 절연층이 제거된 페루프 위를 덮으며, 상기 실리콘 트렌치 내부의 폴리실리콘(50)과 접촉하는 제 2 본딩부(71)를 형성한다. 예를 들어, Al 등의 증착을 통해서 제 2 본딩부(71)가 형성될 수 있다. 배선 및 제 2 본딩부를 위한 패드(pad) 형성을 위한 포토 공정 및 에칭 공정을 통해서 이루어질 수 있다.
다음으로, 도 9에 도시된 바와 같이, 제 2 본딩부(71)의 일측에 솔더볼(solder ball)을 연결하는 단계를 더 포함할 수 있다.
(제 3 실시예)
도 1 내지 도 9에 도시된 바와 같이, 본 발명의 제 3 실시예에 따른 MEMS 장치는, 제 1 및 제 2 실시예에 따른 MEMS 장치의 제조 방법을 이용하여 제조될 수 있다.
이상과 같이, 본 발명은 비록 한정된 실시예와 도면에 의해 설명되었으나, 본 발명은 이것에 의해 한정되지 않으며 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 본 발명의 기술 사상과 아래에 기재될 청구범위의 균등 범위 내에서 다양한 수정 및 변형이 가능함은 물론이다.
10...실리콘 기판
20...상면 절연층
30...포토 레지스트
40...실리콘 트렌치
50...폴리실리콘
70...제 1 본딩부
71...제 2 본딩부
80...캐비티
90...솔더볼

Claims (8)

  1. 실리콘 기판의 상면 및 하면에 상면 절연층 및 하면 절연층을 증착시키는 단계;
    상기 상면 절연층 및 상기 하면 절연층 중 어느 일면의 절연층에 대해서, 포토 레지스트를 이용하여 포토 패터닝을 하는 단계로서, 상기 포토 패터닝을 하는 단계에서는, 하나 이상의 폐루프(closed loop) 형태로 상기 상면 절연층이 제거되어, 상기 실리콘 기판의 일면이 하나 이상의 폐루프 형태로 노출되도록 하는 단계를 포함하고;
    상기 포토 패터닝된 영역에 대해서 실리콘 에칭을 실행하여 실리콘 트렌치(trench)를 형성하는 단계;
    상기 실리콘 트렌치 내부에 제 1 절연층이 형성되도록 하는 단계;
    상기 제 1 절연층이 형성된 상기 실리콘 트렌치 내부를 포함하여 도전 물질(conducting material)을 성장시켜서, 상기 실리콘 트렌치 내부를 상기 도전 물질로 채우는 단계;
    상기 도전 물질 중 불필요한 부분을 제거하는 단계;
    상기 하나 이상의 폐루프 중 적어도 하나 이상의 폐루프에 대해서, 그 폐루프 내부의 상기 일면의 절연층을 제거하는 단계; 및
    상기 일면의 절연층이 제거된 페루프 위를 덮으며, 상기 실리콘 트렌치 내부의 도전 물질과 접촉하는 제 1 본딩부를 형성하는 단계;를 포함하는,
    캡 기판 제조 방법.
  2. 제 1 항에 있어서,
    상기 상면 절연층 및 하면 절연층을 증착시키는 단계 및 상기 실리콘 트렌치 내부에 제 1 절연층이 형성되도록 하는 단계에서의 절연층은 산화(oxidation)을 이용하여 형성하는,
    캡 기판 제조 방법.
  3. 제 1 항에 있어서,
    상기 도전 물질 중 불필요한 부분을 제거하는 단계에서는, 화학적 기계적 연마 공정(CMP, Chemical Mechanical polishing)을 이용하는,
    캡 기판 제조 방법.
  4. 제 1 항에 있어서,
    상기 제 1 본딩부를 형성하는 단계는,
    상기 일면의 절연층이 제거된 페루프 위를 덮도록 금속층이 증착되고, 상기 실리콘 트렌치 내부의 도전 물질과 상기 금속층이 접촉되도록 하는, 패턴 형성을 위한 포토 공정, 금속층 에칭 공정 및 포토 레지스트 제거 공정을 통해서 이루어지는,
    캡 기판 제조 방법.
  5. 제 1 항에 있어서,
    상기 일면의 절연층의 일측에 캐비티(cavity)를 형성하는 단계를 더 포함하는,
    캡 기판 제조 방법.
  6. 제 1 항 내지 제 5 항 중 어느 한 항에 기재된 캡 기판 제조 방법을 이용한 캡 기판를 준비하는 단계;
    MEMS 구조물을 포함하는 MEMS 구조물 기판을 준비하는 단계;
    상기 캡 기판 및 상기 MEMS 구조물 기판을 본딩하는 단계;
    상기 캡 기판의 상기 실리콘 트렌치 내부의 도전 물질이 외부로 노출되도록 상기 캡 기판의 타면을 제거하는 상기 캡 기판의 씬닝(thinning) 단계;
    상기 씬닝된 캡 기판의 씬닝 면에 대해서, 제 2 절연층을 형성하는 단계;
    상기 제 1 본딩부가 형성된 하나 이상의 폐루프의 상기 제 1 본딩부의 반대쪽의 그 폐루프 내부의 상기 제 2 절연층 및 상기 폐루프 상의 제 2 절연층을 제거하는 단계; 및
    상기 제 2 절연층이 제거된 페루프 위를 덮으며, 상기 실리콘 트렌치 내부의 도전 물질과 접촉하는 제 2 본딩부를 형성하는 단계;를 포함하는,
    캡 기판의 제조 방법을 이용한 MEMS 장치의 제조 방법.
  7. 제 6 항에 있어서,
    제 2 본딩부의 일측에 솔더볼(solder ball)을 연결하는 단계를 더 포함하는,
    캡 기판의 제조 방법을 이용한 MEMS 장치의 제조 방법.
  8. 제 6 항의 기재된 MEMS 장치의 제조 방법을 이용하여 제조된, MEMS 장치.
KR1020150049770A 2015-04-08 2015-04-08 캡 기판의 제조 방법, 이를 이용한 ｍｅｍｓ 장치의 제조 방법, 및 ｍｅｍｓ 장치 KR101644266B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020150049770A KR101644266B1 (ko) 2015-04-08 2015-04-08 캡 기판의 제조 방법, 이를 이용한 ｍｅｍｓ 장치의 제조 방법, 및 ｍｅｍｓ 장치
PCT/KR2015/004919 WO2016163585A1 (ko) 2015-04-08 2015-05-15 캡 기판의 제조 방법, 이를 이용한 ｍｅｍｓ 장치의 제조 방법, 및 ｍｅｍｓ 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150049770A KR101644266B1 (ko) 2015-04-08 2015-04-08 캡 기판의 제조 방법, 이를 이용한 ｍｅｍｓ 장치의 제조 방법, 및 ｍｅｍｓ 장치

Publications (1)

Publication Number Publication Date
KR101644266B1 true KR101644266B1 (ko) 2016-07-29

Family

ID=56617902

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150049770A KR101644266B1 (ko) 2015-04-08 2015-04-08 캡 기판의 제조 방법, 이를 이용한 ｍｅｍｓ 장치의 제조 방법, 및 ｍｅｍｓ 장치

Country Status (2)

Country Link
KR (1) KR101644266B1 (ko)
WO (1) WO2016163585A1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10173043A (ja) * 1996-12-05 1998-06-26 Samsung Electron Co Ltd 半導体素子のコンタクトプラグ形成方法
KR20090119168A (ko) * 2008-05-15 2009-11-19 주식회사 동부하이텍 반도체 소자의 커패시터 제조 방법
KR20110078176A (ko) * 2009-12-30 2011-07-07 주식회사 동부하이텍 반도체 소자의 제조방법
KR101471190B1 (ko) 2012-12-31 2014-12-11 한국과학기술원 멤즈 구조체의 제조 방법

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7276787B2 (en) * 2003-12-05 2007-10-02 International Business Machines Corporation Silicon chip carrier with conductive through-vias and method for fabricating same
KR101184612B1 (ko) * 2006-08-18 2012-09-21 삼성전자주식회사 관통전극 형성방법을 이용한 멤스 구조물 및 그 제조방법
KR20100112699A (ko) * 2009-04-10 2010-10-20 (주)엠투엔 가스 센싱 장치 및 가스 센싱 장치의 제조 방법
US8242604B2 (en) * 2009-10-28 2012-08-14 International Business Machines Corporation Coaxial through-silicon via
US8487425B2 (en) * 2011-06-23 2013-07-16 International Business Machines Corporation Optimized annular copper TSV

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10173043A (ja) * 1996-12-05 1998-06-26 Samsung Electron Co Ltd 半導体素子のコンタクトプラグ形成方法
KR20090119168A (ko) * 2008-05-15 2009-11-19 주식회사 동부하이텍 반도체 소자의 커패시터 제조 방법
KR20110078176A (ko) * 2009-12-30 2011-07-07 주식회사 동부하이텍 반도체 소자의 제조방법
KR101471190B1 (ko) 2012-12-31 2014-12-11 한국과학기술원 멤즈 구조체의 제조 방법

Also Published As

Publication number Publication date
WO2016163585A1 (ko) 2016-10-13

Similar Documents

Publication Publication Date Title
KR102098840B1 (ko) 희생층 위에 평탄한 표면을 사용하여 마이크로 전자 기계 시스템(mems) 디바이스를 갖는 상보성 금속-산화물-반도체(cmos) 디바이스를 집적하는 방법
US11923338B2 (en) Stacked integrated circuits with redistribution lines
US10177106B2 (en) Conductive pad structure for hybrid bonding and methods of forming same
US9997497B2 (en) Through silicon via structure
US9449906B2 (en) Devices, systems, and methods related to forming through-substrate vias with sacrificial plugs
US10361234B2 (en) 3DIC interconnect apparatus and method
US7678696B2 (en) Method of making through wafer vias
TW201436153A (zh) 互連結構及方法
CN109712959B (zh) Mems与ic装置的单块整合
TWI441281B (zh) 具有矽穿孔之雙重鑲嵌結構及其製造方法
US20150380385A1 (en) Stacked ic control through the use of homogenous region
US9889472B2 (en) CMUT device and manufacturing method
CN108183087B (zh) 用于形成应力降低装置的方法
CN113707641B (zh) 半导体器件及其制作方法
KR101644266B1 (ko) 캡 기판의 제조 방법, 이를 이용한 ｍｅｍｓ 장치의 제조 방법, 및 ｍｅｍｓ 장치
US20230299028A1 (en) Bonding structure and method thereof
TWI578346B (zh) 電容結構與其形成方法
JP2015228473A (ja) 半導体装置およびその製造方法
KR20150090399A (ko) 다마신 실리콘 인터포저 및 그의 제조방법
TW201332056A (zh) 穿矽導通體結構及其製法

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant