KR20150090399A - 다마신 실리콘 인터포저 및 그의 제조방법 - Google Patents

Abstract

제조 비용과 제조 시간을 저감하는 다마신 실리콘 인터포저 및 그의 제조방법이 게시된다. 본 발명의 다마신 실리콘 인터포저 및 그의 제조방법에 의하면, 금속 배선을 다마신 형태로 만들기 때문에 좁은 선폭(line width)의 배선 라인을 실현시킬 수 있으며, 인터포저의 평탄도를 개선할 수 있다. 그리고, 관통 실리콘 비아홀과 다마신 배선용 음각부를 채우는 금속배선 공정을 하나의 공정으로 실현할 수 있기 때문에 별도의 다마신 배선을 형성하는 공정이 생략되어 공정을 단순화시킬 수 있다. 또한, 관통 비아 전극을 관통 비아홀의 내부를 폴리머 물질로 충진하여 제조 비용 및 제조 시간을 감소시킬 수 있다.

Description

제조 비용과 제조 시간을 저감하는 다마신 실리콘 인터포저 및 그의 제조방법{A Damascene Silicon Interposer reducing fabrication cost and time And Fabrication Method therefore}

본 발명은 반도체 패키지 제조공정에 사용되는 인터포저(interposer)에 관한 것으로, 더욱 상세하게는 제조 비용과 제조 시간을 저감하며, 내부에 다마신 배선(damascene metal line) 형성을 위한 음각부가 형성된 실리콘 인터포저 및 그의 제조방법에 관한 것이다.

반도체 소자는 그 용량 및 기능을 확장하기 위하여 웨이퍼 제조공정에서 집적도가 점차 증가하고 있으며, 반도체 패키지 조립 공정에서 두 개 이상의 반도체 칩 혹은 두 개 이상의 반도체 패키지를 하나로 통합된 반도체 패키지의 사용이 일반화되고 있다.

이렇게 통합형 반도체 패키지가 일반화되는 이유는, 웨이퍼 상태에서 반도체 소자의 용량 및 기능을 확장하는 것은, 웨이퍼 제조공정에서 많은 설비 투자가 필요하며, 많은 비용이 소요되며, 웨이퍼 제조공정에서 발생할 수 있는 여러 가지 문제점들이 선결되어야 하기 때문이다.

그러나 웨이퍼 상태로 반도체 칩을 완전히 만든 후, 반도체 패키지로 조립(assembly)하는 과정에서 두 개 이상의 반도체 칩 혹은 두개 이상의 반도체 패키지를 하나로 통합하는 것은 적은 비용과 간단한 공정을 통해 달성이 가능하다. 또한 웨이퍼 제조단계에서 설계 변경을 통해 그 용량 및 기능을 확장하는 방식과 비교하여 반도체 패키지 조립 공정에서 내부의 용량 및 기능을 확장하는 방식은 적은 설비투자와 비용으로 달성이 가능한 장점이 있다. 이에 따라 반도체 소자 제조업체는 SIP(System In Package, 이하 SIP'라 함), MCP(Multi Chip Package, 이하 MCP'라 함) 및 POP(Package On Package, 이하 POP'라 함)와 같은 통합형 반도체 패키지에 대한 연구 개발에 박차를 가하고 있다.

한편, 상기 SIP, MCP 및 POP 구조의 통합형 반도체 패키지를 효율적으로 제조하기 위해, 반도체 패키지의 기본 프레임 혹은 상하간 반도체 칩을 연결하는 연결 경로(connection path)로 사용되는 실리콘 비아홀을 가지는 인터포저(interposer)가 소개되고 있다. 이때, 실리콘 비아 홀에 관통 비아전극이 형성되는데, 상기 관통 비아전극의 형성에 상당한 비용 및 시간이 소요된다.

본 발명의 기술적 사상이 이루고자 하는 기술적 과제는 평탄도를 개선하고 금속 배선의 선폭을 줄이기 위해 다마신 배선을 포함하며, 제작 시간 및 비용을 저감시키는 실리콘 인터포저 및 그의 제조 방법을 제공하는 데 있다.

상기의 목적을 달성하기 위한 본 발명의 일면은 다마신 실리콘 인터포저에 관한 것이다. 본 발명의 다마신 실리콘 인터포저는 실리콘 기판; 상기 실리콘 기판을 관통하여 형성되는 관통 실리콘 비아홀; 상기 실리콘 기판의 일면을 식각하여 형성되는 음각부; 상기 관통 실리콘 비아홀에 매립되어 형성되며, 도전성을 나타내는 관통 비아전극; 및 상기 음각부에 상기 도전성 물질이 매립되어 형성되는 다마신 배선을 구비한다. 이때, 상기 관통 비아 전극은 상기 관통 실리콘 비아홀의 외벽에 형성되는 도전성 물질; 및 상기 관통 실리콘 비아홀의 내부를 충진하는 폴리머 물질을 포함한다.

상기의 다른 목적을 달성하기 위한 본 발명의 일면은 다마신 실리콘 인터포저의 제조방법에 관한 것이다. 본 발명의 다마신 실리콘 인터포저의 제조방법은 실리콘 기판에 비아 리세스 및 음각부를 형성하는 A)단계로서, 상기 비아 리세스는 관통 실리콘 비아홀을 위한 영역에 상기 실리콘 기판을 식각하여 형성되는 상기 A)단계; 상기 비아 리세스의 외벽 및 상기 음각부에 도전성 물질을 형성하기 위하여, 상기 실리콘 기판에 상기 도전성 물질을 형성하는 B)단계; 상기 비아 리세스의 내부를 폴리머 물질로 충진하기 위하여, 상기 도전성 물질이 형성된 상기 실리콘 기판에 상기 폴리머 물질을 증착하는 C)단계; 및 상기 비아 리세스를 개방하여 상기 실리콘 기판을 관통하는 상기 관통 실리콘 비아홀로 형성하기 위하여 상기 실리콘 기판의 전면 및 후면을 그라인딩하는 D)단계를 구비한다. 이때, 상기 비아 리세스의 외벽에 형성되는 상기 도전성 물질 및 상기 비아 리세스의 내부에 충진되는 상기 폴리머 물질은 관통 비아전극으로 작용되며, 상기 음각부에 형성되는 상기 도전성 물질은 다마신 배선으로 작용된다.

상술한 본 발명의 기술적 사상에 의하면, 첫째, 금속 배선을 다마신 형태로 만들기 때문에 좁은 선폭(line width)의 배선 라인을 실현시킬 수 있으며, 인터포저의 평탄도를 개선할 수 있다. 둘째, 관통 실리콘 비아홀과 다마신 배선용 음각부를 채우는 금속배선 공정을 하나의 공정으로 실현할 수 있기 때문에 별도의 다마신 배선을 형성하는 공정이 생략되어 공정을 단순화시킬 수 있다. 셋째, 관통 비아 전극을 관통 비아홀의 내부를 폴리머 물질로 충진하여 제조 비용 및 제조 시간을 감소시킬 수 있다.

본 발명에서 사용되는 각 도면의 간단한 설명이 제공된다.
도 1은 본 발명의 일 실시예에 의한 관통 비아 전극과, 다마신 배선을 갖는 다마신 실리콘 인터포저의 제조 방법을 설명하기 위한 플로 차트(flow chart)이다.
도 2 내지 도 4는 본 발명의 일 실시예에 의한 관통 비아 전극과 다마신 배선을 갖는 다마신 실리콘 인터포저의 제조 방법을 설명하기 위한 단면도들이다.

본 발명의 구성 및 효과를 충분히 이해하기 위하여, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예들을 설명한다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라, 여러가지 형태로 구현될 수 있고 다양한 변경을 가할 수 있다. 단지, 본 실시예들에 대한 설명은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술 분야의 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위하여 제공되는 것이다. 첨부된 도면에서 구성 요소들은 설명의 편의를 위하여 그 크기가 실제보다 확대하여 도시한 것이며, 각 구성 요소의 비율은 과장되거나 축소될 수 있다.

어떤 구성 요소가 다른 구성 요소에 "상에 있다" 또는 "연결되어 있다"라고 기재된 경우, 다른 구성 요소에 상에 직접 맞닿아 있거나 또는 연결되어 있을 수 있지만, 중간에 또 다른 구성 요소가 존재할 수 있다고 이해되어야 할 것이다. 반면, 어떤 구성 요소가 다른 구성 요소의 "바로 위에 있다"라고 기재된 경우에는, 중간에 또 다른 구성 요소가 존재하지 않는 것으로 이해될 수 있다. 구성 요소들 간의 관계를 설명하는 다른 표현들, 예를 들면, "~사이에"와 "직접 ~사이에" 등도 마찬가지로 해석될 수 있다.

제 1, 제 2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용될 수 있다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제 1 구성요소는 제 2 구성요소로 명명될 수 있고, 유사하게 제 2 구성요소도 제 1 구성요소로 명명될 수 있다.

단수의 표현은 문맥상 명백하게 다르게 표현하지 않는 한, 복수의 표현을 포함하는 것으로 이해한다. 예로서, "가진다" 또는 "포함한다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하기 위한 것으로, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들이 부가될 수 있는 것으로 해석될 수 있다.

다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가진다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.

이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.

도 1은 본 발명의 일 실시예에 의한 관통 비아 전극과, 다마신 배선을 갖는 다마신 실리콘 인터포저의 제조 공정을 설명하기 위한 플로 차트(flow chart)이다.

도 1을 참조하면, 인터포저(interposer)로 사용될 수 있는 실리콘 기판을 준비한다(S100). 상기 인터포저용으로 사용되는 실리콘 기판은, 반도체 패키지 내부에서 금속 배선을 통해 단순 연결 용도로만 사용되기 때문에 실리콘웨이퍼 제조공정에서 불량이 발생된 실리콘웨이퍼를 재활용하여 사용할 수도 있다.

이어서 상기 실리콘 기판(100)에, 도 2와 같이, 비아 리세스(102) 및 음각부(104)를 형성한다(S200). 이때, 상기 비아 리세스(102)는 관통 실리콘 비아홀(TSV)을 위한 영역에 상기 실리콘 기판(100)의 일면(본 실시예에서는 상부면)을 습식식각, 건식식각 및 레이저 드릴링(LASER drilling) 중에서 선택된 하나의 방법을 사용하여 형성된다. 그리고, 상기 음각부(104)는 상기 실리콘 기판(100)의 일면을 건식하여, 식각된 형태로 형성된다.

이 후, 도 3과 같이, 상기 비아 리세스(102)의 외벽 및 상기 음각부(104)에 도전성 물질(110)을 형성하기 위하여, 상기 실리콘 기판(100)에 상기 도전성 물질(110)을 형성한다(S300).

구체적으로 살펴보면, 상기 비아 리세스(102) 및 상기 음각부(104)가 형성된 실리콘 기판(100)의 일면에 1um 정도의 보호막(106)이 형성된다. 이때 상기 보호막(106)은 산화막(SiO2)을 재질로 사용할 수 있다. 상기 보호막(106)의 재질은 본 발명이 속한 기술 분야에서 통상의 기술자의 창작 범위 내에서 다양한 종류의 다른 막질로 대체가 가능하다.

이어서, 상기 실리콘 기판 전체에 0.3um 정도의 장벽층(미도시) 및 1um 정도의 시드층(seed layer)(미도시)을 스퍼터링 방식으로 형성한다. 상기 장벽층은 티타늄(Ti), 질화티타늄(TiN) 등의 재질을 사용하여 형성할 수 있다. 상기 시드층(seed layer)은 전기 도금이 용이한 구리를 재질로 사용하여 형성하는 것이 적합하다.

이어서, 상기 시드층을 전기도금 방식으로 성장시켜, 상기 비아 리세스(102)의 외벽 및 상기 음각부(104)에 10um 이상의 도전성 물질(110)을 형성한다. 바람직하기는 상기 도전성 물질(110)은 구리(Cu)이다.

이후, 도 4와 같이, 상기 비아 리세스(102)의 내부를 폴리머(polymer) 물질(120)으로 충진하기 위하여, 상기 실리콘 기판(100)에 상기 폴리머 물질(120)을 증착한다.

이후, 도 5와 같이, 상기 실리콘 기판(100)의 전면과 후면을 그라인딩(grinding) 및 화학 기계적 연마(CMP: Chemical Mechanical Polishing) 공정을 이용하여 평탄화 공정을 도 5와 같이 진행한다. 상기 화학 기계적 연마 공정에서 상기 제1 보호막(106)은 연마저지층(polishing stopper)으로 사용될 수 있다.

이에 따라, 상기 비아 리세스(102)가 개방되어 상기 실리콘 기판(100)을 관통하는 상기 관통 실리콘 비아홀(TSV)로 형성된다. 이때, 상기 비아 리세스(102)의 외벽에 형성되는 상기 도전성 물질(110) 및 상기 비아 리세스의 내부에 충진되는 상기 폴리머 물질(120)은 관통 비아홀(TSV)의 관통 비아전극(TSEL)으로 작용된다. 그리고, 상기 음각부(104)에 형성되는 상기 도전성 물질(110)은 상기 관통 비아전극(TSEL)의 위치를 재배치하기 위하여, 상기 관통 비아전극(TSEL)에 전기적으로 연결되는 다마신 배선(DMS)으로 작용된다.

본 발명의 일 실시예에 의한 다마신 배선을 갖는 다마신 실리콘 인터포저는, 반도체 패키지의 인터포저로 사용되는 실리콘 기판(100)과, 상기 실리콘 기판(100)을 관통하여 형성되는 관통 실리콘 비아홀(TSV)과, 상기 실리콘 기판(100)의 일면을 식각하여 형성되는 음각부(104)와, 상기 관통 실리콘 비아홀(102)에 매립되어 형성되며, 도전성을 나타내는 관통 비아전극(TSEL) 및 상기 음각부(104)에 도전성 물질이 매립되어 형성되는 다마신 배선(DMS)을 포함할 수 있다.

이때, 상기 관통 비아 전극(TSEL)은 상기 관통 실리콘 비아홀(TSV)의 외벽에 형성되는 도전성 물질(110) 및 상기 관통 실리콘 비아홀(TSV)의 내부를 충진하는 폴리머 물질(120)을 포함한다.

한편, 본 발명에 의한 다마신 실리콘 인터포저에서 다마신 배선(DMS)은 상기 관통 비아 전극(TSEL)에 연결되는 금속 배선일 수 있다. 이와 같이, 상기 다마신 배선(DMS)이 상기 관통 비아 전극(TSEL)에 연결됨에 의하여, 상기 관통 비아 전극(TSEL8)의 위치가 재배치될 수 있다. 그리고, 이러한 금속배선이 실리콘 기판(100)의 일면을 식각하여 음각된 형태로 만들어지기 때문에, 인터포저에서 배선라인의 선폭을 줄이고 평탄도를 개선할 수 있다. 이와 함께 관통 비아 전극(TSEL)과 다마신 배선(DMS)을 동시에 형성할 수 있기 때문에, 별도의 다마신 배선용 금속배선을 형성하기 위한 공정이 생략되어 공정을 단순화시킬 수 있다.

또한, 관통 비아 전극(TSEL)을 관통 비아홀(TSV)의 내부를 비용과 시간이 많이 소요되는 도전성 물질 대신에 폴리머 물질로 충진하여 제조 비용 및 제조 시간을 크게 감소된다.

본 발명은 도면에 도시된 일 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.

Claims (8)

1. 다마신 실리콘 인터포저에 있어서,
   실리콘 기판;
   상기 실리콘 기판을 관통하여 형성되는 관통 실리콘 비아홀;
   상기 실리콘 기판의 일면을 식각하여 형성되는 음각부;
   상기 관통 실리콘 비아홀에 매립되어 형성되며, 도전성을 나타내는 관통 비아전극; 및
   상기 음각부에 상기 도전성 물질이 매립되어 형성되는 다마신 배선을 구비하며,
   상기 관통 비아 전극은
   상기 관통 실리콘 비아홀의 외벽에 형성되는 도전성 물질; 및
   상기 관통 실리콘 비아홀의 내부를 충진하는 폴리머 물질을 포함하는 것을 특징으로 하는 다마신 실리콘 인터포저.
   
2. 제1항에 있어서, 상기 다마신 배선은
   상기 관통 비아전극의 위치를 재배치하기 위하여, 상기 관통 비아전극에 전기적으로 연결되는 것을 특징으로 하는 다마신 실리콘 인터포저.
   
3. 제1항에 있어서, 상기 도전성 물질은
   구리인 것을 특징으로 하는 다마신 실리콘 인터포저.
   
4. 제1항에 있어서, 상기 실리콘 기판은
   재활용되는 실리콘 기판인 것을 특징으로 하는 다마신 실리콘 인터포저.
   
5. 다마신 실리콘 인터포저의 제조방법에 있어서,
   실리콘 기판에 비아 리세스 및 음각부를 형성하는 A)단계로서, 상기 비아 리세스는 관통 실리콘 비아홀을 위한 영역에 상기 실리콘 기판을 식각하여 형성되는 상기 A)단계;
   상기 비아 리세스의 외벽 및 상기 음각부에 도전성 물질을 형성하기 위하여, 상기 실리콘 기판에 상기 도전성 물질을 형성하는 B)단계;
   상기 비아 리세스의 내부를 폴리머 물질로 충진하기 위하여, 상기 도전성 물질이 형성된 상기 실리콘 기판에 상기 폴리머 물질을 증착하는 C)단계; 및
   상기 비아 리세스를 개방하여 상기 실리콘 기판을 관통하는 상기 관통 실리콘 비아홀로 형성하기 위하여 상기 실리콘 기판의 전면 및 후면을 그라인딩하는 D)단계를 구비하며,
   상기 비아 리세스의 외벽에 형성되는 상기 도전성 물질 및 상기 비아 리세스의 내부에 충진되는 상기 폴리머 물질은
   관통 비아전극으로 작용되며,
   상기 음각부에 형성되는 상기 도전성 물질은
   다마신 배선으로 작용되는 것을 특징으로 하는 다마신 실리콘 인터포저의 제조방법.
   
6. 제5항에 있어서, 상기 다마신 배선은
   상기 관통 비아전극의 위치를 재배치하기 위하여, 상기 관통 비아전극에 전기적으로 연결되는 것을 특징으로 하는 다마신 실리콘 인터포저의 제조방법.
   .
   
7. 제5항에 있어서, 상기 도전성 물질은
   구리인 것을 특징으로 하는 다마신 실리콘 인터포저의 제조방법.
   
8. 제5항에 있어서, 상기 실리콘 기판은
   재활용되는 실리콘 기판인 것을 특징으로 하는 다마신 실리콘 인터포저의 제조방법.

Images