TWI521665B - 矽貫穿電極以及其形成方法 - Google Patents

Description

矽貫穿電極以及其形成方法

本發明係關於一種矽貫穿電極與其製作方法，特別是一種具有緩衝層的矽貫穿電極與其製作方法。

在現代的資訊社會中，由積體電路(integrated circuit,IC)所構成的微處理機系統早已被普遍運用於生活的各個層面，例如自動控制之家電用品、行動通訊設備、個人電腦等，都有積體電路之蹤跡。而隨著科技的日益精進，以及人類社會對於電子產品的各種想像，使得積體電路也往更多元、更精密、更小型的方向發展。

一般所謂積體電路，是透過習知半導體製程中所生產的晶粒(die)而形成。製造晶粒的過程，係由生產一晶圓(wafer)開始：首先，在一片晶圓上區分出多個區域，並在每個區域上，透過各種半導體製程如沈積、微影、蝕刻或平坦化步驟，以形成各種所需之電路路線，接著，再對晶圓上的各個區域進行切割而成各個晶粒，並加以封裝成晶片(chip)，最後再將晶片電連至一電路板，如一印刷電路板(printed circuit board,PCB)，使晶片與印刷電路板的接腳(pin)電性連結後，便可執行各種程式化之處理。

為了提高晶片功能與效能，增加積集度以便在有限空間下能容納更多半導體元件，相關廠商開發出許多半導體晶片的堆疊技術，包括了覆晶封裝(Flip-Chip)技術、多晶片封裝(Multi-chip Package,MCP)技術、封裝堆疊(Package on Package,PoP)技術、封裝內藏封裝體(Package in Package,PiP)技術等，都可以藉由晶片或封裝體之間彼此的堆疊來增加單位體積內半導體元件的積集度。而在上述各種封裝架構下，近年來又發展一種稱為矽貫穿電極(Through silicon via,TSV)之技術，可促進在封裝體中各晶片彼此之間的內部連結(interconnect)，以將堆疊效率進一步往上提升。然而，由於矽貫穿電極通常使用銅作為主要材料，其熱膨脹係數或者對應力的反應和具有矽的基底有相當大的差異，而容易產生許多問題。

本發明於是提出一種矽貫穿電極，特別是一種具有緩衝層的矽貫穿電極，能提供導電電極與基底之間的緩衝功能。

根據本發明之一實施例，本發明揭露了一種矽貫穿電極。此矽貫穿電極設置於一基底中，此基底具有一通孔貫穿基底之一第一表面以及一第二表面。矽貫穿電極包含一絕緣層、一阻障層、一緩衝層以及一導電電極。絕緣層設置於通孔的表面。阻障層設置於絕緣層之表面。緩衝層設置於阻障層之表面。導電電極設置於緩衝層之表面並填滿通孔，其中緩衝層還覆蓋在導電電極位於第二表面一側之表面上。

根據本發明之一實施例，本發明還提供了一種矽貫穿電極的形成方法。提供一基底，其具有一第一表面以及相對於第一表面之一第二表面。接著於基底之第一表面上形成一開孔，並於開孔之表面上形成一絕緣層。接著於絕緣層之表面上形成一阻障層，並於阻障層之表面上形成一緩衝層。然後於緩衝層之表面上形成一導電電極，導電電極填滿開孔。最後對基底之第二表面進行一平坦化製程，並以緩衝層作為停止層。

根據本發明另一實施例，本發明還提供了另外一種矽貫穿電極的形成方法。首先提供一基底，其具有一第一表面以及相對於第一表面之一第二表面。然後於基底之第一表面上形成一介電層，並於介電層以及基底中形成一開孔。接著，於開孔之表面上形成一絕緣層，並於絕緣層以及介電層中形成一接觸孔。之後於基底上形成一緩衝層，緩衝層填滿接觸孔，並沿著開孔中絕緣層的表面形成，其中位於接觸孔中的緩衝層形成一接觸插栓。然後於緩衝層之表面上形成一導電電極，導電電極填滿開孔。最後對基底之第二表面進行一平坦化製程，以暴露出緩衝層。

本發明之矽貫穿電極由於提供了阻障層結合緩衝層的設計，不僅可以針對導電電極與矽基底之間提供良好的緩衝效果，也可以具備高的導電度。

為使熟習本創作所屬技術領域之一般技藝者能更進一步了解本創作，下文特列舉本創作之數個較佳實施例，並配合所附圖式，詳細說明本創作的構成內容及所欲達成之功效。

請參考第1圖至第9圖，所繪示為本發明一種矽貫穿電極的製作方法的示意圖。如第1圖所示，首先提供一基底300。基底300可以是單晶矽(monocrystalline silicon)、砷化鎵(gallium arsenide,GaAs)或其他習知技藝所熟知之材質。基底300具有一第一表面302以及與第一表面302相對設置一第二表面304。於本發明之一實施例中，基底300之厚度大體上為700至1000微米(micro meter)。接著，在基底300之第一表面302上形成一開孔306，例如以乾蝕刻的方式來形成開孔306。開孔306之孔徑約5至10微米，而深度約為50至100微米，但開孔306的形成方法以及實施方式不限於此，而可視產品做不同調整。

如第2圖所示，在基底300之第一表面302全面形成一絕緣層308，並至少覆蓋在開孔306之表面上。絕緣層308可以包含各種絕緣材質，例如是二氧化矽(SiO₂)。絕緣層308的厚度大體上介於0.5至1.5微米，較佳是1微米。接著，在絕緣層308上形成一阻障層310。阻障層310會至少沿著開孔306中絕緣層308的表面形成。阻障層310的材質例如是鈦/氮化鈦(Ti/TiN)或鉭/氮化鉭(Ta/TaN)，但並不以此為限。而阻障層310厚度大體上介於0.005至0.02微米，較佳是0.01至0.02微米。

如第3圖所示，在阻障層310上形成一緩衝層312。緩衝層312會至少沿著開孔306中阻障層310的表面形成。於本發明較佳實施例中，緩衝層312的材質是金屬鎢(tungsten)，而其厚度大體上介於0.05至0.2微米，較佳是0.1微米。

如第4圖所示，在緩衝層312上形成一導電電極層314。形成的方式例如透過一電鍍製程。導電電極層314會形成在基底300之第一表面302上並且填滿開孔306。於本發明較佳實施中，導電電極層314例如是金屬銅(copper)，且導電電極層314位於開孔306中的厚度大體上為10微米。

如第5圖所示，對基底300第一表面302進行一平坦化製程。舉例來說，可以用化學機械研磨(chemical mechanical polish,CMP)製程或者回蝕刻製程來移除第一表面302的導電電極層314，並以緩衝層312為停止層，使得導電電極層314與緩衝層312齊平。如此一來，位於開孔306中的導電電極層314即形成一導電電極316。

如第6圖所示，對基底300第一表面302進行另一平坦化製程，以移除位於開孔306以外之緩衝層312以及阻障層310。移除緩衝層312以及阻障層310可以分別於同一平坦化步驟或兩次的平坦化步驟中進行，例如以化學機械研磨製程移除緩衝層312，然後以回蝕刻方式移除阻障層310。於本發明較佳實施例中，絕緣層308可以被保留下來，而於另一實施例中，亦可選擇性的移除絕緣層308。

如第7圖所示，在基底300之第一表面302上形成一重佈層(redistribution layer,RDL)318以及一焊墊層(bumper)320，重佈層318和焊墊層320會電性連接於導電電極316，以作為導電電極316和其他訊號電連接之路徑。

如第8圖所示，對基底300之第二表面304進行一平坦化製程。本發明之一特徵在於，平坦化製程是以緩衝層312作為停止層，也就是說，此平坦化製程會從基底300第二表面304陸續移除部份之基底300、部份之絕緣層308以及部份之阻障層310，但不會移除並暴露出導電電極316。而於本發明之一實施例中，後續還可以在基底300之第二表面304上同樣形成另一絕緣層324、重佈層326以及焊墊層328，以電性連接位於矽貫穿電極322第二表面304上的緩衝層312，如第9圖所示。

上述矽貫穿電極製程之實施例係以正面後鑽孔(frontside via-last)技術來做說明，亦即在傳統IC製程的前段製程(Front-End-of-Line,FEOL)與後段製程(Back-End-of-Line,BEOL)完成之後，先利用雷射或蝕刻形成所需之開孔306，再依序填入絕緣層308、阻障層310、緩衝層312以及導電電極316，最後平坦化並形成電性連接於導電電極316之重佈層318和焊墊層320。此外，本發明也可以應用於中段鑽孔(via middle)作法之實施態樣，亦即把矽貫穿電極322引入於傳統IC製程的前段製程與後段製程之間，省卻重佈層318和焊墊層320的製程，因此在整個矽貫穿電極322製作完成後，即先進行半導體的一後段製程(BEOL)，如形成金屬內連線或接觸墊等結構等，以利用後段製程的佈線將TSV連通到元件與訊號源。再者，本發明也可以應用於背面後鑽孔(backside via-last)技術，不加以限制。

請再參考第8圖，本發明係提供了一種矽貫穿電極322的結構。矽貫穿電極322係設置於基底300之開孔306中(在此步驟中，開孔306已貫穿第一表面302以及第二表面304，而形成了通孔(via opening)307)。矽貫穿電極322包含有一絕緣層308、一阻障層310、一緩衝層312以及一導電電極316。絕緣層308設置於通孔307的表面。阻障層310設置於絕緣層312之表面。緩衝層312設置於阻障層310之表面。導電電極316設置於緩衝層312之表面並填滿通孔307。本發明之一特點在於，緩衝層312會覆蓋在導電電極316位於第二表面304一側之表面上，並與第二表面304齊平，使得導電電極316不會暴露於第二表面304上。

本發明由於設置了具有金屬鎢的緩衝層312於導電電極316與基底300之間，因此可以提供許多優點。舉例來說，矽的熱膨脹係數(coefficient of thermal expansion,CTE)約為2.3 ppm/K，鎢的熱膨脹係數約為4.4 ppm/K，銅的熱膨脹係數約為17 ppm/K，因此具有鎢的緩衝層312可以避免具有銅的導電電極316與具有矽的基底300之間因熱膨脹係數差異過大而產生破裂(crack)的問題。此外，矽的楊氏係數(Young’s Modulus)約為130 GPa，鎢的楊氏係數約為400 GPa，銅的楊氏係數約為110 GPa，因此具有高楊氏係數的鎢也可以保護導電電極316。另一方面，緩衝層312還會設置在導電電極316位於第二表面304一側之表面上，亦可避免基底300在後續製程中會污染導電電極316。值得注意的是，前述導電電極316以及緩衝層312的材質是以銅以及鎢作為示例，但本領域之人應可了解，緩衝層312亦有可能是其他與導電電極316以及基底300匹配之材質，其材質可以隨著導電電極316或基底300的材質而做調整。

另一方面，本發明還提供了阻障層310以增加緩衝層312或導電電極316於絕緣層308上的附著度。但由於阻障層310的材質是鈦/氮化鈦，其楊氏係數僅有115 GPa左右，相較於緩衝層312，單只有阻障層310並不能提供足夠的保護之緩衝功能，且過厚的阻障層310會降低矽貫穿電極322的導電度。因此本發明之矽貫穿電極322具有阻障層310加上緩衝層312的設計，不僅可以針對導電電極316提供良好的緩衝效果，也可以具備高的導電度。於本發明較佳實施例中，緩衝層312的厚度與導電電極316之厚度的比值大致上大於0.001，較佳介於0.01至1之間；而阻障層310的厚度與導電電極316之厚度的比值實質上介於0.001至0.01之間。

於本發明另一實施例中，若是在中段鑽孔製程中，本發明的矽貫穿電極亦可和現有接觸插栓(contact via)的製程相結合。請參考第10圖至第15圖，所繪示為本發明一種形成矽貫穿電極的方法的步驟示意圖。如第10圖所示，首先提供一基底400，基底400可以是單晶矽、砷化鎵或其他習知技藝所熟知之材質。基底400具有一第一表面402以及與第一表面402相對設置之一第二表面404。於本發明之一實施例中，基底400之厚度大體上為700至1000微米。接著在基底400的第一表面402上形成一半導體元件，例如是一金氧半導體(metal oxide semiconductor,MOS) 502。於一實施例中，金氧半導體502可以包含一閘極504、一閘極氧化層506、一側壁子508以及一源極/汲極區510，其結構為本領域具有通常知識者所熟知，在此不加以贅述。但須注意的是，本實施例的金氧半導體502亦可包含其他元件，例如是金屬矽化物(salicide)或磊晶層。此外，本發明的半導體元件並不限於是金氧半導體，亦可能是其他種類的半導體元件，例如可能是各種平面電晶體、非平面電晶體、電容、薄膜電晶體甚至是感光元件、光傳輸元件或者是微機電系統(micro-electrical mechanical system,MEMS)等，且並不以上述為限。接著，於基底400上形成一介電層512，介電層512以會覆蓋在金氧半導體502上。介電層512可以包含二氧化矽或其他適合的絕緣物質。之後，在介電層512以及基底400中形成一開孔406，開孔406會穿過介電層512而進一步形成在基底400中。於一實施例中，開孔406之孔徑約5至10微米，而深度約為50至100微米，形成開孔406的方式例如是一乾蝕刻步驟。但開孔406的形成方法以及實施方式不限於此，而可視產品做不同調整。

如第11圖所示，在基底400上全面形成一絕緣層408。絕緣層408會形成在介電層512的表面，且會共形地(conformally)沿著開孔406的表面形成，但不會填滿開孔406。絕緣層408可以包含各種絕緣材質，例如是二氧化矽(SiO₂)。絕緣層408的厚度大體上介於0.5至1.5微米，較佳是1微米。

如第12圖所示，接著在絕緣層408以及介電層512中形成至少一個接觸孔410，以暴露出金氧半導體502之部份元件，例如是閘極504以及源極/汲極區510。然後，在基底400上全面形成一緩衝層412，緩衝層412會沿著絕緣層412的表面形成，並填滿接觸孔410，且會共形地沿著開孔406中絕緣層408的表面形成，但不會填滿開孔406。於一較佳實施例中，緩衝層412的材質是金屬鎢(tungsten)，而其厚度大體上介於0.05至0.2微米，較佳是0.1微米。由於緩衝層412是採用金屬鎢的材質，故位於接觸孔410中的緩衝層412在後續步驟中即形成了接觸插栓(contact via)411，而在開孔406中的緩衝層412則是作矽貫穿電極中導電電極層(例如銅電極)與絕緣層408之間的緩衝材質。

如第13圖所示，在緩衝層412上形成一導電電極層414。形成的方式例如透過一電鍍製程。導電電極層414會形成在基底400之第一表面402上並且填滿開孔406。於本發明較佳實施中，導電電極層414例如是金屬銅，且導電電極層414位於開孔406中的厚度大體上為10微米。

如第14圖所示，對基底400第一表面402進行一平坦化製程，以移除位於絕緣層408上的緩衝層412以及導電電極層414。也就是說，此平坦化步驟是以絕緣層408為停止層來進行。移除導電電極層414以及緩衝層412可以分別於同一平坦化步驟或分開兩次的平坦化步驟中進行，例如以化學機械研磨製程移除導電電極層414，然後以回蝕刻方式移除緩衝層412。於本發明較佳實施例中，絕緣層408可以被保留下來，而於另一實施例中，亦可選擇性的移除絕緣層408以及位於絕緣層408中的部份緩衝層412以及導電電極層414。

如第15圖所示，在基底400的介電層512上形成一金屬內連線系統516，以電性連接位於接觸插栓411。金屬內連線系統516例如包含複數層的金屬層(圖未示)以及複數層的介電層(圖未示)。最後，對基底400之第二表面404進行一平坦化製程。於本實施例中，平坦化製程是以緩衝層412作為停止層，即是平坦化製程會暴露出緩衝層412。而於另外一實施例中，平坦化製程是以導電電極層414為停止層，即是平坦化製程會暴露出導電電極層414。此外，於另外一實施例中，形成金屬內連線系統516的步驟亦可和第二表面404的平坦化製程互調，例如先對第二表面404進行平坦化製程後，再形成金屬內連線系統516。透過上述的步驟，即完成了本實施例中矽貫穿電極422的製作。

在習知的流程中，接觸插栓和矽貫穿電極是分開來形成，且形成矽貫穿電極時需要額外的平坦化停止層，額外的阻障層(例如Ti/TiN層)。本實施例的其中一個特徵在於，使用金屬鎢的緩衝層412來同時形成接觸插栓411以及矽貫穿電極中的緩衝材質，相較於習知兩者分開形成的流程，可節省製作成本與時間。並且，本實施例的緩衝層412亦可在導電電極層414以及絕緣層408之間產生阻障的效果，故可省略習知額外形成阻障層的步驟。而另一方面，在基底400的第一表面402進行平坦化製程時是以絕緣層408作為停止層，可以提供良好的停止層效果。由此可見，與習知分開形成接觸插栓和矽貫穿電極的步驟，本實施例的流程更簡單，更能提高產能。

以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。

300,400．．．基底

302,402．．．第一表面

304,404．．．第二表面

306,406．．．開孔

307．．．通孔

308,408．．．絕緣層

310．．．阻障層

312,412．．．緩衝層

314,414．．．導電電極層

316．．．導電電極

318．．．重佈層

320．．．焊墊層

322,422．．．矽貫穿電極

324．．．絕緣層

326．．．重佈層

328．．．焊墊層

410．．．接觸孔

411．．．接觸插栓

502．．．金氧半導體

504．．．閘極

506．．．閘極介電層

508．．．側壁子

510．．．源極/汲極區

512．．．介電層

516．．．金屬內連線系統

第1圖至第9圖繪示了本發明一種矽貫穿電極的製作方法的示意圖。

第10圖至第15圖繪示了本發明另一種形成矽貫穿電極的方法的步驟示意圖。

300．．．基底

302．．．第一表面

304．．．第二表面

306．．．開孔

307．．．通孔

308．．．絕緣層

310．．．阻障層

312．．．緩衝層

316．．．導電電極

318．．．重佈層

320．．．焊墊層

322．．．矽貫穿電極

Claims (10)

1. 一種矽貫穿電極(through silicon via,TSV)，設置於一基底中，該基底具有一通孔(via opening)貫穿該基底之一第一表面以及一第二表面，其中該矽貫穿電極包含：一絕緣層設置於該通孔之表面；一阻障層設置於該絕緣層之表面，其中該阻障層包含鈦/氮化鈦(Ti/TiN)或鉭/氮化鉭(Ta/TaN)；一緩衝層設置於該阻障層之表面，其中該緩衝層包含鎢(W)；以及一導電電極設置於該緩衝層之表面並填滿該通孔，其中該緩衝層還覆蓋在該導電電極位於該第二表面一側之表面上，且該緩衝層的材質與該導電電極的材質不同。
2. 如申請專利範圍第1項所述之一種矽貫穿電極，其中該緩衝層的厚度與該導電電極之厚度的比值實質上介於0.01至1之間。
3. 如申請專利範圍第1項所述之一種矽貫穿電極，其中該阻障層的厚度與該導電電極之厚度的比值實質上介於0.001至0.01之間。
4. 一種形成矽貫穿電極的方法，包含：提供一基底，其具有一第一表面以及相對於該第一表面之一第二表面； 自該第一表面於該基底中形成一開孔；於該開孔之表面上形成一絕緣層；於該絕緣層之表面上形成一阻障層，其中該阻障層包含鈦/氮化鈦(Ti/TiN)或鉭/氮化鉭(Ta/TaN)；於該阻障層之表面上形成一緩衝層，其中該緩衝層包含鎢(W)；於該緩衝層之表面上形成一導電電極層，該導電電極層填滿該開孔，且該緩衝層的材質與該導電電極的材質不同；以及對該基底之該第二表面進行一平坦化製程，並以該緩衝層作為停止層。
5. 如申請專利範圍第4項所述之一種形成矽貫穿電極的方法，在形成該導電電極層後，還包含對該基底之該第一表面進行一第一平坦化製程，以去除該開孔以外之該導電電極層。
6. 如申請專利範圍第5項所述之一種形成矽貫穿電極的方法，在進行完該第一平坦化製程後，還包含對該基底之該第一表面進行一第二平坦化製程，以去除該開孔以外之該緩衝層。
7. 一種形成矽貫穿電極的方法，包含：提供一基底，其具有一第一表面以及相對於該第一表面之一第二表面；於該基底上形成一半導體元件；於該基底之該第一表面上形成一介電層； 於該介電層以及該基底中形成一開孔；於該開孔之表面上形成一絕緣層；於該絕緣層以及該介電層中形成一接觸孔；於該基底上形成一緩衝層，該緩衝層填滿該接觸孔，並沿著該開孔中之該絕緣層的表面形成，其中位於該接觸孔中的該緩衝層形成一接觸插栓，該接觸插栓電性連接該半導體元件之部份；於該緩衝層之表面上形成一導電電極層，該導電電極層填滿該開孔；以及對該基底之該第二表面進行一平坦化製程，以暴露出該緩衝層。
8. 如申請專利範圍第7項所述之一種形成矽貫穿電極的方法，在形成該導電電極層後，還包含對該基底之該第一表面進行一第一平坦化製程。
9. 如申請專利範圍第8項所述之一種形成矽貫穿電極的方法，其中該第一平坦化製程是以該絕緣層為停止層。
10. 如申請專利範圍第7項所述之一種形成矽貫穿電極的方法，其中該緩衝層包含鎢。