CN108305832B - 包括阶梯结构的设备及形成所述阶梯结构的方法 - Google Patents

包括阶梯结构的设备及形成所述阶梯结构的方法 Download PDF

Info

Publication number
CN108305832B
CN108305832B CN201810204326.4A CN201810204326A CN108305832B CN 108305832 B CN108305832 B CN 108305832B CN 201810204326 A CN201810204326 A CN 201810204326A CN 108305832 B CN108305832 B CN 108305832B
Authority
CN
China
Prior art keywords
region
stair
contact
conductive
sets
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810204326.4A
Other languages
English (en)
Other versions
CN108305832A (zh
Inventor
艾瑞克·H·福瑞曼
迈克尔·A·史密斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN108305832A publication Critical patent/CN108305832A/zh
Application granted granted Critical
Publication of CN108305832B publication Critical patent/CN108305832B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H01L21/76892—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances modifying the pattern
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/50—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the boundary region between the core region and the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/50—EEPROM devices comprising charge-trapping gate insulators characterised by the boundary region between the core and peripheral circuit regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Geometry (AREA)
  • Inorganic Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明涉及包括阶梯结构的设备及形成所述阶梯结构的方法。本发明揭示用于形成半导体结构的方法，包括一种涉及以下步骤的方法：形成若干组导电材料与绝缘材料；在组上方形成第一掩模；形成第一数目个接触区；在组的第一区上方形成第二掩模；及在横向邻近第一区的第二经暴露区中从所述组中移除材料以形成第二数目个接触区。另一种方法包括在若干组导电材料与绝缘材料的部分上形成第一及第二接触区，所述第二接触区中的每一者比所述第一接触区中的每一者更接近于下伏衬底。本发明还揭示包括横向邻近的第一与第二区的例如存储器装置等设备以及形成此些装置的相关方法，所述横向邻近的第一与第二区各自包括多种导电材料的不同部分的接触区。

Description

包括阶梯结构的设备及形成所述阶梯结构的方法
分案申请的相关信息
本案是分案申请。该分案的母案是申请日为2012年5月23日、申请号为201280026912.5、发明名称为“包括阶梯结构的设备及形成所述阶梯结构的方法”的发明专利申请案。
优先权主张
本申请案主张在2011年6月2日提出申请的序列号为13/151,892的美国专利申请案“包括阶梯结构的设备及其形成方法(APPARATUSES INCLUDING STAIR-STEP STRUCTURESAND METHODS OF FORMING THE SAME)”的申请日期的权益。
技术领域
本发明的实施例涉及例如三维半导体装置等设备及包括所述设备的系统。本发明的实施例还涉及包括呈所谓的“阶梯”配置的导电材料的所谓“阶梯”结构，其用于(举例来说)存储器单元与导电线之间的电连接。本发明的其它实施例涉及用于形成阶梯结构的方法及包括阶梯结构的装置。
背景技术
半导体工业一直以来不断寻求产生每存储器裸片具有增加数目个存储器单元的存储器装置的方式。在非易失性存储器(例如，NAND快闪存储器)中，一种增加存储器密度的方式是通过使用垂直存储器阵列，其还称作三维(3D)存储器阵列。一种类型的垂直存储器阵列包括延伸穿过导电材料层(还称作字线板或控制栅极板)中的开口(例如，孔)的半导体柱，其中半导体柱与导电材料的每一结处具有电介质材料。因此，可沿每一柱形成多个晶体管。与具有晶体管的传统平面(例如，二维)布置的结构相比，垂直存储器阵列结构通过在裸片上向上构建阵列而使得能够在单位裸片面积中定位较大数目个晶体管。
垂直存储器阵列及其形成方法描述于(举例来说)以下各项中：基托(Kito)等人的第2007/0252201号美国专利申请公开案；田中(Tanaka)等人的“用于超高密度快闪存储器的具有穿孔与填塞工艺的位成本可缩放技术(Bit Cost Scalable Technology withPunch and Plug Process for Ultra High Density Flash Memory)”，关于VLSI技术科技文摘论文的研讨会(Symposium on VLSI Technology Digest of Technical Papers)，第14到15页(2007)；福积(Fukuzumi)等人的“用于超高密度位成本可缩放快闪存储器的垂直阵列装置的最优集成及特性(Optimal Integration and Characteristics of VerticalArray Devices for Ultra-High Density,Bit-Cost Scalable Flash Memory)”，IEDM科技文摘，第449到52页(2007)；及远藤(Endoh)等人的“具有堆叠式环绕栅极晶体管(S-SGT)结构化单元的新颖超高密度快闪存储器(Novel Ultrahigh-Density Flash Memory witha Stacked-Surrounding Gate Transistor(S-SGT)Structured Cell)”，IEEE电子装置会报，第50卷，第4期，第945到951页(2003年4月)。
常规垂直存储器阵列需要导电材料(例如，字线板或控制栅极)与存取线(例如，字线)之间的电连接，使得3D阵列中的存储器单元可被唯一地选择以用于写入或读取功能。一种形成电连接的方法包括在导电材料的边缘处形成所谓的“阶梯”结构。图1A到1D展示在导电材料12的堆叠中形成阶梯结构10的一种常规方法。如图1A中所展示，导电材料12由导电材料12之间的绝缘材料14分离。掩模16(例如，光致抗蚀剂材料)形成于最顶部的绝缘材料14上方且经图案化以暴露绝缘材料14a的一部分，所述经暴露部分具有将形成的阶梯结构10的一个所谓“梯级”的宽度。执行各向异性蚀刻18(例如反应离子蚀刻(RIE)或其它干蚀刻)以移除通过掩模16暴露的部分处的绝缘材料14a。接着将绝缘材料14a中的图案转移到导电材料12a。通过在导电材料12a上停止的一个干蚀刻过程移除暴露的绝缘材料14a，且接着通过在绝缘材料14b上停止的另一干蚀刻过程移除暴露的导电材料12a。接下来，通过移除掩模的一部分(还称作“修整”)，例如通过各向同性蚀刻来减小掩模16的大小，以暴露绝缘材料14a的另一部分，如图1B中所展示。
通过使所述结构经历各向异性蚀刻18(包括移除两个绝缘材料14a及14b的经暴露部分且随后移除两个导电材料12a及12b的经暴露部分)而重复所述过程。如图1C中所展示，继续掩模16的连续大小减小及重复的干蚀刻过程，直到暴露绝缘材料14c及导电材料12c、移除掩模16及阶梯结构10保留下来为止。字线触点20经形成以延伸穿过每一相应绝缘材料14且电接触每一导电材料12，如图1D中所展示。如在图1D中所观看，每一字线触点20的顶部连接到导电字线(未展示)。虽然图1A到1D图解说明使用两个各向异性蚀刻18来形成阶梯结构10的三个所谓“梯级”，但可重复蚀刻绝缘材料14、蚀刻导电材料12及修整掩模16的动作以形成更多梯级(及因此用于字线触点的接触区)。一直以来使用当前常规方法来形成八个以上接触区(例如，梯级)。
随着常规阶梯结构中的梯级的所要数目增加，当使用常规方法时与形成梯级的过程中的每一动作相关联的误差容限对应地减小。举例来说，且如上文所解释，常规方法的每一反复包括修整掩模、蚀刻绝缘材料及蚀刻导电材料。通过将这些动作重复与堆叠中的导电材料的数目同样多的次数来形成所要数目个梯级。常规方法的每一动作具有相关联蚀刻控制误差，因为每一梯级的大小经设计以落在特定范围(例如，公差)内，以允许在其上形成用于触点的足够空间，同时使阶梯结构的总大小保持较小。另外，梯级的相对位置经设计以落在一位置范围内以便在其上准确地形成触点。随着反复的数目增加，与目标梯级宽度或位置的任何偏差均可复合，因为一种材料中的误差转移到下伏材料。对于阶梯结构中的较高数目个梯级，将针对蚀刻速率控制实现的误差容限可小于百分之一(1％)。使用常规方法难以获得小误差容限且成本高。此外，由于重复地修整掩模，因此所述方法可以高厚度的掩模开始，其可难以以具有对梯级宽度的必要控制所需的精确度重复地图案化及修整。此外，大量的掩模材料在形成及移除时均为昂贵且耗费时间的。
可通过减小阶梯结构覆盖的区域来实现并入有垂直存储器阵列的存储器装置中的空间节省。减小此区域的一种方法描述于颁予金(Jin)等人的第2009/0310415号美国专利申请公开案中。尽管通过沿与位线相同的方向对准字线触点来节省一些空间，但需要此些结构的制造的进一步改善及成本降低以及减小由阶梯结构覆盖的区域的替代方法。举例来说，金等人的申请公开案中所描述的方法针对每一蚀刻动作使用唯一掩模来形成梯级，由于用以形成所述掩模的高数目个光刻光罩，此添加显著成本。因此需要降低成本及改善制造阶梯结构的可控制性。
发明内容
附图说明
图1A到1D图解说明形成垂直存储器阵列的阶梯结构的常规方法。
图2到10图解说明根据本发明用于形成阶梯结构的过程的实施例。
图11到14图解说明根据本发明用于形成阶梯结构的过程的另一实施例。
图15到20图解说明根据本发明用于形成阶梯结构的过程的另一实施例。
图21到24图解说明根据本发明用于形成阶梯结构的过程的另一实施例。
图25图解说明根据本发明横向邻近另一阶梯结构形成的阶梯结构的实施例。
具体实施方式
以下说明提供特定细节(例如材料类型、材料厚度及处理条件)以便提供对本发明的实施例的透彻说明。然而，所属领域的一般技术人员应理解，可在不使用这些特定细节的情况下实践本发明的实施例。实际上，本发明的实施例可结合工业中采用的常规制作技术来实践。
除非另外指定，否则本文中所描述的材料可通过任一适合技术形成，包含但不限于旋转涂覆、毯覆式涂覆、化学气相沉积(CVD)、ALD、等离子增强型ALD或物理气相沉积(PVD)。所述材料还可通过原位生长而形成。取决于将形成的特定材料，所属领域的一般技术人员可选择用于沉积或生长材料的技术。虽然本文中所描述及图解说明的材料可作为层形成，但所述材料并不限于此且可以其它三维配置形成。
在以下详细说明中，参考形成本发明一部分且其中以图解说明方式展示可在其中实践本发明的特定实施例的随附图式。充分详细地描述这些实施例使得所属领域的一般技术人员能够实践本发明。然而，在不背离本发明的范围情况下，可利用其它实施例且可作出结构、逻辑及电方面的改变。本文中所呈现的图解说明不意在作为任何特定系统、装置或结构的实际视图，而仅为用以描述本发明的实施例的理想化表示。本文中所呈现的图式未必按比例绘制。
如本文中所使用，术语“设备”包括装置，例如存储器装置(例如，垂直存储器装置)，或包括此装置的系统。
如本文中所使用，术语“实质上”包括所属领域的技术人员将理解的以较小变化程度(例如在可接受制造公差内)满足给定参数、性质或条件的程度。
如本文中所使用，术语“组”包括导电材料及直接邻近的绝缘材料。每一导电材料可形成通过绝缘材料与额外导电材料分离的字线连接。每一绝缘材料可将其组中的导电材料与邻近组的导电材料绝缘(例如，与其电绝缘、分离、隔离)。每一组的导电材料可形成用于将电信号供应到半导体装置的导电连接(例如，字线连接)。尽管本发明及随附图式参考各自包括形成于导电材料上方(例如，在与衬底相对的一侧上)的绝缘材料，但本发明并不受此限制。一组可包括形成于绝缘材料上方(例如，在与所述衬底相对的一侧上)的导电材料。术语“组”仅为易于描述、图解说明及理解所揭示的方法及结构而使用。
如本文中所使用，任何相关术语(例如“第一”、“第二”、“在…上方”、“在…下方”、“在…上”、“下伏”、“最顶部”、“下一”等仅为清晰及方便地理解本发明及随附图式而使用，且不暗示或取决于任何特定偏好、定向或次序，除非上下文另外明确指示。
如本文中所使用，术语“远端”及“近端”描述材料或特征相对于上面形成有所述材料或特征的衬底的位置。举例来说，术语“远端”是指相对较远离所述衬底的位置，且术语“近端”是指相对较接近于所述衬底的位置。
如本文中所使用，术语“横向(lateral)”及“横向地(laterally)”是指平行于阶梯结构的“梯级”(例如，接触区)延伸的方向的方向。举例来说，横向方向可垂直于存取线(例如，字线)在包括下文将更详细描述的阶梯结构的垂直存储器装置中延伸的方向。所述横向方向还可平行于位线在包括所述阶梯结构的垂直存储器装置中延伸的方向。举例来说，图7中的箭头140所指示的方向为横向方向。
揭示包括所谓的“阶梯”上的多个接触区的非易失性存储器装置(例如，垂直存储器装置，例如三维NAND存储器装置)，同样揭示形成此些装置的方法。沿非易失性存储器装置的边缘定位的接触区的图案可形成于非易失性存储器装置中的所谓“梯级”上。触点可形成于每一接触区上以形成到导电材料(例如字线连接或控制栅极)的连接(例如，电连接)。虽然本文中所描述的非易失性存储器装置可特定参考NAND装置，但本发明并不受此限制且可应用于其它半导体及存储器装置。本发明的阶梯结构的一些实施例及形成此阶梯结构的方法展示于图2到25中且描述于下文中。为方便读者，各个图式中的类似结构或组件可保持相同或类似编号；然而，编号的类似性不意味着所述结构或组件必然在大小、组成、配置或任何其它性质上相同。本文中所揭示的实施例包括包括彼此横向邻近的至少两个区的阶梯结构(见图9、10、12、14、20)，所述至少两个区中的每一区提供对多个导电材料的一部分的接达。第一区可提供对所述多个导电材料的第一部分的接达。第二区可提供对所述多个导电材料的不同于所述第一部分的第二部分的接达。本文中所揭示的实施例还包括形成阶梯结构的方法。
在图2到10中以实例的方式来图解说明形成用于对垂直装置(例如，存储器阵列)的电接达的阶梯结构100的方法的实施例。可通过常规方法在衬底(未展示)上方形成交替的导电材料112与绝缘材料114。上方形成有导电材料112及绝缘材料114的所述衬底可为任何实质上平面材料。以非限制性实例的方式，衬底可为半导体材料且可包括存储器阵列的晶体管可连接到的电路的至少部分。每一导电材料112可用以形成导电连接(例如，字线连接、控制栅极)，但本发明并不受此限制。以非限制性实例的方式，每一导电材料112可为实质上平面导电材料112。如本文中所使用，术语“衬底”包括基于半导体的材料，包括硅、绝缘体上硅(SOI)或蓝宝石上硅(SOS)技术、掺杂及未掺杂硅、掺杂及未掺杂半导体、由基底半导体基础支撑的硅的外延层及其它半导体结构。当在以下说明中提及“衬底”时，可能已进行先前过程动作而在基底半导体结构或基础中或上方形成了区或结。另外，所述半导体不需要为基于硅的，而是可基于硅-锗、绝缘体上硅、蓝宝石上硅、锗或砷化镓以及其它。
为清晰且易于理解图式及相关说明，图2展示十八组115导电材料112与绝缘材料114。然而，可使用任何数目个组115。换句话说，可在不超出本发明的范围的情况下使用更少或更多的组115。以实例而非限制的方式，可形成总共三十六个导电材料112及绝缘材料114以产生十八个组115。导电材料112中的每一者可具有相同或不同组成且绝缘材料114中的每一者可具有相同或不同组成。此外，尽管为方便起见在本文中以单数形式提及每一导电材料112，但每一组115的导电材料112可包括一种或一种以上导电材料。类似地，每一组的绝缘材料114可包括一种或一种以上绝缘材料。举例来说，第一组115的导电材料112可包括形成于第二导电材料上的第一导电材料。第一组115的导电材料112中的第一及第二导电材料可通过绝缘材料114与邻近第二组115的导电材料112分离。
交替的导电材料112与绝缘材料114可包括垂直存储器装置的阵列区122(例如，垂直存储器阵列区)及阶梯区124(即，在进一步处理之后可包括阶梯的区)。导电材料112可由任何适合导电材料形成。以实例而非限制的方式，导电材料112可包括多晶硅及金属(例如钨、镍、钛、铂、铝、金、氮化钨、氮化钽、氮化钛等)中的一者或一者以上。绝缘材料114可由任何适合绝缘材料形成。以实例而非限制的方式，绝缘材料114可包括氧化硅(例如，SiO2)。每一组115的导电材料112与绝缘材料114可具有大约为1μm的厚度。可通过本文中未详细描述的常规技术形成导电材料112及绝缘材料114中的每一者。
所述方法可包括按不同于图2中所展示的次序的次序形成交替的导电材料112与绝缘材料114。举例来说，在一些实施例中，每一组115可包括导电材料112与形成于其上方的绝缘材料114(即，在与衬底相对的一侧上，如图2中所展示)，而在其它实施例中，每一组115可包括导电材料112与形成于其下方的绝缘材料114(即，在导电材料112的与衬底相同的侧上，未展示)。与通过图2到9中所展示的方法形成的垂直存储器装置相比，由此切换式配置产生的垂直存储器装置在功能性或操作性方面具有极少或不具有差异。
可在最顶部组115a的导电材料112a与绝缘材料114a上方形成第一掩模116。第一掩模116可称作阶梯掩模，因为其用以在导电材料112及绝缘材料114中形成多个梯级(例如，接触区)。举例来说，第一掩模116可由光致抗蚀剂材料形成。如此项技术中已知，可对第一掩模116进行图案化以在阶梯区124的外边缘处从第一掩模116移除材料。可从第一掩模116移除所述材料以暴露阶梯区124中的最顶部绝缘材料114a的主表面的具有大约为将形成的梯级的所要宽度的宽度111的一部分。以实例的方式，将通过此方法形成的最后阶梯结构(下文更详细描述)可包括个别梯级，每一个别梯级展现足以提供用于将在其上形成导电触点的空间的宽度111。举例来说，梯级的所要宽度可在从约100nm到约500nm的范围中。因此，宽度111可为从约100nm到约500nm。在一些实施例中，宽度111可为从约220nm到约250nm。然而，仅以实例而非限制的方式来描述特定宽度。宽度111可大于或小于所描述的特定宽度。
如本文中所使用，短语“以暴露”包括显露材料的主表面。举例来说，图2中所展示的绝缘材料114a包括其主表面的被暴露的一部分。
在对第一掩模116进行图案化之后，可通过(举例来说)各向异性蚀刻118移除绝缘材料114a的通过第一掩模116暴露的部分。以实例的方式，各向异性蚀刻118可包括移除绝缘材料114a的经暴露部分且暴露导电材料112a的第一干蚀刻动作，后续接着移除导电材料112a的通过第一干蚀刻动作暴露的一部分的第二干蚀刻动作。各向异性蚀刻118的第二干蚀刻动作可暴露绝缘材料114b。第一干蚀刻动作及第二干蚀刻动作的一个实例在本文中可称作各向异性蚀刻118的循环。由于第一干蚀刻动作及第二干蚀刻动作移除绝缘材料114a的所述部分及导电材料112a的所述部分，因此第一干蚀刻动作及第二干蚀刻动作可移除第一组115a的一部分。尽管本文中所描述的方法参考各向异性蚀刻118，但本发明并不受此限制。举例来说，可使用各向同性蚀刻来取代各向异性蚀刻118。
各向异性蚀刻118的每一循环的第一干蚀刻动作可选择性地移除绝缘材料114。换句话说，第一干蚀刻动作可移除绝缘材料114的经暴露部分且一旦导电材料112至少部分地暴露便停止移除材料。可执行各向异性蚀刻118的第一干蚀刻动作达比必要时间更长的时间，以确保移除实质上所有经暴露的绝缘材料114且实质上完全暴露直接在其下方的导电材料112。类似地，各向异性蚀刻118的每一循环的第二干蚀刻动作可选择性地移除导电材料112的经暴露部分且一旦暴露直接在其下方的绝缘材料114便停止移除材料。可执行各向异性蚀刻118的第二干蚀刻动作达比必要时间更长的时间，以确保移除实质上所有导电材料112且实质上完全暴露直接在其下方的绝缘材料114。所述干蚀刻动作对于所属领域的一般技术人员来说将是显而易见的且因此本文中不加以详细描述。
接着可移除第一掩模116的一部分以暴露第一绝缘材料114a的另一部分，从而产生图3中所展示的结构。可通过(举例来说)对于第一掩模116的材料具选择性且不实质上移除绝缘材料114或导电材料112的材料的各向同性蚀刻来移除第一掩模116的所述部分。可在以下程度内移除来自第一掩模116的材料：第一绝缘材料114a的被暴露的部分展现大约为梯级的所要宽度的宽度，如上文所描述。
可使用另一各向异性蚀刻118来移除绝缘材料114a及114b的经暴露部分且随后移除其下方的导电材料112a及112b的经暴露部分。换句话说，可通过各向异性蚀刻118的一个循环移除组115a及组115b的经暴露部分。可再次移除第一掩模116的一部分以暴露绝缘材料114a的又一部分，从而产生图4中所展示的结构。
可将移除第一掩模116的一部分、移除经暴露的绝缘材料114及移除经暴露的导电材料112的动作重复多次以暴露绝缘材料114j且形成组115a到115i中的梯级，其覆盖总数目个组115中的一半，如图5中所展示。换句话说且以实例的方式，在组115的总数目为十八的情况下，第九绝缘材料114i(当以绝缘材料114a开始循序地计数时)可具有形成于其中的经暴露梯级，而其下方的第十绝缘材料114j不具有形成于其中的梯级。第十绝缘材料114j可使其一部分暴露。接着可通过本文中未详细描述的常规技术移除第一掩模116的剩余部分。以实例的方式，可借助干或湿蚀刻动作从第一绝缘材料114a的表面实质上移除第一掩模116。
如图6中可见，可形成中间阶梯结构150，其中总数目个组115中的一半数目个组115包括形成于其中的梯级。以实例的方式且如图6中所展示，对于具有十八个组115的结构来说，可使用如所描述的方法形成具有其中形成有梯级的九个组115的中间阶梯结构150，而剩余九个组115不包括形成于其中的梯级。
现在参考图7，可在绝缘材料114a到114i上方形成第二掩模126(还称作截光掩模126)且对其进行图案化以覆盖阵列区122(图7中未展示)及阶梯区124的第一区170，同时使阶梯区124的第二区180暴露。第二区180可为横向(即，沿图7中的箭头140的方向)邻近第一区170的区。以实例的方式，第二区180可具有由将借助字线触点最终连接到阶梯结构100的字线的配置及大小确定的长度182。在其中每一组115具有约1μm的厚度的实施例中，通过掩模126暴露的长度182可为约3μm。
接着可使第二区180经受各向异性蚀刻128，其包括足够循环以从若干个组115移除材料从而暴露堆叠的底半部的组115，如图8中所展示。以实例的方式，各向异性蚀刻128可包括：第一干蚀刻动作，其选择性地移除绝缘材料114的经暴露部分；第二干蚀刻动作，其移除导电材料112的通过第一干蚀刻动作暴露的部分；第三干蚀刻动作，其移除绝缘材料114的通过第二干蚀刻动作暴露的部分；及等等，直到移除所要量的材料为止。以非限制性实例的方式且如图7及8中所展示，可将各向异性蚀刻128原位重复九次以移除九个经暴露组115的部分。
如图9中可见，可移除第二掩模126，从而提供对第一组115的接达(即，暴露)且形成阶梯结构100。阶梯结构100可包括提供对组115中的第一一半的暴露的第一区170及提供对组115的第二一半的暴露的横向邻近第一区170的第二区180。因此，可接达每一组115以在其上分别形成电连接到每一导电材料112的导电触点。换句话说，每一组115的经暴露部分可称作“接触区”。每一接触区可从其它接触区偏移。如本文中所使用，术语“偏移”包括位于距衬底的不同距离处。举例来说，从第二接触区偏移的第一接触区可是指第一组的接触区及不同于第一组的第二组的接触区，如图9中所展示。阶梯结构100的接触区可以角度190从衬底延伸，如下文将更详细解释。
现在参考图10，可形成导电触点120以提供与每一导电材料112的电接触。以实例的方式，可在阶梯区124上方形成第二绝缘材料(未展示)，例如氧化硅、硼磷硅酸盐玻璃(BPSG)及旋涂电介质(SOD)中的一者或一者以上。可任选地通过(举例来说)磨蚀平面化工艺(例如化学机械抛光(CMP)工艺或机械抛光工艺)对第二绝缘材料进行平面化。可穿过第二绝缘材料且穿过绝缘材料114(其中绝缘材料114覆盖阶梯结构100的每一接触区域的顶部，如图10中所展示)形成开口以暴露下伏导电材料112。接着可用导电材料(例如，多晶硅、钨、钛、铝等)填充所述开口以分别形成电连接到导电材料112的导电触点120，如图10中所展示。以实例的方式，导电触点120可为字线触点。接着可形成导电字线(未展示)且将其连接到每一字线触点120。阶梯区124的第二区180的长度182(见图7)可经挑选以提供用于将形成且彼此电隔离的字线及字线触点120的充足空间。
或者，导电触点120可经形成而具有不同于图10中所展示的配置的配置。以实例的方式，导电触点120可经形成以从每一导电材料112穿过阶梯结构100延伸到衬底(而非远离衬底或除远离衬底外)。举例来说，与本发明同一日期提出申请的序列号为XX/XXXXX[代理档案号2269-10470US]的美国专利申请案描述穿过阶梯结构朝向衬底延伸的触点及形成此些触点的方法。换句话说，本发明不限于形成从阶梯结构100的材料沿远离衬底的方向延伸的触点，如图10中所展示。
图2到10中所图解说明的方法产生具有两个不同区170及180的阶梯结构100。阶梯结构100的第一区170包括允许对绝缘材料114与导电材料112的组115的第一部分的电接达的接触区域。阶梯结构100的第二区180横向邻近第一区170且包括允许对组115的第二部分的电接达的接触区域。第一区170可包括组115中的一半的接触区域且第二区180可包括组115中的另一半的接触区域。
通过利用图2到10中所图解说明且随附文本中所描述的实施例，可形成阶梯结构100以提供对每一组115的接达。与具有相同数目组的绝缘材料114与导电材料112的现有技术阶梯结构相比，阶梯结构100仅从阵列区122向外延伸一半远(见图5)，从而节省空间且减小包括阶梯结构100的存储器装置的大小。另外，阶梯结构100可接近另一垂直装置的另一阶梯结构(未展示)而形成。两个阶梯结构之间的间隙可小于常规间隙，其可更廉价且更容易地在后续步骤中用材料(例如，上文所描述的第二绝缘材料)来填充。由于所得填充材料将横跨较短距离，因此可更容易且更可控制地实现所得填充材料的平面化。图2到10中所描述的方法还可具有形成大数目个梯级的优点，同时极大地减小制造误差容限。以实例的方式，可仅进行移除第一掩模116的部分的动作八次以形成阶梯结构100的十八个梯级。相比之下，常规方法可需要将掩模修整十七次以形成具有十八个梯级的阶梯结构。因此修整所述掩模的任何误差可最多倍增八次而非如借助常规方法将进行的十七次。换句话说，与通过常规方法形成的阶梯结构相比，本发明中所描述的方法可提供较低误差容限来形成阶梯结构100。此外，本发明中所描述的方法可包括形成两个掩模(第一掩模116及第二掩模126)来实现易管理误差容限及空间节省，而非如借助常规方法将进行的那样使用较大数目个掩模。由于每一掩模可需要形成额外光刻光罩，因此大数目个掩模给制造过程添加显著费用。因此，减少用以获得较佳误差容限的掩模的数目提供成本节省。
用于形成阶梯结构的方法的另一实施例图解说明于图11到14中。所述方法可以类似于图2到6中所图解说明的方式的方式开始以形成中间阶梯结构250。然而，此实施例的中间阶梯结构250不同于图6中所展示的中间阶梯结构150，因为中间阶梯结构250包括绝缘材料214与导电材料212的组215中的四分之一的暴露及在其中形成的梯级，而非如在图6中所展示的中间阶梯结构150中组115中的一半的暴露及在其中形成的梯级。以非限制性实例的方式且为易于图解说明，图11中所展示的结构包括总共十六组215。然而，可使用任何所要数目个组215。基本上如上文参考图2到6所描述的那样将梯级形成到四个最顶部组215(即，总共十六个组215中的四分之一)中以暴露四个最顶部组215中的每一者的绝缘材料214。可在绝缘材料214a到214d上方形成第二掩模236且对其进行图案化以在横向邻近中间阶梯结构250的第一区240的第二区260中暴露所述组。
可执行各向异性蚀刻238，其包括移除绝缘材料214及导电材料212的四个循环以在经暴露的第二区260中的接下来四个组215(215e到215h)中暴露并形成梯级，如图11及12中所图解说明。在执行各向异性蚀刻238之后，可移除第二掩模236。因此，四个最顶部组215a到215d可被暴露且其中形成有在第一区240中的梯级，且接下来四个组215e到215h可被暴露且其中形成有在横向邻近第一区240的第二区260中的梯级。组215的底半部(即，图12中的第八组215h下方的八个组215)可不具有形成于其中的梯级。在于第八组215h中形成梯级之后，第九组215i的导电材料214i可使其一部分被暴露。
现在参考图13，可在第一区240(图12)的第一部分241的经暴露绝缘材料214a到214d上方且在第二区260(图12)的第一部分261的经暴露绝缘材料214e到214h上方形成第三掩模246且对其进行图案化以暴露第一区240的第二部分243及第二区260的第二部分263。以非限制性实例的方式，第一区240及第二区260中的每一者的约一半可由第三掩模246覆盖，同时可暴露剩余的约一半。
可进行另一各向异性蚀刻248以移除经暴露材料。以实例的方式，各向异性蚀刻248可包括移除绝缘材料214及导电材料212的八个循环以在经暴露部分243及263中的每一者中从八个组215移除材料。如图14中可见，所得阶梯结构200可包括彼此横向邻近的四个不同区243、241、261及263，每一区提供对总数目个组215中的不同四分之一的暴露。接着可基本上如上文参考图10所描述的那样形成导电触点(未展示)以提供与每一导电材料212的电接触。
注意，图11到14中所展示的实施例可存在变化形式，此不超出本发明的范围。举例来说，图11中所展示的各向异性蚀刻238可移除八个组215而非四个组215，且图13中所展示的各向异性蚀刻248可移除四个组215而非八个组215。尽管每一各向异性蚀刻的循环的数目改变，但所得结构仍可包括各自提供对组215中的四分之一的接达的四个不同区。还注意，为方便起见，图11到14中所展示的组215的特定数目为十六个；然而，本发明并不受此限制。可通过所揭示的方法形成具有任何数目组215的绝缘材料214与导电材料212的阶梯结构。
图11到14中所展示的本发明方法的实施例可提供优于图2到10中所图解说明的实施例的一些优点。举例来说，可实现甚至更易达到的误差容限，因为可将第一掩模(即，阶梯掩模)修整较少的次数而获得相同数目个接触区(例如，梯级)。另外，图11到14中所展示的方法的阶梯区224从阵列区(例如，垂直存储器阵列区)延伸的距离小于图2到10中所展示的方法的阶梯区124延伸的距离；因此可实现额外空间节省。然而，可使用额外光刻光罩来形成在图2到10中所展示的方法中省略的图13中所展示的第三掩模246。因此，制造通过图11到14中所展示的方法形成的阶梯结构200可存在一些额外成本。因此，可根据给定情形中所涉及的成本及益处修改及修整形成本发明的阶梯结构的方法。
形成用于对垂直装置(例如，存储器阵列)的电接达的阶梯结构的方法的另一实施例以实例的方式图解说明于图15到20中。参考图15，可形成若干组315交替的导电材料312与绝缘材料314。以实例的方式且为清晰起见，展示十八个组315，但本发明并不受此限制。可在绝缘材料314a上方形成第一掩模316(还称作“阶梯掩模316”)以覆盖阵列区322(例如，垂直存储器阵列区)及阶梯区324两者。基本上如上文参考图2所描述，第一掩模316可经图案化以暴露绝缘材料314a的具有与将形成的阶梯结构的所要梯级的宽度约相同的宽度的一部分。
可执行各向异性蚀刻318以移除两个最顶部组315a及315b的一部分。换句话说，各向异性蚀刻318可移除绝缘材料314a的经暴露部分、导电材料312a的下伏部分、下一绝缘材料314b的下伏部分及下一导电材料312b的下伏部分。换句话说，可执行各向异性蚀刻318的两个循环以移除两组315的导电材料312与绝缘材料314的部分，而非穿过一个组315的各向异性蚀刻318的一个循环。接着可基本上如上文参考图2所描述来移除第一掩模316的一部分以暴露绝缘材料314a的另一部分。
现在参考图16，可暴露绝缘材料314a的具有约一个所要梯级宽度的宽度的一部分以及第三绝缘材料314c的类似部分。可执行另一各向异性蚀刻318，再次蚀刻穿过两组315的导电材料312与绝缘材料314。可通过各向同性蚀刻移除第一掩模316的另一部分，从而产生图17中所展示的结构。循序各向异性蚀刻318及第一掩模316的部分的移除可继续，直到已在组315的所要分数(例如一半)中形成梯级且形成中间阶梯结构350为止，如图18中所展示。换句话说，每隔一个组315(当从衬底朝向最顶部组315a进行时)可使其绝缘材料314的至少一部分暴露，所述经暴露部分具有足以在其上或穿过其形成导电触点的宽度。
现在参考图19，可在经暴露绝缘材料314上方形成第二掩模326(还称作“截光掩模326”)且对其进行图案化以覆盖阶梯区324的第一区370且暴露横向邻近第一区370的第二区380。可对经暴露第二区380执行另一各向异性蚀刻328的一个循环以从每一梯级移除一个组315的经暴露部分。换句话说，各向异性蚀刻328可从经暴露组315中的每一者移除经暴露绝缘材料314且接着可从经暴露组315中的每一者移除下伏导电材料312。以此方式，可通过执行各向异性蚀刻328的一个循环来暴露图18中所展示的中间阶梯结构350中未暴露的组315。
可移除第二掩模326，从而产生图20中所展示的阶梯结构300。阶梯结构300可包括提供组315中的一半的暴露(即，对其的接达)的第一区370。第一区370可提供每隔一个组315的暴露。阶梯结构300还可包括横向邻近第一区370的第二区380，其提供组315中的另一半的暴露。
通过图15到20中所图解说明的方法形成的阶梯结构300的角度390可小于通过图2到10中所图解说明的方法形成的阶梯结构100的角度190。包括阶梯结构300的装置还可包括面向第一阶梯结构的另一阶梯结构(未展示)。较陡阶梯结构(即，较小角度)可在具有小于较不陡(即，具有较大角度)的阶梯结构之间的谷的宽度的相邻阶梯结构之间产生谷。具有此较小宽度的谷可更容易且因此更廉价地用电介质或其它所要材料来填充。用电介质或其它所要材料填充的具有较小宽度的谷还可更容易地平面化，例如，在形成提供到阶梯结构的导电材料的电连接的触点之前。
用于形成阶梯结构(例如图20中所展示的阶梯结构300)的方法的另一实施例图解说明于图21到24中。如图21中所展示，可在衬底(未展示)上方形成交替的导电材料412与绝缘材料414以形成多个组415，每一组415包括一个或一个以上导电材料412及一个或一个以上绝缘材料414。以实例而非限制的方式，为清晰起见展示十八个组415，但本发明并不受此限制。可在绝缘材料414a上方形成第一掩模426(还称作“截光掩模426”)且对其进行图案化以在横向邻近第一区470的第二区480中暴露绝缘材料414a。第一掩模426还可经形成以覆盖阵列区(未展示)。可通过各向异性蚀刻428的循环在第二区480中移除来自包括绝缘材料414a及导电材料412a的组415a的材料。
如图22中所展示，组415a可在第一区470中保留且在第二区480中移除，从而在第二区480中暴露绝缘材料414b。可从第一区470移除第一掩模426以在第一区470中暴露绝缘材料414a。现在参考图23，可在第一区470及第二区480两者上方形成第二掩模436(还称作“阶梯掩模436”)且对其进行图案化以暴露绝缘材料414a及414b的大约一个阶梯宽度。可通过各向异性蚀刻438在第一区470中移除来自两个组415a及415b的材料且可通过各向异性蚀刻438在第二区480中移除来自两个组415b及415c的材料。换句话说，各向异性蚀刻438可包括蚀刻穿过绝缘材料414及导电材料412的两个循环。接着可移除第二掩模436的一部分以暴露两个组415a及415b的具有大约一个阶梯宽度的宽度的一部分，如图24中所图解说明。
在第一区470中，可暴露绝缘材料414a的部分及绝缘材料414c的部分。在横向邻近第一区470的第二区480中，可暴露第二绝缘材料414b及第四绝缘材料414d的部分。可执行另一各向异性蚀刻438以移除组415a、415b、415c及415d的经暴露部分，从而再次在每一经暴露部分中移除两个组415。
可将移除第二掩模436的一部分及各向异性地蚀刻438穿过两个组415的经暴露部分的动作重复多次，直到暴露每一组415的一部分为止。接着可移除第二掩模436。参考图21到24所图解说明及描述的实施例可产生配置与图20中所展示的阶梯结构300实质上相同的阶梯结构300。
在一些实施例中，可遵循本文中所描述的方法同时形成多个阶梯结构100、200或300，如所属领域的技术人员将了解。以实例的方式且如图25中所图解说明，可如上文更详细描述来形成第一阶梯结构100a以包括第一区170a及横向邻近第一区170a的第二区180a。同时且通过遵循相同方法，可横向邻近第一阶梯结构100a形成第二阶梯结构100b。举例来说，可横向邻近第一阶梯结构100a的第二区180a形成第二阶梯结构100b的第一区170b。可借助安置于第一阶梯结构100a与第二阶梯结构100b之间的绝缘材料(未展示)将第一阶梯结构100a与第二阶梯结构100b电绝缘，所述绝缘材料可为空隙。
在一些实施例中，垂直存储器装置可包括阶梯结构，例如阶梯结构100、200或300。所述阶梯结构的每一导电材料112、212、312或412可充当导电连接(例如，字线连接)。每一导电材料可提供对垂直存储器阵列中的特定平面中的晶体管(未展示)的电接达。因此，本文中所揭示的阶梯结构100、200或300中的任一者可用于垂直存储器装置或其它垂直装置中。
已展示及描述阶梯结构及用于形成阶梯结构的方法的数个实施例。与常规结构及方法相比，这些实施例可具有优点。举例来说，与常规方法相比，通过利用本发明的方法可将形成多个阶梯的误差容限保持到更合理且更易达到的水平。可在没有利用形成多个掩模可需要的大数目个光罩的费用的情况下实现误差容限的改善。另外，本发明的阶梯结构可覆盖小于一些常规阶梯结构的区域。由所述阶梯结构覆盖的较小区域可允许更高效且更具成本效益地产生包括阶梯结构的装置。此外，可减小邻近阶梯结构之间的空间的大小且因此更容易及/或更廉价地在后续制造过程中用材料填充及平面化。
总结
在一个实施例中，描述一种形成半导体结构的方法，所述方法包括：形成多个组的导电材料与绝缘材料；在所述多个组中的最顶部组上方形成第一掩模；移除所述第一掩模的一部分以暴露所述最顶部组的主表面的一部分；移除所述最顶部组的所述经暴露部分；移除所述第一掩模的另一部分以暴露所述最顶部组的另一部分；及重复所述移除所述第一掩模的一部分及所述移除所述最顶部组的所述经暴露部分，直到形成第一数目个接触区为止。所述方法还包括在所述多个组的第一区上方形成第二掩模及在所述多个组的横向邻近所述第一区的第二经暴露区中从所述多个组中移除材料以形成第二数目个接触区。
在另一实施例中，描述一种形成阶梯结构的方法，所述方法包括：在若干组导电材料与绝缘材料的部分上形成第一接触区；在所述组的区上方形成掩模；及移除所述组的未由所述掩模覆盖的一部分以形成第二接触区。第二接触区中的每一者可比第一接触区中的每一者更接近于下伏衬底。
在额外实施例中，描述一种形成垂直存储器装置的方法，所述方法包括形成多个交替的字线连接与绝缘材料及在所述字线连接的部分上形成接触区。所述方法还包括：在所述交替的字线连接与绝缘材料的区上方形成掩模；移除所述字线连接及绝缘材料的未由所述掩模覆盖的一部分；及形成与每一接触区连接的触点。
在另一实施例中，描述一种包括多个组的导电材料与绝缘材料的设备。所述多个组的第一区包括所述多个组的第一部分的接触区且所述多个组的第二区包括第二部分的接触区。所述多个组的所述第一区与所述第二区彼此横向邻近。所述第一区的所述接触区从所述第二区的所述接触区偏移。
在额外实施例中，描述一种设备，所述设备包括：垂直存储器阵列区，其包括多种导电材料；及阶梯区，其也包括所述多种导电材料。所述阶梯区包括第一区及横向邻近所述第一区的第二区。所述第一区包括所述多种导电材料的第一部分的接触区且所述第二区包括所述多种导电材料的不同于所述第一部分的第二部分的接触区。所述第一区的每一接触区从所述第二区的每一接触区偏移。
在又一实施例中，描述一种形成半导体结构的方法，所述方法包括：形成多个组的导电材料与绝缘材料；移除所述多个组中的最顶部组的第一部分；在所述最顶部组的第二部分的第一区上方形成掩模；及暴露所述第二部分的第二区；及移除所述最顶部组的所述经暴露的第二部分。
虽然易于对本发明作出各种修改及替代形式，但其特定实施例已以实例的方式展示于图式中且详细描述于本文中。然而，本发明不打算限于所揭示的特定形式。而是，本发明涵盖归属于由所附权利要求书及其合法等效内容所定义的本发明范围内的所有修改形式、组合形式、等效形式及替代形式。举例来说，虽然已将本发明的实施例描述为与垂直存储器装置相关，但其它装置可包括类似于所描述的那些方法及结构的方法及结构，此并不超出本发明的范围。举例来说，通过本文中所揭示的方法形成的阶梯结构可用以形成用于垂直堆叠的布线总线、电容器或任何其它层压导体组的接触区。换句话说，任何阶梯结构可通过本文中所揭示的方法形成且可等同或类似于本文中所揭示的结构而配置。

Claims (62)

1.一种半导体装置，其包含阵列区及阶梯区，所述阶梯区包含：
阶梯结构，其包含多组导电材料与绝缘材料，所述多组导电材料与绝缘材料包含：
多组导电材料与绝缘材料中的第一组，所述第一组包含第一接触区；
多组导电材料与绝缘材料中的第二组，所述第二组包含第二接触区；
多组导电材料与绝缘材料中的第三组，所述第三组包含第三接触区；以及
多组导电材料与绝缘材料中的第四组，所述第四组包含第四接触区，其中所述第一组、所述第二组、所述第三组及所述第四组中的每一个的所述接触区相对于多组导电材料与绝缘材料中的最低组从所述第一组、所述第二组、所述第三组及所述第四组中的另一组的所述接触区垂直地偏移，其中所述第二组及所述第三组定位于所述第一组与所述第四组之间，并且其中所述第二接触区及所述第三接触区比所述第一接触区及所述第四接触区更远离所述最低组定位。
2.根据权利要求1所述的半导体装置，其中所述多组导电材料与绝缘材料中的所述第一组包含四分之一数目个组的导电材料与绝缘材料。
3.根据权利要求1所述的半导体装置，其中多组中的所述第一组的所有所述第一接触区比多组中的所述第二组的所有所述第二接触区更接近于所述最低组定位。
4.根据权利要求1所述的半导体装置，其中另一阶梯结构通过谷与所述阶梯结构分离。
5.根据权利要求4所述的半导体装置，其中所述另一阶梯结构展现实质上与所述阶梯结构相同的结构。
6.根据权利要求1所述的半导体装置，其中所述阶梯结构包括16个梯级。
7.根据权利要求1所述的半导体装置，其中另一阶梯结构包括与所述阶梯结构相同数目组的导电材料与绝缘材料。
8.根据权利要求1所述的半导体装置，其中另一阶梯结构包括与所述阶梯结构相同数目的阶梯。
9.根据权利要求1所述的半导体装置，其中另一阶梯结构的阶梯与所述阶梯结构的阶梯共面。
10.一种形成半导体装置的方法，所述方法包含：
在堆叠结构内形成中间阶梯结构，所述堆叠结构包含组，每一组展现垂直邻近绝缘材料的导电材料；
在横向邻近所述中间阶梯结构的第一区的所述中间阶梯结构的第二区上方形成第一截光掩模；
移除未由所述第一截光掩模覆盖的所述堆叠结构的至少一些组的部分；
在横向邻近所述堆叠结构的所述第一区的所述堆叠结构的所述第一区的第一部分和所述第二区的第一部分上方形成第二截光掩模；以及
从所述第一区的第二部分和从所述第二区的第二部分移除未由所述第二截光掩模覆盖的所述堆叠结构的所述组的部分以形成阶梯结构。
11.根据权利要求10所述的方法，其中形成中间阶梯结构包括：
在所述堆叠结构上方形成阶梯掩模；以及
移除所述堆叠结构的一些组的部分。
12.根据权利要求11所述的方法，其中移除所述堆叠结构的一些组的部分包含从四分之一总数目个组移除所述部分。
13.根据权利要求11所述的方法，其中移除所述堆叠结构的一些组的部分包含在形成所述第一截光掩模之前移除所述堆叠结构的一些组的所述部分。
14.根据权利要求10所述的方法，其中形成第二截光掩模包含在所述堆叠结构的所述第一区的约一半上方及在所述堆叠结构的所述第二区的一半上方形成所述第二截光掩模。
15.根据权利要求10所述的方法，其中移除所述堆叠结构的所述组的额外部分包含从所述堆叠结构的所述组的至少四个中移除额外部分。
16.根据权利要求10所述的方法，其中从所述第一区的第二部分和从所述第二区的第二部分移除未由所述第二截光掩模覆盖的所述堆叠结构的所述组的部分以形成阶梯结构进一步包含形成邻近所述阶梯结构的另一阶梯结构，所述另一阶梯结构通过空隙与所述阶梯结构分离。
17.一种半导体装置，其包含：
第一阶梯结构，其包括多组导电材料与绝缘材料，每一组包括导电材料和绝缘材料，所述阶梯结构包括阶梯的第一区及阶梯的第二区，所述第一区在第一方向上从最顶部阶梯延伸到最底部阶梯，所述第一区的所述阶梯彼此垂直地偏移两组且所述第二区的所述阶梯彼此垂直地偏移两组，所述第二区的每个梯级从所述第一区的相应梯级垂直地偏移一个梯级，所述第二区的至少一些梯级垂直地定位于所述第一区的两个梯级之间；以及
第二阶梯结构，其横向邻近所述第一阶梯结构。
18.根据权利要求17所述的半导体装置，其中所述第二阶梯结构展现实质上与所述第一阶梯结构相同的形状及大小。
19.根据权利要求17所述的半导体装置，其中阶梯的所述第一区的最上部梯级比除了阶梯的所述第二区的最上部梯级之外的所有更远离所述多组导电材料与绝缘材料中的最低组。
20.根据权利要求17所述的半导体装置，其进一步包含与所述第一阶梯结构的所有梯级接触的导电触点。
21.一种半导体结构，其包含：
第一阶梯结构，其与第二阶梯结构邻近且相对于衬底从所述第二阶梯结构垂直地偏移，其中所述第一阶梯结构和所述第二阶梯结构中的每一者包括：
第一阶梯区，其包含导电材料及绝缘材料，所述第一阶梯区包括接触区的第一组，接触区的所述第一组的每一接触区从接触区的所述第一组的其它接触区垂直地偏移；以及
第二阶梯区，其与所述第一阶梯结构隔离且包含所述导电材料及所述绝缘材料，所述第二阶梯区包括接触区的第二组，接触区的所述第二组的每一接触区从接触区的所述第二组的其它接触区垂直地偏移，且从所述第一阶梯结构的至少一个接触区垂直地偏移一组导电材料和绝缘材料；以及
谷，其在所述第一阶梯结构与第二阶梯结构之间。
22.根据权利要求21所述的半导体结构，其中所述第一阶梯结构和所述第二阶梯结构中的每一者的所述第一阶梯区及所述第二阶梯区面向彼此从而定义其之间的所述谷。
23.根据权利要求21所述的半导体结构，其中所述谷用另一绝缘材料填充。
24.根据权利要求21所述的半导体结构，其中所述第一阶梯结构和所述第二阶梯结构中的每一者的所述第一阶梯区及所述第二阶梯区中的每一个接近所述半导体结构的阵列区。
25.根据权利要求21所述半导体结构，其进一步包含导电触点，所述导电触点电连接到所述第一阶梯结构的所述导电材料中的每一个及所述第二阶梯结构的所述导电材料中的每一个。
26.根据权利要求21所述的半导体结构，其进一步包含导电触点，所述导电触点从所述谷中的绝缘材料延伸到所述第一阶梯结构和所述第二阶梯结构中的每一者的所述第一阶梯区的所述接触区且延伸到所述第一阶梯结构和所述第二阶梯结构中的每一者的所述第二阶梯区的所述接触区。
27.根据权利要求21所述的半导体结构，其中所述第二阶梯结构包含所述第一阶梯结构的镜像。
28.一种包括阶梯结构的半导体结构，所述阶梯结构包含：
多个组的导电材料及绝缘材料；
第一区，其包含接触区的第一组，所述接触区的第一组包含多个组的循序组的第一部分，接触区的所述第一组在第一方向上从顶部第一接触区延伸到底部第一接触区，其中所述循序组为所述多个组的经循序蚀刻的部分；以及
第二区，其与所述第一区邻近，所述第二区包含接触区的第二组，所述接触区的第二组包含多个组的循序组的第二部分，接触区的所述第二组在所述第一方向上延伸，其中接触区的所述第一组的顶部接触区垂直地高于接触区的所述第二组的所有所述接触区，且接触区的所述第一组的底部接触区垂直地低于接触区的所述第二组的除最低接触区以外的所有接触区。
29.根据权利要求28所述的半导体结构，其进一步包括额外的阶梯结构，所述额外的阶梯结构与所述阶梯结构邻近另一绝缘材料。
30.根据权利要求28所述的半导体结构，其进一步包含与接触区的所述第一组及接触区的所述第二组中的每一接触区电通信的相应导电触点。
31.根据权利要求28所述的半导体结构，其中所述导电材料包含金属。
32.一种形成包括至少一个阶梯结构的半导体结构的方法，所述方法包含：
形成多个组的导电材料及绝缘材料；
形成包含接触区的第一组的第一阶梯区，接触区的所述第一组包含多个组的循序组的第一部分，接触区的所述第一组在第一方向上从顶部第一接触区延伸到底部第一接触区，其中所述循序组为所述多个组的经循序蚀刻的部分；以及
形成包含接触区的第二组的第二阶梯区，接触区的所述第二组与接触区的所述第一组邻近且包含多个组的循序组的第二部分，接触区的所述第二组在所述第一方向上延伸，
其中所述第一阶梯区的顶部接触区垂直地高于接触区的所述第二组的所有所述接触区，且接触区的所述第一组的底部接触区垂直地低于接触区的所述第二组的除最低接触区以外的所有接触区。
33.根据权利要求32所述的方法，其中形成包含接触区的第一组的第一阶梯区包含：
在多个组的导电材料及绝缘材料的最顶部组的导电材料及绝缘材料上方形成掩模；
移除所述掩模的一部分以暴露最顶部绝缘材料的一部分；以及
移除最顶部组的导电材料及绝缘材料中的导电材料的至少一部分。
34.根据权利要求32所述的方法，其中形成包含接触区的第一组的第一阶梯区包含：
在多个组的导电材料及绝缘材料的第一区上方形成掩模；以及
移除多个组的导电材料及绝缘材料的一些组，而所述掩模仍在所述第一区的上方。
35.根据权利要求32所述的方法，其中形成与接触区的所述第一组邻近的包含接触区的第二组的第二阶梯区包含在接触区的所述第一组与接触区的所述第二组之间安置另一绝缘材料。
36.根据权利要求32所述的方法，其中形成多个组的导电材料及绝缘材料包含形成第一阶梯结构且进一步包含形成面向所述第一阶梯结构的第二阶梯结构。
37.根据权利要求33所述的方法，其进一步包含选择所述导电材料以包含金属。
38.一种形成半导体结构的方法，其包含：
在交替的导电材料及绝缘材料的组的第一区上方形成第一掩模；
暴露横向邻近所述第一区的所述组的第二区；
从所述组的所述第二区移除所述导电材料及绝缘材料的暴露部分；
在从所述组的所述第二区移除所述导电材料及绝缘材料的暴露部分之后，在所述组的所述第一区及所述第二区中形成阶梯结构，其包含：
在所述组的所述第一区及所述第二区上方形成第二掩模；
使所述第二掩模凹陷以暴露所述组的一个阶梯宽度；
从所述组的所述第一及第二区移除所述导电材料及绝缘材料的暴露部分；以及
重复使所述第二掩模凹陷及移除所述导电材料及绝缘材料的暴露部分以在所述第一区中形成梯级，所述第一区中的所述梯级与所述第二区的横向相邻的梯级垂直地偏移一组导电材料和绝缘材料。
39.根据权利要求38所述的方法，其中使所述第二掩模凹陷以暴露所述组的一个阶梯宽度包含使所述第二掩模凹陷以暴露宽度在100nm与500nm之间的所述组。
40.根据权利要求38所述的方法，其中从所述组的所述第一区和所述第二区移除所述导电材料及绝缘材料的暴露部分包含各向异性地移除所述组的所述第二区中的所述导电材料及绝缘材料。
41.根据权利要求38所述的方法，其中从所述组的所述第一区和所述第二区移除所述导电材料及绝缘材料的暴露部分包含从所述第二区的最顶部组移除所述导电材料及所述绝缘材料的所述暴露部分。
42.根据权利要求38所述的方法，其中从所述组的所述第一区和所述第二区移除所述导电材料及绝缘材料的暴露部分包含从多个组的所述组的所述第二区移除所述导电材料及所述绝缘材料的所述暴露部分。
43.一种设备，其包含：
两个阶梯结构，其包含多组导电材料与绝缘材料的邻近堆叠的接触区，所述两个阶梯结构位于所述邻近堆叠的相应边缘处，所述两个阶梯结构面向彼此以定义所述两个阶梯结构之间的谷，其中所述两个阶梯结构中的每个阶梯结构包含：
第一区，其包含：
第一部分，其包含相应堆叠的导电材料的第一组的第一接触区；以及
第二部分，其横向邻近所述第一区的所述第一部分，且包含到相应叠层的第二组导电材料的第二接触区，所述第二接触区从所述第一接触区垂直地偏移；以及
第二区，其横向邻近所述第一区且包含：
第一部分，其横向邻近所述第一区的所述第一部分，且包含到相应堆叠的导电材料的第三组的第三接触区，所述第三接触区从所述第一接触区和所述第二接触区垂直地偏移；以及
第二部分，其横向邻近所述第二区的所述第一部分，其包含到相应堆叠的导电材料的第四组的第四接触区，所述第四接触区从所述第一接触区、所述第二接触区和所述第三接触区垂直地偏移，所述第一接触区垂直地高于所述第二接触区、所述第三接触区和所述第四接触区。
44.根据权利要求43所述的设备，其进一步包含安置于所述两个阶梯结构之间的所述谷中的电介质材料。
45.根据权利要求44所述的设备，其进一步包含导电触点，所述导电触点从所述电介质材料延伸到所述两个阶梯结构中的每个阶梯结构的所述第一接触区且延伸到所述两个阶梯结构中的每个阶梯结构的所述第二接触区。
46.根据权利要求43所述的设备，其中多组导电材料与绝缘材料的所述邻近堆叠包含存储器单元的邻近垂直存储器阵列。
47.根据权利要求46所述的设备，其中所述导电材料包含存储器单元的所述垂直存储器阵列的字线连接及控制栅极中的至少一个。
48.根据权利要求43所述的设备，其中所述多组导电材料与绝缘材料中的每一组从邻近导电材料和绝缘材料偏移100nm到500nm之间。
49.根据权利要求43所述的设备，其中所述第三接触区定位在所述第一区或所述第二区中的一者的一侧，且所述第四区定位在所述第一区或所述第二区中的另一者的一侧，其中所述第一接触区和所述第二接触区比所述第三接触区和所述第四接触区距离衬底更远。
50.一种形成半导体结构的方法，其包含：
在衬底上方形成导电材料的堆叠，其中所述堆叠的邻近导电材料通过相应绝缘材料彼此分离；
在所述导电材料的部分上方形成第一接触区以形成从顶部第一接触区延伸到底部第一接触区的阶梯结构；以及
移除所述堆叠的所述导电材料中的一半的部分以形成第二接触区，所述第二接触区中的每一个从对应第一接触区偏移且在垂直于所述阶梯结构延伸的方向的方向上邻近对应第一接触区，最顶第二接触区比最顶第一接触区以外的所有接触区距离所述衬底更远。
51.根据权利要求50所述的方法，其中在所述导电材料的部分上方形成第一接触区以形成阶梯结构包含：
在所述堆叠的最顶部绝缘材料上方形成掩模；
移除所述掩模的一部分以暴露所述最顶部绝缘材料的一部分；
移除所述最顶部绝缘材料的至少所述暴露部分及所述最顶部绝缘材料的所述暴露部分下方的所述导电材料的一部分；
移除所述掩模的另一部分以暴露所述最顶部绝缘材料的另一部分，所述最顶部绝缘材料的所述另一部分邻近所述堆叠的所述最顶部绝缘材料的移除部分；以及
重复移除所述掩模的一部分以及移除所述最顶部绝缘材料的至少所述暴露部分及所述最顶部绝缘材料的所述暴露部分下方的所述导电材料的一部分直到形成所述第一接触区及阶梯结构，形成所述阶梯结构的所述第一接触区中的每一个从形成所述阶梯结构的其它第一接触区偏移。
52.根据权利要求50所述的方法，其中移除所述堆叠的所述导电材料中的一半的部分以形成第二接触区包含：
在所述阶梯结构的第一部分上方形成掩模；以及
移除所述阶梯结构的暴露部分中的所述导电材料中的一半的部分。
53.根据权利要求50所述的方法，其进一步包含使所述第一接触区及所述第二接触区与相应导电触点接触。
54.根据权利要求50所述的方法，其中移除所述堆叠的所述导电材料中的一半的部分包含移除所述堆叠的所述绝缘材料中的一半的部分。
55.一种设备，其包含：
第一阶梯结构，其包含由堆叠式导电材料的第一部分定义的第一接触区，所述第一阶梯结构在第一方向上从顶部第一接触区延伸到底部第一接触区；以及
第二阶梯结构，其在垂直于所述第一方向的第二方向上邻近所述第一阶梯结构，所述第二阶梯结构包含由所述堆叠式导电材料的第二部分定义的第二接触区，其中所述第二阶梯结构的顶部第二接触区低于所述顶部第一接触区，且高于所述第一接触区和第二接触区的所有其它接触区，其中所述堆叠式导电材料的所述导电材料中的每一其它一者包含所述第一阶梯结构的第一接触区。
56.根据权利要求55所述的设备，其中所述第一阶梯结构及所述第二阶梯结构包含梯级，且所述第一阶梯结构的梯级及所述第二阶梯结构的梯级中的每一个包含接触区。
57.根据权利要求55所述的设备，其进一步包含所述堆叠式导电材料的邻近导电材料之间的绝缘材料。
58.根据权利要求55所述的设备，其中所述第一接触区中的每一个从对应第二接触区偏移。
59.根据权利要求55所述的设备，其进一步包含分别使所述第一接触区与所述第二接触区接触的导电触点。
60.一种设备，其包含：
第一接触区，其包含相应导电材料，所述第一接触区定义阶梯结构的第一区，其中所述第一接触区中的每一个定义所述第一阶梯结构的所述第一区的梯级，所述第一阶梯结构具有在第一方向上上升的梯级；以及
第二接触区，其在垂直于所述第一方向的第二方向上邻近所述第一接触区，所述第二接触区包含相应导电材料，所述第二接触区定义所述阶梯结构的第二区，其中所述第二接触区中的每一个包含所述阶梯结构的所述第二区的梯级，并且其中所述阶梯结构的所述第二区的最上梯级在第三方向上高于所述阶梯结构的所述第一区的除最上梯级以外的所述梯级，所述第三方向垂直于所述阶梯结构的所述第二区的梯级的顶部表面，其中所述阶梯结构的所述第一区的每一其它梯级包含第一接触区，且所述阶梯结构的所述第二区的每一其它导电材料包含第二接触区。
61.根据权利要求60所述的设备，其中所述第一阶梯结构及第二阶梯结构中的每一梯级通过绝缘材料与下一上升梯级分离。
62.根据权利要求60所述的设备，其中所述第一阶梯结构中的每一梯级邻近所述第二阶梯结构的对应梯级且从所述第二阶梯结构的对应梯级偏移。
CN201810204326.4A 2011-06-02 2012-05-23 包括阶梯结构的设备及形成所述阶梯结构的方法 Active CN108305832B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US13/151,892 US8530350B2 (en) 2011-06-02 2011-06-02 Apparatuses including stair-step structures and methods of forming the same
US13/151,892 2011-06-02
CN201280026912.5A CN103563070B (zh) 2011-06-02 2012-05-23 包括阶梯结构的设备及形成所述阶梯结构的方法
PCT/US2012/039215 WO2012166483A2 (en) 2011-06-02 2012-05-23 Apparatuses including stair-step structures and methods of forming the same

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201280026912.5A Division CN103563070B (zh) 2011-06-02 2012-05-23 包括阶梯结构的设备及形成所述阶梯结构的方法

Publications (2)

Publication Number Publication Date
CN108305832A CN108305832A (zh) 2018-07-20
CN108305832B true CN108305832B (zh) 2022-10-21

Family

ID=47260193

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201280026912.5A Active CN103563070B (zh) 2011-06-02 2012-05-23 包括阶梯结构的设备及形成所述阶梯结构的方法
CN201810204326.4A Active CN108305832B (zh) 2011-06-02 2012-05-23 包括阶梯结构的设备及形成所述阶梯结构的方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201280026912.5A Active CN103563070B (zh) 2011-06-02 2012-05-23 包括阶梯结构的设备及形成所述阶梯结构的方法

Country Status (7)

Country Link
US (6) US8530350B2 (zh)
EP (1) EP2715787B1 (zh)
JP (1) JP5782182B2 (zh)
KR (1) KR101564157B1 (zh)
CN (2) CN103563070B (zh)
TW (1) TWI464855B (zh)
WO (1) WO2012166483A2 (zh)

Families Citing this family (80)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101713228B1 (ko) * 2010-06-24 2017-03-07 삼성전자주식회사 비대칭 워드라인 패드를 갖는 반도체 메모리 소자
US8329051B2 (en) * 2010-12-14 2012-12-11 Lam Research Corporation Method for forming stair-step structures
US8765598B2 (en) 2011-06-02 2014-07-01 Micron Technology, Inc. Conductive structures, systems and devices including conductive structures and related methods
US8530350B2 (en) 2011-06-02 2013-09-10 Micron Technology, Inc. Apparatuses including stair-step structures and methods of forming the same
JP5912637B2 (ja) * 2012-02-17 2016-04-27 東京エレクトロン株式会社 半導体装置の製造方法
US8609536B1 (en) 2012-07-06 2013-12-17 Micron Technology, Inc. Stair step formation using at least two masks
KR20140075340A (ko) * 2012-12-11 2014-06-19 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법
US9165823B2 (en) * 2013-01-08 2015-10-20 Macronix International Co., Ltd. 3D stacking semiconductor device and manufacturing method thereof
CN103928395B (zh) * 2013-01-16 2017-05-03 旺宏电子股份有限公司 三维叠层半导体装置及其制造方法
KR102045249B1 (ko) * 2013-01-18 2019-11-15 삼성전자주식회사 3차원 반도체 소자의 배선 구조물
US9111591B2 (en) 2013-02-22 2015-08-18 Micron Technology, Inc. Interconnections for 3D memory
US9165937B2 (en) * 2013-07-01 2015-10-20 Micron Technology, Inc. Semiconductor devices including stair step structures, and related methods
US9236342B2 (en) * 2013-12-18 2016-01-12 Intel Corporation Self-aligned via and plug patterning with photobuckets for back end of line (BEOL) interconnects
CN104392962B (zh) * 2014-04-28 2017-06-13 中国科学院微电子研究所 三维半导体器件制造方法
US9627367B2 (en) 2014-11-21 2017-04-18 Micron Technology, Inc. Memory devices with controllers under memory packages and associated systems and methods
US9337040B1 (en) * 2014-12-05 2016-05-10 Varian Semiconductor Equipment Associates, Inc. Angled ion beam processing of heterogeneous structure
TWI559370B (zh) * 2015-01-15 2016-11-21 力晶科技股份有限公司 半導體結構的製造方法
US10147735B2 (en) * 2015-03-13 2018-12-04 Toshiba Memory Corporation Semiconductor memory device and production method thereof
US9673057B2 (en) 2015-03-23 2017-06-06 Lam Research Corporation Method for forming stair-step structures
KR102333478B1 (ko) 2015-03-31 2021-12-03 삼성전자주식회사 3차원 반도체 장치
KR20170014757A (ko) 2015-07-31 2017-02-08 에스케이하이닉스 주식회사 반도체 장치 및 그 제조방법
US10453748B2 (en) 2015-08-27 2019-10-22 Micron Technology, Inc. Methods of forming semiconductor device structures including stair step structures
US10381361B2 (en) 2015-09-10 2019-08-13 Samsung Electronics Co., Ltd. Method for manufacturing semiconductor device
US10319735B2 (en) 2015-09-10 2019-06-11 Samsung Electronics Co., Ltd. Method for manufacturing semiconductor device
US9728548B2 (en) 2015-11-16 2017-08-08 Micron Technology, Inc. Vertical memory blocks and related devices and methods
KR102568886B1 (ko) 2015-11-16 2023-08-22 에스케이하이닉스 주식회사 반도체 장치 및 그 제조방법
JP6527075B2 (ja) * 2015-12-01 2019-06-05 東芝メモリ株式会社 半導体装置の製造方法及び製造装置
KR102508897B1 (ko) 2015-12-17 2023-03-10 삼성전자주식회사 수직형 메모리 소자 및 그 형성 방법
KR102536261B1 (ko) 2015-12-18 2023-05-25 삼성전자주식회사 3차원 반도체 장치
KR102649372B1 (ko) * 2016-01-08 2024-03-21 삼성전자주식회사 3차원 반도체 메모리 장치
US9741563B2 (en) 2016-01-27 2017-08-22 Lam Research Corporation Hybrid stair-step etch
KR102635843B1 (ko) 2016-02-26 2024-02-15 삼성전자주식회사 반도체 장치
US10373970B2 (en) 2016-03-02 2019-08-06 Micron Technology, Inc. Semiconductor device structures including staircase structures, and related methods and electronic systems
US9941209B2 (en) 2016-03-11 2018-04-10 Micron Technology, Inc. Conductive structures, systems and devices including conductive structures and related methods
US9905514B2 (en) 2016-04-11 2018-02-27 Micron Technology, Inc. Semiconductor device structures including staircase structures, and related methods and electronic systems
US9685408B1 (en) * 2016-04-14 2017-06-20 Macronix International Co., Ltd. Contact pad structure and method for fabricating the same
CN105914133B (zh) * 2016-05-09 2018-11-27 中国电子科技集团公司第五十五研究所 一种变掺杂结终端制备方法
US10504838B2 (en) 2016-09-21 2019-12-10 Micron Technology, Inc. Methods of forming a semiconductor device structure including a stair step structure
JP2018049966A (ja) 2016-09-23 2018-03-29 東芝メモリ株式会社 半導体記憶装置及びその製造方法
US10446437B2 (en) * 2016-10-10 2019-10-15 Macronix International Co., Ltd. Interlevel connectors in multilevel circuitry, and method for forming the same
KR20180072915A (ko) * 2016-12-21 2018-07-02 삼성전자주식회사 3차원 반도체 메모리 장치
KR102508918B1 (ko) 2016-12-22 2023-03-10 삼성전자주식회사 수직형 반도체 소자
KR20180090932A (ko) 2017-02-03 2018-08-14 삼성전자주식회사 3차원 반도체 메모리 소자
TWI645548B (zh) * 2017-04-07 2018-12-21 旺宏電子股份有限公司 多層元件的邊緣結構及其製造方法
US10192824B2 (en) 2017-04-10 2019-01-29 Macronix International Co., Ltd. Edge structure for multiple layers of devices, and method for fabricating the same
US10332936B2 (en) 2017-04-19 2019-06-25 Macronix International Co., Ltd. 3D stacking semiconductor device
CN108735709B (zh) * 2017-04-19 2020-06-30 旺宏电子股份有限公司 三维叠层半导体装置及其制造方法
CN107658224B (zh) * 2017-08-24 2019-10-29 长江存储科技有限责任公司 三维存储器的台阶结构及其形成方法
US10608012B2 (en) 2017-08-29 2020-03-31 Micron Technology, Inc. Memory devices including memory cells and related methods
KR102403732B1 (ko) * 2017-11-07 2022-05-30 삼성전자주식회사 3차원 비휘발성 메모리 소자
US10515973B2 (en) * 2017-11-30 2019-12-24 Intel Corporation Wordline bridge in a 3D memory array
US10269625B1 (en) 2017-12-28 2019-04-23 Micron Technology, Inc. Methods of forming semiconductor structures having stair step structures
US10903230B2 (en) 2018-02-15 2021-01-26 Sandisk Technologies Llc Three-dimensional memory device containing through-memory-level contact via structures and method of making the same
US10971507B2 (en) * 2018-02-15 2021-04-06 Sandisk Technologies Llc Three-dimensional memory device containing through-memory-level contact via structures
US10304852B1 (en) 2018-02-15 2019-05-28 Sandisk Technologies Llc Three-dimensional memory device containing through-memory-level contact via structures
KR102628007B1 (ko) 2018-05-09 2024-01-22 삼성전자주식회사 수직형 메모리 장치
JP2019201038A (ja) 2018-05-14 2019-11-21 東芝メモリ株式会社 半導体装置およびその製造方法
KR102563689B1 (ko) 2018-05-18 2023-08-03 양쯔 메모리 테크놀로지스 씨오., 엘티디. 3차원 메모리 소자에서의 계단 형성
WO2020000296A1 (en) * 2018-06-28 2020-01-02 Yangtze Memory Technologies Co., Ltd. Method of forming staircase structures for three-dimensional memory device double-sided routing
JP7246500B2 (ja) * 2018-10-18 2023-03-27 長江存儲科技有限責任公司 三次元メモリデバイスの多分割階段構造を形成するための方法
CN109545791A (zh) * 2018-11-30 2019-03-29 长江存储科技有限责任公司 三维存储器及其制造方法
KR20200088680A (ko) 2019-01-15 2020-07-23 삼성전자주식회사 3차원 반도체 메모리 장치 및 그 제조 방법
WO2020154997A1 (en) * 2019-01-31 2020-08-06 Yangtze Memory Technologies Co., Ltd. Staircase formation in three-dimensional memory device
WO2020168502A1 (en) * 2019-02-21 2020-08-27 Yangtze Memory Technologies Co., Ltd. Staircase structure with multiple divisions for three-dimensional memory
JP2020155492A (ja) * 2019-03-18 2020-09-24 キオクシア株式会社 半導体記憶装置および半導体記憶装置の製造方法
KR20200111551A (ko) 2019-03-19 2020-09-29 삼성전자주식회사 수직형 메모리 장치
US11133252B2 (en) * 2020-02-05 2021-09-28 Sandisk Technologies Llc Three-dimensional memory device containing horizontal and vertical word line interconnections and methods of forming the same
US11302634B2 (en) 2020-02-13 2022-04-12 Micron Technology, Inc. Microelectronic devices with symmetrically distributed staircase stadiums and related systems and methods
JP2022540024A (ja) * 2020-03-23 2022-09-14 長江存儲科技有限責任公司 三次元メモリデバイス
CN113270414A (zh) * 2020-03-23 2021-08-17 长江存储科技有限责任公司 在三维存储器件中的阶梯结构及用于形成其的方法
CN114586153A (zh) 2020-03-23 2022-06-03 长江存储科技有限责任公司 在三维存储器件中的阶梯结构及用于形成其的方法
CN111403391B (zh) * 2020-03-25 2022-11-01 长江存储科技有限责任公司 一种形成阶梯区的方法和一种半导体器件及3d nand
CN111819690B (zh) 2020-06-05 2021-05-14 长江存储科技有限责任公司 三维存储器件中的阶梯结构及用于形成其的方法
CN111919299B (zh) 2020-06-05 2021-08-17 长江存储科技有限责任公司 三维存储器件中的阶梯结构及其形成方法
CN112437984B (zh) * 2020-10-19 2023-04-04 长江存储科技有限责任公司 半导体器件及其形成方法
WO2022094796A1 (en) * 2020-11-04 2022-05-12 Yangtze Memory Technologies Co., Ltd. Bottom select gate contacts for center staircase structures in three-dimensional memory devices
KR20220076989A (ko) 2020-12-01 2022-06-08 에스케이하이닉스 주식회사 반도체 장치의 제조 방법
CN116322057A (zh) * 2021-02-22 2023-06-23 长江存储科技有限责任公司 三维存储器装置的接触部结构及其形成方法
US11961880B2 (en) * 2021-05-06 2024-04-16 Taiwan Semiconductor Manufacturing Company, Ltd. Metal-insulator-metal structure
US11676886B2 (en) * 2021-05-18 2023-06-13 Nanya Technology Corporation Integrated circuit package structure with conductive stair structure and method of manufacturing thereof

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0165398B1 (ko) 1995-05-26 1998-12-15 윤종용 버티칼 트랜지스터의 제조방법
US7355230B2 (en) * 2004-11-30 2008-04-08 Infineon Technologies Ag Transistor array for semiconductor memory devices and method for fabricating a vertical channel transistor array
JP5016832B2 (ja) 2006-03-27 2012-09-05 株式会社東芝 不揮発性半導体記憶装置及びその製造方法
JP5091526B2 (ja) * 2007-04-06 2012-12-05 株式会社東芝 半導体記憶装置及びその製造方法
US7618894B2 (en) 2007-07-26 2009-11-17 Unity Semiconductor Corporation Multi-step selective etching for cross-point memory
BRPI0908372A8 (pt) * 2008-02-11 2016-08-02 Koninklijke Philips Electronics Nv Dispositivo de saída de imagem auto-estereoscópica
KR101539697B1 (ko) * 2008-06-11 2015-07-27 삼성전자주식회사 수직형 필라를 활성영역으로 사용하는 3차원 메모리 장치,그 제조 방법 및 그 동작 방법
KR101434588B1 (ko) * 2008-06-11 2014-08-29 삼성전자주식회사 반도체 장치 및 그 제조 방법
FR2933802B1 (fr) * 2008-07-10 2010-10-15 Commissariat Energie Atomique Structure et procede de realisation d'un dispositif microelectronique de memoire 3d de type flash nand.
US7869383B2 (en) * 2008-07-24 2011-01-11 Symform, Inc. Shared community storage network
KR20100052597A (ko) * 2008-11-11 2010-05-20 삼성전자주식회사 수직형 반도체 장치
JP5330017B2 (ja) * 2009-02-17 2013-10-30 株式会社東芝 不揮発性半導体記憶装置、及びその製造方法
JP5305980B2 (ja) * 2009-02-25 2013-10-02 株式会社東芝 不揮発性半導体記憶装置、及びその製造方法
TWI433302B (zh) * 2009-03-03 2014-04-01 Macronix Int Co Ltd 積體電路自對準三度空間記憶陣列及其製作方法
KR101562969B1 (ko) * 2009-03-03 2015-10-26 삼성전자주식회사 반도체 장치
US8026179B2 (en) 2009-04-09 2011-09-27 Macronix International Co., Ltd. Patterning method and integrated circuit structure
JP2011003722A (ja) 2009-06-18 2011-01-06 Toshiba Corp 半導体装置の製造方法
KR101660944B1 (ko) * 2009-07-22 2016-09-28 삼성전자 주식회사 수직형의 비휘발성 메모리 소자 및 그 제조 방법
JP2011035237A (ja) 2009-08-04 2011-02-17 Toshiba Corp 半導体装置の製造方法及び半導体装置
KR20110042619A (ko) * 2009-10-19 2011-04-27 삼성전자주식회사 3차원 반도체 장치 및 그 제조 방법
KR101624975B1 (ko) * 2009-11-17 2016-05-30 삼성전자주식회사 3차원 반도체 기억 소자
US8569829B2 (en) * 2009-12-28 2013-10-29 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device
JP5269022B2 (ja) * 2010-09-22 2013-08-21 株式会社東芝 半導体記憶装置
US8530350B2 (en) 2011-06-02 2013-09-10 Micron Technology, Inc. Apparatuses including stair-step structures and methods of forming the same
US8765598B2 (en) 2011-06-02 2014-07-01 Micron Technology, Inc. Conductive structures, systems and devices including conductive structures and related methods

Also Published As

Publication number Publication date
CN108305832A (zh) 2018-07-20
US10910310B2 (en) 2021-02-02
US20180130738A1 (en) 2018-05-10
EP2715787A2 (en) 2014-04-09
WO2012166483A2 (en) 2012-12-06
CN103563070A (zh) 2014-02-05
WO2012166483A3 (en) 2013-03-07
US10325847B2 (en) 2019-06-18
US20120306089A1 (en) 2012-12-06
CN103563070B (zh) 2018-04-13
TWI464855B (zh) 2014-12-11
TW201304106A (zh) 2013-01-16
EP2715787A4 (en) 2014-10-29
KR101564157B1 (ko) 2015-10-28
US9870990B2 (en) 2018-01-16
KR20130142195A (ko) 2013-12-27
US20190267322A1 (en) 2019-08-29
JP5782182B2 (ja) 2015-09-24
US20130341798A1 (en) 2013-12-26
JP2014517530A (ja) 2014-07-17
US8530350B2 (en) 2013-09-10
US8999844B2 (en) 2015-04-07
US9466531B2 (en) 2016-10-11
EP2715787B1 (en) 2024-04-03
US20150214107A1 (en) 2015-07-30
US20170025348A1 (en) 2017-01-26

Similar Documents

Publication Publication Date Title
CN108305832B (zh) 包括阶梯结构的设备及形成所述阶梯结构的方法
CN113169041B (zh) 形成多层垂直nor型存储器串阵列的方法
US11404431B2 (en) Methods for forming multilayer horizontal NOR-type thin-film memory strings
US9515023B2 (en) Multilevel contact to a 3D memory array and method of making thereof
US11251043B2 (en) Method and structure for cutting dense line patterns using self-aligned double patterning
US11961760B2 (en) Staircase formation in three-dimensional memory device
US10727056B2 (en) Method and structure for cutting dense line patterns using self-aligned double patterning
CN114730771A (zh) 包含水平和竖直字线互连的三维存储器器件及其形成方法
KR20220034892A (ko) 메모리 셀들의 스트링들 및 작동 관통 어레이 비아들을 포함하는 메모리 어레이를 형성하는 데 사용되는 메모리 어레이 및 방법
US20210375918A1 (en) Three-dimensional nand memory device and method of forming the same
US20220093467A1 (en) Integrated Circuitry, Memory Arrays Comprising Strings Of Memory Cells, Methods Used In Forming Integrated Circuitry, And Methods Used In Forming A Memory Array Comprising Strings Of Memory Cells

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant