CN111403391B - 一种形成阶梯区的方法和一种半导体器件及3d nand - Google Patents

一种形成阶梯区的方法和一种半导体器件及3d nand Download PDF

Info

Publication number
CN111403391B
CN111403391B CN202010217713.9A CN202010217713A CN111403391B CN 111403391 B CN111403391 B CN 111403391B CN 202010217713 A CN202010217713 A CN 202010217713A CN 111403391 B CN111403391 B CN 111403391B
Authority
CN
China
Prior art keywords
layer
dielectric layer
etching
composite
etchant
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010217713.9A
Other languages
English (en)
Other versions
CN111403391A (zh
Inventor
冯冠松
张珍珍
张磊
汤召辉
郭静
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze Memory Technologies Co Ltd
Original Assignee
Yangtze Memory Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze Memory Technologies Co Ltd filed Critical Yangtze Memory Technologies Co Ltd
Priority to CN202010217713.9A priority Critical patent/CN111403391B/zh
Publication of CN111403391A publication Critical patent/CN111403391A/zh
Application granted granted Critical
Publication of CN111403391B publication Critical patent/CN111403391B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/10—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/10—EEPROM devices comprising charge-trapping gate insulators characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND

Landscapes

  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

本发明提供一种形成阶梯区的方法和半导体器件及3D NAND，所述半导体器件包括衬底和形成在所述衬底上的堆叠层，所述堆叠层包括多个复合层，每一所述复合层均包括第一介质层及其上的第二介质层，所述方法包括：在堆叠层顶部形成一顶部介质层；在顶部介质层上开一贯穿所述顶部介质层的开口；提供一种与所述顶部介质层不发生反应的刻蚀剂；使刻蚀剂进入开口中，刻蚀剂向下刻蚀打开顶层复合层，并在反应腔室的侧壁形成第一台阶结构；下层复合层刻蚀：使刻蚀剂进入反应腔室内，使刻蚀剂在向下刻蚀打开下一层复合层，在反应腔室侧壁形成第二台阶结构；重复下层复合层刻蚀直至阶梯区刻蚀完毕后去除顶部介质层。

Description

一种形成阶梯区的方法和一种半导体器件及3D NAND
技术领域
本发明涉及半导体集成电路制造领域，特别是涉及一种形成阶梯区的方法和一种半导体器件及3D NAND。
背景技术
NAND闪存是一种功耗低、质量轻和性能佳的非易失存储产品，在断电情况下仍然能保持存储的数据信息，在电子产品中得到了广泛的应用。而3D NAND(三维NAND)是一种新型的闪存类型，能够在二维NAND闪存的基础上，进一步提高了存储容量，降低存储成本。
在3D NAND的制作工艺中，为了保证金属连接区(CT)可以与中心区(core)每层的栅极线(gate line)相连，我们需要形成阶梯区(SS)。在现有3D NAND工艺中多通过干法修剪-刻蚀工艺(trim-dry etch)来进行阶梯区的制作，然而随着3D NAND层数的增加，目前所使用的干法修剪-刻蚀工艺次数越来越多，所需要的步骤和成本也越来越高。并且目前128层形成台阶的步骤有多个，每一步都需要单独的掩膜版(MASK)，进行干法刻蚀的次数也非常之多，并且随着3D NAND层数的增加，掩膜版及干法刻蚀次数也将大大增加，因此需要提供一种新的在半导体器件或3D NAND上形成阶梯区的方法，来降低干法刻蚀次数，节省时间，提高产能。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种形成阶梯区的方法和一种半导体器件及3D NAND，用于解决现有3D NAND工艺中干法刻蚀次数较多，掩膜版需求量大的问题。
为实现上述目的及其它相关目的，本发明的第一个方面是提供一种在半导体器件上形成阶梯区的方法，所述半导体器件包括衬底和形成在所述衬底上的堆叠层，所述堆叠层包括多个复合层，每一所述复合层均包括第一介质层及其上的第二介质层，所述方法包括以下步骤：
在所述堆叠层的顶部形成一与所述第一介质层和所述第二介质层刻蚀化学性质不同的顶部介质层；
在所述顶部介质层上开一贯穿所述顶部介质层的开口；
提供一种与所述顶部介质层不发生反应的刻蚀剂；
顶层复合层刻蚀：使所述刻蚀剂进入所述开口中，所述刻蚀剂在向下刻蚀打开所述顶层复合层内第一介质层的同时横向刻蚀所述顶层复合层内第二介质层，并在反应腔室侧壁侧壁的所述顶层复合层上形成有第一台阶结构；
下层复合层刻蚀：使所述刻蚀剂与所述反应腔室侧壁和底壁发生反应，并在向下刻蚀打开下一层复合层内第一介质层的同时横向刻蚀所述反应腔室侧壁的复合层，并在反应腔室的侧壁形成第二台阶结构；
重复所述下层复合层刻蚀过程依次向下刻蚀所述复合层直至所述阶梯区刻蚀完毕；
去除所述顶部介质层。
作为本发明的一个可选方案，所述方法还包括在去除所述顶部介质层后在所述反应腔室内填充绝缘材料以覆盖所述阶梯区的过程。
作为本发明的一个可选方案，所述方法还包括在填充所述绝缘材料后将阶梯区分成至少两个开环阶梯区的过程。
作为本发明的一个可选方案，所述衬底为硅衬底。
作为本发明的一个可选方案，所述第一介质层为氮化硅层。
作为本发明的一个可选方案，所述第二介质层为氧化硅层。
作为本发明的一个可选方案，所述顶部介质层为多晶硅层。
作为本发明的一个可选方案，所述顶部介质层通过刻蚀工艺去除。
作为本发明的一个可选方案，所述刻蚀剂对所述第一介质层和所述第二介质层的刻蚀选择比为1:1。
作为本发明的一个可选方案，所述刻蚀剂为化学刻蚀剂或气体刻蚀剂。
作为本发明的一个可选方案，所述刻蚀剂为氢氟酸溶液。
本发明的第二个方面是提供一种在3D NAND上形成阶梯区的方法，所述3D NAND包括衬底和形成于所述衬底上的NAND堆叠层，所述NAND堆叠层包括衬底绝缘层和设置在所述衬底绝缘层上的多个NAND复合层，每一所述NAND复合层均包括金属层及其上的氧化硅层，所述阶梯区设置在所述NAND堆叠层侧面，且自顶层NAND复合层向下延伸，所述阶梯区包括多个台阶，每一所述台阶包括氧化硅层和其下部的金属层,所述方法包括以下步骤：
在半导体衬底上形成堆叠层，使所述堆叠层包括在所述衬底上形成的衬底绝缘层和形成在所述衬底绝缘层上的多个复合层，每一所述复合层均包括氮化硅层及其上的氧化硅层；
在所述堆叠层的顶部形成一顶部介质层
在所述顶部介质层上开一贯穿所述顶部介质层的开口；
提供一种与所述顶部介质层不发生反应的刻蚀剂；
顶层复合层刻蚀：所述刻蚀剂在向下刻蚀打开所述顶层复合层内氮化硅层的同时横向刻蚀所述顶层复合层内氧化硅层，并在所述开口下方刻蚀出一反应腔室，所述反应腔室侧壁的所述顶层复合层上形成有第一台阶结构；
下层复合层刻蚀：使刻蚀剂进入所述反应腔室内，使所述刻蚀剂与所述反应腔室侧壁和底壁发生反应，并在向下刻蚀打开下一层复合层内氮化硅层的同时横向刻蚀所述反应腔室侧壁的复合层，并在反应腔室的侧壁形成第二台阶结构；
重复所述下层复合层刻蚀过程逐级向下刻蚀所述复合层直至所述阶梯区内所有台阶的氧化硅层刻蚀完毕后形成一阶梯区；
去除所述顶部介质层；
去除每一所述复合层内所述氮化硅层，在每一台阶的氧化硅层下方形成一通道；
在所述通道内形成所述金属层。
作为本发明的一个可选方案，所述方法还包括在所述反应腔室内填充绝缘材料以覆盖所述阶梯区，刻蚀所述阶梯区将所述阶梯区分成至少两个开环阶梯区的过程。
作为本发明的一个可选方案，所述顶部介质层为多晶硅层。
作为本发明的一个可选方案，所述顶部介质层通过刻蚀工艺去除。
作为本发明的一个可选方案，所述刻蚀剂为化学刻蚀剂或气体刻蚀剂。
作为本发明的一个可选方案，所述刻蚀剂为氢氟酸溶液。
作为本发明的一个可选方案，所述刻蚀剂对所述氮化硅和所述氧化硅的刻蚀选择比为1:1。
作为本发明的一个可选方案，所述将所述阶梯区分成至少两个开环阶梯区的过程通过干法刻蚀工艺实现。
本发明的第三个方面是提供一种半导体器件，包括衬底和形成在所述衬底上的堆叠层，所述堆叠层包括多个复合层，每一所述复合层均包括第一介质层及其上的第二介质层，所述堆叠层的侧面设置有阶梯区，所述阶梯区的台阶自顶层复合层向下延伸，所述阶梯区采用上述在半导体器件上形成阶梯区的方法形成。
本发明的第四个方面是提供一种3D NAND，包括衬底和形成在所述衬底上的堆叠层，所述堆叠层包括衬底绝缘层和设置在所述衬底绝缘层上的多个复合层，每一所述复合层均包括金属层及其上的氧化硅层，所述3D NAND的阶梯区设置在所述堆叠层侧面，且自顶层复合层向下延伸，所述阶梯区采用上述在3D NAND上形成阶梯区的方法形成。
如上所述，本发明形成阶梯区的方法，其在堆叠层顶部设置顶部介质层，并在所述顶部介质层上设置有贯穿的开口，并通过选取一种与顶部介质层不发生反应的刻蚀剂来对堆叠层内的各个复合层进行刻蚀，最终形成阶梯区，这种阶梯区的形成方法能够将干法刻蚀的次数大大减少，减少了工艺步骤，节省了生产时间，有助于提高产能。另外本方法节省了很多步的干法刻蚀，因此对掩膜版和干法刻蚀的需求大大减少，极大的降低了生产成本。
附图说明
图1显示为本发明在半导体器件上形成阶梯区的方法中在堆叠层上部形成顶部介质层后的示意图；
图2显示为本发明在半导体器件上形成阶梯区的方法中在顶部介质层上形成开口后的示意图；
图3显示为本发明在半导体器件上形成阶梯区的方法中顶层复合层刻蚀后在反应腔室侧壁形成有第一台阶结构的示意图；
图4显示为本发明在半导体器件上形成阶梯区的方法中进行一次下层复合层刻蚀后在反应腔室侧壁形成第二台阶结构的示意图；
图5显示为本发明在半导体器件上形成阶梯区的方法中依次向下刻蚀所述复合层直至所述阶梯区刻蚀完毕后的结构示意图；
图6显示为本发明在半导体器件上形成阶梯区的方法中去除顶部介质层后的结构示意图；
图7显示为图6的俯视图；
图8显示为本发明在半导体器件上形成阶梯区的方法中在反应腔室内填充绝缘材料的结构示意图；
图9显示为本发明在半导体器件上形成阶梯区的方法中将阶梯区分为左开环阶梯区和右开环阶梯区的结构示意图；
图10显示为图9的俯视图；
图11显示为本发明在半导体器件上形成阶梯区的方法的流程示意图；
图12、图13、图14显示为本发明在半导体器件上形成阶梯区的显微照片；
图15显示为本发明在3D NAND上形成阶梯区的方法中在衬底上形成堆叠层的局部结构图；
图16显示为本发明在3D NAND上形成阶梯区的方法中在堆叠层上部形成顶部介质层的示意图；
图17显示为本发明在3D NAND上形成阶梯区的方法中在顶部介质层上形成开口后的示意图；
图18显示为本发明在3D NAND上形成阶梯区的方法中顶层复合层刻蚀后在反应腔室侧壁形成有第一台阶结构的示意图；
图19显示为本发明在3D NAND上形成阶梯区的方法中进行一次下层复合层刻蚀后在反应腔室侧壁形成第二台阶结构的示意图；
图20显示为本发明在3D NAND上形成阶梯区的方法中依次向下刻蚀所述复合层直至所述阶梯区刻蚀完毕后的结构示意图；
图21显示为本发明在3D NAND上形成阶梯区的方法中去除顶部介质层后的结构示意图；
图22显示为本发明在3D NAND上形成阶梯区的方法中在反应腔室内填充绝缘材料的结构示意图；
图23显示为本发明在3D NAND上形成阶梯区的方法中将阶梯区分为左开环阶梯区和右开环阶梯区的结构示意图；
图24显示为本发明在3D NAND上形成阶梯区的方法中去除氮化硅层后的局部结构图；
图25显示为本发明在3D NAND上形成阶梯区的方法中在通道内形成金属层后的局部结构图；
图26显示为本发明在3D NAND上形成阶梯区的方法的流程示意图。
元件标号说明
110 衬底
120 堆叠层
120a NAND堆叠层
121 复合层
121a NAND复合层
1211 氮化硅层
1212 氧化硅层
1213 通道
1214 金属层
141a 第一台阶结构
141b 第二台阶结构
141n 阶梯区
1411n/1411m 左开环阶梯区
1412n/1412m 右开环阶梯区
143a/143b/143n 反应腔室
130 顶部介质层
131 开口
(1) 第一台阶
(2) 第二台阶
(3) 第三台阶
(4) 第四台阶
(5) 第五台阶
(6) 第六台阶
具体实施方式
请参阅图1至图26，以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其它优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
需要说明的是，本发明实施例中的附图都是堆叠层阶梯区的局部示意图，仅以堆叠层中部分厚度和部分区域作为示意。并且本实施例中所提供的图示仅以示意方式说明本发明的基本构想，虽图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的形态、数量及比例可为一种随意的改变，且其组件布局形态也可能更为复杂。
实施例一
请参阅图1至图14，本实施例提供一种在半导体器件上形成阶梯区的方法，所述半导体器件包括衬底110和形成在所述衬底110上的堆叠层120，所述堆叠层120由多个复合层121堆叠而成，每一所述复合层121均包括第一介质层(例如氮化硅层1211)及其上的第二介质层(例如氧化硅层1212)，如图11中流程图所示，所述方法包括以下步骤：
如图1所示，在所述堆叠层120的顶部形成一顶部介质层130；
如图2所示，在所述顶部介质层130上开一贯穿所述顶部介质层的开口131；
提供一种与所述顶部介质层130不发生反应且具有各向同性的刻蚀剂；
顶层复合层刻蚀：使所述刻蚀剂进入图2中所示的开口131中，所述刻蚀剂在向下刻蚀打开所述顶层复合层内第一介质层的同时横向刻蚀所述顶层复合层内第二介质层，并形成如图3所示的反应腔室142a,在反应腔室142a侧壁的所述复合层121上形成第一台阶结构141a；
下层复合层刻蚀：如图3至图4所示，使刻蚀剂进入所述反应腔室142a内，使所述刻蚀剂与所述反应腔室142a侧壁和底壁发生反应，并在向下刻蚀打开下一层复合层内第一介质层的同时横向刻蚀所述反应腔室142a侧壁的复合层，并形成新的反应腔室142b，在反应腔室142b的侧壁形成第二台阶结构141b；
如图5所示，重复所述下层复合层刻蚀过程依次向下刻蚀所述复合层直至所述阶梯区141n刻蚀完毕后，最终形成一反应腔室142n，所述阶梯区141n环绕将所述反应腔室142n包围；
如图6所示，去除所述顶部介质层130。
本发明形成阶梯区的方法，其在堆叠层顶部设置顶部介质层，并在所述顶部介质层上设置有贯穿的开口，并通过选取一种与顶部介质层不发生反应的刻蚀剂来对堆叠层内的各个复合层进行刻蚀，最终形成阶梯区，这种阶梯区的形成方法能够将干法刻蚀的次数大大减少，减少了工艺步骤，节省了生产时间，有助于提高产能。另外本方法节省了很多步的干法刻蚀，因此对掩膜版和干法刻蚀的需求大大减少，极大的降低了生产成本。
需要进行说明的是反应腔室为刻蚀剂腐蚀复合层后形成的空腔，其侧壁上各级台阶在垂直方向上的台阶投影线等距环绕在所述开口131边界在垂直方向上的边界投影外围，本发明中所述开口的形状不受限制，可以为任意边界封闭的形状，如矩形、椭圆形等，如图7所示，作为本发明一示例，本实施例中所述开口为圆柱体，所述开口在垂直方向上的投影为圆，所述反应腔室侧壁上各级台阶在垂直方向上投影为与所述圆同轴设置的圆环。另外需要说明的是，本发明中对刻蚀剂的加入过程与方式不做限定，可以分多次加入，也可以一次性加入，只要能够与反应腔室侧壁和底壁发生反应至阶梯区形成即可。本发明中台阶区刻蚀的具体控制过程要视第一介质层厚度、第二介质层厚度、刻蚀速率、刻蚀时间等参数确定，但需要说明的是这种具体控制过程与现有湿法工艺中的控制过程相似，在此不再做详细说明。
本发明方法中在阶梯区刻蚀完成后才去除所述顶部介质层(即阶梯区未刻蚀完成前均保留)，这样可以很好的保护顶层复合层。
在本发明中，衬底既可以为半导体衬底，例如可以为Si衬底、Ge衬底、SiGe衬底、SOI(绝缘体上硅，Silicon On Insulator)或GOI(绝缘体上绪，GermaniumOn Insulator)等。在其他实施例中，所述半导体衬底还可以为包括其他元素半导体或化合物半导体的衬底，例如GaAs、InP或SiC等，还可以为叠层结构，例如Si/SiGe等，还可以其他外延结构，还可以为绝缘衬底如蓝宝石衬底或其它衬底，衬底材质可以根据半导体器件的具体要求设定。作为本发明一示例，本实施例中所述衬底110为硅衬底。
若半导体器件上的阶梯区为环形阶梯区，则本发明方法可以仅包括上述内容，但考虑到现有半导体器件上的阶梯区多为开环结构，作为本发明一实施方式，如图8所示，本实施例中所述方法还包括在去除所述顶部介质层后在所述反应腔室内填充绝缘材料143以覆盖所述阶梯区141n的过程。填充绝缘材料一方面可以对阶梯区141n进行保护，另一方面可以为阶梯区141n的分割做准备，填充绝缘材料143也可以为一层只覆盖反应腔室142n壁体的绝缘层，但作为本发明一示例，本实施例中所述绝缘材料143填满所述反应腔室142n。
如图9至图10所示，绝缘材料填满后，即可沿所述圆柱形开口的径向平面分割所述阶梯区141n，以将闭环形状的阶梯区141n分割成至少两个开环阶梯区。作为本发明一示例，本实施例中通过分割，将所述将环形阶梯区分成了左开环阶梯区1411n和右开环阶梯区1412n，本发明中阶梯区的分割过程可以通过现有多种晶圆分割工艺来实现，作为本发明一示例，较佳地，本实施例中所述将环形阶梯区分成左开环阶梯区1411n和右开环阶梯区1412n的过程通过干法刻蚀工艺实现。
考虑到影响刻蚀过程的影响因素较多，本发明中可以对刻蚀剂的选择比不做过多限定，而通过协调控制其他参数(如介质层厚度、刻蚀速率、温度控制、刻蚀时间等)来综合实现第一介质层台阶宽度x和第二介质层台阶宽度y分别满足x+y＞x＞0，x+y＞y＞0，这样即可保证台阶区的形成。作为本发明一示例，本实施例中第一介质层和第二介质层的厚度相同均为h，刻蚀剂对第一介质层和第二介质层的刻蚀选择比为1:1，忽略掉其他影响因素，刻蚀剂在向下刻蚀打开h厚度的第一介质层或第二介质层的同时均会横向刻蚀掉反应腔室侧壁的第一介质层和第二介质层，这样依次逐级向下刻蚀所述复合层直至所述阶梯区内所有台阶的第一介质层刻蚀完毕后形成一阶梯区。
原则上来讲只要能够找到相应刻蚀选择比的刻蚀剂，本发明中第一介质层和第二介质层的材质可以不多做限定，但作为本发明一示例，本实施例中所述第一介质层为氮化硅层，所述第二介质层为氧化硅层。
本发明中顶部介质层的材质可以为与所述第一介质层和所述第二介质层刻蚀化学性质不同的其它材质，本实施例中考虑到多晶硅与氮化硅层、氧化硅层的刻蚀化学性质不同，作为本发明一示例，本实施例中所述顶部介质层130为多晶硅层。
本发明中所述顶部介质层的去除可以通过化学机械研磨工艺或刻蚀工艺来实现，作为本发明一示例，本实施例中多晶硅层的去除通过刻蚀工艺去除，如采用TMAH刻蚀剂对顶部介质层进行湿法刻蚀工艺。
本发明中所述刻蚀剂可为液体化学刻蚀剂或气体刻蚀剂，如不同浓度的氢氟酸溶液或CF4和O2的气体混合物考虑到针对氮化硅和氧化硅的刻蚀特性，作为本发明一示例，本实施例中所述刻蚀剂为49％的氢氟酸溶液。
需要说明的是本发明中为详细说明的刻蚀工艺均为现有半导体领域的常规工艺，在本发明中不再进行赘述。
如图12至图14为本实施例中半导体器件，采用49％氢氟酸溶液刻蚀形成的阶梯区显微图及局部放大图；图中各台阶尺寸见下表
台阶标号 (1) (2) (3) (4) (5) (6)
宽度(nm) 339.73 339.73 336.55 347.66 354.01 360.36
从上表可以看出本发明方法形成的台阶，台阶宽度误差很小，满足3D NAND等半导体器件制作的误差要求。
实施例二
请参阅图15至图26，本实施例提供一种在3D NAND上形成阶梯区的方法，如图25所示，所述3D NAND包括半导体衬底110和形成在所述半导体衬底110上的NAND堆叠层120a，所述NAND堆叠层120a包括衬底绝缘层122和设置在所述衬底绝缘层122上的多个NAND复合层121a，每一所述NAND复合层121a均包括金属层1214及其上的氧化硅层1212，所述左阶梯区1411m和右阶梯区1412m自顶层NAND复合层向下延伸，所述阶梯区包括多个台阶，每一所述台阶包括氧化硅层1212和其下部的金属层1214，如图26中工艺图所示，所述方法包括以下步骤：
如图15所示，在所述半导体衬底110形成堆叠层120，使所述堆叠层包括在所述衬底110上形成的衬底绝缘层122和形成在所述衬底绝缘层122上的多个复合层121，且使每一所述复合层121均包括氮化硅层1211及其上的氧化硅层1212；
如图16所示，在所述堆叠层120的顶部形成一与所述氮化硅层1211和所述氧化硅层1212刻蚀化学性质不同的顶部介质层130；
如图17所示，在所述顶部介质层130上开一贯穿所述顶部介质层130的开口131；
提供一种与所述顶部介质层不发生反应且具有各向同性的刻蚀剂；
顶层复合层刻蚀：如图17使所述刻蚀剂进入所述开口131中，所述刻蚀剂在向下刻蚀打开所述顶层复合层内氮化硅层1211的同时横向刻蚀所述顶层复合层内氧化硅层1212，并最终形成如图18所示的反应腔室142a,在反应腔室142a侧壁的所述复合层121上形成第一台阶结构141a；
下层复合层刻蚀：如图18至图19所示，使刻蚀剂进入所述反应腔室142a内，所述刻蚀剂与所述反应腔室142a侧壁和底壁发生反应，并在向下刻蚀打开下一层复合层内氮化硅层1211的同时横向刻蚀所述反应腔室侧壁的复合层，并最终形成新的反应腔室142b，在反应腔室142b的侧壁形成第二台阶结构141b；
如图20所示，重复所述下层复合层刻蚀过程逐级向下刻蚀所述复合层直至所述阶梯区1411m和1412m内所有台阶氮化硅层刻蚀完毕后形成一闭环的阶梯区141n；
如图20至图21所示，去除所述顶部介质层130；
考虑到同时刻蚀形成两个台阶区时，在两个台阶区相重叠的位置会形成一沟槽，而不需要再单独进行阶梯区分割，所以本发明方法可以不包括将阶梯区分割成开环阶梯区的过程，但作为本发明一示例，如图21至图22所示，本实施例中还包括在所述反应腔室142n内填充绝缘材料143以覆盖所述阶梯区141n，并如图22至图23所示，刻蚀所述阶梯区将闭环的阶梯区141n分成左开环阶梯区1411m和右开环阶梯区1412m的过程；
如图24所示，去除每一所述复合层内所述氮化硅层，在每一台阶的氧化硅层1212下方形成一通道1213；
如图25所示，在所述通道内形成金属层1214，阶梯区制作完毕。
本发明形成阶梯区的方法，其在堆叠层顶部设置顶部介质层，并在所述顶部介质层上设置有贯穿的开口，并通过选取一种与顶部介质层不发生反应且具有各向同性的刻蚀剂来对堆叠层内的各个复合层进行刻蚀，最终形成阶梯区，这种阶梯区的形成方法能够将干法刻蚀的次数大大减少，减少了工艺步骤，节省了生产时间，有助于提高产能。另外本方法节省了很多步的干法刻蚀，因此对掩膜版和干法刻蚀的需求大大减少，极大的降低了生产成本。
本实施例中的半导体衬底可以为Si衬底、Ge衬底、SiGe衬底、SOI(绝缘体上硅，Silicon On Insulator)或GOI(绝缘体上绪，GermaniumOn Insulator)等，作为本发明一示例，本实施例中为硅衬底。
本实施例中考虑到多晶硅与氮化硅层、氧化硅层的刻蚀化学性质不同，作为本发明一示例，本实施例中所述顶部介质层为多晶硅层。
本发明中所述顶部介质层的去除可以通过化学机械研磨工艺或刻蚀工艺来实现，作为本发明一示例，本实施例中多晶硅层的去除通过刻蚀工艺去除，如采用TMAH刻蚀剂对顶部介质层进行湿法刻蚀工艺。
本发明中所述刻蚀剂可为液体化学刻蚀剂或气体刻蚀剂，如不同浓度的氢氟酸溶液、刻蚀气体，考虑到针对氮化硅和氧化硅的刻蚀特性，作为本发明一示例，本实施例中所述刻蚀剂为49％的氢氟酸溶液。
考虑到影响刻蚀过程的影响因素较多，本发明中可以对刻蚀剂的选择比不做过多限定，而通过协调控制其他参数(如介质层厚度、刻蚀速率、温度控制、刻蚀时间等)来综合实现氮化硅层台阶宽度x和氧化硅层台阶宽度y分别满足x+y＞x＞0，x+y＞y＞0，这样即可保证台阶区的形成。作为本发明一示例，本实施例中氮化硅层和氧化硅层的厚度相同均为h，刻蚀剂对氮化硅层和氧化硅层的刻蚀选择比为1:1，忽略掉其他影响因素，刻蚀剂在向下刻蚀打开h厚度的氮化硅层或氧化硅层的同时均会横向刻蚀掉反应腔室侧壁的氧化硅层和氮化硅层，这样依次逐级向下刻蚀所述复合层直至所述阶梯区内所有台阶的氧化硅层刻蚀完毕后形成一阶梯区。
作为本发明方法的一示例，所述将所述阶梯区分成至少左开环阶梯区1411n和右开环阶梯区1412n的过程通过干法刻蚀工艺实现。
需要说明的是，本实施例中在氮化硅和氧化硅的堆叠层120上进行阶梯区刻蚀的过程中，未详细描述的细节均与实施例一中相同，在此不再赘述。
实施例三
一种半导体器件，包括衬底和形成在所述衬底上的堆叠层，所述堆叠层包括多个复合层，每一所述复合层均包括第一介质层及其上的第二介质层，所述堆叠层上设置有至少一个阶梯区，所述阶梯区的台阶自顶层复合层向下延伸，所述阶梯区采用实施例一中所述的方法形成。
实施例四
一种3D NAND，包括衬底和形成在所述衬底上的堆叠层，所述堆叠层包括衬底绝缘层和设置在所述衬底绝缘层上的多个复合层，每一所述复合层均包括金属层及其上的氧化硅层，所述阶梯区设置在所述堆叠层侧面，且自顶层复合层向下延伸，所述阶梯区采用实施例二中所述的方法形成。
综上所述，本发明一种形成阶梯区的方法和一种半导体器件及3D NAND，其在堆叠层顶部设置顶部介质层，并在所述顶部介质层上设置有贯穿的开口，并通过选取一种与顶部介质层不发生反应且具有各向同性的刻蚀剂来对堆叠层内的各个复合层进行刻蚀，最终形成阶梯区，这种阶梯区的形成方法能够将干法刻蚀的次数大大减少，减少了工艺步骤，节省了生产时间，有助于提高产能。另外本方法节省了很多步的干法刻蚀，因此对掩膜版和干法刻蚀的需求大大减少，极大的降低了生产成本。所以，本发明有效克服了现有技术中的一些实际问题从而有很高的利用价值和使用意义。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (21)

1.一种在半导体器件上形成阶梯区的方法，所述半导体器件包括衬底和形成在所述衬底上的堆叠层，所述堆叠层包括多个复合层，每一所述复合层均包括第一介质层及其上的第二介质层，其特征在于，所述方法包括以下步骤：
在所述堆叠层的顶部形成一顶部介质层；
在所述顶部介质层上开一贯穿所述顶部介质层的开口；
提供一种与所述顶部介质层不发生反应的刻蚀剂；
顶层复合层刻蚀：使所述刻蚀剂进入所述开口中，所述刻蚀剂在向下刻蚀打开所述顶层复合层内第一介质层的同时横向刻蚀所述顶层复合层内第二介质层，并在所述开口下方刻蚀出一反应腔室，所述反应腔室侧壁的所述顶层复合层上形成有第一台阶结构；
下层复合层刻蚀：使所述刻蚀剂与所述反应腔室侧壁和底壁发生反应，并在向下刻蚀打开下一层复合层内第一介质层的同时横向刻蚀所述反应腔室侧壁的复合层，并在反应腔室的侧壁形成第二台阶结构；
重复所述下层复合层刻蚀过程依次向下刻蚀所述复合层直至所述阶梯区刻蚀完毕；
去除所述顶部介质层。
2.根据权利要求1所述的在半导体器件上形成阶梯区的方法，其特征在于，所述方法还包括在去除所述顶部介质层后在所述反应腔室内填充绝缘材料以覆盖所述阶梯区的过程。
3.根据权利要求2所述的在半导体器件上形成阶梯区的方法，其特征在于，所述方法还包括在填充所述绝缘材料后将所述阶梯区分成至少两个开环阶梯区的过程。
4.根据权利要求3所述的在半导体器件上形成阶梯区的方法，其特征在于，所述将阶梯区分成至少两个开环阶梯区的过程通过干法刻蚀工艺实现。
5.根据权利要求1所述的在半导体器件上形成阶梯区的方法，其特征在于，所述第一介质层为氮化硅层。
6.根据权利要求1所述的在半导体器件上形成阶梯区的方法，其特征在于，所述第二介质层为氧化硅层。
7.根据权利要求1所述的在半导体器件上形成阶梯区的方法，其特征在于，所述顶部介质层为多晶硅层。
8.根据权利要求1所述的在半导体器件上形成阶梯区的方法，其特征在于，所述顶部介质层通过刻蚀工艺去除。
9.根据权利要求1所述的在半导体器件上形成阶梯区的方法，其特征在于，所述刻蚀剂对所述第一介质层和所述第二介质层的刻蚀选择比为1:1。
10.根据权利要求1所述的在半导体器件上形成阶梯区的方法，其特征在于，所述刻蚀剂为化学刻蚀剂或气体刻蚀剂。
11.根据权利要求1所述的在半导体器件上形成阶梯区的方法，其特征在于，所述刻蚀剂为氢氟酸溶液。
12.一种在3D NAND上形成阶梯区的方法，所述3D NAND包括衬底和形成于所述衬底上的NAND堆叠层，所述NAND堆叠层包括衬底绝缘层和设置在所述衬底绝缘层上的多个NAND复合层，每一所述NAND复合层均包括金属层及其上的氧化硅层，所述阶梯区设置在所述NAND堆叠层侧面，且自顶层NAND复合层向下延伸，其特征在于，所述方法包括以下步骤：
在半导体衬底上形成堆叠层，使所述堆叠层包括在所述衬底上形成的衬底绝缘层和形成在所述衬底绝缘层上的多个复合层，并使每一所述复合层均包括氮化硅层及其上的氧化硅层；
在所述堆叠层的顶部形成一顶部介质层；
在所述顶部介质层上开一贯穿所述顶部介质层的开口；
提供一种与所述顶部介质层不发生反应的刻蚀剂；
顶层复合层刻蚀：使所述刻蚀剂进入所述开口中，所述刻蚀剂在向下刻蚀打开所述顶层复合层内氮化硅层的同时横向刻蚀所述顶层复合层内氧化硅层，并在所述开口下方刻蚀出一反应腔室，所述反应腔室侧壁的所述顶层复合层上形成有第一台阶结构；
下层复合层刻蚀：使所述刻蚀剂与所述反应腔室侧壁和底壁发生反应，并在向下刻蚀打开下一层复合层内氮化硅层的同时横向刻蚀所述反应腔室侧壁的复合层，并在反应腔室的侧壁形成第二台阶结构；
重复所述下层复合层刻蚀过程逐级向下刻蚀所述复合层直至所述阶梯区内所有台阶的氧化硅层刻蚀完毕后形成一阶梯区；
去除所述顶部介质层；
去除每一所述复合层内所述氮化硅层，在每一台阶的氧化硅层下方形成一通道；
在所述通道内形成所述金属层。
13.根据权利要求12所述的在3D NAND上形成阶梯区的方法，其特征在于，所述方法还包 括：去除所述顶部介质层后在所述反应腔室内填充绝缘材料以覆盖所述阶梯区，刻蚀所述阶梯区将所述阶梯区分成至少两个开环阶梯区的过程。
14.根据权利要求12所述的在3D NAND上形成阶梯区的方法，其特征在于，所述顶部介质层为多晶硅层。
15.根据权利要求12所述的在3D NAND上形成阶梯区的方法，其特征在于，所述顶部介质层通过刻蚀工艺去除。
16.根据权利要求12所述的在3D NAND上形成阶梯区的方法，其特征在于，所述刻蚀剂为化学刻蚀剂或气体刻蚀剂。
17.根据权利要求12所述的在3D NAND上形成阶梯区的方法，其特征在于，所述刻蚀剂为氢氟酸溶液。
18.根据权利要求12所述的在3D NAND上形成阶梯区的方法，其特征在于，所述刻蚀剂对所述氮化硅和所述氧化硅的刻蚀选择比为1:1。
19.根据权利要求13所述的在3D NAND上形成阶梯区的方法，其特征在于，所述将所述阶梯区分成至少两个开环阶梯区的过程通过干法刻蚀工艺实现。
20.一种半导体器件，包括衬底和形成在所述衬底上的堆叠层，所述堆叠层包括多个复合层，每一所述复合层均包括第一介质层及其上的第二介质层，所述堆叠层的侧面设置有阶梯区，所述阶梯区的台阶自顶层复合层向下延伸，其特征在于，所述阶梯区采用权利要求1至11中任一项所述的方法形成。
21.一种3D NAND，包括衬底和形成在所述衬底上的堆叠层，所述堆叠层包括衬底绝缘层和设置在所述衬底绝缘层上的多个复合层，每一所述复合层均包括金属层及其上的氧化硅层，所述阶梯区设置在所述堆叠层侧面，且自顶层复合层向下延伸，其特征在于，所述阶梯区采用权利要求12至19中任一项所述的方法形成。
CN202010217713.9A 2020-03-25 2020-03-25 一种形成阶梯区的方法和一种半导体器件及3d nand Active CN111403391B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010217713.9A CN111403391B (zh) 2020-03-25 2020-03-25 一种形成阶梯区的方法和一种半导体器件及3d nand

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010217713.9A CN111403391B (zh) 2020-03-25 2020-03-25 一种形成阶梯区的方法和一种半导体器件及3d nand

Publications (2)

Publication Number Publication Date
CN111403391A CN111403391A (zh) 2020-07-10
CN111403391B true CN111403391B (zh) 2022-11-01

Family

ID=71413519

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010217713.9A Active CN111403391B (zh) 2020-03-25 2020-03-25 一种形成阶梯区的方法和一种半导体器件及3d nand

Country Status (1)

Country Link
CN (1) CN111403391B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022087943A1 (en) 2020-10-29 2022-05-05 Yangtze Memory Technologies Co., Ltd. Concentric staircase structure in three-dimensional memory device and method thereof

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1438544A (zh) * 2003-02-28 2003-08-27 北京大学 多层高深宽比硅台阶深刻蚀方法
CN103563070A (zh) * 2011-06-02 2014-02-05 美光科技公司 包括阶梯结构的设备及形成所述阶梯结构的方法
CN108039318A (zh) * 2017-12-21 2018-05-15 深圳迈辽技术转移中心有限公司 抗光照干扰的半导体芯片的制作方法
TW201836061A (zh) * 2017-03-23 2018-10-01 旺宏電子股份有限公司 非對稱階梯結構及其製造方法
CN108630528A (zh) * 2017-03-23 2018-10-09 旺宏电子股份有限公司 非对称阶梯结构及其制造方法
CN109411476A (zh) * 2018-12-06 2019-03-01 长江存储科技有限责任公司 三维存储器及其制造方法
CN109716521A (zh) * 2018-12-12 2019-05-03 长江存储科技有限责任公司 用于三维存储器件的接触结构
CN109791931A (zh) * 2016-10-28 2019-05-21 桑迪士克科技有限责任公司 在存储叠层结构之间具有非均匀间距的三维存储器器件及其制造方法
KR20200007212A (ko) * 2018-07-12 2020-01-22 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그 형성방법

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9236255B2 (en) * 2013-06-26 2016-01-12 Applied Materials, Inc. Methods for forming three dimensional NAND structures atop a substrate
US9741563B2 (en) * 2016-01-27 2017-08-22 Lam Research Corporation Hybrid stair-step etch
US10186452B2 (en) * 2017-03-28 2019-01-22 Macronix International Co., Ltd. Asymmetric stair structure and method for fabricating the same

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1438544A (zh) * 2003-02-28 2003-08-27 北京大学 多层高深宽比硅台阶深刻蚀方法
CN103563070A (zh) * 2011-06-02 2014-02-05 美光科技公司 包括阶梯结构的设备及形成所述阶梯结构的方法
CN109791931A (zh) * 2016-10-28 2019-05-21 桑迪士克科技有限责任公司 在存储叠层结构之间具有非均匀间距的三维存储器器件及其制造方法
TW201836061A (zh) * 2017-03-23 2018-10-01 旺宏電子股份有限公司 非對稱階梯結構及其製造方法
CN108630528A (zh) * 2017-03-23 2018-10-09 旺宏电子股份有限公司 非对称阶梯结构及其制造方法
CN108039318A (zh) * 2017-12-21 2018-05-15 深圳迈辽技术转移中心有限公司 抗光照干扰的半导体芯片的制作方法
KR20200007212A (ko) * 2018-07-12 2020-01-22 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그 형성방법
CN109411476A (zh) * 2018-12-06 2019-03-01 长江存储科技有限责任公司 三维存储器及其制造方法
CN109716521A (zh) * 2018-12-12 2019-05-03 长江存储科技有限责任公司 用于三维存储器件的接触结构

Also Published As

Publication number Publication date
CN111403391A (zh) 2020-07-10

Similar Documents

Publication Publication Date Title
CN103985711B (zh) 具有减少的寄生电容量的FinFET及其制造方法
CN100377332C (zh) 半导体器件及其制造方法
CN103594336B (zh) 一种双重图形化方法
US11967556B2 (en) Methods for fabricating microelectronic devices with contacts to conductive staircase steps, and related devices and systems
CN111403390B (zh) 一种半导体结构及其制作方法和三维存储器件
US10586736B2 (en) Hybrid fin cut with improved fin profiles
US20230018927A1 (en) Three-dimensional storage and method for manufacturing same
CN116801629A (zh) 存储器件及其形成方法
CN111403391B (zh) 一种形成阶梯区的方法和一种半导体器件及3d nand
US9412833B2 (en) Narrow semiconductor trench structure
US11398392B2 (en) Integrated circuit device and method of manufacturing the same
CN111162079B (zh) 选择性外延结构的形成方法及3d存储器件制造方法
CN110828544B (zh) 鳍结构
US20230121962A1 (en) Semiconductor device and method for manufacturing same
CN105633021A (zh) 半导体元件的制造方法
CN112466878A (zh) 一种半导体器件制作方法、半导体器件和三维存储器器件
CN111863826B (zh) 图形化掩膜的制作方法及三维nand存储器的制作方法
CN112331662B (zh) 三维存储器及其制备方法
CN108054167A (zh) 嵌入式闪存的制作方法
US9627220B1 (en) Methods of manufacturing semiconductor devices with improved metal gate fill-in for vertical memory cell and devices thereof
CN112993016B (zh) 三维存储器结构及其制作方法
US20240147726A1 (en) Method of forming memory structure
CN112713154B (zh) 三维存储器结构及其制备方法
CN108447869B (zh) 存储结构及其制作方法
CN107623035B (zh) 一种半导体器件及制备方法、电子装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant