CN1146981C - 半导体器件的制造方法 - Google Patents

半导体器件的制造方法 Download PDF

Info

Publication number
CN1146981C
CN1146981C CNB981167608A CN98116760A CN1146981C CN 1146981 C CN1146981 C CN 1146981C CN B981167608 A CNB981167608 A CN B981167608A CN 98116760 A CN98116760 A CN 98116760A CN 1146981 C CN1146981 C CN 1146981C
Authority
CN
China
Prior art keywords
film
mentioned
oxygen
semi
device manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB981167608A
Other languages
English (en)
Other versions
CN1215917A (zh
Inventor
������ɽ����
山内智
竹广忍
吉丸正树
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Publication of CN1215917A publication Critical patent/CN1215917A/zh
Application granted granted Critical
Publication of CN1146981C publication Critical patent/CN1146981C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02244—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of a metallic layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02181—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing hafnium, e.g. HfO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02183—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing tantalum, e.g. Ta2O5
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02186—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing titanium, e.g. TiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02189—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing zirconium, e.g. ZrO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02197—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides the material having a perovskite structure, e.g. BaTiO3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02323—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of oxygen
    • H01L21/02326—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of oxygen into a nitride layer, e.g. changing SiN to SiON
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02356—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment to change the morphology of the insulating layer, e.g. transformation of an amorphous layer into a crystalline layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31683—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of metallic layers, e.g. Al deposited on the body, e.g. formation of multi-layer insulating structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/65—Electrodes comprising a noble metal or a noble metal oxide, e.g. platinum (Pt), ruthenium (Ru), ruthenium dioxide (RuO2), iridium (Ir), iridium dioxide (IrO2)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H01L21/76888—By rendering at least a portion of the conductor non conductive, e.g. oxidation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor

Abstract

在电容器的制造中，本发明借助于在不含氧的气氛中进行热处理，可以从TiN膜制作TiO2膜。这在热处理过程中用来防止组成底电极的多晶硅发生氧化。于是，底电极一经在硅片上制得，就制作TiN膜和RuO2膜，并在不含氧的气氛中对硅片进行热处理。以这种方式获得了带有TiO2膜的介电膜和带有钌膜的顶电极。

Description

半导体器件的制造方法
技术领域
本发明涉及到半导体器件的电容器的制造方法。
背景技术
在半导体器件中构建电容器的常规方法涉及到在多晶硅、金属或氧化物导电层构成的底电极上制作一个氧化钽、钛酸锶钡或其它氧化物膜形式的介电膜，然后制作由钌、铱或相似物质构成的顶电极。
在制造这种电容器时，通常在制作介电膜之后，要在氧、活化氧或臭氧中进行热处理。这一处理用来借助于使介电膜结晶而提高介电常数并借助于补偿氧的不足而降低漏电流(参见日本专利公开No.82915/97)。
图16剖面图示出了常规半导体器件结构的一个例子。
如图16所示，在硅片1601的表面上，制作形成MOS晶体管或相似器件一部分的器件隔离氧化硅膜1602和扩散层1603，然后制作层间隔离层1604。在膜1604中制作接触孔1605之后，再以多晶硅或相似物质中的层间布线膜的形式，制作底电极1606。接着，在整个表面上制作氧化钽或其它介电膜1607，并如上所述在氧、活化氧或臭氧中对电容器进行热处理。最后，制作覆盖整个膜1607的具有钌、铱或相似物质的膜的顶电极1608。
但图16所示的这类常规电容器有下列缺点。
如上所述，通常在制作膜1607之后，要在氧之类的气氛中对电容器进行热处理。结果，有时就在膜1606a和1606b之间的界面边界附近形成氧化硅层1606c。这就导致形成上述电容器之外的另一个电容器，它含有导电膜1606a和1606b以及隔离层1606c，致使在半导体器件中存在二个串联的电容器。因此，在这种半导体器件中制作的电容器的总介电常数下降到预期水平以下。
而且，在热处理过程中，1606b层有时发生氧化，从而导致增大表面不平整并增大最终的漏电流。
相反，在热处理过程中，1607膜中的氧可能被释放，导致氧不足以及漏电流的相应增大。
若导电层1606b由金属或导电氧化物之类的不同材料制成，则在膜1606b和1606c之间可能形成势垒层(图中未示出)。此时，热处理使这一势垒层氧化成介电层，以致在层1606b和1606a之间有形成电容器的危险。其结果又是使电容器的总介电常数下降到预期水平以下。
这些缺点结合在一起就降低了半导体器件的成品率并导致成本上升。
发明内容
本发明的目的是提供一种有可能防止热处理过程引起的成品率下降的半导体器件制造方法。
根据本发明的一种半导体器件的制造方法，它包含下列步骤：制作一个层叠结构，此层叠结构至少有用于形成氧化介电膜的可氧化物质的第一膜和用来向上述第一膜供氧的第二膜，以及借助于在不含氧的气氛中对上述层叠结构进行热处理，将氧从上述第二膜馈至上述第一膜。
根据本发明的一个实施例，上述制作步骤包含借助于氮化可氧化物质而制作上述第一膜的步骤以及制作用来向上述可氧化的物质供氧的上述第二膜的步骤；而上述供氧步骤包含借助于在不含氧的气氛中对上述层叠结构进行热处理而氧化上述可氧化膜的方法来制作氧化介电膜的步骤。
根据本发明的一个实施例，上述制作步骤包含制作带有与上述氧化介电膜相同的组分的上述第一膜的步骤以及制作用来向上述第一膜中的可氧化物质供氧的上述第二膜的步骤；而上述供氧步骤包含借助于在不含氧的气氛中对上述层叠结构进行热处理而补偿氧的不足的步骤。
根据本发明的一个实施例，其中所述的第一膜形成电容器的氧化介电膜。
根据本发明的一个实施例，其中所述的顶电极还配备有用来激活从上述第二膜馈至上述第一膜的氧的金属膜。
根据本发明的一个实施例，其中所述的第二膜组成电容器底电极的一部分或全部。
根据本发明的一个实施例，其中的底电极配备有制作在穿通孔中的层间布线膜、制作在上述层间布线膜上的势垒层、制作在上述势垒层上以便能加上压应力的金属膜以及制作在此金属膜上的用来供氧的上述第二膜。
根据本发明的一个实施例，其中的底电极配备有制作在穿通孔中的层间布线膜、制作在上述层间布线膜上的势垒层、制作在上述势垒层上以便能加上压应力的第一金属膜、制作在上述第一金属膜上的用来供氧的上述第二膜以及制作在上述第二膜上以便能加上张应力的第二金属膜。
根据本发明的一个实施例，上述制作步骤包含制作组成电容器底电极的一部分或全部的上述第二膜的步骤以及制作组成电容器顶电极的一部分或全部的上述第二膜的步骤。
根据本发明的一个实施例，所述的底电极配备有制作在穿通孔中的层间布线膜、制作在上述层间布线膜上的势垒层、制作在上述势垒层上以便能加上压应力的第三金属膜以及制作在上述第三金属膜上的上述底电极的上述第二膜；而所述的顶电极配备有制作在上述第一膜上的上述顶电极的上述第二膜以及制作在上述顶电极的上述第二膜上以便能加上压应力的第四金属膜。
根据本发明的一个实施例，其中所述的底电极还配备有用来激活从上述底电极的上述第二膜馈送的氧的第五金属膜。
根据本发明的一个实施例，其中所述的顶电极还配备有用来激活从上述顶电极的上述第二膜馈送的氧的第六金属膜。
根据本发明的一个实施例，其中所述的第一膜是氮化钛膜、氮化钽膜、氮化锆膜或氮化铪膜。
根据本发明的一个实施例，其中所述的第一膜是氧化钽膜或钛酸锆铅膜。
根据本发明的一个实施例，所述的第一膜是非晶钛酸锶钡膜或钛酸锆铅膜；而所述的氧化介电膜是已在上述供应步骤中结晶的钛酸锶钡膜或钛酸锆铅膜。
根据本发明的一个实施例，其中所述的第二膜是氧化钌膜、氧化铱膜或由它们的混合物组成的膜。
根据本发明的一个实施例，其中的金属膜由钌、铱或铂中的任何一个组成。
根据本发明的一个实施例，其中的金属膜由钌、铱或铂中的任何一个组成。
根据本发明的一个实施例，其中的金属膜由钌、铱或铂中的任何一个组成。
本发明使得用来制作氧化介电膜的膜有可能由于在不含氧的气氛中进行热处理而氧化。
附图说明
下面参照附图来解释本发明的其它目的和优点，在这些附图中：
图1工艺剖面图用来解释第一实施例有关的半导体器件的制造方法；
图2示出了对第一实施例有关的电容器进行组分分析时的X射线分析图形；
图3工艺剖面图用来解释第二实施例有关的半导体器件的制造方法；
图4示出了第二实施例有关的半导体器件中，制作Ru膜过程中的气压与制作之后Ru膜的外加应力之间的关系；
图5示出了对第二实施例有关的电容器进行组分分析时的X射线分析图形，(A)中的Ru膜制作成加有张应力，而(B)中的Ru膜制作成加有压应力；
图6工艺剖面图用来解释第三实施例有关的半导体器件的制造方法；
图7工艺剖面图用来解释第四实施例有关的半导体器件的制造方法；
图8工艺剖面图用来解释第五实施例有关的半导体器件的制造方法；
图9工艺剖面图用来解释第六实施例有关的半导体器件的制造方法；
图10工艺剖面图用来解释第七实施例有关的半导体器件的制造方法；
图11工艺剖面图用来解释第八实施例有关的半导体器件的制造方法；
图12工艺剖面图用来解释第九实施例有关的半导体器件的制造方法；
图13工艺剖面图用来解释第十实施例有关的半导体器件的制造方法；
图14工艺剖面图用来解释第十一实施例有关的半导体器件的制造方法；
图15工艺剖面图用来解释第十二实施例有关的半导体器件的制造方法；
图16剖面图示出了常规半导体器件结构的一个例子。
具体实施方式
以下参照附图来描述本发明的实施例。应该了解的是，只要有可能，各个组成部分都表为简略形式，从而方便对本发明的理解，而且解释过程中给出的数值仅仅是作为例子。
第一实施例
首先参照图1和2来解释本发明第一实施例有关的半导体器件的制造方法。
图1工艺剖面图用来解释第一实施例有关的半导体器件的制造方法。
(1)首先，在硅片101的表面上制作形成MOS晶体管或相似器件一部分的器件隔离二氧化硅膜102和扩散层103。
(2)接着，用化学汽相淀积(CVD)或相似方法，在晶片101的整个表面上制作厚度例如为700-1000nm的层间隔离膜104。
(3)然后用光刻或其它常规方法，在此膜104中制作接触孔105。
(4)下一步涉及到用溅射或相似技术，在整个表面上淀积厚度例如为20-100nm的多晶硅。然后用借助于光刻或其它常规方法的图形化，制作带有层间布线膜106a和导电层106b的底电极106(参见图1(A))。
(5)然后，用溅射、CVD、或相似技术，在整个表面上制作厚度例如为10-100nm的用来制作氧化介电膜的TiN膜107。
(6)接着，再用溅射、CVD、或相似技术，在TiN膜107的整个表面上制作厚度例如为50-200nm的用来提供氧的RuO2膜108(参见图1(B))。
(7)最后，用快速热处理(RTA)或相似方法，在不含氧的气氛(例如N2、He、Ar、Xe或相似气体)中，于600℃进行例如3分钟热处理。这使RuO2膜108中的氧馈至TiN膜107，使生成TiO2氧化介电膜109(参见图1(C))。同时，RuO2膜108失去其氧并变成Ru膜110，用作成品电容器中的顶电极。
图2示出了对第一实施例有关的电容器进行组分分析时的X射线分析图形。在图2中，垂直轴表示反射强度(标准值)，而水平轴表示布拉格角2θ。
如图2中a所示，在进行热处理(工序7)之前，检测到TiN和RuO2的衍射峰。同时，如b所示，在热处理之后，检测到TiO2和Ru的衍射峰。这可以证实TiN膜107和RuO2膜108由于热处理而分别变成了TiO2膜109和Ru膜110。
这样，本实施例有关的半导体器件的制造方法，虽然热处理是在不含氧的气氛中进行，仍然方便了TiO2膜109的形成。这使得有可能防止制作底电极的多晶硅发生氧化。
因此，本实施例可用来防止由于层间布线膜106a和导电层106b之间界面附近形成SiO2膜所引起的介电常数降低，以及防止导电层106b氧化所造成的不平整性所引起的漏电流增加。结果就提高了半导体器件的成品率。
同时，在导电层106b上聚集的是TiN而不是Ti，从而防止了钛的硅化物的形成并有助于提高成品率。
应该指出的是，在本实施例的描述中已假设用来制作氧化介电膜的是TiN膜107，但也有可能采用TaN、ZrN和HfN之类的其它氮化物。
以同样的方法，RuO2膜108已被用作供氧的膜，但对用来供氧的膜，仅仅要求它是一种热稳定性比形成氧化介电膜的物质差的氧化物导体，因此也有可能采用IrO2膜或由RuO2和IrO2的混合物组成的膜。
而且，也有可能采用诸如RuOx(0＜x＜2)之类的具有不同氧浓度的膜来代替RuO2膜108供氧。这样，借助于改变供氧膜的氧浓度，就有可能控制向用来制作氧化介电膜的膜提供的氧量，从而防止过量供氧。
第二实施例
下面参照图3-5来解释本发明第二实施例有关的半导体器件的制造方法。
图3工艺剖面图用来解释第二实施例有关的半导体器件的制造方法
(1)首先，如第一实施例那样，在硅片301的表面上制作SiO2器件隔离膜302和扩散层303。接着，用CVD或相似方法，在晶片301的整个表面上制作例如厚度为700-1000nm的层间隔离膜304。随后用光刻或其它常规方法，在此膜304中制作接触孔305。
(2)下一步涉及到用溅射或相似技术，在整个表面上淀积厚度例如为20-100nm的多晶硅。然后用借助于光刻或其它常规方法的图形化，制作带有层间布线膜306a和导电层306b的底电极306(参见图3(A))。
(3)然后，用溅射、CVD、或相似技术，在整个表面上制作厚度例如为10-100nm的用来形成氧化介电膜的TiN膜307。
(4)接着，再用溅射、CVD、或相似技术，在TiN膜307的整个表面上制作厚度例如为10nm的Ru膜308作为金属膜。
此处，Ru膜308最好制作成其上加有张应力。这是为了在执行热处理的稍后阶段(工序7)中确保足够的氧渗透性。
图4示出了第二实施例有关的半导体器件中，制作Ru膜过程中的气压与制作之后Ru膜的外加应力之间的关系。在图4中，垂直轴表示外加应力(达因/cm2)，水平轴表示气体压力(毫乇)。
从图中可见，为了对Ru膜308加上张应力，需要例如6.5毫乇或更大的气体压力。
(5)接着，再用溅射、CVD、或相似技术，在Ru膜308的整个表面上制作厚度例如为50-200nm的用来提供氧的RuO2膜309(参见图3(B))。
(6)最后，用快速热处理(RTA)或相似方法，在不含氧的气氛(例如N2、He、Ar、Xe或相似气体)中，于600℃进行例如3分钟热处理。这使RuO2膜309中的氧被Ru膜激活并馈至TiN膜307，使生成TiO2氧化介电膜310(参见图3(C))。同时，RuO2膜309失去其氧并变成Ru膜311，同Ru膜308一起用作成品电容器中的顶电极。
图5示出了对第二实施例有关的电容器进行组分分析时的X射线分析图形，(A)中的Ru膜308制作成加有张应力，而(B)中的Ru膜308制作成加有压应力。在图5中，垂直轴表示反射强度(标准值)，而水平轴表示布拉格角2θ。
如图5(A)所示，若Ru膜308制作成加有张应力，则TiN膜307完全变成TiO2膜310。另一方面，若Ru膜308制作成加有压应力，则TiN膜307不氧化。
由于在本实施例中的Ru膜308被制作成TiN膜307和RuO2膜309之间的金属膜，故Ru的催化性质使被活化的氧馈至TiN膜307。因此，在与第一实施例大体相同的热处理时间内(工序6)，有可能形成高质量的TiO2膜310(亦即钛和氧键合良好的稳定膜)。这可以有效地确保高的介电常数和低的漏电流。同时，若TiO2膜310的质量不需要好于第一实施例所提供的，则本发明还可以缩短热处理时间。
本实施例与第一实施例的相同之处在于，在不含氧的气氛中进行热处理使得有可能防止底电极306的氧化并防止在导电层306b上形成钛的硅化物。
应该指出的是，Ru膜308已被用作金属膜，但诸如Ir或Pt之类的其它金属，倘若它们对氧具有催化作用，也可以使用。
本实施例与第一实施例的相同之处在于，也有可能在制作氧化介电膜的膜中使用TaN、ZrN和HfN之类的其它氮化物。
与第一实施例相同的还有，对用来供氧的膜，仅仅要求它是一种热稳定性比制作氧化介电膜的物质差的氧化物导体，致使也有可能利用IrO2膜或由RuO2和IrO2的混合物组成的膜。而且还有可能使用氧浓度不同的膜。
第三实施例
下面参照图6来解释本发明第三实施例有关的半导体器件的制造方法。
图6工艺剖面图用来解释第三实施例有关的半导体器件的制造方法。
(1)首先，如上述各实施例那样，在硅片601的表面上制作SiO2器件隔离膜602和扩散层603。接着，用CVD或相似方法，在晶片601的整个表面上制作例如厚度为700-1000nm的层间隔离膜604。随后用光刻或其它常规方法，在此膜604中制作接触孔605。
(2)下一步涉及到例如用溅射方法，在整个表面上淀积多晶硅，然后用深腐蚀方法制作层间布线膜606(见图6(A))。
(3)然后用溅射、CVD或相似技术，顺序制作Ti膜、Ru膜和RuO2膜，再用光刻图形化或其它常规方法使之形成Ti势垒层607、Ru金属膜608和用来供氧的RuO2膜609。这三个膜607-609的总厚度可以是例如50-150nm，而RuO2膜609的厚度可以是例如20-100nm。
此处，Ru膜608最好制作成其上加有压应力。这是为了在执行热处理的稍后阶段(工序7)中确保Ti膜607和层间布线膜606不被氧化(见下面)。
应该补充的是，膜607-609以及层间布线膜606组成了底电极610。
(4)接着，再用溅射、CVD或相似技术，在整个表面上制作厚度例如为10-100nm的TiN膜611，以形成用来制作氧化隔离膜的膜。
(5)接着，再用溅射、CVD或相似技术，在TiN膜611的整个表面上制作厚度例如为50-200nm的Ru膜612，以形成顶电极(见图6(B))。
(6)最后，用快速热处理(RTA)或相似方法，在不含氧的气氛(例如N2、He、Ar、Xe或相似气体)中，于600℃进行例如3分钟热处理。这使RuO2膜609中的氧馈至TiN膜611，使生成TiO2氧化介电膜613(参见图6(C))。同时，RuO2膜609失去其氧并变成Ru膜614。
如上所述，在本实施例中，Ru膜608制作成其上加有压应力。因此，如图4所示，Ru膜608很难使氧渗透。这使得有可能防止RuO2膜609中的氧到达其下的膜606和607等，从而用以防止606和607等这些膜被氧化。
本实施例中用来供氧的RuO2膜609和Ru金属膜608位于底电极610中这一事实意味着有可能比上述各实施例更可靠地防止形成层间布线膜的多晶硅被氧化。
而且，从一开始由Ru制作顶电极的事实，使得金属布线和其它后续工序比上述各实施例更容易执行。
本实施例与上述各实施例的相同之处在于，在不含氧的气氛中的热处理使得有可能防止底电极610氧化并防止形成钛的硅化物。
在本实施例中，热处理(工序6)在制作用作顶电极的Ru膜612的工序(工序5)之后进行，但这些工序也可以按相反的顺序进行。
此外，Ti膜607被用作势垒层，但也可以采用TiN或Ti/TiN膜。
应该指出的是，Ru膜608被用作金属膜，但Ir或Pt之类的其它金属，倘若具有对氧的催化作用，则也可采用。
本实施例与上述各实施例的相同之处在于，在用来制作氧化介电膜的膜中也可以使用TaN、ZrN、HfN之类的其它氮化物。
与上述各实施例相同的还有，对用来供氧的膜，仅仅要求它是一种热稳定性比制作氧化介电膜的物质差的氧化物导体，致使也有可能利用IrO2膜或由RuO2和IrO2的混合物组成的膜。而且还有可能使用氧浓度不同的膜。
第四实施例
下面参照图7来解释本发明第四实施例有关的半导体器件的制造方法。
图7工艺剖面图用来解释第四实施例有关的半导体器件的制造方法。
(1)首先，如上述各实施例那样，在硅片701的表面上制作SiO2器件隔离膜702和扩散层703。接着，用CVD或相似方法，在晶片701的整个表面上制作例如厚度为700-1000nm的层间隔离膜704。随后用光刻或其它常规方法，在此膜704中制作接触孔705。
(2)下一步涉及到例如用溅射方法，在整个表面上淀积多晶硅，然后用深腐蚀方法制作层间布线膜706(见图7(A))。
(3)然后用溅射、CVD或相似技术，如第三实施例那样，顺序制作同样厚度的Ti膜、Ru膜和RuO2膜，随之以厚度例如为10nm的Ru膜。再用光刻图形化或其它常规方法使之形成Ti势垒层707、Ru金属膜708、用来供氧的RuO2膜709和Ru膜710。
此处，Ru膜708最好以相同于第三实施例的方法制作成其上加有压应力。另一方面，Ru膜710最好制作成其上加有张应力(见下面)。
应该补充的是，膜707-710以及层间布线膜706组成了底电极711。
(4)接着，再用溅射、CVD或相似技术，在整个表面上制作厚度例如为10-100nm的TiN膜712，以形成用来制作氧化隔离膜的膜。
(5)接着，再用溅射、CVD或相似技术，制作厚度例如为50-200nm的Ru膜713，以形成顶电极(见图7(B))。
(6)最后，用快速热处理(RTA)或相似方法，在不含氧的气氛(例如N2、He、Ar、Xe或相似气体)中，于600℃进行例如3分钟热处理。这使RuO2膜709中的氧馈至TiN膜712，使生成TiO2氧化介电膜714(参见图7(C))。同时，RuO2膜709失去其氧并变成Ru膜715。
如上所述，在本实施例中，Ru膜708制作成其上加有压应力。因此，如图4所示，Ru膜708很难使氧渗透。这使得有可能防止RuO2膜709中的氧到达其下的膜706和707等，从而用以防止706和707等这些膜被氧化。
同时，本实施例中的Ru膜710制作成其上加有张应力。同第二实施例那样，这意味着Ru的催化性质使活化的氧能够馈至TiN膜712。
而且，由于同第二实施例那样，TiN膜712被Ru膜710活化的氧所氧化，故有可能确保电容器的介电常数高而漏电流低，或者有可能缩短热处理所需的时间。
再者，从一开始由Ru制作顶电极的事实，使得金属布线和其它后续工序比上述各实施例更容易执行。
本实施例与上述各实施例的相同之处在于，在不含氧的气氛中的热处理使得有可能防止底电极711氧化并防止形成钛的硅化物。
与上述各实施例相同的还有，有可能用TiN或Ti/TiN膜作为势垒层，Ir或Pt可用作金属膜，并有可能在制作氧化介电膜的膜中采用TaN、ZrN和HfN之类的其它氮化物。也有可能利用IrO2膜或由RuO2和IrO2的混合物组成的膜。而且还有可能使用氧浓度不同的膜。
第五实施例
下面参照图8来解释本发明第五实施例有关的半导体器件的制造方法。
图8工艺剖面图用来解释第五实施例有关的半导体器件的制造方法。
(1)首先，如上述各实施例那样，在硅片801的表面上制作SiO2器件隔离膜802和扩散层803。接着，用CVD或相似方法，在晶片801的整个表面上制作例如厚度为700-1000nm的层间隔离膜804。随后用光刻或其它常规方法，在此膜804中制作接触孔805。
(2)下一步涉及到例如用溅射方法，在整个表面上淀积多晶硅，然后用深腐蚀方法制作层间布线膜806(见图8(A))。
(3)然后用溅射、CVD或相似技术，如第三实施例那样，顺序制作同样厚度的Ti膜、Ru膜和RuO2膜。再用光刻图形化或其它常规方法使之形成Ti势垒层807、Ru金属膜808以及用来供氧的RuO2膜809。
此处，Ru膜808最好以相同于第三实施例的方法制作成其上加有压应力。
应该补充的是，膜807-810以及层间布线膜806组成了底电极810。
(4)接着，再用溅射、CVD或相似技术，在整个表面上制作厚度例如为10-100nm的TiN膜811，以形成用来制作氧化隔离膜的膜。
(5)接着，再用溅射、CVD或相似技术，在整个TiN膜811上制作厚度例如为50-200nm的RuO2膜812，以形成用来供氧的膜。
(6)然后，再用溅射、CVD或相似技术，在整个RuO2膜812上制作厚度例如为10-100nm的RuO2金属膜813(见图8(B))。
应该补充的是，此Ru膜813最好制作成其上加有压应力。
(7)最后，用快速热处理(RTA)或相似方法，在不含氧的气氛(例如N2、He、Ar、Xe或相似气体)中，于600℃进行例如3分钟热处理。这使RuO2膜809和812中的氧馈至TiN膜811，使生成TiO2氧化介电膜814(参见图8(C))。同时，RuO2膜809和812失去其氧并变成Ru膜815和816。
如上所述，在本实施例中，Ru膜808制作成其上加有压应力。因此，如图4所示，Ru膜808很难使氧渗透。这使得有可能防止Ti膜807和层间布线膜806被氧化。
同样，Ru膜813制作成其上加有压应力。这使得可以减少从RuO2膜809(沿图8(b)中的向上方向)分散在元件外面的氧的数量，同时增加对TiN膜811的氧化有贡献的氧量，从而改善其效能。
而且，从一开始由Ru制作顶电极的事实，使得金属布线和其它后续工序比上述各实施例更容易执行。
本实施例与上述各实施例的相同之处在于，在不含氧的气氛中的热处理使得有可能防止底电极810氧化并防止形成钛的硅化物。
与上述各实施例相同的还有，有可能用TiN或Ti/TiN膜作为势垒层，Ir或Pt可用作金属膜，并有可能在制作氧化介电膜的膜中采用TaN、ZrN和HfN之类的其它氮化物。也有可能利用IrO2膜或由RuO2和IrO2的混合物组成的膜。而且还有可能使用氧浓度不同的膜。
第六实施例
下面参照图9来解释本发明第六实施例有关的半导体器件的制造方法。
图9工艺剖面图用来解释第六实施例有关的半导体器件的制造方法。
(1)首先，如上述各实施例那样，在硅片901的表面上制作SiO2器件隔离膜902和扩散层903。接着，用CVD或相似方法，在晶片901的整个表面上制作例如厚度为700-1000nm的层间隔离膜904。随后用光刻或其它常规方法，在此膜904中制作接触孔905。
(2)下一步涉及到例如用溅射方法，在整个表面上淀积多晶硅，然后用深腐蚀方法制作层间布线膜906(见图9(A))。
(3)然后用溅射、CVD或相似技术，如第三实施例那样，顺序制作同样厚度的Ti膜、Ru膜和RuO2膜。再用光刻图形化或其它常规方法使之形成Ti势垒层907、Ru金属膜908以及用来供氧的RuO2膜909。
此处，Ru膜908最好以相同于第三实施例的方法制作成其上加有压应力。
应该补充的是，膜907-909以及层间布线膜906组成了底电极910。
(4)接着，再用溅射、CVD或相似技术，在整个表面上制作厚度例如为10-100nm的TiN膜911，以形成用来制作氧化隔离膜的膜。
(5)接着，再用溅射、CVD或相似技术，在整个TiN膜911上制作厚度例如为10-100nm的Ru金属膜912(见图9(B))。
应该补充的是，Ru膜912最好制作成其上加有张应力。
(6)然后，再用溅射、CVD或相似技术，在整个Ru膜912上制作厚度例如为50-200nm的RuO2膜913，以便制作用来供氧的膜。
(7)最后，用快速热处理(RTA)或相似方法，在不含氧的气氛(例如N2、He、Ar、Xe或相似气体)中，于600℃进行例如3分钟热处理。这使RuO2膜909和913中的氧馈至TiN膜911，使生成TiO2氧化介电膜914(参见图9(C))。同时，RuO2膜909和913失去其氧并变成Ru膜915和916。
如上所述，在本实施例中，Ru膜908制作成其上加有压应力。因此，如图4所示，Ru膜908很难使氧渗透。这使得有可能防止Ti膜907和层间布线膜906被氧化。
同时，Ru膜912制作成其上加有张应力。因此能够将馈自RuO2膜913的氧激活到TiN膜911，这就使得有可能同第二和第四实施例那样确保电容器的介电常数高而漏电流小，或者缩短热处理所需的时间。
本实施例与上述各实施例的相同之处在于，在不含氧的气氛中的热处理使得有可能防止底电极910氧化并防止形成钛的硅化物。
与上述各实施例相同的还有，有可能用TiN或Ti/TiN膜作为势垒层，Ir或Pt可用作金属膜，并有可能在制作氧化介电膜的膜中采用TaN、ZrN和HfN之类的其它氮化物。也有可能利用IrO2膜或由RuO2和IrO2的混合物组成的膜。而且还有可能使用氧浓度不同的膜。
第七实施例
下面参照图10来解释本发明第七实施例有关的半导体器件的制造方法。
本实施例与第一实施例的不同之处在于，使用Ta2O5膜作为制作氧化介电膜的膜以及作为此氧化介电膜。
图10工艺剖面图用来解释第七实施例有关的半导体器件的制造方法。
(1)首先，如第一实施例那样，在硅片1001的表面上制作组成MOS晶体管或相似器件一部分的SiO2器件隔离膜1002和扩散层1003，在晶片1001的整个表面上制作层间隔离膜1004，并在此膜1004中制作接触孔1005。
(2)下一步涉及到例如用溅射方法，在整个表面上淀积厚度例如为20-100nm的多晶硅，然后用光刻或其它常规方法制作带有层间布线膜1006a和导电层1006b的底电极1006(见图10(A))。
(3)然后用CVD或相似方法，制作厚度例如为5-30nm的用来制作氧化介电膜的Ta2O5膜1007。此时，所用的源气体是Ta(C2H6O)5，而此膜的制作温度为例如350-500℃。
(4)接着，用溅射、CVD或相似技术，在Ta2O5膜1007的整个表面上制作厚度例如为50-200nm的RuO2膜1008，以制作用来供氧的膜。
(5)最后，用快速热处理(RTA)或相似方法，在不含氧的气氛(例如N2、He、Ar、Xe或相似气体)中，于600℃进行例如3分钟热处理。这使RuO2膜1008中的氧馈至Ta2O5膜1007，从而补偿氧的不足。同时，RuO2膜1008失去其氧并变成Ru膜1009，在成品电容器中用作顶电极。
这样，通过在不含氧的气氛中进行热处理，本实施例有关的半导体器件制造方法就使得有可能补偿Ta2O5膜中氧的不足。
本实施例与第一实施例的相同之处在于，RuO2膜1008被用作供氧膜，但对用来供氧的膜，仅仅要求它是一种热稳定性比形成氧化介电膜的物质差的氧化物导体，以致也有可能利用IrO2膜或由RuO2和IrO2的混合物组成的膜。而且还有可能使用氧浓度不同的膜。
笫八实施例
下面参照图11来解释本发明第八实施例有关的半导体器件的制造方法。
本实施例与第七实施例的不同之处在于，氧是从上下电极侧馈至用来制作氧化介电膜的Ta2O5膜。
图11工艺剖面图用来解释第八实施例有关的半导体器件的制造方法。
(1)首先，如上述各实施例那样，在硅片1101的表面上制作SiO2器件隔离膜1102和扩散层1103，并用CVD或相似方法，在晶片1101的整个表面上制作厚度为700-1000nm的层间隔离膜1104。然后用光刻或其它常规方法，在此层间隔离膜1104中制作接触孔1105。
(2)下一步涉及到例如用溅射方法，在整个表面上淀积多晶硅，然后用深腐蚀方法制作层间布线膜1106(见图11(A))。
(3)然后用溅射、CVD或相似方法，顺序制作Ti膜、Ru膜和RuO2膜，用光刻图形化或其它常规方法使之形成Ti势垒层1107、Ru金属膜1108和用来供氧的RuO2膜1109。这三个膜1107-1109的总厚度可以是例如50-150nm，而RuO2膜1109的厚度可以是例如20-100nm。
此处的Ru膜1108最好制作成其上加有压应力。这是为了确保Ru膜1108被制作成使氧难以渗透，并确保Ti膜1107和层间布线膜1106在稍后阶段进行热处理时不被氧化(参见工序6)。
(4)然后，用溅射、CVD或相似技术，在整个表面上制作厚度例如为10-100nm的Ta2O5膜1110，以便形成用来制作氧化隔离膜的膜。
(5)接着，再用溅射、CVD或相似技术，在Ta2O5膜1110的整个表面上制作厚度例如为50-200nm的RuO2膜1111，以便制作用来供氧的膜(参见图11(B))。
(6)最后，用快速热处理(RTA)或相似方法，在不含氧的气氛(例如N2、He、Ar、Xe或相似气体)中，于600℃进行例如3分钟热处理。这使RuO2膜1109和1111中的氧馈至Ta2O5膜1110，从而补偿氧的不足。同时，RuO2膜1109和1111失去其氧并变成Ru膜1112和1113。Ru膜1112与Ti膜1107、Ru膜1108和层间布线膜1106一起组成底电极1114(参见图11(C))，而Ru膜1113组成顶电极(参见图11(C))。
这样，借助于在不含氧的气氛中进行热处理，本实施例有关的半导体器件制造方法也有可能补偿Ta2O5膜1110中氧的不足。因此，无需氧化底电极1114和其它元件就有可能防止漏电流的增加。
氧从上下电极1113和1114侧馈至Ta2O5膜1110这一事实意味着有可能比第七实施例更可靠地防止电容器中的漏电流。作为变通，若不要求漏电流好于第七实施例，则有可能缩短热处理时间。
在本实施例中，Ti膜1107被用作势垒层，但也可以使用TiN或Ti/TiN膜。
本实施例与上述各实施例的相同之处还有，对于用来供氧膜的膜，仅仅要求它是一种热稳定性比形成氧化介电膜的物质差的氧化物导体，以致也有可能利用IrO2膜或由RuO2和IrO2的混合物组成的膜。而且还有可能使用氧浓度不同的膜。
第九实施例
下面参照图12来解释本发明第九实施例有关的半导体器件的制造方法。
本实施例与第八实施例的不同之处在于，激活的氧被馈至用来制作氧化介电膜的Ta2O5膜。
图12工艺剖面图用来解释第九实施例有关的半导体器件的制造方法。
(1)首先，如上述各实施例那样，在硅片1201的表面上制作SiO2器件隔离膜1202和扩散层1203，并用CVD或相似方法，在晶片1201的整个表面上制作厚度为700-1000nm的层间隔离膜1204。然后用光刻或其它常规方法，在此层间隔离膜1204中制作接触孔1205。
(2)下一步涉及到例如用溅射方法，在整个表面上淀积多晶硅，然后用深腐蚀方法制作层间布线膜1206(见图12(A))。
(3)然后用溅射、CVD或相似方法，顺序制作Ti膜、RuO2膜和Ru膜，用光刻图形化或其它常规方法使之形成Ti势垒层1207、Ru金属膜1208、用来供氧的RuO2膜1209和Ru金属膜1210。这三个膜1207-1209的总厚度可以是例如50-150nm，而RuO2膜1209的厚度可以是例如20-100nm。
此处的Ru膜1208最好制作成其上加有压应力。这是为了确保Ru膜1208被制作成使氧难以渗透，并确保Ti膜1207和层间布线膜1206在稍后阶段进行热处理时不被氧化(参见工序7)。另一方面，Ru膜1210最好制作成其上加有张应力。这是为了确保Ru膜1210被制作成使氧易于渗透，并确保借助于使氧渗透Ru膜1210而获得活化氧。
(4)然后，用溅射、CVD或相似技术，在整个表面上制作厚度例如为10-100nm的Ta2O5膜1211，以便形成用来制作氧化隔离膜的膜。
(5)接着，再用溅射、CVD或相似技术，在Ta2O5膜1211的整个表面上制作厚度例如为10nm的Ru膜1212，以便制作金属膜。
Ru膜1212最好也制作成其上加有张应力。这是为了确保Ru膜1212被制作成使氧易于渗透，并确保借助于使氧渗透Ru膜1212而获得活化氧。
(6)接着，再用溅射、CVD或相似技术，在Ru膜1212的整个表面上制作厚度例如为50-200nm的RuO2膜1213，以便制作用来供氧的膜(参见图12(B))。
(7)最后，用快速热处理(RTA)或相似方法，在不含氧的气氛(例如N2、He、Ar、Xe或相似气体)中，于600℃进行例如3分钟热处理。这使RuO2膜1209和1213中的氧馈至Ta2O5膜1211，从而补偿氧的不足。同时，RuO2膜1209和1213失去其氧并变成Ru膜1214和1215。Ru膜1214与Ti膜1207、Ru膜1208和1210以及层间布线膜1206一起组成底电极1216(参见图12(C))，而Ru膜1215与Ru膜1212一起组成顶电极(参见图12(C))。
这样，本实施例有关的半导体器件制造方法就使活化氧能够馈至Ta2O5膜1211，使得有可能比第八实施例更为有效地补偿漏电流。
以这种方式，在本实施例有关的半导体器件制造方法中，活化氧能够馈至Ta2O5膜1211的这一事实，使得有可能比第八实施例更为有效地补偿氧的不足。
此外，Ru膜1210和1212被用作激活氧的金属膜，但也有可能使用Ir和Pt之类的其它材料来制作金属膜，只要它们对氧具有催化作用。
本实施例与上述各实施例的相同之处在于，可以使用TiN或Ti/TiN膜作为势垒层，并有可能用IrO2膜或由RuO2和IrO2的混合物组成的膜作为供氧层。而且还有可能使用氧浓度不同的膜。
第十实施例
下面参照图13来解释本发明第十实施例有关的半导体器件的制造方法。
本实施例与第一实施例的不同之处在于，钛酸锶钡(BST)结晶膜被用作用来形成氧化介电膜的膜以及此氧化介电膜。
图13工艺剖面图用来解释第十实施例有关的半导体器件的制造方法。
(1)首先，如第一实施例那样，在硅片1301的表面上制作形成MOS晶体管或相似器件一部分的SiO2器件隔离膜1302和扩散层1303，同时在层间隔离膜1304中制作接触孔1305。
(2)下一步涉及到例如用溅射方法，在整个表面上淀积厚度例如为20-100nm的多晶硅，然后用光刻或其它常规方法制作带有层间布线膜1306a和导电层1306b的底电极1306(见图13(A))。
(3)然后用CVD或相似方法，制作厚度例如为5-30nm的用来形成氧化介电膜的BST膜1307。此BST膜1307包含钙钛矿结构的结晶体。
(4)然后，用溅射、CVD或相似技术，在BST层1307的整个表面上制作厚度例如为50-200nm的RuO2膜1308作为供氧膜(参见图13(B))。
(5)最后，用快速热处理(RTA)或相似方法，在不含氧的气氛(例如N2、He、Ar、Xe或相似气体)中，于600℃进行例如3分钟热处理。这使RuO2膜1308中的氧馈至BST膜1307，从而补偿氧的不足。同时，RuO2膜1308失去其氧并变成Ru膜1309，组成成品电容器的顶电极(参见图13(C))。
这样，借助于通过在不含氧的气氛中的热处理而将氧馈至BST膜1307，本实施例有关的半导体器件制造方法就有可能补偿BST膜1307中氧的不足，而无需氧化多晶硅或其它元件。
此处，RuO2膜1308被用作供氧膜，但对这一供氧膜仅仅要求它是热稳定性比形成氧化介电膜的物质差的氧化物导体，因此也可以采用IrO2膜或由RuO2和IrO2的混合物组成的膜。而且有可能使用氧浓度不同的膜。
此外，也有可能提供由Ru、Ir、Pt或相似的金属制作的金属膜，作为顶电极或底电极中的至少一个，以便激活馈至BST膜1307的氧。
第十一实施例
下面参照图14来解释本发明第十一实施例有关的半导体器件的制造方法。
本实施例与第十实施例的不同之处在于，BST非晶膜被用作形成氧化介电膜的膜。
图14工艺剖面图用来解释第十一实施例有关的半导体器件的制造方法。
(1)首先，如第一实施例那样，在硅片1401的表面上制作形成MOS晶体管或相似器件一部分的SiO2器件隔离膜1402和扩散层1403，同时在层间隔离膜1404中制作接触孔1405。
(2)下一步涉及到例如用溅射方法，在整个表面上淀积厚度例如为20-100nm的多晶硅，然后用光刻或其它常规方法制作带有层间布线膜1406a和导电层1406b的底电极1406(见图14(A))。
(3)然后用CVD或相似方法，在400℃或更低的温度下制作厚度例如为5-30nm的用来形成氧化介电膜的非晶BST膜1407。
(4)然后，用溅射、CVD或相似技术，在BST层1407的整个表面上制作厚度例如为50-200nm的RuO2膜1408作为供氧膜(参见图14(B))。
(5)最后，用快速热处理(RTA)或相似方法，在不含氧的气氛(例如N2、He、Ar、Xe或相似气体)中，于500℃进行例如3分钟热处理。这使BST膜1407结晶，从而制得含有钙钛矿结构结晶体的作为氧化介电膜的BST膜1409。同时，RuO2膜1408失去其氧并变成Ru膜1410，组成成品电容器的顶电极(参见图14(C))。
这样，在本实施例有关的半导体器件制造方法中，首先制作用来形成氧化介电膜的非晶BST膜1407(工序3)。结果，在制作RuO2膜1408时(工序4)，BST膜是非晶且介电常数小。这使得有可能在制作RuO2膜1408的过程中防止在半导体器件中发生BST膜1407充电所引起的局部隔离击穿(例如栅氧化膜击穿)。在后续的热处理工序(工序5)中发生BST膜1407结晶的事实，使得有可能形成介电常数足够高的氧化介电膜(BST膜1409)。换言之，本实施例可用来防止RuO2膜1408制作过程中的隔离击穿，从而改善半导体器件的成品率。
本实施例与第十实施例的相同之处在于，借助于通过在不含氧的气氛中进行热处理而将氧馈至BST膜1407，使得有可能补偿BST膜1407中氧的不足，而无需氧化多晶硅或其它元件。
此处，RuO2膜1408被用作供氧膜，但对这一供氧膜仅仅要求它是热稳定性比形成氧化介电膜的物质差的氧化物导体，因此也可以用IrO2膜或由RuO2和IrO2的混合物组成的膜。而且有可能使用氧浓度不同的膜。
此外，也有可能提供由Ru、Ir、Pt或相似的金属制作的金属膜，作为顶电极或底电极中的至少一个，以便激活馈至BST膜1407的氧。
第十二实施例
下面参照图15来解释本发明第十二实施例有关的半导体器件的制造方法。
本实施例与第一和第十实施例的不同之处在于，钛酸锆铅(PZT)膜被用作形成氧化介电膜的膜以及此氧化介电膜。
图15工艺剖面图用来解释第十二实施例有关的半导体器件的制造方法；
(1)首先，如第一实施例那样，在硅片1501的表面上制作形成MOS晶体管或相似器件一部分的SiO2器件隔离膜1502和扩散层1503，同时在层间隔离膜1504中制作接触孔1505。
(2)下一步涉及到例如用溅射方法，在整个表面上淀积厚度为20-100nm的多晶硅，然后用光刻或其它常规方法制作带有层间布线膜1506a和导电层1506b的底电极1506(见图15(A))。
(3)然后用反应溅射方法、溶胶-凝胶方法或相似方法，制作厚度例如为5-30nm的用来形成氧化介电膜的焦绿石相或非晶PZT膜1507。
此处，制作PZT膜1507的条件如下。例如，制作此膜的温度为200-400℃，氩对氧的流量比为9-0.1，压力为1-0.1毫乇，且靶是烧结靶或金属靶。在溶胶-凝胶方法的情况下，条件是例如：铅、钛和锆的烷氧基溶液，焙烧温度200-400℃，含氧的气氛。
(4)然后，用溅射、CVD或相似技术，在PZT膜1507的整个表面上制作厚度例如为50-200nm的RuO2膜1508作为供氧膜(参见图15(B))。
(5)最后，用快速热处理(RTA)或相似方法，在不含氧的气氛(例如N2、He、Ar、Xe或相似气体)中，于600℃进行例如3分钟热处理。这使RuO2膜1508中的氧馈至PZT膜1507，从而补偿氧的不足。同时，RuO2膜1508失去其氧并变成Ru膜1509，用作成品电容器的顶电极(参见图15(C))。
这样，借助于通过在不含氧的气氛中进行热处理而将氧馈至PZT膜1507，本实施例有关的半导体器件制造方法使得有可能补偿PZT膜1507中氧的不足，而无需氧化多晶硅或其它元件。
本实施例与第十实施例的相同之处在于，借助于通过在不含氧的气氛中进行热处理而将氧馈至PZT膜1507，使得有可能补偿PZT膜1507中氧的不足，而无需氧化多晶硅或其它元件。
此处，RuO2膜1508被用作供氧膜，但对这一供氧膜仅仅要求它是热稳定性比形成氧化介电膜的物质差的氧化物导体，因此也可以采用IrO2膜或由RuO2和IrO2的混合物组成的膜。而且，如第一实施例那样，有可能使用氧浓度不同的膜。
此外，也有可能提供由Ru、Ir、Pt或相似的金属制作的金属膜，作为顶电极或底电极中的至少一个，以便激活馈至PZT膜1507的氧。
如上面已详细解释的那样，本发明有关的半导体器件的制造方法使得有可能制作氧化介电膜，或有可能借助于在不含氧的气氛中进行热处理而补偿制得的氧化介电膜中氧的不足，这样就使得有可能改善半导体器件的成品率而无需氧化多晶硅或其它元件。

Claims (19)

1.一种半导体器件的制造方法，它包含下列步骤：
制作一个层叠结构，此层叠结构至少有用于形成氧化介电膜的可氧化物质的第一膜和用来向上述第一膜供氧的第二膜，以及
借助于在不含氧的气氛中对上述层叠结构进行热处理，将氧从上述第二膜馈至上述第一膜。
2.根据权利要求1的半导体器件制造方法，其中：
上述制作步骤包含借助于氮化可氧化物质而制作上述第一膜的步骤以及制作用来向上述可氧化的物质供氧的上述第二膜的步骤；而
上述供氧步骤包含借助于在不含氧的气氛中对上述层叠结构进行热处理而氧化上述可氧化膜的方法来制作氧化介电膜的步骤。
3.根据权利要求1的半导体器件制造方法，其中：
上述制作步骤包含制作带有与上述氧化介电膜相同的组分的上述第一膜的步骤以及制作用来向上述第一膜中的可氧化物质供氧的上述第二膜的步骤；而
上述供氧步骤包含借助于在不含氧的气氛中对上述层叠结构进行热处理而补偿氧的不足的步骤。
4.根据权利要求1的半导体器件制造方法，其中所述的第一膜形成电容器的氧化介电膜。
5.根据权利要求4的半导体器件制造方法，其中所述的顶电极还配备有用来激活从上述第二膜馈至上述第一膜的氧的金属膜。
6.根据权利要求1的半导体器件制造方法，其中所述的第二膜组成电容器底电极的一部分或全部。
7.根据权利要求6的半导体器件制造方法，其中的底电极配备有制作在穿通孔中的层间布线膜、制作在上述层间布线膜上的势垒层、制作在上述势垒层上以便能加上压应力的金属膜以及制作在此金属膜上的用来供氧的上述第二膜。
8.根据权利要求6的半导体器件制造方法，其中的底电极配备有制作在穿通孔中的层间布线膜、制作在上述层间布线膜上的势垒层、制作在上述势垒层上以便能加上压应力的第一金属膜、制作在上述第一金属膜上的用来供氧的上述第二膜以及制作在上述第二膜上以便能加上张应力的第二金属膜。
9.根据权利要求1的半导体器件制造方法，其中：
上述制作步骤包含制作组成电容器底电极的一部分或全部的上述第二膜的步骤以及制作组成电容器顶电极的一部分或全部的上述第二膜的步骤。
10.根据权利要求9的半导体器件制造方法，其中：
所述的底电极配备有制作在穿通孔中的层间布线膜、制作在上述层间布线膜上的势垒层、制作在上述势垒层上以便能加上压应力的第三金属膜以及制作在上述第三金属膜上的上述底电极的上述第二膜；而
所述的顶电极配备有制作在上述第一膜上的上述顶电极的上述第二膜以及制作在上述顶电极的上述第二膜上以便能加上压应力的第四金属膜。
11.根据权利要求10的半导体器件制造方法，其中所述的底电极还配备有用来激活从上述底电极的上述第二膜馈送的氧的第五金属膜。
12.根据权利要求10的半导体器件制造方法，其中所述的顶电极还配备有用来激活从上述顶电极的上述第二膜馈送的氧的第六金属膜。
13.根据权利要求2的半导体器件制造方法，其中所述的第一膜是氮化钛膜、氮化钽膜、氮化锆膜或氮化铪膜。
14.根据权利要求3的半导体器件制造方法，其中所述的第一膜是氧化钽膜或钛酸锆铅膜。
15.根据权利要求3的半导体器件制造方法，其中：
所述的第一膜是非晶钛酸锶钡膜或钛酸锆铅膜；而
所述的氧化介电膜是已在上述供应步骤中结晶的钛酸锶钡膜或钛酸锆铅膜。
16.根据权利要求1的半导体器件制造方法，其中所述的第二膜是氧化钌膜、氧化铱膜或由它们的混合物组成的膜。
17.根据权利要求5的半导体器件制造方法，其中的金属膜由钌、铱或铂中的任何一个组成。
18.根据权利要求8的半导体器件制造方法，其中的金属膜由钌、铱或铂中的任何一个组成。
19.根据权利要求10的半导体器件制造方法，其中的金属膜由钌、铱或铂中的任何一个组成。
CNB981167608A 1997-10-27 1998-07-31 半导体器件的制造方法 Expired - Fee Related CN1146981C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP29450297A JP3419665B2 (ja) 1997-10-27 1997-10-27 半導体装置の製造方法
JP294502/97 1997-10-27
JP294502/1997 1997-10-27

Publications (2)

Publication Number Publication Date
CN1215917A CN1215917A (zh) 1999-05-05
CN1146981C true CN1146981C (zh) 2004-04-21

Family

ID=17808612

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB981167608A Expired - Fee Related CN1146981C (zh) 1997-10-27 1998-07-31 半导体器件的制造方法

Country Status (5)

Country Link
US (1) US6284587B1 (zh)
JP (1) JP3419665B2 (zh)
KR (1) KR100335977B1 (zh)
CN (1) CN1146981C (zh)
TW (1) TW421880B (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6358810B1 (en) * 1998-07-28 2002-03-19 Applied Materials, Inc. Method for superior step coverage and interface control for high K dielectric capacitors and related electrodes
TW457703B (en) * 1998-08-31 2001-10-01 Siemens Ag Micro-electronic structure, method for its production and its application in a memory-cell
US6492241B1 (en) * 2000-04-10 2002-12-10 Micron Technology, Inc. Integrated capacitors fabricated with conductive metal oxides
KR100403611B1 (ko) * 2000-06-07 2003-11-01 삼성전자주식회사 금속-절연체-금속 구조의 커패시터 및 그 제조방법
US7253076B1 (en) * 2000-06-08 2007-08-07 Micron Technologies, Inc. Methods for forming and integrated circuit structures containing ruthenium and tungsten containing layers
US6682597B2 (en) * 2000-10-23 2004-01-27 Mitsubishi Materials Silicon Corporation Silicon wafer, and heat treatment method of the same and the heat-treated silicon wafer
DE10052411B4 (de) * 2000-10-23 2008-07-31 Mitsubishi Materials Silicon Corp. Wärmebehandlungsverfahren eines Siliciumwafers und der wärmebehandelte Siliciumwafer
US6617248B1 (en) * 2000-11-10 2003-09-09 Micron Technology, Inc. Method for forming a ruthenium metal layer
JP4650602B2 (ja) * 2003-03-26 2011-03-16 セイコーエプソン株式会社 強誘電体キャパシタの製造方法
US7169658B2 (en) * 2004-01-29 2007-01-30 Infineon Technologies Ag Method for formation of an ultra-thin film and semiconductor device containing such a film
CN100463182C (zh) * 2004-10-19 2009-02-18 精工爱普生株式会社 铁电体存储器及其制造方法
US20060261441A1 (en) * 2005-05-23 2006-11-23 Micron Technology, Inc. Process for forming a low carbon, low resistance metal film during the manufacture of a semiconductor device and systems including same
JP5845866B2 (ja) * 2011-12-07 2016-01-20 富士通セミコンダクター株式会社 半導体装置の製造方法
CN103165905A (zh) * 2013-02-28 2013-06-19 北京化工大学常州先进材料研究院 一种锂空气电池空气电极及其制备方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2529384B1 (fr) * 1982-06-25 1986-04-11 Thomson Csf Procede de reduction de compose en couche sur un substrat et son application a la fabrication de structure semi-conductrice a effet de champ
JPH04171975A (ja) * 1990-11-06 1992-06-19 Nippon Steel Corp 容量素子及びその製造方法
JPH08330512A (ja) * 1995-05-31 1996-12-13 Sony Corp キャパシタおよびその製造方法
JPH0982915A (ja) 1995-09-18 1997-03-28 Toshiba Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
JP3419665B2 (ja) 2003-06-23
JPH11135743A (ja) 1999-05-21
TW421880B (en) 2001-02-11
CN1215917A (zh) 1999-05-05
KR19990037356A (ko) 1999-05-25
KR100335977B1 (ko) 2002-08-22
US6284587B1 (en) 2001-09-04

Similar Documents

Publication Publication Date Title
CN1146981C (zh) 半导体器件的制造方法
CN1449045A (zh) 半导体装置及其制造方法
CN1206736C (zh) 半导体装置、互补型半导体装置
CN1165380A (zh) 铁电元件及其制备方法
CN1290194C (zh) 电容元件、半导体存储器及其制备方法
CN1525553A (zh) 半导体装置的制造方法
CN1296283C (zh) 陶瓷膜及其制造方法和半导体装置及压电元件
CN1674287A (zh) 铁电体存储器元件及其制造方法
CN1893080A (zh) 具有mim电容器的半导体装置及其制造方法
CN1149678C (zh) 强电介质存储元件及其制造方法
CN100352039C (zh) 强电介质存储装置及其制造方法
CN1018225B (zh) 铁电陶瓷材料
CN1307363A (zh) 半导体器件及其制造方法、化学机械研磨装置和方法
CN1574231A (zh) 半导体集成电路器件的制造方法
CN1870267A (zh) 半导体器件和半导体器件的制造方法
CN1294655C (zh) 半导体器件及其制造方法
CN1879203A (zh) 半导体装置的制造方法及衬底处理装置
CN1499633A (zh) 半导体器件及其制造方法
CN1525562A (zh) 半导体器件及其制造方法
CN1202982A (zh) 半导体存储器及其制造方法
CN1469477A (zh) 容量元件及其制造方法
CN1842904A (zh) 半导体装置及其制造方法
CN1842902A (zh) 半导体装置及制造方法
CN1089947C (zh) 带电容的半导体器件的制造方法
CN1617311A (zh) 半导体器件的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C19 Lapse of patent right due to non-payment of the annual fee
CF01 Termination of patent right due to non-payment of annual fee