TW421880B - Manufacturing method for semiconductor device - Google Patents

Manufacturing method for semiconductor device Download PDF

Info

Publication number
TW421880B
TW421880B TW087107786A TW87107786A TW421880B TW 421880 B TW421880 B TW 421880B TW 087107786 A TW087107786 A TW 087107786A TW 87107786 A TW87107786 A TW 87107786A TW 421880 B TW421880 B TW 421880B
Authority
TW
Taiwan
Prior art keywords
film
oxygen
semiconductor device
manufacturing
patent application
Prior art date
Application number
TW087107786A
Other languages
English (en)
Inventor
Satoshi Yamauchi
Shinobu Takehiro
Masaki Yoshimaru
Original Assignee
Oki Electric Ind Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Ind Co Ltd filed Critical Oki Electric Ind Co Ltd
Application granted granted Critical
Publication of TW421880B publication Critical patent/TW421880B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02244—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of a metallic layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02181—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing hafnium, e.g. HfO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02183—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing tantalum, e.g. Ta2O5
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02186—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing titanium, e.g. TiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02189—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing zirconium, e.g. ZrO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02197—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides the material having a perovskite structure, e.g. BaTiO3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02323—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of oxygen
    • H01L21/02326—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of oxygen into a nitride layer, e.g. changing SiN to SiON
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02356—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment to change the morphology of the insulating layer, e.g. transformation of an amorphous layer into a crystalline layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31683—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of metallic layers, e.g. Al deposited on the body, e.g. formation of multi-layer insulating structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/65—Electrodes comprising a noble metal or a noble metal oxide, e.g. platinum (Pt), ruthenium (Ru), ruthenium dioxide (RuO2), iridium (Ir), iridium dioxide (IrO2)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H01L21/76888—By rendering at least a portion of the conductor non conductive, e.g. oxidation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

i G 0 (J 、 3164pif . doc/0 02 A7 B7 經漪部中央標準局員工消費合作社印掣 五、發明説明（！） 本發明是有關於一種半導體裝置之電容器的製造方 法。 習知在一半導體裝置之中製造一電容器的方法係在 多晶矽、金屬或氧化物導體層之一底電極上形成一氧化 鉬（tantalum oxide)、鋇總駄鹽（barium-strontium titanate) 或其他氧化物薄膜之介電薄膜，之後再形成一釕 (ruthenium)、銥（iridium)或類似物質之頂電極。 當製造此種型式之電容器時，其通常在介電薄膜形 成之後，在氧氣、活性氧或臭氧的環境下進行熱處理 (heat-treatment)。這用來利用將介電薄膜結晶以增加介 電常數，並且補償氧氣之不足（參考日本專利案早期公開 第 82915/97 號）。 第16圖係用以顯示說明一種習知之半導體裝置之組 態的例子。 如第16圖所示，構成一 M0S電晶體或一類似元件 之一元件隔離氧化矽薄膜1602與一擴散層1603形成在 一石夕晶圓16 01表面上，並隔著一中間層絕緣體1604。 之後，在薄膜1604中之接觸窗孔1605形成後，一底電 極1606遂形成於一中間層繞捲薄膜中1606a，以及在多 晶矽或類似物質中形成導體層1606b。接著，一氧化鉅） 或其他之介電薄膜1607形成於整個表面上，並且此電 容器在如上所述之氧氣、活性氧與臭氧環境中進行熱處 理。最後，以釕（Ru)、銥（Ir)或類似物質覆蓋在整個薄膜 1607上形成頂電極1608而完成整個電容器。 ---------Ψ--- (請先閲讀背面之注意事項再填寫本頁) 訂 本紙張尺度適用中國國家標準< CNS ) A4規格{ 210X297公釐） 經漓部中央樣隼局員工消費合作社印製 42 ] 8S 〇 ·χέ 3l64pif.doc/002 B7 五、發明説明（2) 然而，如第16圖所示之習知的電容器製法會遭遇下 面幾種缺點。 如上所陳述，習知之技藝係通常使電容器在薄膜1607 形成後，再施以在氧氣或類似物質下之熱處理製程。因 此，其常常會發生氧化矽層1606c形成於膜1606a與 1606b之間的介面邊界附近。除了上述之電容器外，這 將導致另一個電容器的形成，此電容器包括沿著絕緣層 1606c之導體膜1606a與1606b，這使得在半導體裝置中 存在兩個串聯的電容器。因此，形成於此半導體裝置中 之電容器的總介電常數降到所需要的標準之下。 再者，習知之製造方法有時會在熱處理期間，導體 層1606b發生氧化，藉此會增加表面的不平坦以及漏電 流。 相反地，在膜1607之中的氧氣在熱處理期間會釋放 出來，其會導致氧氣不足與增加漏電流。 假如導體層1606b以不同的物質，如金屬或導電氧 化物，來形成的話，其有可能會導致一阻障層（未在圖式 中繪出）形成於膜1606b與1606c之間。在此情況之下， 熱處理導致此阻障層氧化至介電層中，這使得在層1606b 與1606a之間有形成一額外的電容器的危險性。其結果 仍然造成電容器的總介電常數降到所需要的標準之下。 如上述之缺點更造成半導體裝置之產量降低，以及 增加製造成本。 因此本發明的主要目的就是在提供一種半導體裝置 ^^^1 I I - 1^1 --55 (誚先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用_中國國家榇準（€阳）六4規柢（2丨0'<< 297公釐） A7 B7 ：1 0 8· 〇 4 3 1 6 4 p i f , d c c / 0 0 2 五、發明說明（彡） 的製造方法’藉此它可以避免在熱處理期間所導致之降低 產率的問題。 爲達本發明上述與其他之目的，提出一種半導體裝齎 的製造方法’此方法包括以下步驟：形成一薄片結構 (laminated structure)，其至少具有一第一薄膜，用以形成 一包含一可氧化物質氧化之介電薄膜，以及一第二薄膜， 用以提供氧氣給第一薄膜；並藉由在不含氧的環境之下對 薄片結構之熱處理，由第二薄膜供應氧氣給第一薄膜。 本發明允許用來形成一氧化介電薄膜之薄膜在不含氧 的環境之下的熱處理之結果後氧化。 爲讓本發明之上述目的、特徵、和優點能更明顯易懂， 下文特舉一較佳實施例，並配合所附圖式，作詳細說明如 下： 圖式之簡單說明： 第1A-1C圖係製程的截面圖，其用來說明根據第一實 施例之半導體裝置的製造方法； 第2圖繪示根據第一實施例之電容器組成之X-射線分 析圖案 第3A-3C圖係製程的截面圖，其用來說明根據第二實 施例之半導體裝置的製造方法； 第4圖繪示根據第二實施例之半導體裝置的製造方法 在釕（Ru)薄膜形成期間之氣體壓力與在釕（ru)薄膜形成後 所受之應力之間的關係說明圖； 第5圖繪示當分析第二實施例之電容器組成時之X-射 6 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公爱] i — — — — — — ----^i!l·! — 訂 -------線. f請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 ' 3 1 6 4p i f . doc/ 0 0 2 A7 ___B7 五、發明說明（十） 線分析圖案，其中5(A)表示釕（Ru)薄膜形成使得伸張應力 會被施加，以及5(B)表示釕（Ru)薄膜形成使得壓縮應力會 被施加； 第6A-6C圖係製程的截面圖，其用來說明根據第三實 施例之半導體裝置的製造方法； 第7A-7C圖係製程的截面圖，其用來說明根據第四實 施例之半導體裝置的製造方法； 第8A-8C圖係製程的截面圖，其用來說明根據第五實 施例之半導體裝置的製造方法； 第9A-9C圖係製程的截面圖，其用來說明根據第六實 施例之半導體裝置的製造方法； 第10A-10C圖係製程的截面圖，其用來說明根據第七 實施例之半導體裝置的製造方法； 第11A-11C圖係製程的截面圖，其用來說明根據第八 實施例之半導體裝置的製造方法； 第12A-12C圖係製程的截面圖，其用來說明根據第九 實施例之半導體裝置的製造方法； 第13A-13C圖係製程的截面圖，其用來說明根據第十 實施例之半導體裝置的製造方法； 第14A-14C圖係製程的截面圖其用來說明根據第十 -實施例之半導體裝置的製造方法； 第15A-15C圖係製程的截面圖，其用來說明根據第十 二實施例之半導體裝置的製造方法；以及 第16圖係一截面圖，用以顯示說明習知之半導體裝 7 本紙張尺度適用中國國家標準（CNS)A4規格（21(U 297公釐） <請先閱讀背面之注意事項再填寫本頁) --------,1 訂--------線— 經濟部智慧財產局員工消費合作社印製 經濟部-6-央標隼局貝工消費合作社印製 12 1 88 〇 3164pif,d〇c/〇〇2 Α7 ____________B7______ 五、發明説明（Γ) 置組態之例子。 實施例 以下將以數個實施例並配合其圖式用以說明本發明 之半導體裝置之製造方法。在圖式之中，其各組成部分 之大小、形狀以及位置等皆以簡略的形式來表示，藉此 可以熟悉與了解本發明，所有實施例中所給的數値僅做 爲例子說明之用。 第一實施例 · 首先’依據圖式之第1圖與第2圖來說明本發明之 半導體裝置之製造方法的第一實施例。 第1圖包括數個製程的截面圖，其用來說明根據第 一實施例之半導體裝置的製造方法。 U)首先，形成一MOS電晶體或類似元件之部分的 一元件隔離二氧化矽（Si02)薄膜102與一擴散層1〇3形 成於一矽處圓101的表面。 (2) 接著，一中間層絕緣薄ϋ 1〇4,以約爲700-1000nm 之厚度，利用化學氣.相沉積法（chemical vapor deposition，簡稱CVD)或類_似方法形成於整個矽晶圓101 的表面上。 (3) 接著，以微影成像或其他方法用來在薄膜104 中形成一接觸窗孔105。 (4) 下一步係以濺鍍法或類似技術在整個晶圓表面 沉積一厚度約爲20-100nm之多晶矽層。具有一中間層 繞捲薄膜106a與導體層l〇6b之底電極106隨後藉由微 8 (对先閱讀背面之注意事項再填离本頁) 裝· ,ιτ 本紙張尺度適用中國國家標準（CNS } A4規栝（210X297公t ) 經濟部中央橾準局負工消費合作社印製 21 RQ〇 > 3164pif.doc/002 A7 _ B7 五、發明説明（☆) 影成像或其他方法之助來圖案化形成（參考第1A圖）。 (5) 之後，以濺鍍法、CVD法或其他類似的技術用 來在整個晶圓表面形成一 TiN薄膜107，其厚度約爲 10-100nm，做爲一氧化之介電薄膜。 (6) 接著，再次以濺鍍法、CVD法或其他類似的技 術用來在整個TiN薄膜107表面形成一氧化釕（Ru〇2) 108，其厚度約爲50-200nm，做爲提供氧氣之用（參考第 1 B 圖）。 · (7) 最後，藉由快速加熱（RTA)或類似之方法來進行 熱處理，例如，在不含氧（如在N2、He、Ar，Xe或類似 氣體）的環境之下與溫度60(TC下加熱3分鐘。這會導致 在Ru02薄膜108中的氧氣用來供應給TiN薄膜107，並 允許一氧化的介電Ti02薄膜109產生（參考第1B圖）。 在此同時，Ru02薄膜108喪失其氧並且變··成一 Ru薄膜 110，其用來做爲完成此電容器之一頂電極。 第2圖繪示根據第一實施例之電容器組成之X-射線 分析圖案。在第2圖中，垂直軸代表反射強度(reflection strength，標準値），而水平軸爲布拉格角（Bragg angle)2 Θ。 如第2圖中之標碼a所示例的，TiN與Ru02之繞射 峰（diffraction peak)在進行熱處理（步驟（7))之前被偵測 到◊同時，Ti02與Ru之繞射峰在進行熱處理之後被偵 測到，如標碼b所示。這證實了 TiN薄膜107與Ru02 薄膜108在熱處理後分別轉變成Ti02薄膜109與Ru薄 9 本紙張尺度適用中國國家標準（CNS ) A4現格（2丨OX297公趁） (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局負工消費合作社印製 42 1 8b 〇 3l64pif * doc/002 D7 五、發明説明（q ) 膜 110。 因此，本實施例之半導體裝置之製造方法可熟悉在 不含氧的環境下Ti02薄膜109之形成。這可以抑止做爲 形成底電極106之多晶矽的氧化。 因此，本實施例之製造方法可以用來防止因Si02薄 膜形成於中間繞捲層l〇6a與導電層106b之間的介面邊 界附近而導致降低介電常數，以及導因於因導電層l〇6b 的氧化造成表面不平坦所增加之漏電流。故，可以增加 半導體裝置之產率。 同時，請注意到，在本方法中是TiN而不是Ti堆積 在導電層l〇6b上，因此可以防止砂化駄（titanium silicide) 的形成，並且有助於產率的增加。 要注意的是，在本實施例中用來說明做爲氧化之介 電薄膜的形成之薄膜爲TiN薄膜107，但是其仍然可以 是其他如TaN、ZrN與HfN等之氮化物。 同樣的方式，Ru02薄膜108係用來做爲供應氧氣的 薄膜，但是所有的要求是用來提供氧氣之薄膜乃氧化導 電體，其與形成氧化的介電薄膜物質相較之下較爲熱不 穩定，也可以使用Ir02、或者是含Ru02與Ir02之混合 物。 再者，除了 Ru02薄膜的使用外，也可以使用不同氧 濃度的釕氧化物，如RuOx (0<x<2)，來供應氧氣。藉 此’改變用來供應氧氣之薄膜中的氧濃度，可以用來控 制供應給形成氧化的介電薄膜之薄膜的氧氣量，使得可 .本紙張尺度適用中國國家椟準（CNS M4規招（210X297公处） ---------‘取------訂------梦 (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標隼局員工消費合作社印裝 421880 3164pif *doc/002 A7 B7 五'發明説明（？） 以防止氧氣的過度供應。 第二實施例 接著，依據圖式之第3圖到第5圖來說明本發明之 半導體裝置之製造方法的第二實施例。 第3圖包括數個製程的截面圖，其用來說明根據第 二實施例之半導體裝置的製造方法。 (1) 首先，如同第一實施例，形成一元件隔離Si02 薄膜3〇2與一擴散層303形成於一矽晶圓301的表面·。 接著，一中間層絕緣薄膜304 ’以約爲700-1 OOOnm之厚 度，利用化學氣相沉積法（CVD)或類似方法形成於整個 矽晶圓301的表面上。接著，以微影成像或其他方法用 來在薄膜304中形成一接觸窗孔305。 (2) 下一步係以濺鍍法或類似技術在整個晶圓表面 沉積一厚度約爲20-1 OOnm之多晶矽層。具有一中間層 繞捲薄膜306a與導體層306b之底電極306隨後藉由微 影成像或其他方法之助來圖案化形成（參考第3A圖）。 (3) 之後，以濺鍍法、CVD法或其他類似的技術用 來在整個晶圓表面形成一 TiN薄膜307，其厚度約爲 10-100nm，做爲一氧化之介電薄膜。 (4) 接著，再次以濺鍍法、CVD法或其他類似的技 術用來在整個TiN薄膜307表面形成一釕（RU)薄膜 308，其厚渡約爲10nm，做爲一金屬層。 以此方式所形成的Ru薄膜308使得張力的以施加於 其上是較佳的方法。這可以使在往後的步驟當再進行熱 (請先閲讀背面之注意事項再填寫本頁)
A 丁 本紙張尺度適用中國國家梂率（CNS ) A4規柢（2丨0X297公麓） 經濟部中央標隼局員工消費合作社印裝 421880 3164pif *doc/002 A7 B7 五、發明説明（9) 處理時確保有較令人滿意的氧氣滲透性（步驟6)。 第4圖圖式說明在第二實施例中之半導體裝置中RU 薄膜形成期間之氣體壓力與Ru薄膜形成後所受的應力 之間的關係。在第4圖中，垂直軸代表所受應力（達因/ 平方公分，dyne/cm2)，而水平軸爲氣體壓力（毫托耳， mTorr) ° 例如，從圖中可以看見，爲了要抵抗Ru薄膜308所 施之張力氣體壓力需要大於6.5mTon·。 . (5) 接著，再次以濺鍍、CVD或類似方法在整個Ru 薄膜3〇8上形成一Ru〇2薄膜309，其厚度約爲50_ 200nm，用來做爲供應氧氣的薄膜。（參考第3B圖）。 (6) 最後，藉由快速加熱（RTA)或類似之方法來進行 熱處理’例如，在不含氧（如在N2、He、Ar、Xe或類似 氣體）的環境之下與溫度600°C下加熱3分鐘。RU薄膜308 會導致在RU〇2薄膜3〇9中的氧氣活化，並用來供應給TiN 薄膜3〇7，並允許一氧化的介電Ti02薄膜31〇產生（參 考第3C圖）。在此同時，ru〇2薄膜309喪失其氧並且變 成一 Ru薄膜311，其用來與Ru薄膜308做爲完成此電 容器之一頂電極。 第5圖繪示根據第二實施例之電容器組成之χ_射線 分析圖案。在第5圖中，垂直軸代表反射強度（reflecti〇n strength，標準値），而水平軸爲布拉格角（Bragg angie)2 Θ。 如第5圖（Α)所示，假如RU薄膜308形成使得張力 (請先閱讀背面之注意事項再填舄本頁) 訂 本紙张尺度適用中國國家榡率（CNS ) Λ4現;公楚~ 421880 : 316 4p i f. do c/0 0 2 A7 B7 經濟部中央標準局貝工消費合作社印製 五、發明説明（|(Π 被施加，TiN薄膜3〇7完全改變成Ti02薄膜310。另一 方面來說，假如Ru薄膜308形成使得壓應力被施加， 就沒有TiN薄膜307的氧化。 因爲在本實施例中，Ru薄膜308是形成於TiN薄膜 3〇7與Ru02薄膜3〇9之間做爲一金屬薄膜之用，Ru的 催化性質使得活性氧用來供應給TiN薄膜307。因此， 如同在第一實施例（步驟6)約略在與熱處理的同時，有 可能形成一高品質的Ti02薄膜310 (亦即，鈦與氧之間 具有優良束縛之穩定薄膜）。這可以有效地增加介電常數 與降低漏電流。同時，如果Ti02薄膜310可以不需要像 在第一實施例中那麼好的話，本實施例之方法也使得熱 處理的時間便短。 本實施例也如同第一實施例般係在不含氧的環境之 下進行熱處理，這使得可以抑止底電極的氧化並且防止 在導電層306b上矽化鈦的形成。 要注意的是，做爲金屬薄膜的Ru也可以使用其他如 Ir或Pt，只要其對氧具有相同的催化作用。 本實施例也如同第一實施例般，也可以使用其他氮 化物，如TaN、ZrN與HfN，用來做爲一氧化的介電薄 膜的形成。 如同第一實施例中所述，所有的要求是用來提供氧 氣之薄膜乃氧化導電體，其與形成氧化的介電薄膜物質 相較之下較爲熱不穩定，所以也可以利用Ir02薄膜，或 —種包含ru〇2與Ir〇2之混合物。再者，它也可以使用 ---------.,衣— (請先閱讀背面之注意事項#填寫本頁) 訂 本紙張尺度通用中國國家標準（CNS ) Λ4規核（210X297公t ) 經消部中决枒準局貝h消费合作社印製 Q 1 S 8 Ο 4 3l64pif . doc/ 002 A7 B7 ~—一- ______ _ 五、發明説明（丨丨） 一種具有不同氧濃度之薄膜。 第三實施例 接著，依據圖式之第6圖來說明本發明之半導體裝 置之製造方法的第三實施例。 第6圖包括數個製程的截面圖，其用來說明根據第 三實施例之半導體裝置的’製造方法。 (1) 首先，如同第一實施例，形成一元件隔離Si〇2 薄膜602與一擴散層603形成於一矽晶圓601的表面*。 接著，一中間層絕緣薄膜604，以約爲700-1000nm之厚 度，利用化學氣相沉積法（CVD)或類似方法形成於整個 矽晶圓601的表面上。接著，以微影成像或其他方法用 來在薄膜604中形成一接觸窗孔605。 (2) 下一步係以濺鍍法或類似技術在整個表面沉積 —多晶矽。之後，以回蝕法形成一中間層繞捲薄膜606(參 考第6A圖）。 (3) 以濺鍍法、CVD法或其他類似的技術用來形成 Ti、Ru與Ru〇2薄膜。藉由微影成像來圖案化或另外的 方法，這些薄膜形成一 Ti阻障層607、一 Ru金屬層608 與一用以提供氧氣之Ru02層609。這三層607-609的總 厚度可以約爲50-150nm，而其中Ru02層609之厚度則 約爲 20-100ntn。 以此方式所形成的Ru薄膜608使得壓縮應力的以施 加於其上是較佳的方法。這是爲了要確保Ti薄膜607以 及中間層繞捲薄膜6〇6在後續的熱處理步驟中不會被氧
U ¥紙张尺度_巾關家鮮（CNS) A4· (2lQx297公楚） ' ---------X.------IT------I (請先閱讀背面之注意事項再填寫本頁) 421880 ^ 3164pif.doc/〇〇2 A7 經满部中史標卑局員τ_消费合作社印13· 五、發明説明（ll_) 化（步驟6)。 此外，薄膜607-609以及中間層繞捲薄膜606構成 底電極610。 (4) 接著，以濺.鍍法、CVD法或其他類似的技術用 來在整個晶圓表面形成一 TiN薄膜611，其厚度約爲 l(M00nm，用來做爲氧化的絕緣薄膜。 (5) 接著，再次以濺鍍、CVD或類似方法在整個TiN 薄膜611形成一 Ru薄膜612，其厚度約爲50-200nm·， 做爲一頂電極（參考第6B圖）。 (6) 最後，藉由快速加熱（RTA)或類似之方法來進行 熱處理，例如，在不含氧（如在N2、He、Ar、Xe或類似 氣體）的環境之下與溫度600°C下加熱3分鐘。這導致在 Ru02薄膜609中的氧氣活化，並用來供應給TiN薄膜 311，並允許一氧化的介電Ti02薄膜613產生（參考第6C 圖）。在此同時，Ru02薄膜609喪失其氧並且變成一 Ru 薄膜3 14。 在此實施例之中，如上之說明，以上述方式所形成 之Rii薄膜608使壓縮應力施於其上。爲此，如第4圖 所示，Ru薄膜608使氧難以滲透。這使得防止在Ru〇2 薄膜609中的氧到達下面之薄膜606、607等，藉此做 爲防止這些薄膜606、607等的氧化。 實際上，在本實施例中，做爲供應氧之Ru〇2薄膜609 與Ru薄膜608位於底電極610之中，意指其可以以比 先前之實施例更有效地來防止做爲中間層繞捲薄膜之多 (請先閱讀背面之注意事項再填寫本頁) '·參' 訂 本紙浪尺度適用中國國家標準（CNS ) Α4規格（2丨ΟΧ2ί>7公釐） 經1¾-部中皮標準扃員J-消f合作社印^. 12 1 88 〇 / 3164pif . doc/002 B7 五、發明説明（卩） 晶砂氧化。 本實施例也如同先前之實施例般係在不含氧的環境 之下進行熱處理，這使得可以抑止底電極610的氧化並 且防止矽化鈦的形成。 此外，Ti薄膜607用來做爲阻障層之用，但其也 可以使用TiN薄膜或Ti/TiN薄膜。 要注意的是，做爲金屬薄膜608的Ru也可以使用其 他如It或Pt，只要其對氧具有相同的催化作用。 ^ 本實施例也如同第一實施例般，也可以使用其他氮 化物，如TaN、ZrN與HfN，用來做爲一氧化的介電薄 膜的形成。 如同第一實施例中所述，所有的要求是用來提供氧 氣之薄膜乃氧化導電體，其與形成氧化的介電薄膜物質 相較之下較爲熱不穩定，所以也可以利用Ir02薄膜，或 一種包含Ru02與Ir02之混合物。再者，它也可以使用 一種具有不同氧濃度之薄膜。 第四實施例 接著，依據圖式之第7圖來說明本發明之半導體裝 置之製造方法的第四實施例。 第7圖包括數個製程的截面圖，其用來說明根據第 四實施例之半導體裝置的製造方法。 (1)首先，如同第一實施例，形成一元件隔離Si02 薄膜702與一擴散層703形成於一矽晶圓701的表面。 接著，一中間層絕緣薄膜7〇4，以約爲700-1000nm之厚 16 本紙张尺度適用中國國家標準（CNS ) A4規狢（2丨|x297公釐） " (請先閱讀背面之注意事項再填寫本頁) 裝.
、1T 421880 3l64pif.doc/002 A7 B7 經 部 中 4ι U 準 扁 貝 X 消 贽 合 作 社 印 五、發明説明（叫） 度，利用化學氣相沉積法（CVD)或類似方法形成於整個 矽晶圓7〇1的表面上。接著，以微影成像或其他方法用 來在薄膜7〇4中形成一接觸窗孔705。 (2) 下一步係以濺鍍法或類似技術在整個表面沉積 一多晶矽。之後，以回餽法形成一中間層繞捲薄膜706(參 考第7A圖）。 . (3) 以濺鍍法、CVD法或其他類似的技術用來形成 Ti、Ru與Ru02薄膜’如同地三實施例之次序，並且其 厚度均相同。這使得Ru薄膜具有如l〇nm之厚度。藉由 微影成像來圖案化或另外的方法，這些薄膜形成一 Ti阻 障層707、一 Ru金屬層708與一用以提供氧氣之Ru02 層709以及一 Ru薄膜710。 以此方式所形成的Ry薄膜708使得壓縮應力的以施 加於其上是較佳的方法，如同第三實施例一般。另一方 面，以此方式所形成的Ru薄膜710使得張力的以施加 於其上是較佳的方法（見下文所敘述）。 (4) 接著，以濺鍍法、CVD法或其他類似的技術用 來在整個晶圓·表面形成一 TiN薄膜711，其厚度約爲 10-100nm，用來做爲氧化的絕緣薄膜。 (5) 接著，再次以濺鍍、CVD或類似方法形成一 Ru 薄膜712，其厚度約爲50-200nrn，做爲一頂電極（參考 第7B圖）。 (6) 最後，藉由快速加熱（RTA)或類似之方法來進行 熱處理，例如，在不含氧（如在N2、He、Ar ' Xe或類似 17 本紙張尺度適用中國國家榇準（CNS ) Λ4規格（2]ΟΧ25>7公釐〉 ϊ , I I: III ίτ I I . t— (讀先閱讀背面之注意事項再填寫本頁) 經漭部中次標"局貝J消费合竹社印聚 4 2 彳 8 8 〇 :4 3164pif.doc/002 六7 B7 五、發明説明（β) 氣體）的環境之下與溫度600t下加熱3分鐘。這導致在 RU〇2薄膜709中的氧氣活化，並用來供應給TiN薄膜 712，並允許一氧化的介電Ti〇2薄膜714產生（參考第7C 圖）。在此同時，Ru02薄膜709喪失其氧並且變成一 Ru 薄膜715。 在此實施例之中，如上之說明，以上述方式所形成 之Ru薄膜708使壓縮應力施於其上。爲此，如第4圖 所示，Ru薄膜708使氧難以滲透。這使得防止在Ru02 薄膜709中的氧到達下面之薄膜706、707等，藉此做 爲防止這些薄膜7〇6、7〇7等的氧化。 同時，以上述方式所形成之Ru薄膜710使張力施於 其上。這意指如同第二實施例，Ru的催化特性使得活性 化的氧可以供應給TiN薄膜。 再者，因爲TiN薄膜712如第二實施例一般以被Ru 薄膜710所活性化的氧來氧化，其可以確保電容器具有 高介電常數與低漏電流，或縮短熱處理所需的時間。 再者，實際上，頂電極一開始由Ru所形成使得金屬 繞捲與其他後續製程較先前實施例容易被影響。 本實施例也如同先前之實施例般係在不含氧的環境 之下進行熱處理，這使得可以抑止底電極711的氧化並 且防止矽化鈦的形成。 此外，也可以使用TiN薄膜或Ti/TiN薄膜做爲阻障 層之用。做爲金屬薄膜608的Ru也可以使用其他如ΙΓ 或Pt。也可以使用其他氮化物，如TaN、ZrN與HfN， ' — '裝 I I I I I 訂 i I I n (請先閱讀背面之注項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 3164pif,doc/002 A7 B7 蚜滴部中决椋卑局貝^消费合作社印掣 五、發明説明（吣） 用來做爲一氧化的介電薄膜的形成。它也可以利用Ir〇2 薄膜，或一種包含Ru〇2與Ir02之混合物。再者，它也 可以使用一種具有不同氧濃度之薄膜。 第五實施例 接著，依據圖式之第8圖來說明本發明之半導體裝 置之製造方法的第五實施例。 第8圖包括數個製程的截面圖，其用來說明根據第 五實施例之半導體裝置的製造方法。 ’ (1) 首先’如同第一實施例，形成一元件隔離Si02 薄膜8〇2與一擴散層8〇3形成於一矽晶圓801的表面。 接著，一中間層絕緣薄膜804，以約爲700-1000nm之厚 度，利用化學氣相沉積法（CVD)或類似方法形成於整個 矽晶圓801的表面上。接著，以微影成像或其他方法用 來在薄膜8〇4中形成一接觸窗孔805。 (2) 下一步係以濺鍍法或類似技術在整個表面沉積 一多晶矽。之後，以回蝕法形1一中間層繞捲薄膜806(參 考第8A圖）。 (3) 以濺鍍法、CVD法或其他類似的技術用來形成 Ti、Ru與Ru02薄膜，如同地三實施例之次序，並且其 厚度均相同。藉由微影成像來圖案化或另外的方法，這 些薄膜形成一 Ti阻障層807、一 Ru金屬層808與一用 以提供氧氣之尺11〇2層809。 以此方式所形成的Ru薄膜808使得壓縮應力的以施 加於其上是較佳的方法，如同第三實施例一般。 19 ' (請先閱讀背面之注意事項再填寫本頁) 裝.
,1T 本紙張尺度適用中國园家標準（CNS ) A4規格（210X297公釐） 經漓部中央標率局負工消费合作社印裝 121 RB Ο 3 l 6 4p i f . doc / 0 0 2 在-7 B7 五、發明説明（门） (4) 接著，以濺鍍法_、CVD法或其他類似的技術用 來在整個晶圓表面形成一 TiN薄膜811，其厚度約爲 10-10Qnm，用來做爲氧化的絕緣薄膜。 (5) 接著，再次以濺鍍、CVD或類似方法在整個TiN 薄膜811形成一 Ru02薄膜812，其厚度約爲50-200nm， 做爲一供應氧之薄膜。 (6) 接著，再次以濺鍍、CVD或類似方法在整個Ru02 薄膜812形成一 Ru金屬813，其厚度約爲10-100nm。‘ 以此方式所形成的Ru薄膜813使得壓縮應力的以施 加於其上是較佳的方法。 (7) 最後，藉由快速加熱（RTA)或類似之方法來進行 熱處理，例如，在不含氧（如在N2、He、Ar、Xe或類似 氣體）的環境之下與溫度600°C下加熱3分鐘。這導致在 RU〇2薄膜809、812中的氧氣活化，並用來供應給TiN 薄膜811，並允許一氧化的介電Ti02薄膜814產生(參 考第8C圖）。在此同時，Ru02薄膜809、812喪失其氧 並且變成一Ru薄膜815、816。 在此實施例之中，如上之說明？以上述方式所形成 之Ru薄膜808使壓縮應力施於其上。爲此，如第4圖 所示，Ru薄膜808使氧難以滲透。這使得防止Ti薄膜 807與中間層繞捲薄膜的氧化。 同樣地，以上述方式所形成之Ru薄膜813使壓縮應 力施於其上。這使得分佈在Ru02薄膜809外的氧量被 減少（第8B圖中向上之方向），而貢獻給TiN薄膜811 20 本紙張I度適用中國國家標準（CNS > A4規格ΰΐ〇ΧΜ7公釐) ： ---------叙— (請先閱讀背面之注意事項再填寫本頁) 訂 經漓部中央標準局員J.消费合作社印裝 .、·> 、. -ν_· 3l64pif . doc/002 A7 B7 五、發明説明（1¾ ) 氧化的氧量增加，藉以改善其效率。 再者，實際上，頂電極一開始由Ru所形成使得金屬 繞捲與其他後續製程較先前實施例容易被影響。 本實施例也如同先前之實施例般係在不含氧的環境 之下進行熱處理，這使得可以抑止底電極711的氧化並 且防止矽化鈦的形成^ 此外，也可以使用TiN薄膜或Ti/TiN薄膜做爲阻障 層之用。做爲金屬薄膜808的Ru也可以使用其他如’lr 或Pt。也可以使用其他氮化物，如TaN、ZrN與HfN， 用來做爲一氧化的介電薄膜的形成。它也可以利用Ir02 薄膜，或一種包含Ru02與Ir02之混合物。再者，它也 可以使用一種具有不同氧濃度之薄膜。 第六實施例 首先，依據圖式之第9圖來說明本發明之半導體裝 置之製造方法的第六實施例。 第9圖包括數個製程的截面圖，其用來說明根據第 六實施例之半導體裝置的製造方法。 (1) 首先，如同先前各實施例，形成一元件隔離Si02 薄膜902與一擴散層903形成於一矽晶圓901的表面。 接著，一中間層絕緣薄膜904，以約爲700-1000nm之厚 度，利用化學氣相沉積法（CVD)或類似方法形成於整個 矽晶圓901的表面上。接著，以微影成像或其他方法用 來在薄膜904中形成一接觸窗孔905 λ (2) 下一步係以濺鍍法或類似技術在整個晶圓表面 {請先閱讀背面之注意事項再填寫本頁) 裝. ,ιτ 本紙張尺度適用中國國家標準（CNS ) Α4規格（210X297公釐） 經潢部中戎梂準局貝工消费合作社印聚 2 1 88 Ο 3164pif.doc/002 Α7 Β7 五、發明説明（叫） 沉積一多晶矽層。之後，以回蝕法形成一中間層繞捲薄 膜906(參考第9A圖）。 、 （3)以濺鍍法、CVD法或其他類似的技術用來形成 Ti、lu與Ru02薄膜，其具有與第三實施例中相同的次 序與厚度。藉由微影成像來圖案化或另外的方法，這些 薄膜形成一Ti阻障層907、一 RU金屬層908與一用以 提供氧氣之Ru02層909。 以此方式所形成的Ru薄膜908使得壓縮應力的以k 加於其上是較佳的方法，如同第三實施例之方法。 (4) 接著，再次以濺鍍法、CVD法或其他類似的技 術用來在整個晶圓表面形成一 TiN薄膜911，其厚度約 爲10-1 OOnm，做爲一氧化之介電薄膜。 (5) 接著，再次以濺鍍法、CVD法或其他顏似的技 術用來在整個TiN薄膜911上形成一釕（Ru)金屬薄膜 912，其厚度約爲10-100nm(參考第9B圖）。 以此方式所形成的Ru薄膜912使得張力的以施加於 其上是較佳的方法。 (6) 接著，再次以濺鑛、CVD或類似方法在整個Ru 薄膜912上形成一Ru02薄膜913，其厚,度約爲5〇-200nm，用來做爲供應氧氣的薄膜。 (7) 最後，藉由快速加熱（RTA)或類似之方法來進行 熱處理，例如，在不含氧（如在N2、He、Ar、Xe或類似 氣體）的環境之下與溫度60(TC下加熱3分鐘。這會導致 在Ru02薄膜909、913中的氧氣活化，並用來供應給TiN 22 本紙&尺度適用中國國家標準（CNS > 格（210X 297公釐) (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局貝工消費合作社印製 316 4 pif . doc / 0 0 2 A7 B7 五、發明説明（2(?) 薄膜911，並允許一氧化的介電Ti02薄膜914產生（參 考第9C圖）。在此同時，Ru02薄膜909喪失其氧並且變 成一 Ru 薄膜 915、916。 因爲在本實施例中，如上所述，以此方式形成之Ru 薄膜908可以使壓縮應例力施加於其上。因爲此原因， 如第4圖所示，Ru薄膜908幾乎不讓氧滲透，這使得此 方法可以抑止Ti薄膜907與中間層繞捲薄膜906的氧 化。 . 同時，以此方式形成之Ru薄膜912可以使張力施加 於其上。因爲此原因，它可以將Ru02薄膜913所提供 的氧活化來提供給TiN薄膜911。如第二實施例與第四 實施例，這可以確保具有高介電常數與低漏電流，或是 使熱處理的時間便短。 本實施例也如同第一實施例般係在不含氧的環境之 下進行熱處理，這使得可以抑止底電極910的氧化並且 防止在導電層上矽化鈦的形成。 要注意的是如同先前之實施例，也可以使用TiN或 Ti/TiN薄膜來做爲阻障層，Ir或Pt也可以做爲金屬薄膜， 且也可以使用其他氮化物，如TaN、ZrN與_ HfN，用來 做爲一氧化的介電薄膜的形成。此外，也可以利用Ir02 薄膜，或一種包含Ru02與Ir02之混合物以及使用一種 具有不同氧濃度之薄膜。 第七實施例 首先，依據圖式之第10圖來說明本發明之半導體裝 23 本紙乐尺度適1中國國家標隼（CNS ) A4規格（210/297公釐) ---------t— (ΐ;ί先間讀背面之注意事項再填寫本頁) 4 經濟部中央標率局員工消費合作社印製 cM Ρ ^ π 3l64pif.doc/002 A7 B7 五、發明説明（) 置之製造方法的第七實施例。 本實施例與第一實施例之不同處係在於氧化钽 (Ta205)薄膜被用來做爲形成一氧化的介電薄膜並做爲氧 化的介電膜。 第10圖包括數個製程的截面圖，其用來說明根據第 七實施例之半導體裝置的製造方法。 (1) 首先，形成一 MOS電晶體或類似元件之部分的 元件隔離Si02薄膜1002與一擴散層1003形成於一矽晶 圓1001的表面。接著，一中間層絕緣薄膜1004形成於 一矽晶圓1001的表面上，以及在薄膜1004中形成一接 觸窗孔1005。 (2) 下一步係以濺鍍法或類似技術在整個晶圓義面 沉積一多晶矽層，其厚度約爲2(M00nm。之後，以微影 成像法或其他方法來形成一具有中間層繞捲薄膜1006a 之底電極1〇〇6。（參考第10A圖）。 (3) 接著，以濺鍍法、CVD法或其他類似的技逦用 | 來形成一 Ta205薄膜1007，其厚度約爲5-30nm，用來做 爲氧化的介電薄膜。在此例中，做爲來提煉之氣體爲 Ta(C2H60)5，以及此薄膜的形成溫度約爲250-500°C。 (4) 接著，再次以濺鍍、CVD或類似方法在整個Ta205 薄膜1〇〇7上形成一Ru02薄膜1008，其厚度約爲50-200nm，用來做爲供應氧氣的薄膜。 (5) 最後，藉由快速加熱（RTA)或類似之方法來進行 熱處理，例如，在不含氧（如在N2、He、Ar、Xe或類似 24 l紙張尺度適用中關家標準（CNS ) A側* ( 210X297公楚) " (讳先閱讀背面之注意事項再填寫本f) A7 42 1 ^3 9i64pif>d〇c/〇〇2 _______B7 _ 五、發明説明uz) 氣體）的環境之下與溫度600°c下加熱3分鐘.。這導致在 Ru02薄膜1008中的氧氣活化，並用來供應給Ta205薄 膜1007 〇在此同時，Ru〇2薄膜1Q08喪失其氧並且變成 一 Ru薄膜1009, 用來做爲完成此電容器之一頂電極。 因此，本實施例之半導體裝置之製造方法使得在 Ta205薄膜1007氧的不足得以藉由在一不含氧的環境下 之熱處理方法被補償。_ 本實施例中之Ru02薄膜1008也如同第一實施_ —般用來提供氧氣。但是所有的要求是用來提供氧氣έ _乃氧化導電體，其與形成氧化的介電薄膜物質相較 之下較爲熱不穩定，所以也可以利用Ir02薄膜，或一種 包含Ru02與Ir02之混合物。它也可以使用一種具有不 同氧濃度之薄膜。 第八實施例 首先，依據圖式之第11圖來說明本發明之半導體裝 置之製造方法的第八實施例。 本實施例與第七實施例之不同處係在於氧是由頂電 極與底電極側來供應給氧化鉅（Ta2〇5)薄膜，用來形成一 氧化的介電薄膜。 第11圖包括數個製程的截面圖，其用來說明根據第 、八實施例之半導體裝置的製造方法。 (1)首先’形成一元件隔離Si〇2薄膜1102與一擴散 層1103形成於一矽晶圓1101的表面。接著，以CVD 法或類似的方法將一中間層絕緣薄膜1104形成於一砍 25 本紙乐尺度適用中國國家標準（CNS ) A4現格（210^97公漦)^ —- ^-- (锖先間讀背面之注意事項再填寫本頁) 、?τ 經濟部中央標隼局員工消費合作社印製 游M8 〇’ 1 3164pif.doc/002 A7 B7 經濟部中央標隼局員工消費合作社印製 五、發明説明（2匀 晶圓1101的表面上，其厚度約爲700-1⑼Onm。之後’ 以微影成像法或其他方式在中間層絕緣薄膜1104中形 成一接觸窗孔1105。 (2) 下一步係以"鍍法或類似技術在整個晶圓表面 沉積一多晶矽層。之後，以回蝕法形成一中間層繞捲薄 膜1106。（參考第11A圖）。 (3) 以濺鍍法、CVD法或其他類似的技術用來形成 Ti、Ru與Ru02薄膜。藉由微影成像來圖案化或另外to 方法，這些薄膜形成一 Ti阻障層1107、一 Ru金屬層1108 與一用以提供氧氣之1^02層1109。這三層1107-1109 的總厚度可以約爲50-150nm，而其中1111〇2層1109之厚 度則約爲20-100nm。 以此方式所形成的Ru薄膜1108使得壓縮應力的以 施加於其上是較佳的方法。這是爲了要確保以此方式所 形成Ru薄膜1108使得氧氣難以滲透，並且確保Ti薄 膜U07以及中間膚繞捲薄膜11〇6在後續的熱處理步驟 中不會被氧化（步驟6)。 (4) 接著，以濺鍍法、CVD法或其他類似的技術用 來在整個晶圓表面形成一 Ta205薄膜1110，其厚度約爲& 10-lOOnm，用來做爲氧化的絕緣薄膜。. (5) 接著，再次以濺鍍、CVD或類似方法在整個Ta205 薄膜1Π0形成一 Rii02薄膜1111，其厚度約爲50-2〇Otim，用來做爲供應氧氣的薄膜。 (6) 最後，藉由快速加熱（RTA)或類似之方法來進行 26 本紙張尺度ϋ用财辟（CNS ) ( 210X297紗)~’ 經濟部中央標準局貝工消費合作社印製 4^1 BBQ ''4 3164pif.doc/002 A7 ___B7 五、發明説明（碎） 熱處理，例如，在不含氧（如在N2 ' He、Ar、Xe或類似 氣體）的環境之下與溫度600°C下加熱3分鐘。這導致在 Ru02薄膜1109、1111中的氧氣活化，並用來供應給Ta205 薄膜1Π0，使不足的氧氣被補足。在此同時，Ru〇2薄 膜1109、1111喪失其氧並且變成一 RU薄膜1112、1113。 Ru薄膜1112沿Ti薄膜11〇7、Ru薄膜1108與中間層 繞捲薄膜1106形成一底電極1114，而Ru薄膜m3則 形成一頂電極（參考第11C圖）。 * 因此，本實施例之半導體裝置之製造方法使得在 Ta205薄膜1110氧的不足得以藉由在一不含氧的環境下 之熱處理方法被補償。因此可以在不使底電極1114與 其他元件氧化的情形下，防止電容器漏電流的增加。 實際上，由頂電極與底電極側來提供氧給Ta205薄 膜1110的意思是，它可以比第七實施例中之情況更能 大幅防止電容器中之漏電流。此外，假如漏電流的防止 效果不需要比第七實施例更好的情況，其更可以縮短熱 處理的時間。 在此實施例之中Ti薄膜1107用來做爲阻障層，但 是使用TiN或Ti/TiN薄膜也是可行的。 本實施例中也如同前述之各實施例中一般，用來提 供氧氣之薄膜乃氧化導電體，其與形成氧化的介電薄膜 物質相較之下較爲熱不穩定，所以也可以利用薄 膜，或一種包含Ru〇2與Ir02之混合物。它也可以使用 一種具有不同氧濃度之薄膜。 27 本紙張尺度適用中ΪΪ1家標準[CNS)A4規栝（ 210X297公漦) '~ ---------裝— (諳先閱讀背面之注意事項再填寫本頁)
41T 3164pif. doc/Ο 〇： Α7 Β7 經濟部中央標隼局貝工消費合作社印裝 五、發明説明（ 第九實施例 首先，依據圖式之第12圖來說明本發明之半導體裝 置之製造方法的第九實施例。 本實施例與第八實施例之不同處係在於活性氧供應 給氧化鉅（Ta205)薄膜，用來形成一氧化的介電薄膜。 第12圖包括數個製程的截面圖，其用來說明根據第 九實施例之半導體裝置的製造方法。 (1) 首先，形成一元件隔離Si02薄膜1202與一擴散 層1203形成於一矽晶圓1201的表面。接著，以CVD 法或類似的方法將一中間層絕緣薄膜1204形成於一矽 晶圓12〇1的表面上，其厚度約爲700-1000nm。之後， 以微影成像法或其他方式在中間層絕緣薄膜1204中形 成一接觸窗孔1205。. (2) 下一步係以濺鍍法或類似技術在整個晶圓表面 沉積一多晶矽層。之後，以回蝕法形成一中間層繞捲薄 膜1206。（參考第12A圖）。 (3) 以濺鍍法、CVD法或其他類似的技術用來形成 Ti、Ru與Ru02薄膜。藉由微影成像來圖案化或另外的 方法，這些薄膜形成一 Ti阻障層1207、一 Ru金屬層1208 與一用以提供氧氣之1?^02層1209。這三層1207-1209 的總厚度可以約爲50-l5〇nm，而其中Ru〇2層1209之厚 度則約爲20-lOOnm。 以此方式所形成的Ru薄膜1208使得壓縮應力的以 施加於其上是較佳的方法。這是爲了要確保以此方式所 28 ---------裝-- (誚先閲讀背面之注意事項再填寫本頁) 、1Τ 本紙張尺度適用中國國家標準（CNS)A4規格（ 210X297公釐） 4 21織.d?c/〇〇2 A7 B7 經濟部中央標率局員工消费合作社印聚 五、發明説明（ 形成Ru薄膜1208使得氧氣難以滲透，並且確保Ti薄 膜12〇7以及中間層繞捲薄膜1206在後續的熱處理步驟 中不會被氧化（步驟7)。 另一方面來說，以此方式所形成的RU薄膜1210使 得張力的以施加於其上是較佳的方法。這是爲了要確保 以此方式所形成Ru薄膜1210使得氧氣容易滲透，並且 確保活性氧藉由滲透Ru薄膜1210來獲得。 (4) 接著，以濺鍍法、CVD法或其他類似的技術用 來在整個晶圓表面形成一 Ta205薄膜1211，其厚度約爲 lCMOOnm，用來做爲氧化的絕緣薄膜。 (5) 接著，再次以濺鍍、CVD或類似方法在整個Ta205 薄膜1211形成一Ru薄膜1212,其厚度約爲50-200nm， _做爲一金屬膜。 以此方式所形成的Ru薄膜1212使得張力的以施加 於其上是較佳的方法。這是爲了要確保以此方式所形成 Ru薄膜1212使得氧氣容易滲透，並且確保活性氧藉由 滲透Ru薄膜1212來獲得。 (6) 接著，再次以濺鍍、CVD或類似方法在整個Ru 薄膜1212形成一 RU〇2薄膜1213，其厚度約爲50-200nm，用來做爲供應氧氣的薄膜（參考第I2B圖）。 (7) 最後，藉由快速加熱（RTA)或類似之方法來進行 熱處理，例如，在不含氧（如在N2、He ' Ar、Xe或類似 氣體）的環境之下與溫度600°C下加熱3分鐘。這導致在 Ru02薄膜1209、1213中的氧氣活化，並用來供應給Ta205 29 本紙張尺度適用中國國家標準（CNS ) Ad規格（210X 297公爱） (請先閱讀背面之注^^項再填寫本頁) I Λ. τ -0 經濟部中央樣率局員工消費合作社印掣 ：；2 1 B B D 3164pif.doc/002 A7 B7 五、發明説明（21) 薄膜1211，使不足的氧氣被補足。在此同時’ Ru02薄 膜1209、1213喪失其氧並且變成一 Ru薄膜1214、1215。 Ru薄膜1214沿Ti薄膜1207、Ru薄膜1208與中間層 繞捲薄膜1206形成一底電極1216 ’而Ru薄膜1215則 沿Ru薄膜1 2 1 2形成一頂電極（參考第1 1 C圖）。 因此，本實施例之半導體裝置之製造方法使得在活 性氧可以供應Ta205薄膜KU ’因此能比第八實施例更 有效率地防止電容器漏電流的增加。 * 以此方式，在此半導體裝置製造方法中，以活性氧 來供應Ta205薄膜1211可以比第八實施例更有效率地補 充氧的不足。 此外，Ru薄膜1210、1212被用來做爲金屬薄膜， 用以活化氧，但是也可以使用其他金屬如銥（Ir)與鉑（Pt) 來做爲金屬膜，只要對氧具有催化作用即可。 本實施例中也如同前述之各實施例中一般，使用TiN 或Ti/TiN薄膜來做爲阻障層也是可行的。此外，也可以 利用Ιι·〇2薄膜，或一種包含尺11〇2與Ir02之混合物，做 爲提供氧氣之用。再者，它也可以使用一種具有不同氧 濃度之薄膜。 第+實施例 首先，依據圖式之第13圖來說明本發明之半導體裝 置之製造方法的第十實施例。 本實施例與第一實施例之不同處係在於結晶鋇緦欽 鹽（barium-strontium-titanate，簡稱 BST)薄膜被用來做 30 本紙張又度14用中@0^^準（€阳>八4規格（21〇\297公楚1 " ^^^1 ^^^^1 ^^^^1 ^^^^1 I 圓 — 1 多^/ ^^^^1 ^^^^1 ^——1 ^^^^1 ^^^^1 ^^^^1 -6 (請先閱讀背面之注項再填寫本頁) 經漓部中决標卑局負工消资合作社印繁 3164pif,doc/〇〇2 八7 ______ B7 五、發明説明（对） 爲形成一氧化的介電薄膜並做爲氧化的介電膜。 第13圖包括數個製程的截面圖，其用來說明根據第 十實施例之半導體裝置的製造方法。 (1) 首先，’如第一實施例，形成一MOS電晶體或 類似元件之部分的元件隔離Si02薄膜1 302與一擴散層 Π03形成於一砂晶圓1301的表面。接著，—中間層絕 緣薄膜1304形成於一矽晶圓1301的表面上，以及在薄 膜1304中形成一接觸窗孔1305。 * (2) 下一步係以濺鍍法或類似技術在整個晶圓表面 沉積一多晶矽層，其厚度約爲2〇-lOOnm。之後，以微影 成像法或其他方法來形成一具有中間層繞捲薄膜1306a 與一導電層1306b之底電極1306。（參考第13A圖）。 (3) 接著，以濺鍍法、CVD法或其他類似的技術用 來形成一 BST薄膜1307，其厚度約爲5-30nm，用來做 爲氧化的介電薄膜。此BST薄膜1307包含鈣鈦礦鹽 (perovskite )結構之結晶體。 (4) 接著，再次以濺鍍、CVD或類似方法在整個BST 薄膜1307上形成一 Ru02薄膜1308，其厚度約爲50-200nm，用來做爲供應氧氣的薄膜（參考第13B圖）。 (5) 最後，藉由快速加熱（RTA)或類似之方法來進行 熱處理，例如，在不含氧（如在N2、He、Ar、Xe或類似 氣體）的環境之下與溫度600°C下加熱3分鐘。這導致在 Ru〇2薄膜1308中的氧氣活化，並用來供應給BSTI薄膜 1307,使不足的氧得以被補足。在此同時，Ru02薄膜1308 3 1 本紙張尺度適用中國國家標準（CNS ) W規格（2丨0><297公楚 I I 11 n l· 111 n I n n n I I-r (請先閲讀背面之注意事項再填寫本頁) 經满部中女楛導局貝工消费合竹.私印" .21 88 0 3l64pif-doc/002 A7 B7 五、發明説明（”） 喪失其氧並且變成一 Ru薄膜1309，其用來做爲完成此 電容器之一頂電極（參考第13C圖）。 因:此，經由在不含氧之環境下之熱處理方式，以供 應氧給BST薄膜1307，本實施例之半導體裝置製造方 法可以使BST薄膜1307中不足的氧，在不將多晶矽或 其他元件氧化下，得以補足氧氣。 在此RU〇2薄膜1308係用來提供氧氣，但是所有的 要求是用來提供氧氣之薄膜乃氧化導電體，其與形成氧 化的介電薄膜物質相較之下較爲熱不穩定，所以也可以 利用Ir〇2薄膜，或一種包含心〇2與Ir02之混合物。它 也可以使用一種具有不同氧濃度之薄膜。 此外，也可以用金屬Ru、Ir、Pt或其他類似金屬做 爲至少頂電極或底電極之其中之一，用以將供給BST薄 膜1307氧氣活性化。 第十一實施例 首先，依據圖式之第14圖來說明本發明之半導體裝 置之製造方法的第十一實施例。 本實施例與第十實施例之不同處係在於非結晶BST 薄膜被用來做爲形成一氧化的介電薄膜。 第Μ圖包括數個製程的截面圖，其用來說明根據第 十一實施例之半導體裝置的製造方法。 (1)首先，如第一實施例，形成一 MOS電晶體或類 似元件之部分的元件隔離Si02薄膜1402與一擴散層 14〇3形成於一矽晶圓1401的表面。接著，一中間層絕 32 本纸張尺度^用中國國家標準（CNS ) Λ4現格（210X 297公釐） {請先閲讀背面之注意事項4填寫本頁j ;ΓΛ1Τ 經潢部中次榡卑局員Η消费合作社印聚 3164pif.d〇c/002 A7 B7 五、發明説明（ 緣薄膜1404形成於一矽晶圓1401的表面上，以及在薄 膜1404中形成一接觸窗孔1405。 (2) 下一步係以濺鍍法或類似技術在整個晶圓表面 沉積一多晶矽層，其厚度約爲20-100nm。之後，以微影 成像法或其他方法來形成一具有中間層繞捲薄膜1406a 與一導電層1406b之底電極1406。（參考第14A圖）。 (3) 接著，以濺鍍法、CVD法或其他類似的技術用 來形成一非結晶BST薄膜1407，其厚度約爲5-30nm'， 用來做爲氧化的介電薄膜。 (4) 接著，再次以濺鍍、CVD或類似方法在整個BST 薄膜1407上形成一 Ru02薄膜1408，其厚度約爲50-200nm，用來做爲供應氧氣的薄膜（參考第13B圖）。 (5) 最後，藉由快速加熱（RTA)或類似之方法來進行 熱處理，例如，在不含氧（如在N2、He、Ar、Xe或類似 氣體）的環境之下與溫度500°C下加熱3分鐘。這導致在 BST薄膜1407結晶你，藉以產生一包含鈣鈦礦鹽結構 之結晶體的BST薄膜1409，做爲氧化的介電薄膜。在 此同時，Ru02薄膜1408喪失其氧並且變成一 Ru薄膜 1410，其用來做爲完成此電容器之一頂電極（參考第14C 圖）。 因此，在本實施例之半導體裝置製造方法中，先形 成一非結晶BST薄膜1407,用以形成一氧化的介電薄 膜（步驟3)。因此，當Ru02薄膜1408形成（步驟4)時， BST係非結晶體且其介電常數非常低。這可以防止半導 33 (請先閲讀背面之注意事項再填寫本頁) 本紙依尺度適用中國國家標準（CNS ) Α4規格（2丨0X297公釐> 421880 ， 3164pif.doc/002 A7 ______B7__ 五、發明説明（$|) 體裝置中局部絕緣崩潰（丨ocalised isulation breakdown)的 發生，其導因於在當Ru〇2薄膜1408形成期間，BST薄 膜M07的充電。實際上，BST薄膜丨4〇7在後續的熱處 理製程（步驟5)中使其形成一具有足夠高介電常數的氧 化介電薄膜（BST薄膜14〇9)。換言之，本實施例用來防 止在當Ru02薄膜1408形成期間的絕緣崩潰。 如同第十實施例，經由在不含氧之環境下之熱處理 方式，以供應氧給BST薄膜14〇7，本實施例之半導^ 裝置製造方法可以使BST薄膜14〇7中不足的氧，在不 將多晶矽或其他元件氧化下，得以補足氧氣。 在此PU02薄膜1408係用來提供氧氣，但是所有的 要求是用來提供氧氣之薄膜乃氧化導電體，其與形成氧 化的介電薄膜物質相較之下較爲熱不穩定，所以也可以 利用Ir02薄膜，或一種包含1111〇2與11*02之混合物。它 也可以使用一種具有不同氧濃度之薄膜。 此外’也可以用金屬Ru、Ir、Pt或其他類似金屬做 爲至少頂電極或底電極之其中之一，用以將供給BST薄 膜14〇7氧氣活性化。 經滴部中次摞準局負Jr.消費合作社印¾ 1— - ^^^1 _ I I -II *. I 一aJ (請先聞讀背面之注意事項再填寫本頁) 第十二實施例 首先，依據圖式之第15圖來說明本發明之半導體裝 置之製造方法的第十二實施例。. 本實施例與第一與第十實施例之不同處係在於鉛锆 、 鈦鹽（Iead zirconate titanate ’簡稱PZT)薄膜被用來做爲 形成一氧化的介電薄膜以及一氧化的介電薄膜。 34 本紙張尺度速用國家CNS) Α4· (21〇><297公^^ - 經滅部中决楛隼局負Jr..消费合作社印來 3164pif.d〇c/〇〇2 A7 _______ B7 五、發明説明（P) ' 第15圖包括數個製程的截面圖，其用來說明根據第 十二實施例之半導體裝置的製造方法。 U)首先’如第一實施例，形成一 MOS電晶體或類 似元件之部分的元件隔離Si〇2薄膜1502與一擴散層 ^03形成於一砂晶圓ΐ5〇ι的表面。接著，一中間層絕 緣薄膜1504形成於一砍晶圓15〇1的表面上，以及在薄 膜1504中形成一接觸窗孔15.05。 (2) 下一步係以濺鍍法或類似技術在整個晶圓表& 沉積一多晶矽層，其厚度約爲2〇-I〇〇nm。之後，以微影 成像法或其他方法來形成一具有中間層繞捲薄膜1506a 與一導電層1500b之底電極15〇6。（參考第15A圖）。 (3) 接著，以活性濺鍍、溶膠（sol-gel)法或其他類似 的技術用來形成一PZT薄膜1507,其厚度約爲5-3〇nm， 用來做爲氧化的介電薄膜。 在此，用來形成PZT薄膜1507的條件如下。以活 性濺鍍法而言，在溫度約爲200-40(TC下、氬氣/氧氣 (Ar/02)流量比爲9-0.1以及一燒結的靶或金屬靶來形成 此薄膜。對溶膠法之條\牛是，例如，一鉛、鈦與锆之鹼 氧化溶液，一^烤溫度約200-400°C以及一含氧的環境。 (4) 接著，以濺鍍、CVD法或類似方法在整個PZT 薄膜丨5〇7上形成一 Ru02薄膜1508，其厚度約爲50-200nm，用來做爲供應氧氣的薄膜（參考第）56圖）。 (5) 最後，藉由快速加熱(RTA)或類似之方法來進行 熱處理，例如，在不含氧（如在N2、He、Ar、Xe或類似 35 本紙張尺度適用中國國家標準（CNS > A4規格（210X297公嫠） ---------麥-------0------V、 {請先閱讀背面之注意事¾再填寫本頁) 421380 / 3164pif.d〇c/002 A7 B7 經消部中央榀準局貝工消费合竹社印製 五、發明説明（ο) 氣體）的環境之下與溫度600°C下加熱3分鐘。這導致在 Ru02薄膜15〇8中的氧氣活化，並用來供應給ΡΖτ薄膜 15 07’使不足的氧得以被補足。在此同時，ru〇2薄膜1508 喪失其氧並且變成一 Ru薄膜1509，其用來做爲完成此 電容器之一頂電極（參考第15C圖）。 因此，經由在不含氧之環境下之熱處理方式，以供 應氧給PZT薄膜1507，本實施例之半導體裝置製造方 法可以使PZT薄膜15〇7中不足的氧，在不將多晶矽氣 其他元件氧化下，得以補足氧氣。 本實施例與第十實施例相同，在一不含氧之環境下 之熱處理方式，以供應氧給PZT薄膜1507，可以使PZT 薄膜15〇7中不足的氧，在不將多晶矽或其他元件氧化 下，得以補足氧氣。 · 在此，Ru02薄膜1508係用來提供氧氣，但是所有 的要求是用來提供氧氣之薄膜乃氧化導電體，其與形成 氧化的介電薄膜物質相較之下較爲熱不穩定，所以也可 以利用Ιι·〇2薄膜，或一種包含如〇2與Ir02之混合物。 它也可以使用一種具有不同氧濃度之薄膜。 此外，也可以用金屬Ru、Ir、Pt或其他類似金屬做 爲至少頂電極或底電極之其中之一，用以將供給PZT薄 膜1507氧氣活性化。 如上知所詳述，本發明所揭露之半導體製造方法， 其可以形成一氧化的介電薄膜，或藉由一不含氧的環境 下之熱處理方法，在一以形成之氧化的介電薄膜中來補 36 (諳先閱讀背面之注意事項再填寫本頁)
T 本紙張尺度適用中國國家標準（CNS ) A4規格（2丨0X297公釐> 4 2 1 8 8 〇 3164pif.doc/〇〇2 A7 B7 經消部中决標準局貝工消費合作社印取 五、發明説明（外） 償氧氣的不足，因此，它可以在在不將多晶矽或其他元 件氧化的情況下來提高產率。 綜上所述，雖然本發明已以一較佳實施例揭露如上， 然其並非用以限定本發明，任何熟習此技藝者’在不脫 離本發明之精神和範圍內’當可作各種之更動與潤飾’ 因此本發明之保護範圍當視後附之申請專利範圍所界定 者爲準。 37 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） m ^ϋϋ - —in l^p n I -I n ^^^1 n^—* i^^ (讀先閲讀背面之注項再填寫本頁)

Claims (1)

  1. 42188 0 3164pif.doc/002 Αδ BS C8 D8 經濟部中央標率局員工消費合作社印製 六、申請專利範圍 1· 一種半導體裝置製造方法，包括以下步驟： 形成一薄板結構，具有至少一第一薄膜，用以形成 一包含一可氧化物質之一氧化的介電薄膜，目的爲形成 一氧化的介電薄膜，與一第二薄膜，用以供應氧給該第 一薄膜]以及 供應氧給該第一薄膜，經由該第二薄膜，以在不含 氧之環境下對該薄板結構之熱處理。 2. 如申請專利範圍第1項所述之半導體裝置製造方 法'其中 該形成步驟包括一以將該可氧化物質氮化形成該第 一薄膜的步驟，與一形成第二薄膜的步驟，用以供應氧 給該可氧化物質；以及 該供應步驟包括一以氧化該可氧化物質在一不含氧 的環境下對該薄板結構進行熱處理以形成一氧化的介電 薄膜之步驟。 3. 如申請專利範圍第1項所述之半導體裝置製造方 法，其中 該形成步驟包括一步驟，以形成具有與該氧化的介 電薄膜相同組成之該第一薄膜，以及一步驟，以形成該 第二薄膜，以供應氧給在該第一薄膜中之該可.氧化物 質；以及 該供應步驟包括一步驟，利用在不含氧的環境對該 薄板結構進行熱處理以補足氧之不足。 4. 如申請專利範圍第1項所述之半導體裝置製造方. 38 (請先閲讀背面之注意事項再填寫本頁) -裝_ 訂 本紙浪尺度逋用中國囷家標準（CNS ) ΛΑ規格（210X297公釐） L· 3164pif .doc/002 A8 B8 C8 D8 經濟部中央標準局員工消費合作社印製 六、申請專利範圍 法，其中該第一薄膜構成該頂電極之一部份或全部。 5. 如申請專利範圍第4項所述之半導體裝置製造方 法，其中該頂電極更提供一金屬薄膜用以將氧活性化， 並將氧由該第二薄膜給該第一薄膜。 6. 如申請專利範圍第1項所述之半導體裝置製造方 法，其中該第二薄膜構成該底電極之一部份或全部。 7-如申請專利範圍第6項所述之半導體裝置製造方 法，其中該底電極更具備一形成於一穿透孔中之一中藺 繞捲層，一阻障層形成於該中間繞捲層上，一金屬層形 成於該阻障層上，使得壓縮應力得以被施加，且用以提 供氧之該第二薄膜形成於該金屬層上。 8. 如申請專利範圍第6項所述之半導體裝置製造方 法，其中該底電極更具備一形成於一穿透孔中之一中間 繞捲層，一阻障層形成於該中間繞捲層上，一第一金屬 層形成於該阻障層上，使得壓縮應力得以被施加，且用 以提供氧之該第二薄膜形成於該第一金屬層上，一第二 金屬層形成於該第二薄膜上使得.張力可以被施加。. 9. 如申請專利範圍第1項所述之半導體裝置製造方· 法，其中 該形成步驟包括一步驟，以形成該電容器之一底電 .極的部份或全部之該第二薄膜，以及一步驟，以形成該 電容器之一頂電極的部份或全部之該第二薄膜。 10.,如申請專利範圍第9項所述之半導體裝置製造 方法，其中 39 ---------裝— (請先閱讀背面之注意事項再填寫本頁) 訂 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 42 1 be ^ 3l64pif.doc/〇〇2 A8 B8 C8 D8 經濟部中央標準扃員工消费合作社印裝 六、申請專利範圍 該底電極更具備一形成於一穿透孔中之一中間繞捲 層，一阻障層形成於該中間繞捲層上，一第三金屬層形 成於該阻障層上，使得壓縮應力得以被施加，且該底電 極之該第二薄膜形成於該第三金屬層上；以及 該頂電極具備形成於該第一薄膜上之該頂電極的該 第二薄膜，以及一第四金屬膜形成於該頂電極之該第二 薄膜上使得壓縮應力得以被施加。 11. 如申請專利範圍第10項所述之半導體裝置製& 方法，其中該底電極更具備一第五金屬薄膜，用以將由 該底電極之該第二薄膜所提供之氧活性化。 12. 如申請專利範圍第10項所述之半導體裝置製造 方法，其中該頂電極更具備一第六金屬薄膜，用以將由 該頂電極之該第二薄膜所提供之氧活性化。 13. 如申請專利範圍第2項所述之半導體裝置製造 方法，其中該第一薄膜係一氮化鈦薄膜、氮化鉅薄膜、 氮化銷薄膜或氮化飴。 M.如申請專利範圍第3項所述之半導體裝置製造 方法，其中該第一薄膜係氧化鉬或鉛锆鈦鹽： 15.如申請溥利範圍第3項所述之半導體裝置製造 方法，其中 該第一薄膜係一非晶鋇鋸鈦鹽薄膜或一鉛锆鈦鹽； 以及 該氧化的介電薄膜係一鋇緦鈦鹽薄膜或一鉛銷鈦 鹽，並在該供應步驟被結晶化。 40 ---------^----^---:1T------Μ. (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國囷家標準（CNS ) A4現格（210 X 297公爹） 3X64pif.doc/〇〇2 gg C8 , _ D8 ____ 夂、申請專利範圍 16·如申請專利範圍第1項所述之半導體裝置製造 方法’其中該第二薄膜係一氧化釕薄膜、一氧化銥薄膜 或一該氧化釕與該氧化銥混合物之薄膜 17. 如申請專利範圍第5項所述之半導體裝置製造 方法，其中該金屬薄膜係由釕、銥或鉑所形成。 18. 如申請專利範圍第8項所述之半導體裝置製造 方法，其中該金屬薄膜係由釕、銥或鉑所形成V 19. 如申請專利範圍第1〇項所述之半導體裝置製i 方法，其中該金屬薄膜係由釕、銥或鉑所形成。 (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局貝工消费合作社印製 本紙張尺度適用中國國家標準（CNS ) A4乳格（210X297公釐）
TW087107786A 1997-10-27 1998-05-20 Manufacturing method for semiconductor device TW421880B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP29450297A JP3419665B2 (ja) 1997-10-27 1997-10-27 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
TW421880B true TW421880B (en) 2001-02-11

Family

ID=17808612

Family Applications (1)

Application Number Title Priority Date Filing Date
TW087107786A TW421880B (en) 1997-10-27 1998-05-20 Manufacturing method for semiconductor device

Country Status (5)

Country Link
US (1) US6284587B1 (zh)
JP (1) JP3419665B2 (zh)
KR (1) KR100335977B1 (zh)
CN (1) CN1146981C (zh)
TW (1) TW421880B (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6358810B1 (en) * 1998-07-28 2002-03-19 Applied Materials, Inc. Method for superior step coverage and interface control for high K dielectric capacitors and related electrodes
TW457703B (en) * 1998-08-31 2001-10-01 Siemens Ag Micro-electronic structure, method for its production and its application in a memory-cell
US6492241B1 (en) * 2000-04-10 2002-12-10 Micron Technology, Inc. Integrated capacitors fabricated with conductive metal oxides
KR100403611B1 (ko) * 2000-06-07 2003-11-01 삼성전자주식회사 금속-절연체-금속 구조의 커패시터 및 그 제조방법
US7253076B1 (en) * 2000-06-08 2007-08-07 Micron Technologies, Inc. Methods for forming and integrated circuit structures containing ruthenium and tungsten containing layers
US6428619B1 (en) * 2000-10-23 2002-08-06 Mitsubishi Materials Silicon Corporation Silicon wafer, and heat treatment method of the same and the heat-treated silicon wafer
US6682597B2 (en) * 2000-10-23 2004-01-27 Mitsubishi Materials Silicon Corporation Silicon wafer, and heat treatment method of the same and the heat-treated silicon wafer
US6617248B1 (en) * 2000-11-10 2003-09-09 Micron Technology, Inc. Method for forming a ruthenium metal layer
JP4650602B2 (ja) * 2003-03-26 2011-03-16 セイコーエプソン株式会社 強誘電体キャパシタの製造方法
US7169658B2 (en) * 2004-01-29 2007-01-30 Infineon Technologies Ag Method for formation of an ultra-thin film and semiconductor device containing such a film
CN100463182C (zh) * 2004-10-19 2009-02-18 精工爱普生株式会社 铁电体存储器及其制造方法
US20060261441A1 (en) * 2005-05-23 2006-11-23 Micron Technology, Inc. Process for forming a low carbon, low resistance metal film during the manufacture of a semiconductor device and systems including same
JP5845866B2 (ja) * 2011-12-07 2016-01-20 富士通セミコンダクター株式会社 半導体装置の製造方法
CN103165905A (zh) * 2013-02-28 2013-06-19 北京化工大学常州先进材料研究院 一种锂空气电池空气电极及其制备方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2529384B1 (fr) * 1982-06-25 1986-04-11 Thomson Csf Procede de reduction de compose en couche sur un substrat et son application a la fabrication de structure semi-conductrice a effet de champ
JPH04171975A (ja) * 1990-11-06 1992-06-19 Nippon Steel Corp 容量素子及びその製造方法
JPH08330512A (ja) * 1995-05-31 1996-12-13 Sony Corp キャパシタおよびその製造方法
JPH0982915A (ja) 1995-09-18 1997-03-28 Toshiba Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
JPH11135743A (ja) 1999-05-21
JP3419665B2 (ja) 2003-06-23
KR100335977B1 (ko) 2002-08-22
KR19990037356A (ko) 1999-05-25
US6284587B1 (en) 2001-09-04
CN1146981C (zh) 2004-04-21
CN1215917A (zh) 1999-05-05

Similar Documents

Publication Publication Date Title
TW421880B (en) Manufacturing method for semiconductor device
US6515323B1 (en) Ferroelectric memory device having improved ferroelectric characteristics
KR100385446B1 (ko) 유전체캐패시터및그제조방법
JP4011334B2 (ja) 強誘電体キャパシタの製造方法およびターゲット
TW451389B (en) Conductive diffusion barrier layer semiconductor device having the same, and manufacturing method thereof
JP3661850B2 (ja) 半導体装置およびその製造方法
JP3319994B2 (ja) 半導体記憶素子
JP4535076B2 (ja) 強誘電体キャパシタとその製造方法
JPH1056144A (ja) 強誘電体キャパシターを具備する半導体メモリ装置及びその製造方法
JP4051567B2 (ja) 強誘電体メモリ装置
JP3989195B2 (ja) ２段階熱処理による半導体メモリ素子のキャパシタ製造方法
JP2002314044A5 (zh)
KR20010109274A (ko) 커패시터 전극 구조물
JPH07245236A (ja) 誘電体キャパシタおよびその製造方法
TW442806B (en) Capacitor and its manufacturing process
JPH11307736A (ja) 半導体メモリ素子の製造方法
TW442959B (en) Method for forming noble metal oxides and structures formed thereof
JP3981142B2 (ja) 強誘電体キャパシタおよびその製造方法
US6927166B2 (en) Method for manufacturing semiconductor devices and integrated circuit capacitors whereby degradation of surface morphology of a metal layer from thermal oxidation is suppressed
JP4067079B2 (ja) 半導体装置及びその製造方法
KR20030028045A (ko) 강유전성 메모리 장치 및 그 형성 방법
TW398071B (en) Nonvolatile semiconductor storage device using ferroelectric films and its fabricating method
JP4255495B2 (ja) 誘電体キャパシタ
JP2003197772A (ja) キャパシタ、半導体記憶装置およびその製造方法
KR100228355B1 (ko) 기억소자용 커패시터 제조방법

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees