CN1842902A - 半导体装置及制造方法 - Google Patents

半导体装置及制造方法 Download PDF

Info

Publication number
CN1842902A
CN1842902A CNA2005800009823A CN200580000982A CN1842902A CN 1842902 A CN1842902 A CN 1842902A CN A2005800009823 A CNA2005800009823 A CN A2005800009823A CN 200580000982 A CN200580000982 A CN 200580000982A CN 1842902 A CN1842902 A CN 1842902A
Authority
CN
China
Prior art keywords
film
metal
metallic compound
semiconductor device
dielectric film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2005800009823A
Other languages
English (en)
Inventor
中川秀夫
池田敦
青井信雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN1842902A publication Critical patent/CN1842902A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

半导体装置包括：在硅衬底1上形成的绝缘膜6，在绝缘膜6中形成的埋入金属布线8，以及在绝缘膜6与金属布线8之间形成的金属阻挡膜7。金属阻挡膜是金属化合物膜，金属化合物膜包含构成绝缘膜6的元素中的至少1个。

Description

半导体装置及制造方法
技术领域
本发明涉及具有金属布线的半导体装置及该半导体装置的制造方法，特别是涉及金属阻挡膜及金属阻挡膜的形成方法。
背景技术
近几年，随着半导体集成电路装置(以下称半导体装置)加工尺寸的细微化，在半导体装置的多层布线，采用了铜布线与介电常数低的绝缘膜、即所谓Low-k膜的组合。通过上述方法，使得RC延迟及功率的降低成为可能。进一步地，为了达到半导体装置的高集成化、高功能化及高速化，采用了更低的介电常数的Low-k膜的方法也正受到检讨中。
但是，铜布线通常是以金属镶嵌法(damascene)加以形成。金属镶嵌法包括交互形成布线及通孔栓塞(via plug)的单金属镶嵌法(singledamascene)与同时形成布线及通孔栓塞的双金属镶嵌法(dualdamascene)。
以下，参照图11(a)及图11(b)说明以金属镶嵌法形成多层布线的方法。
如图11(a)所示，在硅衬底101上形成第1绝缘膜102后，在该第1绝缘膜102中形成具有第1金属阻挡膜103的第1铜布线104。并且，在硅衬底101上形成晶体管等，这在附图中受到省略。接着，在第1绝缘膜102及第1铜布线104上，依序形成防止铜扩散的扩散防止膜105及第2绝缘膜106，形成由扩散防止膜105及第2绝缘膜106所构成的绝缘层。
接着，在扩散防止膜105及第2绝缘膜106形成通孔(via hole)106a，同时通过在第2绝缘膜106形成布线沟106b，形成由通孔106a及布线沟106b所构成的凹部106c。并且，通孔106a及布线沟106b，利用周知的光刻技术、蚀刻技术、灰化技术、以及清洗技术，通过形成双金属镶嵌布线沟(由通孔106a及布线沟106b所构成的凹部106c)的工序加以形成即可。并且在方法上通常先形成通孔106a再形成布线沟106b(参照专利文献1)。
接着，沿着凹部106c的壁面，以物理气相沉积法(PVD：physicalvapor deposition)等形成第2金属阻挡膜107。
接着，在第2金属阻挡膜107上，以物理气相沉积法形成铜种子层之后，通过以该铜种子层为基础进行铜电镀，填埋凹部106c同时形成铜膜使其覆盖第2绝缘膜106整体表面。接着，以化学机械研磨法(CMP：chemical mechanical polishing)，将除了凹部106c内侧部分以外的在第2绝缘膜106上形成的铜膜部分、以及除了凹部106c内侧部分以外的在第2绝缘膜106上形成的第2金属阻挡膜107部分予以研磨除去。通过上述，能够形成第2布线108、及其一部分的通孔栓塞。第2布线108可以是布线及栓塞，或是其中之一。通过重复以上一连串的动作便能够形成多层布线。
这里，参照图11(b)说明有关第2绝缘膜106及第2金属阻挡膜107所使用的材料。
这里，使用氮化硅膜、碳化氮化硅膜，或氧化碳化硅膜等作为扩散防止膜105。铜扩散防止膜105，具有防止构成下层第1布线104的铜扩散到第2绝缘膜106中的功能。
并且，使用氧化硅膜、掺杂氟的氧化硅膜、碳化氧化硅膜、或有机膜构成的绝缘膜作为第2绝缘膜106。换句话说，第2绝缘膜106使用图11(b)中列举的膜即可(图中显示第2金属阻挡膜107是金属氮化膜的情况)。并且，这些膜可以是以化学气相沉积法形成的膜，也可以是以旋转涂布法形成的SOD(spin on dielectric)膜。
一般由于铜容易通过热或电场扩散到氧化硅膜等绝缘膜中，因此容易产生晶体管特性恶化。并且，铜与绝缘膜的密接性低。因此，被提出的方法是：在形成铜布线时，在铜与绝缘膜之间，通过形成由钽膜或氮化钽膜构成的金属阻挡膜，能够防止铜扩散到绝缘膜同时提高绝缘膜及铜的密接性(参照专利文献2)。并且，钽膜或氮化钽膜以单层或叠层构成。
然而，例如在所述例子中，使用钽等高熔点金属膜作为第2金属阻挡膜107时，将存在一个问题是：形成凹部106c的第2绝缘膜106与高熔点金属膜的密接性恶劣。对这一密接性恶劣的问题，例如使用钽膜作为第2金属阻挡膜107时，通过在由钽膜构成的第2金属阻挡膜107与第2绝缘膜106之间形成氮化钽膜，来改善密接性恶劣的问题，但是并未能获得充分的密接性。
同时，使用钽膜作为第2金属阻挡膜107时，以电解电镀形成铜时，由于钽膜被氧化，将形成高电阻的氧化钽膜。因此存在无法避免布线电阻上升的问题。
同时，使用氮化钽膜作为第2金属阻挡膜107时，有着如下问题，即：虽然氮化钽膜不会被氧化，但是氮化钽膜是高电阻且与铜的密接性低。
并且，如果使用钛膜或氮化钛膜作为第2金属阻挡膜107时，也分别存在和使用钽膜或氮化钽膜时相同的问题。
有鉴于这些问题，特别是在实现第2金属阻挡膜107低电阻化的目的下，使用金属及该金属氧化物本身是低电阻者、如钌或铱等，作为第2金属阻挡膜107加以使用，这样的方法受到注目(参照专利文献3及4)。并且，这些金属，一般以原子层沉积法或化学气相沉积法加以形成。
【专利文献1】特开平11-223755号公报
【专利文献2】特开2002-43419号公报
【专利文献3】专利第3409831号公报
【专利文献4】特开2002-75994号公报
发明内容
解决课题
但是使用钽或钌等高熔点金属膜作为金属阻挡膜使用时，有着一个问题：形成镶嵌布线用凹部的绝缘膜和由高熔点金属膜构成的金属阻挡膜的密接性恶劣。通过在由高熔点金属膜构成的金属阻挡膜与绝缘膜之间形成金属氮化膜，比起在绝缘膜上直接形成由高熔点金属膜构成的金属阻挡膜时能够改善密接性，但是，将会造成电阻上升。
有鉴于前，本发明的目的在于：提供一种半导体装置及半导体制造方法，该半导体装置具有低电阻且在绝缘膜及布线之间有高密接性的金属阻挡膜。
解决方法
为了达成所述目的，本发明的第1半导体装置，其特征在于：该半导体装置具有在衬底上形成的绝缘膜、在绝缘膜中形成的埋入金属布线、以及在绝缘膜与金属布线之间形成的金属阻挡膜，金属阻挡膜是金属化合物膜，金属化合物膜包含至少1个构成绝缘膜的元素。
根据第1半导体装置，由于在金属化合物膜与绝缘膜的接合面存在相同的元素，和在金属化合物膜与绝缘膜的接合面不存在相同元素的情况相比，金属化合物膜与绝缘膜的密接性明显提高。因此，能够实现具有高密接性的多层布线的可靠性高的半导体装置。
为了达成所述目的，本发明的第2半导体装置，其特征在于：该半导体装置具有在衬底上形成的绝缘膜、在绝缘膜中形成的埋入金属布线、以及在绝缘膜与金属布线之间形成的金属阻挡膜，金属阻挡膜由与绝缘膜连接形成的金属化合物膜以及在金属化合物膜上形成、1层以上含有金属的膜所构成，金属化合物膜包含至少1个构成绝缘膜的元素。
根据第2半导体装置，由于在金属化合物膜与绝缘膜的接合面存在相同的元素，和在金属化合物膜与绝缘膜的接合面不存在相同元素的情况相比，金属化合物膜与绝缘膜的密接性明显提高。并且，金属阻挡膜由金属化合物膜与在其上形成的1层以上含有金属的膜所构成，因此能够使金属阻挡膜整体低电阻化。因此，能够实现具有低电阻且高密接性的多层布线的可靠性高的半导体装置。
最好是，本发明的第2半导体装置中，1层以上含有金属的膜由金属膜、金属化合物膜、或多层膜所构成，所述多层膜组合金属膜及金属化合物膜中所选出的膜而构成。
这样一来，能够构成低电阻的金属阻挡膜，同时提高在金属叠层膜膜之间的密接性。因此，能够实现具有低电阻且高密接性的多层布线的可靠性高的半导体装置。
最好是，本发明第1或第2半导体装置中，金属化合物膜是金属氮化膜，绝缘膜含氮。
这样一来，在金属化合物膜与绝缘膜的接合面存在相同的元素的氮，和在金属化合物膜与绝缘膜的接合面不存在相同元素的情况相比，金属化合物膜与绝缘膜的密接性明显提高。因此，能够实现具有低电阻且高密接性的多层布线的可靠性高的半导体装置。
最好是，本发明第1或第2半导体装置中，金属化合物膜是金属氧化膜，绝缘膜含氧。
这样一来，在金属化合物膜与绝缘膜的接合面存在相同元素的氧，和在金属化合物膜与绝缘膜的接合面不存在相同元素的情况相比，金属化合物膜与绝缘膜的密接性明显提高。因此，能够实现具有低电阻且高密接性的多层布线的可靠性高的半导体装置。
最好是，本发明第1或第2半导体装置中，金属化合物膜是金属碳化膜，绝缘膜含碳。
这样一来，在金属化合物膜与绝缘膜的接合面存在相同元素的碳，和在金属化合物膜与绝缘膜的接合面不存在相同元素的情况相比，金属化合物膜与绝缘膜的密接性明显提高。因此，能够实现具有低电阻且高密接性的多层布线的可靠性高的半导体装置。
最好是，本发明第1或第2半导体装置中，金属化合物膜是金属硅化膜，绝缘膜含硅。
这样一来，在金属化合物膜与绝缘膜的接合面存在相同元素的硅，和在金属化合物膜与绝缘膜的接合面不存在相同元素的情况相比，金属化合物膜与绝缘膜的密接性明显提高。因此，能够实现具有低电阻且高密接性的多层布线的可靠性高的半导体装置。
最好是，本发明第1或第2半导体装置中，构成金属化合物膜的金属是高熔点金属。
这样一来，形成埋入金属布线后进一步形成上层布线时，即使进行大约400℃前后加热，也能够防止金属化合物膜变质，能够实现可靠性高的半导体装置。
最好是，本发明第1或第2半导体装置中，金属布线由铜或铜合金所构成。
这样一来，能够实现具有低价格、可靠性高、同时具有低电阻的多层布线的高性能的半导体装置。
为了达成所述目的，本发明第3半导体装置，其特征在于：该半导体装置具有在衬底上形成的绝缘膜、在绝缘膜中形成的埋入金属布线、以及在绝缘膜与金属布线之间形成的金属阻挡膜，金属阻挡膜由与绝缘膜连接形成的金属硅化膜或金属碳化膜所构成的金属化合物膜构成，绝缘膜含IV族元素。
根据第3半导体装置，由于金属化合物膜及绝缘膜互相是具有4价电子轨道的元素，因此容易在金属化合物膜与绝缘膜的接合面形成共同结合。因此，金属化合物膜与绝缘膜的密接性明显提高。因此，能够实现具有高密接性的多层布线的可靠性高的半导体装置。
为了达成所述目的，本发明的第4半导体装置，其特征在于：该半导体装置具有在衬底上形成的绝缘膜、在绝缘膜中形成的埋入金属布线、以及在绝缘膜与金属布线之间形成的金属阻挡膜，金属阻挡膜由与绝缘膜连接形成的金属硅化膜或金属碳化膜所构成的金属化合物膜、以及在金属化合物膜上形成的1层以上含有金属的膜所构成，绝缘膜含IV族元素。
根据第4半导体装置，由于金属化合物膜及绝缘膜彼此具有4价电子轨道的元素，因此容易在金属化合物膜与绝缘膜的接合面中形成共同结合。因此，金属化合物膜与绝缘膜的密接性明显提高。同时，由于金属阻挡膜由金属化合物膜以及在其上形成的1层以上含有金属的膜所构成，因此能够使金属阻挡膜整体低电阻化。因此，能够实现具有低电阻且高密接性的多层布线的可靠性高的半导体装置。
最好是，本发明第4半导体装置中，1层以上含有金属的膜是由金属膜、金属化合物膜、或多层膜所构成，所述多层膜组合金属膜及金属化合物膜中所选出的膜而构成。
这样一来，能够构成低电阻的金属阻挡膜，同时能够提高金属叠层膜的膜之间的密接性。因此，能够实现具有低电阻且高密接性的多层布线的可靠性高的半导体装置。
最好是，本发明第3或第4半导体装置中，构成金属化合物膜的金属是高熔点金属。
这样一来，形成埋入金属布线后进一步形成上层布线时，即使进行400℃前后的加热，也能够防止金属化合物膜变质，能够实现可靠性高的半导体装置。
最好是，本发明第3或第4半导体装置中，金属布线是由铜或铜合金所构成。
这样一来，能够实现低价格、可靠性高、同时是低电阻的多层布线的高性能的半导体装置。
本发明的第5半导体装置，其特征在于：该半导体装置具有在衬底上形成的第1绝缘膜、第1绝缘膜中形成的埋入金属布线、以及在第1绝缘膜与金属布线之间形成的金属阻挡膜，第2绝缘膜形成于第1绝缘膜与金属阻挡膜之间，金属阻挡膜是金属化合物膜，金属化合物膜包含至少1个构成第2绝缘膜的金属。
根据第5半导体装置，由于在金属化合物膜与第2绝缘膜的接合面存在相同的元素，和在金属化合物膜与第2绝缘膜的接合面不存在相同元素的情况相比，金属化合物膜与绝缘膜的密接性明显提高。并且，第2绝缘膜形成在第1绝缘膜上，绝缘膜彼此的密接性高于绝缘膜与金属膜或是绝缘膜与金属化合物膜的密接性，因此提高了用来提高金属化合物膜与第2绝缘膜的密接性的第2绝缘膜的选择自由度。因此，半导体装置的结构设计变得容易。这样一来，大幅提高了从在衬底上形成的绝缘膜到金属布线的整体密接性。通过上述，能够实现具有高密接性的多层布线的可靠性高的半导体装置。
最好是，本发明第5半导体装置中，金属化合物膜与金属布线之间形成1层以上含有金属的膜。
这样一来，由于金属阻挡膜由金属化合物膜及在其上形成的1层以上含有金属的膜，因此能够使金属阻挡膜整体低电阻化。通过上述，能够实现具有低电阻且高密接性的多层布线的可靠性高的半导体装置。
最好是，本发明第5半导体装置中，1层以上含有金属的膜是由金属膜、金属化合物膜、或多层膜所构成，所述多层膜组合金属膜及金属化合物膜中所选出的膜而构成。
这样一来，能构成低电阻金属阻挡膜，同时，能够提高在金属叠层膜的膜之间的密接性。因此，能够实现具有低电阻且高密接性的多层布线的可靠性高的半导体装置。
最好是，本发明第5半导体装置中，金属化合物膜是金属氮化膜，第2绝缘膜含氮。
这样一来，在金属化合物膜与第2绝缘膜的接合面存在相同元素的氮，和在金属化合物膜与第2绝缘膜的接合面不存在相同元素的情况相比，金属化合物膜与第2绝缘膜的密接性明显提高。因此，能够实现具有低电阻且高密接性的多层布线的可靠性高的半导体装置。
最好是，本发明第5半导体装置中，金属化合物膜是金属氧化膜，第2绝缘膜含氧。
这样一来，在金属化合物膜与第2绝缘膜的接合面存在相同元素的氧，和在金属化合物膜与第2绝缘膜的接合面不存在相同元素的情况相比，金属化合物膜与第2绝缘膜的密接性明显提高。因此，能够实现具有低电阻且高密接性的多层布线的可靠性高的半导体装置。
最好是，本发明第5半导体装置中，金属化合物膜是金属碳化膜，第2绝缘膜含碳。
这样一来，在金属化合物膜与第2绝缘膜的接合面存在相同元素的碳，和在金属化合物膜与第2绝缘膜的接合面不存在相同元素的情况相比，金属化合物膜与第2绝缘膜的密接性明显提高。因此，能够实现具有低电阻且高密接性的多层布线的可靠性高的半导体装置。
最好是，本发明第5半导体装置中，金属化合物膜是金属硅化膜，第2绝缘膜含硅。
这样一来，在金属化合物膜与第2绝缘膜的接合面存在相同元素的硅，和在金属化合物膜与第2绝缘膜的接合面不存在相同元素的情况相比，金属化合物膜与第2绝缘膜的密接性明显提高。因此，能够实现具有低电阻且高密接性的多层布线的可靠性高的半导体装置。
最好是，本发明第5半导体装置中，构成金属化合物膜的金属是高熔点金属。
这样一来，形成埋入金属布线后进一步形成上层布线时，即使进行大约400℃前后的加热，也能够防止金属化合物膜变质，能够实现可靠性高的半导体装置。
最好是，本发明第5半导体装置中，金属布线是铜或铜合金。
这样一来，能够实现低价格、可靠性高、同时是低电阻的多层布线的高性能的半导体装置。
为了达成所述目的，本发明的第6半导体装置，其特征在于：该半导体装置具有在衬底上形成的第1绝缘膜、第1绝缘膜中形成的埋入金属布线、以及在第1绝缘膜与金属布线之间形成的金属阻挡膜，第2绝缘膜形成于第1绝缘膜与金属阻挡膜之间，金属阻挡膜是由金属硅化膜或金属碳化膜所构成的金属化合物膜，第2绝缘膜含IV族元素。
根据第6半导体装置，由于金属化合物膜及第2绝缘膜彼此具有4价电子轨道的元素，容易在金属化合物膜与第2绝缘膜的接合面中形成共同结合。因此，金属化合物膜与第2绝缘膜的密接性明显提高。同时，由于第2绝缘膜形成在第1绝缘膜上，绝缘膜彼此的密接性高于绝缘膜与金属膜以及绝缘膜与金属化合物膜的高密接性，因此提高了用来提高金属化合物膜与第2绝缘膜的密接性的第2绝缘膜的选择自由度。因此，半导体装置的结构设计变得容易。这样一来，大幅度提高在衬底上形成的绝缘膜到金属布线的整体密接性。因此，能够实现具有高密接性的多层布线的可靠性高的半导体装置。
最好是，本发明第6半导体装置中，在金属化合物膜与金属布线之间形成1层以上含有金属的膜。
这样一来，由于金属阻挡膜由金属化合物膜和在其上形成的1层以上含有金属的膜所构成，能够使得金属阻挡膜整体低电阻化。因此，能够实现具有低电阻且高密接性的多层布线的可靠性高的半导体装置。
最好是，本发明第6半导体装置中，构成金属化合物膜的金属是高熔点金属。
这样一来，形成埋入金属布线后进一步形成上层布线时，即使进行大约400℃前后的加热，也能够防止金属化合物膜变质，能够实现可靠性高的半导体装置。
最好是，本发明第6半导体装置中，金属布线是由铜或铜合金所构成。
这样一来，能够实现低价格、可靠性高、同时是低电阻的多层布线的高性能的半导体装置。
为了达成所述目的，本发明第1半导体装置的制造方法，其特征在于包括以下工序：在衬底上的绝缘膜形成凹部的工序；至少沿着所述凹部壁面形成金属阻挡膜的工序，该金属阻挡膜由包含构成绝缘膜的元素中的至少1个的金属化合物膜所构成；以及，在金属阻挡膜上形成埋入金属布线填埋凹部的工序。
根据第1半导体装置的制造方法，由于实现了金属化合物膜与绝缘膜的接合面存在相同元素的结构，和在金属化合物膜与绝缘膜的接合面不存在相同元素的情况相比，金属化合物膜与绝缘膜的密接性明显提高。因此，能够制造高密接性的多层布线的可靠性高的半导体装置。
为了达成所述目的，本发明第2半导体装置的制造方法，其特征在于包括：在衬底上的第1绝缘膜形成凹部的工序；至少沿着凹部壁面形成第2绝缘膜的工序；在第2绝缘膜上形成金属化合物膜的工序，该金属化合物膜由含有构成第2绝缘膜的元素中的至少1个所构成；以及，在金属化合物膜上形成埋入金属布线填埋凹部的工序。
根据第2半导体装置的制造方法，由于实现了金属化合物膜与第2绝缘膜的接合面存在相同元素的结构，和在金属化合物膜与第2绝缘膜的接合面不存在相同元素的情况相比，金属化合物膜与第2绝缘膜的密接性明显提高。并且，第2绝缘膜形成于第1绝缘膜上，绝缘膜彼此的密接性高于绝缘膜与金属膜以及绝缘膜与金属化合物膜的密接性，大幅度增加用来提高金属化合物膜与第2绝缘膜的密接性的第2绝缘膜的选择自由度。因此，使得半导体装置结构设计变得容易。这样一来，大幅度提高在衬底上形成的绝缘膜到金属布线的整体密接性。因此，能够制造具有高密接性的多层布线的可靠性高的半导体装置。
最好是，本发明第1或第2半导体装置的制造方法中，形成金属阻挡膜的工序包括：形成金属化合物膜后，在金属化合物膜上进一步形成1层以上含有金属的膜，而形成由金属化合物膜及含1层以上的金属的膜所构成的金属阻挡膜的工序。
这样一来，由于金属阻挡膜由金属化合物膜和在其上形成的1层以上含有金属的膜所构成，能够使金属阻挡膜整体低电阻化。因此，能够制造低电阻且高密接性的多层布线的可靠性高的半导体装置。
最好是，本发明第1或第2半导体装置的制造方法中，1层以上含有金属的膜是由金属膜、金属化合物膜、或多层膜所构成，所述多层膜组合金属膜及金属化合物膜中选出的膜而构成。
这样一来，能够构成低电阻的金属阻挡膜，同时，能够提高在金属叠层膜的膜之间的密接性。因此，能够制造出具有低电阻且高密接性的多层布线的可靠性高的半导体装置。
最好是，本发明第1或第2半导体装置的制造方法中，金属化合物膜是金属氮化膜，邻接金属化合物膜形成的绝缘膜含氮。
这样一来，由于金属化合物膜与邻接该金属化合物膜形成的绝缘膜的接合面存在相同元素的氮，和在金属化合物膜与邻接该金属化合物膜形成的绝缘膜的接合面不存在相同元素的情况相比，金属化合物膜与邻接该金属化合物膜形成的绝缘膜的密接性明显提高。因此，能够制造具有低电阻且高密接性的多层布线的可靠性高的半导体装置。
最好是，本发明第1或第2半导体装置的制造方法中，金属化合物膜是金属氧化膜，邻接金属化合物膜形成的绝缘膜含氧。
这样一来，由于在金属化合物膜与邻接该金属化合物膜形成的绝缘膜的接合面存在相同元素的氧，和在金属化合物膜与邻接该金属化合物膜形成的绝缘膜的接合面不存在相同元素的情况相比，金属化合物膜与邻接该金属化合物膜形成的绝缘膜的密接性明显提高。因此，能够制造具有低电阻且高密接性的多层布线的可靠性高的半导体装置。
最好是，本发明第1或第2半导体装置的制造方法中，金属化合物膜是金属碳化膜，邻接金属化合物膜形成的绝缘膜含碳。
这样一来，由于在金属化合物膜与邻接该金属化合物膜形成的绝缘膜的接合面存在相同元素的碳，和在金属化合物膜与邻接该金属化合物膜形成的绝缘膜的接合面不存在相同元素的情况相比，金属化合物膜与邻接该金属化合物膜形成的绝缘膜的密接性明显提高。因此，能够制造具有低电阻且高密接性的多层布线的可靠性高的半导体装置。
最好是，本发明第1或第2半导体装置的制造方法中，金属化合物膜是金属硅化膜，邻接金属化合物膜形成的绝缘膜含硅。
这样一来，在金属化合物膜与邻接该金属化合物膜形成的绝缘膜的接合面存在相同元素的硅，和在金属化合物膜与邻接该金属化合物膜形成的绝缘膜的接合面不存在相同元素的情况相比，金属化合物膜与邻接该金属化合物膜形成的绝缘膜的密接性明显提高。因此，能够制造具有低电阻且高密接性的多层布线的可靠性高的半导体装置。
最好是，本发明第1或第2半导体装置的制造方法中，构成金属化合物膜的金属是高熔点金属。
这样一来，在埋入金属布线后进一步形成上层布线时，即使进行大约400℃前后的加热，也能够防止金属化合物膜变质，制造可靠性高的半导体装置。
最好是，本发明第1或第2半导体装置的制造方法中，金属布线由铜或铜合金所构成。
这样一来，能够制造低价格、可靠性高、同时是低电阻的多层布线的高性能半导体装置。
本发明第3半导体装置的制造方法，其特征在于包括：在衬底上含IV族元素的绝缘膜形成凹部的工序；至少沿着凹部壁面形成金属阻挡膜的工序，该金属阻挡膜由金属硅化膜或金属碳化膜所构成的金属化合物膜构成；以及，在金属阻挡膜上形成埋入金属布线填埋凹部的工序。
根据第3半导体装置的制造方法，由于金属化合物膜及绝缘膜彼此具有4价电子轨道的元素，容易在金属化合物膜与绝缘膜的接合面中形成共同结合。因此，金属化合物膜与绝缘膜的密接性明显提高。因此，能够制造具有高密接性的多层布线的可靠性高的半导体装置。
本发明第4半导体装置的制造方法，其特征在于包括：在衬底上第1绝缘膜形成凹部的工序；至少沿着凹部壁面形成含IV族元素的第2绝缘膜的工序；在第2绝缘膜上形成金属阻挡膜的工序，该金属阻挡膜由金属硅化膜或金属碳化膜所构成的金属化合物膜构成；以及，在金属阻挡膜上埋入金属布线填埋凹部的工序。
根据第4半导体装置的制造方法，由于金属化合物膜及第2绝缘膜彼此具有4价电子轨道的元素，容易在金属化合物膜与第2绝缘膜的接合面中形成共同结合。并且，由于第2绝缘膜形成在第1绝缘膜上，绝缘膜彼此的密接性高于绝缘膜与金属膜以及绝缘膜与金属化合物膜的密接性，大幅度增加了用来提高金属化合物膜与第2绝缘膜的密接性的第2绝缘膜的选择自由度。因此，半导体装置的结构设计变得容易。这样一来，大幅度提高在衬底上形成的绝缘膜到金属布线的整体密接性。因此，能够制造具有高密接性的多层布线的可靠性高的半导体装置。
最好是，本发明第3或第4半导体装置的制造方法中，形成金属阻挡膜的工序包括：形成金属化合物膜后，在金属化合物膜上形成含1层以上的金属的膜，形成由金属化合物膜及含1层以上的金属的膜所构成的金属阻挡膜的工序。
这样一来，由于金属阻挡膜由金属化合物膜与在其上形成的1层以上的金属的膜所构成，能够使金属阻挡膜整体低电阻化。因此，能够实现具有低电阻且具有高密接性的多层布线的可靠性高的半导体装置。
最好是，本发明第3或第4半导体装置的制造方法中，构成金属化合物膜的金属是高熔点金属。
这样一来，形成埋入金属布线后进一步形成上层布线时，即使进行大约400℃前后的加热，也能防止金属化合物膜变质，制造可靠性高的半导体装置。
最好是，本发明第3或第4半导体装置的制造方法中，金属布线由铜或铜合金所构成。
这样一来，能够制造低价格、可靠性高、同时是低电阻的多层布线的高性能半导体装置。
发明效果
根据本发明的第1半导体装置，由于在金属化合物膜与绝缘膜的接合面存在相同的元素，和在金属化合物膜与绝缘膜的接合面不存在相同元素的情况相比，金属化合物膜与绝缘膜的密接性明显提高。因此，能够实现具有高密接性的多层布线的可靠性高的半导体装置。
根据本发明的第2半导体装置，由于在金属化合物膜与绝缘膜的接合面存在相同的元素，和在金属化合物膜与绝缘膜的接合面不存在相同元素的情况相比，金属化合物膜与绝缘膜的密接性明显提高。并且，金属阻挡膜由金属化合物膜与在其上形成的1层以上含有金属的膜所构成，因此能够使金属阻挡膜整体低电阻化。因此，能够实现具有低电阻且高密接性的多层布线的可靠性高的半导体装置。
根据本发明的第3半导体装置，金属化合物膜及绝缘膜彼此具有4价电子轨道的元素，容易在金属化合物膜与绝缘膜的接合面中形成共同结合。因此，金属化合物膜与绝缘膜的密接性明显提高。因此，能够实现具有高密接性的多层布线的可靠性高的实现半导体装置。
根据本发明的第4半导体装置，由于金属化合物膜及绝缘膜彼此具有4价电子轨道的元素，容易在金属化合物膜与绝缘膜的接合面中形成共同结合。因此，金属化合物膜与绝缘膜的密接性明显提高。并且，由于金属阻挡膜由金属化合物膜与在其上形成的1层以上含有金属的膜所构成，能够使金属阻挡膜整体低电阻化。因此，能够实现具有低电阻且具有高密接性的多层布线的可靠性高的半导体装置。
根据本发明的第5半导体装置，由于在金属化合物膜与第2绝缘膜的接合面存在相同的元素，和在金属化合物膜与第2绝缘膜的接合面不存在相同元素的情况相比，金属化合物膜与绝缘膜的密接性明显提高。同时，由于第2绝缘膜形成在第1绝缘膜上，绝缘膜彼此的密接性高于绝缘膜与金属膜或是绝缘膜与金属化合物膜的密接性，因此增加了用来提高金属化合物膜与第2绝缘膜的密接性的第2绝缘膜的选择自由度。因此，使得半导体装置结构设计变得容易。这样一来，大幅度提高在衬底上形成的绝缘膜到金属布线的整体密接性。通过此，能够实现具有高密接性的多层布线的可靠性高的半导体装置。
根据本发明第6半导体装置，由于金属化合物膜及第2绝缘膜彼此具有4价电子轨道的元素，容易在金属化合物膜与第2绝缘膜的接合面中形成共同结合。因此，金属化合物膜与第2绝缘膜的密接性明显提高。同时，第2绝缘膜形成在第1绝缘膜上，绝缘膜彼此的密接性高于绝缘膜与金属膜及绝缘膜与金属化合物膜的密接性，因此增加了用来提高金属化合物膜与第2绝缘膜的密接性的第2绝缘膜的选择自由度。因此，使得半导体装置的结构设计变得容易。这样一来，大幅度提高在衬底上形成的绝缘膜到金属布线的整体密接性。因此，能够实现具有高密接性的多层布线的可靠性高的半导体装置。
根据本发明第1半导体装置的制造方法，由于在结构上实现金属化合物膜与绝缘膜的接合面存在相同的元素，和在金属化合物膜与绝缘膜的接合面不存在相同元素的情况相比，金属化合物膜与绝缘膜的密接性明显提高。因此，能够制造具有高密接性的多层布线的可靠性高的半导体装置。
根据本发明第2半导体装置的制造方法，由于在结构上实现金属化合物膜与第2绝缘膜的接合面存在相同的元素，和在金属化合物膜与第2绝缘膜的接合面不存在相同元素的情况相比，金属化合物膜与第2绝缘膜的密接性明显提高。并且，由于第2绝缘膜形成在第1绝缘膜上，绝缘膜彼此的密接性高于绝缘膜与金属膜以及绝缘膜与金属化合物膜的密接性，增加了用来提高金属化合物膜与第2绝缘膜的密接性的第2绝缘膜的选择自由度。因此，半导体装置的结构设计变得容易。这样一来，大幅度提高了在衬底上形成的绝缘膜到金属布线的整体密接性。因此，能够制造出具有高密接性的多层布线的可靠性高的半导体装置。
根据本发明第3半导体装置的制造方法，由于金属化合物膜及绝缘膜彼此具有4价电子轨道的元素，容易在金属化合物膜与绝缘膜的接合面中形成共同结合。因此，金属化合物膜与绝缘膜的密接性明显提高。因此，能够制造出具有高密接性的多层布线的可靠性高的制造半导体装置。
根据本发明第4半导体装置的制造方法，由于金属化合物膜及第2绝缘膜彼此具有4价电子轨道的元素，容易在金属化合物膜与第2绝缘膜的接合面中形成共同结合。并且，第2绝缘膜形成于第1绝缘膜上，绝缘膜彼此的密接性高于绝缘膜与金属膜以及绝缘膜与金属化合物膜的密接性，增加了用来提高金属化合物膜与第2绝缘膜的密接性的第2绝缘膜的选择自由度。因此，半导体装置的结构设计变得容易。这样一来，大幅度提高在衬底上形成的绝缘膜到金属布线的整体密接性。因此，能够制造出具有高密接性的多层布线的可靠性高的半导体装置。
附图说明
图1(a)是第1实施例的半导体装置结构的主要部分剖面图，图1(b)是第1实施例的半导体装置中第2绝缘膜与金属化合物膜的结构图。
图2(a)是第2实施例的半导体装置结构的主要部分剖面图，图2(b)是第2实施例的半导体装置中第2绝缘膜与金属化合物膜的结构图。
图3(a)是第3实施例的半导体装置结构的主要部分剖面图，图3(b)是第3实施例的半导体装置中第2绝缘膜与金属化合物膜的结构图。
图4(a)是第4实施例的半导体装置结构的主要部分剖面图，图4(b)是第4实施例的半导体装置中第2绝缘膜与金属化合物膜的结构图。
图5是第5实施例的半导体装置结构的主要部分剖面图。
图6是第6实施例的半导体装置结构的主要部分剖面图。
图7(a)～图7(c)是第7实施例的半导体装置的制造方法的主要部分工序剖面图。
图8(a)及图8(b)是第8实施例的半导体装置的制造方法的主要部分工序剖面图。
图9(a)及图9(b)是第8实施例的半导体装置的制造方法的主要部分工序剖面图。
图10(a)～(c)是第9实施例的半导体装置的制造方法主要部分工序剖面图。
图11是说明现有半导体装置的制造方法的构造剖面图。
符号说明
1-硅衬底；2-第1绝缘膜；3-第1金属阻挡膜；4-第1布线；5-扩散防止膜；6，6A，6B，6C，6D-第2绝缘膜；6a-通孔；6b-布线沟；6c-凹部；7-金属化合物膜；7A-金属氮化膜；7B-金属氧化膜；7C-金属碳化膜；7D-金属硅化膜；8-第2布线；9-一层以上含有金属的膜；10-第3绝缘膜；101-硅衬底；102-第1绝缘膜；103-第1金属阻挡膜；104-第1布线；105-扩散防止膜；106-第2绝缘膜；106a-通孔；106b-布线沟；106c-凹部；107-金属阻挡膜；108-第2布线；
具体实施方式
(第1实施例)
以下参照图1(a)及图1(b)，说明本发明第1实施例的半导体装置。
图1(a)是本发明第1实施例的半导体装置结构的主要部分剖面图。
如图1(a)所示，在硅衬底1上形成第1绝缘膜2，在该第1绝缘膜2形成具有第1金属阻挡膜3的下层铜布线的第1布线4。并且，在硅衬底1上形成晶体管等，这在附图中受到省略。在第1绝缘膜2及第1布线4上，依序形成防止铜扩散的扩散防止膜5及第2绝缘膜6。这样一来，形成由扩散防止膜5及第2绝缘膜6所构成的绝缘层。
同时，在扩散防止膜5及第2绝缘膜6中形成抵达第1布线4的通孔6a，同时，在第2绝缘膜6形成连通通孔6a的布线沟6b。这样地形成由通孔6a及布线沟6b构成的布线沟凹部6c。并且，利用周知的光刻技术、蚀刻技术、灰化技术与清洗技术，通过双金属镶嵌布线沟(通孔6a及布线沟6b构成的凹部6c)的形成工序能形成通孔6a及布线沟6b。并且，方法上通常先形成通孔6a后形成布线沟6b。
同时，在凹部6c壁面，以物理气相沉积法(PVD：physical vapordeposition)等，形成作为第2金属阻挡膜的金属化合物膜7。这里，金属化合物膜7的形成目的在于防止铜扩散到第2绝缘膜6，同时提高后述的第2布线8及第2绝缘膜6的密接性。同时，除了物理气相沉积法以外，可以以原子层沉积法(ALD：atomic layer deposition)或化学气相沉积法(CVD：cemical vapor deposition)等成膜方法来形成金属化合物膜7即可。
进一步地在金属化合物膜7上，将铜膜填埋入凹部6c来形成第2布线8。并且，第2布线8的形成方法如下。首先，在金属化合物膜7上，通过物理气相沉积法，形成铜种子层后，以该铜种子层作为基础进行铜电镀，填埋凹部6c同时形成铜膜使其覆盖第2绝缘膜6的整体表面。接着，通过化学机械研磨(CMP：chemical mechanicalpolishing)法，将在第2绝缘膜6上形成的、除了凹部6c内侧以外的铜膜的部分、以及在第2绝缘膜6上形成的、除了凹部6c内侧以外的金属化合物膜7的部分加以研磨除去。通过上述，同时形成第2布线8及第2布线8的一部分的通孔栓塞。并且，第2布线8可以是布线、通孔栓塞、或其中之一。同时，通过重复从形成扩散防止膜5到化学机械研磨的一连串动作来形成多层布线。并且，这里，虽然说明了采用双金属镶嵌法的情况，但是也可以采用单金属镶嵌法，这时只要交互形成布线和布线的一部分的通孔栓塞即可。
可以使用氮化硅膜、碳化氮化硅膜、氧化碳化硅膜、碳化硅膜或组合这些膜而构成的叠层膜等绝缘膜作为扩散防止膜5。扩散防止膜5具有防止第1布线4中的铜扩散到第2绝缘膜6中的功能。并且，以下说明第2绝缘膜6。
同时地，可以使用高熔点金属作为构成金属化合物膜7的金属。通过上述，形成第2布线8后，在进一步形成上层布线的工序中，虽然进行大约400℃前后的加热，但是，这个热处理不会使金属化合物膜7变质。因此，能够实现可靠性高的半导体装置。
并且，如果将第2金属阻挡膜的金属化合物膜7组装到半导体装置时，在65nm世代的半导体装置的情况下，只要使金属化合物膜7的膜厚度是数nm～30nm即可。并且，若是45nm世代的半导体装置的情况下，可以预测到即使最厚也必须使其在大约15nm以下。除此之外，只要将金属化合物膜7的成膜方法根据用途加以任意最适化即可。
并且，可以使用除了所述的铜以外的银、金或白金等低电阻金属作为第2布线8材料。这样一来，能形成低电阻的多层布线。并且，最好是，使用铜或铜合金(以铜为主成分含有一部分其他金属的合金)作为第2布线8的材料。这样一来，能够实现低成本、具有低电阻的多层布线的半导体装置。
这里，说明本发明第1实施例的半导体装置的特征。
换句话说，其特征在于：作为第2金属阻挡膜的金属化合物膜7包含构成第2绝缘膜6的元素中的至少1个。这样一来，由于在金属化合物膜7与第2绝缘膜6的接合面存在相同的元素，和在金属化合物膜7与第2绝缘膜6的接合面不存在相同元素的情况相比，金属化合物膜7与第2绝缘膜6的密接性明显提高。通过在金属化合物膜7与第2绝缘膜6的接合面存在相同的元素，在第2绝缘膜6的表面形成金属化合物膜7时，提高了金属化合物膜7与第2绝缘膜6的界面结合。通过上述，由于在金属化合物膜7与第2绝缘膜6的界面接近无接缝状态，因此能够实现高密接性的多层布线的可靠性高的半导体装置。
这里，在本实施例中，可以使用图1(b)中所示材料构成的第2绝缘膜6A作为第2绝缘膜6即可。换句话说，最好是，使用氮化硅膜、氮化氧化硅膜，氮化碳化氧化硅膜、氮化碳化硅膜、或由含氮的有机膜构成的绝缘膜作为第2绝缘膜6A。这些膜，可以是以化学气相沉积法形成的膜，也可以是旋转涂布法形成的SOD(spin on dielectric)膜。
这时如图1(b)所示，最好是，使用金属氮化膜7A作为金属化合物膜7。
这样一来，由于在作为金属化合物膜7的金属氮化膜7A与作为第2绝缘膜6的第2绝缘膜6A的接合面存在相同元素的氮，和在金属化合物膜7与第2绝缘膜6的接合面不存在相同元素的情况相比，金属化合物膜7与第2绝缘膜6的密接性明显提高。
通过此，比起金属膜与绝缘膜连接时能够实现高密接性的多层布线的可靠性高的半导体装置。
具体而言，金属氮化膜7A的金属可以使用，锑(Ti)、锆(Zr)、铪(Hf)、钽(Ta)、铌(Nb)、钨(W)、钒(V)、钼(Mo)、钌(Ru)、锇(Os)、铑(Rh)、铱(Ir)、钯(Pd)或铂(Pt)即可。
并且，更好是，使用锑(Ti)、锆(Zr)、铪(Hf)、钽(Ta)、铌(Nb)或钨(W)等金属。这样一来，即使被氮化也不会失去太多导电性，能形成低电阻的第2金属阻挡膜。
并且，即使图1(b)所示的金属氮化膜7A的金属进一步氧化、碳化、或硅化的情况下，对于含氮的第2绝缘膜6A，也能够获得与金属氮化膜7A相等或差不多的密接性。
如以上说明，本发明第1实施例，能够实现可靠性高的半导体装置，该半导体具有作为第2金属阻挡膜的金属化合物膜7与第2绝缘膜6的高密接性高的多层布线。
并且，本实施例中说明采用双金属嵌法的结构，但是，即使采用形成布线与布线的一部分的通孔栓塞的单金属嵌法，也能够获得与所述相同的效果。
(第2实施例)
以下参照图2(a)及图2(b)说明本发明第2实施例的半导体装置。
图2(a)示出本发明第2实施例的半导体装置结构的主要部分剖面图。并且，在第2实施例中，不重复说明与第1实施例相同的部分，以下以和第1实施例的不同点为中心进行说明。并且，图2(a)及图2(b)中，与图1(a)及图1(b)的构成部分的相同部分标记上相同符号。
第2实施例和第1实施例不同的地方在于：第2绝缘膜6及金属化合物膜7的使用材料及材料的组合。
换句话说，具体而言，如图2(a)及图2(b)所示，第2实施例中使用氧化硅膜、氟化氧化硅膜、碳化氧化硅膜、氮化氧化硅膜、氮化碳化氧化硅膜或含氧的有机膜所构成的绝缘膜作为第2绝缘膜6B。这些膜，可以是化学气相沉积法形成的膜，也可以是旋转涂布法形成的SOD(spin on dielectric)膜。
如图2(b)所示，最好是，使用金属氧化膜7B作为金属化合物膜7。
这样一来，在作为金属化合物膜7的金属氧化膜7B与作为第2绝缘膜6的第2绝缘膜6B的接合面存在相同元素的氧，和在金属化合物膜7与第2绝缘膜6的接合面不存在相同元素的情况相比，金属化合物膜7与第2绝缘膜6的密接性明显提高。
通过上述，比起金属膜与绝缘膜连接的情况，能够实现高密接性的多层布线的可靠性高的半导体装置。
并且，金属氧化膜7B的金属，可以使用锑(Ti)、锆(Zr)、铪(Hf)、钽(Ta)、铌(Nb)、钨(W)、钒(V)、钼(Mo)、钌(Ru)、锇(Os)、铑(Rh)、铱(Ir)、钯(Pd)、或铂(Pt)。
并且，更好是，使用钒(V)、钼(Mo)、钌(Ru)、锇(Os)、铑(Rh)、铱(Ir)、钯(Pd)或铂(Pt)等。这样一来，即使被氧化也不会失去太多导电性(电阻率小)，因此能够形成低电阻的第2金属阻挡膜。
并且，即使图2(b)所示的金属氧化膜7B的金属进一步被氮化、碳化或硅化，对于含氧的第2绝缘膜6B，能够获得和金属氧化膜7B相等或差不多的密接性。
如上述说明，根据本发明第2实施例，能够实现作为第2金属阻挡膜的金属化合物膜7与和2绝缘膜6的密接性高的多层布线的可靠性高的半导体装置。
(第3实施例)
以下，参照图3(a)及图3(b)说明本发明第3实施例的半导体装置。
图3(a)是显示本发明第3实施例的半导体装置结构的主要部分剖面图。并且，第3实施例中，不重复说明与第1实施例相同的部分，以和第1实施例不同点为中心来进行说明。并且，图3(a)及图3(b)中，与图1(a)及图1(b)的构成部分相同的部分标记相同符号。
第3实施例和第1实施例的不同点在于：第2绝缘膜6及金属化合物膜7的使用材料及材料组合。
换句话说，具体而言，如图3(a)及图3(b)所示，第3实施例中，使用氧化硅膜、氟化氧化硅膜、碳化氧化硅膜、氧化碳化硅膜、氮化碳化氧化硅膜、碳化硅膜、氮化碳化硅膜、氮化硅膜或由有机膜所构成的绝缘膜作为第2绝缘膜6C。这些膜，可以是使用化学气相沉积法形成的膜，也可以是以旋转涂布法形成的SOD(spin on dielectric)膜。
如图3(b)所示，最好是，使用金属碳化膜7C作为金属化合物膜7。
这样一来，金属碳化膜7C中存在碳，除了由有机膜构成的情况以外第2绝缘膜6C中存在硅。由于碳与硅是彼此具有4价电子轨道的元素，因此和其他元素不同，在形成金属膜时容易形成共同结合，因此提高了金属碳化膜7C与第2绝缘膜6C的密接性。
并且，更好是，使用金属碳化膜7C作为金属化合物膜7时，使用碳化氧化硅膜、氧化碳化硅膜、氮化碳化氧化硅膜、碳化硅膜、氮化碳化硅膜、或由有机膜构成的绝缘膜作为第2绝缘膜6C即可。
这样一来，除了所述提高密接性的因子之外，由于在作为金属化合物膜7的金属碳化膜7C与作为第2绝缘膜6的第2绝缘膜6C的接合面存在相同元素的碳，和在金属化合物膜7与第2绝缘膜6的接合面不存在相同元素的情况相比，金属化合物膜7与第2绝缘膜6的密接性明显提高。同时，第2绝缘膜6C是由有机膜构成时，由于有机膜以碳作为主成分，在作为金属化合物膜7的金属碳化膜7C与作为第2绝缘膜6的第2绝缘膜6C的接合面存在相同元素的碳，增加了金属碳化膜7C与第2绝缘膜6C的密接性。
通过上述，能够实现比起金属膜与绝缘膜连接时密接性高的多层布线的可靠性高的半导体装置。
并且，金属碳化膜7C的金属，使用锑(Ti)、锆(Zr)、铪(Hf)、钽(Ta)、铌(Nb)、钨(W)、钒(V)、钼(Mo)、钌(Ru)、锇(Os)、铑(Rh)、铱(Ir)、钯(Pd)或铂(Pt)即可。
并且，更好是，使用即使被碳化电阻率也低的金属即可。
并且，即使图3(b)所示金属氮化膜7C的金属进一步被氧化、氮化或硅化，对于含碳的第2绝缘膜6C，也能够获得与金属碳化膜7C相等或差不多的密接性。
如上述说明，根据本发明的第3实施例，能够实现可靠性高的半导体装置，其具有作为第2金属阻挡膜的金属化合物膜7与第2绝缘膜6的密接性高的多层布线。
(第4实施例)
以下，参照图4(a)及图4(b)说明本发明第4实施例的半导体装置。
图4(a)是显示本发明第4实施例的半导体装置结构的主要部分剖面图。并且，第4实施例中，不重复说明与第1实施例相同的部分，以下以与第1实施例的不同点为中心进行说明。并且，在图4(a)及图4(b)中，与图1(a)及图1(b)的构成部分的相同部分标记相同符号。
如图4(a)及图4(b)所示，第4实施例中，使用氧化硅膜、氟化氧化硅膜、碳化氧化硅膜、氧化碳化硅膜、氮化碳化氧化硅膜、碳化硅膜、氮化碳化硅膜、氮化硅膜、由有机膜构成的绝缘膜、或由含硅有机膜构成的绝缘膜作为第2绝缘膜6D。这些膜，可以是化学气相沉积法形成的膜，也可以是旋转涂布法形成的SOD(spin on dielectric)膜。
如图4(b)所示，最好是，使用金属硅化膜7D作为金属化合物膜7。
这样一来，金属硅化膜7D中存在硅，第2绝缘膜6D中除了由有机膜构成的情况(由含硅有机膜构成的绝缘膜)存在硅。因此，由于在作为金属化合物膜7的金属硅化膜7D与作为第2绝缘膜6的第2绝缘膜6D的接合面存在相同元素的硅，和在金属化合物膜7与第2绝缘膜6的接合面不存在相同元素的情况相比，金属化合物膜7与第2绝缘膜6的密接性明显提高。同时，由于硅原子彼此容易形成共同结合，进一步提高金属化合物膜7与第2绝缘膜6的密接性。并且，第2绝缘膜6D由有机膜构成的情况(由不含硅有机膜构成的绝缘膜)，由于有机膜以碳为主成分，碳与硅彼此具有4价电子轨道的元素，容易形成共同结合。因此，能够实现可靠性高的半导体装置，其具有比金属膜与绝缘膜连接时高密接性的多层布线。
并且，金属硅化膜7D的金属，可以使用锑(Ti)、锆(Zr)、铪(Hf)、钽(Ta)、铌(Nb)、钨(W)、钒(V)、钼(Mo)、钌(Ru)、锇(Os)、铑(Rh)、铱(Ir)、钯(Pd)、或铂(Pt)即可。
并且，更好是，使用被硅化电阻率也低的金属即可。
并且，即使图4(b)所示的金属硅化膜7D的金属进一步被碳化、氮化、或氧化，对于含硅的第2绝缘膜6D，也能够获得与金属硅化膜7D相等或差不多的密接性。
如以上说明，根据本发明第4实施例，能够实现可靠性高的半导体装置，其具有作为第2金属阻挡膜的金属化合物膜7与第2绝缘膜6的高密接性高的多层布线。
(第5实施例)
以下，参照图5说明本发明第5实施例的半导体装置。并且，第5实施例中，不重复说明与第1实施例相同的部分，以下以与第1实施例不同点为中心进行说明。并且，图5中和图1(a)的构成部分相同的部分标记相同符号。
如图5所示，第5实施例的半导体装置的特征在于：具备金属化合物膜7、和在该金属化合物膜7上形成的1层以上含有金属的膜9，作为第2金属阻挡膜，这一点和上述第1～第4实施例不同。
这里，1层以上的含有金属的膜9，最好是由金属膜、金属化合物膜、或多层膜所构成，所述多层膜是组合金属膜及金属化合物膜中被选出的膜所构成。并且，构成1层以上的含有金属的膜9中的金属以高熔点金属是适合，这无需多言。
这样地，根据第5实施例，金属化合物膜7的电阻率相对高于金属膜，通过在其表面形成电阻低于该金属化合物膜7的金属膜、或形成由金属膜及金属化合物膜构成的多层膜，与第1～第4实施例中以金属化合物膜的单层膜作为第2金属阻挡膜相比，第5实施例的第2金属阻挡膜能够形成低电阻的金属阻挡膜。
这里，构成1层以上含有金属的膜9的金属，使用锑(Ti)、锆(Zr)、铪(Hf)、钽(Ta)、铌(Nb)、钨(W)、钒(V)、钼(Mo)、钌(Ru)、锇(Os)、铑(Rh)、铱(Ir)、钯(Pd)或铂(Pt)即可。例如，钽的电阻率是13(μΩ·cm)，钌的电阻率是7.5(μΩ·cm)，铱的电阻率是6.5(μΩ·cm)。
并且，如果使用金属氧化膜作为金属化合物膜，该金属化合物膜构成1层以上含有金属的膜9，其金属使用钒(V)、钼(Mo)、钌(Ru)、锇(Os)、铑(Rh)、铱(Ir)、钯(Pd)、或铂(Pt)等即可。例如，氧化钌膜的电阻率是35(μΩ·cm)，氧化铱膜的电阻率是30(μΩ·cm)。若使用这些金属，即使被氧化也不失去导电性(电阻率小)，因此能够形成低电阻的第2金属阻挡膜。
并且，使用金属氮化膜作为金属化合物膜，该金属化合物膜构成1层以上含有金属的膜9，其金属可以用锑(Ti)、钽(Ta)、锆(Zr)、铌(Nb)、铪(Hf)，或钨(W)等即可。例如，氮化钛膜的电阻率是25(μΩ·cm)，氮化钽膜的电阻率是130(μΩ·cm)。若使用这些金属，由于金属氮化膜的电阻率小，能够形成低电阻的第2金属阻挡膜。
在本实施例中，金属化合物膜7由金属氮化膜构成时，通过使用第1实施例所示第2绝缘膜6A作为第2绝缘膜6，能够实现可靠性高的半导体装置，其具有作为第2金属阻挡膜的金属化合物膜7与第2绝缘膜6的密接性高的多层布线。
在本实施例中，金属化合物膜7是金属氧化膜时，通过使用第2实施例所示的第2绝缘膜6B作为第2绝缘膜6，能够实现可靠性高的半导体装置，其具有作为第2金属阻挡膜的金属化合物膜7与第2绝缘膜6的密接性高的多层布线。
在本实施例中，金属化合物膜7是金属碳化膜时，通过使用第3实施例所示的第2绝缘膜6C作为第2绝缘膜6，能实现可靠性高的半导体装置，其具有作为第2金属阻挡膜的金属化合物膜7与第2绝缘膜6的密接性高的多层布线的。
在本实施例中，金属化合物膜7是金属硅化膜时，通过使用第4实施例所示的第2绝缘膜6D作为第2绝缘膜6，能够实现可靠性高的半导体装置，其具有作为第2金属阻挡膜的金属化合物膜7与第2绝缘膜6的密接性高的多层布线。
如以上说明，根据本发明第5实施例，能够实现可靠性高的半导体装置，其具有低电阻且高密接性的金属阻挡膜的多层布线。
(第6实施例)
以下，参照图6说明本发明第6实施例的半导体装置。并且，第6实施例中，不重复说明与第5实施例相同的部分，以下以和第5实施例不同点为中心进行说明。并且，图6中与图5的构成部分的相同部分标记上相同符号。
如图6所示，第6实施例的半导体装置，其特征在于：在金属化合物膜7与第2绝缘膜6之间形成第3绝缘膜10，同时，金属化合物膜7包含构成第3绝缘膜10的元素中的至少1个；这一点和第5实施例不同。
这样一来，由于第2绝缘膜6与第3绝缘膜10都是绝缘膜，比起金属膜与绝缘膜的组合，或比起金属化合物膜与绝缘膜的组合，第2绝缘膜6与第3绝缘膜10的密接性高。因此，能够增加为了提高密接性所选择的第3绝缘膜10与金属化合物膜7的组合自由度。
因此，为了实现所述第1～第4实施例所示的第2绝缘膜6与金属化合物膜7的组合相同的组合，使适合于构成第2金属阻挡膜的金属化合物膜7的绝缘膜作为第3绝缘膜10即可，而能够增加半导体装置的设计自由度。
并且，虽然图6显示出形成1层以上含有金属的膜9的结构，即使并未形成含有1以上的金属的膜9的情况下也是可以。
如上所述，使满足所述第1～第4实施例所示的第2绝缘膜6与金属化合物膜7的组合相同的组合，通过选择第3绝缘膜10，能够实现具有低电阻且密接性高的阻挡金属的多层布线的可靠性高的半导体装置。
(第7实施例)
以下，参照图7(a)～图7(c)说明本发明第7实施例的半导体装置制造方法。
图7(a)～图7(c)是显示本发明第7实施例半导体装置的制造方法的主要部分工序剖面图。
如图7(a)所示，在硅衬底1上形成第1绝缘膜2后，在该第1绝缘膜2中形成第1布线4，该第1布线4是具有第1金属阻挡膜3的下层铜布线。并且，在硅衬底1上，形成晶体管等，这在图中受到省略。在第1绝缘膜2及在第1布线4上，依序形成防止铜扩散的扩散防止膜5及第2绝缘膜6。这样形成由扩散防止膜5及第2绝缘膜6所构成的绝缘层。
其次，在扩散防止膜5及第2绝缘膜6，形成抵达第1布线4的通孔6a，同时，在第2绝缘膜6形成连通通孔6a的布线沟6b。这样地形成由通孔6a及布线沟6b所构成的双金属嵌布线沟的凹部6c。并且，通孔6a及布线沟6b，通过采用周知的光刻技术、蚀刻技术、灰化技术以及清洗技术，形成双金属嵌布线沟(通孔6a及布线沟6b所构成的凹部6c)的工序来形成。并且，通常在方法上先形成通孔6a后，再形成布线沟(trench)6b。
其次，如图7(b)所示，在含凹部6c内部的第2绝缘膜6上，通过物理气相沉积法(PVD：physical vapor deposition)等，形成作为第2金属阻挡膜的金属化合物膜7。这里，金属化合物膜7由包含构成第2绝缘膜6的元素中的至少1个的膜所构成。并且，金属化合物膜7防止铜扩散到第2绝缘膜6，同时，形成目的上是用来提高第2绝缘膜6和后述的第2布线8的密接性。同时，除了物理气相沉积法以外，通过原子层沉积法(ALD：atomic layer deposition)，或化学气相沉积法(CVD：chemical vapor deposition)等的成膜方法来形成金属化合物膜7即可。
其次，如图7(c)所示，在金属化合物膜7上，以物理气相沉积法形成铜种子层后，通过以该铜种子层为基础进行铜电镀，来填埋凹部6c同时形成铜膜使其盖第2绝缘膜6的整体表面。除此之外，并不一定必须形成铜种子层。接着，以化学机械研磨(CMP：chemicalmechanical polishing)法，将除了凹部6c内侧以外的在第2绝缘膜6上形成的铜膜部分、以及除了凹部6c内侧以外的、在第2绝缘膜6上形成的金属化合物膜7加以研磨除去。通过上述，如图7(c)所示，同时形成第2布线8及第2布线8的一部分的通孔栓塞。并且，第2布线8只要是布线、通孔栓塞、或其中之一即可。并且，通过重复形成扩散防止膜5到化学机械研磨的一连串动作来形成多层布线。并且，这里，虽然以双金属嵌法的情况进行说明，但是也可以采用单金属
嵌法，此时交互形成布线和布线的一部分的通孔栓塞。
扩散防止膜5使用氮化硅膜、碳化氮化硅膜、氧化碳化硅膜、碳化硅膜、或组合这些膜的叠层膜等的绝缘膜即可。扩散防止膜5具有防止第1布线4的铜扩散到第2绝缘膜6的功能。
在第2绝缘膜6中使用氧化硅膜、氟化氧化硅膜、碳化氧化硅膜、氧化碳化硅膜、氮化碳化氧化硅膜、碳化硅膜、氮化碳化硅膜、氮化硅膜、或由有机膜构成的绝缘膜。这些膜，可以是化学气相沉积法形成的膜，也可以是旋转涂布法形成的SOD(spin on dielectric)膜。
同时，构成金属化合物膜7的金属，使用高熔点金属即可。通过上述，形成第2布线8后在进一步形成上层布线的工序中，进行大约400℃前后的加热，但是，不会因为这个加热处理使金属化合物膜7变质。因此，能够实现可靠性高的半导体装置。
同时，如果将作为第2金属阻挡膜的金属化合物膜7组装到半导体装置时，金属化合物膜7的厚度，若是65nm世代的半导体装置时，只要使厚度形成为数nm～30nm即可。并且，若是45nm世代的半导体装置时，能够预测即使最厚的厚度必须是15nm以下。同时，金属化合物膜7的成膜方法根据用途加以任意最适化即可。
同时，作为第2布线8的材料，除了所述的铜以外，也可以使用银、金、或白金等低电阻金属。这样一来，能够形成低电阻的多层布线。进一步地，最好是，使用铜或铜合金(以铜为主成分一部分含有其他金属的合金)作为第2布线8的材料。这样一来，能够制造低成本、且具有低电阻的多层布线的半导体装置。
有关第7实施例的半导体装置的制造方法，其特征在于：形成由包含构成第2绝缘膜6的元素的至少1个的膜所构成的金属化合物膜7。这样一来，由于在金属化合物膜7与第2绝缘膜6的接合面存在相同元素，比起在金属化合物膜7与第2绝缘膜6的接合面不存在相同元素的情况，金属化合物膜7与第2绝缘膜6的密接性明显提高。这是由于在第2绝缘膜6的表面形成金属化合物膜7时，通过使相同的元素存在来增加界面的结合，因此可以几乎不产生界面接缝的状态。因此，能够制造可靠性高的半导体装置，而该半导体装置具有高密接性的多层布线。
在本实施例中，金属化合物膜7由金属氮化膜构成时，通过使用第1实施例所示第2绝缘膜6A作为第2绝缘膜6，能够制造可靠性高的半导体装置，该半导体装置具有作为第2金属阻挡膜的金属化合物膜7和第2绝缘膜6的密接性高的多层布线。
在本实施例中，金属化合物膜7是金属氧化膜时，通过使用第2实施例的第2绝缘膜6B作为第2绝缘膜6，能够制造可靠性高的半导体装置，该半导体装置具有作为第2金属阻挡膜的金属化合物膜7与第2绝缘膜6的密接性高的多层布线。
在本实施例中，金属化合物膜7是金属碳化膜时，通过使用第3实施例所示的第2绝缘膜6C作为第2绝缘膜6，能够制造可靠性高的半导体装置，该半导体装置具有作为第2金属阻挡膜的金属化合物膜7与第2绝缘膜6的密接性高的多层布线的。
在本实施例中，金属化合物膜7是金属硅化膜时，通过使用第4实施例所示的第2绝缘膜6D作为第2绝缘膜6，能够实现可靠性高的半导体装置，该半导体装置具有作为第2金属阻挡膜的金属化合物膜7与第2绝缘膜6的密接性高的多层布线。
如上述说明，根据本发明的第7实施例，能够实现可靠性高的半导体装置，该半导体装置具有低电阻且高密接性的阻挡金属的多层布线。
并且，本实施例以双金属镶嵌结构进行说明，但是即使是采用形成布线和布线的一部分的通孔栓塞的单金属镶嵌结构，也能够获得与所述相同的效果。
(第8实施例)
以下，参照图8(a)与图8(b)以及图9(a)及图9(b)说明本发明第8实施例的半导体装置的制造方法。
图8(a)与图8(b)以及图9(a)与图9(b)是本发明第8实施例的半导体装置的制造方法的主要部分工序剖面图。并且，图8(a)与图8(b)以及图9(a)与图9(b)中，与所述图7(a)～图7(c)的构成部分相同的部分标记上相同符号。
如图8(a)所示，在硅衬底1上形成第1绝缘膜2后，在第1绝缘膜2中形成第1布线4，该第1布线4具有第1金属阻挡膜3的下层铜布线。并且，在硅衬底1上形成晶体管等，这在图中受到省略。在第1绝缘膜2及第1布线4上，依序形成防止铜扩散的扩散防止膜5及第2绝缘膜6。这样地形成由扩散防止膜5及第2绝缘膜6所构成的绝缘层。
其次，在扩散防止膜5及第2绝缘膜6中，形成抵达第1布线4的通孔6a，同时在第2绝缘膜6形成连通通孔6a的布线沟6b。这样地形成由通孔6a及布线沟6b所构成的双金属镶嵌布线沟的凹部6c。并且，通孔6a及布线沟6b，通过采用周知的光刻技术、蚀刻技术、灰化技术与清洗技术，形成双金属镶嵌布线沟(由通孔6a及布线沟6b构成的凹部6c)的工序加以形成。并且，通常在方法上先形成通孔6a后再形成布线沟(trench)6b。
其次，如图8(b)所示，在包含凹部6c内部的第2绝缘膜6上，通过物理气相沉积法(PVD：physical vapor deposition)等，形成作为第2金属阻挡膜的金属化合物膜7。这里，金属化合物膜7由包含构成第2绝缘膜6的元素的至少1个的膜构成。并且，金属化合物膜7除了防止铜扩散到第2绝缘膜6，同时，形成的目的是用来提高第2绝缘膜6及后述的第2布线8的密接性。并且，除了物理气相沉积法以外，也可以使用原子层沉积法(ALD：atomic layer deposition)或化学气相沉积法(CVD：chemical vapor deposition)等成膜方法形成金属化合物膜7即可。
其次，如图9(a)所示，在金属化合物膜7上，进一步形成一层以上含金属的膜9。
其次，如图9(b)所示，在一层以上含金属的膜9上，以物理气相沉积法形成铜种子层后，通过以该铜种子层是基础进行铜电镀，填埋凹部6c同时形成铜膜使其覆盖一层以上的含有金属的膜9的整体表面。并且，铜种子层并非绝对非形成不可。接着，通过化学机械研磨(CMP：chemical mechanical polishing)法，将在一层以上的含有金属的膜9上形成的铜膜除了凹部6c内侧以外的部分、以及在第2绝缘膜6上形成的一层以上的含有金属的膜9与金属化合物膜7除了凹部6c内侧以外的部分予以研磨除去。通过此，如图9(b)所示，同时形成第2布线8及第2布线8一部分的通孔栓塞。并且，第2布线8可以是布线、通孔栓塞或其中之一。并且，通过重复形成扩散防止膜5到化学机械研磨的一连串动作形成多层布线。并且，这里，虽然说明采用了双金属镶嵌法的情况，但是也可以采用单金属镶嵌法，此时，则交互形成作为布线与布线的一部分的通孔栓塞。
这里，以与所述第7实施例不同点为中心说明本发明第8实施例半导体装置的制造方法的特征。
本发明第8实施例的半导体装置的制造方法，具备形成金属化合物膜7后形成一层以上的含有金属的膜9的工序，这一点与所述第7实施例的半导体装置的制造方法不同。
一层以上含有金属的膜9，最好是由金属膜、金属化合物膜、或组合金属膜及金属化合物膜中选出的膜组合构成的多层膜所构成。同时，构成含有1个以上的金属的膜9的金属，高熔点金属为适合，这不需要多说。
这样地，根据第8实施例，金属化合物膜7的电阻率相对高于金属膜，通过在该金属化合物膜7表面形成比其电阻低的金属膜或由金属膜及金属化合物膜构成的多层膜，与第7实施例中以金属化合物膜的单层膜作为金属阻挡膜，第8实施例中第2金属阻挡膜能够形成低电阻的金属阻挡膜。
这里，构成含1层以上的金属的膜9的金属，可以使用锑(Ti)、锆(Zr)、铪(Hf)、钽(Ta)、铌(Nb)、钨(W)、钒(V)、钼(Mo)、钌(Ru)、锇(Os)、铑(Rh)、铱(Ir)、钯(Pd)、或铂(Pt)。例如，钽的电阻率是13(μΩ·cm)，钌的电阻率是7.5(μΩ·cm)，铱的电阻率是6.5(μΩ·cm)。
并且，使用金属氧化膜作为构成1层以上含有金属的膜9的金属化合物膜，该金属可以使用钒(V)、钼(Mo)、钌(Ru)、锇(Os)、铑(Rh)、铱(Ir)、钯(Pd)、或铂(Pt)等。例如，钌氧化膜的电阻率是35(μΩ·cm)，铱氧化膜的电阻率是30(μΩ·cm)。使用这些金属的话，即使氧化也不会失去导电性(电阻率小)，因此能够形成低电阻的第2金属阻挡膜。
同时，以金属氮化膜作为含1层以上的金属的膜9的金属化合物膜时，其金属可以使用锑(Ti)、钽(Ta)、锆(Zr)、铌(Nb)、铪(Hf)、或钨(W)等。例如，氮化钛膜的电阻率是25(μΩ·cm)，氮化钽膜的电阻率是130(μΩ·cm)。使用这些金属时，由于金属氮化膜的电阻率小，能形成低电阻的第2金属阻挡膜。
并且，只要是电阻率低的金属化合物膜，能够用来作为一层以上的含有金属的膜9的金属化合物膜，也可以使用金属碳化膜或金属硅化膜等。进一步地只要是电阻率低的金属化合物，即使是其他金属化合物膜，也能够用来作为一层以上的含有金属的膜9的金属化合物膜。
并且，通过使用组合所述金属膜与金属化合物膜的叠层膜，能够同时实现防止铜扩散效果与低电阻化，因此作为第2金属阻挡膜6是有效。当然，更好的是形成组合金属膜与一层以上的含有金属的膜9的金属化合物膜的叠层膜，使得一层以上的含有金属的膜9内部的密接性、以及一层以上的含有金属的膜9与金属化合物膜7的密接性提高更好。
并且，有关金属化合物膜7与第2绝缘膜6的组合及效果，如第1～第4实施例所示。
因此，根据本实施例，金属化合物膜7的电阻率相对高于金属膜，通过在该金属化合物膜7的表面形成比其低电阻的金属膜或由金属膜与金属化合物膜构成的多层膜，与第7实施例中使用金属化合物膜7单层膜作为第2金属阻挡膜，第8实施例中第2金属阻挡膜能够形成低电阻的金属阻挡膜。
并且，虽然本实施例以双金属镶嵌结构进行说明，但是即使是采用形成布线与布线的一部分的通孔栓塞的单镶嵌结构也能够获得与所述相同效果。
如上所述，根据本发明的第8实施例，能够实现具有低电阻且在第2绝缘膜6、由金属化合物膜7及含一层以上的金属的膜9所构成的第2金属阻挡膜、以及第2布线8之间均能获得高密接性。因此，能够实现具有高密接性的金属阻挡膜的多层布线，通过上述，能够制造可靠性高的半导体装置。
(第9实施例)
以下，参照图10(a)～图10(c)说明本发明第9实施例的半导体装置制造方法。图10(a)～图10(c)显示本发明第9实施例的半导体装置的制造方法的工序剖面图。并且，不重复说明第9实施例与第7实施例相同的部分，以下，以与第7实施例不同点为中心进行说明。并且，图10(a)～图10(c)中，和图7(a)～图7(c)构成部分的相同部分标记相同符号。
第9实施例的半导体装置制造方法，其特征在于：具备如图10(a)所示，在形成双金属镶嵌布线沟凹部6c的工序之后，在包含凹部6c内部的第2绝缘膜6上形成第3绝缘膜10的工序。形成第3绝缘膜10后，如图10(b)所示，在第3绝缘膜10上形成金属化合物膜7，其包含构成该第3绝缘膜10的元素中的至少1个。接着，如图10(c)所示，与第7实施例相同，形成双金属镶嵌布线的第2布线8。
这样一来，由于第2绝缘膜6与第3绝缘膜10互相是绝缘膜，比起金属膜与绝缘膜的组合或金属化合物膜与绝缘膜的组合，第2绝缘膜6与第3绝缘膜10的密接性高。因此，将能够增加用来提高密接性所选择的第3绝缘膜10与金属化合物膜7的组合自由度。
同时，金属化合物膜7与第3绝缘膜10的组合，与所述第1～第4实施例所示金属化合物膜7与第2绝缘膜6的组合相同，以适合于构成第2金属阻挡膜的金属化合物膜7的绝缘膜作为第3绝缘膜10即可。这时，金属化合物膜7与第3绝缘膜10的密接性，能够获得在第1～第4实施例中所示金属化合物膜7与第2绝缘膜6的密接性相同的效果。因此，在决定金属化合物膜7与第3绝缘膜10的组合上能够增加选择项，因此能够增加半导体装置设计的自由度。
如上所述，通过选择第3绝缘膜10来满足和所述第1～第4实施例所示的第2绝缘膜6与金属化合物膜7的组合相同的组合，能够实现可靠性高的半导体装置，该半导体装置具有低电阻且具有高密接性的阻挡金属的多层布线的。
同时，通过组合第8实施例与第9实施例，能够获得各自实施例的效果。换句话说，在本实施例形成金属化合物膜7工序之后，通过附加形成一层以上的含有金属的膜9的工序，在电阻率相对高于金属膜的金属化合物膜7表面，形成比该金属化合物膜7电阻低的金属膜或由金属膜及金属化合物膜构成的多层膜。通过此，与第8实施例中使用金属化合物膜7的单层膜作为2金属阻挡膜，能够形成低电阻的金属阻挡膜。
并且，虽然本实施例以双金属镶嵌结构进行说明，但是，即使以形成布线与布线的一部分的通孔栓塞的单镶嵌结构，也能够获得和所述相同的效果。
如上述说明，根据第9实施例，能够实现可靠性高的半导体装置，该半导体装置具有低电阻且具有高密接性的金属阻挡膜的多层布线。
产业上利用的可能性
如上述说明，本发明对于具有低电阻且具有高密接性的金属阻挡膜的半导体装置以及其制造方法等非常有用。

Claims (53)

1.一种半导体装置，其包括：在衬底上形成的绝缘膜、在所述绝缘膜中形成的埋入金属布线、以及在所述绝缘膜与所述金属布线之间形成的金属阻挡膜，其特征在于：
所述金属阻挡膜是金属化合物膜，
所述金属化合物膜包含至少1个构成所述绝缘膜的元素。
2.根据权利要求1所述的半导体装置，其特征在于：
所述金属化合物膜是金属氮化膜，
所述绝缘膜含氮。
3.根据权利要求1所述的半导体装置，其特征在于：
所述金属化合物膜是金属氧化膜，
所述绝缘膜含氧。
4.根据权利要求1所述的半导体装置，其特征在于：
所述金属化合物膜是金属碳化膜，
所述绝缘膜含碳。
5.根据权利要求1所述的半导体装置，其特征在于：
所述金属化合物膜是金属硅化膜，
所述绝缘膜含硅。
6.根据权利要求1所述的半导体装置，其特征在于：
构成所述金属化合物膜的金属是高熔点金属。
7.根据权利要求1所述的半导体装置，其特征在于：
所述金属布线是由铜或铜合金所构成。
8.一种半导体装置，其包括：在衬底上形成的绝缘膜、在所述绝缘膜中形成的埋入金属布线、以及在所述绝缘膜与所述金属布线之间形成的金属阻挡膜，其特征在于：
所述金属阻挡膜是由与所述绝缘膜连接形成的金属化合物膜、以及在所述金属化合物膜上形成的1层以上含有金属的膜所构成，
所述金属化合物膜包含至少1个构成所述绝缘膜的元素。
9.根据权利要求8所述的半导体装置，其特征在于：
所述1层以上含有金属的膜是由金属膜、金属化合物膜、或多层膜所构成，所述多层膜是将所述金属膜及从所述金属化合物膜中选出的膜组合在一起而成。
10.根据权利要求8所述的半导体装置，其特征在于：
所述金属化合物膜是金属氮化膜，
所述绝缘膜含氮。
11.根据权利要求8所述的半导体装置，其特征在于：
所述金属化合物膜是金属氧化膜，
所述绝缘膜含氧。
12.根据权利要求8所述的半导体装置，其特征在于：
所述金属化合物膜是金属碳化膜，
所述绝缘膜含碳。
13.根据权利要求8所述的半导体装置，其特征在于：
所述金属化合物膜是金属硅化膜，
所述绝缘膜含硅。
14.根据权利要求8所述的半导体装置，其特征在于：
构成所述金属化合物膜的金属是高熔点金属。
15.根据权利要求8所述的半导体装置，其特征在于：
所述金属布线是由铜或铜合金所构成。
16.一种半导体装置，其包括：在衬底上形成的绝缘膜、在所述绝缘膜中形成的埋入金属布线、以及在所述绝缘膜与所述金属布线之间形成的金属阻挡膜，其特征在于：
所述金属阻挡膜由与所述绝缘膜连接而形成的金属硅化膜或金属碳化膜所构成的金属化合物膜而形成，
所述绝缘膜含IV族元素。
17.根据权利要求16所述的半导体装置，其特征在于：
构成所述金属化合物膜的金属是高熔点金属。
18.根据权利要求16所述的半导体装置，其特征在于：
所述金属布线是由铜或铜合金所构成。
19.一种半导体装置，其包括：在衬底上形成的绝缘膜、在所述绝缘膜中形成的埋入金属布线、以及在所述绝缘膜与所述金属布线之间形成的金属阻挡膜，其特征在于：
所述金属阻挡膜由与所述绝缘膜连接形成的金属硅化膜或金属碳化膜所构成的金属化合物膜、以及在所述金属化合物膜上形成的1层以上含有金属的膜所构成，
所述绝缘膜含IV族元素。
20.根据权利要求19所述的半导体装置，其特征在于：
所述1层以上含有金属的膜是由金属膜、金属化合物膜、或多层膜所构成，该多层膜是将所述金属膜及从所述金属化合物膜选出的膜组合而成。
21.根据权利要求19所述的半导体装置，其特征在于：
构成所述金属化合物膜的金属是高熔点金属。
22.根据权利要求19所述的半导体装置，其特征在于：
所述金属布线是由铜或铜合金所构成。
23.一种半导体装置，其包括：在衬底上形成的第1绝缘膜、在所述第1绝缘膜中形成的埋入金属布线、以及在所述第1绝缘膜与所述金属布线之间形成的金属阻挡膜，其特征在于：
在所述第1绝缘膜与所述金属阻挡膜之间形成有第2绝缘膜，
所述金属阻挡膜是金属化合物膜，
所述金属化合物膜包含至少1个构成所述第2绝缘膜的金属。
24.根据权利要求23所述的半导体装置，其特征在于：
在所述金属化合物膜与所述金属布线之间，形成1层以上含有金属的膜。
25.根据权利要求23所述的半导体装置，其特征在于：
所述1层以上含有金属的膜由金属膜、金属化合物膜、或多层膜所构成，该多层膜是将所述金属膜及从所述金属化合物膜选出的膜组合而成。
26.根据权利要求23所述的半导体装置，其特征在于：
所述金属化合物膜是金属氮化膜，
所述第2绝缘膜含氮。
27.根据权利要求23所述的半导体装置，其特征在于：
所述金属化合物膜是金属氧化膜，
所述第2绝缘膜含氧。
28.根据权利要求23所述的半导体装置，其特征在于：
所述金属化合物膜是金属碳化膜，
所述第2绝缘膜含碳。
29.根据权利要求23所述的半导体装置，其特征在于：
所述金属化合物膜是金属硅化膜，
所述第2绝缘膜含硅。
30.根据权利要求23所述的半导体装置，其特征在于：
构成所述金属化合物膜的金属是高熔点金属。
31.根据权利要求23所述的半导体装置，其特征在于：
所述金属布线是由铜或铜合金所构成。
32.一种半导体装置，其具有：在衬底上形成的第1绝缘膜、在所述第1绝缘膜中形成的埋入金属布线、以及在所述第1绝缘膜与所述金属布线之间形成的金属阻挡膜，其特征在于：
在所述第1绝缘膜与所述金属阻挡膜之间形成有第2绝缘膜，
所述金属阻挡膜是由金属硅化膜或金属碳化膜所构成的金属化合物膜，
所述第2绝缘膜含IV族元素。
33.根据权利要求32所述的半导体装置，其特征在于：
在所述金属化合物膜与所述金属布线之间进一步形成1层以上含有金属的膜。
34.根据权利要求32所述的半导体装置，其特征在于：
构成所述金属化合物膜的金属是高熔点金属。
35.根据权利要求32所述的半导体装置，其特征在于：
所述金属布线是由铜或铜合金所构成。
36.一种半导体装置的制造方法，其特征在于，包括：
在衬底上的绝缘膜中形成凹部的工序；
至少沿着所述凹部壁面形成金属阻挡膜的工序，该金属阻挡膜由包含构成所述绝缘膜的元素中的至少1个的金属化合物膜所构成；以及
在所述金属阻挡膜上形成埋入金属布线以填埋所述凹部的工序。
37.根据权利要求36所述的半导体装置的制造方法，其特征在于，包括：
在衬底上的第1绝缘膜中形成凹部的工序；
至少沿着所述凹部壁面形成第2绝缘膜的工序；
在所述第2绝缘膜上形成金属化合物膜的工序，该金属化合物膜包含至少1个构成所述第2绝缘膜的元素；以及
在所述金属化合物膜上形成埋入金属布线以填埋所述凹部的工序。
38.根据权利要求36所述的半导体装置的制造方法，其特征在于，形成所述金属阻挡膜的工序包括：
在形成所述金属化合物膜后，进一步在所述金属化合物膜上形成1层以上含有金属的膜，形成由所述金属化合物膜及所述1层以上含有金属的膜所构成的所述金属阻挡膜。
39.根据权利要求38所述的半导体装置的制造方法，其特征在于：
所述1层以上含有金属的膜是由金属膜、金属化合物膜、或多层膜所构成，该多层膜是将所述金属膜及所述金属化合物膜中选出的膜组合而成。
40.根据权利要求36所述的半导体装置的制造方法，其特征在于：
所述金属化合物膜是金属氮化膜，
邻接所述金属化合物膜而形成的所述绝缘膜含氮。
41.根据权利要求36所述的半导体装置的制造方法，其特征在于：
所述金属化合物膜是金属氧化膜，
邻接所述金属化合物膜而形成的所述绝缘膜含氧。
42.根据权利要求36所述的半导体装置的制造方法，其特征在于：
所述金属化合物膜是金属碳化膜，
邻接所述金属化合物膜而形成的所述绝缘膜含碳。
43.根据权利要求36所述的半导体装置的制造方法，其特征在于：
所述金属化合物膜是金属硅化膜，
邻接所述金属化合物膜而形成的所述绝缘膜含硅。
44.根据权利要求36所述的半导体装置的制造方法，其特征在于：
构成所述金属化合物膜的金属是高熔点金属。
45.根据权利要求36所述的半导体装置的制造方法，其特征在于：
所述金属布线是由铜或铜合金所构成。
46.一种半导体装置的制造方法，其特征在于，包括：
在衬底上的含IV族元素的绝缘膜中形成凹部的工序；
至少沿着所述凹部壁面形成金属阻挡膜的工序，该金属阻挡膜由金属硅化膜或金属碳化膜所构成的金属化合物膜所构成；以及
在所述金属阻挡膜上形成埋入金属布线以填埋所述凹部的工序。
47.根据权利要求46所述的半导体装置的制造方法，其特征在于，形成所述金属阻挡膜的工序包括：
形成所述金属化合物膜后，在所述金属化合物膜上形成1层以上含有金属的膜，来形成由所述金属化合物膜及所述1层以上含有金属的膜所构成的所述金属阻挡膜。
48.根据权利要求46所述的半导体装置的制造方法，其特征在于：
构成所述金属化合物膜的金属是高熔点金属。
49.根据权利要求46所述的半导体装置的制造方法，其特征在于：
所述金属布线是由铜或铜合金所构成。
50.一种半导体装置的制造方法，其特征在于，包括：
在衬底上的第1绝缘膜中形成凹部的工序；
至少沿着所述凹部壁面形成含IV族元素的第2绝缘膜的工序；
在所述第2绝缘膜上形成金属阻挡膜的工序，该金属阻挡膜由金属硅化膜或金属碳化膜所构成的金属化合物膜所构成；以及
在所述金属阻挡膜上形成埋入金属布线以填埋所述凹部的工序。
51.根据权利要求50所述的半导体装置的制造方法，其特征在于，形成所述金属阻挡膜的工序包括：
形成所述金属化合物膜后，在所述金属化合物膜上形成1层以上含有金属的膜，来形成由所述金属化合物膜及所述1层以上含有金属的膜所构成的所述金属阻挡膜。
52.根据权利要求50所述的半导体装置的制造方法，其特征在于：
构成所述金属化合物膜的金属是高熔点金属。
53.根据权利要求50所述的半导体装置的制造方法，其特征在于：
所述金属布线是由铜或铜合金所构成。
CNA2005800009823A 2004-06-03 2005-05-20 半导体装置及制造方法 Pending CN1842902A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004165361A JP2005347511A (ja) 2004-06-03 2004-06-03 半導体装置及びその製造方法
JP165361/2004 2004-06-03

Publications (1)

Publication Number Publication Date
CN1842902A true CN1842902A (zh) 2006-10-04

Family

ID=35463123

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2005800009823A Pending CN1842902A (zh) 2004-06-03 2005-05-20 半导体装置及制造方法

Country Status (7)

Country Link
US (1) US7659626B2 (zh)
EP (1) EP1753021A1 (zh)
JP (1) JP2005347511A (zh)
KR (1) KR20070009966A (zh)
CN (1) CN1842902A (zh)
TW (1) TW200541015A (zh)
WO (1) WO2005119751A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102543734A (zh) * 2010-12-08 2012-07-04 中国科学院微电子研究所 带有存储功能的mos器件及其形成方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4741965B2 (ja) * 2006-03-23 2011-08-10 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP2008028058A (ja) * 2006-07-20 2008-02-07 Tokyo Electron Ltd 半導体装置の製造方法、半導体装置の製造装置、半導体装置及び記憶媒体
DE102006056620B4 (de) * 2006-11-30 2010-04-08 Advanced Micro Devices, Inc., Sunnyvale Halbleiterstruktur und Verfahren zu ihrer Herstellung
JP2010021490A (ja) * 2008-07-14 2010-01-28 Kobe Steel Ltd 半導体配線
JP5085595B2 (ja) 2008-09-08 2012-11-28 株式会社東芝 コアシェル型磁性材料、コアシェル型磁性材料の製造方法、デバイス装置、およびアンテナ装置。
US8610280B2 (en) 2011-09-16 2013-12-17 Micron Technology, Inc. Platinum-containing constructions, and methods of forming platinum-containing constructions
CN104051380B (zh) * 2013-03-15 2017-08-15 台湾积体电路制造股份有限公司 导线系统和工艺

Family Cites Families (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5243222A (en) * 1991-04-05 1993-09-07 International Business Machines Corporation Copper alloy metallurgies for VLSI interconnection structures
JPH05218035A (ja) 1992-02-04 1993-08-27 Sharp Corp 半導体装置の製造方法
JP3337876B2 (ja) 1994-06-21 2002-10-28 株式会社東芝 半導体装置の製造方法
JPH10223755A (ja) 1997-02-03 1998-08-21 Hitachi Ltd 半導体集積回路装置の製造方法
JP3409831B2 (ja) * 1997-02-14 2003-05-26 日本電信電話株式会社 半導体装置の配線構造の製造方法
JP4355039B2 (ja) * 1998-05-07 2009-10-28 東京エレクトロン株式会社 半導体装置及び半導体装置の製造方法
JP3528665B2 (ja) 1998-10-20 2004-05-17 セイコーエプソン株式会社 半導体装置の製造方法
JP2000208443A (ja) 1999-01-13 2000-07-28 Sony Corp 電子装置の製造方法および製造装置
KR20010042485A (ko) 1999-02-15 2001-05-25 세야 히로미치 집적회로 디바이스 및 그 제조방법
JP3271757B2 (ja) 1999-03-01 2002-04-08 日本電気株式会社 半導体装置の製造方法
US7655555B2 (en) * 1999-08-27 2010-02-02 Texas Instruments Incorporated In-situ co-deposition of Si in diffusion barrier material depositions with improved wettability, barrier efficiency, and device reliability
US20020009880A1 (en) 1999-08-27 2002-01-24 Qing-Tang Jiang Metal barrier for copper interconnects that incorporates silicon in the metal barrier or at the copper/metal barrier interface
JP3907151B2 (ja) * 2000-01-25 2007-04-18 株式会社東芝 半導体装置の製造方法
JP2001358215A (ja) * 2000-06-16 2001-12-26 Mitsubishi Electric Corp 半導体装置およびその製造方法
US7122900B2 (en) * 2000-06-26 2006-10-17 Renesas Technology Corp. Semiconductor device and method manufacturing the same
JP4377040B2 (ja) 2000-07-24 2009-12-02 Ｎｅｃエレクトロニクス株式会社 半導体の製造方法
JP2002075994A (ja) 2000-08-24 2002-03-15 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
EP1323041A4 (en) * 2000-09-01 2005-03-16 Int Truck Intellectual Prop Co DIAGNOSTICS INSTRUMENT FOR A CONTROLLER AREA NETWORK
JP2002110788A (ja) 2000-09-27 2002-04-12 Toshiba Corp 半導体装置およびその製造方法
US6747353B2 (en) 2000-11-27 2004-06-08 Texas Instruments Incorporated Barrier layer for copper metallization in integrated circuit fabrication
KR100550505B1 (ko) * 2001-03-01 2006-02-13 가부시끼가이샤 도시바 반도체 장치 및 반도체 장치의 제조 방법
JP3603826B2 (ja) * 2001-09-17 2004-12-22 株式会社村田製作所 スパイラル線路集合体素子、共振器、フィルタ、デュプレクサおよび高周波回路装置
JP4198906B2 (ja) * 2001-11-15 2008-12-17 株式会社ルネサステクノロジ 半導体装置および半導体装置の製造方法
KR100422597B1 (ko) * 2001-11-27 2004-03-16 주식회사 하이닉스반도체 다마신 공정에 의해 형성된 캐패시터와 금속배선을 가지는반도체소자
JP3648480B2 (ja) * 2001-12-26 2005-05-18 株式会社東芝 半導体装置およびその製造方法
KR100805843B1 (ko) * 2001-12-28 2008-02-21 에이에스엠지니텍코리아 주식회사 구리 배선 형성방법, 그에 따라 제조된 반도체 소자 및구리 배선 형성 시스템
JP2003209166A (ja) * 2002-01-17 2003-07-25 Seiko Epson Corp 半導体装置及びその製造方法
JP2003297919A (ja) 2002-03-29 2003-10-17 Toshiba Corp 半導体装置の製造方法
JP3944838B2 (ja) * 2002-05-08 2007-07-18 富士通株式会社 半導体装置及びその製造方法
JP2004247675A (ja) * 2003-02-17 2004-09-02 Renesas Technology Corp 半導体装置の製造方法
JP3778174B2 (ja) * 2003-04-14 2006-05-24 ソニー株式会社 半導体装置及びその製造方法
JP4571785B2 (ja) * 2003-05-30 2010-10-27 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP3998609B2 (ja) * 2003-07-28 2007-10-31 株式会社東芝 絶縁構造体、半導体装置、及び半導体装置の製造方法
JP4461215B2 (ja) * 2003-09-08 2010-05-12 独立行政法人産業技術総合研究所 低誘電率絶縁材料とそれを用いた半導体装置
JP2005136335A (ja) * 2003-10-31 2005-05-26 Toshiba Corp 半導体装置およびその製造方法
JP2005191254A (ja) * 2003-12-25 2005-07-14 Fujitsu Ltd 半導体装置の製造方法
US7319071B2 (en) * 2004-01-29 2008-01-15 Micron Technology, Inc. Methods for forming a metallic damascene structure
JP4707330B2 (ja) * 2004-03-30 2011-06-22 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US20060175708A1 (en) * 2005-02-10 2006-08-10 Nec Electronics Corporation Semiconductor device and method of manufacturing the same
US7138714B2 (en) * 2005-02-11 2006-11-21 International Business Machines Corporation Via barrier layers continuous with metal line barrier layers at notched or dielectric mesa portions in metal lines
JP4137161B1 (ja) * 2007-02-23 2008-08-20 キヤノン株式会社 光電変換装置の製造方法
JP4483884B2 (ja) * 2007-03-28 2010-06-16 セイコーエプソン株式会社 駆動信号生成装置、液体吐出装置、及び、駆動信号生成方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102543734A (zh) * 2010-12-08 2012-07-04 中国科学院微电子研究所 带有存储功能的mos器件及其形成方法

Also Published As

Publication number Publication date
WO2005119751A1 (ja) 2005-12-15
TW200541015A (en) 2005-12-16
US20070108616A1 (en) 2007-05-17
KR20070009966A (ko) 2007-01-19
US7659626B2 (en) 2010-02-09
JP2005347511A (ja) 2005-12-15
EP1753021A1 (en) 2007-02-14

Similar Documents

Publication Publication Date Title
CN1842902A (zh) 半导体装置及制造方法
CN1241261C (zh) 半导体器件及半导体器件的制造方法
CN1842904A (zh) 半导体装置及其制造方法
CN1842903A (zh) 半导体装置及制造方法
CN1230915C (zh) Mim电容器
CN1525562A (zh) 半导体器件及其制造方法
CN1261998C (zh) 半导体器件
CN1449045A (zh) 半导体装置及其制造方法
CN1154170C (zh) 半导体器件及其制造方法
CN1307363A (zh) 半导体器件及其制造方法、化学机械研磨装置和方法
CN1536660A (zh) 半导体器件及其制造方法
CN1294653C (zh) 半导体装置及其制造方法
CN1893080A (zh) 具有mim电容器的半导体装置及其制造方法
CN1665017A (zh) 半导体器件及其制造方法
CN101048868A (zh) 具有三维层叠结构的半导体器件的制造方法
CN1457095A (zh) 具有含硅金属布线层的半导体器件及其制造方法
CN1828902A (zh) 半导体器件和用于制造该半导体器件的方法
CN1420560A (zh) 半导体器件及其制造方法
CN1327266A (zh) 半导体装置及其制造方法
CN1525553A (zh) 半导体装置的制造方法
CN1444276A (zh) 半导体器件及其制造方法
CN1638076A (zh) 半导体芯片及其制造方法、和半导体装置
CN1476086A (zh) 半导体器件和半导体器件的制造方法
CN1426106A (zh) 半导体装置
CN1933158A (zh) 半导体装置及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication