CN1320655C - 非易失半导体存储器及其制造方法 - Google Patents

非易失半导体存储器及其制造方法 Download PDF

Info

Publication number
CN1320655C
CN1320655C CNB031095224A CN03109522A CN1320655C CN 1320655 C CN1320655 C CN 1320655C CN B031095224 A CNB031095224 A CN B031095224A CN 03109522 A CN03109522 A CN 03109522A CN 1320655 C CN1320655 C CN 1320655C
Authority
CN
China
Prior art keywords
film
gate insulating
insulating film
semiconductor substrate
semiconductor memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB031095224A
Other languages
English (en)
Other versions
CN1452249A (zh
Inventor
篠崎智志
饭岛光辉
栗原英男
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of CN1452249A publication Critical patent/CN1452249A/zh
Application granted granted Critical
Publication of CN1320655C publication Critical patent/CN1320655C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66833—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a charge trapping gate insulator, e.g. MNOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7887—Programmable transistors with more than two possible different levels of programmation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • H01L29/7923—Programmable transistors with more than two possible different levels of programmation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices

Abstract

一种非易失半导体存储器及其制造方法针对于执行稳定和高度可靠的操作。首先，在一个p型硅半导体基片中形成凹槽，并且杂质扩散层形成在该凹槽的下表面上。然后，一个栅绝缘膜形成在p型硅半导体基片上。该栅绝缘膜具有三层结构，其中按次序叠加由氧化硅膜所制成的第一绝缘膜、氮化硅膜所制成的电荷俘获膜以及由氧化硅膜所制成的第二绝缘膜。然后，栅极形成在该栅绝缘膜上。由凹槽所形成的凸起作为非易失半导体存储器的沟道区。即使器件尺寸被减小，也可以保证在该非易失半导体存储器中的有效沟道长度。因此，可以获得良好的稳定性和可靠性。

Description

非易失半导体存储器及其制造方法
技术领域
本发明涉及非易失半导体存储器及其制造方法。更加具体来说，本发明涉及一种通过俘获存储由形成在半导体基片和栅极之间的栅绝缘膜中的电子而存储信息的非易失半导体存储器，以及制造这种非易失半导体存储器的方法。
背景技术
现在存在有这样的非易失半导体存储器，其通过在具有电荷俘获能力的绝缘膜中局部的俘获电子而执行信息读取和写入。在最近几年，已经从常规的非易失半导体存储器开发出在每个存储单元中存储两位信息的非易失半导体存储器。
图23A和23B示出一种常规的非易失半导体存储器的一个例子。图23A为在写入操作中该常规的非易失半导体存储器的截面示图，以及图23B为相同的存储器在读取操作中的截面视图。
非易失半导体存储器200具有一对形成在p型硅半导体基片201的表面区域上的杂质扩散层202和203。杂质扩散层202和203作为非易失半导体存储器200的源极和漏极。一个栅绝缘膜204形成在p型硅半导体基片201的上方，并且一个栅极205形成在栅绝缘膜204上。
栅绝缘膜204具有三层结构，其中按次序叠加由氧化硅膜制成的第一绝缘膜204a、由氮化硅膜所制成的电荷俘获膜204b、以及由氧化硅膜所制成的第二绝缘膜204c。
对于该非易失半导体存储器200，通过在形成于处于合理电压的杂质扩散层202和203附近的电荷俘获膜204b中形成的电荷俘获区内局部地俘获电子而执行信息写入和读取。在图23A和23B中，左位区(bitregion)206和右位区207被示出为电荷俘获区。非易失半导体存储器200可以分别在左位区206和右位区207中写入和读取一位数据，总共为两位。
为了在非易失半导体存储器200的左位区206中写入信息，5V的电压被施加到杂质扩散区202，0V的电压被施加到杂质扩散区203，并且大约5V的电压被施加到栅极205。由此，在杂质扩散层202和203之间形成一个反转层208a，如图23A中所示，在杂质扩散层202的附近产生的沟道热电子被在左位区206中俘获，跳过第一绝缘膜204a。
为了从左位区206读取信息，与信息写入电压相反的电压被施加到杂质扩散层202和203。例如，0V的电压被施加到杂质扩散层202，并且2V的电压被施加到杂质扩散层203。大约5V的电压被施加到栅极205。
如果在左位区206中俘获电子，则反转层208b由于所俘获电子的影响而被阻断，如图23B中所示，并且电流不在杂质扩散层202和203之间流动。
如果电子不被在左位区206中俘获，则在右位区207中俘获的电子不会对从左位区206读取信息的操作具有影响。这是因为，如果电子被在右位区207中俘获，则反转层208b部分地消失在杂质扩散层203的附近，但是影响范围比沟道长度更窄，并且对电流的影响如此之小以至于可以忽略。另一方面，如果电子不被在右位区207中俘获，则反转层208b不会消失，并且对应于所施加电压的电流在杂质扩散层202和203之间流动。
在同样应用于左位区206和右位区207的上述电子保持条件被反转的情况。
在最近几年，对高性能和高可靠性的各种具有上述结构的非易失半导体存储器的更小的半导体器件的需求增加。
但是，当沟道长度随着每个半导体器件的尺寸减小而缩短时，电荷俘获区域长度与沟道长度的比值变大。该事实造成一个问题，即当要从一个位区读取信息时，不能够忽略在另一个位区中的被俘获电子的影响。
图24A和24B示出一种常规的小尺寸非易失半导体存储器的一个例子。图24A示出反转层部分地消失的一种情况，以及图24B示出在位区的位置处造成偏移的情况。
在非易失半导体存储器300中，随着沟道长度的缩短，形成在电荷俘获膜301中的左位区302和右位区303之间的距离缩短。
在图24A和24B中所示的情况中，当电子不被在左位区302中俘获而是在右位区303中俘获时，信息要被从非易失半导体存储器300的左位区302读取。
在这种情况中，由于由所俘获电子产生的负电场，沟道区的反转层304在右位区303的附近部分地消失，如图24A所示。随着沟道长度变短，反转层304的消失部分与沟道长度的比率变大。结果，在从左位区302读取信息时，杂质扩散层305和306之间的电流大大地减小，并且不能够执行精确的读取操作。
在该常规结构中，电荷俘获膜301形成在沟道区的整个区域上。因此，当在读取时的漏极电压或栅极电压发生改变，则保存电子的右位区303可能向着左位区302偏移，如图24B中所示。结果，有效沟道长度变短。当作为电荷俘获区的位区随着沟道长度的进一步减小而变短时，该问题变得更加显著。由于与图24A的情况相同的原因，该问题导致不精确的读取操作。
为了解决上述问题，在从左位区302读取信息时，反转层304可能被从右位区304的前方除去，从而可以使该消失的影响最小化。但是，由此需要把高电压施加到源极和漏极或栅极。结果，产生沟道热电子。当这些电子被在电荷俘获膜301中俘获时，可能在读取时执行不精确的读取。
并且，上述问题可以通过减小要被在电荷俘获区俘获的电子量而缩窄电荷俘获区而解决例如，在电子被在左位区302中俘获而不是在右位区303中俘获的情况中，随着所俘获电子量变小，在左位区302附近的一部分反转层304不会在从左位区读取信息时完全消失。这种情况导致仍然具有电流通过的问题。
发明内容
考虑到上文所述，本发明的一个目的是提供一种小尺寸的非易失半导体存储器以及制造该非易失半导体存储器的方法，该非易失半导体存储器尽管尺寸小，但是可以执行稳定和可靠的操作。
本发明的上述目的通过一种非易失半导体存储器而实现，其在形成于半导体衬底和栅极之间的栅绝缘膜中具有电荷俘获区域。该非易失半导体存储器包括在具有凸起的半导体衬底上的栅绝缘膜。在该栅绝缘膜中，该电荷俘获区域形成在该凸起的侧壁附近。
本发明的上述目的还通过一种制造非易失半导体存储器的方法而实现，该非易失半导体存储器在形成于半导体衬底和栅极之间的栅绝缘膜中具有电荷俘获区域。该方法包括如下步骤：在作为第一导电部件的半导体衬底中形成凹槽；在该凹槽的底表面上形成作为第二导电部件的杂质扩散层；以及在形成有该杂质扩散层的半导体衬底上形成该栅绝缘膜。该栅绝缘膜包括一个电荷俘获膜，其中形成该电荷俘获区域。
本发明的上述目的还通过一种制造非易失半导体存储器的方法而实现，该非易失半导体存储器在形成于一个半导体衬底和一个栅极之间的栅绝缘膜中具有电荷俘获区域。该方法包括如下步骤：在作为第一导电部件的半导体衬底中形成作为第二导电部件的杂质扩散层；在形成有该杂质扩散层的半导体衬底中形成一个凹槽；以及在形成有该凹槽的半导体衬底上形成该栅绝缘膜。该栅绝缘膜包括一个电荷俘获膜，其中形成该电荷俘获区域。
从下文结合说明本发明的优选实施例的附图进行的描述中，本发明的上述和其他目的、特点和优点将变得更加清楚。
附图说明
图1为根据本发明第一实施例的非易失半导体存储器的平面视图；
图2为沿着图1的线A-A截取的半导体存储器的截面视图。
图3为沿着图1的线B-B截取的非易失半导体存储器的截面视图。
图4示出根据第一实施例的非易失半导体存储器件的电路结构的一个例子。
图5A示出根据第一实施例的非易失半导体存储器件的写入操作。
图5B示出根据第一实施例的非易失半导体存储器的读取操作。
图5C示出根据第一实施例的非易失半导体存储器的擦除操作。
图6A为根据第一实施例在非易失半导体存储器的第一离子注入步骤中的非易失半导体存储器的截面视图。
图6B为在根据第一实施例的方法中在凸起形成步骤中的非易失半导体存储器的截面视图。
图6C为在根据第一实施例的方法中在第二离子注入步骤中的非易失半导体存储器的截面视图。
图7A为在根据第一实施例的方法中在杂质扩散层形成步骤中的非易失半导体存储器的截面视图。
图7B为在根据第一实施例的方法中在栅极绝缘膜中的非易失半导体存储器的截面视图。
图7C为在根据第一实施例的方法中在栅极绝缘膜形成步骤中的非易失半导体存储器的截面视图。
图8A为在根据本发明第二实施例的非易失半导体存储器制造方法中在杂质扩散层形成步骤中的非易失半导体存储器的截面视图。
图8B为在根据第二实施例的方法中的栅极绝缘膜形成步骤中的非易失半导体存储器的截面视图。
图8C为在根据第二实施例的方法中的多酸层形成步骤中的非易失半导体存储器的截面视图。
图9A为在根据本发明第三实施例的非易失半导体存储器制造方法中的形成第一绝缘膜和电荷俘获膜的步骤中的非易失半导体存储器的截面视图。
图9B为在根据第三实施例的方法中的氧化膜形成步骤中的非易失半导体存储器的截面视图。
图9C为在根据第三实施例的方法中的在第一氧化膜除去步骤中的非易失半导体存储器的截面视图。
图9D为在根据第三实施例的方法中的电荷俘获膜除去步骤中的非易失半导体存储器的截面视图。
图10A为在根据第三实施例的方法中的第二氧化膜除去步骤中的非易失半导体存储器的截面视图。
图10B为在根据第三实施例的方法中的栅绝缘膜形成步骤中的非易失半导体存储器的截面视图。
图10C为在根据第三实施例的方法中的多酸层形成步骤中的非易失半导体存储器的截面视图。
图11A为在根据本发明第四实施例的非易失半导体存储器制造方法中的栅绝缘膜除去步骤中的非易失半导体存储器的截面视图。
图11B为在根据本发明第四实施例的方法中的形成上表面绝缘膜和下表面绝缘膜的步骤中的非易失半导体存储器的截面视图。
图11C为在根据第四实施例的方法中的多酸层形成步骤中的非易失半导体存储器的截面视图。
图12A为在根据本发明第五实施例的非易失半导体存储器制造方法中的栅绝缘膜除去步骤中的非易失半导体存储器的截面视图。
图12B为在根据本发明第五实施例的方法中的形成上表面绝缘膜和下表面绝缘膜的步骤中的非易失半导体存储器的截面视图。
图12C为在根据第五实施例的方法中的多酸层形成步骤中的非易失半导体存储器的截面视图。
图13示出根据本发明第六实施例的非易失半导体存储器的一个例子。
图14A示出根据第六实施例的非易失半导体存储器的写入操作。
图14B示出根据第六实施例的非易失半导体存储器的读取操作。
图14C示出根据第六实施例的非易失半导体存储器的擦除操作。
图15A为在根据第六实施例的非易失半导体存储器的制造方法的杂质扩散层形成步骤中的非易失半导体存储器的截面视图。
图15B为在根据第六实施例的方法中的在凸起形成步骤中的非易失半导体存储器的截面视图。
图15C为在根据第六实施例的离子注入步骤中的非易失半导体存储器的截面视图。
图16A为在根据第六实施例的方法中的栅绝缘膜形成步骤中的非易失半导体存储器的截面视图。
图16B为在根据第六实施例的方法中的多酸层形成步骤中的非易失半导体存储器的截面视图。
图17A为在根据本发明第七实施例的非易失半导体存储器制造方法中的形成杂质扩散层和上表面绝缘膜的步骤中的非易失半导体存储器的截面视图。
图17B为在根据第七实施例的方法中的凸起形成步骤中的非易失半导体存储器的截面视图。
图17C为根据第七实施例的方法中的栅绝缘膜形成步骤中的非易失半导体存储器的截面视图。
图17D为在根据第七实施例的方法中的多酸层形成步骤中的非易失半导体存储器的截面视图。
图18A为在根据本发明第八实施例的非易失半导体存储器制造方法中的形成第一绝缘膜和电荷俘获膜的步骤中的非易失半导体存储器的截面视图。
图18B为在根据第八实施例的方法中的氧化膜形成步骤中的非易失半导体存储器的截面视图。
图18C为在根据第八实施例的方法中的第一氧化膜除去步骤中的非易失半导体存储器的截面视图。
图18D为在根据本发明第八实施例的方法中的电荷俘获膜除去步骤中的非易失半导体存储器的截面视图。
图19A为在根据第八实施例的方法中的第二氧化膜除去步骤中的非易失半导体存储器的截面视图。
图19B为在根据第八实施例的方法中的栅绝缘膜形成步骤中的非易失半导体存储器的截面视图。
图19C为在根据第八实施例的方法中的多酸层形成步骤中的非易失半导体存储器的截面视图。
图20A为在根据本发明第九实施例的非易失半导体存储器制造方法中的栅绝缘膜除去步骤中的非易失半导体存储器的截面视图。
图20B为在根据第九实施例中的形成上表面绝缘膜和下表面绝缘膜的步骤中的非易失半导体存储器的截面视图。
图20C为在根据第九实施例的方法中的多酸层形成步骤中的非易失半导体存储器的截面视图。
图21A为在根据本发明第十实施例的非易失半导体存储器制造方法中的栅绝缘膜除去步骤中的非易失半导体存储器的截面视图。
图21B为根据第十实施例的方法中的形成上表面绝缘膜和下表面绝缘膜的步骤的非易失半导体存储器的截面视图。
图21C为在根据第十实施例的方法中的多酸层形成步骤中的非易失半导体存储器的截面视图。
图22A为在根据本发明第十一实施例的非易失半导体存储器制造方法中的凹槽形成步骤中的非易失半导体存储器的截面视图。
图22B为在根据第十一实施例的方法中的栅绝缘膜形成步骤中的非易失半导体存储器的截面视图。
图22C为在根据第十一实施例的方法中的多酸层形成步骤中的非易失半导体存储器的截面视图。
图23A为在写入操作中的常规半导体存储器的一个例子。
图23B示出在读取操作中的常规半导体存储器。
图24A示出反转层部分消失的常规小尺寸非易失半导体存储器的一个例子。
图24B示出在位区的位置造成偏移的常规小尺寸非易失半导体存储器的一个例子。
具体实施方式
下面参照附图详细描述本发明的实施例。
首先，描述本发明的第一实施例。
图1为根据本发明第一实施例的非易失半导体存储器的平面视图。图2为沿着图1的线A-A截取的非易失半导体存储器的截面视图。图3为沿着图1的线B-B截取的非易失半导体存储器的截面视图。
如图1中所示，非易失半导体存储器10具有栅极11和杂质扩散层12a和12b。杂质扩散层12a和12b作为源极和漏极，并且与栅极11相交为直角。
如图2中所示，非易失半导体存储器10包括一个p型硅半导体衬底(即半导体基片)15，其具有置于两个凹槽13a和13b之间的凸起14。杂质扩散层12a和12b分别形成在凹槽13a和13b的下表面上。栅绝缘膜16形成在p型硅半导体衬底15上。该栅绝缘膜16具有三层结构，其中按次序地叠加由氧化硅膜制成的第一绝缘膜16a、由氮化硅膜所制成的电荷俘获膜16b以及由氧化硅膜制成的第二绝缘膜16c。栅极11形成在栅绝缘膜16上。在非易失半导体存储器10中，p型硅半导体衬底15的凸起14作为该沟道区。
在沿着图1的线A-A截取的图2的截面视图中所示的非易失半导体存储器10中，栅极11形成在构成被连续地设置在图1的横向方向上的存储单元的栅绝缘膜16上。在沿着图1的线B-B截取的图3的截面视图中，构成被设置在图1的纵向方向上的存储单元的栅极11相互电独立。
在非易失半导体存储器10中，在写入信息时，通过施加预定的电压，电荷俘获区(位区)形成在电荷俘获膜16b中的凸起14的侧壁部分处。非易失半导体存储器10具有两个位区：在杂质扩散层12a侧上的左位区17a，在杂质扩散层12b侧上的右位区17b，如图2中所示。在非易失半导体存储器10中，执行两位信息的读取和写入。更加具体来说，在每个左位区17a和右位区17b中执行一位信息的读取和写入。
图4示出非易失半导体存储器的电路结构的一个例子。
该非易失半导体存储器的电路包括存储单元阵列、行解码器、列解码器、读出放大器、参考电流产生电路(未示出)、输入-输出电路(未示出)以及控制电路(未示出)。
存储单元阵列包括多个存储单元M00、M01、...、Mnn。每个存储单元M00、M01、...、Mnn具有两个位区：左位区和右位区。
每个存储单元M00、M01、...的栅极以及源极和漏极分别连接到字线WL0、WL1、...、以及位线BL0、BL1、...。例如，存储单元M00的栅极连接到字线WL01，并且存储单元M00的源极和漏极连接到位线BL0和BL1。
通过把预定电压经字线和位线施加到栅极11和作为源极和漏极的杂质扩散层，而执行要在图1中所示的非易失半导体存储器10中执行的信息读取和写入操作。
图5A至5C示出根据本发明第一实施例的非易失半导体存储器的操作。图5A示出写入操作，图5B示出读取操作，以及图5C示出擦除操作。在图5A和5B中，在右位区17b中俘获电子。
首先，将描述在右位区17b中写入信息的情况。在这种情况中，要被施加到作为源极的杂质扩散层12a的电压被设置为0V，以及要被施加到作为漏极的杂质扩散层12b的电压被设置为大约5V，从而在源极和漏极之间产生电势差。然后把大约10V的高电压施加到栅极11。由此，在杂质扩散层12a和12b之间形成反转层18a，如图5A中所示。在杂质扩散层12b附近产生的沟道热电子的电子然后被在右位区17b中俘获，跳过(skipping)第一绝缘膜16a。
在从右位区17b中读取信息的情况中，与写入情况中的电压相反的电压被施加到源极和漏极，更加具体来说，2V的电压被施加到作为漏极的杂质扩散层12a，以及0V的电压被施加到被作为源极的杂质扩散层12b。由此，在杂质扩散层12a和12b之间形成反转层18b。
如果在此时电子被在右位区17b中俘获，由于由所俘获电子所产生的负电场，则反转层18b不形成在右位区17b的附近，如图5B中所示，结果，电流不流过源极和漏极之间。另一方面，如果电子不被在右位区17b中俘获，反转层18b也形成在右位区17b的附近，并且电流流过源极和漏极之间，但是这种情况没有在图中示出。按照这种方式，非易失半导体存储器10可以根据电子是否被在电荷俘获区中俘获，而存储一位信息。
按照与右位区17b的情况相同的方式，可以对左位区17a执行信息读取和写入。由此，施加与在右位区17b上执行信息读取和写入操作所施加电压相反的电压。
在擦除已经写入在电荷俘获区中的信息的情况中，大约-10V的负高电压被施加到栅极11，并且大约10V的正高电压被施加到p型硅半导体基片15。由此，在右位区17b中俘获的电子被从右位区17b中除去，并且通过FN隧道导入p型硅半导体基片15，如图5C中所示。在此，施加到源极和漏极的电压为开路电压或0V。在从左位区17a擦除信息的情况中，应当执行与上文所述相同的处理。
在擦除信息的另一种方法中，大约-10V的负高电压被施加到栅极11，并且大约5V的正电压被施加到杂质扩散层12b。按照这种方式，由于电压施加的结果，一个耗尽层形成在杂质扩散层12b的附近，并且在此产生的空穴被导入到右位区17b，以中和该电荷俘获区。在此，施加到杂质扩散层12a的电压为开路电压或0V。
当在左位区17a中写入的信息被按照上述方式擦除时，大约-10V的负高电压被施加到栅极11，并且大约5V的正电压被施加到杂质扩散层12a。所产生的空穴然后被导入到左位区17a，以中和电荷俘获区。
当同时擦除在左位区17a中写入的信息和在右位区17b中写入的信息时，负高电压应当被施加到栅极11上，并且正电压应当被施加到杂质扩散层12a和12b上。
如上文所述，一个凸起沟道区隔着栅绝缘膜16形成在具有栅极11的非易失半导体存储器10中的p型硅半导体基片15上。然后，该电荷俘获区形成在p型硅半导体基片15的凸起14的侧壁中的栅绝缘膜16内。相应地，即使器件尺寸变得更小，也可以保持有效沟道长度。因此，可以容易地实现器件尺寸的减小，并且可以获得具有高可靠性的非易失半导体存储器。
接着，将描述制造具有上述结构的非易失半导体存储器10的方法。
图6A至7C示出制造根据本发明第一实施例的非易失半导体存储器的方法。更加具体来说，图6A为在第一离子注入步骤中的非易失半导体存储器的截面视图。图6B为在凸起形成步骤中非易失半导体存储器的截面视图。图6C为在第二离子注入步骤中非易失半导体存储器的截面视图。图7A为在杂质扩散层形成步骤中非易失半导体存储器的截面视图。图7B为在栅绝缘膜形成步骤中非易失半导体存储器的截面视图。图7C为在多酸(polycide)层形成步骤中非易失半导体存储器的截面视图。
首先，在p型硅半导体基片15上形成一个预定的阱，并且在外围电路区域中执行器件隔离(未示出)。
接着，通过现有的离子注入技术，作为p型杂质的硼(B)被注入到p型硅半导体基片15的整个表面上，如图6A中所示，利用30KeV至90KeV的加速能量执行离子注入，并且离子的剂量大约为5×1011离子/cm2至5×1012离子/cm2。
接着，通过现有的光刻技术，把光刻胶19形成在p型硅半导体基片15上，如图6B中所示。然后，以光刻胶19作为掩膜，通过蚀刻技术有选择地除去p型硅半导体基片15，从而形成凹槽10a和10b。结果，凸起14出现在p型硅半导体基片15中。
凹槽13a和13b分别具有大约0.3微米的宽度和大约0.15微米的深度。但是该宽度和深度仅仅是一个例子，并且可以随着要被形成的非易失半导体存储器的所施加电压范围和所需数据保持能力而改变。
通过现有的离子注入技术，以光刻胶19作为掩膜，把硼离子注入到处于倾斜状态的p型硅半导体基片15上。利用30KeV至90KeV的加速能量执行离子注入，并且硼离子的剂量大约为5×1011离子/cm2至5×1012离子/cm2。
以光刻胶19作为掩膜，利用大约50KeV的加速能量注入作为n型杂质的砷(As)离子，如图7A中所示，在此砷离子的剂量大约为1×1015离子/cm2至5×1015离子/cm2。按照这种方式，形成作为存储单元的源极和漏极以及位线的杂质扩散层12a和12b。
然后除去光刻胶19，并且通过现有的热氧化技术在暴露的p型硅半导体基片15上形成大约10nm厚的氧化硅膜，如图7B中所示。按照这种方式，形成第一绝缘膜16a。
在第一绝缘膜16a上，通过现有的CVD(化学汽相淀积)技术形成单元10nm厚的氮化硅膜，以形成电荷俘获膜16b。
在此之后，在900-950℃的温度下在氧气环境中，通过现有的热氧化技术对电荷俘获膜16b的上部执行30-60分钟的热处理。结果，电荷俘获膜16b的10nm上部被氧化，并且形成第二绝缘膜16c。
按照这种方式，形成具有由第一绝缘膜16a、电荷俘获膜16b和第二绝缘膜16c所构成的三层结构的栅绝缘膜16。
接着通过现有的CVD方法在整个表面上形成多酸层11a，如图7C中所示。通过形成包含大约2×1020原子/cm3至6×1020原子/cm3的磷(P)的大约300nm厚的多晶硅膜以及形成大约200nm厚的硅化钨膜，而执行该多酸层11a的形成。
然后通过现有的光刻技术和蚀刻技术处理该多酸层11a，以形成如图1至3中所示的栅极11。在此之后，通过现有的热扩散技术执行杂质激活热处理，以对杂质扩散层12a和12b执行扩散和激活。
最后，接触孔(未示出)被打开，并且设置金属布线。
在上述说明中，执行图6A和6C中所示的硼离子的离子注入，以调节作为沟道区域的凸起14中的杂质浓度。因此，在需要时可以执行这些步骤，并且该步骤的次序不限于上文所述。例如，图6A中所示的离子注入步骤可以在形成图7B中所示的栅绝缘膜16之后执行。
在下文中，将参照附图描述作为第一实施例的变型的本发明的第二至第五实施例。
首先，将描述第二实施例。
图8A至8C示出制造根据第二实施例的非易失半导体存储器的方法。图8A为在杂质扩散层形成步骤中非易失半导体存储器的截面视图。图8B为在栅绝缘膜形成步骤中非易失半导体存储器的截面视图。图8C为在多酸(polycide)层形成步骤中非易失半导体存储器的截面视图。在图8A至8C中，与图6A至7C相同的部件由与图6A至7C相同的参考标号所表示。
首先，在p型硅半导体基片15上形成一个预定的阱，并且在外围电路区域中执行器件隔离，但是该步骤未在图中示出。
接着，通过现有的热氧化技术在p型硅半导体基片15上形成大约15nm厚的氧化硅膜，从而上表面绝缘膜21被形成为第三绝缘膜，如图8A所示。
在形成上表面绝缘膜21之后，执行基本上与第一实施例相同的处理。更加具体来说，通过现有的光刻技术在p型硅半导体基片15上形成光刻胶19。以光刻胶19作为掩膜，通过蚀刻技术部分地除去上表面绝缘膜2l和p型硅半导体基片15，以形成凹槽13a和13b以及凸起14。
以光刻胶19作为掩膜，以大约5KeV的加速能量注入砷离子。在此，砷离子的剂量大约为l×l015离子/cm2至5×1015离子/cm2。结果，形成杂质扩散层12a和12b。
然后除去光刻胶19，并且通过现有的热氧化技术在暴露的p型硅半导体基片15上形成大约10nm厚的氧化硅膜，以形成第一绝缘膜16a，如图8B中所示。
然后通过现有的CVD技术在第一绝缘膜16a上形成大约10nm厚的氮化硅膜，以形成电荷俘获膜16b。
在此之后，通过现有的热氧化技术，在900至950℃的氧气环境中对电荷俘获膜16b的上部进行30至60分钟的热处理。结果，电荷俘获膜16b的10nm上部被氧化，并且形成第二绝缘膜16c。
按照这种方式，在凸起14上的表面部分形成按次序叠加上表面绝缘膜2l、电荷俘获膜16b和第二绝缘膜16c的三层结构。除了凸起14上的表面部分之外的其它部分(即，凸起14的侧壁部分和在杂质扩散层12a和12b上的表面部分)具有与第一实施例相同的三层结构，其中按次序叠加第一绝缘膜16a、电荷俘获膜16b和第二绝缘膜16c。
按照与第一实施例相同的方式执行随后的步骤。更加具体来说，通过CVD技术在整个表面上形成多晶硅膜和硅化钨膜而执行多酸层11a的形成。在处理多酸层11a之后，杂质扩散层12a和12b被激活。最后，接触孔(未示出)被打开，并且设置金属布线。
在按照上述方式形成的非易失半导体存储器中，在凸起14上表面上的上表面绝缘膜21的膜厚大于分别在凸起14侧壁上的和杂质扩散层12a和12b上的第一绝缘膜16a的膜厚。相应地，在凸起14的沟道区中，可以禁止电子跳过上表面绝缘膜21，并且被在电荷俘获膜16b中俘获。另外，电子被凸起14的侧壁有选择地俘获在电荷俘获膜16b中。按照这种方式，可以精确地执行用于在电荷俘获膜16b中形成的电荷俘获区域的位置控制，从而可以通过凸起的侧壁精确的定位电荷俘获区。因此，可以获得执行稳定和高度可靠的操作的非易失半导体存储器。
接着，将描述本发明的第三实施例。在第三实施例中，执行与图6A至6C以及图7A中所示的第一实施例中的步骤相同的步骤。下面将描述要在图7A所示的步骤之后执行的步骤。
图9A至10C为根据第三实施例的非易失半导体存储器的截面示图，示出制造该非易失半导体存储器的方法。更加具体来说，图9A示出形成第一绝缘膜和电荷俘获膜的步骤。图9B示出氧化膜形成步骤。图9C示出第一氧化膜除去步骤。图9D示出电荷俘获膜除去步骤。图10A示出第二氧化膜除去步骤。图10B示出栅绝缘膜形成步骤。图10C示出多酸层形成步骤。在图9A至10C中，与图6A至7C中所示相同的部件由与图6A至7C中相同的参考标号所表示。
在除去图7A所示的光刻胶19之后，通过现有的热氧化技术，在暴露的p型硅半导体衬底15上形成大约10nm厚的氧化硅膜，以形成第一绝缘膜16a，如图9A中所示。然后，通过现有的CVD技术在第一绝缘膜16a上形成大于10nm厚的氮化硅膜，以形成电荷俘获膜16b。
接着通过现有的CVD技术在整个表面上形成大约500nm厚的氧化膜31，如图9B中所示。
然后，以电荷俘获膜16b的氮化硅膜作为阻挡层，通过现有的CMP(化学机械抛光)技术除去氧化膜31，从而暴露电荷俘获膜16b，如图9C中所示。
接着使用磷酸溶液通过现有的蚀刻技术除去电荷俘获膜16b的暴露部分，如图9D中所示。
接着使用氟化氢溶液通过现有的蚀刻技术除去在凹槽13a和13b内部的氧化膜31，如图10A所示。
通过现有的热氧化技术，把大约20nm厚的氧化硅膜形成暴露的p型硅半导体基片15上，从而在凸起14的上表面上形成一个上表面绝缘膜32作为第四绝缘膜，如图10B所示。与此同时，剩余的电荷俘获膜16b的上部被部分地氧化以形成由大约2nm-5nm厚的氧化硅膜所制成的第二绝缘膜16c。相应地，随着上表面绝缘膜32形成在凸起14的上表面上，除了凸起14的上表面区域之外的部分具有第一绝缘膜16a、电荷俘获膜16b和第二绝缘膜16c所构成的三层结构。
按照与根据第一实施例的方法相同的方式执行第三实施例的方法中的后续步骤。更加具体来说，在形成和处理多酸层11a之后，杂质扩散层12a和12b被激活，如图10C中所示。最后，接触孔(未示出)被打开，并且设置金属布线。
在按照上述方式形成的非易失半导体存储器中，电荷俘获膜16b不存在于凸起14的上表面上。相应地，在沟道区中的电子被有选择地俘获于凸起14侧壁附近的电荷俘获膜16b中。按照这种方式，通过上述方法，可以精确地执行用于电荷俘获区域的位置控制。因此，可以获得执行稳定和高度可靠操作的非易失半导体存储器。
并且，上表面绝缘膜32可以形成为所需的厚度，以设置所需的阈值。
接着，将描述本发明的第四实施例。在第四实施例中，执行与图6A至7B中所示的第一实施例的方法相同的步骤。下面将描述在图7B中所示步骤之后执行的步骤。图11A至11C示出根据第四实施例的制造非易失半导体存储器的方法。更加具体来说，图11A为在栅绝缘膜除去步骤中非易失半导体存储器的截面视图。图11B为在形成上表面绝缘膜和下表面绝缘膜的步骤中的非易失半导体存储器的截面视图。图11C为在多酸层形成步骤中非易失半导体存储器的截面视图。在图11A至11C中，与图6A至7C中所示相同的部分由与图6A至7C相同的参考标号所表示。
通过现有的蚀刻技术蚀刻图7B中所示的栅绝缘膜16，从而p型硅半导体基片15的整个表面被暴露，如图11A中所示。结果，仅仅凸起14侧壁的部分具有由第一绝缘膜16a、电荷俘获膜16b和第二绝缘膜16c所构成的三层结构。
接着，通过现有的热氧化技术，在暴露的p型硅半导体基片15上形成大约20nm厚的氧化硅膜，如图11B中所示。结果，一个上表面绝缘膜41形成在凸起14的上表面上，并且下表面绝缘膜42a和42b形成在凹槽13a和13b的下表面上。上表面绝缘膜41和下表面绝缘膜42a和42b分别作为第四绝缘膜。
后续步骤与第一实施例的方法中的步骤相同。更加具体来说，形成和处理多酸层11a，并且激活杂质扩散层12a和12b，如图11C中所示。最后，打开接触孔(未示出)，并且设置金属布线。
在按照上述方式形成的非易失半导体存储器中，电荷俘获膜16b存在于凸起14的侧壁上。同时，具有比三层结构更小的电容量的下表面绝缘膜42a和42b形成在杂质扩散层12a和12b的上表面上。相应地，在通过图1至3中所示的多酸层11a形成的栅极11和作为源极和漏极的杂质扩散层12a和12b之间的寄生电容被减小。因此，可以获得执行高速和稳定操作的非易失半导体存储器。
并且，由于电荷俘获膜16b不存在于凸起14的上表面上，因此电子被有选择地在凸起14的侧壁附近的电荷俘获膜16b中被俘获，并且可以执行用于电荷俘获区的精确位置控制。
接着，将描述本发明的第五实施例。在第五实施例中，直到图8B所示的步骤为止，按照与第二实施例相同的方式形成非易失半导体存储器。下面将描述在图8B中所示的步骤之后执行的步骤。
图12A至12C示出根据第五实施例制造非易失半导体存储器的方法。更加具体来说，图12A为在栅绝缘膜除去步骤中的非易失半导体存储器的截面视图。图12B为在形成上表面绝缘膜和下表面绝缘膜的步骤中的非易失半导体存储器的截面示图。图12C为在多酸膜形成步骤中非易失半导体存储器的截面示图。在图12A至12C中，与图8A至8C所示相同的部分由与图8A至8C相同的参考标号所表示。
在图8B中所示的栅绝缘膜形成步骤之后，通过现有的蚀刻技术在整个表面上进行蚀刻，直到p型硅半导体基片15暴露出来为止，如图12A中所示。结果，仅仅凸起14的侧壁部分具有由第一绝缘膜16a、电荷俘获膜16b和第二绝缘膜16c所构成的三层结构。在此，被形成为第三绝缘膜的大约5nm的上表面绝缘膜21被保留在凸起14的上表面上。
接着，通过现有的热氧化技术，在暴露的p型硅半导体基片15上形成20nm厚的氧化硅膜，如图12B中所示。在此时，上表面绝缘膜21也被部分地氧化，结果，一个上表面绝缘膜51作为第四绝缘膜形成在凸起14的上表面上。并且，下表面绝缘膜52a和52b被形成为在凹槽13a和13b的下表面上的第四绝缘膜。
按照与第二实施例相同的方式执行后续步骤。更加具体来说，形成和处理多酸层11a，并且激活杂质扩散层12a和12b，如图12C所示。最后，打开接触孔(未示出)，并且设置金属布线。
在按照上述方式形成的非易失半导体存储器中，在凸起14的侧壁上的栅绝缘膜、上表面绝缘膜和下表面绝缘膜52a和52b被相互独立地形成。相应地，可以形成所需厚度的上绝缘膜51，以设置所需的阈值。
并且，具有比三层结构更小的电容量的下表面绝缘膜52a和52b形成在杂质扩散层12a和12b的上表面上。因此栅极与源极和漏极之间的寄生电容被减小，并且可以获得执行高速和稳定操作的非易失半导体存储器。
另外，由于电荷俘获膜16b仅仅保留在凸起14的侧壁附近，因此可以执行用于电荷俘获区的精确位置控制。
如上文对第二至第五实施例所述，非易失半导体存储器的沟道区被形成为凸起形状，并且电荷俘获区形成在凸起14侧壁附近的栅绝缘膜16中。按照这种方式，尽管器件尺寸减小，也可以保证有效沟道长度。因此，可以获得能够容易地减小尺寸并且保持高度可靠性的非易失半导体存储器。
尽管在上述实施例中，在非易失半导体存储器中的沟道区形成为凸起形状，但是它也可以具有凹陷形状。在下文中，将描述作为本发明第六实施例的具有凹陷沟道区的非易失半导体存储器的结构以及制造这种非易失半导体存储器的方法。
图13示出根据第六实施例的非易失半导体存储器的一个例子。
一个非易失半导体存储器60包括具有形成凹槽63的凹陷的一个p型硅半导体基片65。杂质扩散层62a和62b形成在构成该凹陷的两个凸起64a和64b上。
栅绝缘膜66形成在p型硅半导体基片65上。该栅绝缘膜66具有按次序叠加由氧化硅膜所制成的第一绝缘膜66a、由氮化硅膜所制成的电荷俘获膜66b以及由氧化硅膜所制成的第二绝缘膜66c的三层结构。在p型硅半导体基片65中形成的凹陷作为非易失半导体存储器60的沟道区。
在非易失半导体存储器60中，通过施加预定电压，把电荷俘获区形成在栅绝缘膜66的栅绝缘膜66b的凸起64a和64b的侧壁部分上。非易失半导体存储器60具有两个位区：在凸起64a侧的左位区67a和在凸起64b侧的右位区67b，如图13中所示。在非易失半导体存储器60中，执行二位信息的读写操作。更加具体来说，在每个左位区67a和右位区67b中执行一位信息的读取和写入。
图14A至14C示出根据本发明第六实施例的非易失半导体存储器的操作。更加具体来说，图14A示出写入操作，图14B示出读取操作，以及图14C示出擦除操作。在图14A和14B中，在右位区67b中俘获电子。
首先，将描述在右位区67b中写入信息的情况。在这种情况中，要被施加到作为源极的杂质扩散层62a的电压被设置为0V，以及正电压被施加到作为漏极的杂质扩散层62b上。结果，在杂质扩散层62a和62b之间形成反转层68a，如图14A中所示。在杂质扩散层62b附近产生的沟道热电子的电子然后被在右位区67b中俘获，跳过第一绝缘膜66a。
在从右位区67b中读取信息的情况中，与写入情况中的电压相反的电压被施加到源极和漏极，由此，在杂质扩散层62a和62b之间形成反转层68b。
如果在此时电子被在右位区67b中俘获，反转层68b不形成在右位区67b的附近，如图14B中所示。结果，电流不流过源极和漏极之间。另一方面，如果电子不被在右位区67b中俘获，反转层68b也形成在右位区67b的附近，并且电流流过源极和漏极之间，但是这种情况没有在图中示出。
按照与右位区67b的情况相同的方式，可以对左位区67a执行信息读取和写入。由此，施加与在右位区67b上执行信息读取和写入操作所施加电压相反的电压。
在擦除已经写入在电荷俘获区中的信息的情况中，负高电压被施加到栅极61，并且正高电压被施加到p型硅半导体基片65。由此，在右位区67b中俘获的电子被从右位区67b中除去，并且导入p型硅半导体基片65，如图14C中所示。在此，施加到源极和漏极的电压为开路电压或0V。在从左位区67a擦除信息的情况中，应当执行与上文所述相同的处理。
在擦除信息的另一种方法中，负高电压被施加到栅极61，并且正电压被施加到杂质扩散层62b。在此，施加到杂质扩散层62a的电压为开路电压或0V。当在左位区67a中写入的信息被按照上述相同的方式擦除时，负高电压被施加到栅极61，并且正电压被施加到杂质扩散层62a。
当同时擦除在左位区67a中写入的信息和在右位区67b中写入的信息时，负高电压应当被施加到栅极61上，并且正电压应当被施加到杂质扩散层62a和62b上。
图15A至16B示出制造根据本发明第六实施例的非易失半导体存储器的方法。更加具体来说，图15A为在杂质扩散层形成步骤中的非易失半导体存储器的截面视图。图15B为在凸起形成步骤中的非易失半导体存储器的截面视图。图15C为在离子注入步骤中的非易失半导体存储器的截面视图。图16A为在栅绝缘膜形成步骤中的非易失半导体存储器的截面视图。图16B为在多酸层形成步骤中的非易失半导体存储器的截面视图。
首先，在p型硅半导体基片65上形成一个预定的阱，并且在外围电路区域中执行器件隔离(未示出)。
接着，通过现有的离子注入技术，作为砷离子被注入到p型硅半导体基片65的整个表面上，如图15A中所示。利用50KeV至的加速能量执行离子注入，并且离子的剂量大约为1×1015离子/cm2至5×1015离子/cm2。结果，形成一个杂质扩散层62，作为源极和漏极以及用于存储单元的位线。
接着，通过现有的光刻技术，把光刻胶69形成在p型硅半导体基片65上，如图15B中所示。然后，以光刻胶69作为掩膜，通过蚀刻技术有选择地除去p型硅半导体基片65，从而形成凹槽63。结果，凸起64a和64b以及杂质扩散层62a和62b出现在p型硅半导体基片65中。
凹槽63分别具有大约0.3微米的宽度和大约0.15微米的深度。但是，该宽度和深度仅仅是一个例子，并且可以根据要被用在的非易失半导体存储器而任意改变。
以光刻胶69作为掩膜，把硼离子注入到处于倾斜状态的p型硅半导体基片65上，如图15C中所示。利用30KeV至90KeV的加速能量执行离子注入，并且离子的剂量大约为5×1011离子/cm2至5×1012离子/cm2。
然后除去光刻胶69，并且通过现有的热氧化技术在暴露的p型硅半导体基片65上形成大约10nm厚的氧化硅膜，如图16A中所示。按照这种方式，形成第一绝缘膜66a。
在第一绝缘膜66a上，通过现有的CVD(化学汽相淀积)技术形成单元10nm厚的氮化硅膜，以形成电荷俘获膜66b。
在此之后，在900-950℃的温度下在氧气环境中，通过现有的热氧化技术对电荷俘获膜66b的上部执行30-60分钟的热处理。结果，电荷俘获膜66b的10nm上部被氧化，并且形成第二绝缘膜66c。按照这种方式，形成具有由第一绝缘膜66a、电荷俘获膜66b和第二绝缘膜66c所构成的三层结构的栅绝缘膜66。
接着通过现有的CVD方法在整个表面上形成多酸层61a，如图16B中所示。通过形成包含大约2×1020原子/cm3至6×1020原子/cm3的磷(P)的大约300nm厚的多晶硅膜以及形成大约200nm厚的硅化钨膜，而执行该多酸层61a的形成。
然后通过现有的光刻技术和蚀刻技术处理该多酸层61a，以形成如图13中所示的栅极61。在此之后，通过现有的热扩散技术执行杂质激活热处理，以对杂质扩散层62a和62b执行扩散和激活。
最后，接触孔(未示出)被打开，并且设置金属布线。
在上述说明中，执行图15C中所示的硼离子的离子注入，以调节在凸起64a和64b中的杂质浓度。因此，在需要时可以执行这些步骤，并且该步骤的次序不限于上文所述。例如，图16A中所示的离子注入步骤可以在形成栅绝缘膜66之后执行。在这种情况中，硼离子被以倾斜状态注入到p型硅半导体基片65上。
如上文所述，该非易失半导体存储器60的沟道区具有凹陷形状，并且该电荷俘获区形成在该凸起64a和64b的侧壁附近的栅绝缘膜66中。相应地，尽管器件尺寸减小，但是可以保持有效沟道长度。因此，可以获得具有高度可靠性的小尺寸的非易失半导体存储器。
在下文中，将参照附图描述作为第六实施例的变型的本发明的第七至第十一实施例。
首先，将描述第七实施例。
图17A至17D示出制造根据第七实施例的非易失半导体存储器的方法。图17A为在形成杂质扩散层和上表面绝缘膜的步骤中的非易失半导体存储器的截面视图。图17B为在凸起形成步骤中的非易失半导体存储器的截面视图。图17C为在栅绝缘膜形成步骤中的非易失半导体存储器的截面视图。图17D为在多酸层形成步骤中的非易失半导体存储器的截面视图。在图17A至17D中，与图15A至16B相同的部件由与图15A至16B相同的参考标号所表示。
首先，在p型硅半导体基片65上形成一个预定的阱，并且在外围电路区域中执行器件隔离，但是该步骤未在图中示出。
通过现有的离子注入技术，把砷离子注入到p型硅半导体基片65的整个表面上，从而形成如图17A中所示的杂质扩散层62。以大约50KeV的加速能量执行离子注入，并且砷离子的剂量大约为1×1015离子/cm2至5×1015离子/cm2。
在形成杂质扩散层62之后，通过现有的热氧化技术在p型硅半导体基片65上形成大约15nm厚的氧化硅膜，从而上表面绝缘膜71被形成为第三绝缘膜。
然后，通过现有的光刻技术在p型硅半导体基片65上形成光刻胶69。以光刻胶69作为掩膜，通过蚀刻技术有选择地除去上表面绝缘膜71和p型硅半导体基片65，以形成凹槽63。结果，凸起64a和64b、上表面绝缘膜71a和71b以及杂质扩散层62a和62b形成在p型硅半导体基片65上。
然后除去光刻胶69，并且通过现有的热氧化技术在暴露的p型硅半导体基片65上形成大约10nm厚的氧化硅膜，以形成第一绝缘膜66a，如图17C中所示。
然后通过现有的CVD技术在第一绝缘膜66a上形成大约10nm厚的氮化硅膜，以形成电荷俘获膜66b。
在此之后，通过现有的热氧化技术，在900至950℃的氧气环境中对电荷俘获膜66b的上部进行30至60分钟的热处理。结果，电荷俘获膜66b的10nm上部被氧化，并且形成第二绝缘膜66c。
按照这种方式，在凸起64a和64b上的表面部分形成按次序叠加上表面绝缘膜71a和71b、电荷俘获膜66b和第二绝缘膜66c的三层结构。除了凸起64a和64b上的表面部分之外的其它部分(即，凸起64a和64b的侧壁部分和在杂质扩散层62a和62b上的表面部分)具有与第六实施例相同的三层结构，其中按次序叠加第一绝缘膜66a、电荷俘获膜66b和第二绝缘膜66c。
按照与第六实施例相同的方式执行随后的步骤。更加具体来说，在形成和处理多酸层61a之后，杂质扩散层62a和62b被激活。最后，接触孔(未示出)被打开，并且设置金属布线。
在按照上述方式形成的非易失半导体存储器中，上表面绝缘膜71a和71b的膜厚比在沟道区中的第一绝缘膜66a的膜厚大在沟道区中的第一绝缘膜66a的膜厚。按照这种方式，可以减小在栅极与源极和漏极之间的寄生电容，并且可以获得执行高速和稳定操作的非易失半导体存储器。
接着，将描述本发明的第八实施例。在第八实施例中，执行与图15A至15B中所示的第六实施例中的步骤相同的步骤。下面将描述要在图15B所示的步骤之后执行的步骤。
图18A至19C为根据第八实施例的非易失半导体存储器的截面示图，示出制造该非易失半导体存储器的方法。更加具体来说，图18A示出形成第一绝缘膜和电荷俘获膜的步骤。图18B示出氧化膜形成步骤。图18C示出第一氧化膜除去步骤。图18D示出电荷俘获膜除去步骤。图19A示出第二氧化膜除去步骤。图19B示出栅绝缘膜形成步骤。图19C示出多酸层形成步骤。在图18A至19C中，与图15A至16B中所示相同的部件由与图15A至16B中相同的参考标号所表示。
在除去图15B所示的光刻胶69之后，通过现有的热氧化技术，在暴露的p型硅半导体基片65上形成大约10nm厚的氧化硅膜，以形成第一绝缘膜66a，如图18A中所示。然后，通过现有的CVD技术在第一绝缘膜66a上形成大于10nm厚的氮化硅膜，以形成电荷俘获膜66b。
接着通过现有的CVD技术在整个表面上形成大约700nm厚的氧化膜81，如图18B中所示。
然后，以电荷俘获膜66b的氮化硅膜作为阻挡层，通过现有的CMP(化学机械抛光)技术除去氧化膜81，从而暴露电荷俘获膜66b，如图18C中所示。
接着使用磷酸溶液通过现有的蚀刻技术除去电荷俘获膜66b的暴露部分，如图18D中所示。
接着使用氟化氢溶液通过现有的蚀刻技术除去在凹槽63内部的氧化膜81，如图19A所示。
通过现有的热氧化技术，把大约15nm厚的氧化硅膜形成暴露的p型硅半导体基片65上，从而在凸起64a和64b的上表面上形成上表面绝缘膜82a和82b作为第四绝缘膜，如图19B所示。与此同时，剩余的电荷俘获膜66b的上部被部分地氧化以形成由大约5nm厚的氧化硅膜所制成的第二绝缘膜66c。
相应地，随着上表面绝缘膜82a和82b形成在凸起64a和64b的上表面上，除了凸起64a和64b的上表面区域之外的部分具有第一绝缘膜66a、电荷俘获膜66b和第二绝缘膜66c所构成的三层结构。
按照与根据第六实施例的方法相同的方式执行第八实施例的方法中的后续步骤。更加具体来说，在形成和处理多酸层61a之后，杂质扩散层62a和62b被激活，如图19C中所示。最后，接触孔(未示出)被打开，并且设置金属布线。
在按照上述方式形成的非易失半导体存储器中，上表面绝缘膜82a和82b为氧化硅膜。相应地，在栅极于源极和漏极之间的寄生电容减小，并且可以获得执行稳定和高度可靠操作的非易失半导体存储器。
接着，将描述本发明的第九实施例。在第九实施例中，执行与图15A至15C和图16A中所示的第六实施例的方法相同的步骤。下面将描述在图16A中所示步骤之后执行的步骤。
图20A至20C示出根据第九实施例的制造非易失半导体存储器的方法。更加具体来说，图20A为在栅绝缘膜除去步骤中非易失半导体存储器的截面视图。图20B为在形成上表面绝缘膜和下表面绝缘膜的步骤中的非易失半导体存储器的截面视图。图20C为在多酸层形成步骤中非易失半导体存储器的截面视图。在图20A至20C中，与图15A至16B中所示相同的部分由与图15A至16B相同的参考标号所表示。
通过现有的蚀刻技术蚀刻图16A中所示的栅绝缘膜66，从而p型硅半导体基片65的整个表面被暴露，如图20A中所示。结果，仅仅凸起64a和64b侧壁的部分具有由第一绝缘膜66a、电荷俘获膜66b和第二绝缘膜66c所构成的三层结构。
接着，通过现有的热氧化技术，在暴露的p型硅半导体基片65上形成大约20nm厚的氧化硅膜，如图20B中所示。结果，一个上表面绝缘膜91a和91b形成在凸起64a和64b的上表面上，并且下表面绝缘膜92形成在凹槽63的下表面上。上表面绝缘膜91a和91b和下表面绝缘膜92分别作为第四绝缘膜。
后续步骤与第六实施例的方法中的步骤相同。更加具体来说，形成和处理多酸层61a，并且激活杂质扩散层62a和62b，如图20C中所示。最后，打开接触孔(未示出)，并且设置金属布线。
在按照上述方式形成的非易失半导体存储器中，电荷俘获膜66b仅仅存在于凸起64a和64b的侧壁上。因此，可以执行用于电荷俘获区的精确位置控制。
并且，由于电荷俘获膜92不由氧化硅膜所形成，因此可以减小栅极于源极和漏极之间的寄生电容。因此，可以获得执行高速和稳定操作的非易失半导体存储器。
接着，将描述本发明的第十实施例。在第十实施例中，直到图17C所示的步骤为止，按照与第七实施例相同的方式形成非易失半导体存储器。下面将描述在图17C中所示的步骤之后执行的步骤。
图21A至21C示出根据第十实施例的制造非易失半导体存储器的方法。更加具体来说，图21A为在栅绝缘膜除去步骤中的非易失半导体存储器的截面视图。图21B为在形成上表面绝缘膜和下表面绝缘膜的步骤中的非易失半导体存储器的截面示图。图21C为在多酸膜形成步骤中非易失半导体存储器的截面示图。在图21A至21C中，与图17A至17C所示相同的部分由与图17A至17C相同的参考标号所表示。
在图17C中所示的栅绝缘膜形成步骤之后，通过现有的蚀刻技术在整个表面上进行蚀刻，直到p型硅半导体基片65暴露出来为止，如图21A中所示。结果，仅仅凸起64a和64b的侧壁部分具有由第一绝缘膜66a、电荷俘获膜66b和第二绝缘膜66c所构成的三层结构。在此，被形成为第三绝缘膜的大约5nm的上表面绝缘膜71a和71b被保留在凸起64a和64b的上表面上。
接着，通过现有的热氧化技术，在暴露的p型硅半导体基片65上形成20nm厚的氧化硅膜，如图21B中所示。在此时，上表面绝缘膜71a和71b也被部分地氧化，结果，上表面绝缘膜101a和101b作为第四绝缘膜形成在凸起64a和64b的上表面上。并且，下表面绝缘膜102被形成为在凹槽63的下表面上的第四绝缘膜。
按照与第七实施例相同的方式执行后续步骤。更加具体来说，形成和处理多酸层61a，并且激活杂质扩散层62a和62b，如图21C所示。最后，打开接触孔(未示出)，并且设置金属布线。
在按照上述方式形成的非易失半导体存储器中，在凸起64a和64b的侧壁上的栅绝缘膜、上表面绝缘膜和下表面绝缘膜101a和101b被相互独立地形成。相应地，可以形成所需厚度的上绝缘膜101a和101b，以设置所需的阈值。
并且，具有比三层结构更小的电容量的氧化硅膜所制成的下表面绝缘膜102形成在杂质扩散层62a和62b的上表面上。因此，栅极与源极和漏极之间的寄生电容被减小，并且可以获得执行高速和稳定操作的非易失半导体存储器。
另外，由于电荷俘获膜66b仅仅保留在凸起64a和64b的侧壁附近，因此可以执行用于电荷俘获区的精确位置控制。
接着，将描述本发明的第十一实施例，在第十一实施例中，执行与图15A中所示步骤相同的步骤。下面将描述要在图15A所示步骤之后执行的步骤。
图22A至22C示出根据第十一实施例制造非易失半导体存储器的方法。更加具体来说，图22A为在栅绝缘膜除去步骤中的非易失半导体存储器的截面视图。图22B为在形成上表面绝缘膜和下表面绝缘膜的步骤中的非易失半导体存储器的截面示图。图22C为在多酸膜形成步骤中非易失半导体存储器的截面示图。在图22A至22C中，与图15A至15C所示相同的部分由与图15A至15C相同的参考标号所表示。
在图15A中所示的杂质扩散层62形成之后，通过现有的光刻技术和现有的蚀刻技术在p型硅半导体基片65中形成一个凹槽113，如图22A中所示。该凹槽113具有梯形截面，其宽度向内部方向缩窄。
在通过光刻技术把光刻胶处理为梯形之后，通过各向异性蚀刻技术执行凹槽113的形成。
按照与第六实施例相同的方式执行后续步骤。更加具体来说，如图22B中所示，形成具有包括第一绝缘膜66a、电荷俘获膜66b和第二绝缘膜66c的三层结构的栅绝缘膜66。然后通过CVD在整个表面上形成多晶硅膜和硅化钨膜而产生多酸层61a，如图22C所示。在处理该多酸层61a之后，执行激活处理，以形成杂质扩散层62a和62b。最后，接触孔(未示出)被打开，并且设置金属布线。
在按照上述方式形成的非易失半导体存储器中，可以任意地设置凹槽113的侧壁的倾角。相应地，由多酸层63a所形成的栅极的处理容限被加宽。因此，可以获得具有高成品率和高度可靠性的非易失半导体存储器。
在凹槽的侧壁为垂直的情况中，在多酸层的蚀刻之后，蚀刻剩余物可能遗留在凹槽的侧壁上。该问题可以通过本实施例把凹槽113的侧壁设为倾斜而解决。
如上文对第七至第十一实施例所述，非易失半导体存储器的沟道区被形成为凹陷形状，并且在凸起64a和64b的侧壁附近的栅绝缘膜中形成电荷俘获区。按照这种方式，保证有效沟道长度。因此，可以获得容易减尺寸并且保持高度可靠性的非易失半导体存储器。
另外，杂质扩散层62a和62b形成在构成凹陷的两个凸起64a和64b上。相应地，可以在激活热处理时，防止所注入的杂质水平地扩散。因此，可以高精度地对该杂质扩散层62a和62b进行整形，并且可以增加非易失半导体存储器的可靠性。
尽管在上述实施例中，氮化硅膜被形成为电荷俘获膜16a和66b，但是可以用作俘获电子的其它材料来形成该薄膜。并且，除了三层结构之外，栅绝缘膜16和66可以具有任何其它结构，例如由氧化硅膜和氮化硅膜所构成的双层结构，或者仅仅包括氮化硅膜的单层结构，只要该结构包括至少一个可以俘获电子的薄膜即可。
到目前为止，本发明提供在具有至少一个凸起的半导体基片上形成栅绝缘膜的结构。然后在该凸起的侧壁附近的栅绝缘膜中形成电荷俘获区。相应的，尽管非易失半导体存储器的尺寸减小，也可以保证有效的沟道长度。因此，根据本发明，可以获得容易减小尺寸并且保持高度可靠性的非易失半导体存储器。
上文仅仅被用作为对本发明原理的说明。另外，由于本领域的技术人员容易做出各种变形和改变，因此本发明不限于在此示出和描述的具体结构和应用，相应地，所有适当的变形和等价替换被认为是落在所附权利要求限定的本发明的范围之内。

Claims (15)

1.一种具有电荷俘获区域的非易失半导体存储器，包括：
半导体衬底，具有由该半导体衬底的部分形成的凸起；
栅极；以及
栅绝缘膜，其中该栅绝缘膜形成在该半导体衬底和栅极之间且直接位于所述半导体衬底上，该电荷俘获区形成在该凸起的侧壁上的栅绝缘膜中。
2.根据权利要求1所述的非易失半导体存储器，其中该栅绝缘膜包括氮化硅膜。
3.根据权利要求1所述的非易失半导体存储器，其中进一步包括在形成该半导体衬底凸起的凹槽底部处的杂质扩散层，该杂质扩散层作为源极和漏极。
4.根据权利要求1所述的非易失半导体存储器，其中进一步包括在该半导体衬底凸起处的杂质扩散层，该杂质扩散层作为源极和漏极。
5.根据权利要求1所述的非易失半导体存储器，其中在该凸起的上表面上的栅绝缘膜的膜厚和/或在形成该凸起的凹槽的底表面上的栅绝缘膜的膜厚大于在该凸起的侧壁上的栅绝缘膜的膜厚。
6.根据权利要求1所述的非易失半导体存储器，其中在该凸起的侧壁上的栅绝缘膜的电荷俘获率大于在该凸起的上表面上的栅绝缘膜的电荷俘获率和/或在形成该凸起的凹槽的底表面上的栅绝缘膜的电荷俘获率。
7.一种制造非易失半导体存储器的方法，该非易失半导体存储器在形成于半导体衬底和栅极之间的栅绝缘膜中具有电荷俘获区域，
该方法包括如下步骤：
在作为第一导电部件的半导体衬底中形成凹槽；
在该凹槽的底表面上形成作为第二导电部件的杂质扩散层；以及
直接在其上形成有该杂质扩散层的半导体衬底上形成该栅绝缘膜，由所述凹槽形成的凸起的侧壁上的该栅绝缘膜包括电荷俘获膜，在该电荷俘获膜中将形成所述电荷俘获区域。
8.根据权利要求7所述的方法，其中在该半导体衬底上形成凹槽的步骤包括在形成该凹槽之前在该半导体衬底上形成第三绝缘膜的步骤。
9.根据权利要求7所述的方法，其中在该半导体衬底上形成该栅绝缘膜的步骤包括如下步骤：
在其上具有杂质扩散层的半导体衬底上形成第一绝缘膜；
在该第一绝缘膜上形成电荷俘获膜；
从由该半导体衬底中的凹槽所形成的凸起的上表面除去该第一绝缘膜和电荷俘获膜；以及
在该凸起的上表面上形成第四绝缘膜。
10.根据权利要求7所述的方法，其中进一步包括如下步骤：
从该凹槽的底表面和由该凹槽所形成的凸起的上表面除去栅绝缘膜；以及
在半导体衬底的已经除去栅绝缘膜的部分上形成第四绝缘膜，
在半导体衬底上形成该栅绝缘膜的步骤之后执行上述步骤。
11.根据权利要求8所述的方法，其中进一步包括如下步骤：
从该凹槽的底表面除去该栅绝缘膜；以及
在半导体衬底的已经除去该栅绝缘膜的部分上形成第四绝缘膜，
在该半导体衬底上形成该栅绝缘膜的步骤之后执行上述步骤。
12.一种制造非易失半导体存储器的方法，该非易失半导体存储器在形成于半导体衬底和栅极之间的栅绝缘膜中具有电荷俘获区域，
该方法包括如下步骤：
在作为第一导电部件的半导体衬底上形成作为第二导电部件的杂质扩散层；
在其上形成有该杂质扩散层的半导体衬底中形成比杂质扩散层更深的凹槽；以及
在形成有该凹槽的半导体衬底上形成该栅绝缘膜，该栅绝缘膜包括一个电荷俘获膜，在该电荷俘获膜中将形成该电荷俘获区域。
13.根据权利要求12所述的方法，其中在该半导体衬底中形成凹槽的步骤包括在其上形成有杂质扩散层的半导体衬底上形成第三绝缘膜的步骤，该步骤在形成该凹槽之前执行。
14.根据权利要求12所述的方法，其中在该半导体衬底上形成该栅绝缘膜的步骤包括如下步骤：
在其中形成有凹槽的半导体衬底上形成第一绝缘膜；
在该第一绝缘膜上形成电荷俘获膜；
从由该凹槽形成的凸起的上表面除去该第一绝缘膜和电荷俘获膜；以及
在该凸起的上表面上形成第四绝缘膜。
15.根据权利要求12所述的方法，其中进一步包括如下步骤：
从该凹槽的底表面和由该凹槽所形成的凸起的上表面除去栅绝缘膜；以及
在半导体衬底的已经除去栅绝缘膜的部分上形成第四绝缘膜，
在半导体衬底上形成该栅绝缘膜的步骤之后执行上述步骤。
16.根据权利要求13所述的方法，其中进一步包括如下步骤：
从该凹槽的底表面除去该栅绝缘膜；以及
在半导体衬底的已经除去该栅绝缘膜的部分上形成第四绝缘膜，
在该半导体衬底上形成该栅绝缘膜的步骤之后执行上述步骤。
17.根据权利要求12所述的方法，其中形成该凹槽的步骤包括使该凹槽向着半导体衬底的内部的方向变窄的步骤。
CNB031095224A 2002-04-17 2003-04-08 非易失半导体存储器及其制造方法 Expired - Fee Related CN1320655C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002114145A JP2003309192A (ja) 2002-04-17 2002-04-17 不揮発性半導体メモリおよびその製造方法
JP114145/2002 2002-04-17

Publications (2)

Publication Number Publication Date
CN1452249A CN1452249A (zh) 2003-10-29
CN1320655C true CN1320655C (zh) 2007-06-06

Family

ID=29207648

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB031095224A Expired - Fee Related CN1320655C (zh) 2002-04-17 2003-04-08 非易失半导体存储器及其制造方法

Country Status (5)

Country Link
US (3) US7026687B2 (zh)
JP (1) JP2003309192A (zh)
KR (1) KR100874175B1 (zh)
CN (1) CN1320655C (zh)
TW (1) TWI222228B (zh)

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10226964A1 (de) 2002-06-17 2004-01-08 Infineon Technologies Ag Verfahren zur Herstellung einer NROM-Speicherzellenanordnung
US6917544B2 (en) 2002-07-10 2005-07-12 Saifun Semiconductors Ltd. Multiple use memory chip
US7136304B2 (en) 2002-10-29 2006-11-14 Saifun Semiconductor Ltd Method, system and circuit for programming a non-volatile memory array
US7178004B2 (en) 2003-01-31 2007-02-13 Yan Polansky Memory array programming circuit and a method for using the circuit
US6979857B2 (en) * 2003-07-01 2005-12-27 Micron Technology, Inc. Apparatus and method for split gate NROM memory
US6965143B2 (en) * 2003-10-10 2005-11-15 Advanced Micro Devices, Inc. Recess channel flash architecture for reduced short channel effect
KR100593599B1 (ko) * 2003-12-30 2006-06-28 동부일렉트로닉스 주식회사 반도체 소자의 제조 방법
US7098105B2 (en) * 2004-05-26 2006-08-29 Micron Technology, Inc. Methods for forming semiconductor structures
KR100598106B1 (ko) * 2004-08-27 2006-07-07 삼성전자주식회사 소노스 기억 셀 및 그 형성 방법
US7442976B2 (en) 2004-09-01 2008-10-28 Micron Technology, Inc. DRAM cells with vertical transistors
US7638850B2 (en) 2004-10-14 2009-12-29 Saifun Semiconductors Ltd. Non-volatile memory structure and method of fabrication
EP1840960A4 (en) * 2004-12-28 2008-06-04 Spansion Llc SEMICONDUCTOR DEVICE
KR100674948B1 (ko) 2005-01-20 2007-01-26 삼성전자주식회사 다중 비트의 불휘발성 메모리소자 및 그 제조방법
US7365382B2 (en) * 2005-02-28 2008-04-29 Infineon Technologies Ag Semiconductor memory having charge trapping memory cells and fabrication method thereof
US8053812B2 (en) 2005-03-17 2011-11-08 Spansion Israel Ltd Contact in planar NROM technology
KR100645065B1 (ko) * 2005-06-23 2006-11-10 삼성전자주식회사 핀 전계 효과 트랜지스터와 이를 구비하는 비휘발성 메모리장치 및 그 형성 방법
US7786512B2 (en) 2005-07-18 2010-08-31 Saifun Semiconductors Ltd. Dense non-volatile memory array and method of fabrication
US7211487B2 (en) * 2005-07-25 2007-05-01 Freescale Semiconductor, Inc. Process for forming an electronic device including discontinuous storage elements
US7668017B2 (en) 2005-08-17 2010-02-23 Saifun Semiconductors Ltd. Method of erasing non-volatile memory cells
US7808818B2 (en) 2006-01-12 2010-10-05 Saifun Semiconductors Ltd. Secondary injection for NROM
JP4915904B2 (ja) * 2006-02-16 2012-04-11 ルネサスエレクトロニクス株式会社 不揮発性半導体記憶装置
US7692961B2 (en) 2006-02-21 2010-04-06 Saifun Semiconductors Ltd. Method, circuit and device for disturb-control of programming nonvolatile memory cells by hot-hole injection (HHI) and by channel hot-electron (CHE) injection
US7760554B2 (en) 2006-02-21 2010-07-20 Saifun Semiconductors Ltd. NROM non-volatile memory and mode of operation
US8253452B2 (en) 2006-02-21 2012-08-28 Spansion Israel Ltd Circuit and method for powering up an integrated circuit and an integrated circuit utilizing same
US7701779B2 (en) 2006-04-27 2010-04-20 Sajfun Semiconductors Ltd. Method for programming a reference cell
US7651916B2 (en) 2007-01-24 2010-01-26 Freescale Semiconductor, Inc Electronic device including trenches and discontinuous storage elements and processes of forming and using the same
US7923373B2 (en) 2007-06-04 2011-04-12 Micron Technology, Inc. Pitch multiplication using self-assembling materials
KR100871076B1 (ko) * 2007-08-31 2008-11-28 고려대학교 산학협력단 멀티 비트 프로그램이 가능한 비휘발성 메모리 소자 및이를 제조하는 방법
US8106443B2 (en) * 2007-10-09 2012-01-31 Genusion, Inc. Non-volatile semiconductor memory device
JP5367256B2 (ja) * 2007-12-17 2013-12-11 スパンション エルエルシー 半導体装置およびその製造方法
JP2009277782A (ja) * 2008-05-13 2009-11-26 Oki Semiconductor Co Ltd 半導体記憶装置および半導体記憶装置の製造方法
JP2010010192A (ja) * 2008-06-24 2010-01-14 Oki Semiconductor Co Ltd 半導体記憶装置および半導体記憶装置の製造方法
CN102130131B (zh) * 2010-01-18 2012-09-05 旺宏电子股份有限公司 快闪记忆体及其制造方法与操作方法
US10096696B2 (en) 2014-06-03 2018-10-09 Micron Technology, Inc. Field effect transistors having a fin
KR102308776B1 (ko) 2017-08-24 2021-10-05 삼성전자주식회사 불휘발성 메모리 장치 및 불휘발성 메모리 장치의 제조 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09312351A (ja) * 1996-05-23 1997-12-02 Nec Corp 不揮発性半導体記憶装置およびその製造方法
US6218265B1 (en) * 1998-06-30 2001-04-17 Stmicroelectronics S.R.L. Process for fabricating a semiconductor non-volatile memory device with shallow trench isolation (STI)
US6239465B1 (en) * 1999-01-27 2001-05-29 Fujitsu, Ltd. Non-volatile semiconductor memory device having vertical transistors with the floating and control gates in a trench and fabrication method therefor

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5370682A (en) 1976-12-06 1978-06-23 Toshiba Corp Non-volatile semiconductor memory device
JPS6155957A (ja) * 1984-08-27 1986-03-20 Toshiba Corp 半導体記憶装置
JP2735193B2 (ja) * 1987-08-25 1998-04-02 株式会社東芝 不揮発性半導体装置及びその製造方法
US5180680A (en) * 1991-05-17 1993-01-19 United Microelectronics Corporation Method of fabricating electrically erasable read only memory cell
JPH0567791A (ja) * 1991-06-20 1993-03-19 Mitsubishi Electric Corp 電気的に書込および消去可能な半導体記憶装置およびその製造方法
US5554550A (en) * 1994-09-14 1996-09-10 United Microelectronics Corporation Method of fabricating electrically eraseable read only memory cell having a trench
KR0179807B1 (ko) * 1995-12-30 1999-03-20 문정환 반도체 기억소자 제조방법
DE19600423C2 (de) * 1996-01-08 2001-07-05 Siemens Ag Elektrisch programmierbare Speicherzellenanordnung und Verfahren zu deren Herstellung
JPH1167937A (ja) 1997-08-12 1999-03-09 Sony Corp 半導体不揮発性記憶装置およびその製造方法
US6555870B1 (en) * 1999-06-29 2003-04-29 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device and method for producing same
JP2001144170A (ja) * 1999-11-11 2001-05-25 Mitsubishi Electric Corp 半導体装置およびその製造方法
US6528845B1 (en) 2000-07-14 2003-03-04 Lucent Technologies Inc. Non-volatile semiconductor memory cell utilizing trapped charge generated by channel-initiated secondary electron injection
JP2002280465A (ja) * 2001-03-19 2002-09-27 Sony Corp 不揮発性半導体記憶装置およびその製造方法
US6514831B1 (en) * 2001-11-14 2003-02-04 Macronix International Co., Ltd. Nitride read only memory cell
TW519756B (en) * 2002-01-16 2003-02-01 Macronix Int Co Ltd Non-volatile memory structure and its manufacturing method
TW583755B (en) * 2002-11-18 2004-04-11 Nanya Technology Corp Method for fabricating a vertical nitride read-only memory (NROM) cell

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09312351A (ja) * 1996-05-23 1997-12-02 Nec Corp 不揮発性半導体記憶装置およびその製造方法
US6218265B1 (en) * 1998-06-30 2001-04-17 Stmicroelectronics S.R.L. Process for fabricating a semiconductor non-volatile memory device with shallow trench isolation (STI)
US6239465B1 (en) * 1999-01-27 2001-05-29 Fujitsu, Ltd. Non-volatile semiconductor memory device having vertical transistors with the floating and control gates in a trench and fabrication method therefor

Also Published As

Publication number Publication date
KR100874175B1 (ko) 2008-12-15
US7026687B2 (en) 2006-04-11
CN1452249A (zh) 2003-10-29
KR20030082390A (ko) 2003-10-22
JP2003309192A (ja) 2003-10-31
TWI222228B (en) 2004-10-11
TW200306011A (en) 2003-11-01
US20050161730A1 (en) 2005-07-28
US20030197221A1 (en) 2003-10-23
US20060249771A1 (en) 2006-11-09

Similar Documents

Publication Publication Date Title
CN1320655C (zh) 非易失半导体存储器及其制造方法
CN1310333C (zh) 非易失性半导体存储器及其制造方法
CN1292480C (zh) 非易失性半导体存储装置及其制造方法和半导体集成电路及系统
CN1534768A (zh) 半导体器件及其制造方法
CN101030556A (zh) 半导体器件的制造方法
CN1252832C (zh) 半导体器件及其制造方法
CN1542974A (zh) 半导体器件及其制造方法
CN1728401A (zh) 半导体器件及其制造方法
CN1667830A (zh) 非易失存储器和非易失存储器制造方法
CN1293645C (zh) 半导体器件
CN1303698C (zh) 半导体器件及其制造方法
CN1591904A (zh) 半导体器件及其制造方法
CN101043038A (zh) 非易失性半导体存储装置
CN1303127A (zh) 非易失性半导体存储器及其制造方法
CN1622311A (zh) 半导体器件的制造方法及半导体器件
CN1967879A (zh) 非挥发性存储器及其制造方法与操作方法
CN1674285A (zh) 非易失性半导体存储器及其制造方法
CN101047191A (zh) 非易失性半导体存储装置
CN101043039A (zh) 非易失性半导体存储装置
CN1525553A (zh) 半导体装置的制造方法
CN1707798A (zh) 非易失半导体存储装置及其制造方法
CN1154188C (zh) 晶体管和非易失半导体存储器
CN1144294C (zh) 半导体存储器
CN1729558A (zh) 垂直分离栅非易失性存储单元及其制造方法
CN1280894C (zh) 非易失性存储器及制造非易失性存储器的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20070606

Termination date: 20160408

CF01 Termination of patent right due to non-payment of annual fee