CN1698205A - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN1698205A
CN1698205A CNA2004800002285A CN200480000228A CN1698205A CN 1698205 A CN1698205 A CN 1698205A CN A2004800002285 A CNA2004800002285 A CN A2004800002285A CN 200480000228 A CN200480000228 A CN 200480000228A CN 1698205 A CN1698205 A CN 1698205A
Authority
CN
China
Prior art keywords
hydrogen barrier
barrier film
film
semiconductor device
capacity cell
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2004800002285A
Other languages
English (en)
Other versions
CN100470806C (zh
Inventor
三河巧
十代勇治
久都内知惠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN1698205A publication Critical patent/CN1698205A/zh
Application granted granted Critical
Publication of CN100470806C publication Critical patent/CN100470806C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/65—Electrodes comprising a noble metal or a noble metal oxide, e.g. platinum (Pt), ruthenium (Ru), ruthenium dioxide (RuO2), iridium (Ir), iridium dioxide (IrO2)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H01L28/57—Capacitors with a dielectric comprising a perovskite structure material comprising a barrier layer to prevent diffusion of hydrogen or oxygen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region

Abstract

本发明公开了一种半导体器件及其制造方法。本发明的半导体器件具备：第一氢阻挡膜，在第一氢阻挡膜上形成的电容元件，以覆盖电容元件的方式形成的第二氢阻挡膜。第一氢阻挡膜和第二氢阻挡膜至少包含1个使第一氢阻挡膜和第二氢阻挡膜密接的同一种原子。

Description

半导体器件及其制造方法
技术领域
本发明涉及一种防止氢扩散到由构成电容元件的铁电体膜或高介电常数膜制成的电容绝缘膜的半导体器件及其制造方法。
背景技术
平面式结构的1～64kbit小容量铁电存储器已经开始批量生产，最近，采用叠式结构的256kbit～4Mbit大容量铁电存储器逐渐成为开发重点。为了实现叠式结构的铁电存储器，必须大幅提高集成度，进一步将铁电存储器精细化。为了达成这一目标，铁电电容器的制造工序、晶体管的制造工序和布线的制造工序间的整合将变得重要。
因此，例如：利用W-CVD的接触埋入技术，或是为了恢复晶体管特性在氢气氛下施行的加热处理等状况中显示的，半导体制造工艺中多半在氢气氛下进行，如何在铁电电容器不被氧化状况下维持铁电体膜的极化特性，将成为课题。
现有的技术一般都由氢阻挡膜覆盖铁电电容器。这是通过以氧化铝膜、氮化硅膜所代表的氢阻挡膜，遮蔽铁电电容器形成后的半导体制造工艺中产生的氢扩散，防止铁电体膜极化量的减少。氢阻挡膜覆盖铁电电容器的结构当中，以通过采用覆盖整个铁电电容器四周的结构，能最有效的防止铁电体膜极化特性的劣化(参考特许第3098474号)。这样一来，防止了氢造成铁电电容器的极化特性的劣化，实现高集成的铁电存储器或高介电常数存储器。
以下，参考图11，说明现有的半导体器件：结构上四周整个被覆盖的铁电电容器。图11为现有的半导体器件的剖面图。
如图11所示，在半导体衬底10的表层部上，间隔形成杂质扩散层11。在半导体衬底10上形成栅极氧化膜12和栅电极13，在栅氧化膜12和栅电极13的两侧面形成侧壁14。同时，半导体衬底10上形成元件隔离氧化膜15。在半导体衬底10上以覆盖栅氧化膜12、栅电极13、侧壁14和元件隔离膜15的方式形成第一层间绝缘膜16，在第一层间绝缘膜16上形成第一氢阻挡膜17。
在第一氢阻挡膜17上，形成下部电极18、由铁电体膜制成的电容绝缘膜19、和上部电极20所构成的铁电电容器，在上部电极20上形成第二氢阻挡膜21。在第一氢阻挡膜17上，以覆盖铁电电容器的侧面和第二氢阻挡膜21的方式形成第三氢阻挡膜22。在第一层间绝缘膜16上，以覆盖第一氢阻挡膜17和第三氢阻挡膜22的方式，形成第二层间绝缘膜23。在第二层间绝缘膜23上，形成布线24a和24b。配线24a穿过第二层间绝缘膜23和第三氢阻挡膜22延伸连接到第二氢阻挡膜22上面。而且，配线24a和24b穿过第一层间绝缘膜16和第二层间绝缘膜23，延伸连接到杂质扩散层11上面。
这样的，如图11所示，铁电电容器四周被第一氢阻挡膜17、第二氢阻挡膜21和第三氢阻挡膜22完全覆盖，因此，铁电电容器形成后，即使在还原性气氛中对铁电电容器施行热处理，仍然能够抑制氢扩散到电容绝缘膜19，因此能够降低构成电容绝缘膜19的铁电体膜极化特性的劣化。
然而，本案发明人发现，如同上述，在还原性气氛中，对四周被氢阻挡膜覆盖的铁电电容器施行热处理时，并无法完全防止构成电容绝缘膜的铁电体膜极化特性的劣化。特别是施行高浓度的氢退火的状况下，明显的无法完全防止铁电体膜极化特性的劣化。
下面，参考图12、图13、图14、和图15(a)和图15(b)，具体说明。
本案发明人，如图12所示，在还原性气氛中，对四周被氢阻挡膜覆盖的铁电电容器施行热处理。
如图12所示，半导体衬底30上形成存储单元晶体管(图略)，在半导体衬底30上形成第一层间绝缘膜31，在第一层间绝缘膜31上形成由氮化硅膜制成的第一氢阻挡膜32。在第一氢阻挡膜32上形成导电性的第二氢阻挡膜33。在第二氢阻挡膜33上形成铁电电容器，该铁电电容器由表层为白金膜制成的下部电极34、例如SBT(SrTaBiO)膜制成的具铁电体膜功能的电容绝缘膜35、以及白金膜制成的上部电极36构成。
在第一氢阻挡膜32上，以覆盖第二氢阻挡膜33侧面和铁电电容器的方式，形成缓和铁电电容器阶差的第二层间绝缘膜37。在第一层间绝缘膜31上，以覆盖第一氢阻挡膜32侧面和第二层间绝缘膜37的方式形成钛铝氧化膜制成的第三氢阻挡膜38。穿过第一氢阻挡膜32和第一层间绝缘膜31，延伸形成接触插塞39，接触插塞39通过第二氢阻挡膜33连接半导体衬底30和铁电电容器的下部电极34。
这样，如图12所示，由于铁电电容器在结构上四周被第一氢阻挡膜32、第二氢阻挡膜33和第三氢阻挡膜38完全覆盖，因此，铁电电容器形成后，即使在还原气氛中施行热处理，仍然能够抑制氢扩散到电容绝缘膜35.能够防止构成电容绝缘膜35的铁电体膜的极化特性的劣化。
图13显示，分别在氢浓度4％和100％的气氛中，对图12所示的铁电电容器施行10分钟的400℃热处理时，铁电体膜制成的电容绝缘膜35的极化特性。从图13明显得知，在氢浓度4％和100％的气氛中施行热处理时，铁电体膜制成的电容绝缘膜35的极化量降低，如同在氢浓度100％的气氛中施行热处理所示，特别是在高还原性气氛中施行热处理时，铁电体膜极化特性的劣化度增大。
图14示出了，在图13所示的氢浓度100％气氛中，施行10分钟的400℃热处理时，第一氢阻挡膜32和第二氢阻挡膜38的连接部分的TEM剖面图，从图14明显观察到，在氮化硅膜制成的第一氢阻挡膜32和氧化钛铝膜制成的第三氢阻挡膜38的连接部分12A产生缝隙。
这样的，本案发明人发现铁电体膜极化特性的劣化原因在于：氢经由氢阻挡膜互相连接的界面而扩散。换句话说，本案发明人发现，铁电体膜极化特性的劣化度多起因于氢阻挡膜间的密接性，因此，氢阻挡膜的材料选择，或氢阻挡膜连接时的连接表面的状态变得极为重要。
这里，本发明人为了详细分析所述第一氢阻挡膜32与第三氢阻挡膜38的连接部分12A的连接状态，作为一例，如图15(a)所示，模拟氢阻挡膜互相连接的结构，进行实验。
图15(a)所示，为在硅衬底(图未示)上，依次形成氮化硅膜(第一氢阻挡膜)及氧化钛铝膜(第二氢阻挡膜)的结构，本案发明人在TEM观察这一结构的剖面。
结果，从图15(a)清楚确认，在氮化硅(SiN)膜和氧化钛铝(钛AlO)膜的连接部分(界面部分)，存在厚度约3.0nm的变质层。
进一步的，本案发明人使用EELS(Electron Energy Loss Spectroscopy)分析图15(a)所示氮化硅膜与氧化钛铝膜的界面形成的变质层、和氮化硅膜，图15(b)清楚显示，分析变质层的结果，检测出Si-O的峰值。并且，图15(b)是，对第一和第二氢阻挡膜的连接部分的实验样本进行EELS分析结果的TEM剖面图，以及能损(Loss Energy(eV))与密度(Intensity)的相关图。
根据这一实验结果，本件发明人查明：在氮化硅膜与氧化钛铝膜的界面形成的变质层为氧化硅膜。这是由于能够推测出：氮化硅膜的硅(Si)与氧化钛铝膜的氧(O)接触，通过后工序中的热处理(例如使电容绝缘膜结晶化的热处理)，形成稳定的Si-O结合。
按照上述的实验结果，可以推测：即使是由氮化硅膜和氧化钛铝膜构成的实际的氢阻挡膜的连接部分，同样产生Si-O结合，形成氧化硅膜。
氧化硅膜不具有防止外部氢进入的阻挡性。因此，形成氧化硅膜的氮化硅膜与氧化钛铝膜的连接部分，对氢较脆弱，扮演了使外部的氢渗入的角色。
实际上，图14所示的连接部12A与图15(a)所示结构不同，连接部12A纵向延伸，和模拟的实验样本相较下，氢阻挡膜的连接状态差，膜压容易集中于连接部12A，因此能够预测于连接部12A将形成部分的Si-O结合。换句话说，能够预测：连接部12A成为Si-O结合制成的氧化硅膜和缝隙混在的状态。
因此，无论是在Si-O结合形成的区域，或是缝隙形成的区域，连接部12A将完全不具氢阻挡性。也就是，如图14所示，连接部12A扮演了氢扩散通道的角色。反过来说，在氢阻挡膜相互连接的部分，检测出Si-O时，暗示着：某氢阻挡膜与其他氢阻挡膜的互相连接部分，形成氢扩散通道的可能性极高。
然而，上述图11所示的现有的半导体器件的状况下，第一氢阻挡膜17通过采用低压CVD法或溅射法形成的厚度10～200nm的氮化硅膜制成，第二氢阻挡膜21通过采用溅射法形成的厚度50nm的氮化钛膜制成，并且，第三氢阻挡膜22由氧化硅膜和氮化硅膜从下依次沉积的叠层膜、或是如氮氧化硅膜之类的含氧及含氮的膜制成。
然而，采用氧化硅膜和氮化硅膜的叠层膜作为第三氢阻挡膜22时，原本氢阻挡性就脆弱，因此，能够预测：如图11所示的现有的半导体器件的铁电体膜的极化特性劣化度高。而且，如图11所示的现有的半导体器件的情况下，虽然以降低铁电体膜的极化特性为目的，结构上以第一、第二、和第三氢阻挡膜17、21、22将铁电电容器整个覆盖，但是从提高氢阻挡膜相互连接部分的密接性的观点，应该如何选择氢阻挡膜的材料或是施行氢阻挡膜的表面处理，有关这一部分完全未被解明。并且，根基于这一观点的议论也尚未开展。
发明内容
鉴于上述，本发明的目的在于：通过提高氢阻挡膜互相连接部分的密接性，降低电容绝缘膜在还原性气氛中对铁电电容器施行热处理时的极化特性的劣化。
为了解决上述课题，本发明涉及的第一半导体器件，包括：第一氢阻挡膜，在第一氢阻挡膜上形成的电容元件，以覆盖电容元件的方式形成的第二氢阻挡膜；并且，第一氢阻挡膜和第二氢阻挡膜至少包含1个使第一氢阻挡膜和第二氢阻挡膜密接的同一种原子。
根据第一半导体器件，通过使第一氢阻挡膜和第二氢阻挡膜中含有促进密接的同一种原子，能够提高第一氢阻挡膜和第二氢阻挡膜的密接性。因此，能抑制氢通过第一氢阻挡膜和第二氢阻挡膜连接的界面扩散到电容绝缘膜，而能够降低铁电体膜或高介电常数膜制成的电容绝缘膜的极化特性的劣化。
第一半导体器件中，最好是，第一氢阻挡膜和第二氢阻挡膜通过同一种原子的化学结合，在电容元件的周边密接。
这样一来，第一氢阻挡膜和第二氢阻挡膜不单是物理性连接，而是通过同一种原子的化学结合连接，因此，提高了第一氢阻挡膜和第二氢阻挡膜的密接性提高。
第一半导体器件中，最好是原子为氮原子或氧原子。
这样一来，第一氢阻挡膜和第二氢阻挡膜能够以简单的工序下形成，同时，能够提高第一氢阻挡膜和第二氢阻挡膜的密接性。
而且，为了解决上述课题，本发明所涉及的第二半导体器件，包括：第一氢阻挡膜，第一氢阻挡膜上形成的电容元件，以覆盖电容元件的方式形成的第二氢阻挡膜；并且，第一氢阻挡膜和第二氢阻挡膜包含使第一氢阻挡膜和第二氢阻挡膜通过相互扩散而密接的金属原子，第一氢阻挡膜和第二氢阻挡膜通过金属原子的相互扩散，在电容元件的周边密接。
根据第二半导体器件，在第一氢阻挡膜和第二氢阻挡膜中含有促进密接的金属原子，由于金属原子的扩散系数大，能提高第一氢阻挡膜和第二氢阻挡膜的密接性。换句话说，第一氢阻挡膜和第二氢阻挡膜通过金属原子的相互扩散而连接。因此，能抑制氢通过第一氢阻挡膜和第二氢阻挡膜连接的界面扩散到电容绝缘膜，所以，能进一步降低铁电体膜或高介电常数膜制成的电容绝缘膜的极化特性的劣化。
在第二半导体器件，最好是金属原子为钛或钽。
这样一来，由于钛和钽的扩散系数极大，强化第一氢阻挡膜和第二氢阻挡膜的密接性的功能高，因此能够大幅度地降低铁电体膜或高介电常数膜制成的电容绝缘膜的极化特性的劣化。
而且，为了解决上述课题，本发明所涉及的第三半导体器件，包括：第一氢阻挡膜，在第一氢阻挡膜上形成的电容元件，以覆盖电容元件的方式形成的第二氢阻挡膜；并且，第一氢阻挡膜和第二氢阻挡膜通过密接层在电容元件的周边互相连接。
根据第三半导体器件，通过使密接层存在于第一氢阻挡膜和第二氢阻挡膜之间，能够提高第一氢阻挡膜和第二氢阻挡膜的密接性，所以第一氢阻挡膜和第二氢阻挡膜的材料选择范围，可以不受到限制，而能够降低铁电体膜或高介电常数膜制成的电容绝缘膜的极化特性的劣化。
在第三半导体器件，最好是密接层能够吸附氢。
这样一来，能够捕获扩散于密接层中的微量氢，因此可以有效抑制氢扩散到电容绝缘膜，能够更进一步的降低铁电体膜或高介电常数膜制成的电容绝缘膜的极化特性的劣化。
在第三半导体器件，最好是密接层包含过渡金属。
这样一来，利用金属吸附氢，能够防止氢扩散，进一步提高第一氢阻挡膜和第二氢阻挡膜的密接效果。
在第三半导体器件，最好是密接层包含钛或钽。
这样一来，由于钛和钽的扩散系数极大，能够进一步地提高第一氢阻挡膜和第二氢阻挡膜的密接效果。
而且，为了解决上述课题，本发明所涉及的第四半导体器件，包括：上面具有已氧化区域的第一氢阻挡膜，在第一氢阻挡膜上形成的电容元件，含氧并以覆盖电容元件的方式形成的第二氢阻挡膜；并且，第一氢阻挡膜和第二氢阻挡膜，在所述电容元件周边的氧化区域，通过氧结合而密接。
根据第四半导体器件，第一氢阻挡膜的氧化区域所含的氧，和第二氢阻挡膜所含的氧，通过氧结合，而使第一氢阻挡膜和第二氢阻挡膜不只是物理性连接，还通过化学结合而密接。换句话说，第一氢阻挡膜和第二氢阻挡膜以氧原子为桥梁而密接。因此，能够抑制氢透过第一氢阻挡膜和第二氢阻挡膜连接的界面，扩散到电容绝缘膜，因此，可以进一步降低铁电体膜或高介电常数膜制成的电容绝缘膜的极化特性劣化。
而且，为了解决上述课题，本发明涉及的第五半导体器件，包括：表面具有已氮化区域的第一氢阻挡膜，在第一氢阻挡膜上形成的电容元件，以覆盖电容元件的方式形成的含氮的第二氢阻挡膜；第一氢阻挡膜和第二氢阻挡膜通过电容元件周边的已氮化区域借助氮结合而密接。
根据第五半导体器件，第一氢阻挡膜的氮化区域所含的氮和第二氢阻挡膜所含的氮，通过氮结合使第一氢阻挡膜和第二氢阻挡膜不只是物理性连接，还通过化学结合而密接。换句话说，第一氢阻挡膜和第二氢阻挡膜以氮原子为桥梁互相密接。因此，能够抑制氮通过第一氢阻挡膜和第二氢阻挡膜的连接界面扩散到电容绝缘膜，因此，可以进一步降低铁电体膜或高介电常数膜制成的电容绝缘膜的极化特性的劣化。
在第一到第四半导体器件，最好是第一氢阻挡膜和第二氢阻挡膜密接时不借助氧化硅膜。
这样一来，由于氧化硅膜会成为氢扩散到电容绝缘膜的通道，不借助氧化硅膜，将能够进一步降低铁电体膜或高介电常数膜制成的电容绝缘膜的极化特性劣化。
在第一到第四半导体器件，最好是第一氢阻挡膜和第二氢阻挡膜为由相同材料制成的膜。
这样一来，能提高第一氢阻挡膜和第二氢阻挡膜的密接性，同时，不会受到后工序中加热处理造成的热膨胀、热收缩或应力变化的影响，第一氢阻挡膜和第二氢阻挡膜的连接部分对热稳定，故能进一步降低铁电体膜或高介电常数膜制成的电容绝缘膜的极化特性劣化。
在第一到第四半导体器件中，最好是电容元件包括：在第一氢阻挡膜上形成的下部电极，于下部电极上形成的电容绝缘膜，在电容绝缘膜上形成的上部电极；而且电容绝缘膜，由铁电体膜或高介电常数膜制成。
在第一到第四半导体器件中，最好是电容绝缘膜由SrBi2(TaxNb1-x)2O9、Pb(ZrxTal-x)O3、(BaxSrl-x)TiO3、(BixLal-x)4Ti3O12(但是上述X满足0≤x≤1的关系)或是由Ta2O5制成。
而且，为了解决上述课题，本发明所涉及的第一半导体器件的制造方法，包括：形成第一氢阻挡膜的工序，在第一氢阻挡膜上形成电容元件的工序，覆盖电容元件同时在电容元件周边与第一氢阻挡膜相接的方式，形成第二氢阻挡膜的工序；并且第一氢阻挡膜和第二氢阻挡膜至少包含1个使第一氢阻挡膜和第二氢阻挡膜密接的同一种原子，第一氢阻挡膜和第二氢阻挡膜通过同一种原子的化学结合而密接。
根据第一半导体器件的制造方法，通过第一氢阻挡膜和第二氢阻挡膜中含有促进密接的同一种原子，能够提高第一氢阻挡膜和第二氢阻挡膜的密接性。换句话说，第一氢阻挡膜与第二氢阻挡膜不只是物理性连接，而是通过同一种原子的化学结合而连接，因此，提高了第一氢阻挡膜与第二氢阻挡膜的密接性。所以能够抑制氢通过第一氢阻挡膜和第二氢阻挡膜连接的界面扩散到电容绝缘膜，而能够降低铁电体膜或高介电常数膜制成的电容绝缘膜的极化特性的劣化。
第一半导体器件的制造方法中，最好是在形成电容元件的工序与形成第二氢阻挡膜的工序之间，包括：对电容元件的周边露出的第一氢阻挡膜的表面加以蚀刻的工序；蚀刻为将第一氢阻挡膜和第二氢阻挡膜的共含原子的结合状态的结合键分解形成悬空键。
这样一来，第一氢阻挡膜和第二氢阻挡膜的共含原子，分解了与第一氢阻挡膜其他原子的结合状态，形成悬空键，而与第二氢阻挡膜的共同原子结合。因此，第一氢阻挡膜与第二氢阻挡膜不只是物理性连接，而是通过共同原子的化学结合而连接。因此，提高了第一氢阻挡膜与第二氢阻挡膜的密接性。故能够抑制氢通过第一氢阻挡膜和第二氢阻挡膜的连接界面扩散到电容绝缘膜，因此，能够降低铁电体膜或高介电常数膜制成的电容绝缘膜的极化特性的劣化。
这一状况下，最好是蚀刻采用惰性气体的干式蚀刻。
这样一来，由于是使用惰性气体，将不会发生所不希望的化学反应，能切断第一氢阻挡膜和第二氢阻挡膜的共含原子之间的结合。因此，能在第一氢阻挡膜表面产生多数悬空键。
第一半导体器件的制造方法中，最好是第二氢阻挡膜在含有第一氢阻挡膜和第二氢阻挡膜的共同原子的气氛中，通过反应性溅射法形成。
这样一来，在气氛中存在的第一氢阻挡膜和第二氢阻挡膜的共同原子，能被第一氢阻挡膜和第二氢阻挡膜的连接部分吸收，并沉积第二氢阻挡膜，提高第一氢阻挡膜和第二氢阻挡膜的密接性。
第一半导体器件的制造方法中，最好是原子为氮原子或氧原子。
这样一来，第一氢阻挡膜和第二氢阻挡膜能够以较简单的工序形成，同时能够提高第一氢阻挡膜和第二氢阻挡膜的密接性。
第一半导体器件的制造方法中，最好是在形成电容元件的工序与形成第二氢阻挡膜的工序之间，包括去除第一氢阻挡膜暴露在电容元件周边的表面层的工序。
第一半导体器件的制造方法中，在形成电容元件的工序与去除表面层的工序之间，若进而包括使电容元件形成区域的外侧区域的至少一部分的第一氢阻挡膜露出的工序，即使在第一氢阻挡膜与电容元件间存于其他层，第一氢阻挡膜和第二氢阻挡膜仍然能确实的连接，因此能够确实的提高第一氢阻挡膜与第二氢阻挡膜的密接性。
第一半导体器件的制造方法中，最好是去除表面层的工序包括利用氢氟酸洗净表面层的工序。
这样一来，通过控制氢氟酸的浓度及洗净时间，能够简单的仅去除表面层。
第一半导体器件的制造方法中，最好是去除表面层的工序包括利用惰性气体的干式蚀刻去除表面层的工序。
这样一来，能够简单的仅去除表面层，同时，能够抑制对第一氢阻挡膜造成的破坏。
而且，为了解决上述课题，本发明所涉及的第二半导体器件的制造方法，包括：形成第一氢阻挡膜的工序，在第一氢阻挡膜上形成电容元件的工序，以覆盖电容元件同时在电容元件的周边与第一氢阻挡膜相接的方式，形成第二氢阻挡膜的工序；且第一氢阻挡膜和第二氢阻挡膜包含金属原子，使第一氢阻挡膜和第二氢阻挡膜通过相互扩散而密接，第一氢阻挡膜和第二氢阻挡膜通过金属原子的相互扩散，在电容元件的周边密接。
根据第二半导体器件的制造方法，第一氢阻挡膜和第二氢阻挡膜包含促进密接的金属原子，由于金属原子的扩散系数大，能提高第一氢阻挡膜与第二氢阻挡膜的密接性。换句话说，第一氢阻挡膜和第二氢阻挡膜通过金属原子的相互扩散而连接。因此，能够抑制氢通过第一氢阻挡膜和第二氢阻挡膜的连接界面，扩散到电容绝缘膜，故能进一步降低铁电体膜或高介电常数膜制成的电容绝缘膜的极化特性的劣化。
第二半导体器件的制造方法中，最好是金属原子为钛或钽。
这样一来，第一氢阻挡膜和第二氢阻挡膜能以较简易的制造工艺形成，同时，由于钛或钽的扩散系数大，能提高第一氢阻挡膜与第二氢阻挡膜的密接性。
而且，为了解决上述课题，本发明所涉及的第三半导体器件的制造方法，包括：形成第一氢阻挡膜的工序，在第一氢阻挡膜上形成电容元件的工序，对暴露在电容元件周边的第一氢阻挡膜的表面，加以氧化的工序，以覆盖电容元件并与氧化的表面相接的方式，形成含氧的第二氢阻挡膜的工序。
根据第三半导体器件的制造方法，第一氢阻挡膜的氧化表面层和含氧原子的第二氢阻挡膜连接，因此，通过氧，能提高第一氢阻挡膜与第二氢阻挡膜的密接性，故能降低铁电体膜或高介电常数膜制成的电容绝缘膜的极化特性的劣化。
第三半导体器件的制造方法中，在形成电容元件的工序与氧化表面的工序之间，若包括使电容元件形成区域的外侧区域的第一氢阻挡膜的至少一部分暴露的工序，即使在第一氢阻挡膜和电容元件之间存在其他层，第一氢阻挡膜和第二氢阻挡膜仍然能够确实连接，因此，能确实的提高第一氢阻挡膜与第二氢阻挡膜的密接性。
第三半导体器件的制造方法中，最好是氧化表面的工序包括在氧气氛中施行急速加热处理的工序。
这样一来，可以仅使第一氢阻挡膜的表面容易氧化，同时，能够抑制对第一氢阻挡膜底层的影响。
第三半导体器件的制造方法中，最好是氧化表面的工序包括将表面暴露于等离氧的工序。
这样一来，由于是在低温下进行氧化，能够仅使第一氢阻挡膜表面容易氧化，同时，进一步抑制对第一氢阻挡膜底层的影响。
而且，为了解决上述课题，本发明涉及的第四半导体器件的制造方法，包括：形成第一氢阻挡膜的工序，在第一氢阻挡膜形成电容元件的工序，对暴露在电容元件周边的第一氢阻挡膜的表面，加以氮化的工序，以覆盖电容元件同时连接氮化表面的方式，形成含氮的第二氢阻挡膜的工序。
根据第四半导体器件的制造方法，第一氢阻挡膜的氮化表面层连接含氮原子的第二氢阻挡膜，因此通过氮结合，能够提高第一氢阻挡膜与第二氢阻挡膜的密接性，故能降低铁电体膜或高介电常数膜制成的电容绝缘膜的极化特性的劣化。
第四半导体器件的制造方法中，在形成电容元件的工序与氮化表面的工序之间，若是包括使电容元件形成区域的外侧区域的第一氢阻挡膜的至少一部分暴露的工序，即使在第一氢阻挡膜和电容元件之间存在其他层，第一氢阻挡膜和第二氢阻挡膜仍然能够确实连接，能够确实提高第一氢阻挡膜与第二氢阻挡膜的密接性。
第四半导体器件的制造方法中，最好是氮化表面的工序包括在氮的气氛中施行急速加热处理的工序。
这样一来，可以仅使第一氢阻挡膜的表面容易氮化，同时，抑制对第一氢阻挡膜底层的影响。
第四半导体器件的制造方法中，最好是氮化表面的工序包括将表面暴露于等离氮的工序。
这样一来，由于是在低温下进行氮化，能够仅使第一氢阻挡膜的表面容易氮化，同时，进一步抑制对第一氢阻挡膜底层的影响。
而且，为了解决上述课题，本发明涉及的第五半导体器件的制造方法，包括：形成第一氢阻挡膜的工序；在第一氢阻挡膜上形成电容元件的工序；在电容元件周边露出的第一氢阻挡膜的部分，形成密接层的工序；以覆盖电容元件同时连接密接层的方式，形成第二氢阻挡膜的工序。
根据第五半导体器件的制造方法，通过在第一氢阻挡膜和第二氢阻挡膜间形成密接层，能够提高第一氢阻挡膜与第二氢阻挡膜的密接性，因此，能够不限制第一氢阻挡膜和第二氢阻挡膜的使用材料的选择范围，而降低铁电体膜或高介电常数膜制成的电容绝缘膜的极化特性的劣化。
第五半导体器件的制造方法中，在形成电容元件的工序与形成密接层的工序之间，若是包括使电容元件形成区域的外侧区域的第一氢阻挡膜的至少一部分露出的工序，即使在第一氢阻挡膜和电容元件之间存在其他层，第一氢阻挡膜和第二氢阻挡膜仍然可以确实连接，能够确实提高第一氢阻挡膜与第二氢阻挡膜的密接性。
第五半导体器件的制造方法中，最好是密接层能够吸附氢。
这样一来，由于能够捕获扩散于密接层的微量氢，因此能够有效抑制氢扩散到电容绝缘膜，能够进一步降低铁电体膜或高介电常数膜制成的电容绝缘膜的极化特性的劣化。
第五半导体器件的制造方法中，最好是密接层包含钛或钽。
这样一来，由于钛和钽的扩散系数极大，能够进一步提高第一氢阻挡膜与第二氢阻挡膜的密接性，同时，由于钛或钽能吸附氢，可以有效抑制氢扩散到电容绝缘膜，所以能够大幅降低铁电体膜或高介电常数膜制成的电容绝缘膜的极化特性的劣化。
附图的简单说明
图1为本发明第一实施例的半导体器件的剖面图。
图2为本发明的第一实施例的铁电体膜的极化特性的曲线图。
图3为本发明的第一实施例的氢阻挡膜的相互连接部分的TEM剖面图。
图4为本发明的第二实施例的半导体器件的剖面图。
图5为本发明的第三实施例的半导体器件的剖面图。
图6(a)～图6(e)为本发明的第四实施例的半导体器件的制造方法的剖面图。
图7(a)～图7(e)为本发明的第五实施例的半导体器件的制造方法的剖面图。
图8(a)～图8(e)为本发明的第六实施例的半导体器件的制造方法的剖面图。
图9(a)～图9(e)为本发明的第七实施例的半导体器件的制造方法的剖面图。
图10(a)～图10(e)为本发明的第八实施例的半导体器件的制造方法的剖面图。
图11为现有的具有铁电电容器的半导体器件的剖面图。
图12为本案发明人用来作为实验对象的半导体器件的剖面图。
图13为本件发明人用来作为实验对象的半导体器件中的铁电体膜的极化特性的曲线图。
图14是本件发明人用来作为实验对象的半导体器件的氢阻挡膜之间的连接部分的TEM剖面图。
图15(a)是分析氢阻挡膜相互连接部分的实验样本的TEM剖面图，(b)是说明对氢阻挡膜相互连接部分的实验样本的EELS分析结果的TEM剖面图，及能损与密度的关系图。
具体实施方式
(第一实施例)
以下，参考附图1～图3，说明本发明的第一实施例所涉及的半导体器件。图1示出第一实施例所涉及的半导体器件的剖面结构。
如图1所示，在形成存储单元晶体管(图略)的半导体衬底100上，形成由添加了如：硼、磷等的氧化硅膜即BPSG膜制成的第一层间绝缘膜101，在第一层间绝缘膜101上形成由氮化硅膜制成的第一氢阻挡膜102。在第一氢阻挡膜102上，形成由氮化钛铝膜制成的导电性的第二氢阻挡膜103。在第二氢阻挡膜103上形成下部电极104。下部电极104由白金膜制成的上层膜，和作为阻挡膜的氧化铟膜、铟膜、氮化钛铝膜或氮化钛膜制成的下层膜构成。而且，下部电极104也能够由白金膜制成的上层膜，和作为阻挡膜的氧化铟膜、铟膜、氮化钛铝膜或氮化钛膜中的两个以上的膜所叠层的叠层膜制成的下层膜所构成。
在下部电极104上，形成作为铁电体膜的例如由SBT(SrTaBiO)膜制成的电容绝缘膜105，在电容绝缘膜105上，形成由白金膜制成的上部电极106。这样，由下部电极104、电容绝缘膜105和上部电极106，形成铁电电容器(电容元件)。
在第一氢阻挡膜102上，以覆盖第二氢阻挡膜103侧面和铁电电容器的方式，形成缓和铁电电容器阶差的臭氧TEOS膜制成的第二层间绝缘膜107。在第一层间绝缘膜101上，以覆盖第一氢阻挡膜102侧面和第二层间绝缘膜107的方式，形成氮化钛铝膜制成的第三氢阻挡膜108。
以穿过第一氢阻挡膜102和第一层间绝缘膜101延伸的方式，形成由钨(W)膜制成的接触插塞109，接触插塞109通过第二氢阻挡膜103，连接注入砷等的半导体衬底100与铁电电容器的下部电极104。在第一层间绝缘膜101上，以覆盖第三氢阻挡膜108的方式形成第三层间绝缘膜110。而且，一般在第三层间绝缘膜110上形成布线。
这样，如图1所示，铁电电容器在结构上，四周由第一氢阻挡膜102、第二氢阻挡膜103和第三氢阻挡膜108完全覆盖。
这里，第一实施例所涉及的半导体器件的特征是：第一氢阻挡膜102由氮化硅膜制成，同时，第三氢阻挡膜108由氮化钛铝膜制成，第一氢阻挡膜102和第三氢阻挡膜108含有使彼此的膜密接的同一种原子，这里，共同含有氮原子。
图2示出，分别于氢浓度4％及100％的气氛中，对图1的铁电电容器，施行10分钟的400℃热处理时，铁电体膜制成的电容绝缘膜105的极化特性，图13所述以往案例的数据也一并示出。
图2清楚得知，与所述现有例相较下，分别在氢浓度4％和100％的气氛中施行热处理时，铁电体膜制成的电容绝缘膜105的极化特性劣化，受到大幅度抑制，如氢浓度100％气氛中的加热处理所示，尤其是在强还原性的气氛中施行热处理时，更能够抑制由铁电体膜制成的电容绝缘膜105的极化特性的劣化。
图3示出，在图2所示的氢浓度100％气氛中，施行10分钟的400℃热处理时，第一氢阻挡膜102和第三氢阻挡膜108的连接部分的TEM剖面图，从图3明显观察到，由氮化硅膜制成的第一氢阻挡膜102与由氮化钛铝膜制成的第三氢阻挡膜108的连接部分3A，并未出现如所述图14所示的缝隙。
这里，在第一氢阻挡膜102和第三氢阻挡膜108连接的部分，第一氢阻挡膜102和第三氢阻挡膜108，借助氮的共有结合而结合。也就是说，氮原子带有使第一氢阻挡膜102和第二氢阻挡膜108结合的结合键，扮演了中介的角色。所以，在第一氢阻挡膜102和第二氢阻挡膜108连接的边界区，形成了氮原子层，成为密接区域，因此不会出现缝隙，而且，在第一氢阻挡膜102和第三氢阻挡膜108连接的部分，也不会形成扮演氢扩散通道的氧化硅膜。
像这样的，本案发明人再度确认铁电体膜的极化特性的劣化，与氢阻挡膜相互连接的界面状态有很大关联，若使互相连接的各氢阻挡膜的连接部分，共同含有促进密接的同一种原子，以提高氢阻挡膜间的密接性，将能够获得抑制铁电体膜极化特性劣化的效果。
如上所述，根据第一实施例，通过使第一氢阻挡膜102和第三氢阻挡膜108中共同含有使互相的膜密接的同一种原子，第一氢阻挡膜和第二氢阻挡膜不只是物理性连接，还通过同一种原子的化学结合而连接，因此能够提高第一氢阻挡膜102和第三氢阻挡膜108的密接性。所以，能够抑制氢通过第一氢阻挡膜102和第三氢阻挡膜108的连接界面，扩散到电容绝缘膜105，故能够降低铁电体膜制成的电容绝缘膜105的极化特性的劣化。结果，能够制造可靠的铁电体存储器。
图1所示的铁电电容器中，结构上，下部电极104是规定电容的单元(capacitance definition unit)，但也能够以上部电极106取代。
第一实施例中，铁电体膜的电容绝缘膜105由SBT膜构成，但也可以使用能够还原的材料取代，例如：PZT系列制成的膜、BLT系列制成的膜、BST系列制成的膜、或氧化钽膜等制成时，也能够得到相同效果。而且，其中的电容绝缘膜105是由铁电体膜制成，电容绝缘膜105由高介电常数膜制成的状况下，也能够得到相同效果。
第一实施例中，说明了在第一氢阻挡膜102和第三氢阻挡膜108中共同含有氮原子，使互相的膜密接，但是通过使第一氢阻挡膜102采用氮氧化硅膜，同时，第三氢阻挡膜108采用氧化钛铝膜或氧化铝膜等，使第一氢阻挡膜102和第三氢阻挡膜108中，共同含有氧原子，作为使互相的膜密接的原子，这和促进密接的原子为氮原子的情况相同，能够提高第一氢阻挡膜102和第三氢阻挡膜108的密接性。这样一来，使第一氢阻挡膜102和第三氢阻挡膜108共同含有氮原子或氧原子，在热处理、等离处理、反应性溅射和CVD等，容易形成氮化物或氧化物，能够提高半导体制造工艺的自由度。
而且，第一实施例中，第一氢阻挡膜102使用氮氧化硅膜、第三氢阻挡膜108使用氧化钛铝膜或氧化铝膜等制成，但是并不受限于此，只要是能作为氢阻挡膜发挥机能、且共同含有氧原子的都可以。
而且，第一氢阻挡膜102和第三氢阻挡膜108也能够使用相同材料制成。这样一来，除了提高第一氢阻挡膜102和第三氢阻挡膜108的密接性，同时，不受到后工序的热处理中的热膨胀、热收缩或应力变化的影响，第一氢阻挡膜102和第三氢阻挡膜108的连接部分对热稳定，故能够进一步降低铁电体膜或高介电常数膜制成的电容绝缘膜的极化特性的劣化。
(第二实施例)
以下，参考图4，说明本发明第二实施例所涉及的半导体器件。图4示出第二实施例所涉及的半导体器件的剖面结构。
如图4所示，在存储单元晶体管(图略)的半导体衬底200上，形成添加例如：硼、磷等的氧化硅膜的BPSG膜制成的第一层间绝缘膜201，在第一层间绝缘膜201上形成氧化钛铝膜制成的第一氢阻挡膜202。在第一氢阻挡膜202上，形成氮化钛铝膜制成的导电性的第二氢阻挡膜203。在第二氢阻挡膜203上形成下部电极204。下部电极204是由白金膜制成的上层膜，和作为阻挡膜的氧化铟膜、铟膜、氮化钛铝膜或氮化钛膜制成的下层膜构成。下部电极204也能够由白金膜制成的上层膜，和作为阻挡膜的氧化铟膜、铟膜、氮化钛铝膜或氮化钛膜中的两个以上的膜所叠层的叠层膜制成的下层膜构成。
下部电极204上，形成作为铁电体膜的、例如由SBT(SrTaBiO)膜制成的电容绝缘膜205，在电容绝缘膜205上，形成白金膜制成的上部电极206。这样，由下部电极204、电容绝缘膜205和上部电极206，形成铁电电容器(电容元件)。
在第一氢阻挡膜202上，以覆盖第二氢阻挡膜203侧面和铁电电容器的方式，形成缓和铁电电容器阶差的臭氧TEOS膜制成的第二层间绝缘膜207。在第一层间绝缘膜201上，以覆盖第一氢阻挡膜202侧面和第二层间绝缘膜207的方式，形成氮化钽膜制成的第三氢阻挡膜208。
穿过第一氢阻挡膜202和第一层间绝缘膜201延伸形成钨(W)膜制成的接触插塞209，接触插塞209通过第二氢阻挡膜203，连接注入砷等的半导体衬底200，与铁电电容器的下部电极204。在第一层间绝缘膜201上，以覆盖第三氢阻挡膜208的方式形成第三层间绝缘膜210。通常，在第三层间绝缘膜210上形成布线。
这样，图4所示的铁电电容器，结构上，四周被第一氢阻挡膜202、第二氢阻挡膜203和第三氢阻挡膜208完全覆盖。
这里，第二实施例所涉及的半导体器件，包括，第一氢阻挡膜202由氧化钛铝膜制成，同时，第三氢阻挡膜208由氮化钽膜制成，两者含有通过相互扩散能互相密接的金属原子，例如：钛、铝和钽。换句话说，通过使第一氢阻挡膜202和第三氢阻挡膜共同含有所述的金属原子，借助金属原子的相互扩散作用，提高第一氢阻挡膜202与第三氢阻挡膜208的密接性。而由于钛或钽的扩散系数大，相互扩散作用增大，故能够进一步提高第一氢阻挡膜202与第三氢阻挡膜208的密接性。
这样，根据第二实施例，通过第一氢阻挡膜202和第三氢阻挡膜208所含金属原子的存在，产生相互扩散作用，提高了第一氢阻挡膜202和第三氢阻挡膜208的密接性，因此，能够抑制氢通过第一氢阻挡膜202和第三氢阻挡膜208的连接界面，扩散到电容绝缘膜205，故能够降低铁电体膜制成的电容绝缘膜205的极化特性的劣化。结果，能够实现可靠的铁电体存储器。而且，可以使用半导体制造工艺中广泛利用的金属原子，作为第一氢阻挡膜202与第三氢阻挡膜208中使互相的膜密接的原子，特别是使用其中的钛和钽的话，扩散系数将会变高、增强相互扩散作用，有许多好处。
而且，第二实施例中，第一氢阻挡膜202和第三氢阻挡膜208，也能够互相含有同一种金属原子。例如：使第一氢阻挡膜202由氧化钛铝制成，第三氢阻挡膜208由氮化钛铝制成。这时，通过同一种金属原子、钛的金属结合，第一氢阻挡膜202和第三氢阻挡膜208互相连接，提高彼此的膜密接性。
而且，图4所示的铁电电容器，结构上，下部电极204是规定电容的单元，也能够以上部电极206做为规定电容的单元取代。
而且，第二实施例中，铁电体膜的电容绝缘膜205由SBT膜制成，但也可以使用能够还原的材料取代，例如：PZT系列制成的膜、BLT系列制成的膜、BST系列制成的膜、或氧化钽膜等制成时，也能够获得相同效果。而且，电容绝缘膜205虽然是由铁电体膜制成，但是电容绝缘膜205由高介电常数膜制成时，当然也能够获得相同效果。
而且，第一氢阻挡膜202和第三氢阻挡膜208也能够以同样材料制成。这除了提高第一氢阻挡膜202和第三氢阻挡膜208的密接性，同时，也不会受到后工序中热处理造成的热膨胀、热收缩或应力变化的影响，因此，第一氢阻挡膜202和第三氢阻挡膜208的连接部分对热稳定，故能够进一步降低铁电体膜或高介电常数膜制成的电容绝缘膜的极化特性的劣化。
(第三实施例)
以下，参考图5，说明本发明涉及的第三实施例的半导体器件。图5示出第三实施例的半导体器件的剖面结构。
如图5所示，在形成存储单元晶体管(图略)的半导体衬底300上，形成由添加例如：硼、磷等的氧化硅膜即BPSG膜制成的第一层间绝缘膜301，在第一层间绝缘膜301上形成氮化硅膜制成的第一氢阻挡膜302。在第一氢阻挡膜302上，形成氮化钛铝膜制成的导电性的第二氢阻挡膜303。在第二氢阻挡膜303上形成下部电极304。下部电极304是由白金膜制成的上层膜，和作为阻挡膜的氧化铟膜、铟膜、氮化钛铝膜或氮化钛膜制成的下层膜构成。而且，下部电极304也可以由白金膜制成的上层膜，和作为阻挡膜的氧化铟膜、铟膜、氮化钛铝膜或氮化钛膜中的两个以上的膜所叠层的叠层膜制成的下层膜构成。
在下部电极304上，形成作为铁电体膜的、例如由SBT(SrTaBiO)膜制成的电容绝缘膜305，在电容绝缘膜305上，形成白金膜制成的上部电极306。这样，由下部电极304、电容绝缘膜305和上部电极306，形成铁电电容器(电容元件)。
在第一氢阻挡膜302上，以覆盖第二氢阻挡膜303侧面和铁电电容器的方式，形成缓和铁电电容器阶差的臭氧TEOS膜制成的第二层间绝缘膜307。在第一层间绝缘膜301上，以覆盖第一氢阻挡膜302侧面和第二层间绝缘膜307的方式，形成由膜厚1～10nm的钛膜制成的密接膜308。在密接膜308上，形成氮化钛铝膜制成的第三氢阻挡膜309。这样，第一氢阻挡膜302和第三氢阻挡膜309，借助密接层308连接。
穿过第一氢阻挡膜302和第一层间绝缘膜301延伸形成钨(W)膜制成的接触插塞310，接触插塞310是借助第二氢阻挡膜303，连接注入砷等的半导体衬底300和铁电电容器的下部电极304。在第一层间绝缘膜301上，以覆盖第三氢阻挡膜309的方式形成第三层间绝缘膜311。通常，在第三层间绝缘膜311上形成布线。
这样，图5所示的铁电电容器，在结构上，四周被第一氢阻挡膜302、第二氢阻挡膜303和第三氢阻挡膜309完全覆盖。
这里，第三实施例所涉及的半导体器件的特征是：通过使密接层308介于第一氢阻挡膜302和第三氢阻挡膜309之间，提高了第一氢阻挡膜302与第三氢阻挡膜309的密接性。
这样的，根据第三实施例，由于通过使密接层308介于第一氢阻挡膜302和第三氢阻挡膜309之间，提高了第一氢阻挡膜302与第三氢阻挡膜309的密接性，因此，可以不限制第一氢阻挡膜302和第三氢阻挡膜309的使用材料的选择范围，而能够抑制氢扩散到电容绝缘膜305，因此能够降低铁电体膜制成的电容绝缘膜305的极化特性的劣化。结果，能够实现可靠的铁电存储器。
而且，通过密接层308能够防止氢扩散到电容绝缘膜305，若使密接层308中含有过渡金属3A、4A和5A族的话，利用这些金属所具有的吸附氢的能力，能够通过密接层308，进一步防止氢扩散到电容绝缘膜305，因此能够进一步降低铁电体膜制成的电容绝缘膜305的极化特性的劣化。尤其是若能利用过渡金属中的钛或钽，由于钛钽具有很大的扩散系数，能够更加提高第一氢阻挡膜302和第三氢阻挡膜309的互相密接效果。
并且，第三实施例中，说明了采用氮化硅膜作为第一氢阻挡膜302，采用氮化钛铝膜作为第三氢阻挡膜309的情况，但是并不受限于此，只要是能够作为氢阻挡膜的材料都可以。
而且，第三实施例中，由于使密接层308介于第一氢阻挡膜302与第三氢阻挡膜309之间，因此，在第一氢阻挡膜302与密接层308之间，以及第三氢阻挡膜309与密接层308之间并未形成氧化硅膜。所以，氢不会渗入第一氢阻挡膜302与第三氢阻挡膜309间。
而且，图5所示的铁电电容器，结构上，以下部电极304成为规定电容的单元，但也能够以上部电极306作为规定电容的单元取代。
而且，第三实施例中，电容绝缘膜305由铁电体膜的SBT膜所构成，但也可以使用能够还原的材料取代，例如：PZT系列制成的膜、BLT系列制成的膜、BST系列制成的膜、或氧化钽膜等情况，也能够获得相同效果。而且，电容绝缘膜305虽然是由铁电体膜制成，但是电容绝缘膜305由高介电常数膜制成的情况，当然也能够获得相同效果。
(第四实施例)
以下，参考图6(a)～图6(e)，说明本发明的第四实施例涉及的半导体器件的制造方法。
如图6(a)所示，在形成存储单元晶体管(图略)的半导体衬底400上，形成添加例如：硼、磷等的SiO2所示的氧化硅膜的BPSG膜制成的第一层间绝缘膜401。接着，通过等离子CVD法，在第一层间绝缘膜401上，形成氮化硅膜制成的第一氢阻挡膜402。而且，通过等离子CVD法形成氮化硅膜制成的第一氢阻挡膜402的时候，一般会产生很多活性氢，但是由于是在后述形成铁电电容器之前，原理上能够避免活性氢的影响。
接着，如图6(b)所示，在第一层间绝缘膜401和第一氢阻挡膜402，形成钨(W)膜或多晶硅膜制成、下端部与存储单元晶体管连接的接触插塞403。接着，在第一氢阻挡膜402和接触插塞403上，沉积氮化钛铝膜制成的氢阻挡层，再在该氢阻挡层上，从下而上，依次叠层铟膜和氧化铟膜的叠层体制成的氧阻挡层，沉积促进铁电体膜结晶的白金膜制成的第一导电膜。此后，通过对氢阻挡层、氧阻挡层和第一导电膜的布线图案制作，形成与接触插塞403上端部连接的第二氢阻挡膜404和下部电极405。
接着，在下部电极405上，由下往上，依次形成SBT膜制成的铁电体膜和白金膜制成的第二导电膜，再制作铁电体膜和第二导电膜的布线图案，然后，形成电容绝缘膜406和上部电极407。这样一来，形成由下部电极405、电容绝缘膜406和上部电极407制成的铁电电容器(电容元件)，接触插塞403，借助第二氢阻挡膜404，电性连接于半导体衬底400和铁电电容器的下部电极405。接着，在第一氢阻挡膜402上，以覆盖第二氢阻挡膜404侧面和铁电电容器的方式，沉积由臭氧TEOS膜制成，同时缓和铁电电容器阶差的绝缘膜408。以上所述的半导体器件的制造工序仅为一例，本
实施方式不受限于此。
接着，如图6(c)所示，通过绝缘膜408的布线图案制作，使铁电电容器周边的第一氢阻挡膜402的表面露出(这里将布线图案制作后的绝缘膜408称为绝缘膜408a，同时，露出表面的第一氢阻挡膜402称为第一氢阻挡膜402a)。这样一来，通过使铁电电容器的形成区域的外侧区域的第一氢阻挡膜402的表面的至少一部分露出，即使在第一氢阻挡膜402与铁电电容器间存在其他层，第一氢阻挡膜402与后述的第三氢阻挡膜410仍然能够确实连接，故能够确实的提高第一氢阻挡膜402与第三氢阻挡膜410的密接性。
而且，如图6(c)所示，在第一氢阻挡膜402a露出部分的表面上，形成表面层409。也就是，通常以干式蚀刻或湿式蚀刻制作布线的图案，因此干式蚀刻时使用的气体的残留物、湿式蚀刻时使用的药液的残留物、这些气体或药液与第一氢阻挡膜402的反应层、或是布线图案制作中使用抗蚀剂作为掩模，去除掩模的灰化过程中产生的氧化层等，在第一氢阻挡膜402露出部分的表面形成表面层409。
接着，如图6(d)所示，通过采用氢氟酸的洗净，去除第一氢阻挡膜402a的表面层409(这里，将去除表面层409后的第一氢阻挡膜402称为第一氢阻挡膜402b)。这样一来，通过控制氢氟酸浓度和洗净时间，能够简单的仅去除表面层。
接着，如图6(e)所示，在去除表面层409后的第一氢阻挡膜402b上，以覆盖整个绝缘膜408a的方式形成由氮化钛铝膜制成的第三氢阻挡膜410。而且，图6(e)中，第一氢阻挡膜402b和第三氢阻挡膜410是已经制作布线图案的状态，但是尚未形成图案制作也没有关系。
如上所述，根据第四实施例，在第一氢阻挡膜402表面形成的变质的表面层409，是降低第一氢阻挡膜402和第三氢阻挡膜410密接性的重要原因，因此去除表面层409后，第一氢阻挡膜402连接第三氢阻挡膜410，因此能够提高第一氢阻挡膜402与第三氢阻挡膜410的密接性，故能够降低铁电体膜制成的电容绝缘膜406的极化特性的劣化。结果，能够实现可靠的铁电存储器。
而且，第四实施例中，第一氢阻挡膜402和第三氢阻挡膜410只要含有同一种原子的话，并不受限于此。
而且，第四实施例中，以使用氢氟酸的药液施行湿式蚀刻去除表面层409，但也能够以采用氩气等惰性气体的等离子化的干式蚀刻。这样一来，即使采用氢氟酸药液的湿式蚀刻中容易受到破坏的氧化铝膜等作为第一氢阻挡膜402，仍然能够不影响第一氢阻挡膜402，而仅去除表面层409。并且，即使通过使用氢氟酸药液的湿式蚀刻无法化学性除去表面层409，仍然能够采用通过弹出原子的物理方法加以去除。
而且，第四实施例中，如图6(e)所示的铁电电容器，结构上，以下部电极405作为规定电容的单元，但也能够以上部电极407作为规定电容的单元加以取代。
而且，第四实施例中，电容绝缘膜406是由作为铁电体膜的SBT膜所构成，也可以使用能够还原的材料取代，例如：PZT系列制成的膜、BLT系列制成的膜、BST系列制成的膜、或氧化钽膜等制成的情况，也可以获得相同效果。而且，电容绝缘膜406虽然是由铁电体膜制成，电容绝缘膜406由高介电常数膜制成的情况，当然也能够获得相同效果。
(第五实施例)
以下，参考图7(a)～图7(e)，说明本发明所涉及的第五实施例的半导体器件的制造方法。
如图7(a)所示，在形成存储单元晶体管(图略)的半导体衬底500上，形成添加例如：硼、磷等的SiO2所示的氧化硅膜的BPSG膜制成的第一层间绝缘膜501。接着，通过等离子CVD法，在第一层间绝缘膜501上，形成氮化硅膜制成的第一氢阻挡膜502。而且，通过等离子CVD法形成氮化硅膜制成的第一氢阻挡膜502时，一般会产生多数的活性氢，由于是在后述形成铁电电容器之前，原理上能够避免活性氢的影响。
接着，如图7(b)所示，在第一层间绝缘膜501和第一氢阻挡膜502，形成钨(W)膜或多晶硅膜制成、下端部与存储单元晶体管连接的接触插塞503。接着，在第一氢阻挡膜502和接触插塞503上，沉积氮化钛铝膜制成的氢阻挡层，在该氢阻挡层上，从下往上依次叠层铟膜和氧化铟膜的叠层体制成的氧阻挡层，沉积促进铁电体膜结晶成长的白金膜制成的第一导电膜。然后，通过对氢阻挡层、氧阻挡层和第一导电膜制作布线图案，形成与接触插塞503上端部连接的第二氢阻挡膜504和下部电极505。
接着，在下部电极505上，从下依次形成SBT膜制成的铁电体膜和白金膜制成的第二导电膜，再于铁电体膜和第二导电膜上制作布线图案，形成电容绝缘膜506和上部电极507。这样，形成下部电极505、电容绝缘膜506和上部电极507制成的铁电电容器(电容元件)，接触插塞503是通过第二氢阻挡膜504，电性连接于半导体衬底500和铁电电容器的下部电极505。接着，在第一氢阻挡膜502上，以覆盖第二氢阻挡膜504侧面和铁电电容器的方式，沉积由臭氧TEOS膜制成、同时缓和铁电电容器阶差的绝缘膜508。而且，以上所述的半导体器件的制造工序是一例，本实施方式并不受限于此。
接着，如图7(c)所示，通过绝缘膜508的布线图案制作，使在铁电电容器周边的第一氢阻挡膜502的表面露出(而且，这里将图案制作后的绝缘膜508称为绝缘膜508a)。这样，通过使铁电电容器形成区域的外侧区域的第一氢阻挡膜502的表面的至少一部分露出，即使在第一氢阻挡膜502与铁电电容器间存在其他层，第一氢阻挡膜502与后述的第三氢阻挡膜510仍然能够确实连接，故能够确实提高第一氢阻挡膜502与第三氢阻挡膜510的密接性。
接着，如图7(d)所示，通过在氧的气氛中施行急速加热处理，在由氮化硅膜制成的第一氢阻挡膜502的表面形成例如SiO所示的氧化硅层制成的表面氧化层509(这里将形成表面氧化层509后的第一氢阻挡膜502称为第一氢阻挡膜502a)。而且，通过在含氧气氛中施行400℃～800℃范围内的急速加热处理，可以不对第一氢阻挡膜502的底层的部分造成破坏，而仅氧化第一氢阻挡膜的表面，形成表面氧化层509。
接着，如图7(e)所示，在第一氢阻挡膜502a上，以覆盖整个绝缘膜508a的方式，形成氧化铝膜制成的第三氢阻挡膜510。图7(e)中，第一氢阻挡膜502a和第三氢阻挡膜510是以布线图案制成的状态，但是尚未形成图案制作也没有关系。
如上所述，根据第五实施例，第一氢阻挡膜502中，氧化的表面氧化层509，连接了含有促进与表面氧化层密接性的氧原子的第三氢阻挡膜510，因此，第一氢阻挡膜502与第三氢阻挡膜510不只是互相物理性连接，而是通过同一种原子的化学结合连接，因此能够提高第一氢阻挡膜502与第三氢阻挡膜510的密接性，故能够降低铁电体膜制成的电容绝缘膜506的极化特性的劣化。这时，在第一氢阻挡膜502和第三氢阻挡膜510的连接部分，氧原子成为中介，使第一氢阻挡膜502和第三氢阻挡膜510密接，所以不会形成具有氢扩散通道作用的氧化膜。
而且，第五实施例中，氧化第一氢阻挡膜502的表面而形成表面氧化层509时，在氧的气氛中施行急速加热处理，但是也能够通过暴露在氧离子下，形成表面氧化层509。这样一来，能够通过300℃～600℃范围内的低温形成表面氧化层509，进一步减少对第一氢阻挡膜502的底层部分的破坏。
而且，第五实施例中，说明了：通过氧化第一氢阻挡膜502的表面形成表面氧化层509，该表面氧化层509连接含有氧原子的第二氢阻挡膜510，提高了第一氢阻挡膜502与第三氢阻挡膜510的密接性。然而，即使在第一氢阻挡膜502，通过例如采用氧化钛铝膜，将其表面氮化，形成表面氮化层，该表面氮化层连接与采用含氮的、例如氮化钛铝膜的第三氢阻挡膜510，由于第三氢阻挡膜510所含的氮原子，对表面氮化层具有促进密接性的作用，因此，同样地，仍然能够提高第一氢阻挡膜502和第三氢阻挡膜510的密接性。
而且，第五实施例中，如图7(e)所示的铁电电容器，结构上，下部电极505成为规定电容的单元，但也能够以上部电极507取代。
而且，第五实施例中，电容绝缘膜506是由作为铁电体膜的SBT膜所构成，也可以使用能够还原的材料取代，例如：PZT系列制成的膜、BLT系列制成的膜、BST系列制成的膜、或氧化钽膜等制成的状况下，也能够获得相同效果。而且，电容绝缘膜506虽然是由铁电体膜制成，电容绝缘膜506由高介电常数膜制成的情况，当然也能够获得相同效果。
(第六实施例)
以下，参考图8(a)～图8(e)，说明本发明所涉及的第六实施例的半导体器件的制造方法。
如图8(a)所示，在形成有存储单元晶体管(图略)的半导体衬底600上，形成添加例如：硼、磷等的SiO2所示的氧化硅膜的BPSG膜制成的第一层间绝缘膜601。接着，通过等离子CVD法，在第一层间绝缘膜601上，形成氮化硅膜制成的第一氢阻挡膜602。这时，通过等离子CVD法形成氮化硅膜制成的第一氢阻挡膜602时，一般会产生多数的活性氢，但是由于是在后述形成铁电电容器之前，原理上能够避免活性氢的影响。
接着，如图8(b)所示，在第一层间绝缘膜601和第一氢阻挡膜602，形成钨(W)膜或多晶硅膜制成、下端部与存储单元晶体管连接的接触插塞603。接着，在第一氢阻挡膜602和接触插塞603上，沉积氮化钛铝膜制成的氢阻挡层，再于该氢阻挡层上，从下往上依次叠层铟膜和氧化铟膜的叠层体制成的氧阻挡层，沉积促进铁电体膜结晶成长的白金膜制成的第一导电膜。此后，通过对氢阻挡层、氧阻挡层和第一导电膜布线图案的制作，形成与接触插塞603上端部连接的第二氢阻挡膜604和下部电极605。
接着，在下部电极605上，由下往上依次形成SBT膜制成的铁电体膜和白金膜制成的第二导电膜，再制作铁电体膜和第二导电膜布线图案，然后形成电容绝缘膜606和上部电极607。这样一来，形成下部电极605、电容绝缘膜606和上部电极607制成的铁电电容器，接触插塞603，借助第二氢阻挡膜604，电性连接于半导体衬底600和铁电电容器的下部电极605。接着，在第一氢阻挡膜602上，以覆盖第二氢阻挡膜604侧面和铁电电容器的方式，沉积由臭氧TEOS膜制成、同时缓和铁电电容器阶差的绝缘膜608。而且，以上所述的半导体器件的制造工序为一例，本实施方式不受限于此。
接着，如图8(c)所示，通过绝缘膜608的布线图案的制作，使在铁电电容器周边的第一氢阻挡膜602的表面露出(这里将布线图案制作后的绝缘膜608称为绝缘膜608a)。这样一来，通过使铁电电容器形成区域的外侧区域的第一氢阻挡膜602的表面的至少一部分露出，即使在第一氢阻挡膜602与铁电电容器之间存在其他层，第一氢阻挡膜602与后述的第三氢阻挡膜610仍然能够确实连接，故能够确实提高第一氢阻挡膜602与第三氢阻挡膜610的密接性。
接着，如图8(d)所示，在第一氢阻挡膜602上，以覆盖绝缘膜608a的方式形成钛膜制成的密接层609。
接着，如图8(e)所示，在密接层609上形成氮化钛铝膜制成的第三氢阻挡膜610。而图8(e)中，第一氢阻挡膜602、密接层609和第三氢阻挡膜610是已经过布线图案制作的状态，但是尚未形成图案制作也没有关系。
如以上，根据第六实施例，通过在第一氢阻挡膜602和第三氢阻挡膜610之间形成密接层609，能够提高第一氢阻挡膜602与第三氢阻挡膜610的密接性，因此，能够不限制第一氢阻挡膜602和第三氢阻挡膜610的使用材料的选择范围，降低铁电体膜制成的电容绝缘膜606的极化特性的劣化。
而且，通过密接层609能够防止氢扩散到电容绝缘膜606，若使密接层609中含有过渡金属3A、4A和5A族的话，利用这一类金属具有的吸附氢的功能，能够通过密接层609，进一步防止氢扩散到电容绝缘膜606，因此能够进一步降低铁电体膜制成的电容绝缘膜606的极化特性的劣化。尤其是若利用过渡金属中的钛或钽，由于钛或钽具有高扩散系数，因此通过密接层609与第一氢阻挡膜602及第三氢阻挡膜610之间的相互扩散，能够进一步提高第一氢阻挡膜602与第三氢阻挡膜610之间的密接效果。
而且，第六实施例中，说明了采用氮化硅膜作为第一氢阻挡膜602、采用氮化钛铝膜作为第三氢阻挡膜610的情况，但并不受限于此，只要是能够作为氢阻挡膜的材料都可以。
而且，第六实施例中，如图8(e)所示的铁电电容器，结构上，以下部电极605成为规定电容的单元，但也能够以上部电极607取代。
而且，第六实施例中，电容绝缘膜606由铁电体膜的SBT膜所构成，但也可以使用能够还原的材料取代，例如：PZT系列制成的膜、BLT系列制成的膜、BST系列制成的膜、或氧化钽膜等情况，也能够获得相同效果。这里，电容绝缘膜606虽然是由铁电体膜制成，但电容绝缘膜606由高介电常数膜制成的情况，当然也能够获得相同效果。
(第七实施例)
以下，参考图9(a)～图9(e)，说明本发明所涉及的第七实施例的半导体器件的制造方法。
如图9(a)所示，在形成存储单元晶体管(图略)的半导体衬底700上，形成添加例如：硼、磷等的SiO2所示的氧化硅膜即BPSG膜制成的第一层间绝缘膜701。接着，通过等离子CVD法，在第一层间绝缘膜701上，形成氮化硅膜制成的第一氢阻挡膜702。这里，通过等离子CVD法形成氮化硅膜制成的第一氢阻挡膜702时，一般会产生多数活性氢，但是由于是在后述形成铁电电容器之前，原理上能够避免活性氢的影响。
接着，如图9(b)所示，在第一层间绝缘膜701和第一氢阻挡膜702，形成钨(W)膜或多晶硅膜制成、下端部与存储单元晶体管连接的接触插塞703。接着，在第一氢阻挡膜702和接触插塞703上，沉积氮化钛铝膜制成的氢阻挡层，再于该氢阻挡层上，从下往上依次叠层铟膜和氧化铟膜的叠层体制成的氧阻挡层，沉积促进铁电体膜结晶成长的白金膜制成的第一导电膜。此后，通过对氢阻挡层、氧阻挡层和第一导电膜的布线图案制作，形成与接触插塞703上端部连接的第二氢阻挡膜704和下部电极705。
接着，在下部电极705上，从下往上，依次形成SBT膜制成的铁电体膜和白金膜制成的第二导电膜，再制作铁电体膜和第二导电膜的布线图案，然后，形成电容绝缘膜706和上部电极707。这样，形成下部电极705、电容绝缘膜706和上部电极707制成的铁电电容器，接触插塞703，借助第二氢阻挡膜704，电性连接于半导体衬底700和铁电电容器的下部电极705。接着，在第一氢阻挡膜702上，以覆盖第二氢阻挡膜704侧面和铁电电容器的方式，沉积由臭氧TEOS膜制成，同时缓和铁电电容器阶差的绝缘膜708。以上所述的半导体器件的制造工序为一例，本实施方式不受限于此。
接着，如图9(c)所示，通过绝缘膜708的布线图案制作，使铁电电容器周边的第一氢阻挡膜702的表面露出(这里将布线图案制作后的绝缘膜708称为绝缘膜708a)。这样一来，通过使铁电电容器的形成区域的外侧区域的第一氢阻挡膜702的表面的至少一部分露出，即使在第一氢阻挡膜702与铁电电容器之间存在其他层，第一氢阻挡膜702与后述的如氮化铝膜制成的第三氢阻挡膜709仍然能够确实连接，故能够确实提高第一氢阻挡膜702与第三氢阻挡膜709的密接性。
接着，如图9(d)所示，由于通过采用氩或氮等惰性气体，对第一氢阻挡膜702露出的表面施行干式蚀刻，第一氢阻挡膜702和第三氢阻挡膜709所共同含有的同一种原子(本实施例为氮原子)，将第一氢阻挡膜702所含的与其他原子结合状态的结合键分解，因此增加了第一氢阻挡膜702的露出表面区域702a的未结合状态的结合键(本实施例为氮原子的结合)。
接着，如图9(e)所示，通过溅射法，以覆盖第一氢阻挡膜702表面的区域702a部分的方式，形成氮化钛铝膜制成的第三氢阻挡膜709。而图9(e)中，第一氢阻挡膜702和第三氢阻挡膜709是已经布线图案制作的状态，但是尚未形成布线图案制作也没有关系。
如上所述，根据第七实施例，在第一氢阻挡膜702的露出表面，使第一氢阻挡膜702和第三氢阻挡膜709所共同含有的同一种原子通过蚀刻，分离第一氢阻挡膜702所含与其他原子结合的结合键，成为未结合状态的结合键，因此，第一氢阻挡膜702和第三氢阻挡膜709不只是互相物理性连接，还通过化学结合连接，因此，能够提高第一氢阻挡膜702和后来形成的第三氢阻挡膜709的密接性。故能够降低铁电体膜或高介电常数膜制成的电容绝缘膜706的极化特性的劣化。而且，在第一氢阻挡膜702与第三氢阻挡膜709的连接部分，不会形成具有氢扩散通道作用的氧化硅膜。
而且，第七实施例中，说明了采用氮化硅膜作为第一氢阻挡膜702、采用氮化钛铝膜作为第三氢阻挡膜709的情况，但并不受限于此，只要是氢阻挡膜的材料都可以。
而且，第七实施例中，如图9(e)所示的铁电电容器，结构上，以下部电极705成为规定电容的单元，但也能够以上部电极707取代。
而且，第七实施例中，电容绝缘膜706，结构上是由铁电体膜的SBT膜所构成，但也可以使用能够还原的材料取代，如：PZT系列制成的膜、BLT系列制成的膜、BST系列制成的膜、或氧化钽膜等的情况，也能够获得相同效果。这里，电容绝缘膜706虽然是由铁电体膜制成，电容绝缘膜706由高介电常数膜制成的情况，当然也能够获得相同效果。
(第八实施例)
以下，参考图10(a)～图10(e)，说明本发明涉及的第八实施例的半导体器件的制造方法。
如图10(a)所示，在形成存储单元晶体管(图略)的半导体衬底800上，形成添加例如：硼、磷等的SiO2所示的氧化硅膜即BPSG膜制成的第一层间绝缘膜801。接着，通过等离子CVD法，在第一层间绝缘膜801上，形成氮化硅膜制成第一氢阻挡膜802。这时，通过等离子CVD法形成氮化硅膜制成的第一氢阻挡膜802时，一般会产生多数的活性氢，但是由于是在后述形成铁电电容器之前，原理上能够避免活性氢的影响。
接着，如图10(b)所示，在第一层间绝缘膜801和第一氢阻挡膜802，形成钨(W)膜或多晶硅膜制成、下端部与存储单元晶体管连接的接触插塞803。接着，在第一氢阻挡膜802和接触插塞803上，沉积氮化钛铝膜制成的氢阻挡层，再于该氢阻挡层上，从下往上，依次叠层铟膜和氧化铟膜的叠层体制成的氧阻挡层，然后，沉积促进铁电体膜结晶成长的白金膜制成的第一导电膜。此后，通过将氢阻挡层、氧阻挡层和第一导电膜的布线图案制作，形成与接触插塞803上端部连接的第二氢阻挡膜804和下部电极805。
接着，在下部电极805上，从下往上，依次形成SBT膜制成的铁电体膜和白金膜制成的第二导电膜，再制作铁电体膜和第二导电膜的布线图案，然后形成电容绝缘膜806和上部电极807。这样一来，形成下部电极805、电容绝缘膜806和上部电极807制成的铁电电容器，接触插塞803，借助第二氢阻挡膜804，电性连接于半导体衬底800和铁电电容器的下部电极805。接着，在第一氢阻挡膜802上，以覆盖第二氢阻挡膜804侧面和铁电电容器的方式，沉积由臭氧TEOS膜制成，同时缓和铁电电容器阶差的绝缘膜808。而以上所述的半导体器件的制造工序为一例，本实施方式不受限于此。
接着，如图10(c)所示，通过绝缘膜808的布线图案制作，使铁电电容器周边的第一氢阻挡膜802的表面露出(这里将布线图案制作后的绝缘膜808称为绝缘膜808a)。这样一来，通过使铁电电容器的形成区域的外侧区域的第一氢阻挡膜802的表面的至少一部分露出，即使在第一氢阻挡膜802与铁电电容器之间存在其他层，第一氢阻挡膜802与后述的、如氮化钛铝膜制成的第三氢阻挡膜809仍然能够确实连接，故能够确实提高第一氢阻挡膜802与第三氢阻挡膜809的密接性。
接着，如图10(d)和(e)所示，在第一氢阻挡膜802上，第一氢阻挡膜802和第三氢阻挡膜809所共同含有的同一种原子(本实施例为氮原子)的气氛中，形成氮化钛铝膜制成的第三氢阻挡膜809。作为具体的一个例子，在含氮气氛中，由钛铝制成的靶材溅射的钛铝氮化的反应性溅射法。而图10(e)示出，第一氢阻挡膜802、第三氢阻挡膜809的布线图案制作状态的最终形状，但是尚未布线图案制作也没有关系。
如上所述，根据第八实施例，在包含第一氢阻挡膜802和第三氢阻挡膜809所共同含有的原子的气氛中，形成第三氢阻挡膜809，该气氛中的第一氢阻挡膜802和第三氢阻挡膜809的共含原子，被吸引进第一氢阻挡膜802和第三氢阻挡膜809的连接部分，图10(d)所示的区域802a。因此，第一氢阻挡膜802和第三氢阻挡膜809不只是互相物理性连接，还通过化学结合连接，因此能够提高第一氢阻挡膜802与第三氢阻挡膜809的密接性，降低铁电体膜或高介电常数膜制成的电容绝缘膜806的极化特性的劣化。而且，这里，在第一氢阻挡膜802与第三氢阻挡膜809的连接部分，不会形成具有氢扩散通道功能的氧化硅膜。
而且，第八实施例中，说明了：第一氢阻挡膜802与第三氢阻挡膜809含氮原子时，在含氮气氛中进行反应性溅射的方法，但是本发明不受限于此，只要是在氢阻挡膜中共同含有的原子的气氛中施行反应性溅射即可。
而且，第八实施例中，如图10(e)所示的铁电电容器，结构上，以下部电极805成为规定电容的单元，但也能够以上部电极807取代。
而且，第八实施例中，电容绝缘膜806是由铁电体膜的SBT膜所构成，但也可以使用能够还原的材料取代，例如：PZT系列制成的膜、BLT系列制成的膜、BST系列制成的膜、或氧化钽膜等的情况，也能够获得相同效果。这里，电容绝缘膜806虽然是由铁电体膜制成，但是电容绝缘膜806由高介电常数膜制成的情况，当然也能够获得相同效果。
上述各个实施例，说明了叠式铁电电容器的情况，但本发明中的电容器结构并不受限于此。
产业上的利用可能性
如上所述，本发明对于降低铁电体膜或高介电常数膜制成的电容绝缘膜的极化特性的半导体器件和制造方法非常有用。

Claims (38)

1.一种半导体器件，包括：第一氢阻挡膜，在所述第一氢阻挡膜上形成的电容元件，以及以覆盖所述电容元件的方式形成的第二氢阻挡膜；其特征在于：
所述第一氢阻挡膜和所述第二氢阻挡膜，至少包含1个使所述第一氢障阻挡膜和所述第二氢阻挡膜密接的同一种原子。
2.根据权利要求1所述的半导体器件，其特征在于：
所述第一氢阻挡膜和所述第二氢阻挡膜，通过所述同一种原子的化学结合，在所述电容元件的周边密接。
3.根据权利要求1所述的半导体器件，其特征在于：
所述原子为氮原子或氧原子。
4.一种半导体器件，包括：第一氢阻挡膜，在所述第一氢阻挡膜上形成的电容元件，以及以覆盖所述电容元件的方式形成的第二氢阻挡膜；其特征在于：
所述第一氢阻挡膜及所述第二氢阻挡膜，包含使所述第一氢阻挡膜和所述第二氢阻挡膜通过相互扩散而密接的金属原子，
所述第一氢阻挡膜和所述第二氢阻挡膜，通过所述金属原子的相互扩散在所述电容元件的周边密接。
5.根据权利要求4所述的半导体器件，其特征在于：
所述金属原子为钛或钽。
6.一种半导体器件，包括：第一氢阻挡膜，在所述第一氢阻挡膜上形成的电容元件，以及以覆盖所述电容元件的方式形成的第二氢阻挡膜；其特征在于：
第一氢阻挡膜和第二氢阻挡膜通过密接层，在所述电容元件的周边互相连接。
7.根据权利要求6所述的半导体器件，其特征在于：
所述密接层吸附氢。
8.根据权利要求6所述的半导体器件，其特征在于：
所述密接层包含过渡金属。
9.根据权利要求6所述的半导体器件，其特征在于：
所述密接层包含钛或钽。
10.一种半导体器件，包括：上面具有已氧化区域的第一氢阻挡膜，在所述第一氢阻挡膜上形成的电容元件，以及以覆盖所述电容元件的方式形成的含氧的第二氢阻挡膜；其特征在于：
所述第一氢阻挡膜和所述第二氢阻挡膜，通过所述电容元件周边的所述已氧化区域借助氧而密接。
11.一种半导体器件，包括：上面具有已氮化区域的第一氢阻挡膜，在所述第一氢阻挡膜上形成的电容元件，以及以覆盖所述电容元件的方式形成的含氮的第二氢阻挡膜；其特征在于：
所述第一氢阻挡膜和所述第二氢阻挡膜，通过所述电容元件周边的所述已氮化区域，借助氮而密接。
12.根据权利要求1、4、6、10或11所述的半导体器件，其特征在于：
所述第一氢阻挡膜和所述第二氢阻挡膜，以不使氧化硅膜介入所述第一氢阻挡膜与所述第二氢阻挡膜之间的方式密接。
13.根据权利要求1、4、6、10或11所述的半导体器件，其特征在于：
所述第一氢阻挡膜和所述第二氢阻挡膜，为以相同材料制成的膜。
14.根据权利要求1、4、6、10或11所述的半导体器件，其特征在于：
所述电容元件，包括：
在所述第一氢阻挡膜上形成的下部电极，
在所述下部电极上形成的电容绝缘膜，以及
在所述电容绝缘膜上形成的上部电极；
所述电容绝缘膜是由铁电体膜或高介电常数膜制成。
15.根据权利要求14所述的半导体器件，其特征在于：
所述电容绝缘膜由SrBi2(TaxNb1-x)2O9、Pb(ZrxTi1-x)O3、(BaxSr1-x)TiO3、(BixLa1-x)4Ti3O12(但以上，X满足0≤x≤1的关系)、或Ta2O5制成。
16.一种半导体器件的制造方法，其特征在于：
包括：
形成第一氢阻挡膜的工序，
在所述第一氢阻挡膜上形成电容元件的工序，以及
以覆盖所述电容元件的方式，同时在所述电容元件的周边连接所述第一氢阻挡膜形成第二氢阻挡膜的工序；
所述第一氢阻挡膜和所述第二氢阻挡膜至少包含1个使所述第一氢阻挡膜与所述第二氢阻挡膜密接的同一种原子，
所述第一氢阻挡膜和所述第二氢阻挡膜，通过所述同一种原子的化学结合而密接。
17.根据权利要求16所述的半导体器件的制造方法，其特征在于：
在所述形成电容元件的工序与所述形成第二氢阻挡膜的工序之间，包括：对所述电容元件的周边露出的所述第一氢阻挡膜的表面，加以蚀刻的工序，
所述蚀刻是：将所述第一氢阻挡膜和所述第二氢阻挡膜中所共含的所述原子的结合状态的结合键分解，形成悬空键。
18.根据权利要求17所述的半导体器件的制造方法，其特征在于：
所述蚀刻是采用惰性气体的干式蚀刻。
19.根据权利要求16所述的半导体器件的制造方法，其特征在于：
所述第二氢阻挡膜，是在包含所述第一氢阻挡膜和所述第二氢阻挡膜的共含所述原子的气氛中，通过反应性溅射法形成。
20.根据权利要求16～19中之任一权利要求所述的半导体器件的制造方法，其特征在于：
所述原子为氮原子或氧原子。
21.根据权利要求16所述的半导体器件的制造方法，其特征在于：
在所述形成电容元件的工序与所述形成第二氢阻挡膜的工序之间，包括对所述电容元件的周边露出的所述第一氢阻挡膜的表面层，加以去除的工序。
22.根据权利要求21所述的半导体器件的制造方法，其特征在于：
在所述形成电容元件的工序与所述去除表面层的工序之间，包括：使所述电容元件的形成区域的外侧区域的所述第一氢阻挡膜的至少一部分露出的工序。
23.根据权利要求21或22所述的半导体器件的制造方法，其特征在于：
所述去除表面层的工序包括用氢氟酸洗净所述表面层的工序。
24.根据权利要求21或22所述的半导体器件的制造方法，其特征在于：
所述去除表面层的工序，包括：通过使用惰性气体的干式蚀刻去除所述表面层的工序。
25.一种半导体器件的制造方法，其特征在于：
包括：
形成第一氢阻挡膜的工序，
在所述第一氢阻挡膜上形成电容元件的工序，以及
以覆盖所述电容元件的方式，同时于所述电容元件的周边连接所述第一氢阻挡膜，形成第二氢阻挡膜的工序；
所述第一氢阻挡膜和所述第二氢阻挡膜包含金属原子，使所述第一氢阻挡膜和所述第二氢阻挡膜通过相互扩散而密接，
所述第一氢阻挡膜和所述第二氢阻挡膜通过所述金属原子的相互扩散，在所述电容元件的周边密接。
26.根据权利要求25所述的半导体器件的制造方法，其特征在于：
所述金属原子为钛或钽。
27.一种半导体器件的制造方法，其特征在于：
包括：
形成第一氢阻挡膜的工序，
在所述第一氢阻挡膜上形成电容元件的工序，
对所述电容元件的周边露出的所述第一氢阻挡膜的表面，加以氧化的工序，以及
以覆盖所述电容元件的方式，同时连接所述氧化的表面，形成含氧的第二氢阻挡膜的工序。
28.根据权利要求27所述的半导体器件的制造方法，其特征在于：
在所述形成电容元件的工序与所述氧化表面的工序之间，包括：使所述电容元件的形成区域的外侧区域的所述第一氢阻挡膜的至少一部分露出的工序。
29.根据权利要求27或28所述的半导体器件的制造方法，其特征在于：
所述氧化表面的工序，包括：在含氧的气氛中施行急速加热处理的工序。
30.根据权利要求27或28所述的半导体器件的制造方法，其特征在于：
所述氧化表面的工序，包括：将所述表面暴露于氧等离子的工序。
31.一种半导体器件的制造方法，其特征在于：
包括：
形成第一氢阻挡膜的工序，
在所述第一氢阻挡膜上形成电容元件的工序，
对所述电容元件的周边露出的所述第一氢阻挡膜的表面加以氮化的工序；以及
以覆盖所述电容元件的方式，同时连接所述已氮化表面，形成含氮的第二氢阻挡膜的工序。
32.根据权利要求31所述的半导体器件的制造方法，其特征在于：
在所述形成电容元件的工序与所述氮化表面的工序之间，包括：使所述电容元件的形成区域的外侧区域的所述第一氢阻挡膜的至少一部分露出的工序。
33.根据权利要求31或32所述的半导体器件的制造方法，其特征在于：
所述氮化表面的工序，包括：在含氮气氛中施行急速加热处理的工序。
34.根据权利要求31或32所述的半导体器件的制造方法，其特征在于：
所述已氮化表面的工序，包括：将所述表面暴露于氮等离子的工序。
35.一种半导体器件的制造方法，其特征在于：
包括：
形成第一氢阻挡膜的工序，
在所述第一氢阻挡膜上形成电容元件的工序，
在所述电容元件的周边露出的所述第一氢阻挡膜的部分，形成密接层的工序，以及
以覆盖所述电容元件的方式，同时连接所述密接层，形成第二氢阻挡膜的工序。
36.根据权利要求35所述的半导体器件的制造方法，其特征在于：
在所述形成电容元件的工序与所述形成密接层的工序之间，包括：使所述电容元件的形成区域的外侧区域的所述第一氢阻挡膜的至少一部分露出的工序。
37.根据权利要求35或36所述的半导体器件的制造方法，其特征在于：
所述密接层吸附氢。
38.根据权利要求35或36所述的半导体器件的制造方法，其特征在于：
所述密接层含钛或钽。
CNB2004800002285A 2003-05-27 2004-03-12 半导体器件的制造方法 Expired - Fee Related CN100470806C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP149444/2003 2003-05-27
JP2003149444 2003-05-27

Publications (2)

Publication Number Publication Date
CN1698205A true CN1698205A (zh) 2005-11-16
CN100470806C CN100470806C (zh) 2009-03-18

Family

ID=33487148

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004800002285A Expired - Fee Related CN100470806C (zh) 2003-05-27 2004-03-12 半导体器件的制造方法

Country Status (7)

Country Link
US (3) US7180122B2 (zh)
EP (1) EP1653514A4 (zh)
JP (1) JP4459900B2 (zh)
KR (1) KR101027189B1 (zh)
CN (1) CN100470806C (zh)
TW (1) TW200503246A (zh)
WO (1) WO2004107446A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104567047A (zh) * 2013-11-28 2015-04-29 康雪慧 采用氮化铝钛材料的集热元件抗氢阻隔层及制备方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006005234A (ja) * 2004-06-18 2006-01-05 Seiko Epson Corp 半導体装置の製造方法及び半導体装置
KR100601324B1 (ko) * 2004-07-27 2006-07-14 엘지전자 주식회사 유기 전계 발광 소자
JP2006344783A (ja) * 2005-06-09 2006-12-21 Fujitsu Ltd 半導体装置及びその製造方法
JP4637733B2 (ja) * 2005-11-30 2011-02-23 富士通セミコンダクター株式会社 半導体装置およびその製造方法
JP4164700B2 (ja) * 2006-05-24 2008-10-15 セイコーエプソン株式会社 強誘電体メモリおよびその製造方法
JP4427563B2 (ja) * 2007-06-12 2010-03-10 株式会社東芝 半導体装置の製造方法
JP5568845B2 (ja) * 2008-07-01 2014-08-13 富士通セミコンダクター株式会社 半導体装置の製造方法
US8901657B1 (en) * 2009-08-14 2014-12-02 Triquint Semiconductor, Inc. Integrated capacitor having an overhanging top capacitor plate
US20110079878A1 (en) * 2009-10-07 2011-04-07 Texas Instruments Incorporated Ferroelectric capacitor encapsulated with a hydrogen barrier

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH118355A (ja) 1997-06-16 1999-01-12 Nec Corp 強誘電体メモリ
JPH11126881A (ja) * 1997-10-23 1999-05-11 Hitachi Ltd 高強誘電体薄膜コンデンサを有する半導体装置及びその製造方法
JP3098474B2 (ja) * 1997-10-31 2000-10-16 日本電気株式会社 半導体装置の製造方法
US6586790B2 (en) * 1998-07-24 2003-07-01 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing the same
US6509601B1 (en) * 1998-07-31 2003-01-21 Samsung Electronics Co., Ltd. Semiconductor memory device having capacitor protection layer and method for manufacturing the same
JP2000133633A (ja) * 1998-09-09 2000-05-12 Texas Instr Inc <Ti> ハ―ドマスクおよびプラズマ活性化エッチャントを使用した材料のエッチング方法
US6249014B1 (en) * 1998-10-01 2001-06-19 Ramtron International Corporation Hydrogen barrier encapsulation techniques for the control of hydrogen induced degradation of ferroelectric capacitors in conjunction with multilevel metal processing for non-volatile integrated circuit memory devices
US6236076B1 (en) 1999-04-29 2001-05-22 Symetrix Corporation Ferroelectric field effect transistors for nonvolatile memory applications having functional gradient material
US6611014B1 (en) * 1999-05-14 2003-08-26 Kabushiki Kaisha Toshiba Semiconductor device having ferroelectric capacitor and hydrogen barrier film and manufacturing method thereof
JP4737789B2 (ja) * 1999-06-18 2011-08-03 株式会社東芝 半導体装置
DE10000005C1 (de) 2000-01-03 2001-09-13 Infineon Technologies Ag Verfahren zur Herstellung eines ferroelektrischen Halbleiterspeichers
DE10065976A1 (de) * 2000-02-25 2002-02-21 Infineon Technologies Ag Verfahren zur Herstellung eines Halbleiterbauelements
US6476432B1 (en) * 2000-03-23 2002-11-05 Micron Technology, Inc. Structures and methods for enhancing capacitors in integrated circuits
JP2002110931A (ja) * 2000-10-02 2002-04-12 Matsushita Electric Ind Co Ltd 強誘電体メモリ装置
US6958508B2 (en) * 2000-10-17 2005-10-25 Matsushita Electric Industrial Co., Ltd. Ferroelectric memory having ferroelectric capacitor insulative film
US6730951B2 (en) * 2001-06-25 2004-05-04 Matsushita Electric Industrial Co., Ltd. Capacitor, semiconductor memory device, and method for manufacturing the same
JP3643091B2 (ja) 2001-06-25 2005-04-27 松下電器産業株式会社 半導体記憶装置及びその製造方法
KR100423906B1 (ko) * 2001-08-08 2004-03-22 삼성전자주식회사 강유전성 메모리 장치 및 그 제조방법
JP2003060164A (ja) * 2001-08-09 2003-02-28 Sharp Corp 半導体メモリ装置およびその製造方法
JP2003068987A (ja) * 2001-08-28 2003-03-07 Matsushita Electric Ind Co Ltd 半導体記憶装置およびその製造方法
EP1298730A3 (en) 2001-09-27 2007-12-26 Matsushita Electric Industrial Co., Ltd. Ferroelectric memory and method for fabricating the same
US6781184B2 (en) * 2001-11-29 2004-08-24 Symetrix Corporation Barrier layers for protecting metal oxides from hydrogen degradation
US6815223B2 (en) * 2002-11-22 2004-11-09 Symetrix Corporation Low thermal budget fabrication of ferroelectric memory using RTP
CN1356728A (zh) 2001-12-20 2002-07-03 华中科技大学 铁电场效应晶体管及其制备方法
US20030143853A1 (en) * 2002-01-31 2003-07-31 Celii Francis G. FeRAM capacitor stack etch
JP3967143B2 (ja) 2002-01-31 2007-08-29 松下電器産業株式会社 半導体装置及びその製造方法
KR100467369B1 (ko) * 2002-05-18 2005-01-24 주식회사 하이닉스반도체 수소배리어막 및 그를 구비한 반도체장치의 제조 방법
US6611449B1 (en) * 2002-09-24 2003-08-26 Infineon Technologies Aktiengesellschaft Contact for memory cells

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104567047A (zh) * 2013-11-28 2015-04-29 康雪慧 采用氮化铝钛材料的集热元件抗氢阻隔层及制备方法

Also Published As

Publication number Publication date
US7557011B2 (en) 2009-07-07
CN100470806C (zh) 2009-03-18
EP1653514A4 (en) 2010-07-21
US20050012133A1 (en) 2005-01-20
WO2004107446A1 (ja) 2004-12-09
EP1653514A1 (en) 2006-05-03
US20060220091A1 (en) 2006-10-05
TWI329921B (zh) 2010-09-01
US20060079066A1 (en) 2006-04-13
TW200503246A (en) 2005-01-16
JPWO2004107446A1 (ja) 2006-07-20
JP4459900B2 (ja) 2010-04-28
KR101027189B1 (ko) 2011-04-06
US7326990B2 (en) 2008-02-05
KR20060015235A (ko) 2006-02-16
US7180122B2 (en) 2007-02-20

Similar Documents

Publication Publication Date Title
CN1139129C (zh) 半导体集成电路器件及其制造方法
CN1290194C (zh) 电容元件、半导体存储器及其制备方法
CN101075577A (zh) 半导体装置的制造方法
CN1206736C (zh) 半导体装置、互补型半导体装置
CN1210780C (zh) 槽型元件分离结构
CN1449045A (zh) 半导体装置及其制造方法
CN1263133C (zh) 半导体装置
CN101055832A (zh) 半导体装置的制造方法
CN1525553A (zh) 半导体装置的制造方法
CN1426106A (zh) 半导体装置
CN1294655C (zh) 半导体器件及其制造方法
CN1674287A (zh) 铁电体存储器元件及其制造方法
CN1748320A (zh) 场效应晶体管
CN1525562A (zh) 半导体器件及其制造方法
CN1893080A (zh) 具有mim电容器的半导体装置及其制造方法
CN1757120A (zh) 场效应晶体管
CN1905213A (zh) 非易失性半导体存储器、半导体器件和非易失性半导体存储器的制造方法
CN1303698C (zh) 半导体器件及其制造方法
CN1610119A (zh) 半导体装置及其制造方法
CN1499633A (zh) 半导体器件及其制造方法
CN1236981A (zh) 薄膜晶体管及其制造方法
CN1941324A (zh) 用于制造半导体集成电路器件的方法
CN1665017A (zh) 半导体器件及其制造方法
CN1469477A (zh) 容量元件及其制造方法
CN101030598A (zh) 半导体装置及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090318

Termination date: 20140312