JP4459900B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP4459900B2
JP4459900B2 JP2005506452A JP2005506452A JP4459900B2 JP 4459900 B2 JP4459900 B2 JP 4459900B2 JP 2005506452 A JP2005506452 A JP 2005506452A JP 2005506452 A JP2005506452 A JP 2005506452A JP 4459900 B2 JP4459900 B2 JP 4459900B2
Authority
JP
Japan
Prior art keywords
film
hydrogen barrier
barrier film
hydrogen
ferroelectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005506452A
Other languages
English (en)
Other versions
JPWO2004107446A1 (ja
Inventor
巧 三河
勇治 十代
知恵 久都内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Publication of JPWO2004107446A1 publication Critical patent/JPWO2004107446A1/ja
Application granted granted Critical
Publication of JP4459900B2 publication Critical patent/JP4459900B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/65—Electrodes comprising a noble metal or a noble metal oxide, e.g. platinum (Pt), ruthenium (Ru), ruthenium dioxide (RuO2), iridium (Ir), iridium dioxide (IrO2)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H01L28/57—Capacitors with a dielectric comprising a perovskite structure material comprising a barrier layer to prevent diffusion of hydrogen or oxygen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region

Description

本発明は、容量素子を構成する強誘電体膜又は高誘電率膜よりなる容量絶縁膜への水素の拡散を防止する半導体装置及びその製造方法に関する。
強誘電体メモリとしては、プレーナ型構造を使用する１〜６４ｋｂｉｔの小容量のものが量産され始め、最近ではスタック型構造を使用する２５６ｋｂｉｔ〜４Ｍｂｉｔの大容量のものが開発の中心となってきている。スタック型の強誘電体メモリを実現するためには、集積度の大幅な向上、ひいては強誘電体メモリの微細化が不可欠である。これを実現するためには、強誘電体キャパシタを形成する工程、トランジスタを形成する工程及び配線を形成する工程の各工程間における整合を図ることが重要となる。
このため、例えば、Ｗ−ＣＶＤを使用するコンタクトの埋め込み技術又はトランジスタの特性を回復するために行なわれる水素雰囲気下での熱処理等に代表されるように、水素雰囲気中で処理が行なわれることが多い半導体プロセスにおいて、強誘電体キャパシタが還元されることなく、強誘電体膜の分極特性を維持することが課題となる。
従来、強誘電体キャパシタを水素バリア膜により被覆する技術が一般的である。これは、酸化アルミニウム膜、シリコン窒化膜に代表される水素バリア膜により、強誘電体キャパシタの形成以降において半導体プロセスで発生する水素の拡散を遮蔽して、強誘電体膜の分極量の減少を防止するものである。水素バリア膜による強誘電体キャパシタの被覆構造として強誘電体キャパシタの周囲を完全に被覆する構造を採用することにより、強誘電体膜の分極特性の劣化を最も効果的に防止している（例えば、特許文献１参照）。このようにして、強誘電体キャパシタの水素による分極特性の劣化を防止して、高集積された強誘電体メモリ又は高誘電体メモリを実現している。
以下、周囲が完全に被覆された構造を有する強誘電体キャパシタを有する従来の半導体装置について図１１を参照しながら説明する。図１１は従来の半導体装置の断面図である。
図１１に示すように、半導体基板１０の表層部には不純物拡散層１１が離間して形成されている。半導体基板１０上には、ゲート酸化膜１２及びゲート電極１３が形成されており、ゲート酸化膜１２及びゲート電極１３の両側面にはサイドウォール１４が形成されている。また、半導体基板１０の上には素子分離酸化膜１５が形成されている。半導体基板１０の上には、ゲート酸化膜１２、ゲート電極１３、サイドウォール１４及び素子分離膜１５を覆うように第１の層間絶縁膜１６が形成されており、該第１の層間絶縁膜１６の上には第１の水素バリア膜１７が形成されている。
第１の水素バリア膜１７の上には、下部電極１８、強誘電体膜よりなる容量絶縁膜１９及び上部電極２０から構成される強誘電体キャパシタが形成されており、上部電極２０の上には第２の水素バリア膜２１が形成されている。第１の水素バリア膜１７の上には、強誘電体キャパシタの側面及び第２の水素バリア膜２１を覆うように第３の水素バリア膜２２が形成されている。第１の層間絶縁膜１６の上には、第１の水素バリア膜１７及び第３の水素バリア膜２２を覆うように第２の層間絶縁膜２３が形成されている。第２の層間絶縁膜２３の上には、配線２４ａ及び２４ｂが形成されている。配線２４ａは第２の層間絶縁膜２３及び第３の水素バリア膜２２を貫通して延びるように第２の水素バリア膜２２の上面に接続されている。また、配線２４ａ及び２４ｂは第１の層間絶縁膜１６及び第２の層間絶縁膜２３を貫通して延びるように不純物拡散層１１の上面に接続されている。
このように、図１１に示した強誘電体キャパシタの周囲は、第１の水素バリア膜１７、第２の水素バリア膜２１及び第３の水素バリア膜２２により完全に覆われているため、強誘電体キャパシタの形成以降において、強誘電体キャパシタに対して還元性雰囲気中における熱処理を施しても、水素が容量絶縁膜１９に拡散することを抑制できるので、容量絶縁膜１９を構成する強誘電体膜の分極特性の劣化を低減することができる。
特許第３０９８４７４号 （第３頁、第１図）
しかしながら、本件発明者らが、前述のように周囲が水素バリア膜で覆われた強誘電体キャパシタに対して還元性雰囲気中における熱処理を施したところ、容量絶縁膜を構成する強誘電体膜の分極特性の劣化を完全に防止することができないということが判明した。特に、水素アニールを高濃度で施した場合には、強誘電体膜の分極特性の劣化を完全に防止できないことが顕著に現れた。
以下に、図１２、図１３、図１４、及び図１５（ａ）及び（ｂ）を参照しながら具体的に説明する。
本件発明者らは、図１２に示すような、周囲が水素バリア膜で覆われた強誘電体キャパシタに対して還元性雰囲気中において熱処理を施した。
図１２に示すように、メモリセルトランジスタ（図示は省略している）が形成されている半導体基板３０の上には第１の層間絶縁膜３１が形成されており、該第１の層間絶縁膜３１の上にはシリコン窒化膜よりなる第１の水素バリア膜３２が形成されている。該第１の水素バリア膜３２の上には導電性の第２の水素バリア膜３３が形成されている。第２の水素バリア膜３３の上には、表層が白金膜よりなる下部電極３４、強誘電体膜として例えばＳＢＴ（ＳｒＴａＢｉＯ）膜よりなる容量絶縁膜３５及び白金膜よりなる上部電極３６から構成される強誘電体キャパシタが形成されている。
第１の水素バリア膜３２の上には、第２の水素バリア膜３３の側面及び強誘電体キャパシタを覆うように、該強誘電体キャパシタの段差を緩和するための第２の層間絶縁膜３７が形成されている。第１の層間絶縁膜３１の上には、第１の水素バリア膜３２の側面及び第２の層間絶縁膜３７を覆うように酸化チタンアルミニウム膜よりなる第３の水素バリア膜３８が形成されている。第１の水素バリア膜３２及び第１の層間絶縁膜３１を貫通して延びるようにコンタクトプラグ３９が形成されており、該コンタクトプラグ３９は半導体基板３０と強誘電体キャパシタの下部電極３４とを第２の水素バリア膜３３を介して接続している。
このように、図１２に示した強誘電体キャパシタは第１の水素バリア膜３２、第２の水素バリア膜３３及び第３の水素バリア膜３８により周囲が完全に被覆された構造を有しているため、強誘電体キャパシタの形成以降において還元性雰囲気中における熱処理を施しても、容量絶縁膜３５への水素の拡散が抑制されるので、容量絶縁膜３５を構成する強誘電体膜の分極特性の劣化を防止することができる。
図１３は、図１２に示した強誘電体キャパシタに対して、水素濃度４％及び１００％の各雰囲気中において、４００℃で１０分間の熱処理を行なった場合の強誘電体膜よりなる容量絶縁膜３５の分極特性を示している。図１３から明らかなように、水素濃度４％及び１００％の各雰囲気中における熱処理を施した場合において、強誘電体膜よりなる容量絶縁膜３５の分極量が減少しており、水素濃度が１００％の雰囲気中における熱処理の場合に示されたように、特に強い還元性の雰囲気中において熱処理を施すと、強誘電体膜の分極特性が劣化する度合いが大きいことが判明した。
図１４は、図１３に示した水素濃度１００％の雰囲気中において、４００℃で１０分間の熱処理を行なった場合について、第１の水素バリア膜３２と第２の水素バリア膜３８との接続部分のＴＥＭ断面図を示しているが、図１４から明らかなように、シリコン窒化膜よりなる第１の水素バリア膜３２と酸化チタンアルミニウム膜よりなる第３の水素バリア膜３８との接続部分１２Ａに隙間が生じていることが観察された。
このようにして、本件発明者らは、強誘電体膜の分極特性が劣化する原因は、水素バリア膜同士が接続している界面を通じて水素が拡散することにあるということを見出した。すなわち、本件発明者らは、強誘電体膜の分極特性が劣化する度合いが水素バリア膜同士の密着性に大きく起因するために、水素バリア膜に用いる材料の選択又は水素バリア膜同士が接続しているときの接続表面の状態が極めて重要になるということを見出したのである。
そこで、本件発明者らは、上述の第１の水素バリア膜３２と第３の水素バリア膜３８との接続部分１２Ａにおける接続状態を詳細に分析するために、一例として、図１５（ａ）に示すように、水素バリア膜同士が模擬的に接続された構造を用いて実験を行なった。
図１５（ａ）に示す構造は、シリコン基板（図示せず）上に、シリコン窒化膜（第１の水素バリア膜）、及び酸化チタンアルミニウム膜（第２の水素バリア膜）を順に成膜することによって形成したものであり、本件発明者らは、この構造をＴＥＭにて断面を観察した。
その結果、図１５（ａ）から明らかなように、シリコン窒化（ＳｉＮ）膜と酸化チタンアルミニウム（ＴｉＡｌＯ）膜との接続部分（界面部分）には、約３．０ｎｍの膜厚を有する変質層が確認された。
さらに、本件発明者らは、図１５（ａ）に示したシリコン窒化膜と酸化チタンアルミニウム膜との界面に形成された変質層とシリコン窒化膜とをＥＥＬＳ（Electron Energy Loss Spectroscopy） を用いて分析したところ、図１５（ｂ）から明らかなように、変質層に対する分析結果には、Ｓｉ-Ｏ のピークが検出された。なお、図１５（ｂ）は、第１及び第２の水素バリア膜同士の接続部分の実験サンプルに対するＥＥＬＳ分析結果を説明するためのＴＥＭ断面図、及び損失エネルギー（Loss Energy(eV)）と密度(Intensity)との関係図を示している。
このような実験結果にもとづいて、本件発明者らは、シリコン窒化膜と酸化チタンアルミニウム膜との界面に形成された変質層がシリコン酸化膜であることを突き止めた。これは、シリコン窒化膜中のシリコン（Ｓｉ）と酸化チタンアルミニウム中の酸素（Ｏ）とが接触し、後工程で行なう熱処理（例えば、容量絶縁膜を結晶化するための熱処理）を経ることにより、安定的なＳｉ-Ｏ 結合が形成されたもとのと推測できるからである。
以上の実験結果に従えば、シリコン窒化膜と酸化チタンアルミニウム膜とで構成される実際の水素バリア膜同士の接続部であっても、同様に、Ｓｉ-Ｏ 結合が形成され、シリコン酸化膜が形成されていると考えることができる。
シリコン酸化膜は、外部からの水素の浸入を防ぐというバリア性を有していない。このため、シリコン酸化膜が形成されたシリコン窒化膜と酸化チタンアルミニウム膜との接続部分は、水素に対して弱いので、外部からの水素を透過させる役割を担ってしまう。
実際には、図１４に示す接続部１２Ａは、図１５（ａ）に示す構造と異なって、接続部１２Ａは縦方向に延びているので、模擬的に行なった実験のサンプルと比較して、水素バリア膜同士の接触状態が悪い上に、接続部１２Ａには膜ストレスが集中しやすいことを考慮すると、接続部１２ＡにはＳｉ-Ｏ 結合が部分的に形成されているものと予想される。すなわち、接続部１２Ａには、Ｓｉ-Ｏ 結合よりなるシリコン酸化膜と隙間とが混在している状態になっていると予想される。
したがって、接続部１２Ａは、Ｓｉ-Ｏ 結合が形成されている領域であっても、隙間が形成されている領域であっても、水素バリア性が全くないことになる。すなわち、図１４に示すように、接続部１２Ａは水素の拡散パスの役割を果たしていることを意味する。また、裏返して考えると、水素バリア膜同士の接続部分において、Ｓｉ-Ｏ 結合が検出される場合には、互いに接続される一の水素バリア膜と他の水素バリア膜との組み合わせでは、水素の拡散パスが形成される可能性が高いことを示唆している。
ところで、前述の図１１に示した従来の半導体装置の場合、第１の水素バリア膜１７は、減圧ＣＶＤ法又はスパッタリング法により形成された１０〜２００ｎｍの膜厚を有するシリコン窒化膜よりなり、第２の水素バリア膜２１は、スパッタリング法により形成された５０ｎｍの膜厚を有する窒化チタン膜よりなり、さらに、第３の水素バリア膜２２は、下から順にシリコン酸化膜及びシリコン窒化膜が積層された積層膜又は例えばシリコン酸窒化膜のように酸素及び窒素を含む膜よりなっている。
しかしながら、第３の水素バリア膜２２としてシリコン酸化膜及びシリコン窒化膜の積層膜を用いた場合には、そもそも水素バリア性が弱いので、図１１に示した従来の半導体装置における強誘電体膜の分極特性が劣化する程度が高いと考えられる。また、図１１に示した従来の半導体装置の場合、強誘電体膜の分極特性の劣化を低減する目的で、第１、第２、及び第３の水素バリア膜１７、２１、及び２２によって強誘電体キャパシタを完全に覆う構造を採用しているものの、水素バリア膜同士が接続される部分の密着性を向上させる観点に着目して、水素バリア膜に用いる材料の選択又は水素バリア膜の表面処理をいかに行なうかについては全く開示されていない。さらに、このような視点に立った議論は未だになされていない。
本発明は、前記に鑑み、互いに接続される部分における水素バリア膜同士の密着性を向上させることにより、強誘電体キャパシタに対して還元性雰囲気中において熱処理を施した場合に、容量絶縁膜の分極特性が劣化することを低減することを目的とする。
前記の課題を解決するために、本発明に係る第１の半導体装置は、第１の水素バリア膜と、第１の水素バリア膜の上に形成された容量素子と、容量素子を覆うように形成された第２の水素バリア膜とを備え、第１の水素バリア膜及び第２の水素バリア膜は、第１の水素バリア膜と第２の水素バリア膜とを密着させる同一種の原子を少なくとも１つ含んでいることを特徴とする。
第１の半導体装置によると、第１の水素バリア膜及び第２の水素バリア膜中に密着を促進させる同一種の原子が含まれていることにより、第１の水素バリア膜と第２の水素バリア膜との密着性を向上させることができる。このため、第１の水素バリア膜と第２の水素バリア膜とが接続されている界面を通じて、容量絶縁膜に水素が拡散することを抑制できるので、強誘電体膜又は高誘電率膜よりなる容量絶縁膜の分極特性の劣化を低減させることができる。
第１の半導体装置において、第１の水素バリア膜と第２の水素バリア膜とは、同一種の原子が化学的に結合することによって、容量素子の周縁部において、密着していることが好ましい。
このようにすると、第１の水素バリア膜と第２の水素バリア膜とは、互いに単に物理的に接続しているのではなく、同一種の原子の化学結合によって接続されるので、第１の水素バリア膜と第２の水素バリア膜との密着性が向上する。
第１の半導体装置において、原子は、窒素原子又は酸素原子であることが好ましい。
このようにすると、第１の水素バリア膜及び第２の水素バリア膜を比較的に容易なプロセスで形成することができると共に、第１の水素バリア膜と第２の水素バリア膜との密着性を向上させることができる。
また、前記の課題を解決するために、本発明に係る第２の半導体装置は、第１の水素バリア膜と、第１の水素バリア膜の上に形成された容量素子と、容量素子を覆うように形成された第２の水素バリア膜とを備え、第１の水素バリア膜及び第２の水素バリア膜は、第１の水素バリア膜と第２の水素バリア膜とを相互拡散によって密着させる金属原子を含み、第１の水素バリア膜と第２の水素バリア膜とは、金属原子が相互拡散することによって、容量素子の周縁部において密着していることを特徴とする。
第２の半導体装置によると、第１の水素バリア膜及び第２の水素バリア膜中に密着を促進させる金属原子が含まれており、金属原子は拡散係数が大きいので、第１の水素バリア膜と第２の水素バリア膜との密着性を向上させることができる。すなわち、第１の水素バリア膜と第２の水素バリア膜とは、金属原子の相互拡散によって密着している。このため、第１の水素バリア膜と第２の水素バリア膜とが接続されている界面を通じて容量絶縁膜に水素が拡散することを抑制できるので、強誘電体膜又は高誘電率膜よりなる容量絶縁膜の分極特性の劣化をさらに低減させることができる。
第２の半導体装置において、金属原子は、Ｔｉ又はＴａであることが好ましい。
このようにすると、Ｔｉ又はＴａは拡散係数がとても大きく、第１の水素バリア膜と第２の水素バリア膜との密着性を向上させる働きが高いので、強誘電体膜又は高誘電率膜よりなる容量絶縁膜の分極特性の劣化を大幅に低減させることができる。
また、前記の課題を解決するために、本発明に係る第３の半導体装置は、第１の水素バリア膜と、第１の水素バリア膜の上に形成された容量素子と、容量素子を覆うように形成された第２の水素バリア膜とを備え、第１の水素バリア膜と第２の水素バリア膜とは、密着層を介して、容量素子の周縁部において互いに接続されていることを特徴とする。
第３の半導体装置によると、第１の水素バリア膜と第２の水素バリア膜との間に密着層を介在させることにより、第１の水素バリア膜と第２の水素バリア膜との密着性を向上させることができるので、第１の水素バリア膜及び第２の水素バリア膜に用いる材料の選択の幅が制限されることなく、強誘電体膜又は高誘電率膜よりなる容量絶縁膜の分極特性の劣化を低減させることができる。
第３の半導体装置において、密着層は、水素を吸蔵することが好ましい。
このようにすると、密着層中に拡散される微量の水素を捕獲することができるので、容量絶縁膜に拡散する水素を効果的に抑制できるので、強誘電体膜又は高誘電率膜よりなる容量絶縁膜の分極特性の劣化をさらに低減させることができる。
第３の半導体装置において、密着層は、遷移金属を含むことが好ましい。
このようにすると、水素を吸蔵する金属を利用し、水素の拡散を防止することができ、さらに、第１の水素バリア膜と第２の水素バリア膜とを相互に密着させる効果をさらに高めることができる。
第３の半導体装置において、密着層は、Ｔｉ又はＴａを含むことが好ましい。
このようにすると、Ｔｉ又はＴａは拡散係数が大きいので、第１の水素バリア膜と第２の水素バリア膜とを相互に密着させる効果をさらに高めることができる。
また、前記の課題を解決するために、本発明に係る第４の半導体装置は、上面に酸化された領域を有する第１の水素バリア膜と、第１の水素バリア膜の上に形成された容量素子と、容量素子を覆うように形成された、酸素を含む第２の水素バリア膜とを備え、第１の水素バリア膜と第２の水素バリア膜とは、容量素子の周縁部における前記酸化された領域を介して、酸素結合によって密着していることを特徴とする。
第４の半導体装置によると、第１の水素バリア膜における酸化された領域に含まれる酸素と第２の水素バリア膜に含まれる酸素が、酸素結合することにより、第１の水素バリア膜と第２の水素バリア膜とは、互いに単に物理的に接続しているのではなく、化学結合により密着している。言い換えれば、第１の水素バリア膜と第２の水素バリア膜とは酸素原子を架橋として密着している。このため、第１の水素バリア膜と第２の水素バリア膜とが接続されている界面を通じて容量絶縁膜に水素が拡散することを抑制できるので、強誘電体膜又は高誘電率膜よりなる容量絶縁膜の分極特性の劣化をさらに低減させることができる。
また、前記の課題を解決するために、本発明に係る第５の半導体装置は、上面に窒化された領域を有する第１の水素バリア膜と、第１の水素バリア膜の上に形成された容量素子と、容量素子を覆うように形成された、窒素を含む第２の水素バリア膜とを備え、第１の水素バリア膜と第２の水素バリア膜とは、容量素子の周縁部における窒化された領域を介して、窒素結合によって密着していることを特徴とする。
第５の半導体装置によると、第１の水素バリア膜における窒化された領域に含まれる窒素と第２の水素バリア膜に含まれる窒素が、窒素結合することにより、第１の水素バリア膜と第２の水素バリア膜とは、互いに単に物理的に接続しているのではなく、化学結合により密着している。言い換えれば、第１の水素バリア膜と第２の水素バリア膜とは窒素原子を架橋として密着している。このため、第１の水素バリア膜と第２の水素バリア膜とが接続されている界面を通じて容量絶縁膜に水素が拡散することを抑制できるので、強誘電体膜又は高誘電率膜よりなる容量絶縁膜の分極特性の劣化をさらに低減させることができる。
第１〜第４の半導体装置において、第１の水素バリア膜と第２の水素バリア膜とは、第１の水素バリア膜と第２の水素バリア膜との間に酸化シリコン膜を介在させないように密着していることが好ましい。
このように、容量絶縁膜への水素の拡散パスとなる酸化シリコン膜を介在させないので、強誘電体膜又は高誘電率膜よりなる容量絶縁膜の分極特性の劣化をさらに低減させることができる。
第１〜第４の半導体装置において、第１の水素バリア膜及び第２の水素バリア膜は、同じ材料よりなる膜であることが好ましい。
このようにすると、第１の水素バリア膜と第２の水素バリアとの密着性が向上すると共に、後工程における熱処理による熱膨張、熱収縮又はストレス変化の影響を受けることがなくなるため、第１の水素バリア膜と第２の水素バリア膜とが接続されている部分が熱的に安定するので、強誘電体膜又は高誘電率膜よりなる容量絶縁膜の分極特性の劣化をさらに低減させることができる。
第１〜第４の半導体装置において、容量素子は、第１の水素バリア膜の上に形成された下部電極と、下部電極の上に形成された容量絶縁膜と、容量絶縁膜の上に形成された上部電極とを備え、容量絶縁膜は、強誘電体膜又は高誘電率膜よりなることが好ましい。
第１〜第４の半導体装置において、容量絶縁膜は、ＳｒＢｉ2（ＴａxＮｂ1-x）2Ｏ9、Ｐｂ（ＺｒxＴｉ1-x）Ｏ3、（ＢａxＳｒ1-x）ＴｉＯ3、（ＢｉxＬａ1-x）4Ｔｉ3Ｏ12（但し、以上において、Ｘは、０≦ｘ≦１の関係を満たす）、又はＴａ2Ｏ5 よりなることが好ましい。
また、前記の課題を解決するために、本発明に係る第１の半導体装置の製造方法は、第１の水素バリア膜を形成する工程と、第１の水素バリア膜の上に容量素子を形成する工程と、容量素子を覆うと共に容量素子の周縁部において第１の水素バリア膜と接するように第２の水素バリア膜を形成する工程とを備え、第１の水素バリア膜及び第２の水素バリア膜は、第１の水素バリア膜と第２の水素バリアとを密着させる同一種の原子を少なくとも１つ含み、第１の水素バリア膜と第２の水素バリア膜とは、同一種の原子が化学的に結合することによって密着していることを特徴とする。
第１の半導体装置の製造方法によると、第１の水素バリア膜及び第２の水素バリア膜中に密着を促進させる同一種の原子が含まれていることにより、第１の水素バリア膜と第２の水素バリア膜との密着性を向上させることができる。すなわち、第１の水素バリア膜と第２の水素バリア膜とは、互いに単に物理的に接続しているのではなく、同一種の原子の化学結合によって接続されるので、第１の水素バリア膜と第２の水素バリア膜との密着性が向上する。このため、第１の水素バリア膜と第２の水素バリア膜とが接続されている界面を通じて容量絶縁膜に水素が拡散することを抑制できるので、強誘電体膜又は高誘電率膜よりなる容量絶縁膜の分極特性の劣化を低減させることができる。
第１の半導体装置の製造方法において、容量素子を形成する工程と第２の水素バリア膜を形成する工程との間に、第１の水素バリア膜における容量素子の周縁部において露出している表面をエッチングする工程を含み、エッチングは、第１の水素バリア膜と第２の水素バリア膜とに共通に含まれている原子の結合状態にある結合の手を解離して未結合の手を形成することが好ましい。
このようにすると、第１の水素バリア膜と第２の水素バリア膜とに共通に含まれる原子は、第１の水素バリア膜に含まれる他の原子との結合状態を解離して未結合手を形成し、第２の水素バリア膜に共通に含まれている原子と結合する。このため、第１の水素バリア膜と第２の水素バリア膜とは、互いに単に物理的に接続しているのではなく、共通に含まれる原子の化学結合によって接続されるので、第１の水素バリア膜と第２の水素バリア膜との密着性が向上する。したがって、第１の水素バリア膜と第２の水素バリア膜とが接続されている界面を通じて、容量絶縁膜に水素が拡散することを抑制できるので、強誘電体膜又は高誘電率膜よりなる容量絶縁膜の分極特性の劣化を低減させることができる。
この場合に、エッチングは、不活性ガスを用いたドライエッチングであることが好ましい。
このように、不活性ガスを用いることにより、所望していない化学反応を発生させることなく、第１の水素バリア膜と第２の水素バリア膜とに共通に含まれる原子同士の結合を切断できる。このため、第１の水素バリア膜の表面に未結合の手を多数生じさせることができる。
第１の半導体装置の製造方法において、第２の水素バリア膜は、第１の水素バリア膜と第２の水素バリア膜に共通に含まれている原子を含む雰囲気中において、反応性スパッタ法により形成されることが好ましい。
このようにすると、雰囲気中に存在する第１の水素バリア膜と第２の水素バリア膜とに共通に含まれる原子が、第１の水素バリア膜と第２の水素バリア膜とが接続される部分に取り込まれながら、第２の水素バリア膜が堆積されるので、第１の水素バリア膜と第２の水素バリア膜との密着性を高めることができる。
第１の半導体装置の製造方法において、原子は、窒素原子又は酸素原子であることが好ましい。
このようにすると、第１の水素バリア膜及び第２の水素バリア膜を比較的に容易なプロセスで形成することができると共に、第１の水素バリア膜と第２の水素バリア膜との密着性を向上させることができる。
第１の半導体装置の製造方法において、容量素子を形成する工程と第２の水素バリア膜を形成する工程との間に、第１の水素バリア膜における容量素子の周縁部において露出している表面層を除去する工程を備えることが好ましい。
第１の半導体装置の製造方法において、容量素子を形成する工程と表面層を除去する工程との間に、第１の水素バリア膜における容量素子が形成されている領域の外側領域の少なくとも一部を露出させる工程をさらに備えていれば、第１の水素バリア膜と容量素子との間に他の層が介在している場合であっても、第１の水素バリア膜と第２の水素バリア膜とを確実に接続できるので、第１の水素バリア膜と第２の水素バリア膜との密着性を確実に向上させることができる。
第１の半導体装置の製造方法において、表面層を除去する工程は、フッ化水素酸により表面層を洗浄する工程を含むことが好ましい。
このようにすると、フッ化水素酸の濃度及び洗浄時間を制御することにより、表面層のみを容易に除去することができる。
第１の半導体装置の製造方法において、表面層を除去する工程は、不活性ガスを用いたドライエッチングにより表面層を除去する工程を含むことが好ましい。
このようにすると、表面層のみを容易に除去することができると共に、第１の水素バリア膜に与えるダメージを抑制することができる。
また、前記の課題を解決するために、本発明に係る第２の半導体装置の製造方法は、第１の水素バリア膜を形成する工程と、第１の水素バリア膜の上に容量素子を形成する工程と、容量素子を覆うと共に容量素子の周縁部において第１の水素バリア膜と接するように第２の水素バリア膜を形成する工程とを備え、第１の水素バリア膜及び第２の水素バリア膜は、第１の水素バリア膜と第２の水素バリア膜とを相互拡散によって密着させる金属原子を含み、第１の水素バリア膜と第２の水素バリア膜とは、金属原子が相互拡散することによって、容量素子の周縁部において密着していることを特徴とする。
第２の半導体装置の製造方法によると、第１の水素バリア膜及び第２の水素バリア膜中に密着を促進させる金属原子が含まれており、金属原子は拡散係数が大きいので、第１の水素バリア膜と第２の水素バリア膜との密着性を向上させることができる。すなわち、第１の水素バリア膜と第２の水素バリア膜とは、金属原子の相互拡散によって密着する。このため、第１の水素バリア膜と第２の水素バリア膜とが接続されている界面を通じて容量絶縁膜に水素が拡散することを抑制できるので、強誘電体膜又は高誘電率膜よりなる容量絶縁膜の分極特性の劣化をさらに低減させることができる。
第２の半導体装置の製造方法において、金属原子は、Ｔｉ又はＴａであることが好ましい。
このようにすると、第１の水素バリア膜及び第２の水素バリア膜を比較的に容易なプロセスで形成することができると共に、Ｔｉ又はＴａは拡散係数が大きいので、第１の水素バリア膜と第２の水素バリア膜との密着性を向上させることができる。
また、前記の課題を解決するために、本発明に係る第３の半導体装置の製造方法は、第１の水素バリア膜を形成する工程と、第１の水素バリア膜の上に容量素子を形成する工程と、第１の水素バリア膜における容量素子の周縁部において露出している表面を酸化する工程と、容量素子を覆うと共に酸化された表面と接するように、酸素を含む第２の水素バリア膜を形成する工程とを備えることを特徴とする。
第３の半導体装置の製造方法によると、第１の水素バリア膜において酸化させた表面層と、酸素原子を含む第２の水素バリア膜とを接続するため、酸素結合により、第１の水素バリア膜と第２の水素バリア膜との密着性を向上させることができるので、強誘電体膜又は高誘電率膜よりなる容量絶縁膜の分極特性の劣化を低減させることができる。
第３の半導体装置の製造方法において、容量素子を形成する工程と表面を酸化する工程との間に、第１の水素バリア膜における容量素子が形成されている領域の外側領域の少なくとも一部を露出させる工程をさらに備えていれば、第１の水素バリア膜と容量素子との間に他の層が介在している場合であっても、第１の水素バリア膜と第２の水素バリア膜とを確実に接続できるので、第１の水素バリア膜と第２の水素バリア膜との密着性を確実に向上させることができる。
第３の半導体装置の製造方法において、表面を酸化する工程は、酸素雰囲気中において急速加熱処理を施す工程を含むことが好ましい。
このようにすると、第１の水素バリア膜における表面のみを容易に酸化させることができると共に、第１の水素バリア膜における下地へ与える影響を抑制することができる。
第３の半導体装置の製造方法において、表面を酸化する工程は、表面を酸素プラズマに暴露する工程を含むことが好ましい。
このようにすると、低温での酸化を行なうので、第１の水素バリア膜における表面のみをさらに容易に酸化させることができると共に、第１の水素バリア膜における下地へ与える影響をさらに抑制することができる。
また、前記の課題を解決するために、本発明に係る第４の半導体装置の製造方法は、第１の水素バリア膜を形成する工程と、第１の水素バリア膜の上に容量素子を形成する工程と、第１の水素バリア膜における容量素子の周縁部において露出している表面を窒化する工程と、容量素子を覆うと共に窒化された表面と接するように、窒素を含む第２の水素バリア膜を形成する工程とを備えることが好ましい。
第４の半導体装置の製造方法によると、第１の水素バリア膜において窒化させた表面層と、窒素原子を含む第２の水素バリア膜とを接続するため、窒素結合により、第１の水素バリア膜と第２の水素バリア膜との密着性を向上させることができるので、強誘電体膜又は高誘電率膜よりなる容量絶縁膜の分極特性の劣化を低減させることができる。
第４の半導体装置の製造方法において、容量素子を形成する工程と表面を窒化する工程との間に、第１の水素バリア膜における容量素子が形成されている領域の外側領域の少なくとも一部を露出させる工程をさらに備えていれば、第１の水素バリア膜と容量素子との間に他の層が介在している場合であっても、第１の水素バリア膜と第２の水素バリア膜とを確実に接続できるので、第１の水素バリア膜と第２の水素バリア膜との密着性を確実に向上させることができる。
第４の半導体装置の製造方法において、表面を窒化する工程は、窒素雰囲気中において急速加熱処理を施す工程を含むことが好ましい。
このようにすると、第１の水素バリア膜における表面のみを容易に窒化させることができると共に、第１の水素バリア膜における下地へ与える影響を抑制することができる。
第４の半導体装置の製造方法において、表面を窒化する工程は、表面を窒素プラズマに暴露する工程を含むことが好ましい。
このようにすると、低温での窒化を行なうので、第１の水素バリア膜における表面のみをさらに容易に窒化させることができると共に、第１の水素バリア膜における下地へ与える影響をさらに抑制することができる。
また、前記の課題を解決するために、本発明に係る第５の半導体装置の製造方法は、第１の水素バリア膜を形成する工程と、第１の水素バリア膜の上に容量素子を形成する工程と、第１の水素バリア膜における容量素子の周縁部において露出している部分に密着層を形成する工程と、容量素子を覆うと共に密着層と接するように第２の水素バリア膜を形成する工程とを備えることを特徴とする。
第５の半導体装置の製造方法によると、第１の水素バリア膜と第２の水素バリア膜との間に密着層を形成していることにより、第１の水素バリア膜と第２の水素バリア膜との密着性を向上させることができるので、第１の水素バリア膜及び第２の水素バリア膜に用いる材料の選択の幅が制限されることなく、強誘電体膜又は高誘電率膜よりなる容量絶縁膜の分極特性の劣化を低減させることができる。
第５の半導体装置の製造方法において、容量素子を形成する工程と密着層を形成する工程との間に、第１の水素バリア膜における容量素子が形成されている領域の外側領域の少なくとも一部を露出させる工程をさらに備えていれば、第１の水素バリア膜と容量素子との間に他の層が介在している場合であっても、第１の水素バリア膜と第２の水素バリア膜とを確実に接続できるので、第１の水素バリア膜と第２の水素バリア膜との密着性を確実に向上させることができる。
第５の半導体装置の製造方法において、密着層は、水素を吸蔵することが好ましい。
このようにすると、密着層中に拡散される微量の水素を捕獲することができるので、容量絶縁膜に拡散される水素を効果的に抑制できるので、強誘電体膜又は高誘電率膜よりなる容量絶縁膜の分極特性の劣化をさらに低減させることができる。
第５の半導体装置の製造方法において、密着層は、Ｔｉ又はＴａを含むことが好ましい。
このようにすると、Ｔｉ又はＴａは拡散係数がとても大きいため、第１の水素バリア膜と第２の水素バリア膜との密着性をさらに向上させると共に、Ｔｉ又はＴａは水素を吸蔵する能力を有するため、容量絶縁膜に拡散される水素を効果的に抑制できるので、強誘電体膜又は高誘電率膜よりなる容量絶縁膜の分極特性の劣化を大幅に低減させることができる。
本発明の第１の半導体装置によると、第１の水素バリア膜及び第２の水素バリア膜中に密着を促進させる同一種の原子が含まれていることにより、第１の水素バリア膜と第２の水素バリア膜との密着性を向上させることができる。このため、第１の水素バリア膜と第２の水素バリア膜とが接続されている界面を通じて、容量絶縁膜に水素が拡散することを抑制できるので、強誘電体膜又は高誘電率膜よりなる容量絶縁膜の分極特性の劣化を低減させることができる。
本発明の第２の半導体装置によると、第１の水素バリア膜及び第２の水素バリア膜中に密着を促進させる金属原子が含まれており、金属原子は拡散係数が大きいので、第１の水素バリア膜と第２の水素バリア膜との密着性を向上させることができる。すなわち、第１の水素バリア膜と第２の水素バリア膜とは、金属原子の相互拡散によって密着している。このため、第１の水素バリア膜と第２の水素バリア膜とが接続されている界面を通じて、容量絶縁膜に水素が拡散することを抑制できるので、強誘電体膜又は高誘電率膜よりなる容量絶縁膜の分極特性の劣化をさらに低減させることができる。
本発明の第３の半導体装置によると、第１の水素バリア膜と第２の水素バリア膜との間に密着層を介在させることにより、第１の水素バリア膜と第２の水素バリア膜との密着性を向上させることができるので、第１の水素バリア膜及び第２の水素バリア膜に用いる材料の選択の幅が制限されることなく、強誘電体膜又は高誘電率膜よりなる容量絶縁膜の分極特性の劣化を低減させることができる。
本発明の第４の半導体装置によると、第１の水素バリア膜における酸化された領域に含まれる酸素と第２の水素バリア膜に含まれる酸素が、酸素結合することにより、第１の水素バリア膜と第２の水素バリア膜とは、互いに単に物理的に接続しているのではなく、化学結合により接続している。このため、第１の水素バリア膜と第２の水素バリア膜とが接続されている界面を通じて、容量絶縁膜に水素が拡散することを抑制できるので、強誘電体膜又は高誘電率膜よりなる容量絶縁膜の分極特性の劣化をさらに低減させることができる。
本発明の第５の半導体装置によると、第１の水素バリア膜における窒化された領域に含まれる窒素と第２の水素バリア膜に含まれる窒素が、窒素結合することにより、第１の水素バリア膜と第２の水素バリア膜とは、互いに単に物理的に接続しているのではなく、化学結合により接続している。このため、第１の水素バリア膜と第２の水素バリア膜とが接続されている界面を通じて、容量絶縁膜に水素が拡散することを抑制できるので、強誘電体膜又は高誘電率膜よりなる容量絶縁膜の分極特性の劣化をさらに低減させることができる。
本発明の第１の半導体装置の製造方法によると、第１の水素バリア膜及び第２の水素バリア膜中に密着を促進させる同一種の原子が含まれていることにより、第１の水素バリア膜と第２の水素バリア膜との密着性を向上させることができる。すなわち、第１の水素バリア膜と第２の水素バリア膜とは、互いに単に物理的に接続しているのではなく、同一種の原子の化学結合によって接続されるので、第１の水素バリア膜と第２の水素バリア膜との密着性が向上する。このため、第１の水素バリア膜と第２の水素バリア膜とが接続されている界面を通じて、容量絶縁膜に水素が拡散することを抑制できるので、強誘電体膜又は高誘電率膜よりなる容量絶縁膜の分極特性の劣化を低減させることができる。
本発明の第２の半導体装置の製造方法によると、第１の水素バリア膜及び第２の水素バリア膜中に密着を促進させる金属原子が含まれており、金属原子は拡散係数が大きいので、第１の水素バリア膜と第２の水素バリア膜との密着性を向上させることができる。すなわち、第１の水素バリア膜と第２の水素バリア膜とは、金属原子の相互拡散によって密着する。このため、第１の水素バリア膜と第２の水素バリア膜とが接続されている界面を通じて、容量絶縁膜に水素が拡散することを抑制できるので、強誘電体膜又は高誘電率膜よりなる容量絶縁膜の分極特性の劣化をさらに低減させることができる。
本発明の第３の半導体装置の製造方法によると、第１の水素バリア膜において酸化させた表面層と、酸素原子を含む第２の水素バリア膜とを接続するため、酸素結合により、第１の水素バリア膜と第２の水素バリア膜との密着性を向上させることができるので、強誘電体膜又は高誘電率膜よりなる容量絶縁膜の分極特性の劣化を低減させることができる。
本発明の第４の半導体装置の製造方法によると、第１の水素バリア膜において窒化させた表面層と、窒素原子を含む第２の水素バリア膜とを接続するため、第１の水素バリア膜と第２の水素バリア膜との密着性を向上させることができるので、強誘電体膜又は高誘電率膜よりなる容量絶縁膜の分極特性の劣化を低減させることができる。
本発明の第５の半導体装置の製造方法によると、第１の水素バリア膜と第２の水素バリア膜との間に密着層を形成していることにより、第１の水素バリア膜と第２の水素バリア膜との密着性を向上させることができるので、第１の水素バリア膜及び第２の水素バリア膜に用いる材料の選択の幅が制限されることなく、強誘電体膜又は高誘電率膜よりなる容量絶縁膜の分極特性の劣化を低減させることができる。
（第１の実施形態）
以下、本発明の第１の実施形態に係る半導体装置について、図１〜図３を参照しながら説明する。図１は、第１の実施形態に係る半導体装置の断面構造を示している。
図１に示すように、メモリセルトランジスタ（図示は省略している）が形成されている半導体基板１００の上には、例えばボロン、リン等が添加されたシリコン酸化膜であるＢＰＳＧ膜よりなる第１の層間絶縁膜１０１が形成されており、該第１の層間絶縁膜１０１の上にはシリコン窒化膜よりなる第１の水素バリア膜１０２が形成されている。該第１の水素バリア膜１０２の上には窒化チタンアルミニウム膜よりなる導電性の第２の水素バリア膜１０３が形成されている。該第２の水素バリア膜１０３の上には下部電極１０４が形成されている。下部電極１０４は、白金膜よりなる上層膜と、バリア膜として酸化イリジウム膜、イリジウム膜、窒化チタンアルミニウム膜又は窒化チタン膜よりなる下層膜とから構成されている。尚、下部電極１０４は、白金膜よりなる上層膜と、バリア膜として酸化イリジウム膜、イリジウム膜、窒化チタンアルミニウム膜又は窒化チタン膜のうちの２以上の膜が積層された積層膜よりなる下層膜とから構成してもよい。
下部電極１０４の上には、強誘電体膜として例えばＳＢＴ（ＳｒＴａＢｉＯ）膜よりなる容量絶縁膜１０５が形成されており、該容量絶縁膜１０５の上には、白金膜よりなる上部電極１０６が形成されている。このように、下部電極１０４、容量絶縁膜１０５及び上部電極１０６より、強誘電体キャパシタ（容量素子）が形成されている。
第１の水素バリア膜１０２の上には、第２の水素バリア膜１０３の側面及び強誘電体キャパシタを覆うように、該強誘電体キャパシタの段差を緩和するためのオゾンＴＥＯＳ膜よりなる第２の層間絶縁膜１０７が形成されている。第１の層間絶縁膜１０１の上に、第１の水素バリア膜１０２の側面及び第２の層間絶縁膜１０７を覆うように窒化チタンアルミニウム膜よりなる第３の水素バリア膜１０８が形成されている。
第１の水素バリア膜１０２及び第１の層間絶縁膜１０１を貫通して延びるようにＷ膜よりなるコンタクトプラグ１０９が形成されており、該コンタクトプラグ１０９はヒ素等が注入された半導体基板１００と強誘電体キャパシタの下部電極１０４とを第２の水素バリア膜１０３を介して接続している。第１の層間絶縁膜１０１の上には、第３の水素バリア膜１０８を覆うように第３の層間絶縁膜１１０が形成されている。尚、第３の層間絶縁膜１１０の上には、通常、配線が形成される。
このように、図１に示した強誘電体キャパシタは第１の水素バリア膜１０２、第２の水素バリア膜１０３及び第３の水素バリア膜１０８により周囲が完全に被覆された構造を有している。
ここで、第１の実施形態に係る半導体装置の特徴は、第１の水素バリア膜１０２がシリコン窒化膜よりなると共に、第３の水素バリア膜１０８が窒化チタンアルミニウム膜よりなり、第１の水素バリア膜１０２及び第３の水素バリア膜１０８には、互いの膜を密着させる同一種の原子、ここでは窒素原子が共通に含まれていることである。
図２は、図１に示す強誘電体キャパシタに対して、水素濃度４％及び１００％の各雰囲気中において、４００℃で１０分間の熱処理を行なった場合の強誘電体膜よりなる容量絶縁膜１０５の分極特性を示しており、前述の従来例における図１３に示したデータが合わせて示されている。
図２から明らかなように、前述の従来例の場合と比較して、水素濃度４％及び１００％の各雰囲気中における熱処理の場合には、強誘電体膜よりなる容量絶縁膜１０５の分極特性の劣化が大幅に抑制されており、水素濃度が１００％の雰囲気中における熱処理の場合に示されているように、特に強い還元性雰囲気中において熱処理を施した場合に、強誘電体膜よりなる容量絶縁膜１０５の分極特性の劣化を抑制する度合いが大きいことが分かる。
図３は、図２に示した水素濃度１００％の雰囲気中において、４００℃で１０分間の熱処理を行なった場合について、第１の水素バリア膜１０２と第３の水素バリア膜１０８との接続部分のＴＥＭ断面図を示しているが、図３から明らかなように、シリコン窒化膜よりなる第１の水素バリア膜１０２と窒化チタンアルミニウム膜よりなる第３の水素バリア膜１０８との接続部分３Ａには、前述の図１２に示したような隙間は観察されなかった。
ここで、第１の水素バリア膜１０２と第３の水素バリア膜１０８とが接する部分では、第１の水素バリア膜１０２と第３の水素バリア膜１０８とが窒素の共有結合によって結合している。つまり、窒素原子は、第１の水素バリア膜１０２と第２の水素バリア膜１０８とに架かるように結合手を持ち、架橋の役割を担っている。したがって、第１の水素バリア膜１０２と第２の水素バリア膜１０８とが接する境界領域において、窒素原子からなる層が形成されて密着領域となるので、隙間が形成されず、また、第１の水素バリア膜１０２と第３の水素バリア膜１０８とが接続する部分おいて、水素の拡散パスの役割を有する酸化シリコン膜が形成されることがない。
このようにして、本件発明者らは、強誘電体膜の分極特性が劣化する原因は、水素バリア膜同士が接続される界面の状態に大きく依存することにあることを改めて確認し、互いに接続される部分を有する水素バリア膜のそれぞれに対して密着を促進させる同一種の原子を共通に含ませることにより、水素バリア膜同士の密着性を向上させれば、強誘電体膜の分極特性の劣化を抑制できるという効果を得たのである。
以上のように、第１の実施形態によると、第１の水素バリア膜１０２及び第３の水素バリア膜１０８中に、互いの膜を密着させる同一種の原子が共通に含まれていることにより、第１の水素バリア膜と第２の水素バリア膜とが、互いに単に物理的に接続しているのではなく、同一種の原子の化学結合によって接続されるので、第１の水素バリア膜１０２と第３の水素バリア膜１０８との密着性が向上する。このため、第１の水素バリア膜１０２と第３の水素バリア膜１０８とが接続されている界面を通じて容量絶縁膜１０５に水素が拡散することを抑制できるので、強誘電体膜よりなる容量絶縁膜１０５の分極特性の劣化を低減させることができる。その結果、信頼性に優れた強誘電体メモリを実現することができる。
また、図１に示した強誘電体キャパシタは、下部電極１０４が容量規定口となる構造であったが、これに代えて、上部電極１０６が容量規定口となる構造であってもよい。
また、第１の実施形態において、容量絶縁膜１０５は強誘電体膜としてＳＢＴ膜より構成されている場合であったが、これに代えて、還元され得る材料である例えばＰＺＴ系よりなる膜、ＢＬＴ系よりなる膜、ＢＳＴ系よりなる膜、又はタンタルオキサイド膜等よりなる場合であっても同様の効果を得ることができる。また、容量絶縁膜１０５は強誘電体膜よりなる場合であったが、容量絶縁膜１０５が高誘電率膜よりなる場合であっても、同様の効果が得られることはいうまでもない。
また、第１の実施形態において、第１の水素バリア膜１０２及び第３の水素バリア膜１０８中に、互いの膜を密着させる同一種の原子として窒素原子を共通に含ませた場合について説明したが、第１の水素バリア膜１０２にシリコン酸窒化膜を用いると共に、第３の水素バリア膜１０８に酸化チタンアルミニウム膜又は酸化アルミニウム膜等を用いて、第１の水素バリア膜１０２及び第３の水素バリア膜１０８中に、互いの膜を密着させる原子として酸素原子を共通に含ませることにより、密着させる原子が窒素原子である場合と同様に、第１の水素バリア膜１０２と第３の水素バリア膜１０８との密着性を向上させることができる。このように、第１の水素バリア膜１０２及び第３の水素バリア膜１０８に窒素原子又は酸素原子を共通に含ませることは、熱処理、プラズマ処理、反応性スパッタ及びＣＶＤ等において、窒化物又は酸化物の形成が容易になるので、半導体プロセスにおける自由度を高めることができる。
尚、第１の実施形態において、第１の水素バリア膜１０２にシリコン酸窒化膜を用い、第３の水素バリア膜１０８に酸化チタンアルミニウム膜又は酸化アルミニウム膜等を用いた場合に限らず、水素バリア膜として機能し、酸素原子を共通に含むものであればよい。
また、第１の水素バリア膜１０２及び第３の水素バリア膜１０８は、同じ材料よりなる膜としてもよい。これにより、第１の水素バリア膜１０２と第３の水素バリア１０８との密着性が向上すると共に、後工程における熱処理による熱膨張、熱収縮又はストレス変化の影響を受けることがなくなるため、第１の水素バリア膜１０２と第３の水素バリア膜１０８とが接続されている部分が熱的に安定するので、強誘電体膜又は高誘電率膜よりなる容量絶縁膜の分極特性の劣化をさらに低減させることができる。
（第２の実施形態）
以下、本発明の第２の実施形態に係る半導体装置について図４を参照しながら説明する。図４は、第２の実施形態に係る半導体装置の断面構造を示している。
図４に示すように、メモリセルトランジスタ（図示は省略している）が形成されている半導体基板２００の上には、例えばボロン、リン等が添加されたシリコン酸化膜であるＢＰＳＧ膜よりなる第１の層間絶縁膜２０１が形成されており、該第１の層間絶縁膜２０１の上には酸化チタンアルミニウム膜よりなる第１の水素バリア膜２０２が形成されている。該第１の水素バリア膜２０２の上には窒化チタンアルミニウム膜よりなる導電性の第２の水素バリア膜２０３が形成されている。該第２の水素バリア膜２０３の上には下部電極２０４が形成されている。下部電極２０４は、白金膜よりなる上層膜と、バリア膜として酸化イリジウム膜、イリジウム膜、窒化チタンアルミニウム膜又は窒化チタン膜よりなる下層膜とから構成されている。尚、下部電極２０４は、白金膜よりなる上層膜と、バリア膜として酸化イリジウム膜、イリジウム膜、窒化チタンアルミニウム膜又は窒化チタン膜のうちの２以上の膜が積層された積層膜よりなる下層膜とから構成してもよい。
下部電極２０４の上には、強誘電体膜として例えばＳＢＴ（ＳｒＴａＢｉＯ）膜よりなる容量絶縁膜２０５が形成されており、該容量絶縁膜２０５の上には、白金膜よりなる上部電極２０６が形成されている。このように、下部電極２０４、容量絶縁膜２０５及び上部電極２０６より、強誘電体キャパシタ（容量素子）が形成されている。
第１の水素バリア膜２０２の上には、第２の水素バリア膜２０３の側面及び強誘電体キャパシタを覆うように、該強誘電体キャパシタの段差を緩和するためのオゾンＴＥＯＳ膜よりなる第２の層間絶縁膜２０７が形成されている。第１の層間絶縁膜２０１の上に、第１の水素バリア膜２０２の側面及び第２の層間絶縁膜２０７を覆うように窒化タンタル膜よりなる第３の水素バリア膜２０８が形成されている。
第１の水素バリア膜２０２及び第１の層間絶縁膜２０１を貫通して延びるようにＷ膜よりなるコンタクトプラグ２０９が形成されており、該コンタクトプラグ２０９はヒ素等が注入された半導体基板２００と強誘電体キャパシタの下部電極２０４とを第２の水素バリア膜２０３を介して接続している。第１の層間絶縁膜２０１の上には、第３の水素バリア膜２０８を覆うように第３の層間絶縁膜２１０が形成されている。尚、第３の層間絶縁膜２１０の上には、通常、配線が形成される。
このように、図４に示した強誘電体キャパシタは第１の水素バリア膜２０２、第２の水素バリア膜２０３及び第３の水素バリア膜２０８により周囲が完全に被覆された構造を有している。
ここで、第２の実施形態に係る半導体装置の特徴は、第１の水素バリア膜２０２が酸化チタンアルミニウム膜よりなると共に、第３の水素バリア膜２０８が窒化タンタル膜よりなり、相互拡散によって互いの膜を密着させる金属原子である例えばチタン、アルミニウム及びタンタルが含まれていることである。すなわち、第１の水素バリア膜２０２及び第３の水素バリア膜中に、前述のような金属原子を共通に含ませることにより、金属原子の相互拡散作用によって、第１の水素バリア膜２０２と第３の水素バリア膜２０８との密着性を向上させることができる。また、チタン又はタンタルは拡散係数が高いため、相互拡散作用が大きくなるので、第１の水素バリア膜２０２と第３の水素バリア膜２０８との密着性がさらに向上する。
以上のように、第２の実施形態によると、第１の水素バリア膜２０２及び第３の水素バリア膜２０８中に含まれる金属原子の存在により、相互拡散作用が生じて第１の水素バリア膜２０２と第３の水素バリア膜２０８との密着性が向上するため、第１の水素バリア膜２０２と第３の水素バリア膜２０８とが接続されている界面を通じて容量絶縁膜２０５に水素が拡散することを抑制できるので、強誘電体膜よりなる容量絶縁膜２０５の分極特性の劣化を低減させることができる。その結果、信頼性に優れた強誘電体メモリを実現することができる。また、第１の水素バリア膜２０２及び第３の水素バリア膜２０８中に互いの膜を密着させる原子として、半導体プロセスにおいて幅広く利用されている金属原子を利用することができ、なかでもチタン及びタンタルを用いれば、拡散係数が高くなって相互拡散作用が大きくなるという点で利点が多い。
尚、第２の実施形態において、第１の水素バリア膜２０２と第３の水素バリア膜２０８とは、互いに同一種の金属原子を含んでもよい。例えば、第１の水素バリア膜２０２が酸化チタンアルミニウムよりなり、第３の水素バリア膜２０８が窒化チタンアルミニウムからなる構成であってもよい。この場合、同一種の金属原子であるチタンの金属結合によって、第１の水素バリア膜２０２と第３の水素バリア膜２０８とが接合するので、互いの膜の密着性はより向上する。
また、図４に示した強誘電体キャパシタは、下部電極２０４が容量規定口となる構造であったが、これに代えて、上部電極２０６が容量規定口となる構造であってもよい。
また、第２の実施形態において、容量絶縁膜２０５は強誘電体膜としてＳＢＴ膜より構成されている場合であったが、これに代えて、還元され得る材料である例えばＰＺＴ系よりなる膜、ＢＬＴ系よりなる膜、ＢＳＴ系よりなる膜、又はタンタルオキサイド膜等よりなる場合であっても同様の効果を得ることができる。また、容量絶縁膜２０５は強誘電体膜よりなる場合であったが、容量絶縁膜２０５が高誘電率膜よりなる場合であっても、同様の効果が得られることはいうまでもない。
また、第１の水素バリア膜２０２及び第３の水素バリア膜２０８は、同じ材料よりなる膜としてもよい。これにより、第１の水素バリア膜２０２と第３の水素バリア２０８との密着性が向上すると共に、後工程における熱処理による熱膨張、熱収縮又はストレス変化の影響を受けることがなくなるため、第１の水素バリア膜２０２と第３の水素バリア膜２０８とが接続されている部分が熱的に安定するので、強誘電体膜又は高誘電率膜よりなる容量絶縁膜の分極特性の劣化をさらに低減させることができる。
（第３の実施形態）
以下、本発明の第３の実施形態に係る半導体装置について図５を参照しながら説明する。図５は第３の実施形態に係る半導体装置の断面構造を示している。
図５に示すように、メモリセルトランジスタ（図示は省略している）が形成されている半導体基板３００上には、例えばボロン、リン等が添加されたシリコン酸化膜であるＢＰＳＧ膜よりなる第１の層間絶縁膜３０１が形成されており、該第１の層間絶縁膜３０１の上にはシリコン窒化膜よりなる第１の水素バリア膜３０２が形成されている。該第１の水素バリア膜３０２の上には窒化チタンアルミニウム膜よりなる導電性の第２の水素バリア膜３０３が形成されている。該第２の水素バリア膜３０３の上には下部電極３０４が形成されている。下部電極３０４は、白金膜よりなる上層膜と、バリア膜として酸化イリジウム膜、イリジウム膜、窒化チタンアルミニウム膜又は窒化チタン膜よりなる下層膜とから構成されている。尚、下部電極３０４は、白金膜よりなる上層膜と、バリア膜として酸化イリジウム膜、イリジウム膜、窒化チタンアルミニウム膜又は窒化チタン膜のうちの２以上の膜が積層された積層膜よりなる下層膜とから構成してもよい。
下部電極３０４の上には、強誘電体膜として例えばＳＢＴ（ＳｒＴａＢｉＯ）膜よりなる容量絶縁膜３０５が形成されており、該容量絶縁膜３０５の上には、白金膜よりなる上部電極３０６が形成されている。このように、下部電極３０４、容量絶縁膜３０５及び上部電極３０６より、強誘電体キャパシタ（容量素子）が形成されている。
第１の水素バリア膜３０２の上には、第２の水素バリア膜３０３の側面及び強誘電体キャパシタを覆うように、該強誘電体キャパシタの段差を緩和するためのオゾンＴＥＯＳ膜よりなる第２の層間絶縁膜３０７が形成されている。第１の層間絶縁膜３０１の上には、第１の水素バリア膜３０２の側面及び第２の層間絶縁膜３０７を覆うように膜厚が１〜１０ｎｍであるチタン膜よりなる密着層３０８が形成されている。該密着層３０８の上には窒化チタンアルミニウム膜よりなる第３の水素バリア膜３０９が形成されている。このように、第１の水素バリア膜３０２と第３の水素バリア膜３０９とは密着層３０８を介して接続されている。
第１の水素バリア膜３０２及び第１の層間絶縁膜３０１を貫通して延びるようにＷ膜よりなるコンタクトプラグ３１０が形成されており、該コンタクトプラグ３１０はヒ素等が注入された半導体基板３００と強誘電体キャパシタの下部電極３０４とを第２の水素バリア膜３０３を介して接続している。第１の層間絶縁膜３０１の上には、第３の水素バリア膜３０９を覆うように第３の層間絶縁膜３１１が形成されている。尚、第３の層間絶縁膜３１１の上には、通常、配線が形成される。
このように、図５に示した強誘電体キャパシタは第１の水素バリア膜３０２、第２の水素バリア膜３０３及び第３の水素バリア膜３０９により周囲が完全に被覆された構造を有している。
ここで、第３の実施形態に係る半導体装置の特徴は、第１の水素バリア膜３０２と第３の水素バリア膜３０９との間に密着層３０８を介在させることにより、第１の水素バリア膜３０２と第３の水素バリア膜３０９との密着性を向上させた点である。
以上のように、第３の実施形態によると、第１の水素バリア膜３０２と第３の水素バリア膜３０９との間に密着層３０８を介在させることにより、第１の水素バリア膜３０２と第３の水素バリア膜３０９との密着性を向上させることができるため、第１の水素バリア膜３０２及び第３の水素バリア膜３０９に用いる材料の選択の幅が制限されることなく、容量絶縁膜３０５に水素が拡散することを抑制できるので、強誘電体膜よりなる容量絶縁膜３０５の分極特性の劣化を低減させることができる。その結果、信頼性に優れた強誘電体メモリを実現することができる。
また、密着層３０８を通じて容量絶縁膜３０５に水素が拡散することを防止するために、密着層３０８中に遷移金属である３Ａ、４Ａ及び５Ａ族を含ませて、これらの金属が有する水素を吸蔵する能力を利用すれば、密着層３０８を通じて容量絶縁膜３０５に水素が拡散することをさらに防止できるので、強誘電体膜よりなる容量絶縁膜３０５の分極特性の劣化をさらに低減させることができる。特に、遷移金属としてチタン又はタンタルを利用すれば、チタン又はタンタルは高い拡散係数を有するので、第１の水素バリア膜３０２と第３の水素バリア膜３０９とを相互に密着させる効果をさらに高めることができる。
尚、第３の実施形態において、第１の水素バリア膜３０２としてシリコン窒化膜を用い、第３の水素バリア膜３０９として窒化チタンアルミニウム膜を用いた場合について説明したが、これらに限定されるものではなく、水素バリア膜としてなる材料であればよい。
尚、第３の実施形態においては、第１の水素バリア膜３０２と第３の水素バリア膜３０９との間に密着層３０８を介在させるので、第１の水素バリア膜３０２と密着層３０８との間、及び第３の水素バリア膜３０９と密着層３０８との間に酸化シリコン膜は形成されていない。したがって、第１の水素バリア膜３０２と第３の水素バリア膜３０８との間を水素が浸入することはない。
また、図５に示した強誘電体キャパシタは、下部電極３０４が容量規定口となる構造であったが、これに代えて、上部電極３０６が容量規定口となる構造であってもよい。
また、第３の実施形態において、容量絶縁膜３０５は強誘電体膜としてＳＢＴ膜より構成されている場合であったが、これに代えて、還元され得る材料である例えばＰＺＴ系よりなる膜、ＢＬＴ系よりなる膜、ＢＳＴ系よりなる膜、又はタンタルオキサイド膜等よりなる場合であっても同様の効果を得ることができる。また、容量絶縁膜１０５は強誘電体膜よりなる場合であったが、容量絶縁膜３０５が高誘電率膜よりなる場合であっても、同様の効果が得られることはいうまでもない。
（第４の実施形態）
以下、本発明の第４の実施形態に係る半導体装置の製造方法について図６（ａ）〜図６（ｅ）を参照しながら説明する。
図６（ａ）に示すように、メモリセルトランジスタ（図示は省略している）が形成されている半導体基板４００上に例えばボロン及びリン等が添加されたＳｉＯ2 で示されるシリコン酸化膜であるＢＰＳＧ膜よりなる第１の層間絶縁膜４０１を形成する。次に、プラズマＣＶＤ法により、該第１の層間絶縁膜４０１上にシリコン窒化膜よりなる第１の水素バリア膜４０２を形成する。尚、プラズマＣＶＤ法によってシリコン窒化膜よりなる第１の水素バリア膜４０２を形成する際、一般に、活性水素が多数発生するが、後述する強誘電体キャパシタが形成される前であるので、活性水素の影響は原理的に回避できる。
次に、図６（ｂ）に示すように、第１の層間絶縁膜４０１及び第１の水素バリア膜４０２に、Ｗ膜又はポリシリコン膜よりなり、下端部がメモリセルトランジスタと接続されるコンタクトプラグ４０３を形成する。次に、第１の水素バリア膜４０２及びコンタクトプラグ４０３の上に、窒化チタンアルミニウム膜よりなる水素バリア層を堆積した後、該水素バリア層の上に、下から順にイリジウム膜及び酸化イリジウム膜が積層された積層体よりなる酸素バリア層を介して、強誘電体膜の結晶成長を促進する白金膜よりなる第１の導電膜を堆積する。この後、水素バリア層、酸素バリア層及び第１の導電膜をパターニングすることにより、コンタクトプラグ４０３の上端部と接続する第２の水素バリア膜４０４と下部電極４０５とを形成する。
次に、下部電極４０５の上に、下から順にＳＢＴ膜よりなる強誘電体膜及び白金膜よりなる第２の導電膜を成膜した後、強誘電体膜及び第２の導電膜をパターニングして容量絶縁膜４０６及び上部電極４０７を形成する。このようにして、下部電極４０５、容量絶縁膜４０６及び上部電極４０７よりなる強誘電体キャパシタ（容量素子）が形成され、コンタクトプラグ４０３は、第２の水素バリア膜４０４を介して、半導体基板４００と強誘電体キャパシタの下部電極４０５とを電気的に接続している。次に、第１の水素バリア膜４０２の上に、第２の水素バリア膜４０４の側面及び強誘電体キャパシタを覆うように、オゾンＴＥＯＳ膜よりなると共に強誘電体キャパシタにおける段差を緩和する絶縁膜４０８を堆積する。尚、以上で述べた半導体装置の製造工程は一例であり、本実施形態はこれに限定されるものではない。
次に、図６（ｃ）に示すように、絶縁膜４０８をパターニングすることにより、第１の水素バリア膜４０２における強誘電体キャパシタの周縁部に存在している表面を露出させる（尚、ここで、パターニング後の絶縁膜４０８を絶縁膜４０８ａと呼ぶと共に、表面が露出された第１の水素バリア膜４０２を第１の水素バリア膜４０２ａと呼ぶ）。このように、第１の水素バリア膜４０２の表面における強誘電体キャパシタが形成されている領域の外側領域の少なくとも一部を露出させることにより、第１の水素バリア膜４０２と強誘電体キャパシタとの間に他の層が介在している場合であっても、第１の水素バリア膜４０２と後述する第３の水素バリア膜４１０とを確実に接続できるので、第１の水素バリア膜４０２と第３の水素バリア膜４１０との密着性を確実に向上させることができる。
また、図６（ｃ）に示すように、第１の水素バリア膜４０２ａにおいて露出された部分の表面には、表面層４０９が形成されている。すなわち、通常、ドライエッチング又はウェットエッチングによるパターニングを行なうので、ドライエッチングの際に用いたガスの残留物、ウェットエッチングの際に用いた薬液の残留物、これらのガス若しくは薬液と第１の水素バリア膜４０２との反応層、又はパターニングの際にマスクとして用いたレジストを除去する際のアッシング等によって生じる酸化層等が、表面層４０９として第１の水素バリア膜４０２において露出された部分の表面に形成される。
次に、図６（ｄ）に示すように、フッ化水素酸を用いた洗浄により、第１の水素バリア膜４０２ａにおける表面層４０９を除去する（尚、ここで、表面層４０９が除去された後の第１の水素バリア膜４０２を第１の水素バリア膜４０２ｂと呼ぶ）。このようにすると、フッ化水素酸の濃度及び洗浄時間を制御することにより、表面層のみを容易に除去することができる。
次に、図６（ｅ）に示すように、表面層４０９が除去された後の第１の水素バリア膜４０２ｂの上に、絶縁膜４０８ａの全体を覆うように、窒化チタンアルミニウム膜よりなる第３の水素バリア膜４１０を形成する。尚、図６（ｅ）では、第１の水素バリア膜４０２ｂ及び第３の水素バリア膜４１０がパターニングされた状態で示されているが、パターニングしなくてもかまわない。
以上のように、第４の実施形態によると、第１の水素バリア膜４０２と第３の水素バリア膜４１０との密着性を低減させる要因となる第１の水素バリア膜４０２の表面に形成される変質した表面層４０９を除去した後に、第１の水素バリア膜４０２と第３の水素バリア膜４１０とを接続するため、第１の水素バリア膜４０２と第３の水素バリア膜４１０との密着性を向上させることができるので、強誘電体膜よりなる容量絶縁膜４０６の分極特性の劣化を低減させることができる。その結果、信頼性に優れた誘電体メモリを実現することができる。
尚、第４の実施形態において、第１の水素バリア膜４０２及び第３の水素の水素バリア膜４１０は、同一種の原子を含んでいればこれらに限られない。
また、第４の実施形態において、表面層４０９を除去する場合に、フッ化水素酸を薬液として用いてウェットエッチングを行なったが、アルゴンガス等の不活性ガスを用いたプラズマによるドライエッチングを行なってもよい。このようにすると、フッ化水素酸を薬液として用いるウェットエッチングによりダメージを受けやすい酸化アルミニウム膜等が第１の水素バリア膜４０２として用いられている場合であっても、第１の水素バリア膜４０２内に影響を与えることなく表面層４０９のみを除去することができる。さらに、フッ化水素酸を薬液として用いたウェットエッチングによっては化学的に除去することができない表面層４０９であっても、原子を弾き出すことによる物理的な方法で除去することが可能になる。
また、第４の実施形態において、例えば図６（ｅ）に示した強誘電体キャパシタは、下部電極４０５が容量規定口となる構造であったが、これに代えて、上部電極４０７が容量規定口となる構造であってもよい。
また、第４の実施形態において、容量絶縁膜４０６は強誘電体膜としてＳＢＴ膜より構成されている場合であったが、これに代えて、還元され得る材料である例えばＰＺＴ系よりなる膜、ＢＬＴ系よりなる膜、ＢＳＴ系よりなる膜、又はタンタルオキサイド膜等よりなる場合であっても同様の効果を得ることができる。また、容量絶縁膜４０６は強誘電体膜よりなる場合であったが、容量絶縁膜４０６が高誘電率膜よりなる場合であっても、同様の効果が得られることはいうまでもない。
（第５の実施形態）
以下、本発明の第５の実施形態に係る半導体装置の製造方法について図７（ａ）〜図７（ｅ）を参照しながら説明する。
図７（ａ）に示すように、メモリセルトランジスタ（図示は省略している）が形成されている半導体基板５００上に例えばボロン及びリン等が添加されたＳｉＯ2 で示されるシリコン酸化膜であるＢＰＳＧ膜よりなる第１の層間絶縁膜５０１を形成する。次に、プラズマＣＶＤ法により、該第１の層間絶縁膜５０１上にシリコン窒化膜よりなる第１の水素バリア膜５０２を形成する。尚、プラズマＣＶＤ法によってシリコン窒化膜よりなる第１の水素バリア膜５０２を形成する際、一般に、活性水素が多数発生するが、後述する強誘電体キャパシタが形成される前であるので、活性水素の影響は原理的に回避できる。
次に、図７（ｂ）に示すように、第１の層間絶縁膜５０１及び第１の水素バリア膜５０２に、Ｗ膜又はポリシリコン膜よりなり、下端部がメモリセルトランジスタと接続されるコンタクトプラグ５０３を形成する。次に、第１の水素バリア膜５０２及びコンタクトプラグ５０３の上に、窒化チタンアルミニウム膜よりなる水素バリア層を堆積した後、該水素バリア層の上に、下から順にイリジウム膜及び酸化イリジウム膜が積層された積層体よりなる酸素バリア層を介して、強誘電体膜の結晶成長を促進する白金膜よりなる第１の導電膜を堆積する。この後、水素バリア層、酸素バリア層及び第１の導電膜をパターニングすることにより、コンタクトプラグ５０３の上端部と接続する第２の水素バリア膜５０４と下部電極５０５とを形成する。
次に、下部電極５０５の上に、下から順にＳＢＴ膜よりなる強誘電体膜及び白金膜よりなる第２の導電膜を成膜した後、強誘電体膜及び第２の導電膜をパターニングして容量絶縁膜５０６及び上部電極５０７を形成する。このようにして、下部電極５０５、容量絶縁膜５０６及び上部電極５０７よりなる強誘電体キャパシタ（容量素子）が形成され、コンタクトプラグ５０３は、第２の水素バリア膜５０４を介して、半導体基板５００と強誘電体キャパシタの下部電極５０５とを電気的に接続している。次に、第１の水素バリア膜５０２の上に、第２の水素バリア膜５０４の側面及び強誘電体キャパシタを覆うように、オゾンＴＥＯＳ膜よりなると共に強誘電体キャパシタにおける段差を緩和する絶縁膜５０８を堆積する。尚、以上で述べた半導体装置の製造工程は一例であり、本実施形態はこれに限定されるものではない。
次に、図７（ｃ）に示すように、絶縁膜５０８をパターニングすることにより、第１の水素バリア膜５０２における強誘電体キャパシタの周縁部に存在している表面を露出させる（尚、ここで、パターニング後の絶縁膜５０８を絶縁膜５０８ａと呼ぶ）。このように、第１の水素バリア膜５０２の表面における強誘電体キャパシタが形成されている領域の外側領域の少なくとも一部を露出させることにより、第１の水素バリア膜５０２と強誘電体キャパシタとの間に他の層が介在している場合であっても、第１の水素バリア膜５０２と後述する第３の水素バリア膜５１０とを確実に接続できるので、第１の水素バリア膜５０２と第３の水素バリア膜５１０との密着性を確実に向上させることができる。
次に、図７（ｄ）に示すように、酸素雰囲気中での急速加熱処理を施すことにより、シリコン窒化膜よりなる第１の水素バリア膜５０２における表面に例えばＳｉ０で示されるシリコン酸化層よりなる表面酸化層５０９を形成する（尚、ここで、表面酸化層５０９が形成された後の第１の水素バリア膜５０２を第１の水素バリア膜５０２ａと呼ぶ）。また、酸素雰囲気中での急速加熱処理を４００℃〜８００℃の範囲で施すことにより、第１の水素バリア膜５０２における下地となる部分にダメージを与えることなく、第１の水素バリア膜における表面のみを酸化させて表面酸化層５０９を形成することができる。
次に、図７（ｅ）に示すように、第１の水素バリア膜５０２ａの上に、絶縁膜５０８ａの全体を覆うように、酸化アルミニウム膜よりなる第３の水素バリア膜５１０を形成する。尚、図７（ｅ）では、第１の水素バリア膜５０２ａ及び第３の水素バリア膜５１０がパターニングされた状態が示されているが、パターニングしなくてもかまわない。
以上のように、第５の実施形態によると、第１の水素バリア膜５０２において酸化した表面酸化層５０９と、該表面酸化層５０９に対して密着性を促進させる酸素原子を含む第３の水素バリア膜５１０とを接続するため、第１の水素バリア膜５０２と第３の水素バリア膜５１０とが、互いに単に物理的に接続しているのではなく、同一種の原子の化学結合によって接続されるので、第１の水素バリア膜５０２と第３の水素バリア膜５１０との密着性を向上させることができるので、強誘電体膜よりなる容量絶縁膜５０６の分極特性の劣化を低減させることができる。また、この場合、第１の水素バリア膜５０２と第３の水素バリア膜５１０とが接続する部分おいて、酸素原子が架橋となり、第１の水素バリア膜５０２と第３の水素バリア膜５１０とを密着させているので、水素の拡散パスの役割を有する酸化膜が形成されることがない。
また、第５の実施形態において、第１の水素バリア膜５０２における表面を酸化して表面酸化層５０９を形成する際に、酸素雰囲気下での急速加熱処理を施したが、酸素プラズマに暴露させることによって表面酸化層５０９を形成してもよい。このようにすると、３００℃〜６００℃の範囲の低温によって表面酸化層５０９を形成することができるので、第１の水素バリア膜５０２における下地となる部分へのダメージをより少なくすることができる。
また、第５の実施形態において、第１の水素バリア膜５０２における表面を酸化することにより表面酸化層５０９を形成し、該表面酸化層５０９と酸素原子を含む第２の水素バリア膜５１０とを接続して、第１の水素バリア膜５０２と第３の水素バリア膜５１０との密着性を高める場合について説明した。しかしながら、第１の水素バリア膜５０２として例えば酸化チタンアルミニウム膜を用いてその表面を窒化することにより表面窒化層を形成し、該表面窒化層と窒素を含む例えば窒化チタンアルミニウム膜を用いた第３の水素バリア膜５１０とを接続する場合であっても、第３の水素バリア膜５１０に含まれる窒素原子が表面窒化層に対して密着性を促進する作用を有するので、同様に、第１の水素バリア膜５０２と第３の水素バリア膜５１０との密着性を高めることができる。
また、第５の実施形態において、例えば図７（ｅ）に示した強誘電体キャパシタは、下部電極５０５が容量規定口となる構造であったが、これに代えて、上部電極５０７が容量規定口となる構造であってもよい。
また、第５の実施形態において、容量絶縁膜５０６は強誘電体膜としてＳＢＴ膜より構成されている場合であったが、これに代えて、還元され得る材料である例えばＰＺＴ系よりなる膜、ＢＬＴ系よりなる膜、ＢＳＴ系よりなる膜、又はタンタルオキサイド膜等よりなる場合であっても同様の効果を得ることができる。また、容量絶縁膜５０６は強誘電体膜よりなる場合であったが、容量絶縁膜５０６が高誘電率膜よりなる場合であっても、同様の効果が得られることはいうまでもない。
（第６の実施形態）
以下、本発明の第６の実施形態に係る半導体装置の製造方法について図８（ａ）〜図８（ｅ）を参照しながら説明する。
図８（ａ）に示すように、メモリセルトランジスタ（図示は省略している）が形成されている半導体基板６００上に例えばボロン及びリン等が添加されたＳｉＯ2 で示されるシリコン酸化膜であるＢＰＳＧ膜よりなる第１の層間絶縁膜６０１を形成する。次に、プラズマＣＶＤ法により、該第１の層間絶縁膜６０１上にシリコン窒化膜よりなる第１の水素バリア膜６０２を形成する。尚、プラズマＣＶＤ法によってシリコン窒化膜よりなる第１の水素バリア膜６０２を形成する際、一般に、活性水素が多数発生するが、後述する強誘電体キャパシタが形成される前であるので、活性水素の影響は原理的に回避できる。
次に、図８（ｂ）に示すように、第１の層間絶縁膜６０１及び第１の水素バリア膜６０２に、Ｗ膜又はポリシリコン膜よりなり、下端部がメモリセルトランジスタと接続されるコンタクトプラグ６０３を形成する。次に、第１の水素バリア膜６０２及びコンタクトプラグ６０３の上に、窒化チタンアルミニウム膜よりなる水素バリア層を堆積した後、該水素バリア層の上に、下から順にイリジウム膜及び酸化イリジウム膜が積層された積層体よりなる酸素バリア層を介して、強誘電体膜の結晶成長を促進する白金膜よりなる第１の導電膜を堆積する。この後、水素バリア層、酸素バリア層及び第１の導電膜をパターニングすることにより、コンタクトプラグ６０３の上端部と接続する第２の水素バリア膜６０４と下部電極６０５とを形成する。
次に、下部電極６０５の上に、下から順にＳＢＴ膜よりなる強誘電体膜及び白金膜よりなる第２の導電膜を成膜した後、強誘電体膜及び第２の導電膜をパターニングして容量絶縁膜６０６及び上部電極６０７を形成する。このようにして、下部電極６０５、容量絶縁膜６０６及び上部電極６０７よりなる強誘電体キャパシタが形成され、コンタクトプラグ６０３は、第２の水素バリア膜６０４を介して、半導体基板６００と強誘電体キャパシタの下部電極６０５とを電気的に接続している。次に、第１の水素バリア膜６０２の上に、第２の水素バリア膜６０４の側面及び強誘電体キャパシタを覆うように、オゾンＴＥＯＳ膜よりなると共に強誘電体キャパシタにおける段差を緩和する絶縁膜６０８を堆積する。尚、以上で述べた半導体装置の製造工程は一例であり、本実施形態はこれに限定されるものではない。
次に、図８（ｃ）に示すように、絶縁膜６０８をパターニングすることにより、第１の水素バリア膜６０２における強誘電体キャパシタの周縁部に存在している表面を露出させる（尚、ここで、パターニング後の絶縁膜６０８を絶縁膜６０８ａと呼ぶ）。このように、第１の水素バリア膜６０２の表面における強誘電体キャパシタが形成されている領域の外側領域の少なくとも一部を露出させることにより、第１の水素バリア膜６０２と強誘電体キャパシタとの間に他の層が介在している場合であっても、第１の水素バリア膜６０２と後述する第３の水素バリア膜６１０とを確実に接続できるので、第１の水素バリア膜６０２と第３の水素バリア膜６１０との密着性を確実に向上させることができる。
次に、図８（ｄ）に示すように、第１の水素バリア膜６０２の上に、絶縁膜６０８ａを覆うようにチタン膜よりなる密着層６０９を形成する。
次に、図８（ｅ）に示すように、密着層６０９の上に窒化チタンアルミニウム膜よりなる第３の水素バリア膜６１０を形成する。尚、図８（ｅ）では、第１の水素バリア膜６０２、密着層６０９及び第３の水素バリア膜６１０がパターニングされた状態で示されているが、パターニングしなくてもかまわない。
以上のように、第６の実施形態によると、第１の水素バリア膜６０２と第３の水素バリア膜６１０との間に密着層６０９を形成することにより、第１の水素バリア膜６０２と第３の水素バリア膜６１０との密着性を向上させることができるので、第１の水素バリア膜６０２及び第３の水素バリア膜６１０に用いる材料の選択の幅が制限されることなく、強誘電体膜よりなる容量絶縁膜６０６の分極特性の劣化を低減させることができる。
また、密着層６０９を通じて容量絶縁膜６０６に水素が拡散することを防止するために、密着層６０９中に遷移金属である３Ａ、４Ａ及び５Ａ族を含ませて、これらの金属が有する水素を吸蔵する能力を利用すれば、密着層６０９を通じて容量絶縁膜６０６に水素が拡散することをさらに防止できるので、強誘電体膜よりなる容量絶縁膜６０６の分極特性の劣化をさらに低減させることができる。特に、遷移金属としてチタン又はタンタルを利用すれば、チタン又はタンタルは高い拡散係数を有するので、密着層６０９と第１の水素バリア膜６０２及び第３の水素バリア膜６１０との間の相互拡散により、第１の水素バリア膜６０２と第３の水素バリア膜６１０とを相互に密着させる効果をさらに高めることができる。
尚、第６の実施形態において、第１の水素バリア膜６０２としてシリコン窒化膜を用い、第３の水素バリア膜６１０として窒化チタンアルミニウム膜を用いた場合について説明したが、これらに限定されるものではなく、水素バリア膜としてなる材料であればよい。
また、第６の実施形態において、例えば図８（ｅ）に示した強誘電体キャパシタは、下部電極６０５が容量規定口となる構造であったが、これに代えて、上部電極６０７が容量規定口となる構造であってもよい。
また、第６の実施形態において、容量絶縁膜６０６は強誘電体膜としてＳＢＴ膜より構成されている場合であったが、これに代えて、還元され得る材料である例えばＰＺＴ系よりなる膜、ＢＬＴ系よりなる膜、ＢＳＴ系よりなる膜、又はタンタルオキサイド膜等よりなる場合であっても同様の効果を得ることができる。また、容量絶縁膜６０６は強誘電体膜よりなる場合であったが、容量絶縁膜６０６が高誘電率膜よりなる場合であっても、同様の効果が得られることはいうまでもない。
（第７の実施形態）
以下、本発明の第７の実施形態に係る半導体装置の製造方法について図９（ａ）〜図９（ｅ）を参照しながら説明する。
図９（ａ）に示すように、メモリセルトランジスタ（図示は省略している）が形成されている半導体基板７００上に例えばボロン及びリン等が添加されたＳｉＯ2 で示されるシリコン酸化膜であるＢＰＳＧ膜よりなる第１の層間絶縁膜７０１を形成する。次に、プラズマＣＶＤ法により、該第１の層間絶縁膜７０１上にシリコン窒化膜よりなる第１の水素バリア膜７０２を形成する。尚、プラズマＣＶＤ法によってシリコン窒化膜よりなる第１の水素バリア膜７０２を形成する際、一般に、活性水素が多数発生するが、後述する強誘電体キャパシタが形成される前であるので、活性水素の影響は原理的に回避できる。
次に、図９（ｂ）に示すように、第１の層間絶縁膜７０１及び第１の水素バリア膜７０２に、Ｗ膜又はポリシリコン膜よりなり、下端部がメモリセルトランジスタと接続されるコンタクトプラグ７０３を形成する。次に、第１の水素バリア膜７０２及びコンタクトプラグ７０３の上に、窒化チタンアルミニウム膜よりなる水素バリア層を堆積した後、該水素バリア層の上に、下から順にイリジウム膜及び酸化イリジウム膜が積層された積層体よりなる酸素バリア層を介して、強誘電体膜の結晶成長を促進する白金膜よりなる第１の導電膜を堆積する。この後、水素バリア層、酸素バリア層及び第１の導電膜をパターニングすることにより、コンタクトプラグ７０３の上端部と接続する第２の水素バリア膜７０４と下部電極７０５とを形成する。
次に、下部電極７０５の上に、下から順にＳＢＴ膜よりなる強誘電体膜及び白金膜よりなる第２の導電膜を成膜した後、強誘電体膜及び第２の導電膜をパターニングして容量絶縁膜７０６及び上部電極７０７を形成する。このようにして、下部電極７０５、容量絶縁膜７０６及び上部電極７０７よりなる強誘電体キャパシタが形成され、コンタクトプラグ７０３は、第２の水素バリア膜７０４を介して、半導体基板７００と強誘電体キャパシタの下部電極７０５とを電気的に接続している。次に、第１の水素バリア膜７０２の上に、第２の水素バリア膜７０４の側面及び強誘電体キャパシタを覆うように、オゾンＴＥＯＳ膜よりなると共に強誘電体キャパシタにおける段差を緩和する絶縁膜７０８を堆積する。尚、以上で述べた半導体装置の製造工程は一例であり、本実施形態はこれに限定されるものではない。
次に、図９（ｃ）に示すように、絶縁膜７０８をパターニングすることにより、第１の水素バリア膜７０２における強誘電体キャパシタの周縁部に形成されている表面を露出させる（尚、ここで、パターニング後の絶縁膜７０８を絶縁膜７０８ａと呼ぶ）。このように、第１の水素バリア膜７０２の表面における強誘電体キャパシタが形成されている領域の外側領域の少なくとも一部を露出させることにより、第１の水素バリア膜７０２と強誘電体キャパシタとの間に他の層が介在している場合であっても、第１の水素バリア膜７０２と後述する例えば窒化チタンアルミニウム膜からなる第３の水素バリア膜７０９とを確実に接続できるので、第１の水素バリア膜７０２と第３の水素バリア膜７０９との密着性を確実に向上させることができる。
次に、図９（ｄ）に示すように、第１の水素バリア膜７０２の露出した表面をアルゴン又は窒素等の不活性ガスを用いてドライエッチングすることにより、第１の水素バリア膜７０２と第３の水素バリア膜７０９とに共通に含まれる同一種の原子（本実施例では窒素原子）は、第１の水素バリア膜７０２に含まれる他の原子と結合状態にある手を解離するので、第１の水素バリア膜７０２の露出した表面の領域７０２ａにおいて、未結合状態である結合の手（本実施例では窒素原子のボンディング）が増加する。
次に、図９（ｅ）に示すように、スパッタ法により、第１の水素バリア膜７０２の表面における領域７０２ａの部分を被覆するように、窒化チタンアルミニウム膜よりなる第３の水素バリア膜７０９を形成する。尚、図９（ｅ）では、第１の水素バリア膜７０２及び第３の水素バリア膜７０９がパターニングされた状態で示されているが、パターニングしなくてもかまわない。
以上のように、第７の実施形態によると、第１の水素バリア膜７０２の露出している表面において、第１の水素バリア膜７０２と第３の水素バリア膜７０９とに共通に含まれる同一種の原子が、エッチングによって、第１の水素バリア７０２に含まれる他の原子と結合状態にある手を解離して、未結合状態である結合の手となるので、第１の水素バリア膜７０２と第３の水素バリア膜７０９とが、互いに単に物理的に接続しているのではなく、化学結合によって接続されるので、第１の水素バリア膜７０２と後に成膜する第３の水素バリア膜７０９との密着性を向上させることができる。したがって、強誘電体膜又は高誘電率膜よりなる容量絶縁膜７０６の分極特性の劣化を低減させることができる。また、この場合、第１の水素バリア膜７０２と第３の水素バリア膜５０９とが接続する部分おいて、水素の拡散パスの役割を有する酸化シリコン膜が形成されることがない。
尚、第７の実施形態において、第１の水素バリア膜７０２としてシリコン窒化膜を用い、第３の水素バリア膜７０９として窒化チタンアルミニウム膜を用いた場合について説明したが、これらに限定されるものではなく、水素バリア膜としてなる材料であればよい。
また、第７の実施形態において、例えば図９（ｅ）に示した強誘電体キャパシタは、下部電極７０５が容量規定口となる構造であったが、これに代えて、上部電極７０７が容量規定口となる構造であってもよい。
また、第７の実施形態において、容量絶縁膜７０６は強誘電体膜としてＳＢＴ膜より構成されている場合であったが、これに代えて、還元され得る材料である例えばＰＺＴ系よりなる膜、ＢＬＴ系よりなる膜、ＢＳＴ系よりなる膜、又はタンタルオキサイド膜等よりなる場合であっても同様の効果を得ることができる。また、容量絶縁膜７０６は強誘電体膜よりなる場合であったが、容量絶縁膜７０６が高誘電率膜よりなる場合であっても、同様の効果が得られることはいうまでもない。
（第８の実施形態）
以下、本発明の第８の実施形態に係る半導体装置の製造方法について図１０（ａ）〜図１０（ｅ）を参照しながら説明する。
図１０（ａ）に示すように、メモリセルトランジスタ（図示は省略している）が形成されている半導体基板８００上に例えばボロン及びリン等が添加されたＳｉＯ2 で示されるシリコン酸化膜であるＢＰＳＧ膜よりなる第１の層間絶縁膜８０１を形成する。次に、プラズマＣＶＤ法により、該第１の層間絶縁膜８０１上にシリコン窒化膜よりなる第１の水素バリア膜８０２を形成する。尚、プラズマＣＶＤ法によってシリコン窒化膜よりなる第１の水素バリア膜８０２を形成する際、一般に、活性水素が多数発生するが、後述する強誘電体キャパシタが形成される前であるので、活性水素の影響は原理的に回避できる。
次に、図１０（ｂ）に示すように、第１の層間絶縁膜８０１及び第１の水素バリア膜８０２に、Ｗ膜又はポリシリコン膜よりなり、下端部がメモリセルトランジスタと接続されるコンタクトプラグ８０３を形成する。次に、第１の水素バリア膜８０２及びコンタクトプラグ８０３の上に、窒化チタンアルミニウム膜よりなる水素バリア層を堆積した後、該水素バリア層の上に、下から順にイリジウム膜及び酸化イリジウム膜が積層された積層体よりなる酸素バリア層を介して、強誘電体膜の結晶成長を促進する白金膜よりなる第１の導電膜を堆積する。この後、水素バリア層、酸素バリア層及び第１の導電膜をパターニングすることにより、コンタクトプラグ８０３の上端部と接続する第２の水素バリア膜８０４と下部電極８０５とを形成する。
次に、下部電極８０５の上に、下から順にＳＢＴ膜よりなる強誘電体膜及び白金膜よりなる第２の導電膜を成膜した後、強誘電体膜及び第２の導電膜をパターニングして容量絶縁膜８０６及び上部電極８０７を形成する。このようにして、下部電極８０５、容量絶縁膜８０６及び上部電極８０７よりなる強誘電体キャパシタが形成され、コンタクトプラグ８０３は、第２の水素バリア膜８０４を介して、半導体基板８００と強誘電体キャパシタの下部電極８０５とを電気的に接続している。次に、第１の水素バリア膜８０２の上に、第２の水素バリア膜８０４の側面及び強誘電体キャパシタを覆うように、オゾンＴＥＯＳ膜よりなると共に強誘電体キャパシタにおける段差を緩和する絶縁膜８０８を堆積する。尚、以上で述べた半導体装置の製造工程は一例であり、本実施形態はこれに限定されるものではない。
次に、図１０（ｃ）に示すように、絶縁膜８０８をパターニングすることにより、第１の水素バリア膜８０２における強誘電体キャパシタの周縁部に形成されている表面を露出させる（尚、ここで、パターニング後の絶縁膜８０８を絶縁膜８０８ａと呼ぶ）。このように、第１の水素バリア膜８０２の表面における強誘電体キャパシタが形成されている領域の外側領域の少なくとも一部を露出させることにより、第１の水素バリア膜８０２と強誘電体キャパシタとの間に他の層が介在している場合であっても、第１の水素バリア膜８０２と後述する例えば窒化チタンアルミニウム膜からなる第３の水素バリア膜８０９とを確実に接続できるので、第１の水素バリア膜８０２と第３の水素バリア膜８０９との密着性を確実に向上させることができる。
次に、図１０（ｄ）及び（ｅ）に示すように、第１の水素バリア膜８０２の上に、第１の水素バリア膜８０２と第３の水素バリア膜８０９に共通に含まれる同一種の原子（本実施例では窒素原子）を含んだ雰囲気中で、窒化チタンアルミニウム膜よりなる第３の水素バリア膜８０９を形成する。具体的な一例としては、窒素雰囲気中において、チタンアルミニウムよりなるターゲットからスパッタされたチタンアルミニウムを窒化させる反応性スパッタ法などが挙げられる。尚、図１０（ｅ）では、第１の水素バリア膜８０２、第３の水素バリア膜８０９がパターニングされた状態の最終形状を示しているが、パターニングしなくてもかまわない。
以上のように、第８の実施形態によると、第１の水素バリア膜８０２と第３の水素バリア膜８０９とに共通に含まれる原子を含んだ雰囲気中において、第３の水素バリア膜８０９を形成することにより、雰囲気中における第１の水素バリア膜８０２と第３の水素バリア膜８０９とに共通に含まれる原子が、第１の水素バリア膜８０２と第３の水素バリア膜８０９との接続される部分となる図１０（ｄ）に示す領域８０２ａに取り込まれる。したがって、第１の水素バリア膜８０２と第３の水素バリア膜８０９とが、互いに単に物理的に接続しているのではなく、化学結合によって接続されるので、第１の水素バリア膜８０２と第３の水素バリア膜８０９との密着性を向上させることができるので、強誘電体膜又は高誘電率膜よりなる容量絶縁膜８０６の分極特性の劣化を低減させることができる。また、この場合、第１の水素バリア膜８０２と第３の水素バリア膜８０９とが接続する部分おいて、水素の拡散パスの役割を有する酸化シリコン膜が形成されることがない。
尚、第８の実施形態において、第１の水素バリア膜８０２と第３の水素バリア膜８０９とに窒素原子が含まれる場合に、窒素雰囲気中で反応性スパッタを行なう方法について説明したが、本発明はこれに限られず、水素バリア膜が共通に含む原子を含む雰囲気中で反応性スパッタを行なえば良い。
また、第８の実施形態において、例えば図１０（ｅ）に示した強誘電体キャパシタは、下部電極８０５が容量規定口となる構造であったが、これに代えて、上部電極８０７が容量規定口となる構造であってもよい。
また、第８の実施形態において、容量絶縁膜８０６は強誘電体膜としてＳＢＴ膜より構成されている場合であったが、これに代えて、還元され得る材料である例えばＰＺＴ系よりなる膜、ＢＬＴ系よりなる膜、ＢＳＴ系よりなる膜、又はタンタルオキサイド膜等よりなる場合であっても同様の効果を得ることができる。また、容量絶縁膜８０６は強誘電体膜よりなる場合であったが、容量絶縁膜８０６が高誘電率膜よりなる場合であっても、同様の効果が得られることはいうまでもない。
前述の各実施形態においては、強誘電体キャパシタの構造がスタック型構造である場合について説明したが、本発明におけるキャパシタの構造はこれに限定されるものではない。
以上説明したように、本発明は、強誘電体膜又は高誘電率膜よりなる容量絶縁膜の分極特性の劣化を低減させる半導体装置及びその製造方法に有用である。
本発明の第１の実施形態の半導体装置の断面図である。 本発明の第１の実施形態における強誘電体膜の分極特性を示すグラフである。 本発明の第１の実施形態における水素バリア膜同士の接続部分を示すＴＥＭ断面図である。 本発明の第２の実施形態の半導体装置の断面図である。 本発明の第３の実施形態の半導体装置の断面図である。 （ａ）〜（ｅ）は、本発明の第４の実施形態の半導体装置の製造方法を示す断面図である。 （ａ）〜（ｅ）は、本発明の第５の実施形態の半導体装置の製造方法を示す断面図である。 （ａ）〜（ｅ）は、本発明の第６の実施形態の半導体装置の製造方法を示す断面図である。 （ａ）〜（ｅ）は、本発明の第７の実施形態の半導体装置の製造方法を示す断面図である。 （ａ）〜（ｅ）は、本発明の第８の実施形態の半導体装置の製造方法を示す断面図である。 従来の強誘電体キャパシタを有する半導体装置の断面図である。 本発明者らが実験の対象に用いた半導体装置の断面図である。 本発明者らが実験の対象に用いた半導体装置における強誘電体膜の分極特性を示すグラフである。 本発明者らが実験の対象に用いた半導体装置における水素バリア膜同士の接続部分を示すＴＥＭ断面図である。 （ａ）は、水素バリア膜同士の接続部分の分析に用いた実験サンプルのＴＥＭ断面図であり、（ｂ）は、水素バリア膜同士の接続部分の実験サンプルに対するＥＥＬＳ分析結果を説明するためのＴＥＭ断面図、及び損失エネルギーと密度との関係図である。

Claims (7)

  1. 第１の水素バリア膜を形成する工程と、
    前記第１の水素バリア膜の上に容量素子を形成する工程と、
    前記第１の水素バリア膜における前記容量素子の周縁部において露出している表面を、不活性ガスを用いたドライエッチングによりエッチングする工程と、
    前記容量素子を覆うと共に前記容量素子の周縁部において前記第１の水素バリア膜と接するように第２の水素バリア膜を形成する工程とを備え、
    前記第１の水素バリア膜及び前記第２の水素バリア膜は、同一種の原子を少なくとも１つ含んでおり、
    前記エッチングは、前記第１の水素バリア膜と前記第２の水素バリア膜とに共通に含まれている前記同一種の原子の結合状態にある結合の手を解離して未結合の手を形成することを含み、
    前記第１の水素バリア膜と前記第２の水素バリア膜とは、前記同一種の原子が化学的に結合することによって密着していることを特徴とする半導体装置の製造方法。
  2. 前記第２の水素バリア膜は、前記第１の水素バリア膜と前記第２の水素バリア膜とに共通に含まれている前記原子を含む雰囲気中において、反応性スパッタ法により形成されることを特徴とする請求項１に記載の半導体装置の製造方法。
  3. 前記原子は、窒素原子又は酸素原子であることを特徴とする請求項１に記載の半導体装置の製造方法。
  4. 前記容量素子を形成する工程と前記第２の水素バリア膜を形成する工程との間に、前記第１の水素バリア膜における前記容量素子の周縁部において露出している表面層を除去する工程を備えることを特徴とする請求項１に記載の半導体装置の製造方法。
  5. 前記容量素子を形成する工程と前記表面層を除去する工程との間に、前記第１の水素バリア膜における前記容量素子が形成されている領域の外側領域の少なくとも一部を露出させる工程を備えることを特徴とする請求項４に記載の半導体装置の製造方法。
  6. 前記表面層を除去する工程は、フッ化水素酸により前記表面層を洗浄する工程を含むことを特徴とする請求項４又は５に記載の半導体装置の製造方法。
  7. 前記表面層を除去する工程は、不活性ガスを用いたドライエッチングにより前記表面層を除去する工程を含むことを特徴とする請求項４又は５に記載の半導体装置の製造方法。
JP2005506452A 2003-05-27 2004-03-12 半導体装置の製造方法 Expired - Fee Related JP4459900B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2003149444 2003-05-27
JP2003149444 2003-05-27
PCT/JP2004/003450 WO2004107446A1 (ja) 2003-05-27 2004-03-12 半導体装置及びその製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2005226269A Division JP4549947B2 (ja) 2003-05-27 2005-08-04 半導体装置

Publications (2)

Publication Number Publication Date
JPWO2004107446A1 JPWO2004107446A1 (ja) 2006-07-20
JP4459900B2 true JP4459900B2 (ja) 2010-04-28

Family

ID=33487148

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005506452A Expired - Fee Related JP4459900B2 (ja) 2003-05-27 2004-03-12 半導体装置の製造方法

Country Status (7)

Country Link
US (3) US7180122B2 (ja)
EP (1) EP1653514A4 (ja)
JP (1) JP4459900B2 (ja)
KR (1) KR101027189B1 (ja)
CN (1) CN100470806C (ja)
TW (1) TW200503246A (ja)
WO (1) WO2004107446A1 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006005234A (ja) * 2004-06-18 2006-01-05 Seiko Epson Corp 半導体装置の製造方法及び半導体装置
KR100601324B1 (ko) * 2004-07-27 2006-07-14 엘지전자 주식회사 유기 전계 발광 소자
JP2006344783A (ja) * 2005-06-09 2006-12-21 Fujitsu Ltd 半導体装置及びその製造方法
JP4637733B2 (ja) * 2005-11-30 2011-02-23 富士通セミコンダクター株式会社 半導体装置およびその製造方法
JP4164700B2 (ja) * 2006-05-24 2008-10-15 セイコーエプソン株式会社 強誘電体メモリおよびその製造方法
JP4427563B2 (ja) * 2007-06-12 2010-03-10 株式会社東芝 半導体装置の製造方法
JP5568845B2 (ja) * 2008-07-01 2014-08-13 富士通セミコンダクター株式会社 半導体装置の製造方法
US8901657B1 (en) * 2009-08-14 2014-12-02 Triquint Semiconductor, Inc. Integrated capacitor having an overhanging top capacitor plate
US20110079878A1 (en) * 2009-10-07 2011-04-07 Texas Instruments Incorporated Ferroelectric capacitor encapsulated with a hydrogen barrier
CN104567047B (zh) * 2013-11-28 2017-10-31 康雪慧 采用氮化铝钛材料的集热元件抗氢阻隔层及制备方法

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH118355A (ja) 1997-06-16 1999-01-12 Nec Corp 強誘電体メモリ
JPH11126881A (ja) * 1997-10-23 1999-05-11 Hitachi Ltd 高強誘電体薄膜コンデンサを有する半導体装置及びその製造方法
JP3098474B2 (ja) * 1997-10-31 2000-10-16 日本電気株式会社 半導体装置の製造方法
US6586790B2 (en) * 1998-07-24 2003-07-01 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing the same
US6509601B1 (en) * 1998-07-31 2003-01-21 Samsung Electronics Co., Ltd. Semiconductor memory device having capacitor protection layer and method for manufacturing the same
JP2000133633A (ja) * 1998-09-09 2000-05-12 Texas Instr Inc <Ti> ハ―ドマスクおよびプラズマ活性化エッチャントを使用した材料のエッチング方法
US6249014B1 (en) * 1998-10-01 2001-06-19 Ramtron International Corporation Hydrogen barrier encapsulation techniques for the control of hydrogen induced degradation of ferroelectric capacitors in conjunction with multilevel metal processing for non-volatile integrated circuit memory devices
US6236076B1 (en) 1999-04-29 2001-05-22 Symetrix Corporation Ferroelectric field effect transistors for nonvolatile memory applications having functional gradient material
US6611014B1 (en) * 1999-05-14 2003-08-26 Kabushiki Kaisha Toshiba Semiconductor device having ferroelectric capacitor and hydrogen barrier film and manufacturing method thereof
JP4737789B2 (ja) * 1999-06-18 2011-08-03 株式会社東芝 半導体装置
DE10000005C1 (de) 2000-01-03 2001-09-13 Infineon Technologies Ag Verfahren zur Herstellung eines ferroelektrischen Halbleiterspeichers
DE10065976A1 (de) * 2000-02-25 2002-02-21 Infineon Technologies Ag Verfahren zur Herstellung eines Halbleiterbauelements
US6476432B1 (en) * 2000-03-23 2002-11-05 Micron Technology, Inc. Structures and methods for enhancing capacitors in integrated circuits
JP2002110931A (ja) 2000-10-02 2002-04-12 Matsushita Electric Ind Co Ltd 強誘電体メモリ装置
US6958508B2 (en) * 2000-10-17 2005-10-25 Matsushita Electric Industrial Co., Ltd. Ferroelectric memory having ferroelectric capacitor insulative film
JP3643091B2 (ja) 2001-06-25 2005-04-27 松下電器産業株式会社 半導体記憶装置及びその製造方法
CN1290194C (zh) * 2001-06-25 2006-12-13 松下电器产业株式会社 电容元件、半导体存储器及其制备方法
KR100423906B1 (ko) * 2001-08-08 2004-03-22 삼성전자주식회사 강유전성 메모리 장치 및 그 제조방법
JP2003060164A (ja) * 2001-08-09 2003-02-28 Sharp Corp 半導体メモリ装置およびその製造方法
JP2003068987A (ja) * 2001-08-28 2003-03-07 Matsushita Electric Ind Co Ltd 半導体記憶装置およびその製造方法
EP1298730A3 (en) * 2001-09-27 2007-12-26 Matsushita Electric Industrial Co., Ltd. Ferroelectric memory and method for fabricating the same
US6815223B2 (en) * 2002-11-22 2004-11-09 Symetrix Corporation Low thermal budget fabrication of ferroelectric memory using RTP
US6781184B2 (en) * 2001-11-29 2004-08-24 Symetrix Corporation Barrier layers for protecting metal oxides from hydrogen degradation
CN1356728A (zh) 2001-12-20 2002-07-03 华中科技大学 铁电场效应晶体管及其制备方法
JP3967143B2 (ja) 2002-01-31 2007-08-29 松下電器産業株式会社 半導体装置及びその製造方法
US20030143853A1 (en) * 2002-01-31 2003-07-31 Celii Francis G. FeRAM capacitor stack etch
KR100467369B1 (ko) * 2002-05-18 2005-01-24 주식회사 하이닉스반도체 수소배리어막 및 그를 구비한 반도체장치의 제조 방법
US6611449B1 (en) * 2002-09-24 2003-08-26 Infineon Technologies Aktiengesellschaft Contact for memory cells

Also Published As

Publication number Publication date
TWI329921B (ja) 2010-09-01
CN100470806C (zh) 2009-03-18
WO2004107446A1 (ja) 2004-12-09
US20060220091A1 (en) 2006-10-05
KR101027189B1 (ko) 2011-04-06
EP1653514A1 (en) 2006-05-03
KR20060015235A (ko) 2006-02-16
US7180122B2 (en) 2007-02-20
US20060079066A1 (en) 2006-04-13
JPWO2004107446A1 (ja) 2006-07-20
CN1698205A (zh) 2005-11-16
US7326990B2 (en) 2008-02-05
US7557011B2 (en) 2009-07-07
US20050012133A1 (en) 2005-01-20
EP1653514A4 (en) 2010-07-21
TW200503246A (en) 2005-01-16

Similar Documents

Publication Publication Date Title
US7326990B2 (en) Semiconductor device and method for fabricating the same
JP3636900B2 (ja) 強誘電体集積回路の製造方法
US7232764B1 (en) Semiconductor device fabrication method
JP2001015696A (ja) 水素バリヤ層及び半導体装置
US7655531B2 (en) Semiconductor device and method for fabricating the same
JP2002280523A (ja) 半導体記憶装置とその製造方法
JP2000164815A (ja) 集積回路及びその製造方法
US7547638B2 (en) Method for manufacturing semiconductor device
US7244979B2 (en) Semiconductor memory device and method for manufacturing the same
JP3166746B2 (ja) キャパシタ及びその製造方法
JP2002110931A (ja) 強誘電体メモリ装置
JP2004356464A (ja) 強誘電体素子の製造方法、強誘電体素子及びＦｅＲＡＭ
KR100668881B1 (ko) 커패시터 및 그 제조방법
US20090256259A1 (en) Semiconductor device and method for manufacturing the same
JP2001135798A (ja) 強誘電体メモリおよび強誘電体メモリ製造方法
JP4549947B2 (ja) 半導体装置
US6730560B2 (en) Method for fabricating semiconductor device
JP4722023B2 (ja) 強誘電体メモリの製造方法
KR100326434B1 (ko) 강유전체막을 사용한 비휘발성 반도체기억장치 및 그의 제조방법
JP2000106421A (ja) 材料層及び拡散バリアを有する積層装置並びに拡散バリアの製法
JP4649899B2 (ja) 半導体記憶装置およびその製造方法
JP5309988B2 (ja) 半導体装置の製造方法
JP2001308284A (ja) 強誘電体記憶素子および強誘電体記憶素子の製造方法
JP2004281935A (ja) 半導体装置及びその製造方法
JP2004296732A (ja) 強誘電体メモリ装置及びその製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090519

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090709

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100119

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100210

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130219

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130219

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140219

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees