KR20060015235A - 반도체장치 및 그 제조방법 - Google Patents

반도체장치 및 그 제조방법 Download PDF

Info

Publication number
KR20060015235A
KR20060015235A KR1020047017152A KR20047017152A KR20060015235A KR 20060015235 A KR20060015235 A KR 20060015235A KR 1020047017152 A KR1020047017152 A KR 1020047017152A KR 20047017152 A KR20047017152 A KR 20047017152A KR 20060015235 A KR20060015235 A KR 20060015235A
Authority
KR
South Korea
Prior art keywords
hydrogen barrier
barrier film
film
capacitor
hydrogen
Prior art date
Application number
KR1020047017152A
Other languages
English (en)
Other versions
KR101027189B1 (ko
Inventor
다쿠미 미카와
유지 주다이
도시에 구츠나이
Original Assignee
마츠시타 덴끼 산교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마츠시타 덴끼 산교 가부시키가이샤 filed Critical 마츠시타 덴끼 산교 가부시키가이샤
Publication of KR20060015235A publication Critical patent/KR20060015235A/ko
Application granted granted Critical
Publication of KR101027189B1 publication Critical patent/KR101027189B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/65—Electrodes comprising a noble metal or a noble metal oxide, e.g. platinum (Pt), ruthenium (Ru), ruthenium dioxide (RuO2), iridium (Ir), iridium dioxide (IrO2)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H01L28/57—Capacitors with a dielectric comprising a perovskite structure material comprising a barrier layer to prevent diffusion of hydrogen or oxygen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region

Abstract

반도체장치는, 제 1 수소방지막과, 제 1 수소방지막 상에 형성된 용량소자와, 용량소자를 피복하도록 형성된 제 2 수소방지막을 구비한다. 제 1 수소방지막 및 제 2 수소방지막은, 제 1 수소방지막과 제 2 수소방지막을 밀착시키는 동일 종류의 원자를 적어도 1 개 함유한다.

Description

반도체장치 및 그 제조방법{SEMICONDUCTOR DEVICE AND METHOD FOR FABRICATING THE SAME}
본 발명은 용량소자를 구성하는 강유전체막 또는 고유전율막으로 구성되는 용량절연막으로의 수소 확산을 방지하는 반도체장치 및 그 제조방법에 관한 것이다.
강유전체 메모리로서, 플래너형 구조를 사용하는 1∼64kbit의 소용량 메모리가 양산되기 시작했으며, 최근에는 스택형 구조를 사용하는 256kbit∼4Mbit의 대용량 메모리가 개발의 중심이 되고 있다. 스택형 강유전체 메모리를 실현하기 위해서는 집적도의 대폭적인 향상, 나아가 강유전체 메모리의 미세화가 불가결하다. 이를 실현하기 위해서는, 강유전체 커패시터를 형성하는 공정, 트랜지스터를 형성하는 공정 및 배선을 형성하는 공정의 각 공정간 정합을 도모하는 것이 중요하다.
이를 위해, 예를 들어 W-CVD를 사용하는 콘택트의 매입기술 또는 트랜지스터의 특성을 회복하기 위해 실행되는 수소분위기 하에서의 열처리 등으로 대표되는 바와 같이, 수소분위기 중에서 처리가 실시되는 일이 많은 반도체공정에서, 강유전체 커패시터가 환원되는 일없이, 강유전체막의 분극특성을 유지하는 것이 과제가 된다.
종래, 강유전체 커패시터를 수소방지막으로 피복하는 기술이 일반적이다. 이는 산화알루미늄막, 실리콘질화막으로 대표되는 수소방지막에 의해, 강유전체 커패시터의 형성 이후에 반도체공정에서 발생하는 수소의 확산을 차폐시켜, 강유전체막 분극 량의 감소를 방지하는 것이다. 수소방지막에 의한 강유전체 커패시터의 피복구조로서 강유전체 커패시터의 주위를 완전히 피복하는 구조를 채용함으로써, 강유전체막 분극특성의 열화를 가장 효과적으로 방지한다(예를 들어 일특허 제 3098474호 참조). 이와 같이 하여 강유전체 커패시터의 수소에 의한 분극특성 열화를 방지하여, 고집적화된 강유전체 메모리 또는 고유전체 메모리를 실현했다.
이하, 주위가 완전히 피복된 구조를 갖는 강유전체 커패시터를 구비하는 종래의 반도체장치에 대하여 도 11을 참조하면서 설명한다. 도 11은 종래의 반도체장치 단면도이다.
도 11에 나타내는 바와 같이, 반도체기판(10)의 표층부에는 불순물확산층(11)이 거리를 두고 형성된다. 반도체기판(10) 상에는, 게이트산화막(12) 및 게이트전극(13)이 형성되며, 게이트산화막(12) 및 게이트전극(13)의 양 측면에는 측벽(14)이 형성된다. 또 반도체기판(10) 상에는, 소자분리산화막(15)이 형성된다. 반도체기판(10) 상에는, 게이트산화막(12), 게이트전극(13), 측벽(14) 및 소자분리막(15)을 피복하도록 제 1 층간절연막(16)이 형성되며, 이 제 1 층간절연막(16) 상에는 제 1 수소방지막(17)이 형성된다.
제 1 수소방지막(17) 상에는, 하부전극(18), 강유전체막으로 이루어지는 용량절연막(19) 및 상부전극(20)으로 구성되는 강유전체 커패시터가 형성되며, 상부 전극(20) 상에는 제 2 수소방지막(21)이 형성된다. 제 1 수소방지막(17) 상에는, 강유전체 커패시터의 측면 및 제 2 수소방지막(21)을 피복하도록 제 3 수소방지막(22)이 형성된다. 제 1 층간절연막(16) 상에는, 제 1 수소방지막(17) 및 제 3 수소방지막(22)을 피복하도록 제 2 층간절연막(23)이 형성된다. 제 2 층간절연막(23) 상에는, 배선(24a 및 24b)이 형성된다. 배선(24a)은 제 2 층간절연막(23) 및 제 3 수소방지막(22)을 관통하여 이어지도록 제 2 수소방지막(22)의 상면에 접속된다. 또 배선(24a 및 24b)은 제 1 층간절연막(16) 및 제 2 층간절연막(23)을 관통하여 이어지도록 불순물확산층(11)의 상면에 접속된다.
이와 같이 도 11에 나타내는 강유전체 커패시터의 주위는, 제 1 수소방지막(17), 제 2 수소방지막(21) 및 제 3 수소방지막(22)으로 완전히 피복되므로, 강유전체 커패시터의 형성 이후에, 강유전체 커패시터에 대하여 환원성분위기 중에서 열처리를 실시해도, 수소가 용량절연막(19)으로 확산되는 것을 억제할 수 있으므로, 용량절연막(19)을 구성하는 강유전체막의 분극특성 열화를 저감할 수 있다.
그러나 본건 발명자들이, 전술한 바와 같이 주위가 수소방지막으로 피복된 강유전체 커패시터에 대하여 환원성분위기 중에서 열처리를 실시한 바, 용량절연막을 구성하는 강유전체막의 분극특성 열화를 완전히 방지할 수 없다는 사실이 판명됐다. 특히, 수소 어닐링을 고농도로 실시할 경우에는, 강유전체막의 분극특성 열화를 완전히 방지할 수 없음이 현저하게 나타났다.
이하에, 도 12, 도 13, 도 14, 및 도 15의 (a) 및 (b)를 참조하면서 구체적으로 설명한다.
본건 발명자들은, 도 12에 나타내는 바와 같은, 주위가 수소방지막으로 피복된 강유전체 커패시터에 대하여 환원성분위기 중에서 열처리를 실시했다.
도 12에 나타내는 바와 같이, 메모리셀 트랜지스터(도시 생략)가 형성된 반도체기판(30) 상에는 제 1 층간절연막(31)이 형성되며, 이 제 1 층간절연막(31) 상에는 실리콘질화막으로 이루어지는 제 1 수소방지막(32)이 형성된다. 이 제 1 수소방지막(32) 상에는 도전성의 제 2 수소방지막(33)이 형성된다. 제 2 수소방지막(33) 상에는, 표층이 백금막으로 이루어지는 하부전극(34), 강유전체막으로서 예를 들어 SBT(SrTaBiO)막으로 이루어지는 용량절연막(35) 및 백금막으로 이루어지는 상부전극(36)으로 구성되는 강유전체 커패시터가 형성된다.
제 1 수소방지막(32) 상에는, 제 2 수소방지막(33)의 측면 및 강유전체 커패시터를 피복하도록, 이 강유전체 커패시터의 단차를 완화시키기 위한 제 2 층간절연막(37)이 형성된다. 제 1 층간절연막(31) 상에는, 제 1 수소방지막(32)의 측면 및 제 2 층간절연막(37)을 피복하도록 산화티탄알루미늄막으로 이루어지는 제 3 수소방지막(38)이 형성된다. 제 1 수소방지막(32) 및 제 1 층간절연막(31)을 관통하여 이어지도록 콘택트플러그(39)가 형성되며, 이 콘택트플러그(39)는 반도체기판(30)과 강유전체 커패시터의 하부전극(34)을 제 2 수소방지막(33)을 개재하고 접속된다.
이와 같이 도 12에 나타내는 강유전체 커패시터는 제 1 수소방지막(32), 제 2 수소방지막(33) 및 제 3 수소방지막(38)으로 주위가 완전히 피복된 구조를 가지므로, 강유전체 커패시터의 형성 이후에 환원성분위기 중에서 열처리를 실시해도, 용량절연막(35)으로의 수소 확산이 억제되므로, 용량절연막(35)을 구성하는 강유전체막의 분극특성 열화를 방지할 수 있다.
도 13은 도 12에 나타낸 강유전체 커패시터에 대하여, 수소농도 4% 및 100%의 각 분위기 중에서, 400℃에서 10 분간의 열처리를 실시한 경우의 강유전체막으로 이루어지는 용량절연막(35)의 분극특성을 나타낸다. 도 13에서 알 수 있는 바와 같이, 수소농도 4% 및 100%의 각 분위기 중에서 열처리를 실시한 경우에, 강유전체막으로 구성된 용량절연막(35)의 분극량이 감소되며, 수소농도 100% 분위기 중 열처리의 경우에 나타난 바와 같이, 특히 강한 환원성 분위기 중에서 열처리를 실시하면, 강유전체막 분극특성의 열화 정도가 큰 것이 판명됐다.
도 14는, 도 13에 나타낸 수소농도 100%의 분위기 중, 400℃에서 10 분간의 열처리를 실시한 경우에 대하여, 제 1 수소방지막(32)과 제 2 수소방지막(38) 접속부분의 TEM 단면도를 나타내는데, 도 14에서 알 수 있는 바와 같이, 실리콘질화막으로 이루어지는 제 1 수소방지막(32)과, 산화티탄알루미늄막으로 이루어지는 제 3 수소방지막(38)의 접속부분(12A)에 틈새가 발생했음이 관찰된다.
이와 같이 하여 본건 발명자들은, 강유전체막의 분극특성이 열화되는 원인은, 수소방지막끼리 접속된 계면을 통해 수소가 확산됨에 있다를 것을 알았다. 즉 본건 발명자들은, 강유전체막의 분극특성이 열화되는 정도가 수소방지막끼리의 밀착성에 크게 기인하므로, 수소방지막에 이용하는 재료의 선택 또는 수소방지막이 서로 접속됐을 때의 접속표면 상태가 매우 중요하다는 것을 알아낸 것이다.
그래서 본건 발명자들은, 상술한 제 1 수소방지막(32)과 제 3 수소방지막 (38) 접속부분(12A)의 접속상태를 상세하게 분석하기 위해, 일례로서, 도 15의 (a)에 나타내는 바와 같이, 수소방지막이 서로 모의적으로 접속된 구조를 이용하여 실험을 했다.
도 15의 (a)에 나타내는 구조는, 실리콘기판(도시 생략) 상에, 실리콘질화막(제 1 수소방지막), 및 산화티탄알루미늄막(제 2 수소방지막)을 차례로 성막함으로써 형성한 것이며, 본건 발명자들은, 이 구조를 TEM에서 단면을 관찰했다.
그 결과, 도 15의 (a)에서 알 수 있는 바와 같이, 실리콘질화(SiN)막과 산화티탄알류미늄(TiAlO)막의 접속부분(계면부분)에 약 3.0㎚의 막 두께를 갖는 변질층이 확인됐다.
또 본건 발명자들은 도 15의 (a)에 나타낸 실리콘질화막과 산화티탄알루미늄막의 계면에 형성된 변질층과 실리콘질화막을 EELS(Electron Energy Loss Spectroscopy)를 사용하여 분석한 바, 도 15의 (b)에서 알 수 있는 바와 같이, 변질층에 대한 분석결과에 Si-O의 피크가 검출됐다. 여기서 도 15의 (b)는 제 1 및 제 2 수소방지막 접속부분의 실험샘플에 대한 EELS분석결과를 설명하기 위한 TEM단면도, 및 손실에너지(Loss Energy(eV))와 밀도(Intensity)의 관계도를 나타낸다.
이와 같은 실험결과에 기초하여 본건 발명자들은, 실리콘질화막과 산화티탄알루미늄막의 계면에 형성된 변질층이 실리콘산화막임을 알아냈다. 이는 실리콘질화막 중의 실리콘(Si)과 산화티탄알루미늄 중의 산소(O)가 접촉되고, 후공정에서 실시할 열처리(예를 들어, 용량절연막을 결정화하기 위한 열처리)를 거침으로써, 안정적인 Si-O결합이 형성된 것으로 추측할 수 있기 때문이다.
이상의 실험결과에 따르면, 실리콘질화막과 산화티탄알루미늄막으로 구성되는 실제 수소방지막끼리의 접속부라도, 마찬가지로 Si-O결합이 형성되어, 실리콘산화막이 형성된 것으로 생각할 수 있다.
실리콘산화막은, 외부로부터의 수소 침입을 막는다는 장벽성(barrier property)을 갖지 않는다. 때문에 실리콘산화막이 형성된 실리콘질화막과 산화티탄알루미늄막의 접속부분은 수소에 약하므로, 외부로부터의 수소를 투과시키는 역할을 해버린다.
실제로 도 14에 나타낸 접속부(12A)는, 도 15의 (a)에 나타내는 구조와 달리 접속부(12A)가 종방향으로 이어지므로, 모의적으로 실시한 실험샘플에 비해, 수소방지막끼리의 접촉상태가 나쁨과 더불어, 접속부(12A)는 막 스트레스가 집중되기 쉬움을 고려하면, 접속부(12A)에 Si-O결합이 부분적으로 형성된 것으로 예상된다. 즉 접속부(12A)에는 Si-O결합으로 이루어진 실리콘산화막과 틈새가 혼재된 상태일 것으로 예상된다.
따라서 접속부(12A)는, Si-O결합이 형성된 영역이건, 틈새가 형성된 영역이건, 수소 방지성이 전혀 없다는 것이다. 즉, 도 14에 나타내는 바와 같이 접속부(12A)는 수소 확산통로의 역할을 수행하고 있다는 것을 의미한다. 또 거꾸로 생각한다면, 수소방지막끼리의 접속부분에서 Si-O결합이 검출될 경우에는, 서로 접속되는 하나의 수소방지막과 다른 수소방지막의 조합에서, 수소의 확산통로가 형성될 가능성이 높음을 시사한다.
그런데, 전술한 도 11에 나타낸 종래 반도체장치의 경우, 제 1 수소방지막 (17)은, 감압CVD법 또는 스퍼터링으로 형성된 10∼200㎚의 막 두께를 갖는 실리콘질화막으로 구성되고, 제 2 수소방지막(21)은, 스퍼터링으로 형성된 50㎚의 막 두께를 갖는 질화티탄막으로 구성되며, 또 제 3 수소방지막(22)은, 밑에서 차례로 실리콘산화막 및 실리콘질화막이 적층된 적층막 또는 예를 들어 실리콘산질화막과 같이 산소 및 질소를 함유하는 막으로 구성된다.
그러나 제 3 수소방지막(22)으로서 실리콘산화막 및 실리콘질화막의 적층막을 이용했을 경우에는, 원래 수소방지성이 약하므로, 도 11에 나타낸 종래의 반도체장치에서 강유전체막의 분극특성이 열화되는 정도가 높은 것으로 생각된다. 또 도 11에 나타낸 종래 반도체장치의 경우, 강유전체막의 분극특성 열화를 저감할 목적으로, 제 1, 제 2, 및 제 3 수소방지막(17, 21, 및 22)에 의해 강유전체 커패시터를 완전히 피복하는 구조를 채용하기는 했지만, 수소방지막끼리 접속되는 부분의 밀착성을 향상시킨다는 관점에 착안하여, 수소방지막에 사용할 재료의 선택 또는 수소방지막의 표면처리를 어떻게 할 것인가에 대해서는 전혀 개시되지 않았다. 또한, 아직도 이와 같은 시점에서 논의가 이루어진 적은 없다.
상기에 감안하여 본 발명은, 서로 접속되는 부분에 있어서 수소방지막끼리의 밀착성을 향상시킴으로써, 강유전체 커패시터에 대하여 환원성분위기 중에서 열처리를 실시할 경우에, 용량절연막의 분극특성 열화를 저감하는 것을 목적으로 한다.
상기 과제를 해결하기 위해, 본 발명에 관한 제 1 반도체장치는, 제 1 수소방지막과, 제 1 수소방지막 상에 형성된 용량소자와, 용량소자를 피복하도록 형성 된 제 2 수소방지막을 구비하며, 제 1 수소방지막 및 제 2 수소방지막은, 제 1 수소방지막과 제 2 수소방지막을 밀착시키는 동일 종류의 원자를 적어도 1 개 함유하는 것을 특징으로 한다.
제 1 반도체장치에 의하면, 제 1 수소방지막 및 제 2 수소방지막 중에 밀착을 촉진시키는 동일 종류의 원자가 함유됨으로써, 제 1 수소방지막과 제 2 수소방지막의 밀착성을 향상시킬 수 있다. 이로써, 제 1 수소방지막과 제 2 수소방지막이 접속된 계면을 통해, 용량절연막으로 수소가 확산되는 것을 억제할 수 있으므로, 강유전체막 또는 고유전율막으로 구성되는 용량절연막의 분극특성 열화를 저감시킬 수 있다.
제 1 반도체장치에 있어서, 제 1 수소방지막과 제 2 수소방지막은, 동일 종류의 원자가 화학적으로 결합됨으로써, 용량소자의 주연부에서 밀착되는 것이 바람직하다.
이와 같이 하면, 제 1 수소방지막과 제 2 수소방지막은, 서로 단순히 물리적으로 접속되는 것이 아닌, 동일 종류 원자의 화학결합에 의해 접속되므로, 제 1 수소방지막과 제 2 수소방지막의 밀착성이 향상된다.
제 1 반도체장치에 있어서, 원자는 질소원자 또는 산소원자인 것이 바람직하다.
이와 같이 하면, 제 1 수소방지막 및 제 2 수소방지막을 비교적 용이한 공정으로 형성할 수 있음과 동시에, 제 1 수소방지막과 제 2 수소방지막의 밀착성을 향상시킬 수 있다.
또 상기 과제를 해결하기 위해, 본 발명에 관한 제 2 반도체장치는, 제 1 수소방지막과, 제 1 수소방지막 상에 형성된 용량소자와, 용량소자를 피복하도록 형성된 제 2 수소방지막을 구비하고, 제 1 수소방지막 및 제 2 수소방지막은, 제 1 수소방지막과 제 2 수소방지막을 상호확산으로 밀착시키는 금속원자를 함유하며, 제 1 수소방지막 및 제 2 수소방지막은, 금속원자가 상호 확산됨으로써, 용량소자의 주연부에서 밀착되는 것을 특징으로 한다.
제 2 반도체장치에 의하면, 제 1 수소방지막 및 제 2 수소방지막 중에 밀착을 촉진시키는 금속원자가 함유돼있으며, 금속원자는 확산계수가 크므로, 제 1 수소방지막과 제 2 수소방지막의 밀착성을 향상시킬 수 있다. 즉, 제 1 수소방지막과 제 2 수소방지막은 금속원자의 상호확산에 의해 밀착된다. 이로써, 제 1 수소방지막과 제 2 수소방지막이 접속된 계면을 통해 용량절연막으로 수소가 확산되는 것을 억제할 수 있으므로, 강유전체막 또는 고유전율막으로 구성되는 용량절연막의 분극특성 열화를 더욱 저감시킬 수 있다.
제 2 반도체장치에 있어서, 금속원자는 Ti 또는 Ta인 것이 바람직하다.
이와 같이 하면, Ti 또는 Ta은 확산계수가 매우 크며, 제 1 수소방지막과 제 2 수소방지막의 밀착성을 향상시키는 작용이 높으므로, 강유전체막 또는 고유전율막으로 이루어지는 용량절연막의 분극특성 열화를 대폭 저감시킬 수 있다.
또한 상기 과제를 해결하기 위해, 본 발명에 관한 제 3 반도체장치는, 제 1 수소방지막과, 제 1 수소방지막 상에 형성된 용량소자와, 용량소자를 피복하도록 형성된 제 2 수소방지막을 구비하며, 제 1 수소방지막과 제 2 수소방지막은 밀착층 을 개재하고 용량소자의 주연부에서 서로 접속되는 것을 특징으로 한다.
제 3 반도체장치에 의하면, 제 1 수소방지막 및 제 2 수소방지막 사이에 밀착층을 개재시킴으로써, 1 수소방지막과 제 2 수소방지막의 밀착성을 향상시킬 수 있으므로, 제 1 수소방지막 및 제 2 수소방지막에 이용할 재료 선택의 폭이 제한되는 일없이, 강유전체막 또는 고유전율막으로 구성되는 용량절연막의 분극특성 열화를 저감시킬 수 있다.
제 3 반도체장치에서, 밀착층은 수소를 흡장하는 것이 바람직하다.
이와 같이 하면, 밀착층 중으로 확산되는 미량의 수소를 포획할 수 있기 때문에, 용량절연막으로 확산되는 수소를 효과적으로 억제할 수 있으므로, 강유전체막 또는 고유전율막으로 구성되는 용량절연막의 분극특성 열화를 더욱 저감시킬 수 있다.
제 3 반도체장치에 있어서, 밀착층은 천이금속을 함유하는 것이 바람직하다.
이와 같이 하면, 수소를 흡장하는 금속을 이용하여, 수소의 확산을 방지할 수 있으며, 또 제 1 수소방지막 및 제 2 수소방지막을 서로 밀착시키는 효과를 더욱 높일 수 있다.
제 3 반도체장치에 있어서, 밀착층은, Ti 또는 Ta을 함유하는 것이 바람직하다.
이와 같이 하면, Ti 또는 Ta은 확산계수가 크므로, 제 1 수소방지막 및 제 2 수소방지막을 서로 밀착시키는 효과를 더욱 높일 수 있다.
또 상기 과제를 해결하기 위해, 본 발명에 관한 제 4 반도체장치는, 상면에 산화된 영역을 갖는 제 1 수소방지막과, 제 1 수소방지막 상에 형성된 용량소자와, 용량소자를 피복하도록 형성된, 산소를 함유하는 제 2 수소방지막을 구비하며, 제 1 수소방지막과 제 2 수소방지막은, 용량소자 주연부의 상기 산화된 영역을 개재하고, 산소결합에 의해 밀착되는 것을 특징으로 한다.
제 4 반도체장치에 의하면, 제 1 수소방지막의 산화된 영역에 함유되는 산소와 제 2 수소방지막에 함유되는 산소가 산소결합 됨으로써, 제 1 수소방지막과 제 2 수소방지막은 서로 단순히 물리적으로 접속되는 것이 아니라, 화학결합에 의해 밀착된다. 바꾸어 말하면, 제 1 수소방지막과 제 2 수소방지막은 산소원자를 가교로 밀착된다. 이로써, 제 1 수소방지막과 제 2 수소방지막이 접속된 계면을 통해 용량절연막으로 수소가 확산되는 것을 억제할 수 있으므로, 강유전체막 또는 고유전율막으로 구성되는 용량절연막의 분극특성 열화를 더욱 저감시킬 수 있다.
또한 상기 과제를 해결하기 위해 본 발명에 관한 제 5 반도체장치는, 상면에 질화된 영역을 갖는 제 1 수소방지막과, 제 1 수소방지막 상에 형성된 용량소자와, 용량소자를 피복하도록 형성된, 질소를 함유하는 제 2 수소방지막을 구비하며, 제 1 수소방지막과 제 2 수소방지막은 용량소자 주연부의 질화된 영역을 개재하고, 질소결합에 의해 밀착되는 것을 특징으로 한다.
제 5 반도체장치에 의하면, 제 1 수소방지막의 질화된 영역에 함유되는 질소와 제 2 수소방지막에 함유되는 질소가 질소결합 됨으로써, 제 1 수소방지막과 제 2 수소방지막은, 서로 단순히 물리적으로 접속되는 것이 아닌, 화학결합에 의해 밀착된다. 바꾸어 말하면, 제 1 수소방지막과 제 2 수소방지막은 질소원자를 가교로 밀착된다. 이로써, 제 1 수소방지막과 제 2 수소방지막이 접속된 계면을 통해 용량절연막으로 수소가 확산되는 것을 억제할 수 있으므로, 강유전체막 또는 고유전율막으로 구성되는 용량절연막의 분극특성 열화를 더욱 저감시킬 수 있다.
제 1∼제 4 반도체장치에 있어서, 제 1 수소방지막과 제 2 수소방지막은, 제 1 수소방지막과 제 2 수소방지막 사이에 산화실리콘막을 개재시키지 않도록 밀착되는 것이 바람직하다.
이와 같이, 용량절연막으로의 수소 확산통로가 될 산화실리콘막을 개재시키지 않으므로, 강유전체막 또는 고유전율막으로 구성되는 용량절연막의 분극특성 열화를 더욱 저감시킬 수 있다.
제 1∼제 4 반도체장치에 있어서, 제 1 수소방지막 및 제 2 수소방지막은 동일재료로 구성되는 막인 것이 바람직하다.
이와 같이 하면, 제 1 수소방지막 및 제 2 수소방지막의 밀착성이 향상됨과 동시에, 후공정에서의 열처리에 의한 열팽창, 열수축 또는 스트레스변화의 영향을 받는 일이 없어지므로, 제 1 수소방지막 및 제 2 수소방지막이 접속된 부분이 열적으로 안정되어, 강유전체막 또는 고유전율막으로 구성되는 용량절연막의 분극특성 열화를 더욱 저감시킬 수 있다.
제 1∼제 4 반도체장치에 있어서, 용량소자는, 제 1 수소방지막 상에 형성된 하부전극과, 하부전극 상에 형성된 용량절연막과, 용량절연막 상에 형성된 상부전극을 구비하며, 용량절연막은 강유전체막 또는 고유전율막으로 구성되는 것이 바람직하다.
제 1∼제 4 반도체장치에 있어서, 용량절연막은, SrBi2(TaxNb1-x)2 O9, Pb(ZrxTi1-x)O3, (BaxSr1-x)TiO3, (Bi xLa1-x)4Ti3O12(단, 이상에서 X는, 0≤x≤1의 관계를 만족시킨다), 또는 Ta2O5로 구성되는 것이 바람직하다.
또 상기 과제를 해결하기 위해, 본 발명에 관한 제 1 반도체장치의 제조방법은, 제 1 수소방지막을 형성하는 공정과, 제 1 수소방지막 상에 용량소자를 형성하는 공정과, 용량소자를 피복함과 동시에 용량소자의 주연부에서 제 1 수소방지막과 접하도록 제 2 수소방지막을 형성하는 공정을 구비하고, 제 1 수소방지막 및 제 2 수소방지막은, 제 1 수소방지막과 제 2 수소방지막을 밀착시키는 동일 종류의 원자를 적어도 1 개 함유하며, 제 1 수소방지막과 제 2 수소방지막은 동일 종류의 원자가 화학적으로 결합됨으로써 밀착되는 것을 특징으로 한다.
제 1 반도체장치의 제조방법에 의하면, 제 1 수소방지막 및 제 2 수소방지막 중에 밀착을 촉진시키는 동일종류의 원자가 함유됨으로써, 제 1 수소방지막과 제 2 수소방지막의 밀착성을 향상시킬 수 있다. 즉, 제 1 수소방지막과 제 2 수소방지막은 서로 단순히 물리적으로 접속되는 것이 아닌, 동일종류 원자의 화학결합에 의해 접속되므로, 제 1 수소방지막과 제 2 수소방지막의 밀착성이 향상된다. 이로써, 제 1 수소방지막과 제 2 수소방지막이 접속된 계면을 통해, 용량절연막으로 수소가 확산되는 것을 억제할 수 있으므로, 강유전체막 또는 고유전율막으로 구성되는 용량절연막의 분극특성 열화를 저감시킬 수 있다.
제 1 반도체장치의 제조방법에 있어서, 용량소자를 형성하는 공정과 제 2 수 소방지막을 형성하는 공정 사이에, 제 1 수소방지막의 용량소자 주연부에서 노출된 표면을 에칭하는 공정을 포함하며, 에칭은, 제 1 수소방지막과 제 2 수소방지막에 공통으로 함유된 원자 결합상태에 있는 결합수를 해리시켜 미결합수를 형성하는 것이 바람직하다.
이와 같이 하면, 제 1 수소방지막과 제 2 수소방지막에 공통으로 함유된 원자는, 제 1 수소방지막에 함유된 다른 원자와의 결합상태를 해리시켜 미결합수를 형성하고, 제 2 수소방지막에 공통으로 함유된 원자와 결합된다. 이로써, 제 1 수소방지막과 제 2 수소방지막은, 서로 단순히 물리적으로 접속되는 것이 아닌, 공통으로 함유된 원자의 화학결합에 의해 접속되므로, 제 1 수소방지막과 제 2 수소방지막의 밀착성이 향상된다. 따라서 제 1 수소방지막과 제 2 수소방지막이 접속된 계면을 통해, 용량절연막으로 수소가 확산되는 것을 억제할 수 있으므로, 강유전체막 또는 고유전율막으로 구성되는 용량절연막의 분극특성 열화를 저감시킬 수 있다.
이 경우, 에칭은 불활성가스를 이용한 드라이에칭인 것이 바람직하다.
이와 같이 불활성가스를 이용함으로써, 원하지 않는 화학반응을 발생시키는 일없이, 제 1 수소방지막과 제 2 수소방지막에 공통으로 함유되는 원자끼리의 결합을 절단시킬 수 있다. 이로써, 제 1 수소방지막의 표면에 미결합수를 다수 발생시킬 수 있다.
제 1 반도체장치의 제조방법에 있어서, 제 2 수소방지막은, 제 1 수소방지막과 제 2 수소방지막에 공통으로 함유된 원자를 포함하는 분위기 중에서, 반응성 스 퍼터링으로 형성되는 것이 바람직하다.
이와 같이 하면, 분위기 중에 존재하는 제 1 수소방지막과 제 2 수소방지막에 공통으로 함유되는 원자가, 제 1 수소방지막과 제 2 수소방지막이 접속되는 부분에 도입되면서 제 2 수소방지막이 퇴적되므로, 제 1 수소방지막과 제 2 수소방지막의 밀착성을 높일 수 있다.
제 1 반도체장치의 제조방법에 있어서, 원자는 질소원자 또는 산소원자인 것이 바람직하다.
이와 같이 하면, 제 1 수소방지막 및 제 2 수소방지막을 비교적 용이한 공정으로 형성할 수 있음과 동시에, 제 1 수소방지막과 제 2 수소방지막의 밀착성을 향상시킬 수 있다.
제 1 반도체장치의 제조방법에 있어서, 용량소자를 형성하는 공정과 제 2 수소방지막을 형성하는 공정 사이에, 제 1 수소방지막의 용량소자 주연부에서 노출된 표면층을 제거하는 공정을 구비하는 것이 바람직하다.
제 1 반도체장치의 제조방법에 있어서, 용량소자를 형성하는 공정과 표면층을 제거하는 공정 사이에, 제 1 수소방지막에서 용량소자가 형성된 영역의 바깥쪽 영역 중 적어도 일부를 노출시키는 공정을 추가로 구비한다면, 제 1 수소방지막과 용량소자 사이에 다른 층이 개재할 경우라도, 제 1 수소방지막과 제 2 수소방지막을 확실히 접속시킬 수 있으므로, 제 1 수소방지막과 제 2 수소방지막의 밀착성을 확실하게 향상시킬 수 있다.
제 1 반도체장치의 제조방법에 있어서, 표면층을 제거하는 공정은 불화수소 산으로 표면층을 세정하는 공정을 포함하는 것이 바람직하다.
이와 같이 하면, 불화수소산의 농도 및 세정시간을 제어함으로써, 표면층만 쉽게 제거할 수 있다.
제 1 반도체장치의 제조방법에 있어서, 표면층을 제거하는 공정은, 불활성가스를 이용한 드라이에칭으로 표면층을 세정하는 공정을 포함하는 것이 바람직하다.
이와 같이 하면, 표면층만을 쉽게 제거할 수 있음과 동시에, 제 1 수소방지막에 끼치는 손상을 억제할 수 있다.
또 상기 과제를 해결하기 위해, 본 발명에 관한 제 2 반도체장치의 제조방법은, 제 1 수소방지막을 형성하는 공정과, 제 1 수소방지막 상에 용량소자를 형성하는 공정과, 용량소자를 피복함과 동시에 용량소자의 주연부에서 제 1 수소방지막과 접하도록 제 2 수소방지막을 형성하는 공정을 구비하며, 제 1 수소방지막 및 제 2 수소방지막은 제 1 수소방지막과 제 2 수소방지막을 상호확산에 의해 밀착시키는 금속원자를 함유하며, 제 1 수소방지막과 제 2 수소방지막은, 금속원자가 상호 확산됨으로써, 용량소자의 주연부에서 밀착되는 것을 특징으로 한다.
제 2 반도체장치의 제조방법에 의하면, 제 1 수소방지막 및 제 2 수소방지막 중에 밀착을 촉진시키는 금속원자가 함유되며, 금속원자는 확산계수가 크므로, 제 1 수소방지막과 제 2 수소방지막의 밀착성을 향상시킬 수 있다. 즉, 제 1 수소방지막과 제 2 수소방지막은 금속원자의 상호확산에 의해 밀착된다. 이로써, 제 1 수소방지막과 제 2 수소방지막이 접속된 계면을 통해 용량절연막으로 수소가 확산되는 것을 억제할 수 있으므로, 강유전체막 또는 고유전율막으로 구성되는 용량절연막의 분극특성 열화를 더욱 저감시킬 수 있다.
제 2 반도체장치의 제조방법에 있어서, 금속원자는 Ti 또는 Ta인 것이 바람직하다.
이와 같이 하면, 제 1 수소방지막 및 제 2 수소방지막을 비교적 용이한 공정으로 형성할 수 있음과 동시에, Ti 또는 Ta은 확산계수가 크므로, 제 1 수소방지막과 제 2 수소방지막의 밀착성을 향상시킬 수 있다.
또한 상기 과제를 해결하기 위해, 본 발명에 관한 제 3 반도체장치의 제조방법은, 제 1 수소방지막을 형성하는 공정과, 제 1 수소방지막 상에 용량소자를 형성하는 공정과, 제 1 수소방지막의 용량소자 주연부에 노출된 표면을 산화시키는 공정과, 용량소자를 피복함과 동시에 산화된 표면과 접하도록, 산소를 함유하는 제 2 수소방지막을 형성하는 공정을 구비하는 것을 특징으로 한다.
제 3 반도체장치의 제조방법에 의하면, 제 1 수소방지막에서 산화시킨 표면층과, 산소원자를 함유하는 제 2 수소방지막을 접속하므로, 산소결합에 의해 제 1 수소방지막과 제 2 수소방지막의 밀착성을 향상시킬 수 있어, 강유전체막 또는 고유전율막으로 구성되는 용량절연막의 분극특성 열화를 저감시킬 수 있다.
제 3 반도체장치의 제조방법에 있어서, 용량소자를 형성하는 공정과 표면을 산화시키는 공정 사이에, 제 1 수소방지막에서 용량소자가 형성된 영역의 바깥쪽 영역 중 적어도 일부를 노출시키는 공정을 추가로 구비한다면, 제 1 수소방지막과 용량소자 사이에 다른 층이 개재할 경우라도, 제 1 수소방지막과 제 2 수소방지막을 확실히 접속시킬 수 있으므로, 제 1 수소방지막과 제 2 수소방지막의 밀착성을 확실하게 향상시킬 수 있다.
제 3 반도체장치의 제조방법에 있어서, 표면을 산화시키는 공정은, 산소분위기 중에서 급속 가열처리를 실시하는 공정을 포함하는 것이 바람직하다.
이와 같이 하면, 제 1 수소방지막의 표면만을 쉽게 산화시킬 수 있음과 동시에, 제 1 수소방지막이 바탕에 끼치는 영향을 억제할 수 있다.
제 3 반도체장치의 제조방법에 있어서, 표면을 산화시키는 공정은, 표면을 산소플라즈마에 노출시키는 공정을 포함하는 것이 바람직하다.
이와 같이 하면, 저온에서의 산화를 실행하므로, 제 1 수소방지막의 표면만을 더욱 쉽게 산화시킬 수 있음과 동시에, 제 1 수소방지막이 바탕에 끼치는 영향을 더욱 억제할 수 있다.
또 상기 과제를 해결하기 위해 본 발명에 관한 제 4 반도체장치의 제조방법은, 제 1 수소방지막을 형성하는 공정과, 제 1 수소방지막 상에 용량소자를 형성하는 공정과, 제 1 수소방지막의 용량소자 주연부에 노출된 표면을 질화시키는 공정과, 용량소자를 피복함과 동시에 상기 질화된 표면과 접하도록, 질소를 함유하는 제 2 수소방지막을 형성하는 공정을 구비하는 것이 바람직하다.
제 4 반도체장치의 제조방법에 의하면, 제 1 수소방지막에서 질화시킨 표면층과, 질소원자를 함유하는 제 2 수소방지막을 접속하기 때문에, 질소결합에 의해 제 1 수소방지막과 제 2 수소방지막의 밀착성을 향상시킬 수 있으므로, 강유전체막 또는 고유전율막으로 구성되는 용량절연막의 분극특성 열화를 저감시킬 수 있다.
제 4 반도체장치의 제조방법에 있어서, 용량소자를 형성하는 공정과 표면을 질화시키는 공정 사이에, 제 1 수소방지막에서 상기 용량소자가 형성된 영역의 바깥쪽 영역 중 적어도 일부를 노출시키는 공정을 추가로 구비한다면, 제 1 수소방지막과 용량소자 사이에 다른 층이 개재할 경우라도, 제 1 수소방지막과 제 2 수소방지막을 확실히 접속시킬 수 있으므로, 제 1 수소방지막과 제 2 수소방지막의 밀착성을 확실하게 향상시킬 수 있다.
제 4 반도체장치의 제조방법에 있어서, 표면을 질화시키는 공정은, 질소분위기 중에서 급속 가열처리를 실시하는 공정을 포함하는 것이 바람직하다.
이와 같이 하면, 제 1 수소방지막의 표면만을 쉽게 질화시킬 수 있음과 동시에, 제 1 수소방지막이 바탕에 끼치는 영향을 억제할 수 있다.
제 4 반도체장치의 제조방법에 있어서, 표면을 질화시키는 공정은, 상기 표면을 질소플라즈마에 노출시키는 공정을 포함하는 것이 바람직하다.
이와 같이 하면, 저온에서의 질화를 실행하므로, 제 1 수소방지막의 표면만을 더욱 쉽게 질화시킬 수 있음과 동시에, 제 1 수소방지막이 바탕에 끼치는 영향을 더욱 억제할 수 있다.
또 상기 과제를 해결하기 위해 본 발명에 관한 제 5 반도체장치의 제조방법은, 제 1 수소방지막을 형성하는 공정과, 제 1 수소방지막 상에 용량소자를 형성하는 공정과, 제 1 수소방지막의 용량소자 주연부에서 노출된 부분에 밀착층을 형성하는 공정과, 용량소자를 피복함과 동시에 밀착층과 접하도록 제 2 수소방지막을 형성하는 공정을 구비하는 것을 특징으로 한다.
제 5 반도체장치의 제조방법에 의하면, 제 1 수소방지막 및 제 2 수소방지막 사이에 밀착층을 형성하기 때문에, 1 수소방지막과 제 2 수소방지막의 밀착성을 향상시킬 수 있으므로, 제 1 수소방지막 및 제 2 수소방지막에 이용할 재료 선택의 폭이 제한되는 일없이, 강유전체막 또는 고유전율막으로 구성되는 용량절연막의 분극특성 열화를 저감시킬 수 있다.
제 5 반도체장치의 제조방법에 있어서, 용량소자를 형성하는 공정과 밀착층을 형성하는 공정 사이에, 제 1 수소방지막에서 용량소자가 형성된 영역의 바깥쪽 영역 중 적어도 일부를 노출시키는 공정을 추가로 구비한다면, 제 1 수소방지막과 용량소자 사이에 다른 층이 개재할 경우라도, 제 1 수소방지막과 제 2 수소방지막을 확실하게 접속할 수 있으므로, 제 1 수소방지막과 제 2 수소방지막의 밀착성을 확실하게 향상시킬 수 있다.
제 5 반도체장치의 제조방법에 있어서, 밀착층은 수소를 흡장하는 것이 바람직하다.
이와 같이 하면, 밀착층 중으로 확산되는 미량의 수소를 포획할 수 있기 때문에, 용량절연막으로 확산되는 수소를 효과적으로 억제할 수 있으므로, 강유전체막 또는 고유전율막으로 구성되는 용량절연막의 분극특성 열화를 더욱 저감시킬 수 있다.
제 5 반도체장치의 제조방법에 있어서, 밀착층은 Ti 또는 Ta을 함유하는 것이 바람직하다.
이와 같이 하면, Ti 또는 Ta은 확산계수가 매우 크므로, 제 1 수소방지막과 제 2 수소방지막의 밀착성을 더욱 향상시킴과 동시에, Ti 또는 Ta은 수소를 흡장하 는 능력을 갖기 때문에, 용량절연막으로 확산되는 수소를 효과적으로 억제할 수 있으므로, 강유전체막 또는 고유전율막으로 구성되는 용량절연막의 분극특성 열화를 대폭 저감시킬 수 있다.
도 1은 본 발명에 있어서 제 1 실시형태의 반도체장치 단면도.
도 2는 본 발명의 제 1 실시형태에 있어서 강유전체막의 분극특성을 나타내는 그래프.
도 3은 본 발명의 제 1 실시형태에 있어서 수소방지막끼리의 접속부분을 나타내는 TEM단면도.
도 4는 본 발명에 있어서 제 2 실시형태의 반도체장치 단면도.
도 5는 본 발명에 있어서 제 3 실시형태의 반도체장치 단면도.
도 6의 (a)∼(e)는 본 발명의 제 4 실시형태에 있어서 반도체장치의 제조방법을 나타내는 단면도.
도 7의 (a)∼(e)는 본 발명의 제 5 실시형태에 있어서 반도체장치의 제조방법을 나타내는 단면도.
도 8의 (a)∼(e)는 본 발명의 제 6 실시형태에 있어서 반도체장치의 제조방법을 나타내는 단면도.
도 9의 (a)∼(e)는 본 발명의 제 7 실시형태에 있어서 반도체장치의 제조방법을 나타내는 단면도.
도 10의 (a)∼(e)는 본 발명의 제 8 실시형태에 있어서 반도체장치의 제조방 법을 나타내는 단면도.
도 11은 종래의 강유전체 커패시터를 갖는 반도체장치의 단면도.
도 12는 본 발명자들이 실험 대상으로 사용한 반도체장치의 단면도.
도 13은 본 발명자들이 실험 대상으로 사용한 반도체장치에 있어서 강유전체막의 분극특성을 나타내는 그래프.
도 14는 본 발명자들이 실험 대상으로 사용한 반도체장치에 있어서 수소방지막끼리의 접속부분을 나타내는 TEM단면도.
도 15의 (a)는 수소방지막끼리 접속부분의 분석에 사용한 실험샘플의 TEM단면도이며, (b)는 수소방지막끼리 접속부분의 실험샘플에 대한 EELS 분석결과를 설명하기 위한 TEM단면도, 및 손실에너지와 밀도의 관계도.
-제 1 실시형태-
이하, 본 발명의 제 1 실시형태에 관한 반도체장치에 대하여 도 1∼도 3을 참조하면서 설명하기로 한다. 도 1은 제 1 실시형태에 관한 반도체장치의 단면구조를 나타낸다.
도 1에 나타내는 바와 같이, 메모리셀 트랜지스터(도시는 생략함)가 형성된 반도체기판(100) 상에는, 예를 들어 붕소, 인 등이 첨가된 실리콘산화막인 BPSG막으로 구성된 제 1 층간절연막(101)이 형성되며, 이 제 1 층간절연막(101) 상에는 실리콘질화막으로 구성된 제 1 수소방지막(101)이 형성된다. 이 제 1 수소방지막(102) 상에는 질화티탄알루미늄막으로 이루어진 도전성의 제 2 수소방지막(103)이 형성된다. 이 제 2 수소방지막(103) 상에는 하부전극(104)이 형성된다. 하부전극(104)은, 백금막으로 된 상층막과, 방지막으로서 산화이리듐막, 이리듐막, 질화티탄알루미늄막 또는 질화티탄막으로 이루어진 하층막으로 구성된다. 여기서 하부전극(104)은, 백금막으로 된 상층막과, 방지막으로서 산화이리듐막, 이리듐막, 질화티탄알루미늄막 또는 질화티탄막 중 2 개 이상의 막이 적층된 적층막으로 이루어진 하층막으로 구성해도 된다.
하부전극(104) 상에는, 강유전체막으로서 예를 들어 SBT(SrTaBiO)막으로 된 용량절연막(105)이 형성되며, 이 용량절연막(105) 상에는, 백금막으로 된 상부전극(106)이 형성된다. 이와 같이 하부전극(104), 용량절연막(105) 및 상부전극(106)으로 강유전체 커패시터(용량소자)가 형성된다.
제 1 수소방지막(102) 상에는, 제 2 수소방지막(102)의 측면 및 강유전체 커패시터를 피복하도록, 이 강유전체 커패시터의 단차를 완화하기 위한 오존 TEOS막으로 된 제 2 층간절연막(107)이 형성된다. 제 1 층간절연막(101) 상에, 제 1 수소방지막(102)의 측면 및 제 2 층간절연막(107)을 피복하도록 질화티탄알루미늄막으로 된 제 3 수소방지막(108)이 형성된다.
제 1 수소방지막(102) 및 제 1 층간절연막(101)을 관통하여 이어지도록 W막으로 된 콘택트플러그(109)가 형성되며, 이 콘택트플러그(109)는, 비소 등이 주입된 반도체기판(100)과 강유전체 커패시터의 하부전극(104)을, 제 2 수소방지막(103)을 개재하고 접속시킨다. 제 1 층간절연막(101) 상에는, 제 3 수소방지막(108)을 피복하도록 제 3 층간절연막(110)이 형성된다. 그리고 제 3 층간절연막 (110) 상에는 통상, 배선이 형성된다.
이와 같이 도 1에 나타낸 강유전체 커패시터는, 제 1 수소방지막(102), 제 2 수소방지막(103) 및 제 3 수소방지막(108)으로 주위가 완전하게 피복된 구조를 갖는다.
여기서 제 1 실시형태에 관한 반도체장치의 특징은, 제 1 수소방지막(102)이 실리콘질화막으로 이루어짐과 동시에, 제 3 수소방지막(108)이 질화티탄알루미늄막으로 이루어지며, 제 1 수소방지막(102) 및 제 3 수소방지막(108)은 서로의 막을 밀착시키는 동일 종류의 원자, 여기서는 질소원자가 공통으로 함유되는 점이다.
도 2는 도 1에 나타낸 강유전체 커패시터에 대하여, 수소농도 4% 및 100%의 각 분위기 중에서, 400℃에서 10 분간 열처리를 실시한 경우의 강유전체막으로 된 용량절연막(105)의 분극특성을 나타내며, 전술한 종래 예의 도 13에 나타낸 데이터가 함께 나타나있다.
도 2에서 알 수 있는 바와 같이, 전술한 종래예의 경우에 비해, 수소농도 4% 및 100%의 각 분위기 중에서의 열처리일 경우에는, 강유전체막으로 된 용량절연막(105)의 분극특성 열화가 대폭으로 억제되며, 수소농도 100% 분위기 중에서의 열처리일 경우에 나타나는 바와 같이, 특히 강한 환원성분위기 중에서 열처리를 실시했을 경우에, 강유전체막으로 된 용량절연막(105)의 분극특성 열화를 억제하는 정도가 큼을 알 수 있다.
도 3은 도 2에 나타낸 수소농도 100%의 분위기 중에서, 400℃에서 10 분간 열처리를 실시한 경우에 대하여, 제 1 수소방지막(102)과 제 3 수소방지막(108) 접 속부분의 TEM단면도를 나타내는데, 도 3에서 알 수 있는 바와 같이 실리콘질화막으로 된 제 1 수소방지막(102)과 질화티탄알루미늄막으로 된 제 3 수소방지막(108)의 접속부분(3A)에는, 전술한 도 14에 나타낸 바와 같은 틈새는 관찰되지 않는다.
여기서, 제 1 수소방지막(102)과 제 3 수소방지막(108)이 접하는 부분에서는, 제 1 수소방지막(102)과 제 3 수소방지막(108)이 질소 공유결합에 의해 결합된다. 즉 질소원자는, 제 1 수소방지막(102)과 제 2 수소방지막(108)이 가교되도록 결합수를 가지며, 가교의 역할을 한다. 따라서 제 1 수소방지막(102)과 제 2 수소방지막(108)이 접하는 경계영역에서, 질소원자로 이루어지는 층이 형성되어 밀착영역이 되므로, 틈새가 형성되지 않으며, 또 제 1 수소방지막(102)과 제 3 수소방지막(108)이 접속되는 부분에서, 수소의 확산통로 역할을 갖는 산화실리콘막이 형성되는 일이 없다.
이와 같이 하여 본건 발명자들은, 강유전체막의 분극특성이 열화되는 원인은, 수소방지막끼리 접속되는 계면의 상태에 크게 의존하는 것에 있음을 다시 한번 확인했으며, 서로 접속되는 부분을 갖는 수소방지막 각각에 대하여 밀착을 촉진시키는 동일 종류의 원자를 공통으로 함유시킴으로써 수소방지막끼리의 밀착성을 향상시키면, 강유전체막의 분극특성 열화를 억제할 수 있다는 효과를 얻은 것이다.
이상과 같이 제 1 실시형태에 의하면, 제 1 수소방지막(102) 및 제 3 수소방지막(108) 중에 서로의 막을 밀착시키는 동일 종류의 원자가 공통으로 함유됨으로써, 제 1 수소방지막과 제 2 수소방지막이 서로 단순히 물리적으로 접속되는 것이 아닌, 동일 종류 원자의 화학결합에 의해 접속되므로, 제 1 수소방지막(102)과 제 3 수소방지막(108)의 밀착성이 향상된다. 이로써 제 1 수소방지막(102)과 제 3 수소방지막(108)이 접속된 계면을 통해 용량절연막(105)으로 수소가 확산되는 것을 억제할 수 있으므로, 강유전체막으로 된 용량절연막(105)의 분극특성 열화를 저감시킬 수 있다. 그 결과, 신뢰성이 우수한 강유전체 메모리를 실현할 수 있다.
또 도 1에 나타낸 강유전체 커패시터는, 하부전극(104)이 용량규정 유닛인 구조이지만, 이 대신에 상부전극(106)이 용량규정 유닛인 구조라도 된다.
또한 제 1 실시형태에서, 용량절연막(105)은 강유전체막으로서 SBT막으로 구성된 경우이지만, 이 대신에 환원 가능한 재료인, 예를 들어 PZT계로 이루어진 막, BLT계로 이루어진 막, BST계로 이루어진 막, 또는 탄탈옥사이드막 등으로 구성되는 경우라도 마찬가지의 효과를 얻을 수 있다. 또 용량절연막(105)은 강유전체막으로 이루어지는 경우이지만, 용량절연막(105)이 고유전율막으로 이루어지는 경우라도 마찬가지의 효과를 얻을 수 있음은 물론이다.
또 제 1 실시형태에 있어서, 제 1 수소방지막(102) 및 제 3 수소방지막(108) 중에, 서로의 막을 밀착시키는 동일 종류의 원자로서 질소원자를 공통으로 함유시킨 경우에 대하여 설명했지만, 제 1 수소방지막(102)에 실리콘산질화막을 이용하는 동시에, 제 3 수소방지막(108)에 산화티탄알루미늄막 또는 산화알루미늄막 등을 이용하여, 제 1 수소방지막(102) 및 제 3 수소방지막(108) 중에, 서로의 막을 밀착시키는 동일 종류의 원자로서 산소원자를 공통으로 함유시킴으로써, 밀착시키는 원자가 질소원자일 경우와 마찬가지로, 제 1 수소방지막(102)과 제 3 수소방지막(108)의 밀착성을 향상시킬 수 있다. 이와 같이 제 1 수소방지막(102) 및 제 3 수소방지 막(108)에 질소원자 또는 산소원자를 공통으로 함유시키는 것은, 열처리, 플라즈마처리, 반응성 스퍼터링 및 CVD 등에 있어서 질화물 또는 산화물의 형성이 용이해지므로, 반도체공정의 자유도를 높일 수 있다.
여기서, 제 1 실시형태에 있어서, 제 1 수소방지막(102)에 실리콘산질화막을 이용하며 제 3 수소방지막(108)에 산화티탄알루미늄막 또는 산화알루미늄막 등을 이용한 경우에 한정되지 않고, 수소방지막으로서 기능하며, 산소원자를 공통으로 함유하는 것이라면 된다.
또 제 1 수소방지막(102) 및 제 3 수소방지막(108)은 동일 재료로 구성된 막으로 해도 된다. 이로써, 제 1 수소방지막(102)과 제 3 수소방지막(108)의 밀착성이 향상됨과 동시에, 후공정에서의 열처리에 의한 열팽창, 열수축 또는 스트레스변화의 영향을 받는 일이 없어지기 때문에, 제 1 수소방지막(102)과 제 3 수소방지막(108)이 접속된 부분이 열적으로 안정되므로, 강유전체막 또는 고유전율막으로 이루어진 용량절연막의 분극특성 열화를 더욱 저감시킬 수 있다.
-제 2 실시형태-
이하, 본 발명의 제 2 실시형태에 관한 반도체장치에 대하여 도 4를 참조하면서 설명한다. 도 4는 제 2 실시형태에 관한 반도체장치의 단면구조를 나타낸다.
도 4에 나타내는 바와 같이, 메모리셀 트랜지스터(도시는 생략한다)가 형성된 반도체기판(200) 상에는, 예를 들어 붕소, 인 등이 첨가된 실리콘산화막인 BPSG막으로 구성된 제 1 층간절연막(201)이 형성되며, 이 제 1 층간절연막(201) 상에는 산화티탄알루미늄막으로 이루어지는 제 1 수소방지막(202)이 형성된다. 이 제 1 수 소방지막(202) 상에는 질화티탄알루미늄막으로 이루어진 도전성의 제 2 수소방지막(203)이 형성된다. 이 제 2 수소방지막(203) 상에는 하부전극(204)이 형성된다. 하부전극(204)은, 백금막으로 된 상층막과, 방지막으로서 산화이리듐막, 이리듐막, 질화티탄알루미늄막 또는 질화티탄막으로 이루어진 하층막으로 구성된다. 여기서 하부전극(204)은, 백금막으로 된 상층막과, 방지막으로서 산화이리듐막, 이리듐막, 질화티탄알루미늄막 또는 질화티탄막 중 2 개 이상의 막이 적층된 적층막으로 이루어진 하층막으로 구성돼도 된다.
하부전극(204) 상에는, 강유전체막으로서 예를 들어 SBT(SrTaBiO)막으로 된 용량절연막(205)이 형성되며, 이 용량절연막(205) 상에는, 백금막으로 된 상부전극(206)이 형성된다. 이와 같이 하부전극(204), 용량절연막(205) 및 상부전극(206)으로 강유전체 커패시터(용량소자)가 형성된다.
제 1 수소방지막(202) 상에는, 제 2 수소방지막(202)의 측면 및 강유전체 커패시터를 피복하도록, 이 강유전체 커패시터의 단차를 완화하기 위한 오존 TEOS막으로 된 제 2 층간절연막(207)이 형성된다. 제 1 층간절연막(201) 상에, 제 1 수소방지막(202)의 측면 및 제 2 층간절연막(207)을 피복하도록 질화탄탈막으로 된 제 3 수소방지막(208)이 형성된다.
제 1 수소방지막(202) 및 제 1 층간절연막(201)을 관통하여 이어지도록 W막으로 된 콘택트플러그(209)가 형성되며, 이 콘택트플러그(209)는, 비소 등이 주입된 반도체기판(200)과 강유전체 커패시터의 하부전극(204)을, 제 2 수소방지막(203)을 개재하고 접속시킨다. 제 1 층간절연막(201) 상에는, 제 3 수소방지막 (208)을 피복하도록 제 3 층간절연막(210)이 형성된다. 여기서 제 3 층간절연막(210) 상에는 통상, 배선이 형성된다.
이와 같이 도 4에 나타낸 강유전체 커패시터는, 제 1 수소방지막(202), 제 2 수소방지막(203) 및 제 3 수소방지막(208)으로 주위가 완전하게 피복된 구조를 갖는다.
여기서 제 2 실시형태에 관한 반도체장치의 특징은, 제 1 수소방지막(202)이 산화티탄알루미늄막으로 이루어짐과 동시에, 제 3 수소방지막(208)이 질화탄탈막으로 이루어지며, 상호확산에 의해 서로 막을 밀착시키는 금속원자인, 예를 들어 티탄, 알루미늄 및 탄탈이 함유되는 점이다. 즉 제 1 수소방지막(202) 및 제 3 수소방지막(208) 중에, 전술한 바와 같은 금속원자를 공통으로 함유시킴으로써, 금속원자의 상호확산작용에 의해, 제 1 수소방지막(202)과 제 3 수소방지막(208)의 밀착성을 향상시킬 수 있다. 또 티탄 또는 탄탈은 확산계수가 높기 때문에 상호확산작용이 커지므로, 제 1 수소방지막(202) 및 제 3 수소방지막(208)의 밀착성이 더욱 향상된다.
이상과 같이 제 2 실시형태에 의하면, 제 1 수소방지막(202) 및 제 3 수소방지막(208) 중에 함유되는 금속원자의 존재에 의해, 상호확산작용이 발생하여 제 1 수소방지막(202) 및 제 3 수소방지막(208)의 밀착성이 향상되기 때문에, 제 1 수소방지막(202) 및 제 3 수소방지막(208)이 접속된 계면을 통해 용량절연막(205)으로 수소가 확산되는 것을 억제할 수 있으므로, 강유전체막으로 구성된 용량절연막(205)의 분극특성 열화를 저감시킬 수 있다. 그 결과, 신뢰성이 우수한 강유전체 메모리를 실현할 수 있다. 또 제 1 수소방지막(202) 및 제 3 수소방지막(208) 중에 서로의 막을 밀착시키는 원자로서 반도체공정에서 폭넓게 이용되고 있는 금속원자를 이용할 수 있으며, 그 중에서도 티탄 및 탄탈을 이용하면 확산계수가 높아져 상호확산작용이 커진다는 점에서 이점이 많다.
여기서, 제 2 실시형태에서 제 1 수소방지막(202) 및 제 3 수소방지막(208)은 서로 동일 종류의 금속원자를 함유해도 된다. 예를 들어 제 1 수소방지막(202)이 산화티탄알루미늄으로 이루어지며, 제 3 수소방지막(208)이 질화티탄알루미늄으로 이루어지는 구성이라도 된다. 이 경우, 동일 종류의 금속원자인 티탄의 금속결합에 의해 제 1 수소방지막(202)과 제 3 수소방지막(208)이 접합되므로, 서로의 막 밀착성은 보다 향상된다.
또 도 4에 나타낸 강유전체 커패시터는 하부전극(204)이 용량규정 유닛인 구조이지만, 이 대신에 상부전극(206)이 용량규정 유닛인 구조라도 된다.
또한 제 2 실시형태에서 용량절연막(205)은 강유전체막으로서 SBT막으로 구성된 경우이지만, 이 대신에 환원될 수 있는 재료인, 예를 들어 PZT계로 이루어진 막, BLT계로 이루어진 막, BST계로 이루어진 막, 또는 탄탈옥사이드막 등으로 구성되는 경우라도 마찬가지의 효과를 얻을 수 있다. 또 용량절연막(205)은 강유전체막으로 이루어지는 경우를 설명했지만, 용량절연막(205)이 고유전율막으로 구성되는 경우라도 마찬가지의 효과를 얻을 수 있음은 물론이다.
또 제 1 수소방지막(202) 및 제 3 수소방지막(208)은 동일 재료로 구성된 막으로 해도 된다. 이로써, 제 1 수소방지막(202)과 제 3 수소방지막(208)의 밀착성 이 향상됨과 동시에, 후공정에서의 열처리에 의한 열팽창, 열수축 또는 스트레스변화의 영향을 받는 일이 없어지기 때문에, 제 1 수소방지막(202)과 제 3 수소방지막(208)이 접속된 부분이 열적으로 안정되므로, 강유전체막 또는 고유전율막으로 이루어진 용량절연막의 분극특성 열화를 더욱 저감시킬 수 있다.
-제 3 실시형태-
이하, 본 발명의 제 3 실시형태에 관한 반도체장치에 대하여 도 5를 참조하면서 설명한다. 도 5는 제 3 실시형태에 관한 반도체장치의 단면구조를 나타낸다.
도 5에 나타내는 바와 같이, 메모리셀 트랜지스터(도시는 생략한다)가 형성된 반도체기판(300) 상에는, 예를 들어 붕소, 인 등이 첨가된 실리콘산화막인 BPSG막으로 구성된 제 1 층간절연막(301)이 형성되며, 이 제 1 층간절연막(301) 상에는 실리콘질화막으로 구성된 제 1 수소방지막(302)이 형성된다. 이 제 1 수소방지막(302) 상에는 질화티탄알루미늄막으로 이루어진 도전성의 제 2 수소방지막(303)이 형성된다. 이 제 2 수소방지막(303) 상에는 하부전극(304)이 형성된다. 하부전극(304)은, 백금막으로 된 상층막과, 방지막으로서 산화이리듐막, 이리듐막, 질화티탄알루미늄막 또는 질화티탄막으로 이루어진 하층막으로 구성된다. 여기서 하부전극(304)은, 백금막으로 된 상층막과, 방지막으로서 산화이리듐막, 이리듐막, 질화티탄알루미늄막 또는 질화티탄막 중 2 개 이상의 막이 적층된 적층막으로 이루어진 하층막으로 구성돼도 된다.
하부전극(304) 상에는, 강유전체막으로서 예를 들어 SBT(SrTaBiO)막으로 된 용량절연막(305)이 형성되며, 이 용량절연막(305) 상에는, 백금막으로 된 상부전극 (306)이 형성된다. 이와 같이 하부전극(304), 용량절연막(305) 및 상부전극(306)에 의해 강유전체 커패시터(용량소자)가 형성된다.
제 1 수소방지막(302) 상에는, 제 2 수소방지막(302)의 측면 및 강유전체 커패시터를 피복하도록, 이 강유전체 커패시터의 단차를 완화하기 위한 오존 TEOS막으로 된 제 2 층간절연막(307)이 형성된다. 제 1 층간절연막(301) 상에는, 제 1 수소방지막(302)의 측면 및 제 2 층간절연막(307)을 피복하도록 막 두께가 1∼10㎚인 티탄막으로 이루어지는 밀착층(308)이 형성된다. 이 밀착층(308) 상에는 질화티탄알루미늄막으로 된 제 3 수소방지막(309)이 형성된다. 이와 같이 제 1 수소방지막(302)과 제 3 수소방지막(309)은 밀착층(308)을 개재하고 접속된다.
제 1 수소방지막(302) 및 제 1 층간절연막(301)을 관통하여 이어지도록 W막으로 된 콘택트플러그(310)가 형성되며, 이 콘택트플러그(310)는, 비소 등이 주입된 반도체기판(300)과 강유전체 커패시터의 하부전극(304)을 제 2 수소방지막(303)을 개재하고 접속된다. 제 1 층간절연막(301) 상에는, 제 3 수소방지막(309)을 피복하도록 제 3 층간절연막(311)이 형성된다. 여기서 제 3 층간절연막(311) 상에는 통상, 배선이 형성된다.
이와 같이 도 5에 나타낸 강유전체 커패시터는, 제 1 수소방지막(302), 제 2 수소방지막(303) 및 제 3 수소방지막(309)으로 주위가 완전하게 피복된 구조를 갖는다.
여기서 제 3 실시형태에 관한 반도체장치의 특징은, 제 1 수소방지막(302)과 제 3 수소방지막(309) 사이에 밀착층(308)을 개재시킴으로써, 제 1 수소방지막 (302)과 제 3 수소방지막(309)의 밀착성을 향상시킨 점이다.
이상과 같이 제 3 실시형태에 의하면, 제 1 수소방지막(302)과 제 3 수소방지막(309) 사이에 밀착층(308)을 개재시킴으로써, 제 1 수소방지막(302)과 제 3 수소방지막(309)의 밀착성을 향상시킬 수 있기 때문에, 제 1 수소방지막(302)과 제 3 수소방지막(309)에 이용할 재료 선택의 폭이 제한되는 일없이, 용량절연막(305)으로 수소가 확산되는 것을 억제할 수 있으므로, 강유전체막으로 구성된 용량절연막(305)의 분극특성 열화를 저감시킬 수 있다. 그 결과, 신뢰성이 우수한 강유전체 메모리를 실현할 수 있다.
또 밀착층(308)을 통해 용량절연막(305)으로 수소가 확산되는 것을 방지하기 위해, 밀착층(308) 중에 천이금속인 3A, 4A 및 5A족을 함유시켜, 이들 금속이 갖는 수소 흡장능력을 이용하면, 밀착층(308)을 통해 용량절연막(305)으로 수소가 확산되는 것을 더욱 방지할 수 있으므로, 강유전체막으로 구성된 용량절연막(305)의 분극특성 열화를 더욱 저감시킬 수 있다. 특히 천이금속으로서 티탄 또는 탄탈을 이용하면, 티탄 또는 탄탈은 높은 확산계수를 가지므로, 제 1 수소방지막(302)과 제 3 수소방지막(309)을 서로 밀착시키는 효과를 더욱 높일 수 있다.
여기서, 제 3 실시형태에서 제 1 수소방지막(302)으로서 실리콘질화막을 이용하고, 제 3 수소방지막(309)으로서 질화티탄알루미늄막을 이용한 경우에 대하여 설명했지만, 이에 한정되는 것은 아니며, 수소방지막으로서 구성 가능한 재료라면 된다.
또 제 3 실시형태에서는, 제 1 수소방지막(302)과 제 3 수소방지막(309) 사 이에 밀착층(308)을 개재시키므로, 제 1 수소방지막(302)과 밀착층(308) 사이, 및 제 3 수소방지막(309)과 밀착층(308) 사이에 산화실리콘막은 형성되지 않는다. 따라서 제 1 수소방지막(302)과 제 3 수소방지막(309) 사이로 수소가 침입되는 일은 없다.
또한 도 5에 나타낸 강유전체 커패시터는 하부전극(304)이 용량규정 유닛인 구조이지만, 이 대신에 상부전극(306)이 용량규정 유닛인 구조라도 된다.
또 제 3 실시형태에서 용량절연막(305)은 강유전체막으로서 SBT막으로 구성된 경우이지만, 이 대신에 환원될 수 있는 재료인, 예를 들어 PZT계로 이루어진 막, BLT계로 이루어진 막, BST계로 이루어진 막, 또는 탄탈옥사이드막 등으로 구성되는 경우라도 마찬가지의 효과를 얻을 수 있다. 또한 용량절연막(305)은 강유전체막으로 이루어지는 경우를 설명했지만, 용량절연막(305)이 고유전율막으로 구성되는 경우라도 마찬가지의 효과를 얻을 수 있음은 물론이다.
-제 4 실시형태-
이하, 본 발명의 제 4 실시형태에 관한 반도체장치의 제조방법에 대하여 도 6의 (a)∼(e)를 참조하면서 설명한다.
도 6의 (a)에 나타내는 바와 같이, 메모리셀 트랜지스터(도시는 생략한다)가 형성된 반도체기판(400) 상에, 예를 들어 붕소, 인 등이 첨가된 SiO2로 표시되는 실리콘산화막인 BPSG막으로 구성된 제 1 층간절연막(401)을 형성한다. 다음에 플라즈라CVD법으로, 이 제 1 층간절연막(401) 상에 실리콘질화막으로 이루어지는 제 1 수 소방지막(402)을 형성한다. 여기서, 플라즈마CVD법에 의해 실리콘질화막으로 이루어진 제 1 수소방지막(402)을 형성할 때, 일반적으로 활성수소가 다수 발생하지만, 후술하는 강유전체 커패시터가 형성되기 전이므로, 활성수소의 영향은 원리적으로 회피할 수 있다.
다음으로 도 6의 (b)에 나타내는 바와 같이, 제 1 층간절연막(401) 및 제 1 수소방지막(402)에, W막 또는 폴리실리콘막으로 구성되며, 하단부가 메모리셀 트랜지스터와 접속되는 콘택트플러그(403)를 형성한다. 다음에, 제 1 수소방지막(402) 및 콘택트플러그(403) 상에, 질화티탄알루미늄막으로 된 수소방지층을 퇴적시킨 후, 이 수소방지층 상에, 밑에서 차례로 이리듐막, 및 산화이리듐막이 적층된 적층체로 구성된 산소방지층을 개재하고, 강유전체막의 결정성장을 촉진시키는 백금막으로 이루어지는 제 1 도전막을 퇴적시킨다. 그 후, 수소방지층, 산소방지층 및 제 1 도전막을 패터닝함으로써, 콘택트플러그(403)의 상단부와 접속되는 제 2 수소방지막(404)과 하부전극(405)을 형성한다.
다음에 하부전극(405) 상에, 밑에서 차례로 SBT막으로 이루어진 강유전체막 및 백금막으로 이루어진 제 2 도전막을 성막한 후, 강유전체막 및 제 2 도전막을 패터닝하여 용량절연막(406) 및 상부전극(407)을 형성한다. 이와 같이 하여, 하부전극(405), 용량절연막(406) 및 상부전극(407)으로 구성된 강유전체 커패시터(용량소자)가 형성되며, 콘택트플러그(403)는 제 2 수소방지막(404)을 개재하고, 반도체기판(400)과 강유전체 커패시터의 하부전극(405)을 전기적으로 접속시킨다. 다음으로 제 1 수소방지막(402) 상에, 제 2 수소방지막(404)의 측면 및 강유전체 커패시 터를 피복하도록, 오존 TEOS막으로 구성됨과 동시에 강유전체 커패시터의 단차를 완화하는 절연막(408)을 퇴적시킨다. 여기서 이상에 서술한 반도체장치의 제조공정은 일례이며, 본 실시형태는 이에 한정되는 것은 아니다.
다음, 도 6의 (c)에 나타내는 바와 같이, 절연막(408)을 패터닝함으로써, 제 1 수소방지막(402)에서 강유전체 커패시터의 주연부에 존재하는 표면을 노출시킨다(여기서 패터닝 후의 절연막(408)을 절연막(408a)이라 부르는 동시에, 표면이 노출된 제 1 수소방지막(402)을 제 1 수소방지막(402a)이라 부른다). 이와 같이 제 1 수소방지막(402) 표면의 강유전체 커패시터가 형성된 영역의 바깥쪽 영역 중 적어도 일부를 노출시킴으로써, 제 1 수소방지막(402)과 강유전체 커패시터 사이에 다른 층이 개재할 경우라도, 제 1 수소방지막(402)과 후술하는 제 3 수소방지막(410)을 확실히 접속시킬 수 있으므로, 제 1 수소방지막(402)과 제 3 수소방지막(410)의 밀착성을 확실하게 향상시킬 수 있다.
또 도 6의 (c)에 나타내는 바와 같이, 제 1 수소방지막(402a)에서 노출된 부분의 표면에는 표면층(409)이 형성된다. 즉 통상, 드라이에칭 또는 습식에칭에 의한 패터닝을 행하므로, 드라이에칭 시에 사용한 가스의 잔류물, 습식에칭 때에 사용한 약액의 잔류물, 이들 가스 혹은 약액과 제 1 수소방지막(402)과의 반응층, 또는 패터닝 시에 마스크로서 사용한 레지스트를 제거할 때의 에싱(ashing) 등에 의해 생기는 산화층 등이, 표면층(409)으로서 제 1 수소방지막(402)에서 노출된 부분의 표면에 형성된다.
다음에 도 6의 (d)에 나타내는 바와 같이, 불화수소산을 이용한 세정으로, 제 1 수소방지막(402a)의 표면층(409)을 제거한다(여기서 표면층(409)이 제거된 후의 제 1 수소방지막(402)을 제 1 수소방지막(402b)이라 부른다). 이와 같이 하면, 불화수소산의 농도 및 세정시간을 제어함으로써, 표면층만을 용이하게 제거할 수 있다.
다음으로 도 6의 (e)에 나타내는 바와 같이, 표면층(409)이 제거된 후의 제 1 수소방지막(402b) 상에, 절연막(408a) 전체를 피복하도록, 질화티탄알루미늄막으로 구성되는 제 3 수소방지막(410)을 형성한다. 또 도 6의 (e)에서는 제 1 수소방지막(402b) 및 제 3 수소방지막(410)이 패터닝된 상태로 도시됐지만, 패터닝하지 않아도 상관없다.
이상과 같이 제 4 실시형태에 의하면, 제 1 수소방지막(402)과 제 3 수소방지막(410)의 밀착성을 저감시키는 요인이 될 제 1 수소방지막(402)의 표면에 형성되는 변질된 표면층(409)을 제거한 후에, 제 1 수소방지막(402)과 제 3 수소방지막(410)을 접속하기 때문에, 제 1 수소방지막(402)과 제 3 수소방지막(410)의 밀착성을 향상시킬 수 있으므로, 강유전체막으로 구성된 용량절연막(406)의 분극특성 열화를 저감시킬 수 있다. 그 결과, 신뢰성이 우수한 강유전체 메모리를 실현할 수 있다.
또 제 4 실시형태에서, 제 1 수소방지막(402) 및 제 3 수소방지막(410)은, 동일종류의 원자를 함유한다면 이에 한정되지 않는다.
또한 제 4 실시형태에서 표면층(409)을 제거할 경우에, 불화수소산을 약액으로서 사용하여 습식에칭을 실시했지만, 아르곤가스 등 불활성가스를 사용한 플라즈 마에 의한 드라이에칭을 실시해도 된다. 이와 같이 하면, 불화수소산을 약액으로 이용하는 습식에칭에 의해 손상을 받기 쉬운 산화알루미늄막 등이 제 1 수소방지막(402)으로서 사용되고 있는 경우라도, 제 1 수소방지막(402) 내에 영향을 끼치는 일없이 표면층(409)만 제거할 수 있다. 또 불화수소산을 약액으로 이용한 습식에칭에 의해 화학적으로 제거할 수 없는 표면층(409)이어도, 원자를 튀어나오게 함에 의한 물리적 방법으로 제거하기가 가능해진다.
또 제 4 실시형태에서, 예를 들어 도 6의 (e)에 나타낸 강유전체 커패시터는 하부전극(405)이 용량규정 유닛인 구조이지만, 이 대신에 상부전극(407)이 용량규정 유닛인 구조라도 된다.
또한 제 4 실시형태에서 용량절연막(406)은 강유전체막으로서 SBT막으로 구성된 경우이지만, 이 대신에, 환원 가능한 재료인 예를 들어 PZT계로 이루어진 막, BLT계로 이루어진 막, BST계로 이루어진 막, 또는 탄탈옥사이드막 등으로 구성되는 경우라도 마찬가지의 효과를 얻을 수 있다. 또 용량절연막(406)은 강유전체막으로 이루어지는 경우를 설명했지만, 용량절연막(406)이 고유전율막으로 구성되는 경우라도 마찬가지의 효과를 얻을 수 있음은 물론이다.
-제 5 실시형태-
이하, 본 발명의 제 5 실시형태에 관한 반도체장치의 제조방법에 대하여 도 7의 (a)∼도 7의 (e)를 참조하면서 설명하기로 한다.
도 7의 (a)에 나타내는 바와 같이, 메모리셀 트랜지스터(도시는 생략한다)가 형성된 반도체기판(500) 상에, 예를 들어 붕소, 인 등이 첨가된 SiO2로 표시되는 실리콘산화막인 BPSG막으로 구성된 제 1 층간절연막(501)을 형성한다. 다음에 플라즈라CVD법으로, 이 제 1 층간절연막(501) 상에 실리콘질화막으로 이루어지는 제 1 수소방지막(502)을 형성한다. 여기서, 플라즈마CVD법에 의해 실리콘질화막으로 이루어진 제 1 수소방지막(502)을 형성할 때, 일반적으로 활성수소가 다수 발생하지만, 후술하는 강유전체 커패시터가 형성되기 전이므로, 활성수소의 영향은 원리적으로 회피할 수 있다.
다음에 도 7의 (b)에 나타내는 바와 같이, 제 1 층간절연막(501) 및 제 1 수소방지막(502)에, W막 또는 폴리실리콘막으로 구성되며 하단부가 메모리셀 트랜지스터와 접속되는 콘택트플러그(503)를 형성한다. 다음으로, 제 1 수소방지막(502) 및 콘택트플러그(503) 상에, 질화티탄알루미늄막으로 수소방지층을 퇴적시킨 후, 이 수소방지층 상에, 밑으로부터 차례로 이리듐막 및 산화이리듐막이 적층된 적층체로 이루어진 산소방지층을 개재하고, 강유전체막의 결정성장을 촉진시키는 백금막으로 이루어지는 제 1 도전막을 퇴적시킨다. 그 후, 수소방지층, 산소방지층 및 제 1 도전막을 패터닝함으로써, 콘택트플러그(503)의 상단부와 접속되는 제 2 수소방지막(504)과 하부전극(505)을 형성한다.
이어서 하부전극(505) 상에, 밑으로부터 차례로 SBT막으로 이루어진 강유전체막 및 백금막으로 이루어진 제 2 도전막을 성막한 후, 강유전체막 및 제 2 도전막을 패터닝하여 용량절연막(506) 및 상부전극(507)을 형성한다. 이와 같이 하여, 하부전극(505), 용량절연막(506) 및 상부전극(507)으로 구성되는 강유전체 커패시터(용량소자)가 형성되며, 콘택트플러그(503)는 제 2 수소방지막(504)을 개재하고, 반도체기판(500)과 강유전체 커패시터의 하부전극(505)을 전기적으로 접속시킨다. 다음으로 제 1 수소방지막(502) 상에, 제 2 수소방지막(504)의 측면 및 강유전체 커패시터를 피복하도록, 오존 TEOS막으로 구성됨과 동시에 강유전체 커패시터의 단차를 완화하는 절연막(508)을 퇴적시킨다. 여기서 이상에 서술한 반도체장치의 제조공정은 일례이며, 본 실시형태는 이에 한정되는 것은 아니다.
다음, 도 7의 (c)에 나타내는 바와 같이, 절연막(508)을 패터닝함으로써, 제 1 수소방지막(502)에서 강유전체 커패시터의 주연부에 존재하는 표면을 노출시킨다(여기서 패터닝 후의 절연막(508)을 절연막(508a)이라 부른다). 이와 같이 제 1 수소방지막(502) 표면의 강유전체 커패시터가 형성된 영역의 바깥쪽 영역 중 적어도 일부를 노출시킴으로써, 제 1 수소방지막(502)과 강유전체 커패시터 사이에 다른 층이 개재할 경우라도, 제 1 수소방지막(502)과 후술하는 제 3 수소방지막(510)을 확실히 접속시킬 수 있으므로, 제 1 수소방지막(502)과 제 3 수소방지막(510)의 밀착성을 확실하게 향상시킬 수 있다.
다음에 도 7의 (d)에 나타내는 바와 같이, 산소분위기 중에서 급속가열처리를 실시함으로써, 실리콘질화막으로 구성된 제 1 수소방지막(502)의 표면에, 예를 들어 SiO로 표시되는 실리콘산화층으로 구성되는 표면산화층(509)을 형성한다(여기서 표면산화층(509)이 형성된 후의 제 1 수소방지막(502)을 제 1 수소방지막(502a)이라 부른다). 또 산소분위기 중에서 급속가열처리를 400℃∼800℃의 범위에서 실 시함으로써, 제 1 수소방지막(502)에서 바탕이 될 부분에 손상을 주는 일없이, 제 1 수소방지막의 표면만 산화시켜 표면산화층(509)을 형성할 수 있다.
다음으로 도 7의 (e)에 나타내는 바와 같이, 제 1 수소방지막(502a) 상에, 절연막(508a) 전체를 피복하도록, 산화알루미늄막으로 구성되는 제 3 수소방지막(510)을 형성한다. 또 도 7의 (e)에서는 제 1 수소방지막(502b) 및 제 3 수소방지막(510)이 패터닝된 상태로 도시됐지만, 패터닝하지 않아도 상관없다.
이상과 같이 제 5 실시형태에 의하면, 제 1 수소방지막(502)에서 산화된 표면산화층(509)과, 이 표면산화층(509)에 대하여 밀착성을 촉진시키는 산소원자를 함유하는 제 3 수소방지막(510)을 접속하므로, 제 1 수소방지막(502)과 제 3 수소방지막(510)이 서로 단순하게 물리적으로 접속된 것이 아니라, 동일 종류 원자의 화학결합에 의해 접속되기 때문에, 제 1 수소방지막(502)과 제 3 수소방지막(510)의 밀착성을 향상시킬 수 있으므로, 강유전체막으로 구성된 용량절연막(506)의 분극특성 열화를 저감시킬 수 있다. 또 이 경우, 제 1 수소방지막(502)과 제 3 수소방지막(510)이 접속하는 부분에서 산소원자가 가교로 되어 제 1 수소방지막(502)과 제 3 수소방지막을 밀착시키므로, 수소 확산통로의 역할을 갖는 산화막이 형성되는 일이 없다.
또한 제 5 실시형태에서, 제 1 수소방지막(502)의 표면을 산화시켜 표면산화층(509)을 형성할 때에 산소분위기 하의 급속가열처리를 실시했지만, 산소플라즈마를 폭로시킴으로써 표면산화층(509)을 형성해도 된다. 이와 같이 하면 300℃∼600℃ 범위의 저온에 의해 표면산화층(509)을 형성할 수 있으므로, 제 1 수소방지막 (502)에서 바탕이 될 부분으로의 손상을 보다 적게 할 수 있다.
또 제 5 실시형태에서는, 제 1 수소방지막(502)의 표면을 산화시킴으로써 표면산화층(509)을 형성하고, 이 표면산화층(509)과 산소원자를 함유하는 제 2 수소방지막(510)을 접속시켜, 제 1 수소방지막(502)과 제 3 수소방지막(510)의 밀착성을 높이는 경우에 대하여 설명했다. 그러나 제 1 수소방지막(502)으로서 예를 들어 산화티탄알루미늄막을 이용하여 그 표면을 질화시킴으로써 표면질화층을 형성하고, 이 표면질화층과, 질소를 함유하는 예를 들어 질화티탄알루미늄막을 이용한 제 3 수소방지막(510)을 접속할 경우라도, 제 3 수소방지막(510)에 함유되는 질소원자가 표면질화층에 대해 밀착성을 촉진시키는 작용을 가지므로, 마찬가지로 제 1 수소방지막(502)과 제 3 수소방지막(510)의 밀착성을 높일 수 있다.
또한 제 5 실시형태에서, 예를 들어 도 7의 (e)에 나타낸 강유전체 커패시터는, 하부전극(505)이 용량규정 유닛인 구조이지만, 이 대신에 상부전극(507)이 용량규정 유닛인 구조라도 된다.
또 제 5 실시형태에서 용량절연막(506)은 강유전체막으로서 SBT막으로 구성된 경우이지만, 이 대신에, 환원 가능한 재료인, 예를 들어 PZT계로 이루어진 막, BLT계로 이루어진 막, BST계로 이루어진 막, 또는 탄탈옥사이드막 등으로 구성된 경우라도 마찬가지의 효과를 얻을 수 있다. 또한 용량절연막(506)은 강유전체막으로 이루어지는 경우를 설명했지만, 용량절연막(506)이 고유전율막으로 구성되는 경우라도 마찬가지의 효과를 얻을 수 있음은 물론이다.
-제 6 실시형태-
이하, 본 발명의 제 6 실시형태에 관한 반도체장치의 제조방법에 대하여 도 8의 (a)∼도 8의 (e)를 참조하면서 설명하기로 한다.
도 8의 (a)에 나타내는 바와 같이, 메모리셀 트랜지스터(도시는 생략한다)가 형성된 반도체기판(600) 상에, 예를 들어 붕소, 인 등이 첨가된 SiO2로 표시되는 실리콘산화막인 BPSG막으로 구성된 제 1 층간절연막(601)을 형성한다. 다음에 플라즈라CVD법으로, 이 제 1 층간절연막(601) 상에 실리콘질화막으로 이루어지는 제 1 수소방지막(602)을 형성한다. 여기서, 플라즈마CVD법에 의해 실리콘질화막으로 이루어지는 제 1 수소방지막(602)을 형성할 때, 일반적으로 활성수소가 다수 발생하지만, 후술하는 강유전체 커패시터가 형성되기 전이므로, 활성수소의 영향은 원리적으로 회피할 수 있다.
다음에 도 8의 (b)에 나타내는 바와 같이, 제 1 층간절연막(601) 및 제 1 수소방지막(602)에, W막 또는 폴리실리콘막으로 구성되며 하단부가 메모리셀 트랜지스터와 접속되는 콘택트플러그(603)를 형성한다. 다음으로, 제 1 수소방지막(602) 및 콘택트플러그(603) 상에, 질화티탄알루미늄막으로 구성된 수소방지층을 퇴적시킨 후, 이 수소방지층 상에, 밑으로부터 차례로 이리듐막, 및 산화이리듐막이 적층된 적층체로 구성된 산소방지층을 개재하고, 강유전체막의 결정성장을 촉진시키는 백금막으로 이루어지는 제 1 도전막을 퇴적시킨다. 그 후, 수소방지층, 산소방지층 및 제 1 도전막을 패터닝함으로써, 콘택트플러그(603)의 상단부와 접속되는 제 2 수소방지막(604)과 하부전극(605)을 형성한다.
이어서 하부전극(605) 상에, 밑으로부터 차례로 SBT막으로 이루어진 강유전체막 및 백금막으로 이루어진 제 2 도전막을 성막한 후, 강유전체막 및 제 2 도전막을 패터닝하여 용량절연막(606) 및 상부전극(607)을 형성한다. 이와 같이 하여, 하부전극(605), 용량절연막(606) 및 상부전극(607)으로 구성된 강유전체 커패시터(용량소자)가 형성되며, 콘택트플러그(603)는 제 2 수소방지막(604)을 개재하고, 반도체기판(600)과 강유전체 커패시터의 하부전극(605)을 전기적으로 접속시킨다. 다음으로 제 1 수소방지막(602) 상에, 제 2 수소방지막(604)의 측면 및 강유전체 커패시터를 피복하도록, 오존 TEOS막으로 구성됨과 동시에 강유전체 커패시터의 단차를 완화하는 절연막(608)을 퇴적시킨다. 여기서 이상에 서술한 반도체장치의 제조공정은 일례이며, 본 실시형태는 이에 한정되는 것은 아니다.
다음, 도 8의 (c)에 나타내는 바와 같이, 절연막(608)을 패터닝함으로써, 제 1 수소방지막(602)에서 강유전체 커패시터의 주연부에 존재하는 표면을 노출시킨다(여기서 패터닝 후의 절연막(608)을 절연막(608a)이라 부른다). 이와 같이 제 1 수소방지막(602) 표면의 강유전체 커패시터가 형성된 영역의 바깥쪽 영역 중 적어도 일부를 노출시킴으로써, 제 1 수소방지막(602)과 강유전체 커패시터 사이에 다른 층이 개재할 경우라도, 제 1 수소방지막(602)과 후술하는 제 3 수소방지막(610)을 확실히 접속시킬 수 있으므로, 제 1 수소방지막(602)과 제 3 수소방지막(610)의 밀착성을 확실하게 향상시킬 수 있다.
다음에 도 8의 (d)에 나타내는 바와 같이, 제 1 수소방지막(602) 상에 절연막(608)을 피복하도록, 티탄막으로 구성된 밀착층(609)을 형성한다.
다음으로 도 8의 (e)에 나타내는 바와 같이, 밀착층(609) 상에 질화티탄알루미늄막으로 구성된 제 3 수소방지막(610)을 형성한다. 그리고 도 8의 (e)에서는 제 1 수소방지막(602), 밀착층(609) 및 제 3 수소방지막(610)이 패터닝된 상태로 도시됐지만, 패터닝하지 않아도 상관없다.
이상과 같이 제 6 실시형태에 의하면, 제 1 수소방지막(602)과 제 3 수소방지막(610) 사이에 밀착층(609)을 형성함으로써, 제 1 수소방지막(602)과 제 3 수소방지막(610)의 밀착성을 향상시킬 수 있으므로, 제 1 수소방지막(602) 및 제 3 수소방지막(610)에 이용할 재료 선택의 폭이 제한되는 일없이, 강유전체막으로 구성된 용량절연막(606)의 분극특성 열화를 저감시킬 수 있다.
또 밀착층(609)을 통해 용량절연막(606)으로 수소가 확산되는 것을 방지하기 위해, 밀착층(609) 중에 천이금속인 3A, 4A 및 5A족을 함유시켜, 이들 금속이 갖는 수소 흡장능력을 이용하면, 밀착층(609)을 통해용량절연막(606)으로 수소가 확산되는 것을 더욱 방지할 수 있으므로, 강유전체막으로 구성된 용량절연막(606)의 분극특성 열화를 더욱 저감시킬 수 있다. 특히 천이금속으로서 티탄 또는 탄탈을 이용하면, 티탄 또는 탄탈은 높은 확산계수를 가지므로, 밀착층(609)과 제 1 수소방지막(602) 및 제 3 수소방지막(610) 사이의 상호확산에 의해 제 1 수소방지막(602)과 제 3 수소방지막(610)을 서로 밀착시키는 효과를 더욱 높일 수 있다.
여기서, 제 6 실시형태에서 제 1 수소방지막(602)으로서 실리콘질화막을 이용하고, 제 3 수소방지막(610)으로서 질화티탄알루미늄막을 이용한 경우에 대하여 설명했지만, 이에 한정되는 것은 아니며, 수소방지막으로서 구성 가능한 재료라면 된다.
또 제 6 실시형태에서, 예를 들어 도 8의 (e)에 나타낸 강유전체 커패시터는 하부전극(605)이 용량규정 유닛인 구조이지만, 이 대신에 상부전극(607)이 용량규정 유닛인 구조라도 된다.
또한 제 6 실시형태에서 용량절연막(606)은, 강유전체막으로서 SBT막으로 구성된 경우이지만, 이 대신에 환원 가능한 재료인, 예를 들어 PZT계로 이루어진 막, BLT계로 이루어진 막, BST계로 이루어진 막, 또는 탄탈옥사이드막 등으로 구성되는 경우라도 마찬가지의 효과를 얻을 수 있다. 또한 용량절연막(606)은 강유전체막으로 이루어지는 경우이지만, 용량절연막(606)이 고유전율막으로 구성되는 경우라도 마찬가지의 효과를 얻을 수 있음은 물론이다.
-제 7 실시형태-
이하, 본 발명의 제 7 실시형태에 관한 반도체장치의 제조방법에 대하여 도 9의 (a)∼도 9의 (e)를 참조하면서 설명하기로 한다.
도 9의 (a)에 나타내는 바와 같이, 메모리셀 트랜지스터(도시는 생략한다)가 형성된 반도체기판(700) 상에, 예를 들어 붕소, 인 등이 첨가된 SiO2로 표시되는 실리콘산화막인 BPSG막으로 구성된 제 1 층간절연막(701)을 형성한다. 다음에 플라즈라CVD법으로, 이 제 1 층간절연막(701) 상에 실리콘질화막으로 이루어지는 제 1 수소방지막(702)을 형성한다. 여기서, 플라즈마CVD법에 의해 실리콘질화막으로 이루어진 제 1 수소방지막(702)을 형성할 때, 일반적으로 활성수소가 다수 발생하지만, 후술하는 강유전체 커패시터가 형성되기 전이므로, 활성수소의 영향은 원리적으로 회피할 수 있다.
다음에 도 9의 (b)에 나타내는 바와 같이, 제 1 층간절연막(701) 및 제 1 수소방지막(702)에, W막 또는 폴리실리콘막으로 구성되며, 하단부가 메모리셀 트랜지스터와 접속되는 콘택트플러그(703)를 형성한다. 다음으로, 제 1 수소방지막(702) 및 콘택트플러그(703) 상에, 질화티탄알루미늄막으로 수소방지층을 퇴적시킨 후, 이 수소방지층 상에, 밑으로부터 차례로 이리듐막, 및 산화이리듐막이 적층된 적층체로 구성된 산소방지층을 개재하고, 강유전체막의 결정성장을 촉진시키는 백금막으로 이루어지는 제 1 도전막을 퇴적시킨다. 그 후, 수소방지층, 산소방지층 및 제 1 도전막을 패터닝함으로써, 콘택트플러그(703)의 상단부와 접속되는 제 2 수소방지막(704)과 하부전극(705)을 형성한다.
이어서 하부전극(705) 상에, 밑으로부터 차례로 SBT막으로 이루어진 강유전체막 및 백금막으로 이루어진 제 2 도전막을 성막한 후, 강유전체막 및 제 2 도전막을 패터닝하여 용량절연막(706) 및 상부전극(707)을 형성한다. 이와 같이 하여, 하부전극(705), 용량절연막(706) 및 상부전극(707)으로 구성되는 강유전체 커패시터가 형성되며, 콘택트플러그(703)는 제 2 수소방지막(704)을 개재하고, 반도체기판(700)과 강유전체 커패시터의 하부전극(705)을 전기적으로 접속시킨다. 다음으로 제 1 수소방지막(702) 상에, 제 2 수소방지막(704)의 측면 및 강유전체 커패시터를 피복하도록, 오존 TEOS막으로 구성됨과 동시에 강유전체 커패시터의 단차를 완화하는 절연막(708)을 퇴적시킨다. 여기서 이상에 서술한 반도체장치의 제조공정은 일 례이며, 본 실시형태는 이에 한정되는 것은 아니다.
다음, 도 9의 (c)에 나타내는 바와 같이, 절연막(708)을 패터닝함으로써, 제 1 수소방지막(702)에서 강유전체 커패시터의 주연부에 형성된 표면을 노출시킨다(여기서 패터닝 후의 절연막(708)을 절연막(708a)이라 부른다). 이와 같이 제 1 수소방지막(702) 표면의 강유전체 커패시터가 형성된 영역의 바깥쪽 영역 중 적어도 일부를 노출시킴으로써, 제 1 수소방지막(702)과 강유전체 커패시터 사이에 다른 층이 개재할 경우라도, 제 1 수소방지막(702)과 후술하는, 예를 들어 질화티탄알루미늄막으로 된 제 3 수소방지막(709)을 확실히 접속시킬 수 있으므로, 제 1 수소방지막(702)과 제 3 수소방지막(709)의 밀착성을 확실하게 향상시킬 수 있다.
다음에 도 9의 (d)에 나타내는 바와 같이, 제 1 수소방지막(702)의 노출된 표면을 아르곤 또는 질소 등의 불활성가스를 사용하여 드라이에칭함으로써, 제 1 수소방지막(702)과 제 3 수소방지막(709)에 공통으로 함유되는 동일 종류의 원자(본 실시예에서는 질소원자)는, 제 1 수소방지막(702)에 함유되는 다른 원자와 결합상태에 있는 손을 해리시키므로, 제 1 수소방지막(702)의 노출된 표면 영역(702a)에서 미결합상태인 결합수(본 실시예에서는 질소원자의 본딩(bonding))가 증가한다.
다음, 도 9의 (e)에 나타내는 바와 같이, 스퍼터링으로, 제 1 수소방지막(702)의 표면영역(702a) 부분을 피복하도록, 질화티탄알루미늄막으로 구성되는 제 3 수소방지막(709)을 형성한다. 또 도 9의 (e)에서는 제 1 수소방지막(702) 및 제 3 수소방지막(709)이 패터닝된 상태로 도시됐지만, 패터닝하지 않아도 상관없다.
이상과 같이 제 7 실시형태에 의하면, 제 1 수소방지막(702)이 노출된 표면에서, 제 1 수소방지막(702)과 제 3 수소방지막(709)에 공통으로 함유되는 동일 종류의 원자가, 에칭에 의해, 제 1 수소방지막(702)에 함유된 다른 원자와 결합상태에 있는 손을 해리시켜, 미결합상태인 결합수가 되므로, 제 1 수소방지막(702)과 제 3 수소방지막(709)이 서로 단순하게 물리적으로 접속되는 것이 아닌, 화학결합에 의해 접속되므로, 제 1 수소방지막(702)과 후에 성막할 제 3 수소방지막(709)의 밀착성을 향상시킬 수 있다. 따라서 강유전체막 또는 고유전율막으로 구성된 용량절연막(706)의 분극특성 열화를 저감시킬 수 있다. 또 이 경우, 제 1 수소방지막(702)과 제 3 수소방지막(709)이 접속하는 부분에서 수소 확산통로의 역할을 갖는 산화실리콘막이 형성되는 일은 없다.
또한 제 7 실시형태에서, 제 1 수소방지막(702)으로서 실리콘질화막을 이용하고, 제 3 수소방지막(709)으로서 질화티탄알루미늄막을 이용한 경우에 대하여 설명했지만, 이에 한정되는 것은 아니며, 수소방지막으로서 이용할 수 있는 재료라면 된다.
또 제 7 실시형태에서, 예를 들어 도 9의 (e)에 나타낸 강유전체 커패시터는, 하부전극(705)이 용량규정 유닛인 구조이지만, 이 대신에 상부전극(707)이 용량규정 유닛인 구조라도 된다.
또 제 7 실시형태에서 용량절연막(706)은 강유전체막으로서 SBT막으로 구성된 경우이지만, 이 대신에, 환원 가능한 재료인 예를 들어 PZT계로 이루어진 막, BLT계로 이루어진 막, BST계로 이루어진 막, 또는 탄탈옥사이드막 등으로 구성된 경우라도 마찬가지의 효과를 얻을 수 있다. 또한 용량절연막(706)은 강유전체막으로 이루어지는 경우를 설명했지만, 용량절연막(706)이 고유전율막으로 구성되는 경우라도 마찬가지의 효과를 얻을 수 있음은 물론이다.
-제 8 실시형태-
이하, 본 발명의 제 8 실시형태에 관한 반도체장치의 제조방법에 대하여 도 10의 (a)∼도 10의 (e)를 참조하면서 설명하기로 한다.
도 10의 (a)에 나타내는 바와 같이, 메모리셀 트랜지스터(도시는 생략한다)가 형성된 반도체기판(800) 상에, 예를 들어 붕소 및 인 등이 첨가된 SiO2로 표시되는 실리콘산화막인 BPSG막으로 구성된 제 1 층간절연막(801)을 형성한다. 다음에 플라즈라CVD법으로, 이 제 1 층간절연막(801) 상에 실리콘질화막으로 이루어지는 제 1 수소방지막(802)을 형성한다. 여기서, 플라즈마CVD법에 의해 실리콘질화막으로 이루어진 제 1 수소방지막(802)을 형성할 때, 일반적으로 활성수소가 다수 발생하지만, 후술하는 강유전체 커패시터가 형성되기 전이므로, 활성수소의 영향은 원리적으로 회피할 수 있다.
다음에 도 10의 (b)에 나타내는 바와 같이, 제 1 층간절연막(801) 및 제 1 수소방지막(802)에, W막 또는 폴리실리콘막으로 구성되며 하단부가 메모리셀 트랜지스터와 접속되는 콘택트플러그(803)를 형성한다. 다음으로, 제 1 수소방지막(802) 및 콘택트플러그(803) 상에, 질화티탄알루미늄막으로 수소방지층을 퇴적시킨 후, 이 수소방지층 상에, 밑으로부터 차례로 이리듐막 및 산화이리듐막이 적층된 적층체로 구성된 산소방지층을 개재하고, 강유전체막의 결정성장을 촉진시키는 백금막으로 이루어지는 제 1 도전막을 퇴적시킨다. 그 후, 수소방지층, 산소방지층 및 제 1 도전막을 패터닝함으로써, 콘택트플러그(803)의 상단부와 접속되는 제 2 수소방지막(804)과 하부전극(805)을 형성한다.
이어서 하부전극(805) 상에, 밑으로부터 차례로 SBT막으로 이루어진 강유전체막 및 백금막으로 이루어진 제 2 도전막을 성막한 후, 강유전체막 및 제 2 도전막을 패터닝하여 용량절연막(806) 및 상부전극(807)을 형성한다. 이와 같이 하여, 하부전극(805), 용량절연막(806) 및 상부전극(807)으로 구성된 강유전체 커패시터가 형성되며, 콘택트플러그(803)는 제 2 수소방지막(804)을 개재하고, 반도체기판(800)과 강유전체 커패시터의 하부전극(805)을 전기적으로 접속시킨다. 다음으로 제 1 수소방지막(802) 상에, 제 2 수소방지막(804)의 측면 및 강유전체 커패시터를 피복하도록, 오존 TEOS막으로 구성됨과 동시에 강유전체 커패시터의 단차를 완화하는 절연막(808)을 퇴적시킨다. 여기서 이상에 서술한 반도체장치의 제조공정은 일례이며, 본 실시형태는 이에 한정되는 것은 아니다.
다음, 도 10의 (c)에 나타내는 바와 같이, 절연막(508)을 패터닝함으로써, 제 1 수소방지막(802)에서 강유전체 커패시터의 주연부에 형성된 표면을 노출시킨다(여기서 패터닝 후의 절연막(808)을 절연막(808a)이라 부른다). 이와 같이 제 1 수소방지막(802) 표면의 강유전체 커패시터가 형성된 영역의 바깥쪽 영역 중 적어도 일부를 노출시킴으로써, 제 1 수소방지막(802)과 강유전체 커패시터 사이에 다른 층이 개재할 경우라도, 제 1 수소방지막(802)과 후술하는 예를 들어 질화티탄알 루미늄막으로 된 제 3 수소방지막(809)을 확실히 접속시킬 수 있으므로, 제 1 수소방지막(802)과 제 3 수소방지막(809)의 밀착성을 확실하게 향상시킬 수 있다.
다음에 도 10의 (d) 및 (e)에 나타내는 바와 같이, 제 1 수소방지막(802) 상에, 제 1 수소방지막(802)과 제 3 수소방지막(809)에 공통으로 함유되는 동일 종류의 원자(본 실시예에서는 질소원자)를 함유한 분위기 중에서, 질화티탄알루미늄막으로 이루어지는 제 3 수소방지막(809)을 형성한다. 구체적인 일례로서는, 질소분위기 중에서, 티탄알루미늄으로 이루어지는 타겟으로부터 스퍼터링된 티탄알루미늄을 질화시키는 반응성 스퍼터링 등을 들 수 있다. 또 도 10의 (e)에서는 제 1 수소방지막(802), 제 3 수소방지막(809)이 패터닝된 상태의 최종형상을 도시하지만, 패터닝하지 않아도 상관없다.
이상과 같이 제 8 실시형태에 의하면, 제 1 수소방지막(802)과 제 3 수소방지막(809)에 공통으로 함유되는 원자를 포함한 분위기 중에서 제 3 수소방지막(809)을 형성함으로써, 분위기 중의 제 1 수소방지막(802)과 제 3 수소방지막(809)에 공통으로 함유되는 원자가, 제 1 수소방지막(802)과 제 3 수소방지막(809)의 접속부분이 될 도 10의 (d)에 나타내는 영역(802a)에 도입된다. 따라서 제 1 수소방지막(802)과 제 3 수소방지막(809)이 서로 단순하게 물리적으로 접속되는 것이 아닌, 화학결합에 의해 접속되기 때문에, 제 1 수소방지막(802)과 제 3 수소방지막(809)의 밀착성을 향상시킬 수 있으므로, 강유전체막 또는 고유전율막으로 구성되는 용량절연막(806)의 분극특성 열화를 저감시킬 수 있다. 또 이 경우, 제 1 수소방지막(802)과 제 3 수소방지막(809)이 접속되는 부분에서 수소의 확산통로 역할을 갖는 산화실리콘막이 형성되는 일은 없다.
또한 제 8 실시형태에서, 제 1 수소방지막(802)과 제 3 수소방지막(809)에 질소원자가 함유될 경우에, 질소분위기 중에서 반응성 스퍼터링을 행하는 방법에 대하여 설명했지만, 본 발명은 이에 한정되지 않으며, 수소방지막이 공통으로 함유하는 원자를 포함하는 분위기 중에서 반응성 스퍼터링을 실시하면 된다.
또 제 8 실시형태에서, 예를 들어 도 10의 (e)에 나타낸 강유전체 커패시터는, 하부전극(805)이 용량규정 유닛인 구조이지만, 이 대신에 상부전극(807)이 용량규정 유닛인 구조라도 된다.
또한 제 8 실시형태에서 용량절연막(806)은 강유전체막으로서 SBT막으로 구성된 경우이지만, 이 대신에, 환원 가능한 재료인 예를 들어 PZT계로 이루어진 막, BLT계로 이루어진 막, BST계로 이루어진 막, 또는 탄탈옥사이드막 등으로 구성된 경우라도 마찬가지의 효과를 얻을 수 있다. 또 용량절연막(806)은 강유전체막으로 이루어지는 경우를 설명했지만, 용량절연막(806)이 고유전율막으로 구성되는 경우라도 마찬가지의 효과를 얻을 수 있음은 물론이다.
전술한 각 실시형태에서는 강유전체 커패시터의 구조가 스택구조인 경우에 대하여 설명했지만, 본 발명에 있어서 커패시터의 구조는 이에 한정되는 것은 아니다.
이상 설명한 바와 같이 본 발명은, 강유전체막 또는 고유전율막으로 구성된 용량절연막의 분극특성 열화를 저감시키는 반도체장치 및 그 제조방법에 유용하다.

Claims (38)

  1. 제 1 수소방지막과,
    상기 제 1 수소방지막 상에 형성된 용량소자와,
    상기 용량소자를 피복하도록 형성된 제 2 수소방지막을 구비하며,
    상기 제 1 수소방지막 및 상기 제 2 수소방지막은, 상기 제 1 수소방지막과 상기 제 2 수소방지막을 밀착시키는 동일 종류의 원자를 적어도 1 개 함유하는 것을 특징으로 하는 반도체장치.
  2. 제 1 항에 있어서,
    상기 제 1 수소방지막과 상기 제 2 수소방지막은, 상기 동일 종류의 원자가 화학적으로 결합됨으로써, 상기 용량소자의 주연부에서 밀착되는 것을 특징으로 하는 반도체장치.
  3. 제 1 항에 있어서,
    상기 원자는, 질소원자 또는 산소원자인 것을 특징으로 하는 반도체장치.
  4. 제 1 수소방지막과,
    상기 제 1 수소방지막 상에 형성된 용량소자와,
    상기 용량소자를 피복하도록 형성된 제 2 수소방지막을 구비하며,
    상기 제 1 수소방지막 및 상기 제 2 수소방지막은, 상기 제 1 수소방지막과 상기 제 2 수소방지막을 상호확산에 의해 밀착시키는 금속원자를 함유하고,
    상기 제 1 수소방지막과 상기 제 2 수소방지막은, 상기 금속원자가 상호 확산됨으로써, 상기 용량소자의 주연부에서 밀착되는 것을 특징으로 하는 반도체장치.
  5. 제 4 항에 있어서,
    상기 금속원자는, Ti 또는 Ta인 것을 특징으로 하는 반도체장치.
  6. 제 1 수소방지막과,
    상기 제 1 수소방지막 상에 형성된 용량소자와,
    상기 용량소자를 피복하도록 형성된 제 2 수소방지막을 구비하며,
    제 1 수소방지막과 제 2 수소방지막은, 밀착층을 개재하고 상기 용량소자의 주연부에서 서로 접속되는 것을 특징으로 하는 반도체장치.
  7. 제 6 항에 있어서,
    상기 밀착층은, 수소를 흡장(吸藏)하는 것을 특징으로 하는 반도체장치.
  8. 제 6 항에 있어서,
    상기 밀착층은, 천이금속을 함유하는 것을 특징으로 하는 반도체장치.
  9. 제 6 항에 있어서,
    상기 밀착층은, Ti 또는 Ta을 함유하는 것을 특징으로 하는 반도체장치.
  10. 상면에 상화된 영역을 갖는 제 1 수소방지막과,
    상기 제 1 수소방지막 상에 형성된 용량소자와,
    상기 용량소자를 피복하도록 형성된, 산소를 함유하는 제 2 수소방지막을 구비하며,
    상기 제 1 수소방지막과 제 2 수소방지막은, 상기 용량소자 주연부의 상기 산화된 영역을 개재하고, 산소결합에 의해 밀착되는 것을 특징으로 하는 반도체장치.
  11. 상면에 질화된 영역을 갖는 제 1 수소방지막과,
    상기 제 1 수소방지막 상에 형성된 용량소자와,
    상기 용량소자를 피복하도록 형성된, 질소를 함유하는 제 2 수소방지막을 구비하며,
    상기 제 1 수소방지막과 상기 제 2 수소방지막은, 상기 용량소자 주연부의 상기 질화된 영역을 개재하고, 질소결합에 의해 밀착되는 것을 특징으로 하는 반도체장치.
  12. 제 1, 4, 6, 10 또는 11 항에 있어서,
    상기 제 1 수소방지막과 제 2 수소방지막은, 상기 제 1 수소방지막과 상기 제 2 수소방지막 사이에 산화실리콘막을 개재시키지 않도록 밀착되는 것을 특징으로 하는 반도체장치.
  13. 제 1, 4, 6, 10 또는 11 항에 있어서,
    상기 제 1 수소방지막 및 상기 제 2 수소방지막은, 동일재료로 구성되는 막인 것을 특징으로 하는 반도체장치.
  14. 제 1, 4, 6, 10 또는 11 항에 있어서,
    상기 용량소자는, 상기 제 1 수소방지막 상에 형성된 하부전극과, 상기 하부전극 상에 형성된 용량절연막과, 상기 용량절연막 상에 형성된 상부전극을 구비하며,
    상기 용량절연막은 강유전체막 또는 고유전율막으로 이루어지는 것을 특징으로 하는 반도체장치.
  15. 제 14 항에 있어서,
    상기 용량절연막은, SrBi2(TaxNb1-x)2O9, Pb(Zr xTi1-x)O3, (BaxSr1-x)TiO3, (BixLa1-x)4Ti3O12(단, 이상에서 X는, 0≤x≤1의 관계를 만족시킨다), 또는 Ta2O5로 이 루어지는 것을 특징으로 하는 반도체장치.
  16. 제 1 수소방지막을 형성하는 공정과,
    상기 제 1 수소방지막 상에 용량소자를 형성하는 공정과,
    상기 용량소자를 피복함과 동시에 상기 용량소자의 주연부에서 상기 제 1 수소방지막과 접하도록 제 2 수소방지막을 형성하는 공정을 구비하며,
    상기 제 1 수소방지막 및 상기 제 2 수소방지막은, 상기 제 1 수소방지막과 상기 제 2 수소방지막을 밀착시키는 동일 종류의 원자를 적어도 1 개 함유하고,
    상기 제 1 수소방지막과 상기 제 2 수소방지막은, 상기 동일 종류의 원자가 화학적으로 결합됨으로써 밀착되는 것을 특징으로 하는 반도체장치의 제조방법.
  17. 제 16 항에 있어서,
    상기 용량소자를 형성하는 공정과 상기 제 2 수소방지막을 형성하는 공정 사이에, 상기 제 1 수소방지막의 상기 용량소자 주연부에서 노출된 표면을 에칭하는 공정을 포함하며,
    상기 에칭은, 상기 제 1 수소방지막과 상기 제 2 수소방지막에 공통으로 함유된 상기 원자의 결합상태에 있는 결합수를 해리시켜 미결합수를 형성하는 것을 특징으로 하는 반도체장치의 제조방법.
  18. 제 17 항에 있어서,
    상기 에칭은, 불활성가스를 이용한 드라이에칭인 것을 특징으로 하는 반도체장치의 제조방법.
  19. 제 16 항에 있어서,
    상기 제 2 수소방지막은, 상기 제 1 수소방지막과 상기 제 2 수소방지막에 공통으로 함유된 상기 원자를 포함하는 분위기 중에서, 반응성 스퍼터링으로 형성되는 것을 특징으로 하는 반도체장치의 제조방법.
  20. 제 16∼19 항에 있어서,
    상기 원자는, 질소원자 또는 산소원자인 것을 특징으로 하는 반도체장치의 제조방법.
  21. 제 16 항에 있어서,
    상기 용량소자를 형성하는 공정과 상기 제 2 수소방지막을 형성하는 공정 사이에, 상기 제 1 수소방지막의 상기 용량소자 주연부에서 노출된 표면층을 제거하는 공정을 구비하는 것을 특징으로 하는 반도체장치의 제조방법.
  22. 제 21 항에 있어서,
    상기 용량소자를 형성하는 공정과 상기 표면층을 제거하는 공정 사이에, 상기 제 1 수소방지막에서 상기 용량소자가 형성된 영역의 바깥쪽 영역 중 적어도 일 부를 노출시키는 공정을 구비하는 것을 특징으로 하는 반도체장치의 제조방법.
  23. 제 21 또는 22항에 있어서,
    상기 표면층을 제거하는 공정은, 불화수소산으로 상기 표면층을 세정하는 공정을 포함하는 것을 특징으로 하는 반도체장치의 제조방법.
  24. 제 21 또는 22항에 있어서,
    상기 표면층을 제거하는 공정은, 불활성가스를 이용한 드라이에칭으로 상기 표면층을 세정하는 공정을 포함하는 것을 특징으로 하는 반도체장치의 제조방법.
  25. 제 1 수소방지막을 형성하는 공정과,
    상기 제 1 수소방지막 상에 용량소자를 형성하는 공정과,
    상기 용량소자를 피복함과 동시에 상기 용량소자의 주연부에서 상기 제 1 수소방지막과 접하도록 제 2 수소방지막을 형성하는 공정을 구비하며,
    상기 제 1 수소방지막 및 상기 제 2 수소방지막은, 상기 제 1 수소방지막과 상기 제 2 수소방지막을 상호 확산에 의해 밀착시키는 금속원자를 함유하고,
    상기 제 1 수소방지막과 상기 제 2 수소방지막은, 상기 금속원자가 상호 확산됨으로써, 상기 용량소자의 주연부에서 밀착되는 것을 특징으로 하는 반도체장치의 제조방법.
  26. 제 25 항에 있어서,
    상기 금속원자는 Ti 또는 Ta인 것을 특징으로 하는 반도체장치의 제조방법.
  27. 제 1 수소방지막을 형성하는 공정과,
    상기 제 1 수소방지막 상에 용량소자를 형성하는 공정과,
    상기 제 1 수소방지막의 상기 용량소자 주연부에 노출된 표면을 산화시키는 공정과,
    상기 용량소자를 피복함과 동시에 상기 산화된 표면과 접하도록, 산소를 함유하는 제 2 수소방지막을 형성하는 공정을 구비하는 것을 특징으로 하는 반도체장치의 제조방법.
  28. 제 27 항에 있어서,
    상기 용량소자를 형성하는 공정과 상기 표면을 산화시키는 공정 사이에, 상기 제 1 수소방지막에서 상기 용량소자가 형성된 영역의 바깥쪽 영역의 적어도 일부를 노출시키는 공정을 구비하는 것을 특징으로 하는 반도체장치의 제조방법.
  29. 제 27 또는 28항에 있어서,
    상기 표면을 산화시키는 공정은, 산소분위기 중에서 급속 가열처리를 실시하는 공정을 포함하는 것을 특징으로 하는 반도체장치의 제조방법.
  30. 제 27 또는 28항에 있어서,
    상기 표면을 산화시키는 공정은, 상기 표면을 산소플라즈마에 노출시키는 공정을 포함하는 것을 특징으로 하는 반도체장치의 제조방법.
  31. 제 1 수소방지막을 형성하는 공정과,
    상기 제 1 수소방지막 상에 용량소자를 형성하는 공정과,
    상기 제 1 수소방지막의 상기 용량소자 주연부에 노출된 표면을 질화시키는 공정과,
    상기 용량소자를 피복함과 동시에 상기 질화된 표면과 접하도록, 질소를 함유하는 제 2 수소방지막을 형성하는 공정을 구비하는 것을 특징으로 하는 반도체장치의 제조방법.
  32. 제 31 항에 있어서,
    상기 용량소자를 형성하는 공정과 상기 표면을 질화시키는 공정 사이에, 상기 제 1 수소방지막에서 상기 용량소자가 형성된 영역의 바깥쪽 영역 중 적어도 일부를 노출시키는 공정을 구비하는 것을 특징으로 하는 반도체장치의 제조방법.
  33. 제 31 또는 32항에 있어서,
    상기 표면을 질화시키는 공정은, 질소분위기 중에서 급속 가열처리를 실시하는 공정을 포함하는 것을 특징으로 하는 반도체장치의 제조방법.
  34. 제 31 또는 32항에 있어서,
    상기 표면을 질화시키는 공정은, 상기 표면을 질소플라즈마에 노출시키는 공정을 포함하는 것을 특징으로 하는 반도체장치의 제조방법.
  35. 제 1 수소방지막을 형성하는 공정과,
    상기 제 1 수소방지막 상에 용량소자를 형성하는 공정과,
    상기 제 1 수소방지막의 상기 용량소자 주연부에 노출된 부분에 밀착층을 형성하는 공정과,
    상기 용량소자를 피복함과 동시에 상기 밀착층과 접하도록 제 2 수소방지막을 형성하는 공정을 구비하는 것을 특징으로 하는 반도체장치의 제조방법.
  36. 제 35 항에 있어서,
    상기 용량소자를 형성하는 공정과 상기 밀착층을 형성하는 공정 사이에, 상기 제 1 수소방지막에서 상기 용량소자가 형성된 영역의 바깥쪽 영역 중 적어도 일부를 노출시키는 공정을 구비하는 것을 특징으로 하는 반도체장치의 제조방법.
  37. 제 35 또는 36항에 있어서,
    상기 밀착층은 수소를 흡장하는 것을 특징으로 하는 반도체장치의 제조방법.
  38. 제 35 또는 36항에 있어서,
    상기 밀착층은 Ti 또는 Ta을 함유하는 것을 특징으로 하는 반도체장치의 제조방법.
KR1020047017152A 2003-05-27 2004-03-12 반도체장치 및 그 제조방법 KR101027189B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2003-00149444 2003-05-27
JP2003149444 2003-05-27

Publications (2)

Publication Number Publication Date
KR20060015235A true KR20060015235A (ko) 2006-02-16
KR101027189B1 KR101027189B1 (ko) 2011-04-06

Family

ID=33487148

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020047017152A KR101027189B1 (ko) 2003-05-27 2004-03-12 반도체장치 및 그 제조방법

Country Status (7)

Country Link
US (3) US7180122B2 (ko)
EP (1) EP1653514A4 (ko)
JP (1) JP4459900B2 (ko)
KR (1) KR101027189B1 (ko)
CN (1) CN100470806C (ko)
TW (1) TW200503246A (ko)
WO (1) WO2004107446A1 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006005234A (ja) * 2004-06-18 2006-01-05 Seiko Epson Corp 半導体装置の製造方法及び半導体装置
KR100601324B1 (ko) * 2004-07-27 2006-07-14 엘지전자 주식회사 유기 전계 발광 소자
JP2006344783A (ja) * 2005-06-09 2006-12-21 Fujitsu Ltd 半導体装置及びその製造方法
JP4637733B2 (ja) * 2005-11-30 2011-02-23 富士通セミコンダクター株式会社 半導体装置およびその製造方法
JP4164700B2 (ja) * 2006-05-24 2008-10-15 セイコーエプソン株式会社 強誘電体メモリおよびその製造方法
JP4427563B2 (ja) * 2007-06-12 2010-03-10 株式会社東芝 半導体装置の製造方法
JP5568845B2 (ja) * 2008-07-01 2014-08-13 富士通セミコンダクター株式会社 半導体装置の製造方法
US8901657B1 (en) * 2009-08-14 2014-12-02 Triquint Semiconductor, Inc. Integrated capacitor having an overhanging top capacitor plate
US20110079878A1 (en) * 2009-10-07 2011-04-07 Texas Instruments Incorporated Ferroelectric capacitor encapsulated with a hydrogen barrier
CN104567047B (zh) * 2013-11-28 2017-10-31 康雪慧 采用氮化铝钛材料的集热元件抗氢阻隔层及制备方法

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH118355A (ja) 1997-06-16 1999-01-12 Nec Corp 強誘電体メモリ
JPH11126881A (ja) * 1997-10-23 1999-05-11 Hitachi Ltd 高強誘電体薄膜コンデンサを有する半導体装置及びその製造方法
JP3098474B2 (ja) * 1997-10-31 2000-10-16 日本電気株式会社 半導体装置の製造方法
US6586790B2 (en) * 1998-07-24 2003-07-01 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing the same
US6509601B1 (en) * 1998-07-31 2003-01-21 Samsung Electronics Co., Ltd. Semiconductor memory device having capacitor protection layer and method for manufacturing the same
EP1001459B1 (en) * 1998-09-09 2011-11-09 Texas Instruments Incorporated Integrated circuit comprising a capacitor and method
US6249014B1 (en) * 1998-10-01 2001-06-19 Ramtron International Corporation Hydrogen barrier encapsulation techniques for the control of hydrogen induced degradation of ferroelectric capacitors in conjunction with multilevel metal processing for non-volatile integrated circuit memory devices
US6236076B1 (en) 1999-04-29 2001-05-22 Symetrix Corporation Ferroelectric field effect transistors for nonvolatile memory applications having functional gradient material
US6611014B1 (en) * 1999-05-14 2003-08-26 Kabushiki Kaisha Toshiba Semiconductor device having ferroelectric capacitor and hydrogen barrier film and manufacturing method thereof
JP4737789B2 (ja) * 1999-06-18 2011-08-03 株式会社東芝 半導体装置
DE10000005C1 (de) 2000-01-03 2001-09-13 Infineon Technologies Ag Verfahren zur Herstellung eines ferroelektrischen Halbleiterspeichers
DE10065976A1 (de) * 2000-02-25 2002-02-21 Infineon Technologies Ag Verfahren zur Herstellung eines Halbleiterbauelements
US6476432B1 (en) * 2000-03-23 2002-11-05 Micron Technology, Inc. Structures and methods for enhancing capacitors in integrated circuits
JP2002110931A (ja) * 2000-10-02 2002-04-12 Matsushita Electric Ind Co Ltd 強誘電体メモリ装置
US6958508B2 (en) * 2000-10-17 2005-10-25 Matsushita Electric Industrial Co., Ltd. Ferroelectric memory having ferroelectric capacitor insulative film
JP3643091B2 (ja) 2001-06-25 2005-04-27 松下電器産業株式会社 半導体記憶装置及びその製造方法
US6730951B2 (en) * 2001-06-25 2004-05-04 Matsushita Electric Industrial Co., Ltd. Capacitor, semiconductor memory device, and method for manufacturing the same
KR100423906B1 (ko) * 2001-08-08 2004-03-22 삼성전자주식회사 강유전성 메모리 장치 및 그 제조방법
JP2003060164A (ja) * 2001-08-09 2003-02-28 Sharp Corp 半導体メモリ装置およびその製造方法
JP2003068987A (ja) * 2001-08-28 2003-03-07 Matsushita Electric Ind Co Ltd 半導体記憶装置およびその製造方法
CN1264220C (zh) * 2001-09-27 2006-07-12 松下电器产业株式会社 强电介质存储装置及其制造方法
US6781184B2 (en) * 2001-11-29 2004-08-24 Symetrix Corporation Barrier layers for protecting metal oxides from hydrogen degradation
US6815223B2 (en) * 2002-11-22 2004-11-09 Symetrix Corporation Low thermal budget fabrication of ferroelectric memory using RTP
CN1356728A (zh) 2001-12-20 2002-07-03 华中科技大学 铁电场效应晶体管及其制备方法
JP3967143B2 (ja) 2002-01-31 2007-08-29 松下電器産業株式会社 半導体装置及びその製造方法
US20030143853A1 (en) * 2002-01-31 2003-07-31 Celii Francis G. FeRAM capacitor stack etch
KR100467369B1 (ko) * 2002-05-18 2005-01-24 주식회사 하이닉스반도체 수소배리어막 및 그를 구비한 반도체장치의 제조 방법
US6611449B1 (en) * 2002-09-24 2003-08-26 Infineon Technologies Aktiengesellschaft Contact for memory cells

Also Published As

Publication number Publication date
US7326990B2 (en) 2008-02-05
US20060079066A1 (en) 2006-04-13
CN1698205A (zh) 2005-11-16
JPWO2004107446A1 (ja) 2006-07-20
CN100470806C (zh) 2009-03-18
JP4459900B2 (ja) 2010-04-28
US20060220091A1 (en) 2006-10-05
EP1653514A4 (en) 2010-07-21
TW200503246A (en) 2005-01-16
US7180122B2 (en) 2007-02-20
WO2004107446A1 (ja) 2004-12-09
US7557011B2 (en) 2009-07-07
US20050012133A1 (en) 2005-01-20
EP1653514A1 (en) 2006-05-03
TWI329921B (ko) 2010-09-01
KR101027189B1 (ko) 2011-04-06

Similar Documents

Publication Publication Date Title
US7326990B2 (en) Semiconductor device and method for fabricating the same
US7598557B2 (en) Semiconductor device and method for fabricating a semicondutor device including first and second hydrogen diffusion preventing films
JP5006519B2 (ja) 強誘電体キャパシタ水素障壁及びその製造方法
US6242299B1 (en) Barrier layer to protect a ferroelectric capacitor after contact has been made to the capacitor electrode
US20060175645A1 (en) Semiconductor device and its manufacturing method
US6627462B1 (en) Semiconductor device having a capacitor and method for the manufacture thereof
US7232764B1 (en) Semiconductor device fabrication method
JPH09266289A (ja) 半導体記憶装置およびその製造方法
US7655531B2 (en) Semiconductor device and method for fabricating the same
KR20040005597A (ko) 용량소자 및 그 제조방법
US20080020492A1 (en) Ferroelectric memory and its manufacturing method
JP2002110931A (ja) 強誘電体メモリ装置
KR100453793B1 (ko) 마이크로일렉트로닉 부품의 제조 방법 및마이크로일렉트로닉 부품
US6933549B2 (en) Barrier material
JP3157734B2 (ja) 強誘電体メモリ装置及びその製造方法
US20090256259A1 (en) Semiconductor device and method for manufacturing the same
JP4549947B2 (ja) 半導体装置
US6839220B1 (en) Multi-layer barrier allowing recovery anneal for ferroelectric capacitors
JP2001127267A (ja) 相互作用の防止方法および多層電気装置
JP5202846B2 (ja) 半導体装置及びその製造方法
US20040238865A1 (en) Semiconductor device and method of manufacturing the same
JP5309988B2 (ja) 半導体装置の製造方法
KR20010005124A (ko) 수소 확산을 방지할 수 있는 강유전체 메모리 소자 제조 방법
JP2004296732A (ja) 強誘電体メモリ装置及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee