CN1757120A - 场效应晶体管 - Google Patents

场效应晶体管 Download PDF

Info

Publication number
CN1757120A
CN1757120A CNA2003801100670A CN200380110067A CN1757120A CN 1757120 A CN1757120 A CN 1757120A CN A2003801100670 A CNA2003801100670 A CN A2003801100670A CN 200380110067 A CN200380110067 A CN 200380110067A CN 1757120 A CN1757120 A CN 1757120A
Authority
CN
China
Prior art keywords
electric field
insulation film
control electrode
electrode
grid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2003801100670A
Other languages
English (en)
Other versions
CN100573919C (zh
Inventor
冈本康宏
宫本广信
安藤裕二
中山达峰
井上隆
葛原正明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN1757120A publication Critical patent/CN1757120A/zh
Application granted granted Critical
Publication of CN100573919C publication Critical patent/CN100573919C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

一种电场控制电极(5)，其形成在栅极(2)和漏极(3)之间。包括SiN薄膜(21)和SiO2薄膜(22)的多层薄膜形成在电场控制电极(5)下方。SiN薄膜(21)形成，使得AlGaN电子供应层(13)的表面被SiN薄膜(21)覆盖。

Description

场效应晶体管
技术领域
本发明涉及一种使用第III族氮化物半导体的场效应晶体管。
背景技术
包括GaN的第III族氮化物半导体具有大的带隙、高的介质击穿电场以及高饱和电子漂移速率。进而，由于两维运载气体可以被异质结利用，所以第III族氮化物半导体被认为是用于实现在高温操作、高速开关操作、高能量操作以及类似操作中性能优越的电子元件的材料。
在使用第III族氮化物半导体的晶体管中，大量的负电荷在衬底表面上产生，其较大地影响晶体管的性能。这方面将在下面描述。
当AlGaN逐渐加强不掺杂的GaN时，正固定电荷通过自发极化和压电极化的作用产生在不同界面中。在这点上，负极化电荷产生在AlGaN表面中。极化电荷密度由AlGaN复合物改变。在AIGaN/GaN异质结构中产生具有1×1013/cm2级的十分大的薄片电子密度。这个现象在例如非专利参考文献1中被详细描述。当欧姆电极形成在异质结构中以在电极之间施加电场时，电流基于1×1013/cm2级的高电子密度的电荷迁移而通过。因此，和由掺杂杂质产生的载体驱动的GaAs半导体FET不同，第III族氮化物半导体元件由高密度载体操作，其中高密度载体由自发极化和压电极化的作用产生。
在由上述机构操作的第III族氮化物半导体晶体管中，要求击穿电压增加而增益保持良好。以下的技术是公知的一种改进击穿电压的方法。
非专利参考文献2描述了一种这样的结构，其中护目结构场板位于栅极的漏极侧并且SiN薄膜位于场板下方。图18示出了在非专利文献2中描述的HJFET示意图结构。HJFET形成在SiC衬底110上。包括半导体层的缓冲层111形成在SiC衬底110上。GaN沟道层112形成在缓冲层111上。AlGaN电子供应层113形成在沟道层上。源极101以及漏极103位于电子供应层上，其中欧姆触点固定在源极101以及漏极103中。栅极102以及场板部分105位于源极101和漏极103之间，其中肖特基触点固定在栅极102中。AlGaN电子供应层113的表面被SiN薄膜121覆盖，并且SiN薄膜121位于场板部分105正下方。根据非专利文献2，击穿电压通过采用上述结构得到提高。
专利参考文献1公开了一种这样的技术，其中电场控制电极位于GaAs半导体元件中的栅极以及漏极之间。根据专利参考文献1，电场强度在栅极的漏极侧端部减少，并且元件性能得到改善。
这些技术从改进晶体管击穿电压的观点看是有效的。但是，在设计包括异质结的第III族氮化物半导体元件中，单独进行这样的改进通常并不满足要求。在第III族氮化物半导体元件中，随着运载气体在异质结部分中产生，在半导体层结构的表面感应负电荷，其大大影响晶体管的各个特性。因此，必要的是，要一起考虑击穿电压的改进和表面负电荷控制技术。这方面将在下面描述。
在包括异质结的第III族氮化物半导体的层压结构中，已知负电荷产生在AlGaN的半导体层表面以及类似物中，同时大量的电荷通过压电极化以及类似方法产生在沟道层中(非专利文献1)。负电荷直接作用于漏电流以强烈地影响元件性能。特别的是，当大的负电荷产生在表面中时，与直流操作期间相比，在交流操作期间的最大漏电流是衰减的。以下，这个现象被称为崩溃(collapse)。该现象大量出现在使用第III族氮化物半导体的元件中，但是该现象在GaAs半导体元件中并不明显。这是因为极少量的极化电荷产生在AlGaAs/GaAs异质结中。
为了解决上述问题，通常是形成一种由SiN制成的表面保护膜。但是，在没有SiN的结构中，由于在施加高压时没有获得足够的电流，所以，很难获得使用GaN半导体材料带来的优点。考虑到这样的情况，通常的认知是，需要在第III族氮化物半导体FET场中提供表面上的SiN薄膜，并且这成为了技术常识。传统的晶体管的例子将在下面描述。
图17是传统技术的异质结场效应晶体管(以下称为HJFET)的断面结构的视图。例如，传统HJFET在非专利参考文献3中被描述。在传统的HJFET中，AlN缓冲层111、GaN沟道层112以及AlGaN电子供应层113都依次被层叠在蓝宝石衬底109上。源极101以及漏极103形成在多层薄膜上，并且这些电极与AlGaN电子供应层113欧姆接触。栅极102形成在源极101和漏极103之间，并且栅极102以肖特基触点方式和栅极113接触。SiN薄膜121作为表面保护薄膜形成在最上层。
非专利参考文献1：U.K.Mishra，P.Parikh，and Yi-Feng Wu，“AlGaN/GaNHEMTs-An overview of device operation and applications，”Proc.IEEE，vol.90，No.6，pp.1022-1031，2002
非专利参考文献2：Liet al.，Electronics Letters vol.37 p.196-197，2001
非专利参考文献3：Y. Ando，International Electron Device Meeting Digest(IEDM01-381 to 384)，2001
专利参考文献1：日本专利申请特开平No.2000-3919
发明内容
但是，在具有SiN的结构中，在崩溃得到改善的同时，栅极击穿电压也减小。也就是，在崩溃的数量以及栅极击穿电压量之间存在着交替，并且这种控制变得十分困难。图19示出了表面保护薄膜SiN的厚度、崩溃的数量以及栅极击穿电压之间关系的测定结果，该测定结果通过使用具有图17的结构的HJFET的原型获得，其中在图17中没有电场控制电极。在图19中，圆形标记相应于崩溃，三角形标记相应于栅极击穿电压。
当SiN薄膜形成在大量产生崩溃的元件表面上时，崩溃的数量会减小。参考图19，当SiN薄膜不存在时(薄膜厚度为0nm)，崩溃的数量不低于60％。另一方面，当SiN薄膜厚度设置为100nm时，崩溃的数量可以被抑制到不超过10％的值。因此，为了充分地抑制崩溃，需要将SiN薄膜的厚度设置在特定的等级。但是，当SiN薄膜被加厚时，表面负电荷被消除并且电场强度在栅极和漏极之间变得很大，其导致了栅极击穿电压的降低。也就是，具有崩溃与栅极击穿电压之间的交替。
另外，当SiN薄膜被加厚以充分地减少崩溃时，位于电场控制电极正下方的绝缘薄膜的薄膜质量的老化损坏使可靠性降低。也就是，也存在崩溃与可靠性之间的交替。
因此，在GaNHJFETs中存在有多种交替，其中SiN薄膜被用作保护薄膜，并且每个交替的平衡根据SiN薄膜的厚度的差异决定。这些交替是由具有不同界面的第III族氮化物半导体元件所特有的表面负电荷引起的。因此，在设计第III族氮化物半导体元件时，必须充分地考虑处理表面负电荷。
在SiO2薄膜作为保护膜使用来代替SiN薄膜的情况下，崩溃与栅极击穿电压之间的关系在图20中被示出(图20示出的关系是从图17中的、没有提供电场控制电极的结构中获得的)。尽管不存在薄膜厚度依赖性，但是当利用SiN薄膜时，保持崩溃与栅极击穿电压之间的兼容性是困难的。
因此，由于由包括GaN的第III族氮化物半导体构成的HJFET所特有的环境，在研究元件的性能改进时，需要从与GaAs半导体元件的不同设计角度来研究。
根据前述的观点，本发明的一个目的是提供一种在崩溃与栅极击穿电压之间的平衡极好的晶体管。本发明的另一个目的是提供一种晶体管，该晶体管除了具有在崩溃与栅极击穿电压之间的性能平衡以外，可靠性和高频特性都十分优异。
在AlGaN表面产生的负极化电荷大大的影响了取决于淀积在AlGaN上的保护薄膜(钝化薄膜)的电特性的FET特性。通常，当大的负固定电荷存在于表面上时，尽管获得大的栅极击穿电压，但是与直流操作期间相比，在交流操作期间的最大漏极电流倾向于变差。另一方面，当在表面的负电荷的数量少时，虽然栅极击穿电压小，但是最大漏电流的衰减也小。FET的操作通常由交替关系支配。在AlGaN/GaN异质结中，由于具有1×1013/cm2级的负电荷产生在表面中，所以基于表面钝化的性质的交替关系十分明显的出现。击穿电压值频繁地改变为至少一个数字较大或较小的值。这样大的改变不出现在GaAs FET中。换句话说，GaAs FET是对表面状态十分敏感的器件。为了相关于GaN FET的电特性稳定的获得高性能以及高产率，需要对表面钝化薄膜的控制给予最大的关注。
由上述的观点，发明人研究并发现，在包括电场控制电极的元件电极结构形成的同时，利用特定的材料以及特定的层结构形成在电场控制电极正下方的保护膜，从而可以通过栅极电极结构以及特定材料和特定层结构之间的协同作用有效地改进在交替中的性能平衡。进而，发明人发现，由于在本发明的结构中电场控制电极可以独立地被控制，所以可以实现优异的晶体管，该晶体管不仅可以有效地降低崩溃而且也可以抑制增益的减小。本发明基于这样的新发现而做出的。
然后，将描述本发明的结构。
根据本发明，提供一种场效应晶体管，其包括：包括异质结的第III族氮化物半导体层结构；形成在半导体层结构上而相互分离的源极和漏极；以及位于源极和漏极之间的栅极，其中，穿过第III族氮化物半导体层结构的上部中的绝缘薄膜形成有电场控制电极，电场控制电极位于栅极以及漏极之间的区域，并且绝缘薄膜是包括第一绝缘薄膜和第二绝缘薄膜的多层薄膜，第一绝缘薄膜包含作为组元的硅以及氮，第二绝缘薄膜具有比第一绝缘薄膜低的介电常数。
本发明具有一种这样的结构，其中，在提供电场控制电极时，具有上述构造的多层薄膜形成在电场控制电极以及半导体层结构的表面之间，其产生协同作用并引起崩溃与栅极击穿电压之间平衡的显著的改进。进而，即使表面状态因为制造过程中的改变而变动时，也可以稳定地实现良好的性能。
在本发明中，当提供第一绝缘薄膜以便减少表面负电荷的影响的同时，提供第二绝缘薄膜以便减少在电场控制电极正下方的电容。也就是，当表面负电荷的影响被第一绝缘薄膜的作用减小时，利用第二绝缘薄膜改进了栅极击穿电压，该第二绝缘薄膜的介电常数比第一绝缘薄膜低，例如不包含氮的薄膜。进而，在电场控制电极下方的区域中可以有效地抑制绝缘薄膜质量的老化损坏以及电容的增加，并且可以获得具有优异的可靠性和高频增益的晶体管。
在这种情况下，能够形成与第III族氮化物半导体层结构的表面接触的第一绝缘薄膜，并且第二绝缘薄膜被层压在第一绝缘薄膜上。因此，崩溃被明显改进。第一绝缘薄膜不超过150nm，并且第一绝缘薄膜最好不超过100nm。因此，在电场控制电极下方的电容可以安全地减小，并且可以改进高频增益。
在本发明中，也可能的是，第二绝缘薄膜的介电常数不超过3.5。因此，在电场控制电极下方的电容会减小并且增益会被进一步提高。
在本发明中，也可能的是，还设置位于第二绝缘薄膜上的包含作为组元的硅和氮的第三绝缘薄膜。绝缘薄膜的最上层由包括作为组元的硅和氮的化合物形成，其获得在制造元件的过程中易于稳定地形成保护层的优点。结果是，制造晶体管的产量可以增加，其中该晶体管的性能以上述的方式得到改进。
在本发明中，可能的是，提供包括多层薄膜的绝缘薄膜，该多层薄膜具有第一绝缘薄膜和第二绝缘薄膜，同时该绝缘薄膜与栅极分离，并且第二绝缘薄膜位于绝缘薄膜和栅极之间。因此，更加明显地改善了在崩溃与栅极击穿电压之间的性能平衡。
根据本发明，提供一种场效应晶体管，其包括：包括异质结的第III族氮化物半导体层结构、形成在半导体层结构上并相互分离的源极和漏极，以及位于源极与漏极之间的栅极，其中，穿过第III族氮化物半导体层结构的上部中的绝缘薄膜形成有电场控制电极，电场控制电极位于栅极与漏极之间的区域中，并且绝缘薄膜包含作为组元的硅和氮。
根据本发明，提供一种场效应晶体管，其包括：包括异质结的第III族氮化物半导体层结构，；形成在半导体层结构上并相互分离的源极和漏极；以及位于源极与漏极之间的栅极，其中，穿过第III族氮化物半导体层结构的上部中的绝缘薄膜形成有电场控制电极，电场控制电极位于栅极与漏极之间的区域中，并且绝缘薄膜是一种包含作为组元的硅、氧以及碳的绝缘薄膜。
根据本发明，通过电场控制电极以及在电场控制电极下方的绝缘薄膜之间的协同作用显著地改善了在崩溃与栅极击穿电压之间的平衡。
可能的是，上述化合物还包含作为组元的氧、碳以及类似物。因此，由于绝缘薄膜材料包含除了硅和氮之外的作为组元的氧和碳，当与SiN和类似物相比时，薄膜里的内应力显著地减少。因此，当可以实现相对好的崩溃和栅极击穿电压时，位于电场控制电极正下方的绝缘薄膜的薄膜质量的衰减可以被有效地抑制。进而，当与SiN比较时，介电常数减少，因此在电场控制电极下方的区域中产生的电容可以被减小。因此，根据本发明，可以获得可靠性和高频增益优异的晶体管。
根据本发明，提供一种场效应晶体管，其包括：包括异质结的第III族氮化物半导体层结构；形成在半导体层结构上并相互分离的源极和漏极；以及位于源极与漏极之间的栅极，其中，穿过第III族氮化物半导体层结构的上部中的绝缘薄膜形成有电场控制电极，电场控制电极位于栅极与漏极之间的区域中，在栅极侧上的绝缘薄膜由不含有氮作为组元的绝缘材料形成，并且在漏极侧上的绝缘薄膜由包含作为组元的硅和氮的绝缘材料形成。
在场效应晶体管中，可能的是，绝缘薄膜的位于漏极侧上的绝缘材料除了硅和氮之外，还包含作为组元的氧和/或碳。
根据本发明，在栅极侧形成不包含氮并且具有相对低的介电常数的绝缘薄膜栅极，因此可以减少由电场控制电极、半导体层结构以及绝缘薄膜之间形成的电容。结果是，可以获得具有优异的栅极击穿电压和在可靠性与高频增益之间的性能平衡的晶体管。包含作为组元的硅、氮以及氧的化合物，例如SiN，形成在漏极侧，因此可以减少由表面负电荷引起的性能的降低。
根据本发明，提供一种场效应晶体管，其包括：包括异质结的第III族氮化物半导体层结构；形成在半导体层结构上并相互分离的源极和漏极；以及位于源极与漏极之间的栅极，其中，穿过第III族氮化物半导体层结构的上部中的绝缘薄膜形成有电场控制电极，电场控制电极位于栅极与漏极之间的区域中，并且绝缘薄膜的介电常数不超过3.5。
本发明具有一种结构，在提供电场控制电极的同时，其中在电场控制电极和半导体层的表面之间形成有具有上述构造的低介电常数薄膜。低介电常数表面形成在电场控制电极正下方，其能够防止高压施加到位于该区域中的绝缘薄膜上。因此，在电场控制电极下方的绝缘薄膜的质量的老化损坏会有效地被抑制，以致显著的改进元件的可靠性。进而，由电场控制电极、半导体层结构以及在其之间的绝缘薄膜所形成的电容可以通过利用低介电常数薄膜而减小，从而也可以提高高频增益。结果是，根据本发明，可以获得具有优异的栅极击穿电压和在可靠性与高频增益之间的性能平衡的晶体管。在具有介电常数不超过3.5的绝缘薄膜中，可能的是，只要介电常数的平均值不超过3.5，那么绝缘薄膜可以由单层薄膜或者多层薄膜形成。
因此，根据本发明的晶体管的结构已经被描述。进而，在这些结构中，还可能结合以下的结构。
可能的是，第III族氮化物半导体层结构包括由InxGa1-xN(0≤x≤1)制成的沟道层以及由AlyGa1-yN(0＜y≤1)制成的电子供应层。沟道层和电子供应层的分层顺序被任意地确定。在半导体层结构中，可能的是，适当的在半导体层结构中设置中间层和覆盖层。
也可能的是形成一种这样的结构，其中接触层分别位于源极和第III族氮化物半导体层结构的表面之间，以及漏极和第III族氮化物半导体层结构的表面之间。该包括接触层的结构被称为宽凹槽结构。当采用宽凹槽结构时，通过电场控制电极和位于电场控制电极正下方的绝缘薄膜结构之间的协同作用，电场强度可以进一步有效地被扩散，并且扩散在栅极的漏极侧端部。在该凹槽的结构中，也可能的是形成一种多阶凹槽。在这种情况下，可能的是，该电场控制电极延伸到接触层的上部。因此，电场强度可以被扩散到漏极侧上。当电场控制电极如上述的那样延伸，由于电场控制电极和漏极之间的重叠，在漏极端部的电场强度将成为问题。但是，接触层的出现减少了该问题。在这点上，当接触层由不掺杂的AlGaN层形成时，也就是没有进行传统的掺杂操作的AlGaN层，漏极端部的电场强度可以被显著的减少。
进而，也可能的是，第III族氮化物半导体层结构具有这样一种结构，其中沟道层由InxGa1-xN(0≤x≤1)制成，电子供应层由AlyGa1-yN(0＜y≤1)制成，并且由GaN制成的覆盖层依次层叠。因此，可以增加有效的肖特基高度以实现更高的栅极击穿电压。也就是，栅极通过电场控制电极、位于电场控制电极正下方的多层薄膜以及根据实施例的GaN覆盖层之间的协同作用可以获得更优异的栅极击穿电压。
也可能的是，形成在栅极和漏极之间的距离比栅极和源极之间的距离长。它也被称为偏置结构，其有效地分散并且减轻了栅极的漏极侧端部中的电场强度。进而，在生产中，优点是电场控制电极容易形成。
在本发明中，可能的是电场控制电极可以被栅极单独地控制。也就是，不同的电位可以分别给电场控制电极和栅极。因此，场效应晶体管可以在合适的条件下被驱动。
如上所述，在本发明的场效应晶体管中，崩溃和高栅极击穿电压的抑制可以同时实现。因此，在用高压进行大信号操作期间可以大大改进输出特性。
附图说明
从以下优选实施例和附图中，本发明的上述和其它目的、特征以及优点将变得更加明显：
图1是示出了根据实施例的一种晶体管结构的视图；
图2是示出了根据实施例的一种晶体管结构的视图；
图3是示出了根据实施例的一种晶体管结构的视图；
图4是示出了根据实施例的一种晶体管结构的视图；
图5是示出了根据实施例的一种晶体管结构的视图；
图6是示出了根据实施例的一种晶体管结构的视图；
图7是示出了根据实施例的一种晶体管结构的视图；
图8是示出了根据实施例的一种晶体管结构的视图；
图9是示出了根据实施例的一种晶体管结构的视图；
图10是示出了根据实施例的一种晶体管结构的视图；
图11是示出了根据实施例的一种晶体管结构的视图；
图12是示出了根据实施例的一种晶体管结构的视图；
图13是示出了根据实施例的一种晶体管结构的视图；
图14是示出了根据实施例的一种晶体管结构的视图；
图15是示出了根据实施例的一种晶体管结构的视图；
图16是示出了根据实施例的一种晶体管结构的视图；
图17是示出了一种传统晶体管的结构的视图；
图18是示出了一种传统晶体管的结构的视图；
图19是用于解释在栅极击穿电压与崩溃之间的交替的视图；
图20是用于解释在栅极击穿电压与崩溃之间的交替的视图；
图21是示出了一种制造根据实施例的晶体管的方法的视图；
图22是示出了一种制造根据实施例的晶体管的方法的视图；
图23是示出了一种制造根据实施例的晶体管的方法的视图；
图24是示出了一种制造根据实施例的晶体管的方法的视图；
图25是示出了一种制造根据实施例的晶体管的方法的视图；
图26是示出了一种制造根据实施例的晶体管的方法的视图；
图27是示出了一种制造根据实施例的晶体管的方法的视图；
图28是用于解释可以被淀积的SiON的薄膜厚度的视图；
图29是示出了栅极击穿电压与崩溃电流变化之间的关系的视图；
图30是示出了栅极击穿电压与崩溃电流变化之间的关系的视图；以及
图31是示出了绝缘薄膜的厚度与增益之间的关系的视图。
具体实施方式
本发明的实施例将通过以下例子被描述。在以下的例子中，c-表面Sic被用作第III族氮化物半导体层的生长衬底。
(实施例1)
图1示出了实施例1中的HJFET的断面结构。HJFET形成在由例如Sic制成的衬底10上。包括半导体层的缓冲层11形成在衬底10上。GaN沟道层12形成在缓冲层11上。GaN电子供应层13形成在沟道层上。源极1和漏极3形成在电子供应层上，其中欧姆触点固定在源极1和漏极3中。栅极2以及电场控制电极5位于源极1和漏极3之间，其中肖特基触点固定在栅极2中。电子供应层13的表面被SiN薄膜21覆盖，并且SiO2薄膜22还设置于SiN薄膜21上。SiN薄膜21和SiO2薄膜22设置于电场控制电极5正下方。
参考图21至23，制造根据实施例1的HJFET的方法将在下面被描述。首先，通过分子束外延(MBE)生长的方法在由SiC制成的衬底10上生长半导体。同样的，由不掺杂的AlN制成的缓冲层11(薄膜厚度为20nm)、不掺杂的GaN制成的沟道层12(薄膜厚度为2μm)，以及由不掺杂的Al0.2Ga0.8N制成的AlGaN电子供应层13(薄膜厚度为25nm)从衬底侧按照顺序层叠，从而获得半导体层结构(图21A)。
通过蚀刻外延层结构的一部分直到GaN沟道层12被暴露，形成一种内部元件分离台式晶体管(未示出)。然后，通过蒸发例如Ti/Al的金属，在AlGaN电子供应层13上形成源极1和漏极3，并且通过在650℃执行退火固定欧姆触点(图21B)。然后，通过等离子体CVD方法或类似方法形成SiN薄膜21(薄膜厚度为50nm)。还通过常规压力的CVD方法或类似方法在SiN薄膜21上形成SiO2薄膜22(薄膜厚度为150nm)(图22C)。通过蚀刻SiN薄膜21和SiO2薄膜22中的一部分提供一个开口，其中AlGaN电子供应层13暴露在该开口中(图22D)。通过使用光敏抗蚀层30，由Ni/Au以及类似物制成的栅极金属31在暴露的AlGaN电子供应层13上被蒸发，并且形成肖特基触点栅极2。由Ni/Au制成的电场控制电极同时形成(图23E和图23F)。从而，制造出如图1示出的HJFET。在实施例1中，栅极2和电场控制电极5同时形成。但是，可能的是，栅极2和电场控制电极5各自通过单独的过程(其中形成具有开口的保护层以使电极形成在开口中的过程被单独执行)形成。在这种情况下，栅极2和电场控制电极5能以较短的距离形成。
在实施例1中，当高的反向电压施加到栅极和漏极中间时，提供给栅极的漏极侧端的电场通过电场控制电极的作用被释放，从而提高了栅极击穿电压。进而，在大信号操作期间，表面电位通过电场控制电极被调节，从而表面陷阱的响应速度增加以抑制崩溃。也就是，崩溃、栅极击穿电压以及栅极中的平衡被显著的改进。进而，即使当表面状态受到制造过程或类似过程中的变化的影响，也可以稳定的实现好的性能。
进而，实施例1中的电场控制电极可以独立于栅极而被控制。在这种情况下，由于表面陷阱响应可以通过固定表面电位被抑制，使得电场控制电极的电位变得与栅极相等。因此，当与表面电位被调节的情况相比时，崩溃还可以更有效地被抑制。尤其是，在本发明的第III族氮化物半导体元件中，非常有效的是电场控制电极可以被独立的控制，其中本发明主要关注表面负电荷的影响。
当电场控制电极的电位如上所述被固定时，即使当栅极的电位改变时，栅极电容几乎不改变，因此可以抑制增益的大比例的减小。
进而，实施例1具有一种这样的结构，其中SiN和SiO2的多层薄膜形成在电场控制电极的正下方，因此当与仅由SiN形成的结构相比时，栅极击穿电压可以增加。尤其是，当薄SiN薄膜形成到一定程度，淀积对击穿电压的改进十分有效的厚SiO2薄膜，其中该程度是薄膜质量没有产生老化损坏(SiN薄膜的厚度不超过150nm，最好不超过100nm)。因此，可以有效地抑制电容的增长。结果是，可以获得具有优异的可靠性和高频增益的晶体管。
当电场控制电极的尺寸不低于0.3μm时，能充分获得崩溃的抑制效果。最好是，电场控制电极的尺寸不低于0.5μm。最好是，电场控制电极的一端位于电场控制电极的一端不与漏极重叠的位置。随着电场控制电极的尺寸增加，崩溃抑制效果也增加。但是，由于栅极击穿电压由电场控制电极和漏极之间的电场强度决定，所以当在漏极侧上的电场控制电极的一端超过栅极和漏极之间的距离的70％时(栅极的漏极侧的一端和漏极的栅极侧的一端之间的距离)，栅极击穿电压趋向于降低。因此，最好是，电场控制电极的尺寸不超过栅极和漏极之间的距离的70％。
在实施例1中，形成作为表面保护薄膜的上层的SiO2薄膜。从增益改进和可靠性改进的角度，最好是使用具有不超过4的介电常数的低介电常数薄膜。形成为多孔的SiOC(有时称为SiOCH)、BCB(苯并环丁烯benzococyclobutene)、FSG(氟硅玻璃flourosilicate galss：SiOF)、HSQ(氢-倍半硅氧烷hydrogen-Silsesquioxane)、MSQ(甲基-倍半硅氧烷methyl-Silsesquioxane)、有机聚合物以及材料可以被举例作为低介电常数材料的例子。
(实施例2)
在实施例2中，如图2所示，绝缘薄膜形成在AlGaN电子供应层13(第III族氮化物半导体层)上，并且具有三层结构，其中SiN薄膜21、SiO2薄膜22以及SiN薄膜21依次层叠。在栅极下方的半导体层结构与实施例1类似。在实施例2的结构中，绝缘薄膜的最上层不是由SiO2薄膜22形成，而是由SiN薄膜21形成，因此容易稳定的形成保护层，以致提高制造元件的过程中的产量。在这种情况下，从薄膜可靠性的角度看，当在最低层上设置SiN薄膜时，最好是，在绝缘薄膜的最上层部分上的绝缘薄膜的薄膜厚度被设置为不超过150nm，并且更好的是，绝缘薄膜的薄膜厚度被设置为不超过100nm。进而，最好是，绝缘薄膜尽可能地薄。
(实施例3)
图3示出了实施例3的HJFET的断面结构。HJFET形成在由例如Sic制成的衬底10上。包括半导体层的缓冲层11形成在衬底10上。GaN沟道层12形成在缓冲层11上。GaN电子供应层13形成在沟道层上。源极1和漏极3形成在电子供应层上，其中欧姆触点固定在源极1和漏极3中。栅极2以及电场控制电极5设置于源极1和漏极3之间，其中肖特基触点固定在栅极2中。电子供应层13的表面被SiN薄膜21覆盖，SiN薄膜21设置于电场控制电极5正下方。
实施例2的HJFET的形成如下所述：首先，通过分子束外延生长的方法在由SiC制成的衬底10上生长半导体。同样的，由不掺杂的AlN制成的缓冲层11(薄膜厚度为20nm)、不掺杂的GaN制成的沟道层12(薄膜厚度为2μm)，以及由不掺杂的Al0.2Ga0.8N制成的AlGaN电子供应层13(薄膜厚度为25nm)从衬底侧按照顺序层叠，从而获得半导体层。
然后，通过蚀刻外延层结构的一部分直到GaN沟道层12被暴露出，形成一种内部元件分离台式晶体管。然后，通过蒸发例如Ti/Al的金属，在AlGaN电子供应层13上形成源极1和漏极3，并且通过在650℃执行退火，固定欧姆触点。然后，通过等离子体CVD方法或类似方法形成SiN薄膜21(薄膜厚度为150nm)。通过蚀刻SiN薄膜21的一部分，在暴露的AlGaN电子供应层13上蒸发由Ni/Au以及类似物构成的金属，并且形成肖特基触点栅极2。同时形成电场控制电极5。因此，制造出图3所示的HJFET。
在实施例3的晶体管中，SiN薄膜21作为表面保护薄膜使用。SiN薄膜21具有大的内应力，因此薄膜厚度不能是较大的。由于薄膜厚度减小，所以崩溃抑制效果也降低。但是，在实施例3的结构中，电场控制电极5设置于栅极2和漏极3之间，并且表面电位可以被电场控制电极5调节。因此，可以有效地抑制崩溃。通过与栅极2无关地控制电场控制电极5，可以更加有效地抑制崩溃。这是因为通过将电场控制电极5固定到一个电位，可以更加稳定的抑制崩溃，在该电位上，当与通过设置电场控制电极5到栅极2的相同电位的情况相比，表面负电荷的产生被抑制。也可能的是，电场控制电极5被设置为与源极1相同的电位。在这种情况下，当与独立控制相比时，设备构造可以被简化。在实施例3的结构中，电场控制电极可以独立的被控制，甚至当表面保护薄膜的薄膜厚度比非专利参考文献2中描述的场板电极要薄时，也可以实现具有高增益和优异的高频特性的晶体管。在场板电极的情况下，栅极和场板电极(除了栅极的一部分)的电位被同时改变，并且增益的减小由栅极电容的改变而产生。相反，在电场控制电极的情况下，电场控制电极可以独立于栅极而被控制。因此，当电场控制电极被设置为与栅极相同的电位时，甚至当该电位在栅极中被改变时，该栅极电容也不改变并且可以抑制增益的减小。
图29和图30是根据实施例3的晶体管与传统晶体管之间比较栅极击穿电压与崩溃之间的性能平衡的视图。除了存不存在电场控制电极以及施加电位到电场控制电极的方法，以下Gr.1至Gr.3的凸版照相器件相互之间类似。
Gr.1
电场控制电极：存在(电位固定为0V)
电场控制电极的尺寸：0.5μm
栅极与电场控制电极之间的距离：0.5μm
保护薄膜：具有10、40、60、90和120nm的薄膜厚度的五种SiN薄膜被计算
Gr.2
电场控制电极：不存在
保护薄膜：具有10、40、60、90和120nm的薄膜厚度的SiN薄膜的五种器件被计算
Gr.3
电场控制电极：存在(电位被固定为0V)
电场控制电极的尺寸：0.5μm
栅极与电场控制电极之间的距离：1.0μm
保护薄膜：具有10、40、60、90和120nm的薄膜厚度的五种SiN薄膜被计算
图29是Gr.1和Gr.2的特性视图，并且图30是器件Gr.3和Gr.2的特性视图。在具有本发明的结构的器件中，得知高栅极击穿电压与崩溃抑制相兼容。尤其是，当电场控制电极的尺寸增加时，抑制崩溃的效果提高。
当电场控制电极的尺寸不低于0.3μm时，充分的获得崩溃抑制效果。最好是，电场控制电极的尺寸不低于0.5μm。最好是，电场控制电极的一端位于电场控制电极的一端不覆盖漏极的位置。当电场控制电极的尺寸增加时，崩溃的抑制效果也增大。但是，因为栅极击穿电压由电场控制电极与漏极之间的电场强度决定，当在漏极侧上的电场控制电极的一端超过栅极与漏极之间的距离的70％时(栅极的漏极侧的一端和漏极的栅极侧的一端之间的距离)，栅极击穿电压趋向于增加。因此，最好是，电场控制电极的尺寸不超过栅极和漏极之间的距离。
图31示出了增益与SiN薄膜的薄膜厚度之间的关系。在图31中，当对于下列晶体管中的每一种SiN薄膜21的薄膜厚度都被改变时，示出增益的改变，以上晶体管为：具有非专利参考文献2所描述的场板电极的晶体管(图18)、具有电场控制电极的实施例3的结构的晶体管(图3)，以及仅具有传统栅极的晶体管。场板电极的长度(覆盖部分的长度)被设置为1μm，实施例3的结构中的电场控制电极的尺寸被设置为0.5μm，栅极和电场控制电极之间的距离被设置为0.5μm，并且电场控制电极被设置为0V。如从图31中看出的那样，在具有实施例3的结构的晶体管中，当与具有场板电极的晶体管相比时，在SiN薄膜21的薄膜厚度从50nm到200nm的范围上，增益的减小可以显著的被抑制。因此，具有实施例3的结构的晶体管是一种可以实现高栅极击穿电压、崩溃抑制以及高增益的晶体管。
从薄膜的可靠性的角度看，最好是，SiN薄膜21的薄膜厚度不超过实施例3的结构中的150nm。更好的是，薄膜厚度不超过100nm。当薄膜厚度不低于10nm时，崩溃抑制效果变得非常小。因此，最好是薄膜厚度不低于10nm。
在实施例3中，最好是电场控制电极5的尺寸(门-漏极的方向尺寸)不低于0.3μm。更好的是，电场控制电极的尺寸不低于0.5μm。最好是电场控制电极的一端位于电场控制电极的一端不覆盖漏极的位置。更好的是，电场控制电极的尺寸不超过栅极和漏极之间的距离的70％。
(实施例4)
图4示出了实施例4的HJFET的断面结构。HJFET形成在由例如SiC制成的衬底10上。包括半导体层的缓冲层11形成在衬底10上。GaN沟道层12形成在缓冲层11上。GaN电子供应层13形成在沟道层上。源极1和漏极3形成在电子供应层上，其中欧姆触点固定在源极1和漏极3中。栅极2以及电场控制电极5位于源极1和漏极3之间，其中肖特基触点固定在栅极2中。电子供应层13的表面被SiON薄膜23覆盖，并且SiON薄膜23位于电场控制电极5正下方。
实施例4的HJFET的形成如下所述：首先，半导体通过分子束外延生长的方法在由SiC制成的衬底10上生长。同样的，由不掺杂的AlN制成的缓冲层11(薄膜厚度为20nm)、不掺杂的GaN制成的沟道层12(薄膜厚度为2μm)，以及由不掺杂的Al0.2Ga0.8N制成的AlGaN电子供应层13(薄膜厚度为25nm)从衬底侧按照顺序层叠，从而获得半导体层。
然后，通过蚀刻外延层结构的一部分直到GaN沟道层12被暴露的方法形成一种中间元件分离台式晶体管。然后，通过蒸发例如Ti/Al的金属，源极1和漏极3形成在AlGaN电子供应层13上，并且欧姆触点通过在650℃执行退火被固定。然后，SiON薄膜23(薄膜厚度为150nm)通过等离子体CVD方法或类似方法形成。通过蚀刻SiON薄膜23的一部分，由Ni/Au以及类似物制成的金属在暴露的AlGaN电子供应层13上蒸发，并且同时形成肖特基触点栅极2。因此，制造出图4所示的HJFET。
在实施例4的晶体管中，SiON薄膜作为表面保护薄膜使用。与SiN薄膜相比，SiON薄膜的薄膜中产生较小的内应力。图28是示出研究薄膜厚度的结果的视图，其中当SiON薄膜和SiN薄膜通过等离子CVD方法淀积时薄膜会生长而不产生裂纹。在这种情况下，SiON中的氧含量比例变化以研究相应的可生长的薄膜厚度。可以得到，当氧含量比例增加时，可生长的薄膜厚度也增加。也就是，当与SiN薄膜形成在电场控制电极下方的情况相比时，在实施例4中，绝缘薄膜可以形成的更厚，并且高频增益可以通过电场控制电极下方的电容的减少而被改进。
在这点上，当氧含量比例变得太大时，不能充分的获得崩溃改进效果。根据发明人的研究，从崩溃改进的角度看，最好是，氧含量比例不超过50％。从崩溃和高频增益的角度看，期望位于电场控制电极下方的SiON薄膜中的薄膜厚度不低于200nm。由于相应于可生长的200nm的薄膜厚度的氧含量比例为5％(以克分子量为单位)，当使用SiON薄膜时，氧含量比例最好不低于5％。
在实施例4的SiON薄膜中，折射率最好是在1.65-2.05范围内。
在实施例4中，最好是电场控制电极的尺寸不低于0.3μm。更好的是，电场控制电极的尺寸不低于0.5μm。最好是电场控制电极的一端位于电场控制电极的一端不覆盖漏极的位置。更好的是，电场控制电极的尺寸不超过栅极和漏极之间的距离的70％。
在实施例4中，保护膜由SiON薄膜形成。但是，保护膜不限制于SiON薄膜。也可能是用作保护膜的SiCN、SiOCN以及类似物。
(实施例5)
图5示出了实施例5的HJFET的断面结构。HJFET形成在由例如SiC制成的衬底10上。包括半导体层的缓冲层11形成在衬底10上。GaN沟道层12形成在缓冲层11上。GaN电子供应层13形成在沟道层上。源极1和漏极3形成在电子供应层上，其中欧姆触点固定在源极1和漏极3中。栅极2以及电场控制电极5位于源极1和漏极3之间，其中肖特基触点固定在栅极2中。电子供应层13的表面被SiOC薄膜24覆盖，并且SiOC薄膜24位于电场控制电极5正下方。
实施例5的HJFET的形成如下所述：首先，半导体通过分子束外延生长的方法在由SiC制成的衬底10上生长。同样的，由不掺杂的AlN制成的缓冲层11(薄膜厚度为20nm)、不掺杂的GaN制成的沟道层12(薄膜厚度为2μm)，以及由不掺杂的Al0.2Ga0.8N制成的AlGaN电子供应层13(薄膜厚度为25nm)从衬底侧按照顺序层叠，从而获得半导体层。
然后，通过蚀刻外延层结构的一部分直到GaN沟道层12被暴露的方法形成一种中间元件分离台式晶体管。然后，通过蒸发例如Ti/Al的金属，源极1和漏极3形成在AlGaN电子供应层13上，并且欧姆触点通过在650℃执行退火被固定。然后，SiOC薄膜24(薄膜厚度为200nm)通过等离子体CVD方法形成。通过蚀刻SiOC薄膜24的一部分，由Ni/Au以及类似物制成的金属在暴露的AlGaN电子供应层13上蒸发，并且形成肖特基触点栅极2。电场控制电极5也同时形成。因此，制造出图5所示的HJFET。
在实施例5中，SiOC薄膜被用作表面保护膜。当与SiN薄膜相比时，SiOC薄膜具有较小的应力，并且甚至当薄膜厚度增加时，SiOC薄膜也不影响AlGaN层的压电极化。因此，通过电场控制电极，表面电荷被控制以抑制崩溃，但是，SiOC薄膜没有崩溃抑制效果。在实施例5中，最好是，电场控制电极的尺寸不低于0.3μm。更好的是，电场控制电极的尺寸不低于0.5μm。最好是电场控制电极的一端位于电场控制电极的一端不覆盖漏极的位置。更好的是，电场控制电极的尺寸不超过栅极和漏极之间的距离的70％。
在实施例5中，具有介电常数大约为2.5的SiOC薄膜被用作表面保护膜。另外，也可能的是，其它低介电常数薄膜(介电常数不超过3.5)被用作表面保护膜。在这种情况下，最好是使用产生较小应力(内应力)的薄膜。形成为多孔的SiOC(有时被称为SiOCH)、BCB(苯并环丁烯)、FSG(氟硅玻璃：SiOF)、HSQ(氢-倍半硅氧烷)、MSQ(甲基倍半硅氧烷)、有机聚合物以及材料可以被举例作为低介电常数材料的例子。另外，也可能的是，铝被用作表面保护膜。进而，当薄膜厚度不超过临界薄膜厚度的AlN被用作表面保护膜时，除了电场控制电极带来的效果，还获得从元件表面增加热耗散的效果。在这些薄膜被结合的多层薄膜结构中，也可以获得同样的效果。
(实施例6)
实施例6采用了保护膜结构，其中单层结构形成在栅极附近并且双层结构形成在远离栅极的区域。由于位于栅极下方的半导体层结构与上述例子类似，所以半导体层结构的描述将被省略。
在图6中，栅极2、SiN薄膜21以及SiO2形成，同时SiN薄膜21以及SiO2薄膜22与栅极2相互分离。第一区域和第二区域形成在电场控制电极5的下方。第一区域由单层SiO2薄膜22形成。第二区域位于第一区域的漏极侧，并且通过在SiN薄膜21上层叠SiO2薄膜22而形成。在实施例6的结构中，当对击穿电压改进有效的SiO2薄膜被设置于栅极侧上时，同时对崩溃的抑制有效的SiN薄膜位于漏极侧。因此，可以实现不仅能改进击穿电压而且能抑制崩溃的场效应晶体管。进而，在本发明的结构中，由于电场控制电极和栅极可以相互独立地被控制，所以可以进行调节，从而崩溃被进一步抑制。增益的减小也可以通过固定电场控制电极在预定的电位(例如，和源极相同的电位)而被抑制。在实施例6的绝缘薄膜的结构中，SiO2薄膜形成在栅极侧，SiO2薄膜和SiN薄膜的多层薄膜形成在漏极侧。进而，可能的是，SiN薄膜还位于绝缘薄膜上。当与SiO2薄膜相比时，由于SiN薄膜的保护层具有优异的粘附特性，其具有的优点是，晶体管在制造过程中具有好的产量。
参考图24至27，制造根据实施例6的HJFET的方法将在以下被描述。首先，半导体通过分子束外延生长的方法在由SiC制成的衬底10上生长。同样的，由不掺杂的AlN制成的缓冲层11(薄膜厚度为20nm)、不掺杂的GaN制成的沟道层12(薄膜厚度为2μm)，以及由不掺杂的Al0.2Ga0.8N制成的AlGaN电子供应层13(薄膜厚度为25nm)从衬底侧按照顺序层叠，从而获得半导体层结构(图24A)。
然后，通过蚀刻外延层结构的一部分直到GaN沟道层12被暴露的方法形成一种中间元件分离台式晶体管(未示出)。然后，通过蒸发例如Ti/Al的金属，源极1和漏极3形成在AlGaN电子供应层13上，并且欧姆触点通过在650℃执行退火被固定(图24B)。然后，SiN薄膜21(薄膜厚度为50nm)通过等离子体CVD方法或类似方法形成(图25C)。然后，通过蚀刻SiN薄膜21的一部分提供开口，其中AlGaN电子供应层13通过该开口暴露(图25D)。SiO2薄膜22(薄膜厚度为150nm)通过普通压CVD方法或类似方法形成在衬底上，从而使开口被压入(图26E)。然后，通过蚀刻SiO2薄膜22的一部分提供该开口，其中AlGaN电子供应层13从通过该开口暴露(图26F)。然后，由Ni/Au和类似物制成的栅极金属31通过使用光敏抗蚀层30在暴露的AlGaN电子供应层13上蒸发，并且肖特基触点栅极2和电场控制电极5同时形成(图27G和27H)。因此，制造出图4所示的HJFET。如图4所示的晶体管可以通过上述的过程被稳定的制造。在实施例6中，栅极2和电场控制电极5各自通过分开的过程形成(当形成每一个电极时均提供光敏抗蚀层30，并且每个电极都单独的形成)。在这种情况下，栅极2和电场控制电极5可以在更好的可控性下形成。例如，两个电极都可以在十分短的距离下形成。
(实施例7)
图7示出了实施例7中的HJFET的断面结构。HJFET形成在由例如Sic的材料制成的衬底10上。包括半导体层的缓冲层11形成在衬底10上。GaN沟道层12形成在缓冲层11上。AlGaN电子供应层13形成在沟道层上。源极1和漏极3形成在电子供应层上，其中欧姆触点固定在源极1和漏极3中。栅极2以及电子供应层13位于源极1和漏极3之间，其中肖特基触点固定在栅极2中。绝缘薄膜位于栅极2和漏极3之间，并且电场控制电极5位于绝缘薄膜上。绝缘薄膜由栅极侧上的SiO2薄膜形成，并且绝缘薄膜由漏极侧上的SiN薄膜形成。
在实施例7中，绝缘薄膜的结构是，对崩溃的抑制有效的SiN薄膜位于漏极侧，并且对击穿电压的改进有效的SiO2薄膜位于栅极侧。通过电场控制电极也可以实现崩溃的抑制。尤其是，通过独立于栅极控制电场控制电极还可以进一步实现崩溃的抑制。进而，通过固定电场控制电极到预定的电位，增益的减少可以有效地被抑制。因此，在实施例7的结构中，可以实现具有高的栅极击穿电压、低的崩溃影响，以及优异的高频特性的场效应晶体管。在实施例7的结构中，SiO2薄膜形成在栅极侧。但是，也可以是，任何对于栅极击穿电压的改进有效的薄膜都位于栅极侧。最好是，不含有氮的绝缘薄膜位于栅极侧。在实施例7中，SiN薄膜位于漏极侧。但是，也可以是，SiON薄膜以及类似物位于漏极侧。在这种情况下，当与SiN薄膜相比时，SiON薄膜的薄膜厚度可以增加，因此SiON薄膜有效地改进增益。
(实施例8)
实施例8是一个采用宽凹槽结构的HJFET的例子。参考图8，实施例8将在下面被描述。
HJFET形成在由SiC或类似材料制成的衬底10上。源极1和漏极3分别形成在GaN接触层14上。包括半导体层的缓冲层11形成在衬底10上。GaN沟道层12形成在缓冲层11上。AlGaN电子供应层13形成在沟道层上。GaN接触层14位于电子供应层13上。源极1和漏极3形成并同时分别与接触层14接触，其中欧姆触点固定在源极1和漏极3中。通过除去源极1和漏极3之间的接触层14的一部分提供栅极2，其中肖特基触点固定在栅极2中。栅极2与暴露的AlGaN电子供应层13接触。电子供应层13的表面被SiN薄膜21覆盖，并且SiO2薄膜22还位于SiN薄膜21上。电场控制电极5位于SiO2薄膜22上，同时位于栅极2和漏极3之间。
实施例8采用在实施例1的结构上加上接触层的结构。除了实施例1所描述的效果外，还可以进一步减小接触电阻。
由于采用了宽凹槽结构，栅极2的漏极侧端部分中的电场分布被改变，因此通过结合电场控制电极5的作用，还可以进一步获得优异的电场释放效果。
在实施例8中，最好是，电场控制电极的尺寸不低于0.3μm。更好的是，电场控制电极的尺寸不低于0.5μm。更好的是，电场控制电极的一端位于电场控制电极的一端不覆盖接触层的位置。更好的是，电场控制电极的尺寸不超过栅极和接触层之间的距离的70％。
在实施例8中，SiN薄膜21的多层薄膜和SiO2薄膜22被作为位于电子供应层13上的绝缘薄膜。但是，如实施例2和实施例6所描述的那样，在绝缘薄膜由三层结构形成的情况下，或者在薄膜结构中栅极侧不同于漏极侧的情况下，都获得相同的效果。
(实施例9)
实施例9是一个采用宽凹槽结构的HJFET的例子。参考图9，实施例9将在下面被描述。
HJFET形成在由SiC或类似材料制成的衬底10上。源极1和漏极3分别形成在GaN接触层14上。包括半导体层的缓冲层11形成在衬底10上。GaN沟道层12形成在缓冲层11上。AlGaN电子供应层13形成在沟道层上。接触层14位于电子供应层13上。源极1和漏极3形成并同时分别与接触层14接触，其中欧姆触点固定在源极1和漏极3中。通过除去源极1和漏极3之间的接触层14的一部分提供栅极2，其中肖特基触点固定在栅极2中。栅极2与暴露的AlGaN电子供应层13接触。元件的表面被SiON薄膜23覆盖。电场控制电极5位于SiON薄膜23上，并位于栅极2和漏极3之间。
实施例9采用了在实施例4的结构上加上接触层的结构。除了实施例4所描述的效果以外，还可以进一步减小接触电阻。
由于采用了宽凹槽结构，栅极2的漏极侧端部分中的电场分布被改变，因此通过结合电场控制电极5的作用，还可以进一步获得优异的电场释放效果。
在实施例9的SiON薄膜中，最好是，折射率的范围为1.65至2.05。
在实施例9中，最好是，电场控制电极的尺寸不低于0.3μm。更好的是，电场控制电极的尺寸不低于0.5μm。更好的是，电场控制电极的一端位于电场控制电极的一端不覆盖接触层的位置。更好的是，电场控制电极的尺寸不超过栅极和接触层之间的距离的70％。
在实施例9中，绝缘薄膜由SiON薄膜23形成。但是，如实施例3所描述的那样，也可能的是，绝缘薄膜由SiN薄膜形成。在这种情况下，需要使薄膜更薄的控制，并且更好的是，薄膜的厚度被设置的不超过150nm。如实施例7所描述的那样，也可以是，在绝缘薄膜的结构中栅极侧不同于漏极侧。
(实施例10)
实施例10采用了在实施例5的结构上加上接触层14的结构。除了实施例5所描述的效果以外，还可以进一步减小接触电阻。参考图10，实施例10将在下面被描述。
由于采用了宽凹槽结构，栅极2的漏极侧端部分中的电场分布被改变，因此通过结合电场控制电极5的作用，还可以进一步获得优异的电场释放效果。
在实施例10中，最好是，电场控制电极的尺寸不低于0.3μm。更好的是，电场控制电极的尺寸不低于0.5μm。更好的是，电场控制电极的一端位于电场控制电极的一端不覆盖接触层的位置。更好的是，电场控制电极的尺寸不超过栅极和接触层之间的距离的70％。
(实施例11)
图11示出了根据实施例11的HJFET的断面结构。HJFET形成在由SiC或类似材料制成的衬底10上。包括半导体层的缓冲层11形成在衬底10上。GaN沟道层12形成在缓冲层11上。AlGaN电子供应层13形成在沟道层上，并且GaN覆盖层15形成在AlGaN电子供应层13上。源极1和漏极3位于GaN覆盖层上，其中欧姆触点固定在源极1和漏极3中。栅极2与电场控制电极5位于源极1和漏极3之间，其中肖特基触点被固定在栅极2中。GaN覆盖层15的薄膜被SiN薄膜21覆盖，并且SiO2薄膜22还位于SiN薄膜21上。SiN薄膜21和SiO2薄膜22都位于电场控制电极5的正下方。
实施例11采用了在实施例1的半导体的最上部加上GaN覆盖层的结构，并且通过增加有效的肖特基高度，实施例11可以实现更高的栅极击穿电压。也就是，通过电场控制电极、位于电场控制电极正下方的多层薄膜以及根据实施例11的GaN覆盖层之间的协同作用，获得优异的栅极击穿电压。
在实施例11中，最好是，电场控制电极的尺寸不低于0.3μm。更好的是，电场控制电极的尺寸不低于0.5μm。更好的是，电场控制电极的一端位于电场控制电极的一端不覆盖接触层的位置。更好的是，电场控制电极的尺寸不超过栅极和接触层之间的距离的70％。
在实施例11中，SiN薄膜21的多层薄膜和SiO2薄膜22被作为位于电子供应层13上的绝缘薄膜。但是，如实施例2和实施例6所描述的那样，也可能绝缘薄膜由三层结构形成，或者也可能薄膜结构中的栅极侧不同于漏极侧。在这种情况下，也获得相同的效果。
(实施例12)
图12示出了根据实施例12的HJFET的断面结构。根据图11所示的HJFET，GaN覆盖层15形成在实施例12中的HJFET的AlGaN电子供应层13上。源极1和漏极3形成在GaN覆盖层上，其中欧姆触点被固定在源极1和漏极3中。栅极2和电场控制电极5位于源极1和漏极3之间，其中肖特基触点被固定在栅极2中。GaN覆盖层15的表面被SiON薄膜23覆盖，并且SiON薄膜23位于电场控制电极5的正下方。
实施例12采用了在实施例4的半导体的最上部加上GaN覆盖层的结构，并且通过增加有效的肖特基高度，实施例12可以实现更高的栅极击穿电压。也就是，通过电场控制电极、位于电场控制电极正下方的多层薄膜，以及根据实施例12的GaN覆盖层之间的协同作用，获得优异的栅极击穿电压。
在实施例12的SiON薄膜中，最好是，折射率的范围为1.65至2.05。
在实施例12中，最好是，电场控制电极的尺寸不低于0.3μm。更好的是，电场控制电极的尺寸不低于0.5μm。更好的是，电场控制电极的一端位于电场控制电极的一端不覆盖接触层的位置。更好的是，电场控制电极的尺寸不超过栅极和接触层之间的距离的70％。
在实施例12中，绝缘薄膜由SiON薄膜23形成。但是，如实施例3所描述的那样，也可能的是，绝缘薄膜由SiN薄膜形成。在这种情况下，与SiON薄膜相比，需要使薄膜更薄的控制。更好的是，薄膜的厚度必须设置的不超过150nm。如实施例7所描述的那样，甚至当绝缘薄膜的结构中的栅极侧不同于漏极侧时，也可以产生通过提供覆盖层所获得的效果。
(实施例13)
图13示出了根据实施例13的HJFET的断面结构。HJFET形成在由SiC或类似材料制成的衬底10上。包括半导体层的缓冲层11形成在衬底10上。GaN沟道层12形成在缓冲层11上。AlGaN电子供应层13形成在沟道层上，并且GaN覆盖层15形成在AlGaN电子供应层13。源极1和漏极3形成在GaN覆盖层上，其中欧姆触点固定在源极1和漏极3中。栅极2以及电场控制电极5位于源极1和漏极3之间，其中肖特基触点固定在栅极2中。GaN覆盖层15的表面被SiOC薄膜24覆盖，并且SiOC薄膜24位于电场控制电极5正下方。
实施例13采用了在实施例5的半导体的最上部加上GaN覆盖层的结构，并且通过增加有效的肖特基高度，实施例13可以实现更高的栅极击穿电压。也就是，通过电场控制电极、位于电场控制电极正下方的多层薄膜，以及根据实施例13的GaN覆盖层之间的协同作用，获得优异的栅极击穿电压。
在实施例13中，最好是，电场控制电极的尺寸不低于0.3μm。更好的是，电场控制电极的尺寸不低于0.5μm。更好的是，电场控制电极的一端位于电场控制电极的一端不覆盖接触层的位置。更好的是，电场控制电极的尺寸不超过栅极和接触层之间的距离的70％。
(实施例14)
图14示出了根据实施例14的HJFET的断面结构。实施例14采用了由不掺杂的AlGaN制成的实施例8的接触层以及电场控制电极覆盖接触层的结构。
HJFET形成在由SiC或类似材料制成的衬底10上。包括半导体层的缓冲层11形成在衬底10上。GaN沟道层12形成在缓冲层11上。AlGaN电子供应层13形成在沟道层上。不掺杂的AlGaN层16形成在AlGaN电子供应层13上。源极1和漏极3形成并同时分别与不掺杂的AlGaN层16接触，其中欧姆触点固定在源极1和漏极3中。通过除去源极1和漏极3之间的不掺杂的AlGaN层16的一部分提供栅极2，其中肖特基触点固定在栅极2中。栅极2与暴露的AlGaN电子供应层13接触。元件表面被SiN21薄膜覆盖，并且SiO2薄膜22还位于SiN薄膜21上。而且，电场控制电极5位于SiO2薄膜22上。如图14所示，电场控制电极5可以与不掺杂的AlGaN层16重叠。
在实施例14中，由于接触层由不掺杂的AlGaN层形成，所以在电场控制电极与接触层之间电场控制浓度被释放。因此，甚至当电场控制电极与接触层重叠时，栅极击穿电压也不减小，从而允许电场控制电极控制几乎所有的在AlGaN电子供应层上的表面电荷。结果是，产生了崩溃被进一步有效地抑制的效果。
在实施例14中，由于不掺杂的AlGaN层16被作为接触层，所以也能获得电场强度可以在漏极附近被抑制的的效果。在电场控制电极5向漏极侧延伸的情况下，电场强度在栅极2附近被释放。但是，在漏极3附近的电场强度的问题变得明显。根据实施例14的结构，不掺杂的AlGaN层16位于漏极3和电子供应层13之间，因此可以有效地释放漏极3附近的电场强度。
(实施例15)
实施例15采用了一种这样的结构，其中实施例9的接触层由不掺杂的AlGaN制成，并且电场控制电极覆盖接触层。
图15示出了根据实施例15的HJFET的断面结构。HJFET形成在由SiC或类似材料制成的衬底10上。包括半导体层的缓冲层11形成在衬底10上。GaN沟道层12形成在缓冲层11上。AlGaN电子供应层13形成在沟道层上。不掺杂的AlGaN层16位于AlGaN电子供应层13上。源极1和漏极3形成并同时分别与不掺杂的AlGaN层16接触，其中欧姆触点固定在源极1和漏极3中。通过除去源极1和漏极3之间的不掺杂的AlGaN层的一部分提供栅极2，其中肖特基触点固定在栅极2中。栅极2与暴露的AlGaN电子供应层13接触。元件的表面被SiON薄膜23覆盖。电场控制电极5位于SiON薄膜23上，并位于栅极2和漏极3之间。电场控制电极5可以覆盖不掺杂的AlGaN层16。
在实施例15中，由于接触层由不掺杂的AlGaN层形成，所以电场控制电极在电场控制电极与接触层之间被释放。因此，甚至当电场控制电极覆盖接触层时，栅极击穿电压也不减小，从而允许电场控制电极控制几乎所有的在AlGaN电子供应层上的表面电荷。结果是，产生了崩溃被进一步有效地抑制的效果。
在实施例15中，由于不掺杂的AlGaN层16被作为接触层，所以也能获得电场强度可以在漏极附近被抑制的的效果。在电场控制电极5向漏极侧延伸的情况下，电场强度在栅极2附近被释放。但是，在漏极3附近的电场强度的问题变得明显。根据实施例15的结构，不掺杂的AlGaN层16位于漏极3和电子供应层13之间，因此可以有效地释放漏极3附近的电场强度。
(实施例16)
实施例16采用了一种这样的结构，其中实施例10的接触层由不掺杂的AlGaN制成，并且电场控制电极覆盖接触层。
图16示出了根据实施例16的HJFET的断面结构。HJFET形成在由SiC或类似材料制成的衬底10上。包括半导体层的缓冲层11形成在衬底10上。GaN沟道层12形成在缓冲层11上。AlGaN电子供应层13形成在沟道层上。不掺杂的AlGaN层16形成在AlGaN电子供应层13上。源极1和漏极3形成并分别与不掺杂的AlGaN层16接触，其中欧姆触点固定在源极1和漏极3中。通过除去源极1和漏极3之间的不掺杂的AlGaN层的一部分提供栅极2，其中肖特基触点固定在栅极2中。栅极2与暴露的AlGaN电子供应层13接触。元件的表面被SiOC薄膜24覆盖，并且电场控制电极5位于SiOC薄膜上。电场控制电极5可以覆盖不掺杂的AlGaN层16。
在实施例16中，由于接触层由不掺杂的AlGaN层形成，在电场控制电极和接触层之间电场强度被释放。因此，甚至当电场控制电极叠加在接触层上时，栅极击穿电压也不减小，从而允许电场控制电极控制不掺杂的AlGaN层的表面上几乎所有的表面电荷。结果是，产生了崩溃被进一步有效地抑制的效果。
在实施例16中，由于不掺杂的AlGaN层16被作为接触层，所以也能获得在漏极附近抑制电场强度的效果。在电场电极5向漏极侧延伸的情况下，电场强度在栅极2附近释放。但是，漏极3附近的电场强度的问题变得明显。根据实施例16的结构，不掺杂的AlGaN层16位于漏极3和电子供应层13之间，因此在漏极3附近的电场强度可以有效地被释放。
在实施例14到实施例16中，不掺杂的AlGaN层16和AlGaN电子供应层13中的铝含量是任意地确定的。当不掺杂的AlGaN层16和AlGaN电子供应层13具有相同的铝含量时，由于不掺杂的AlGaN层16和AlGaN电子供应层13由相同的材料制成，所以可以获得低电阻。当不掺杂的AlGaN层16的铝含量比位于不掺杂的AlGaN层16下方的AlGaN电子供应层13的铝含量高时，通过压电效应在不掺杂的AlGaN层16和AlGaN电子供应层13之间的中间层中产生载流子，从而允许实现低电阻。
因此，本发明已经基于实施例被描述。实施例仅仅是说明性的，并且本领域的技术人员应当理解可以对每个组元和每个过程进行不同的结合，并且这样的改变在本发明的范围内。
例如，在上述的实施例中，SiC作为衬底材料。但是，也可能的是，使用例如蓝宝石的其它种类的材料的衬底以及诸如GaN和AlGaN的第III族半导体衬底都被用作衬底材料。
在栅极下方的半导体层结构并不限制于说明内容中，而是可以采用多种模式。例如，可能形成一种这样的结构，其中AlGaN电子供应层13不仅位于GaN沟道层12的上部而且也位于GaN沟道层12的下部。
低介电常数薄膜不限于实施例中所描述的那些薄膜，多种材料可以被用作低介电常数薄膜。
在上述的实施例中，可能的是采用所谓的栅极凹槽结构，其中栅极2的下部的一部分被压入AlGaN电子供应层13中。因此，通过结合电场控制电极的作用获得优异的栅极击穿电压。

Claims (18)

1.一种场效应晶体管，包括：
包括异质结的第III族氮化物半导体层结构；
源极和漏极，其形成在所述半导体层结构上并相互分离；以及
位于所述源极和所述漏极之间的栅极，
其中，穿过所述第III族氮化物半导体层结构的上部的绝缘薄膜形成有电场控制电极，所述电场控制电极位于所述栅极和所述漏极之间的区域中，以及
所述绝缘薄膜是包括第一绝缘薄膜和第二绝缘薄膜的多层薄膜，所述第一绝缘薄膜包含硅和氮作为组元，所述第二绝缘薄膜具有比所述第一绝缘薄膜低的介电常数。
2.根据权利要求1的场效应晶体管，其特征在于，所述第一绝缘薄膜被形成为与所述第III族氮化物半导体层结构的一表面接触，并且所述第二绝缘薄膜层叠在所述第一绝缘薄膜上。
3.根据权利要求1或2所述的场效应晶体管，其特征在于，所述第一绝缘薄膜不超过150nm。
4.根据权利要求1至3中任一个所述的场效应晶体管，其特征在于，所述第二绝缘薄膜的介电常数不超过3.5。
5.根据权利要求1至4中任一个所述的场效应晶体管，其特征在于，还包括包含硅和氮作为组元的第三绝缘薄膜，所述第三绝缘薄膜位于所述第二绝缘薄膜上。
6.根据权利要求1至5中任一个所述的场效应晶体管，其特征在于，所述包括多层薄膜的绝缘薄膜被形成为与所述栅极相互分离，其中多层薄膜具有所述第一绝缘薄膜和所述第二绝缘薄膜，并且所述第二绝缘薄膜位于所述绝缘薄膜和所述栅极之间。
7.一种场效应晶体管，包括：
包括异质结的第III族氮化物半导体层结构；
源极和漏极，形成在半导体层结构上并相互分离；以及
位于所述源极和所述漏极之间的栅极，
其中，穿过所述第III族氮化物半导体层结构的上部中的绝缘薄膜形成有电场控制电极，所述电场控制电极位于所述栅极和所述漏极之间的区域，以及
所述绝缘薄膜包含硅和氮作为组元。
8.一种场效应晶体管，包括：
包括异质结的第III族氮化物半导体层结构；
源极和漏极，形成在半导体层结构上并相互分离；以及
位于所述源极和所述漏极之间的栅极，
其中，穿过所述第III族氮化物半导体层结构的上部中的绝缘薄膜形成有电场控制电极，所述电场控制电极位于所述栅极和所述漏极之间的区域，以及
所述绝缘薄膜是包含硅、氧和碳作为组元的绝缘薄膜。
9.根据权利要求7所述的场效应晶体管，其特征在于，所述绝缘薄膜还包含氧和/或碳作为组元。
10.一种场效应晶体管，包括：
包括异质结的第III族氮化物半导体层结构；
源极和漏极，形成在半导体层结构上并相互分离；以及
位于所述源极和所述漏极之间的栅极，
其中，穿过所述第III族氮化物半导体层结构的上部中的绝缘薄膜形成有电场控制电极，所述电场控制电极位于所述栅极和所述漏极之间的区域中，以及
在所述栅极侧上的所述绝缘薄膜由不含有氮作为组元的绝缘材料形成，以及
在所述漏极侧上的所述绝缘薄膜由含有硅和氮作为组元的绝缘材料形成。
11.根据权利要求10所述的场效应晶体管，其特征在于，在所述漏极侧上的所述绝缘薄膜的绝缘材料除了硅和氮之外，还包含氧和/或碳作为组元。
12.一种场效应晶体管，包括：
包括异质结的第III族氮化物半导体层结构；
源极和漏极，形成在半导体层结构上并相互分离；以及
位于所述源极和所述漏极之间的栅极，
其中，穿过所述第III族氮化物半导体层结构的上部中的绝缘薄膜形成有电场控制电极，所述电场控制电极位于所述栅极和所述漏极之间的区域，以及
所述绝缘薄膜的介电常数不超过3.5。
13.根据权利要求1至12中任一个所述的场效应晶体管，其特征在于，所述第III族氮化物半导体层结构包括由InxGa1-xN(0≤x≤1)制成的沟道层以及由AlyGa1-yN(0＜y≤1)制成的电子供应层。
14.根据权利要求1至13中任一个所述的场效应晶体管，其特征在于，在所述源极和所述第III族氮化物半导体层结构的表面之间以及所述漏极和所述第III族氮化物半导体层结构的表面之间分别设有接触层。
15.根据权利要求14所述的场效应晶体管，其特征在于所述接触层由不掺杂的AlGaN层形成。
16.根据权利要求14或15所述的场效应晶体管，其特征在于，所述电场控制电极延伸到所述接触层的上部。
17.根据权利要求1至16中任一个所述的场效应晶体管，其特征在于，所述第III族氮化物半导体层结构具有这样的结构，其中InxGa1-xN(0≤x≤1)制成的沟道层、由AlyGa1-yN(0＜y≤1)制成的电子供应层，以及由GaN制成的覆盖层顺序的层叠。
18.根据权利要求1至17中任一个所述的场效应晶体管，其特征在于，所述电场控制电极能够独立于所述栅极而被控制。
CNB2003801100670A 2003-01-07 2003-12-15 场效应晶体管 Expired - Fee Related CN100573919C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP000842/2003 2003-01-07
JP2003000842A JP4385206B2 (ja) 2003-01-07 2003-01-07 電界効果トランジスタ

Publications (2)

Publication Number Publication Date
CN1757120A true CN1757120A (zh) 2006-04-05
CN100573919C CN100573919C (zh) 2009-12-23

Family

ID=32708789

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2003801100670A Expired - Fee Related CN100573919C (zh) 2003-01-07 2003-12-15 场效应晶体管

Country Status (4)

Country Link
US (1) US7256432B2 (zh)
JP (1) JP4385206B2 (zh)
CN (1) CN100573919C (zh)
WO (1) WO2004061978A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101621079B (zh) * 2008-07-02 2012-11-28 瑞萨电子株式会社 场效应晶体管及其制造方法和半导体装置
CN103780061A (zh) * 2012-10-22 2014-05-07 富士通株式会社 晶体管控制电路和电源装置
CN109786256A (zh) * 2019-01-17 2019-05-21 中国电子科技集团公司第十三研究所 自对准表面沟道场效应晶体管的制备方法及功率器件
CN109786233A (zh) * 2019-01-17 2019-05-21 中国电子科技集团公司第十三研究所 非对称表面沟道场效应晶体管的制备方法及功率器件

Families Citing this family (85)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4179539B2 (ja) * 2003-01-15 2008-11-12 富士通株式会社 化合物半導体装置及びその製造方法
US7045404B2 (en) * 2004-01-16 2006-05-16 Cree, Inc. Nitride-based transistors with a protective layer and a low-damage recess and methods of fabrication thereof
US7901994B2 (en) * 2004-01-16 2011-03-08 Cree, Inc. Methods of manufacturing group III nitride semiconductor devices with silicon nitride layers
JP4865194B2 (ja) * 2004-03-29 2012-02-01 ルネサスエレクトロニクス株式会社 超接合半導体素子
US7229903B2 (en) * 2004-08-25 2007-06-12 Freescale Semiconductor, Inc. Recessed semiconductor device
JP2006185964A (ja) * 2004-12-24 2006-07-13 Eudyna Devices Inc 半導体装置の製造方法
US7498617B2 (en) 2005-02-02 2009-03-03 International Rectifier Corporation III-nitride integrated schottky and power device
JP4768996B2 (ja) * 2005-02-14 2011-09-07 富士通株式会社 電界効果型トランジスタとその製造方法
US7821030B2 (en) * 2005-03-02 2010-10-26 Panasonic Corporation Semiconductor device and method for manufacturing the same
JP2006245317A (ja) * 2005-03-03 2006-09-14 Fujitsu Ltd 半導体装置およびその製造方法
JP5214094B2 (ja) * 2005-03-07 2013-06-19 富士通株式会社 電界効果型トランジスタとその製造方法
JP4282625B2 (ja) * 2005-03-10 2009-06-24 株式会社東芝 半導体装置及びその製造方法
JP4912604B2 (ja) * 2005-03-30 2012-04-11 住友電工デバイス・イノベーション株式会社 窒化物半導体ｈｅｍｔおよびその製造方法。
WO2006132418A1 (ja) * 2005-06-10 2006-12-14 Nec Corporation 電界効果トランジスタ
EP1901342A4 (en) * 2005-06-10 2009-07-22 Nec Corp FIELD EFFECT TRANSISTOR
JPWO2007007589A1 (ja) * 2005-07-08 2009-01-29 日本電気株式会社 電界効果トランジスタおよびその製造方法
JP4730529B2 (ja) 2005-07-13 2011-07-20 サンケン電気株式会社 電界効果トランジスタ
US20070018199A1 (en) * 2005-07-20 2007-01-25 Cree, Inc. Nitride-based transistors and fabrication methods with an etch stop layer
JP4897948B2 (ja) 2005-09-02 2012-03-14 古河電気工業株式会社 半導体素子
JP4799965B2 (ja) * 2005-09-06 2011-10-26 日本電信電話株式会社 窒化物半導体を用いたヘテロ構造電界効果トランジスタ
JP2007088252A (ja) * 2005-09-22 2007-04-05 Toyoda Gosei Co Ltd 電界効果トランジスタ
JP5125512B2 (ja) * 2005-09-30 2013-01-23 日本電気株式会社 電界効果トランジスタ
JP2007150282A (ja) * 2005-11-02 2007-06-14 Sharp Corp 電界効果トランジスタ
JP2007157829A (ja) * 2005-12-01 2007-06-21 Matsushita Electric Ind Co Ltd 半導体装置
JP5162823B2 (ja) * 2005-12-08 2013-03-13 三菱電機株式会社 半導体装置及び半導体装置の製造方法
JP4823671B2 (ja) * 2005-12-13 2011-11-24 日本電信電話株式会社 窒化物半導体を用いたヘテロ構造電界効果トランジスタ
WO2007091301A1 (ja) * 2006-02-07 2007-08-16 Fujitsu Limited 半導体装置とその製造方法
US20090008678A1 (en) * 2006-02-10 2009-01-08 Nec Corporation Semiconductor device
JP5560519B2 (ja) * 2006-04-11 2014-07-30 日産自動車株式会社 半導体装置及びその製造方法
JP2008034522A (ja) * 2006-07-27 2008-02-14 Oki Electric Ind Co Ltd 電界効果トランジスタ
JP5186096B2 (ja) * 2006-10-12 2013-04-17 パナソニック株式会社 窒化物半導体トランジスタ及びその製造方法
US8823057B2 (en) 2006-11-06 2014-09-02 Cree, Inc. Semiconductor devices including implanted regions for providing low-resistance contact to buried layers and related devices
JP5300238B2 (ja) * 2006-12-19 2013-09-25 パナソニック株式会社 窒化物半導体装置
JP5256618B2 (ja) * 2007-02-19 2013-08-07 サンケン電気株式会社 半導体装置及び半導体装置の製造方法
WO2008101989A1 (de) 2007-02-22 2008-08-28 Forschungsverbund Berlin E.V. Halbleiterbauelement und verfahren zu dessen herstellung
JP5261946B2 (ja) * 2007-02-26 2013-08-14 サンケン電気株式会社 半導体装置及び半導体装置の製造方法
JP5200399B2 (ja) * 2007-03-26 2013-06-05 富士通セミコンダクター株式会社 Ｍｏｓトランジスタの製造方法
JP2008270794A (ja) * 2007-03-29 2008-11-06 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
US8318562B2 (en) * 2007-04-02 2012-11-27 University Of South Carolina Method to increase breakdown voltage of semiconductor devices
JP2008277604A (ja) * 2007-05-01 2008-11-13 Oki Electric Ind Co Ltd 電界効果トランジスタ
US8067776B2 (en) * 2007-06-08 2011-11-29 Nissan Motor Co., Ltd. Method of manufacturing semiconductor device and semiconductor device manufactured thereof
JP5420157B2 (ja) * 2007-06-08 2014-02-19 住友電工デバイス・イノベーション株式会社 半導体装置の製造方法
JP5309532B2 (ja) 2007-11-08 2013-10-09 サンケン電気株式会社 窒化物系化合物半導体装置
US8039301B2 (en) * 2007-12-07 2011-10-18 The United States Of America As Represented By The Secretary Of The Navy Gate after diamond transistor
JP5345328B2 (ja) * 2008-02-22 2013-11-20 住友電工デバイス・イノベーション株式会社 半導体装置の製造方法
JP5499441B2 (ja) * 2008-04-01 2014-05-21 沖電気工業株式会社 半導体装置及びその製造方法
JP2010087274A (ja) * 2008-09-30 2010-04-15 Sanken Electric Co Ltd 半導体装置
JP5608322B2 (ja) 2008-10-21 2014-10-15 パナソニック株式会社 双方向スイッチ
US8330167B2 (en) * 2008-11-26 2012-12-11 Furukawa Electric Co., Ltd GaN-based field effect transistor and method of manufacturing the same
JP2010219117A (ja) 2009-03-13 2010-09-30 Toshiba Corp 半導体装置
JP5531432B2 (ja) * 2009-03-27 2014-06-25 富士通株式会社 化合物半導体装置及びその製造方法
JP5531434B2 (ja) * 2009-03-31 2014-06-25 富士通株式会社 化合物半導体装置及びその製造方法
WO2010122628A1 (ja) * 2009-04-20 2010-10-28 富士通株式会社 化合物半導体装置及びその製造方法
JP5558196B2 (ja) * 2010-05-07 2014-07-23 トヨタ自動車株式会社 Ｈｆｅｔ
JP5663967B2 (ja) * 2010-06-01 2015-02-04 住友電気工業株式会社 半導体装置
JP2012019069A (ja) * 2010-07-08 2012-01-26 Toshiba Corp 電界効果トランジスタおよび電界効果トランジスタの製造方法
JP5457292B2 (ja) 2010-07-12 2014-04-02 パナソニック株式会社 窒化物半導体装置
CN101924129B (zh) * 2010-07-20 2013-01-30 西安能讯微电子有限公司 一种场效应晶体管
KR101652403B1 (ko) * 2010-08-13 2016-08-31 삼성전자주식회사 전력 전자소자 및 그 제조방법
JP5751404B2 (ja) * 2010-08-23 2015-07-22 サンケン電気株式会社 半導体装置
US8575610B2 (en) 2010-09-02 2013-11-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for driving the same
JP2012109492A (ja) * 2010-11-19 2012-06-07 Sanken Electric Co Ltd 化合物半導体装置
JP2014078537A (ja) * 2011-02-15 2014-05-01 Sharp Corp 横型半導体装置
JP5776217B2 (ja) * 2011-02-24 2015-09-09 富士通株式会社 化合物半導体装置
JP5804802B2 (ja) * 2011-06-30 2015-11-04 トランスフォーム・ジャパン株式会社 半導体装置及びその製造方法
US20130056753A1 (en) 2011-09-06 2013-03-07 Grigory Simin Semiconductor Device with Low-Conducting Field-controlling Element
JP5979836B2 (ja) 2011-09-09 2016-08-31 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法
KR101616157B1 (ko) * 2011-09-21 2016-04-27 한국전자통신연구원 전력 반도체 소자 및 그 제조 방법
US8772833B2 (en) * 2011-09-21 2014-07-08 Electronics And Telecommunications Research Institute Power semiconductor device and fabrication method thereof
JP2013143503A (ja) * 2012-01-11 2013-07-22 Advanced Power Device Research Association 半導体装置及び半導体装置の製造方法
US9443941B2 (en) * 2012-06-04 2016-09-13 Infineon Technologies Austria Ag Compound semiconductor transistor with self aligned gate
JP2014165280A (ja) * 2013-02-22 2014-09-08 Toshiba Corp 半導体装置
JP6186832B2 (ja) 2013-04-18 2017-08-30 富士通株式会社 化合物半導体装置及びその製造方法
JP6291997B2 (ja) * 2013-06-13 2018-03-14 富士通株式会社 半導体装置の製造方法
JP2015050335A (ja) * 2013-09-02 2015-03-16 ルネサスエレクトロニクス株式会社 半導体装置
US9590048B2 (en) * 2013-10-31 2017-03-07 Infineon Technologies Austria Ag Electronic device
US9673286B2 (en) 2013-12-02 2017-06-06 Infineon Technologies Americas Corp. Group III-V transistor with semiconductor field plate
US9379228B2 (en) * 2014-11-20 2016-06-28 Raytheon Company Heterojunction field effect transistor (HFET) variable gain amplifier having variable transconductance
JP2017054960A (ja) * 2015-09-10 2017-03-16 株式会社東芝 半導体装置
JP6640687B2 (ja) * 2016-09-09 2020-02-05 株式会社東芝 半導体装置
JP7367440B2 (ja) 2019-10-04 2023-10-24 住友電気工業株式会社 高電子移動度トランジスタの製造方法及び高電子移動度トランジスタ
CN114930509A (zh) * 2020-01-10 2022-08-19 三菱电机株式会社 半导体装置及其制造方法
JP7307856B2 (ja) * 2020-05-13 2023-07-12 ヌヴォトンテクノロジージャパン株式会社 電力増幅用半導体装置
CN114023818A (zh) * 2020-07-08 2022-02-08 英诺赛科（珠海）科技有限公司 电子装置
WO2024122022A1 (ja) * 2022-12-08 2024-06-13 日本電信電話株式会社 半導体装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2503616B2 (ja) * 1988-12-27 1996-06-05 日本電気株式会社 半導体装置
JP3097637B2 (ja) * 1997-12-08 2000-10-10 日本電気株式会社 半導体装置及びその製造方法
JP3111985B2 (ja) 1998-06-16 2000-11-27 日本電気株式会社 電界効果型トランジスタ
JP2000286428A (ja) * 1999-03-31 2000-10-13 Nec Corp 電界効果トランジスタ
US6639255B2 (en) * 1999-12-08 2003-10-28 Matsushita Electric Industrial Co., Ltd. GaN-based HFET having a surface-leakage reducing cap layer
JP2001189324A (ja) 1999-12-28 2001-07-10 Ricoh Co Ltd 半導体装置
JP2002222860A (ja) 2001-01-29 2002-08-09 Sony Corp 半導体装置の作成方法
JP4663156B2 (ja) * 2001-05-31 2011-03-30 富士通株式会社 化合物半導体装置
US6933544B2 (en) * 2003-01-29 2005-08-23 Kabushiki Kaisha Toshiba Power semiconductor device
EP1519419B1 (en) * 2003-09-24 2018-02-21 Nissan Motor Co., Ltd. Semiconductor device and manufacturing method thereof

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101621079B (zh) * 2008-07-02 2012-11-28 瑞萨电子株式会社 场效应晶体管及其制造方法和半导体装置
US8587027B2 (en) 2008-07-02 2013-11-19 Renesas Electronics Corporation Field effect transistor, method of manufacturing the same, and semiconductor device
CN103780061A (zh) * 2012-10-22 2014-05-07 富士通株式会社 晶体管控制电路和电源装置
CN103780061B (zh) * 2012-10-22 2016-05-25 富士通株式会社 晶体管控制电路和电源装置
CN109786256A (zh) * 2019-01-17 2019-05-21 中国电子科技集团公司第十三研究所 自对准表面沟道场效应晶体管的制备方法及功率器件
CN109786233A (zh) * 2019-01-17 2019-05-21 中国电子科技集团公司第十三研究所 非对称表面沟道场效应晶体管的制备方法及功率器件
CN109786256B (zh) * 2019-01-17 2021-05-04 中国电子科技集团公司第十三研究所 自对准表面沟道场效应晶体管的制备方法及功率器件
US11189696B2 (en) 2019-01-17 2021-11-30 The 13Th Research Institute Of China Electronics Method for preparing self-aligned surface channel field effect transistor and power device

Also Published As

Publication number Publication date
WO2004061978A1 (ja) 2004-07-22
CN100573919C (zh) 2009-12-23
US7256432B2 (en) 2007-08-14
JP4385206B2 (ja) 2009-12-16
US20060043415A1 (en) 2006-03-02
JP2004214471A (ja) 2004-07-29

Similar Documents

Publication Publication Date Title
CN1757120A (zh) 场效应晶体管
CN1748320A (zh) 场效应晶体管
CN1372327A (zh) 半导体器件及其制备方法
CN1263133C (zh) 半导体装置
CN1287465C (zh) 半导体装置及其制造方法
CN1265467C (zh) 半导体装置
CN100350626C (zh) 具有槽型结构的半导体器件
CN1638149A (zh) 半导体装置及其制造方法
CN1262016C (zh) 半导体器件
CN1227745C (zh) 垂直金属－氧化物－半导体晶体管及其制造方法
CN1303698C (zh) 半导体器件及其制造方法
CN1977366A (zh) 高电子迁移率晶体管、场效应晶体管、外延衬底、制造外延衬底的方法以及制造ⅲ族氮化物晶体管的方法
CN1218994A (zh) 半导体装置
CN1592950A (zh) 半导体器件及其制造方法
CN1599961A (zh) 半导体装置及其制造方法
CN1722435A (zh) 半导体装置及其制造方法
CN1747182A (zh) 化合物半导体装置及其制造方法
CN1909243A (zh) 半导体装置及其制造方法
CN1421914A (zh) 半导体装置及其制造方法
CN101030598A (zh) 半导体装置及其制造方法
CN1213843A (zh) 半导体衬底的处理方法和半导体衬底
CN1508840A (zh) 介质分离型半导体装置及其制造方法
CN1160796C (zh) 场效应晶体管
CN1286185C (zh) 垂直金属－氧化物－半导体晶体管
CN1495909A (zh) 双极晶体管及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20091223

Termination date: 20141215

EXPY Termination of patent right or utility model