CN1638149A - 半导体装置及其制造方法 - Google Patents

半导体装置及其制造方法 Download PDF

Info

Publication number
CN1638149A
CN1638149A CN200410103700.XA CN200410103700A CN1638149A CN 1638149 A CN1638149 A CN 1638149A CN 200410103700 A CN200410103700 A CN 200410103700A CN 1638149 A CN1638149 A CN 1638149A
Authority
CN
China
Prior art keywords
sunk part
mentioned
iii
semiconductor device
print film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200410103700.XA
Other languages
English (en)
Other versions
CN100563032C (zh
Inventor
村田智洋
广濑裕
田中毅
上本康裕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN1638149A publication Critical patent/CN1638149A/zh
Application granted granted Critical
Publication of CN100563032C publication Critical patent/CN100563032C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66848—Unipolar field-effect transistors with a Schottky gate, i.e. MESFET
    • H01L29/66856—Unipolar field-effect transistors with a Schottky gate, i.e. MESFET with an active layer made of a group 13/15 material
    • H01L29/66863—Lateral single gate transistors
    • H01L29/66871—Processes wherein the final gate is made after the formation of the source and drain regions in the active layer, e.g. dummy-gate processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate
    • H01L29/8128—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate with recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Abstract

在使用III～V族氮化物半导体的半导体装置中，可以确实抑制由III～V族氮化物半导体的上表面的空穴引起的频率分散。在衬底11上顺次形成了由氮化铝(AlN)形成的缓冲层12，由不掺杂的氮化镓(GaN)形成的沟道层13及由氮化镓铝(AlGaN)形成的载流子供给层14，在载流子供给层14的上部设置了断面V字形状的凹陷部分14b。在载流子供给层14上，设置填充凹陷部分14b形式的栅极电极15的同时，在栅极电极15的侧方以一定的间隔设置源极电极16及漏极电极17。

Description

半导体装置及其制造方法
技术领域
本发明，涉及一种使用III～V族氮化物半导体的半导体装置及其制造方法，特别是涉及由III～V族氮化物半导体形成的半导体层上设置了肖特基(Schottky)电极的半导体装置及其制造方法。
背景技术
以前，氮化镓(GaN)等的III～V族氮化物半导体，因具有直接过渡型能量频带构造和宽带(宽的频带间隙)，作为构成光学元件的活性层的材料被广泛的应用。再有近年，因为III～V族氮化物半导体具有破坏电场强度及电子饱和速度大的特征，在探讨用于高频高输出的电子器件的可能性。
作为使用氮化半导体的电子器件，特别是在探讨杂结合型的电场效果晶体管(Hetero junction Field Effect Transistor；以下称之为HFET)的开发。
作为使用III～V族氮化物半导体的HEFT装置，是例如，在半绝缘衬底上氮化镓(GaN)层和氮化镓铝(AlGaN)层由外延成长形成，在氮化镓铝(AlGaN)层上设置了肖特基电极的栅极电极和欧姆电极的源极电极和漏极电极的HFET装置。在这个HFET装置中，氮化镓(GaN)中与氮化镓铝(AlGaN)的界面附近形成了两维电子气层(Two Dimensional Electron Gaslayer；以下称之为2DEG层)，将2DEG层作为高电子移动度的沟道区域使用。
但是，因为III～V族氮化物半导体的表面上存在着高密度的空穴(trap)准位，氮化镓铝(AlGaN)层的表面空穴中载流子的捕获及放出生成而劣化高频特性产生所谓的频率分散现象。
为了抑制这个频率分散，通过在氮化镓铝(AlGaN)层的表面上栅极电极和源极电极以及栅极电极和漏极电极之间的各自的区域上覆盖由氮化硅(SiN)形成的表面保护膜来降低表面空穴密度的方法，或者是，在氮化镓铝(AlGaN)层上面设置由低浓度n型氮化镓(GaN)形成的保护层，介于该保护层形成栅极电极的方法已为所知(例如专利文献1)。
然而，使用由氮化硅(SiN)形成的表面保护膜的情况，可以降低栅极电极的一侧部分的表面空穴密度，然而在栅极电极的下侧端部的边缘区域中，表面电荷将对沟道区域产生影响，不能充分地抑制频率分散。还有，使用由低浓度n型氮化镓(GaN)形成的表面保护膜的情况，只是表面保护膜的厚度增大了栅极电极和沟道区域的距离，降低了HFET的相互电导性(gm)。
另一方面，使用砷化镓(GaAs)系列的材料的HFET装置中，为了减小表面空穴的影响，具有在栅极电极的下部设置了断面V字形状的凸起部分的称为凸起栅极构造的HFET装置已为所知(例如参照非专利文件1及专利文件2)。
图10，是表示以前的具有凸起栅极的砷化镓(GaAs)系列HEFT装置的构成的断面图。如图10所示那样，在衬底101之上，顺次形成n型砷化镓(GaAs)层102及高浓度n型砷化镓(GaAs)层103。在n型砷化镓(GaAs)层102的上部设置了断面V字形状的凹陷部分102a，高浓度n型砷化镓(GaAs)层103，形成为凹陷部分102a和该凹陷部分102a的周围开口的切口状。在n型砷化镓(GaAs)层102之上高浓度砷化镓(GaAs)层103之间，设置了充填凹陷部分102a的栅极电极104，还有，高浓度n型砷化镓(GaAs)层103之上设置了源极电极105及漏极电极106。
在此，图10所示的HFET装置中，因为设置为栅极电极104埋入凹陷部分102a，所以，在栅极电极104的底面一侧(也就是凹陷部分102a的底部)设置了断面V字形状的凸起部分。并使栅极电极104的底面一侧设置的凸起部分实质上起到栅极的功能设定凹陷部分102a的深度尺寸。
由此，与通常的切口构造相比，可以增大n型砷化镓(GaAs)层102的上表面和沟道区域的间隔。为此，因可以减小n型砷化镓(GaAs)层102的上表面空穴对沟道区域的影响，所以，可以抑制由于n型砷化镓(GaAs)层102的表面的空穴为起因而生成的频率分散。
为了形成具有这样构造的栅极电极104，在形成凹陷部分102a之际，使用由砷化镓(GaAs)结晶的面方位而蚀刻速率不同的各向异性腐蚀剂形成。具体而言，通过砷化镓(GaAs)结晶的(100)面的蚀刻速度与(111)面相比使用高腐蚀剂的湿蚀刻法，对n型砷化镓(GaAs)层102的上表面形成具有约倾斜54.7°的断面的凹陷部分102a。由此，凹陷部分102a，形成了以砷化镓(GaAs)结晶的(111)面为斜面的(100)方向的切口状断面V字形状。
(专利文献1)特开2002-359256号公报
(专利文献2)特开2001-102354号公报
(非专利文献1)H.Furukawa，另外6名，“High power-added efficiencyand low distortion GaAs power NET employing spike-gate structure”，Solid-State Electronics，Elsevier Ltd.，1997年第41卷，第10号，p.1599-1604
(发明所要解决的课题)
然而，上述以前的砷化镓(GaAs)系列的HFET装置中将凸起栅极构造适用于用上述III～V族氮化物半导体的HFET装置的话，III～V族氮化物半导体在结晶的化学安定的同时没有适当的结晶各向异性的湿蚀刻法，在III～V族氮化物半导体层的上部进行精细的凹陷部分加工是困难的。
这样，使用III～V族氮化物半导体的HFET装置，在凸起栅极等底面一侧有凸起部分而形成栅极电极是困难的，为此，不能充分降低在III～V族氮化物半导体层的上表面的空穴对沟道的影响，产生频率分散无法得到良好的高频特性。
发明内容
本发明的目的在于：解决上述问题，在使用III～V族氮化物半导体的半导体装置中，确实抑制由III～V族氮化物半导体的表面空穴引起的频率分散。
(为解决课题的方法)
为达到上述目的，本发明，制成在III～V族氮化物半导体层中形成栅极电极的区域通过干蚀刻在III～V族氮化物半导体层上形成凹陷部分的构成。
具体地讲，本发明所涉及的半导体装置，包括：具有载流子漂移的沟道区域的III～V族氮化物半导体层，设置在III～V族氮化物半导体层的沟道区域上侧部分的凹陷部分，III～V族氮化物半导体层之上凹陷部分及该凹陷部分周围部分的半导体层上形成的该半导体层之间形成肖特基接合部分的导电性物质形成的肖特基电极，凹陷部分，在上述肖特基中上述凹陷部分上设置的部分，以可调整在沟道区域漂移的载流子量的形式设定深度方向的尺寸。
根据本发明的半导体装置，设置在III～V族氮化物半导体层中沟道区域的上侧部分的凹陷部分，为使肖特基电极中凹陷部分内设置的部分能够调整载流子量而设定了深度方向的尺寸，所以在肖特基电极中的凹陷部分内形成的部分可以作为晶体管实际上的栅极电极使用。因此，III～V族氮化物半导体层的上表面可以形成为只是凹陷部分的深度部分自沟道区域分离，就可以降低存在于III～V族氮化物半导体层上表面的空穴对沟道区域的影响，所以，可以确实抑制频率分散。还有，因为肖特基电极中的凹陷部分内形成的部分可以作为晶体管实际上的栅极电极使用，就使实质上的栅极长基本与凹陷部分的底部的宽度尺寸一致，所以，缩短栅极长高速动作就成为可能。
本发明的半导体装置，最好的是：还包括在III～V族氮化物半导体层和肖特基电极之间的凹陷部分的上侧设置的开口膜。
这样做，肖脱电极介于膜设置在III～V族氮化物半导体层上，就可以降低III～V族氮化物半导体层上表面中的空穴密度，所以就可以得到抑制了频率分散高频特性良好的半导体装置。
在本发明的半导体装置中，凹陷部分，最好的是：其开口部分尺寸从III～V族氮化物半导体层的上表面一侧向底面一侧渐渐减小的形式设置。
这样做，还可以进一步缩小凹陷部分的底部，所以就可以进一步缩短实质的栅极长。
本发明的半导体装置中，凹陷部分，最好的是：开口尺寸设置为线性变化。
这种情况下，最好的是还包括：以在上述III～V族氮化物半导体层和肖特基电极之间开口上述凹陷部分的形式设置的结晶材料形成的膜。
本发明的半导体装置中，凹陷部分，最好的是：开口尺寸设置为非线性变化。
这种情况下，最好的是还包括：以在上述III～V族氮化物半导体层和肖特基电极之间开口上述凹陷部分的形式设置的结晶材料形成的膜。
本发明所涉及的半导体装置的制造方法，包括：在衬底上顺次形成III～V族氮化物半导体层和凹陷部分印刷膜的工序，在凹陷部分印刷膜上形成第1凹陷部分的工序，通过使用可能蚀刻III～V族氮化物半导体层和凹陷部分印刷膜的蚀刻法将凹陷部分印刷膜蚀刻到所规定的深度，在III～V族氮化物半导体层中的第1凹陷部分下侧部分形成具有与第1凹陷部分形状相同的第2凹陷部分的工序。
根据本发明的半导体装置的制造方法，因为包括在凹陷部分印刷膜上形成第1凹陷部分的工序和在III～V族氮化物半导体层中的第1凹陷部分下侧部分形成具有与第1凹陷部分形状相同的第2凹陷部分的工序，所以，基于形成在凹陷部分印刷膜上的第1凹陷部分，确实可以在III～V族氮化物半导体层的栅极电极形成的区域形成所希望深度的第2凹陷部分。因此，通过形成在第2凹陷部分埋入肖特基电极的形式，可以将肖特基中埋入第2凹陷部分的部分作为实质上的栅极电极使用，所以，降低存在于III～V族氮化物半导体层的上表面的空穴对沟道区域的影响成为可能，也就确实可以得到抑制了频率分散的半导体装置。
在本发明的半导体装置的制造方法中，凹陷部分印刷膜是由结晶材料制成，形成第1凹陷部分的工序，最好的是包括：形成在凹陷部分印刷膜之上形成第1凹陷部分的区域上具有开口部分的第1掩膜图案的工序和由各向异性蚀刻除去凹陷部分印刷膜中第1掩膜图案的开口部分中露出的部分至所规定深度的工序。
这样做，因为通过结晶各向异性蚀刻，第1凹陷部分可以对应凹陷部分印刷膜的结晶异构造蚀刻成所希望的形状，就可以对应第1凹陷部分的形状控制其形状形成第2凹陷部分。
在本发明的半导体装置的制造方法中，结晶材料，可以使用砷化镓、硅、碳化硅、磷化镓或者是金刚石。
使用这样的材料，因为第1凹陷部分由各向异性蚀刻断面形成为V字形状，所以，也可以形成断面为V字形状的第2凹陷部分。
这样做，即便是构成III～V族氮化物半导体层的原子扩散到凹陷部分印刷膜由IV族杂质或者是V族杂质可以补偿III～V族氮化物半导体层的低电阻化，所以，即便是使用硅制凹陷部分印刷膜，形成不使III～V族氮化物半导体层低电阻化的凹陷部分印刷膜是可能的。
在本发明的半导体装置的制造方法中，最好的是：还包括于形成第2凹陷部分的工序之后，在温度300℃以上1500℃以下的条件下热处理III～V族氮化物半导体层的工序。
这样做，通过热处理可以恢复由形成第2凹陷部分之际的蚀刻在III～V族氮化物半导体层上生成的结晶欠缺，可以提高半导体装置的信赖性。
本发明的半导体装置的制造方法，最好的是：在形成第2凹陷部分的工序中，使凹陷部分印刷膜能够残留在III～V族氮化物半导体层的上表面，设定对凹陷部分印刷膜的蚀刻深度，在形成第2凹陷部分的工序之后，还包括：在凹陷部分印刷膜上形成覆盖第2凹陷部分和该第2凹陷部分的周边部分的第2掩膜图案的工序和使用第2掩膜图案由蚀刻形成覆盖从凹陷部分印刷膜到第2凹陷部分的周边部分的膜的工序。
这样做，因为在III～V族氮化物半导体层的上表面形成了膜，通过在膜之上形成埋入第2凹陷部分的肖特基，在III～V族氮化物半导体层的上表面的肖特基的侧方部分的空穴密度减小，所以，确实可以抑制频率分散。
在本发明的半导体装置的制造方法中，最好的是还包括：于形成第2凹陷部分的工序和形成膜工序之间，对III～V族氮化物半导体层进行温度为300℃以上1500℃以下的热处理工序。
这样做，因为III～V族氮化物半导体层的上表面由凹陷部分印刷膜覆盖的状态下进行热处理，所以可以在抑制III～V族氮化物半导体层的上表面的热氧化的同时恢复III～V族氮化物半导体层的结晶缺陷。
在本发明的半导体装置的制造方法中，构成凹陷部分印刷膜的结晶材料，可以使用硅、碳化硅、磷化镓或者是金刚石。
使用这样的材料，因为凹陷部分印刷膜由高耐热性材料构成，所以在为恢复III～V族氮化物半导体层的结晶欠缺的热处理工序中，确实可以抑制由于III～V族氮化物半导体层的表面的热量而产生的变质及变性。
在本发明的半导体装置的制造方法中，最好的是：凹陷部分印刷膜包括IV族元素或者是V族元素的杂质。
由干蚀刻在III～V族氮化物半导体层上印刷凹陷部分之际，残留的凹陷部分印刷膜作为表面膜利用时，在凹陷部分印刷膜的结晶成长时混入的III族的镓(Ga)扩散使凹陷部分印刷膜的电阻率值下降，所以，镓(Ga)扩散了的部分就成为栅极电极泄漏电流的通路，这样，在凹陷部分印刷膜上添加IV族元素或者是V族元素，III族元素被补偿(置换)凹陷部分印刷膜成为高电阻化，由此就可以抑制栅极泄漏电流。
本发明的半导体装置的制造方法，最好的是还包括：在形成第2凹陷部分的工序之后，氧化、氮化或者是氧氮化凹陷部分印刷膜的表面的工序。
这样做，由凹陷部分印刷膜形成的膜成为上部形成了氧化膜、氮化膜、氧氮化膜的状态，膜成为高电阻，所以，就可以得到抑制了栅极电极的漏电流的半导体装置。
在本发明的半导体装置的制造方法中，凹陷部分印刷膜由非结晶材料或者是多结晶材料制成，形成第1凹陷部分的工序，最好的是包括：形成在凹陷部分印刷膜之上形成第1凹陷部分的区域上具有开口部分的第1掩膜图案的工序和由各向同性蚀刻除去凹陷部分印刷膜中第1掩膜图案的开口部分中露出的部分至所规定深度的工序。
这样做，因为通过各向同性蚀刻，可以将第1凹陷部分在其开口部分的深度方向形成非线性渐小的形式。
在本发明的半导体装置的制造方法中，非结晶材料，可以使用非结晶硅、氧化硅、氮化硅、碳化硅或者是III～V族氮化物半导体。
还有，本发明的半导体装置的制造方法中，多结晶材料，可以使用硅、碳化硅、磷化镓、金刚石或者是III～V族氮化物半导体。
本发明的半导体装置的制造方法，最好的是：在形成第2凹陷部分的工序中，使凹陷部分印刷膜能够残留在III～V族氮化物半导体层的上表面，设定对凹陷部分印刷膜的蚀刻深度，在形成第2凹陷部分的工序之后，还包括：在凹陷部分印刷膜上形成覆盖第2凹陷部分和该第2凹陷部分的周边部分的第2掩膜图案的工序和使用第2掩膜图案由蚀刻形成覆盖从凹陷部分印刷膜到第2凹陷部分的周边部分的膜的工序。
在本发明的半导体装置的制造方法中，最好的是还包括：于形成第2凹陷部分的工序和形成膜工序之间，对III～V族氮化物半导体层进行温度为300℃以上1500℃以下的热处理工序。
本发明的半导体装置的制造方法，最好的是：在形成第2凹陷部分工序之后，还包括氧化、氮化或者是氮氧化凹陷部分印刷膜表面的工序。
-发明的效果-
根据本发明所涉及的半导体装置，因为可以降低存在于III～V族氮化物半导体的上表面的空穴对沟道区域的影响，所以，可以抑制频率分散提高高频特性。
还有，根据本发明涉及的半导体装置的制造方法，基于形成在凹陷部分印刷膜上的第1凹陷部分在III～V族氮化物半导体层上方形成第2凹陷部分，通过埋入形成的第2凹陷部分来形成肖特基电极，在肖特基中埋入第2凹陷部分的部分实质上可以作为栅极电极使用，所以，就可以降低存在于III～V族氮化物半导体层的上表面的空穴对沟道区域的影响而得到频率分散被控制了的半导体装置。
附图说明
图1(a)，是表示本发明的第1实施方式所涉及的III～V族氮化物半导体装置的构成剖面图。
图1(b)，是表示本发明的第1实施方式的第1变形例所涉及的III～V族氮化物半导体装置构成的剖面图。
图1(c)，是表示本发明的第1实施方式的第2变形例所涉及的III～V族氮化物半导体装置构成的剖面图。
图2(a)，是表示本发明的第2实施方式所涉及的III～V族氮化物半导体装置构成的剖面图。
图2(b)，是表示本发明的第2实施方式的一变形例所涉及的III～V族氮化物半导体装置构成的剖面图。
图3(a)～图3(d)，是表示本发明的第2实施方式所涉及的III～V族氮化物半导体装置的制造方法的工序流程构成的剖面图。
图4，是表示本发明的第3实施方式所涉及的III～V族氮化物半导体装置构成的剖面图。
图5(a)～图5(d)，是表示本发明的第3实施方式所涉及的III～V族氮化物半导体装置的制造方法的工序流程构成的剖面图。
图6，是表示本发明的第4实施方式所涉及的III～V族氮化物半导体装置构成的剖面图。
图7(a)～图7(d)，是表示本发明的第4实施方式所涉及的III～V族氮化物半导体装置的制造方法的工序流程构成的剖面图。
图8，是表示本发明的第5实施方式所涉及的III～V族氮化物半导体装置构成的剖面图。
图9(a)～图9(d)，是表示本发明的第5实施方式所涉及的III～V族氮化物半导体装置的制造方法的工序流程构成的剖面图。
图10，是表示以前的砷化镓(GaAs)系列的HFET装置的构成剖面图。
图11(a)～图11(c)，是表示本发明的第1实施方式的其他变形例所涉及的III～V族氮化物半导体装置的构成的剖面图。
图12(a)及图12(b)，是表示本发明的第2实施方式的其他变形例所涉及的III～V族氮化物半导体装置的构成的剖面图。
(符号说明)
11     衬底
12     缓冲层
13     沟道层
14     载流子供给层
14a    凹陷部分(第2凹陷部分)
14b    断面V字形状凹陷部分
14c    断面半圆形状凹陷部分
15     栅极电极
16     源极电极
17     漏极电极
18     保护膜
21     低温缓冲层
22     凹陷部分转印膜
22a    转印用凹陷部分(第1凹陷部分)
23     掩膜图案(第1掩膜图案)
31     低温缓冲层
32     保护层
41     低温缓冲层
42     凹陷部分转印膜
42a    转印用凹陷部分
42A    保护膜
43     掩膜图案(第2掩膜图案)
51     凹陷部分转印膜
51a    转印用凹陷部分(第1凹陷部分)
51A    保护膜
61     保护膜
具体实施方式
(第1实施方式)
参照图面说明本发明的第1实施方式所涉及的III～V族氮化物半导体装置。且，本申请书中，所谓III～V族氮化物半导体，是表示氮化硼(BN)、氮化铝(AlN)、氮化镓(GaN)以及氮化铟(InN)中的任何一个半导体或者是含两个以上的混合晶体半导体，用一般式BxAlyGazIn1-x-yN(在此，0≤x≤1，0≤y≤1，0≤z≤1)所表示的半导体。
图1(a)，是表示本发明的第1实施方式所涉及的III～V族氮化物半导体装置的构成剖面图。如图1(a)所示，例如，在碳化硅(SiC)制成的衬底11上，顺次形成厚度约为10nm～20nm的氮化铝(AlN)制成的缓冲层12、厚度约为2μm～3μm的不掺杂氮化镓(GaN)制成的沟道层13、厚度约为20μm～30μm的氮化镓铝(AlGaN)制成的载流子供给层14。在此，缓冲层12、沟道层13及载流子供给层14各层的厚度只是一例。还有，沟道层13的厚度只要是该沟道层13的结晶性良好即可。至少在1μm程度即可。
载流子供给层14的上部设置了凹陷部分14a，在载流子供给层14之上，以充填凹陷部分14a的形式，设置对载流子供给层14由形成肖特基接合的金属材料制成的栅极电极15。凹陷部分14a的深度，当载流子供给层14的厚度为25nm的情况下，希望在20nm以下，最好的是在10nm～15nm程度。在这种情况下，本实施方式所涉及的HFET，可由2GHz的频率动作。
在载流子供给层14上，在栅极电极15的侧方以一定的间隔，设置了对载流子供给层14形成欧姆接点的金属材料形成的源极电极16及漏极电极17。在此，栅极电极15，可以使用镍(Ni)和金(Au)的积层膜、钯(Pd)或者是钯硅(PdSi)制成的单层膜，另一方面，源极电极16及漏极电极17上可以使用钛(Ti)和铝(Al)的积层膜。
第1实施方式的III～V族氮化物半导体装置，作为由沟道层13和载流子供给层14的杂接合，在沟道层13中与载流子供给层14的界面附近由两维电子云层(2DEG层)形成的杂接合型的电场效果晶体管(HFET)的功能使用。并且，通过在源极电极16和漏极电极17上施加所规定的动作电压Vds，相应于栅极电极15的电位量的电子漂移两维电子云层。
在第1实施方式的III～V族氮化物半导体装置中，设定为：通过适当调整凹陷部分14a的深度尺寸，设置在栅极电极15的底面一侧的凸起部分，也就是栅极电极15中凹陷部分14a中埋入的部分作为实质上的栅极电极起作用。
在此，第1的阈值电压Vth1的值与自凹陷部分14a的下端到沟道层13的上表面为止的距离成比例，第2阈值电压Vth2的值与载流子供给层14的膜厚成比例，为此，通过对应载流子供给层14的膜厚调节凹陷部分14a的深度尺寸，可以将Vth1及Vth2值设定为适当的值。
通过这样的构成，即便是增大载流子供给层14的上表面和沟道区域(2DEG层)的间距，用栅极电极15中设置在凹陷部分14a中的部分可以调整漂移在沟道区域的载流子量。因此，只要从凹陷部分14a的底部到沟道区域为止的距离与平坦的载流子供给层的上表面到沟道区域为止的间距一致，与在平坦载流子供给层的上表面设置栅极电极的以前的构成相比，载流子供给层14的上表面与栅极电极15的底面之间的空穴给予沟道区域的影响可以缩小凹陷部分14a的深度尺寸的部分，所以，抑制了频率分散可以提高频率特性。
在第1实施方式的III～V族氮化物半导体装置中，凹陷部分14a，对于通过外延成长表面平坦地形成的载流子供给层14，使用以在形成凹陷部分14a的区域开口的形式设置的掩膜图案，再以氯气(Cl2)和六氟化硫(SF6)为蚀刻气体进行干蚀刻而可以形成。通过这个蚀刻气体，可能以每分钟0.1nm～100nm的程度的蚀刻速度进行蚀刻，边控制凹陷部分14a的深度尺寸边可以确实形成凹陷部分14a。
(第1实施方式的第1变形例)
图1(b)，是表示本发明的第1实施方式的第1变形例所涉及的III～V族氮化物半导体装置构成的剖面图。如图1(b)所示，第1变形例所涉及的III～V族氮化物半导体装置，载流子供给层14的上表面中的凹陷部分14a和源极电极16及漏极电极17之间的区域，设置了厚度约为100nm～200nm的氧化硅或者是氮化硅的保护膜18。
根据第1实施方式的第1变形例，载流子供给层14的上表面上，因为设置了保护膜18，载流子供给层14的上表面中栅极电极15的侧方部分的空穴密度可以降低，以载流子供给层14的上表面的空穴为起因的频率分散与第1实施方式相比确实可以抑制。
且，在图1(b)所示的构成中，构成保护膜18的材料不只限于氧化硅或者是氮化硅，其他的绝缘材料、单晶硅、非结晶硅或者是砷化镓(GaAs)等材料均可使用。
(第1实施方式的第2变形例)
图1(c)，是表示本发明的第1实施方式的第2变形例所涉及的III～V族氮化物半导体装置构成的剖面图。如图1(c)所示，第2变形例所涉及的III～V族氮化物半导体装置，在载流子供给层14的上表面上设置的凹陷部分14a中不充填形成的肖特基的栅极电极15A，凹陷部分14a的底面及壁面上且以跨过凹陷部分的周边上部。这样不充填凹陷部分14a，在可以降低栅极电极15A的构成材料的使用量的同时，也可以提高栅极电极15A的形成工序的生产率。
(第2实施方式)
参照图面说明本发明的第2实施方式所涉及的III～V族氮化物半导体装置。
图2(a)，是表示本发明的第2实施方式所涉及的III～V族氮化物半导体装置的构成剖面图。在图2(a)中，与图1相同的部件标有相同的符号并省略说明。
如图2(a)所示，第2实施方式所涉及的III～V族氮化物半导体装置，例如，在碳化硅(SiC)制成的衬底11上的，顺次形成氮化铝(AlN)制成的缓冲层12、不掺杂氮化镓(GaN)制成的沟道层13及氮化镓铝(AlGaN)制成的载流子供给层14，在载流子供给层14的上部设置有断面V字形状的凹陷部分14b。
在载流子供给层14之上，以充填凹陷部分14b的形式设置栅极电极15的同时，在栅极电极15的侧方以一定的间隔设置了源极电极16及漏极电极17。在此，凹陷部分14b的深度方向尺寸，与第1实施方式相同，设定为栅极电极15中设置在凹陷部分14b中的部分作为实质的栅极电极。
根据第2实施方式的III～V族氮化物半导体装置，与第1实施方式所涉及的III～V族氮化物半导体装置一样，因为设定为栅极电极15中设置在凹陷部分14b中的部分作为实质的栅极电极，可以减小凹陷部分14b的深度部分的载流子供给层14的上表面的空穴对沟道区域的影响，确实可以抑制载流子供给层14的上表面的空穴起因的频率分散。
再有，凹陷部分14b断面成为V字形状，也就是开口尺寸从载流子供给层14的上表面一侧向深度方向线性变小，在使用通常的图案形成技术时栅极电极15的实效栅极长与第1实施方式相比可以变得极小，高速动作成为可能。
(第2实施方式的一变形例)
图2(b)，是表示本发明的第2实施方式的一变形例所涉及的III～V族氮化物半导体装置构成的剖面图。如图2(b)所示，本变形例所涉及的III～V族氮化物半导体装置，载流子供给层14的上表面上设置了断面V字形状的凹陷部分14b中形成的肖特基电极的栅极电极15A不填充到凹陷部分14b，设置在跨过凹陷部分14a的斜面上及凹陷部分的周边部分上。这样不填充凹陷部分14b，在可以降低栅极电极15A的构成材料的使用量的同时，也可以提高栅极电极15A的形成工序的生产率。
以下，参照图面说明本发明的第2实施方式所涉及的III～V族氮化物半导体装置的制造方法。
图3(a)～图3(d)，是表示本发明的第2实施方式所涉及的III～V族氮化物半导体装置的制造方法的工序流程构成的剖面图。
首先，如图3(a)所示，碳化硅(SiC)制成的衬底11上，用有机金属气层成长法(Metal Organic Chemical Vapor Deposition：MOCVD)或者是分子线外延法(Molecular Beam Epitaxy：MBE)，顺次形成氮化铝(AlN)制成的缓冲层12、不掺杂氮化镓(GaN)制成的沟道层13、n型氮化镓铝(AlGaN)制成的载流子供给层14，厚度约为15nm～20nm的砷化镓(GaAs)制成的所谓低温缓冲层21，以砷化镓(GaAs)上表面的面方位为(100)面的凹陷部分印刷膜22。在此，低温缓冲层21中，通过使用成为非结晶程度的低温成长的砷化镓(GaAs)，缓和了载流子供给层14和凹陷部分印刷膜22之间的结晶格子不规整。且，构成低温缓冲层21的材料，不限于低温成长的砷化镓(GaAs)，只要是能缓和载流子供给层14和凹陷部分印刷膜22之间的结晶格子不规整的材料即可。
接下来，由平板印刷法，在凹陷部分印刷膜22上，该凹陷部分印刷膜22的砷化镓(GaAs)结晶的[110]方向成为长方向，且，形成具有开口宽度约为100nm的开口部分23a的凹陷部分形成用掩膜图案23。
接下来，如图3(b)所示，通过以硫酸(H2SO4)和过氧化水(H2O2)混合液为腐蚀液的湿蚀刻，自掩膜图案23的开口部分23a露出的凹陷部分印刷膜22上形成印刷用凹陷部分22a。且，上述腐蚀液，例如可以用：H2SO4∶H2O2∶H2O＝8∶1∶1的混合液。
在此，上述的使用H2SO4和H2O2的腐蚀液，相对于砷化镓(GaAs)结晶具有结晶各向异性，(111)面的蚀刻速度与(100)面相比极小，印刷用凹陷部分22a以(111)面为斜面且具有[100]方向的切口状断面的断面V字形状。
接下来，如图3(c)所示，除去掩膜图案23后，通过使用作为蚀刻气体的氯气和六氟化硫混合气体的蚀刻，对凹陷部分印刷膜22全面进行到所规定深度的蚀刻。
在此，对凹陷部分印刷膜22的干蚀刻，设定氯气的流量约为10ml/min(标准状态)，六氟化硫的流量约为5ml/min(标准状态)，反应室的压力约为4Pa，等离子输出约为600W，衬底电压约为30W的条件。
因为使用上述氯气和六氟化硫的蚀刻气体可以蚀刻砷化镓(GaAs)和氮化镓铝(AlGaN)，通过从凹陷部分印刷膜22的上表面侧蚀刻在凹陷部分印刷膜22的下侧中，低温缓冲层21和载流子供给层14从上表面顺次蚀刻，在载流子供给层14上形成与印刷用凹陷部分22a相等的具有断面V字形状的凹陷部分14b。这时，凹陷部分14b的深度，通过调节对凹陷部分印刷膜22的蚀刻深度可以调整为适当的尺寸。
且，取代对凹陷部分印刷膜22的蚀刻，如用氩气(Ar)的离子研磨法，即便是具有各向异性的物理方法，也可以在载流子供给层14上形成断面V字形状的凹陷部分14b。
接下来，如图3(d)所示，由湿蚀刻顺次除去凹陷部分印刷膜22及低温缓冲层21后，在载流子供给层14上，对该载流子供给层14使用制成欧姆性接触的金属材料在凹陷部分14b的两侧方间隔一定的距离形成源极电极16及漏极电极17，再有，经过热处理形成欧姆接触。其后，对载流子供给层14使用肖特基接合形成的金属材料以填充凹陷部分14b的形式形成栅极电极15。
由以上的工序可以得到第2实施方式所涉及的III～V族氮化物半导体装置。
根据第2实施方式所涉及的III～V族氮化物半导体装置的制造方法，在砷化镓(GaAs)制成的凹陷部分印刷膜22上形成了印刷用凹陷部分22a，其后，通过对凹陷部分印刷膜22进行蚀刻，在载流子供给层14上形成具有与印刷用凹陷部分22a的断面形状同等形状的凹陷部分14b。
再有，为形成凹陷部分14b的蚀刻中，对于凹陷部分印刷膜22的构成材料{砷化镓(GaAs)}通过控制构成载流子供给层14的材料{氮化镓铝(AlGaN)}的蚀刻选择比，基于印刷用凹陷部分22a的形状边控制凹陷部分14b的形状边确实可以形成凹陷部分14b。特别是，为了提高凹陷部分14b的尖端性，最好的是：蚀刻选择比为1以上。
且，第2实施方式所涉及的III～V族氮化物半导体装置的制造方法中，在为形成凹陷部分14b的干蚀刻工序后，至少在形成栅极电极15、源极电极16、漏极电极17之前，进行温度为300℃以上1500℃以下的热处理工序亦可。这样做，由于蚀刻的损坏可以恢复载流子供给层14中形成的结晶欠缺，可以提高半导体装置的信赖性。
还有，在第2实施方式所涉及的III～V族氮化物半导体装置的制造方法中，构成凹陷部分印刷膜22的材料不只限于砷化镓(GaAs)，只要是基于结晶各向异性能够形成断面V字形状的印刷用凹陷部分22a的材料就可，例如，单晶硅、碳化硅、磷化镓(GaP)、或者是金刚石。通过使用这些材料，用结晶各向异性的湿蚀刻确实可以形成凹陷部分14b的断面形状为V字形状。
特别是，构成凹陷部分印刷膜22的材料，最好的是：硅、碳化硅、磷化镓及金刚石中的任何一个。这样做，因为凹陷部分印刷膜22由耐热性高的材料构成，将为恢复上述的结晶欠缺的退火处理，在除去凹陷部分印刷膜22的工序之前进行，所以，在载流子供给层14基本不外露的状态下对载流子供给层14进行退火处理。
在此，凹陷部分印刷膜22上使用砷化镓(GaAs)以外的材料的情况下，形成断面V字形状的凹陷部分印刷膜22的腐蚀剂以材料的不同而列举。例如，硅(Si)的情况，以氢氧化钾(KOH)和TMAH的混合液为腐蚀剂的各向异性的湿蚀刻，或者是，使用氯气的各向异性干蚀刻可以形成印刷用凹陷部分22a。还有，在磷化镓的情况下，体积比为1∶1∶3的HBr水和过氧化水以及水的混合液作为腐蚀剂各向异性湿蚀刻，或者是，以氯气为主要成份的各向异性干蚀刻可以形成印刷用凹陷部分22a。还有，碳化硅的情况，由使用氯气和六氟化硫的混合气体的干蚀刻，还有金刚石的情况，使用HCl气体的各向异性干蚀刻可以形成印刷用凹陷部分22a。
且，在第1实施方式及第2实施方式中，载流子供给层14，如图11(a)～图11(c)，图12(a)及图12(b)各自所示，AluGa1-uN(0≤u≤1)制成的第1载流子供给层140，AlvGa1-vN(0≤u≤1，u≠v)制成的第2载流子供给层141构成的积层构造亦可。这样做，由于第1载流子供给层140和第2载流子供给层141的组成相互各异，可以使各自的干蚀刻时的蚀刻速度不同，将第2载流子供给层141对第1载流子供给层140有选择的蚀刻就成为可能。
(第3实施方式)
参照图面说明本发明的第3实施方式所涉及的III～V族氮化物半导体装置。
图4，是表示本发明的第3实施方式所涉及的III～V族氮化物半导体装置构成的剖面图。在图4中，与图2(a)相同的部件标有相同的符号并省略说明。
如图4所示，第3实施方式所涉及的III～V族氮化物半导体装置，在碳化硅(SiC)制成的衬底11上，顺次形成氮化铝(AlN)制成的缓冲层12、不掺杂氮化镓(GaN)制成的沟道层13及氮化镓铝(AlGaN)制成的载流子供给层14，在载流子供给层14的上部设置有断面V字形状的凹陷部分14b。
在载流子供给层14中形成栅极电极15的区域上，在凹陷部分14b之上以开口的形式，顺次形成在低温条件下成长的由硅制成的低温缓冲层31、由单晶硅制成的保护膜32。在此，低温缓冲层31，是为了缓和载流子供给层14和保护层32之间的格子不符合而设置的。
在保护膜32之上，以充填低温缓冲层31及保护膜32的开口部分和凹陷部分14b的形式形成了栅极电极15，在载流子供给层14的上表面没有形成低温缓冲层31及保护膜32的区域上形成了源极电极16及漏极电极17。
根据第3实施方式的半导体装置，因为在载流子供给层14之上设置了保护膜32，在载流子供给层14的上表面栅极电极15的两侧部分可以降低空穴的密度，所以，就载流子供给层14的上表面的空穴为起因的频率分散与第2实施方式相比确实可以得到抑制。
且，在第3实施方式所涉及的III～V族氮化物半导体装置中，低温缓冲层31及保护膜32，最好的是添加了氮(N)、磷(P)、砷(As)、锑(Sb)或者是铋(Bi)等的IV族杂质或者是V族杂质。这样做，低温缓冲层31及凹陷部分印刷膜(＝保护膜32)的结晶成长时，对于低温缓冲层31及保护膜32即便是无意识地吸收了镓或者是铝，包括在低温缓冲层31及保护膜32中的IV族杂质或者是V族杂质，补偿无意识地吸收了镓或者是铝，所以，低温缓冲层31及保护膜32就被提高了阻抗。因此，即便是用硅形成低温缓冲层31及保护膜32，由于保护膜32的比电阻的下降栅极漏电流就不会形成。
还有，保护膜32最好的是上部氧化、氮化或者是氮氧化。这样做，因为可以将保护膜32形成为高电阻，可以用作低漏高信赖性的保护膜。
还有，构成保护膜32的材料，不仅限于硅，亦可是砷化镓、碳化硅、磷化镓或者是金刚石，当使用这些材料时，低温缓冲层31只要选择降低保护膜32和载流子供给层14之间的格子不符合的材料即可。
以下，参照图面说明本发明的第3实施方式所涉及的III～V族氮化物半导体装置的制造方法。
图5(a)～图5(d)，是表示本发明的第2实施方式所涉及的III～V族氮化物半导体装置的制造方法的工序流程构成的剖面图。在图5(a)～图5(d)中，与图3(a)～图3(d)相同的部件标以相同的符号并省略说明。
首先，如图5(a)所示，在衬底11上，用有机金属气层成长法(MOCVD)或者是分子线外延法(MBE)，顺次形成氮化铝(AlN)制成的缓冲层12、不掺杂氮化镓(GaN)制成的沟道层13、n型氮化镓铝(AlGaN)制成的载流子供给层14，硅在低温条件下成长制成的低温缓冲层41，以硅的上表面的面方位为(100)面的结晶成长了的凹陷部分印刷膜42。接下来，由平板印刷法，在凹陷部分印刷膜42上，该凹陷部分印刷膜42的硅结晶的[110]方向成为长方向形成具有开口部分23a的凹陷部分形成用掩膜图案23。
在此，在图5(a)所示的晶体成长工序中，由于低温缓冲层41及保护膜42无意识地吸收了镓或者是铝，就出现了凹陷部分42的比电阻下降的问题的情况。这种情况下，边添加IV族杂质或者是V族杂质边形成低温缓冲层41及凹陷部分印刷膜42即可。这样做，由IV族杂质或者是V族杂质，可以防止因无意识地吸收了镓或者是铝而导致的低电阻化。
接下来，如图5(b)所示，通过以氢氧化钾(KOH)和丙基乙醇的混合液作为腐蚀液的湿蚀刻，自掩膜图案23的开口部分23a露出的凹陷部分印刷膜42上形成印刷用凹陷部分42a。且，上述腐蚀液，例如可以用重量比为：KOH∶丙基乙醇∶H2O＝23.4∶13.3∶63.3的混合液。
在此，使用氢氧化钾(KOH)和丙基乙醇的腐蚀液，相对于硅结晶具有结晶各向异性，(111)面的蚀刻速度与(100)面相比极小，形成以印刷用凹陷部分42a以(111)面为斜面断面V字形状。
接下来，如图5(c)所示，除去掩膜图案33后，通过使用作为蚀刻气体的氯气和六氟化硫混合气体的干蚀刻，蚀刻凹陷部分印刷膜22，在载流子供给层14上形成凹陷部分14b。接下来，利用外延法覆盖包括凹陷部分印刷膜22上的凹陷部分14b和该凹陷部分14b周围部分的区域的掩膜图案43。
接下来，如图5(d)所示，通过使用掩膜图案43的蚀刻顺次除去凹陷部分印刷膜42及低温缓冲层41的露出部分，由凹陷部分印刷膜42形成保护膜42。接下来，除去掩膜图案43之后，对该载流子供给层14使用制成欧姆性接触的金属材料在凹陷部分14b的两侧方间隔一定的距离形成源极电极16及漏极电极17，再经过热处理形成欧姆接触。其后，对载流子供给层14使用肖特基接合形成的金属材料以填充凹陷部分14b的形式形成栅极电极15。
由以上的工序可以得到第3实施方式所涉及的半导体装置。
根据第3实施方式所涉及的III～V族氮化物半导体装置的制造方法，因为由凹陷部分印刷膜42上形成了印刷用凹陷部分42A，在III～V族氮化物半导体装置的制造方法中载流子供给层14的上表面不会露出，可以保持载流子供给层14的上表面的结晶面为良好状态。
且，第3实施方式所涉及的III～V族氮化物半导体装置的制造方法中，在形成栅极电极15、源极电极16、漏极电极17的工序之后，例如由离子氧化法或者是离子氮化法，氧化或者是氮化保护膜42A的上部亦可，或者是，使用离子氧化法及离子氮化法，氮氧化保护膜42A的上部亦可。这样做，将保护膜42A高电阻化就可以提高保护膜42A的信赖性。
在此，氧化保护膜42A上部的工序，不只限于形成栅极电极15、源极电极16、漏极电极17的工序之后，在形成凹陷部分14b之后，由凹陷部分印刷膜42形成保护膜42A的工序之前，以覆盖凹陷部分14b的形式有选择地形成硅氮化膜，其后对凹陷部分印刷膜42全面进行热氧化，由热氧化了的凹陷部分印刷膜42形成保护膜42A。
还有，在第3实施方式所涉及的III～V族氮化物半导体装置的制造方法中，在为形成凹陷部分14b的干蚀刻工序之后，由凹陷部分印刷膜42形成保护膜42A工序之前，进行温度为300℃以上1500℃以下的热处理工序亦可。这样做，载流子供给层14由凹陷部分印刷膜42所覆盖的状态下可以恢复载流子供给层14中的结晶欠缺，可以提高半导体装置的信赖性。
还有，在第3实施方式所涉及的III～V族氮化物半导体装置的制造方法中，构成凹陷部分印刷膜22的材料，不只限于硅，只要是基于结晶各向异性能够形成断面V字形状的印刷用凹陷部分42a的材料就可，例如，可以用碳化硅、磷化镓、或者是金刚石。通过使用这些材料，基于结晶各向异性能够形成断面V字形状的凹陷部分，所以，确实可以形成凹陷部分14b的断面形状为V字形状。再有，因为碳化硅、磷化镓、或者是金刚石耐热性高，载流子供给层14由凹陷部分印刷膜42覆盖的状态下进行上述的退火处理，确实可以恢复载流子供给层14的结晶欠缺。
(第4实施方式)
参照图面说明本发明的第4实施方式所涉及的III～V族氮化物半导体装置。
图6，是表示本发明的第4实施方式所涉及的III～V族氮化物半导体装置的构成剖面图。在图6中，与图2(a)中相同的部件标有相同的符号并省略说明。
如图6所示，第4实施方式所涉及的III～V族氮化物半导体装置，在碳化硅(SiC)制成的衬底11上，顺次形成氮化铝(AlN)制成的缓冲层12、不掺杂氮化镓(GaN)制成的沟道层13及n型的氮化镓铝(AlGaN)制成的载流子供给层14，在载流子供给层14的上部设置有断面半圆形状的凹陷部分14c。并且，在载流子供给层14之上，以充填凹陷部分14c的形式设置栅极电极15的同时，在栅极电极15的侧方以一定的间隔设置了源极电极16及漏极电极17。在此，凹陷部分14c的深度方向尺寸，与第1实施方式相同，设定为栅极电极15中设置在凹陷部分14c中的部分作为实质的栅极电极。
根据第4实施方式的III～V族氮化物半导体装置，与第1实施方式所涉及的III～V族氮化物半导体装置一样，因为设定为栅极电极15中设置在凹陷部分14b中的部分作为实质的栅极电极，可以减小凹陷部分14b的深度部分的载流子供给层14的上表面的空穴对沟道区域的影响，确实可以抑制载流子供给层14的上表面的空穴起因的频率分散。
再有，因为凹陷部分14c断面成为半圆形状，栅极电极15的实效栅极长可以变小，高速动作成为可能。且，凹陷部分14c的断面形状不只限于半圆形状，只要是开口尺寸从载流子供给层14的上表面向深方向为非结晶构造线性变小即可，U字形状半椭圆形状亦可。
以下，参照图面说明本发明的第4实施方式所涉及的III～V族氮化物半导体装置的制造方法。
图7(a)～图7(d)，是表示本发明的第2实施方式所涉及的III～V族氮化物半导体装置的制造方法的工序流程构成的剖面图。在图7(a)～图7(d)中，与图3(a)～图3(d)相同的部件标以相同的符号并省略说明。
首先，如图7(a)所示，在衬底11上，用有机金属气层成长法(MOCVD)或者是分子线外延法(MBE)，顺次形成氮化铝(AlN)制成的缓冲层12、不掺杂氮化镓(GaN)制成的沟道层13、n型氮化镓铝(AlGaN)制成的载流子供给层14，由非结晶构造或者是多晶硅制成的凹陷部分印刷膜51。接下来，由平板印刷法，在凹陷部分印刷膜51上形成具有开口部分23a的掩膜图案23。
且，在形成凹陷部分印刷膜51的工序中，取代有机金属气层成长法(MOCVD)或者是分子线外延法(MBE)，例如用真空蒸气法或者是喷涂法形成由非结晶硅制成的凹陷部分印刷膜51亦可。
接下来，如图7(b)所示，进行对露出掩膜图案23的开口部分23a的凹陷部分印刷膜51的各向同性蚀刻，在凹陷部分印刷膜51上形成印刷用凹陷部分51a。在此，通过对凹陷部分印刷膜51的各向同性蚀刻，印刷用凹陷部分51a，可以形成为开口尺寸自表面向深度方向为非线性缩小。
接下来，如图7(c)所示，除去掩膜图案23后，通过使用作为蚀刻气体的氯气和六氟化硫混合气体的干蚀刻，对凹陷部分印刷膜51全表面蚀刻到所规定的深度。由此，在印刷用凹陷部分51a的下侧载流子供给层14被从上表面一侧蚀刻，在载流子供给层14上形成断面半圆形状的凹陷部分14c。
接下来，如图7(d)所示，在为恢复因上述干蚀刻而生成的结晶欠缺的退火工序之后，用干蚀刻或者是湿蚀刻除去凹陷部分印刷膜51。接下来，除去掩膜图案43之后，对该载流子供给层14使用制成欧姆性接触的金属材料在凹陷部分14b的两侧方间隔一定的距离形成源极电极16及漏极电极17，再经过热处理形成欧姆接触。其后，对载流子供给层14使用肖特基接合形成的金属材料以填充凹陷部分14b的形式形成栅极电极15。
由以上的工序可以得到第4实施方式所涉及的半导体装置。
根据第3实施方式所涉及的III～V族氮化物半导体装置的制造方法，因为在砷化镓(GaAs)制成的凹陷部分印刷膜51上形成了印刷用凹陷部分51a，通过其后对凹陷部分印刷膜51的干蚀刻，可以在载流子供给层14上形成与印刷用凹陷部分51a的形状相同的凹陷部分14c。再有，通过在凹陷部分印刷膜上用非结晶硅，印刷用凹陷部分51a的断面形状形成为半圆状、U字状或者是半椭圆状，所以，可以形成开口尺寸向着深方向渐渐变小的印刷用凹陷部分51a。
再有，为形成凹陷部分14b的蚀刻中，对于凹陷部分印刷膜51的构成材料硅(Si)通过控制构成载流子供给层14的材料氮化镓铝(AlGaN)的蚀刻选择比，基于印刷用凹陷部分51a的形状边控制凹陷部分14c的形状边确实可以形成凹陷部分14c。再有，最好的是：蚀刻选择比为1以上。
且，在第4实施方式所涉及的III～V族氮化物半导体装置的制造方法中，在为形成凹陷部分14c的干蚀刻工序之后，除去凹陷部分印刷膜51之前，进行温度为300℃以上1500℃以下的热处理工序亦可。这样做，因为可以恢复由干蚀刻的损伤在载流子供给层14上生成的结晶欠缺，可以提高半导体装置的信赖性。再有，因为在除去凹陷部分印刷膜51之前进行退火处理，可以在载流子供给层14基本上不露出的状态下对载流子供给层14进行退火处理。
还有，在第4实施方式所涉及的III～V族氮化物半导体装置的制造方法中，构成凹陷部分印刷膜22的材料不只限于非晶硅，只要是通过各向同性蚀刻开口尺寸在深度方向非线性减小形成凹陷部分14c的材料即可，例如，可以用氧化硅、氮化硅、氮氧化硅、碳化硅还有III～V族氮化物半导体亦可。
再有，构成凹陷部分印刷膜51的材料不限于非晶硅，可以使用砷化镓、硅、碳化硅、磷化镓、金刚石或者是III～V族氮化物半导体制成的多结晶材料。
(第5实施方式)
以下，参照图面说明本发明的第5实施方式所涉及的III～V族氮化物半导体装置。
图8，是表示本发明的第5实施方式所涉及的III～V族氮化物半导体装置的构成剖面图。在图8中，与图6中相同的部件标有相同的符号并省略说明。
如图8所示，第5实施方式所涉及的III～V族氮化物半导体装置，在碳化硅(SiC)制成的衬底11上，顺次形成氮化铝(AlN)制成的缓冲层12、不掺杂氮化镓(GaN)制成的沟道层13及n型的氮化镓铝(AlGaN)制成的载流子供给层14，在载流子供给层14的上部设置有断面半圆形状的凹陷部分14c。
在载流子供给层14的上表面之上栅极电极15形成的区域，以在凹陷部分14c上开口的形式，形成由非结晶硅制成的保护膜61。并且，在保护膜61上，以填充该保护膜61的开口部分和凹陷部分14c的形式形成栅极电极15，在载流子供给层14的上表面中没有形成保护膜61的区域形成源极电极16及漏极电极17。
根据第5实施方式的III～V族氮化物半导体装置，因为在载流子供给层14之上设置了保护膜61，在载流子供给层14的上表面栅极电极15的两侧部分可以降低空穴密度，在抑制载流子供给层14的上表面的空穴起因的频率分散方面与第4实施方式相比确实可以实现。
且，在第5实施方式的III～V族氮化物半导体装置中，保护膜61，最好的是添加氮(N)、磷(P)、锑(Sb)或者是铋(Bi)等的IV族杂质或者是V族杂质。这样做，保护膜61的结晶成长时，镓或者是铝不经意地掺入保护膜61，保护膜61所包括的IV族杂质或者是V族杂质补偿无意掺入的镓或者是铝，保护膜61被高电阻化。因此，即便是用硅形成的保护膜61，由于保护膜61的比电阻的下降栅极漏电流不会产生。
还有，最好的是：保护膜61上部被氧化、氮化或者是氮氧化。这样做，将保护膜61高电阻形成，可以作为低漏信赖性高的保护膜使用。
还有，构成保护膜61的材料，不限于多晶硅，氧化硅或者是氮化硅等的非晶硅亦可。
以下，参照图面说明本发明的第5实施方式所涉及的III～V族氮化物半导体装置的制造方法。
图9(a)～图9(d)，是表示本发明的第5实施方式所涉及的III～V族氮化物半导体装置的制造方法的工序流程构成的剖面图。在图9(a)～图9(d)中，与图7(a)～图7(d)相同的部件标以相同的符号并省略说明。
首先，如图9(a)所示，在衬底11上，用有机金属气层成长法(MOCVD)或者是分子线外延法(MBE)，顺次形成氮化铝(AlN)制成的缓冲层12、不掺杂氮化镓(GaN)制成的沟道层13、n型氮化镓铝(AlGaN)制成的载流子供给层14，由非结晶构造或者是多晶硅制成的凹陷部分印刷膜51。接下来，由平板印刷法，在凹陷部分印刷膜51上形成具有开口部分23a的掩膜图案23。
且，在形成凹陷部分印刷膜51的工序中，取代有机金属气层成长法(MOCVD)或者是分子线外延法(MBE)，例如用真空蒸气法或者是喷涂法形成由非结晶硅制成的凹陷部分印刷膜51亦可。
在此，图9(a)所示的结晶成长工序中，由于在凹陷部分印刷膜51中不经意混入镓或者是铝，出现了凹陷部分印刷膜42的比电阻降低了的问题。这种情况下，边添加IV族杂质或者是V族杂质边形成凹陷部分印刷膜51。这样做，由IV族杂质或者是V族杂质，可以防止由于不经意混入的镓或者是铝引起的低电阻化。
接下来，如图9(b)所示，通过对露出掩膜图案23的开口部分23a的凹陷部分印刷膜51的各向同性蚀刻，在凹陷部分印刷膜51上形成开口尺寸自表面向深度方向为非线性缩小印刷用凹陷部分51a。
接下来，如图9(c)所示，除去掩膜图案23后，通过使用作为蚀刻气体的氯气和六氟化硫混合气体的干蚀刻，对凹陷部分印刷膜51全表面蚀刻到所规定的深度在载流子供给层14上形成断面半圆形状的凹陷部分14c。接下来，由外延法，在凹陷部分印刷膜51上以覆盖凹陷部分14c和该凹陷部分14c周边部分区域的掩膜图案43。
接下来，如图9(d)所示，用掩膜图案43蚀刻凹陷部分印刷膜51，形成由凹陷部分印刷膜51制成的保护膜51A。接下来，除去掩膜图案43之后，对该载流子供给层14使用制成欧姆性接触的金属材料在凹陷部分14b的两侧方间隔一定的距离形成源极电极16及漏极电极17，再经过热处理形成欧姆接触。其后，对载流子供给层14使用肖特基接合形成的金属材料以填充凹陷部分14b的形式形成栅极电极15。
由以上的工序可以得到第5实施方式所涉及的半导体装置。
根据第5实施方式所涉及的III～V族氮化物半导体装置的制造方法，因为由凹陷部分印刷膜51形成了保护膜51A，在III～V族氮化物半导体装置的制造工序中载流子供给层14的上表面不露出，所以，载流子供给层14上表面一侧的结晶界面能够保持良好的状态。
且，第5实施方式所涉及的III～V族氮化物半导体装置的制造方法中，在形成栅极电极15、源极电极16、漏极电极17的工序之后，由离子氧化法或者是离子氮化法，氧化或者是氮化保护膜51A的上部亦可，或者是，使用离子氧化法及离子氮化法，氮氧化保护膜51A的上部亦可。这样做，将保护膜51A高电阻化就可以提高保护膜51A的信赖性。
还有，在第5实施方式所涉及的III～V族氮化物半导体装置的制造方法中，在为形成凹陷部分14c的干蚀刻工序之后，由凹陷部分印刷膜51形成保护膜51A之前，进行温度为300℃以上1500℃以下的热处理工序亦可。这样做，因为载流子供给层14由凹陷部分印刷膜51所覆盖的状态可以恢复载流子供给层14的结晶欠缺，可以提高半导体装置的信赖性。
再有，在第5实施方式所涉及的III～V族氮化物半导体装置的制造方法中，构成凹陷部分印刷膜51的材料不限于多晶硅，只要是基于结晶各向异性能够形成断面V字形状的印刷用凹陷部分42a的材料就可，例如，可以使用氧化硅、氮化硅、氮氧化硅、碳化硅或者是III～V族氮化物半导体制成的多结晶材料。
再有，构成凹陷部分印刷膜51的材料不限于多晶硅，例如，可以使用砷化镓、硅、碳化硅、磷化镓、金刚石或者是III～V族氮化物半导体制成的多结晶材料。
且，在第1实施方式～第5实施方式中，构成衬底11的材料，不只限于碳化硅，例如，用蓝宝石或者是硅也可，对应于构成衬底的材料适当地选择缓冲层12的材料，由此，沟道层13基载流子供给层14可以形成与衬底11的格子符合。
还有，第1实施方式～第5实施方式中III～V族氮化物半导体装置，通过设置沟道层13和载流子供给层14，构成为作为HFET功能，但并不限于这个构成，由III～V族氮化物半导体制成的一个半导体层或者是复数个III～V族氮化物半导体制成的积层构造以形成沟道区域的形式构成即可。例如，取代沟道层13基载流子供给层14形成n型氮化镓(GaN)制成的第1层沟道层构成金属-半导体接合型的电场效应晶体管(MESFET)亦可。
(产业上的利用可能性)
本发明所涉及的半导体装置及其制造方法，具有可以降低以III～V族氮化物半导体和肖特基电极之间的空穴为起因的频率分散提高高频特性的效果，由III～V族氮化物半导体制成的半导体层上设置肖特基电极的半导体装置及其制造方法是有用的。

Claims (24)

1.一种半导体装置，其特征为：
包括：
具有载流子漂移的沟道区域的III～V族氮化物半导体层，
设置在上述III～V族氮化物半导体层中的上述沟道区域上侧部分的凹陷部分，
形成在上述III～V族氮化物半导体层之上跨越上述凹陷部分及该凹陷部分周围部分的半导体层上，与该半导体层之间形成肖特基接合部分，由导电性物质形成的肖特基电极；
设定在上述凹陷部分，在深度方向的尺寸以便上述肖特基电极中设置在上述凹陷部分的部分，可调整在上述沟道区域漂移的载流子量。
2.根据权利要求1所述的半导体装置，其特征为：
还包括形成在上述III～V族氮化物半导体层和上述肖特基电极之间，以便上述凹陷部分的上侧开口的膜。
3.根据权利要求1所述的半导体装置，其特征为：
上述凹陷部分，其开口尺寸从上述III～V族氮化物半导体层的上表面一侧向底面一侧渐渐减小的形式设置。
4.根据权利要求3所述的半导体装置，其特征为：
上述凹陷部分，以上述开口尺寸为线性变化的形式设置。
5.根据权利要求4所述的半导体装置，其特征为：
还包括形成在上述III～V族氮化物半导体层和上述肖特基电极之间，以便在上述凹陷部分的上侧开口的结晶材料形成的膜。
6.根据权利要求3所述的半导体装置，其特征为：
上述凹陷部分，以上述开口尺寸为非线性变化的形式设置。
7.根据权利要求6所述的半导体装置，其特征为：
还包括以在上述III～V族氮化物半导体层和上述肖特基电极之间，让上述凹陷部分上开口的形式设置的由非结晶材料形成的膜。
8.一种半导体装置的制造方法，其特征为：
包括：
在衬底上顺次形成III～V族氮化物半导体层和凹陷部分印刷膜的工序，
在上述凹陷部分印刷膜上形成第1凹陷部分的工序，以及
通过使用能蚀刻上述III～V族氮化物半导体层和上述凹陷部分印刷膜的蚀刻法将凹陷部分印刷膜蚀刻到所规定的深度，在上述III～V族氮化物半导体层中上述第1凹陷部分下侧部分形成具有与上述第1凹陷部分形状相同的第2凹陷部分的工序。
9.根据权利要求8所述的半导体装置的制造方法，其特征为：
上述凹陷部分印刷膜是由结晶材料制成，
形成上述第1凹陷部分的工序，包括：
形成在上述凹陷部分印刷膜之上形成上述第1凹陷部分的区域上具有开口部分的第1掩膜图案的工序，
由各向异性蚀刻除去上述凹陷部分印刷膜中从上述第1掩膜图案的上述开口部分中露出的部分至所规定深度的工序。
10.根据权利要求9所述的半导体装置的制造方法，其特征为：
上述结晶材料，可以使用砷化镓、硅、碳化硅、磷化镓或者是金刚石中的任何一种。
11.根据权利要求9或者是10所述的半导体装置的制造方法，其特征为：
上述凹陷部分印刷膜包括由IV族元素或者是V族元素构成的杂质。
12.根据权利要求9或者是10所述的半导体装置的制造方法，其特征为：
还包括：于上述形成第2凹陷部分的工序之后，在温度300℃以上1500℃以下的条件下热处理上述III～V族氮化物半导体层的工序。
13.根据权利要求9所述的半导体装置的制造方法，其特征为：
在上述形成第2凹陷部分的工序中，设定对上述凹陷部分印刷膜的蚀刻深度，做到：使上述凹陷部分印刷膜能够残留在上述III～V族氮化物半导体层的上表面，
还包括：在形成上述第2凹陷部分的工序之后，在上述凹陷部分印刷膜上形成覆盖上述第2凹陷部分和该第2凹陷部分的周边部分的第2掩膜图案的工序，及
通过使用上述第2掩膜图案由蚀刻形成覆盖从上述凹陷部分印刷膜到上述第2凹陷部分的周边部分的膜的工序。
14.根据权利要求13所述的半导体装置的制造方法，其特征为：
在形成上述第2凹陷部分的工序和形成上述膜的工序之间，还包括：对上述III～V族氮化物半导体层进行温度为300℃以上1500℃以下的热处理的工序。
15.根据权利要求13或者是14所述的半导体装置的制造方法，其特征为：
构成上述凹陷部分印刷膜的上述结晶材料，可为硅、碳化硅、磷化镓或者是金刚石中的任何一个。
16.根据权利要求13或者是14所述的半导体装置的制造方法，其特征为：
在上述形成第2凹陷部分的工序之后，还包括：氧化、氮化或者是氧氮化上述凹陷部分印刷膜的表面的工序。
17.根据权利要求8所述的半导体装置的制造方法，其特征为：
上述凹陷部分印刷膜由非结晶材料制成，
上述形成第1凹陷部分的工序，包括：
形成在上述凹陷部分印刷膜之上在形成上述第1凹陷部分的区域上具有开口部分的第1掩膜图案的工序，和
由各向同性蚀刻除去上述凹陷部分印刷膜中上述第1掩膜图案的开口部分中露出的部分至所规定深度的工序。
18.根据权利要求17所述的半导体装置的制造方法，其特征为：
上述非结晶材料，使用非结晶硅、氧化硅、氮化硅、碳化硅或者是III～V族氮化物半导体中的任何一种。
19.根据权利要求8所述的半导体装置的制造方法，其特征为：
上述凹陷部分印刷膜由多结晶材料制成，
上述形成第1凹陷部分的工序，包括：
形成在上述凹陷部分印刷膜之上在形成上述第1凹陷部分的区域上具有开口部分的第1掩膜图案的工序，
利用各向同性蚀刻除去上述凹陷部分印刷膜中从上述第1掩膜图案的开口部分中露出的部分至所规定深度的工序。
20.根据权利要求19所述的半导体装置的制造方法，其特征为：
上述多结晶材料，使用砷化镓、硅、碳化硅、磷化镓、金刚石或者是III～V族氮化物半导体中的任何一种。
21.根据权利要求17～20中任何一项所述的半导体装置的制造方法，其特征为：
上述凹陷部分印刷膜包括由IV族元素或者是V族元素构成的杂质。
22.根据权利要求17或19所述的半导体装置的制造方法，其特征为：
在上述形成第2凹陷部分的工序中，设定对上述凹陷部分印刷膜的蚀刻深度，做到使上述凹陷部分印刷膜能够残留在上述III～V族氮化物半导体层的上表面，
还包括：在上述形成第2凹陷部分的工序之后，
在上述凹陷部分印刷膜上形成覆盖上述第2凹陷部分和该第2凹陷部分的周边部分的第2掩膜图案的工序，和
利用使用了上述第2掩膜图案的蚀刻形成覆盖从上述凹陷部分印刷膜到上述第2凹陷部分的周边部分的膜的工序。
23.根据权利要求22所述的半导体装置的制造方法，其特征为：
在上述形成第2凹陷部分的工序和上述形成膜的工序之间，还包括：对上述III～V族氮化物半导体层进行温度为300℃以上1500℃以下的热处理的工序。
24.根据权利要求22或23所述的半导体装置的制造方法，其特征为：
在上述形成第2凹陷部分工序之后，还包括氧化、氮化或者是氮氧化上述凹陷部分印刷膜表面的工序。
CNB200410103700XA 2003-12-26 2004-12-27 半导体装置及其制造方法 Expired - Fee Related CN100563032C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003432886 2003-12-26
JP2003432886 2003-12-26

Publications (2)

Publication Number Publication Date
CN1638149A true CN1638149A (zh) 2005-07-13
CN100563032C CN100563032C (zh) 2009-11-25

Family

ID=34697700

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB200410103700XA Expired - Fee Related CN100563032C (zh) 2003-12-26 2004-12-27 半导体装置及其制造方法

Country Status (2)

Country Link
US (3) US20050139838A1 (zh)
CN (1) CN100563032C (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102074539A (zh) * 2009-10-08 2011-05-25 电力集成公司 半导体器件的封装
CN103035703A (zh) * 2011-09-29 2013-04-10 富士通株式会社 化合物半导体器件及其制造方法
TWI488991B (zh) * 2008-12-22 2015-06-21 Raytheon Co 製造具有鑽石層之氮化鎵裝置
CN105355546A (zh) * 2014-08-19 2016-02-24 北大方正集团有限公司 一种氮化镓器件电极结构的制作方法及氮化镓器件
CN108735601A (zh) * 2018-04-16 2018-11-02 厦门市三安集成电路有限公司 利用原位生长图形化势垒层制备的hemt及其方法
CN111613670A (zh) * 2020-06-02 2020-09-01 华南师范大学 一种三明治弧形栅极结构的hemt器件及其制备方法
CN112510487A (zh) * 2019-09-13 2021-03-16 住友电工光电子器件创新株式会社 光学半导体器件及组装该光学半导体器件的方法

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9076843B2 (en) 2001-05-22 2015-07-07 Novellus Systems, Inc. Method for producing ultra-thin tungsten layers with improved step coverage
JP4389935B2 (ja) * 2004-09-30 2009-12-24 サンケン電気株式会社 半導体装置
JP2006295126A (ja) * 2005-03-15 2006-10-26 Sumitomo Electric Ind Ltd Ｉｉｉ族窒化物半導体素子およびエピタキシャル基板
JP5033316B2 (ja) * 2005-07-05 2012-09-26 日産自動車株式会社 半導体装置の製造方法
JP4333652B2 (ja) * 2005-08-17 2009-09-16 沖電気工業株式会社 オーミック電極、オーミック電極の製造方法、電界効果型トランジスタ、電界効果型トランジスタの製造方法、および、半導体装置
US20090173968A1 (en) * 2005-12-14 2009-07-09 Nec Corporation Field Effect Transistor
JP2007184323A (ja) * 2006-01-04 2007-07-19 Renesas Technology Corp 半導体装置および半導体装置の製造方法
US7709269B2 (en) * 2006-01-17 2010-05-04 Cree, Inc. Methods of fabricating transistors including dielectrically-supported gate electrodes
US20090267114A1 (en) * 2006-03-28 2009-10-29 Nec Corporation Field effect transistor
US7557378B2 (en) * 2006-11-08 2009-07-07 Raytheon Company Boron aluminum nitride diamond heterostructure
US7838904B2 (en) * 2007-01-31 2010-11-23 Panasonic Corporation Nitride based semiconductor device with concave gate region
US7968913B2 (en) * 2008-12-08 2011-06-28 National Semiconductor Corporation CMOS compatable fabrication of power GaN transistors on a <100> silicon substrate
US7888171B2 (en) * 2008-12-22 2011-02-15 Raytheon Company Fabricating a gallium nitride layer with diamond layers
JP5564790B2 (ja) * 2008-12-26 2014-08-06 サンケン電気株式会社 半導体装置及びその製造方法
US8853745B2 (en) * 2009-01-20 2014-10-07 Raytheon Company Silicon based opto-electric circuits
US7892881B2 (en) 2009-02-23 2011-02-22 Raytheon Company Fabricating a device with a diamond layer
JP5312988B2 (ja) * 2009-03-04 2013-10-09 スタンレー電気株式会社 光半導体装置及びその製造方法
US8623733B2 (en) 2009-04-16 2014-01-07 Novellus Systems, Inc. Methods for depositing ultra thin low resistivity tungsten film for small critical dimension contacts and interconnects
US7994550B2 (en) * 2009-05-22 2011-08-09 Raytheon Company Semiconductor structures having both elemental and compound semiconductor devices on a common substrate
US10256142B2 (en) 2009-08-04 2019-04-09 Novellus Systems, Inc. Tungsten feature fill with nucleation inhibition
JP5625336B2 (ja) * 2009-11-30 2014-11-19 サンケン電気株式会社 半導体装置
US8212294B2 (en) * 2010-01-28 2012-07-03 Raytheon Company Structure having silicon CMOS transistors with column III-V transistors on a common substrate
JP5421164B2 (ja) * 2010-03-23 2014-02-19 スタンレー電気株式会社 光半導体装置及びその製造方法
CN101859855A (zh) * 2010-05-14 2010-10-13 厦门市三安光电科技有限公司 具有表面双层粗化的四元系垂直发光二极管及其制备方法
JP2012033708A (ja) * 2010-07-30 2012-02-16 Sumitomo Electric Ind Ltd 半導体装置の製造方法
JP5605134B2 (ja) * 2010-09-30 2014-10-15 富士通セミコンダクター株式会社 半導体装置及びその製造方法
JP5685917B2 (ja) 2010-12-10 2015-03-18 富士通株式会社 半導体装置及び半導体装置の製造方法
TWI602283B (zh) 2012-03-27 2017-10-11 諾發系統有限公司 鎢特徵部塡充
US9969622B2 (en) 2012-07-26 2018-05-15 Lam Research Corporation Ternary tungsten boride nitride films and methods for forming same
KR20140066015A (ko) * 2012-11-22 2014-05-30 삼성전자주식회사 이종 접합 전계 효과 트랜지스터 및 제조 방법
JP6136571B2 (ja) 2013-05-24 2017-05-31 富士通株式会社 半導体装置及び半導体装置の製造方法
US9589808B2 (en) 2013-12-19 2017-03-07 Lam Research Corporation Method for depositing extremely low resistivity tungsten
US9953984B2 (en) 2015-02-11 2018-04-24 Lam Research Corporation Tungsten for wordline applications
US9978605B2 (en) 2015-05-27 2018-05-22 Lam Research Corporation Method of forming low resistivity fluorine free tungsten film without nucleation
US9754824B2 (en) 2015-05-27 2017-09-05 Lam Research Corporation Tungsten films having low fluorine content
US9613818B2 (en) 2015-05-27 2017-04-04 Lam Research Corporation Deposition of low fluorine tungsten by sequential CVD process
WO2019036292A1 (en) 2017-08-14 2019-02-21 Lam Research Corporation METHOD FOR METAL CASTING FOR THREE-DIMENSIONAL NAND AND VERTICAL WORDS LINE
CN112262457A (zh) 2018-05-03 2021-01-22 朗姆研究公司 在3d nand结构中沉积钨和其他金属的方法
JP7155934B2 (ja) * 2018-11-21 2022-10-19 富士通株式会社 半導体装置、半導体装置の製造方法、電源装置及び増幅器
CN112531025B (zh) * 2019-09-17 2024-01-30 联华电子股份有限公司 高电子迁移率晶体管
CN114078966B (zh) * 2020-08-13 2023-12-01 复旦大学 一种复合沟道结构的射频AlGaN/GaN器件及其制造方法
CN114242583B (zh) * 2021-12-22 2023-03-21 江苏第三代半导体研究院有限公司 AlGaN材料的刻蚀方法及其应用

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3078821B2 (ja) * 1990-05-30 2000-08-21 豊田合成株式会社 半導体のドライエッチング方法
JP3046098B2 (ja) * 1991-07-03 2000-05-29 富士通株式会社 ヘテロ接合半導体装置
JP3027236B2 (ja) * 1991-07-25 2000-03-27 沖電気工業株式会社 半導体素子およびその製造方法
JPH06151464A (ja) 1992-11-10 1994-05-31 Nec Corp 電界効果トランジスタ
US5925895A (en) * 1993-10-18 1999-07-20 Northrop Grumman Corporation Silicon carbide power MESFET with surface effect supressive layer
JP3138182B2 (ja) 1995-06-20 2001-02-26 松下電子工業株式会社 電界効果トランジスタ
JPH0982727A (ja) 1995-09-14 1997-03-28 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP4120899B2 (ja) 1998-02-17 2008-07-16 富士通株式会社 化合物半導体電界効果トランジスタ及びその製造方法
US6307221B1 (en) * 1998-11-18 2001-10-23 The Whitaker Corporation InxGa1-xP etch stop layer for double recess pseudomorphic high electron mobility transistor structures
JP4584379B2 (ja) * 1999-07-16 2010-11-17 三菱電機株式会社 半導体装置の製造方法
JP2001102354A (ja) 1999-10-01 2001-04-13 Advantest Corp 半導体素子およびその製造方法
JP4663156B2 (ja) 2001-05-31 2011-03-30 富士通株式会社 化合物半導体装置
AU2002359628A1 (en) * 2001-12-06 2003-06-23 Hrl Laboratories, Llc High power-low noise microwave gan heterojunction field effet transistor
US6956239B2 (en) * 2002-11-26 2005-10-18 Cree, Inc. Transistors having buried p-type layers beneath the source region

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI488991B (zh) * 2008-12-22 2015-06-21 Raytheon Co 製造具有鑽石層之氮化鎵裝置
CN102074539A (zh) * 2009-10-08 2011-05-25 电力集成公司 半导体器件的封装
CN103035703A (zh) * 2011-09-29 2013-04-10 富士通株式会社 化合物半导体器件及其制造方法
CN103035703B (zh) * 2011-09-29 2015-09-16 富士通株式会社 化合物半导体器件及其制造方法
CN105355546A (zh) * 2014-08-19 2016-02-24 北大方正集团有限公司 一种氮化镓器件电极结构的制作方法及氮化镓器件
CN108735601A (zh) * 2018-04-16 2018-11-02 厦门市三安集成电路有限公司 利用原位生长图形化势垒层制备的hemt及其方法
CN108735601B (zh) * 2018-04-16 2021-04-16 厦门市三安集成电路有限公司 利用原位生长图形化势垒层制备的hemt及其方法
CN112510487A (zh) * 2019-09-13 2021-03-16 住友电工光电子器件创新株式会社 光学半导体器件及组装该光学半导体器件的方法
CN111613670A (zh) * 2020-06-02 2020-09-01 华南师范大学 一种三明治弧形栅极结构的hemt器件及其制备方法

Also Published As

Publication number Publication date
US20100129992A1 (en) 2010-05-27
CN100563032C (zh) 2009-11-25
US20050139838A1 (en) 2005-06-30
US20090050937A1 (en) 2009-02-26
US7910464B2 (en) 2011-03-22

Similar Documents

Publication Publication Date Title
CN1638149A (zh) 半导体装置及其制造方法
CN1748320A (zh) 场效应晶体管
CN100336228C (zh) 半导体器件
CN1265467C (zh) 半导体装置
CN1268046C (zh) 用于形成第ⅲ主族氮化物半导体层的方法以及半导体器件
CN1203597C (zh) 氮基半导体激光器件和其生产方法
CN1757120A (zh) 场效应晶体管
CN1885556A (zh) 半导体器件及其制造方法
CN1287465C (zh) 半导体装置及其制造方法
CN1175473C (zh) GaN单晶衬底及其制造方法
CN1957447A (zh) Ⅲ族氮化物半导体晶体及其制造方法、ⅲ族氮化物半导体器件及其制造方法以及发光器件
CN1977366A (zh) 高电子迁移率晶体管、场效应晶体管、外延衬底、制造外延衬底的方法以及制造ⅲ族氮化物晶体管的方法
CN1372327A (zh) 半导体器件及其制备方法
CN1303698C (zh) 半导体器件及其制造方法
CN1675775A (zh) 具有肖特基结电极的半导体装置
CN1956223A (zh) 半导体装置及其制造方法
JP7328234B2 (ja) 窒化ガリウム材料中の拡散によりドープ領域を形成するための方法およびシステム
CN1921148A (zh) 氮化物半导体元件
CN1805144A (zh) 半导体集成电路及其制造工艺
CN1917231A (zh) 欧姆电极及制造方法、场效应晶体管及制造方法与半导体装置
CN1750273A (zh) 半导体器件及其制造方法
CN1933158A (zh) 半导体装置及其制造方法
CN1881548A (zh) 半导体器件制造方法
CN1592950A (zh) 半导体器件及其制造方法
CN1667830A (zh) 非易失存储器和非易失存储器制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20091125

Termination date: 20201227

CF01 Termination of patent right due to non-payment of annual fee