CN111613670A - 一种三明治弧形栅极结构的hemt器件及其制备方法 - Google Patents

一种三明治弧形栅极结构的hemt器件及其制备方法 Download PDF

Info

Publication number
CN111613670A
CN111613670A CN202010489653.6A CN202010489653A CN111613670A CN 111613670 A CN111613670 A CN 111613670A CN 202010489653 A CN202010489653 A CN 202010489653A CN 111613670 A CN111613670 A CN 111613670A
Authority
CN
China
Prior art keywords
layer
arc
buffer layer
shaped
algan
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010489653.6A
Other languages
English (en)
Other versions
CN111613670B (zh
Inventor
孙慧卿
夏晓宇
马建铖
张淼
夏凡
谭秀洋
李渊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
South China Normal University
Original Assignee
South China Normal University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by South China Normal University filed Critical South China Normal University
Priority to CN202010489653.6A priority Critical patent/CN111613670B/zh
Publication of CN111613670A publication Critical patent/CN111613670A/zh
Application granted granted Critical
Publication of CN111613670B publication Critical patent/CN111613670B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008Making conductor-insulator-semiconductor electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402Field plates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312Gate electrodes for field effect devices
    • H01L29/42316Gate electrodes for field effect devices for field-effect transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66446Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT

Abstract

本发明涉及本发明涉及一种三明治弧形栅极结构的HEMT器件及其制备方法,其包括依次层叠的硅衬底、Poly‑AlN层、渐变AlGaN缓冲层、GaN缓冲层、AlGaN层、电极层,和位于GaN缓冲层中朝向渐变AlGaN缓冲层一侧的底场板;其电极层包括条状栅极以及多个弧形栅极单元,弧形栅极单元沿源/漏极的长度方向上间隔排布,并且在弧形栅极单元正投影至GaN缓冲层中的位置上间隔设置矩形金属单元,且矩形金属单元在GaN缓冲层中与弧形栅极单元的投影间隔排布,该结构的设置大幅改善了HEMT器件的线性度,提高了器件的跨导平坦度,同时提高了器件的击穿电压。

Description

一种三明治弧形栅极结构的HEMT器件及其制备方法
技术领域
本发明涉及高电子迁移率晶体管领域,具体涉及一种三明治弧形栅极结构的HEMT及其制备方法。
背景技术
高电子迁移率晶体管(HEMT)是一种场效应晶体管,其是由两种带隙不同的材料形成异质结,为载流子提供沟道,HEMT可以在极高频下工作,所以其在通信、卫星、雷达等方面有着广泛的应用。近年来,氮化镓高电子迁移率晶体管则凭借其高的二维电子气迁移率、高击穿电压等优良特性被广泛关注。
然而,高电子迁移率晶体管除了电子迁移率、击穿电压、导通电阻等特性外,线性度也是射频应用的一个关键参数,特别是在无线通信领域。与传统氮化镓高电子迁移率晶体管相比,AlGaN/GaN高电子迁移率晶体管拥有更高的击穿电压,结构的改变可以增加高电子迁移率的线性度。对于如何提高高电子迁移率晶体管器件的线性度以及击穿电压的问题上,AlGaN/GaN高电子迁移率晶体管的制造技术还需要创造性探索。
发明内容
针对现有技术中存在的技术问题,本发明的首要目的是提供一种三明治弧形栅极结构的HEMT及其制备方法,以提升器件线性度与击穿电压。
为实现上述目的,本发明至少提供如下技术方案:
一种三明治弧形栅极结构的HEMT器件,其包括,依次层叠的硅衬底、Poly-AlN层、渐变AlGaN缓冲层、GaN缓冲层、AlGaN层、电极层,和位于所述GaN缓冲层中朝向所述渐变AlGaN缓冲层一侧的底场板;
其中电极层包括源极、漏极以及位于源极和漏极之间的栅极,所述栅极包括条状栅极以及位于所述条状栅极下方的多个弧形栅极单元,所述多个弧形栅极单元沿源/漏极的长度方向上间隔排布,所述弧形栅极单元位于所述AlGaN层中;
底场板,其包括沿源/漏极长度方向周期性排布的多个矩形金属单元和设置于该矩形金属单元之间的条状金属层,所述周期性排布的矩形金属单元设置于所述GaN缓冲层中朝向所述渐变AlGaN缓冲层一侧,所述条状金属层设置于所述GaN缓冲层表面,连接相邻所述矩形金属单元。
进一步的,所述弧形栅极单元具有一下表面,所述下表面整体上呈弧形。
进一步的,在正投影中,所述弧形栅极单元位于相邻所述矩形金属单元之间。
进一步的,相邻所述弧形栅极单元之间的间距为150~300nm,所述弧形栅极单元的宽度为50~200nm,其最大深度为2.4nm;相邻所述矩形金属单元之间的间距为50~200nm,所述矩形金属单元的宽度为150~300nm。
进一步的,所述渐变AlGaN缓冲层的Al组分逐渐降低,所述Al组分分别为0.5、0.45、0.4以及0.25。
一种三明治弧形栅极结构的HEMT的制备方法,其包括以下步骤:
在热处理后的Si衬底上外延生长一薄层Al;
在所述薄层Al上依次外延生长AlN缓冲层、渐变AlGaN缓冲层;
在所述渐变AlGaN缓冲层上依次外延生长GaN缓冲层、AlGaN层;
在所述AlGaN层上的预定栅极窗口中刻蚀周期性排列的栅极弧形凹陷;
在所述AlGaN层上预定的源/漏极区域沉积源/漏极金属,在预定栅极区域沉积栅极金属以形成填充所述栅极弧形凹陷的弧形栅极单元以及位于该弧形栅极单元表面的条状栅极;
沉积完金属之后,将该结构置于临时衬底上,去掉衬底、Poly-AlN层和渐变AlGaN缓冲层,露出GaN缓冲层;
在露出的GaN缓冲层表面刻蚀周期性排列的多个矩形凹陷;
在所述GaN缓冲层上沉积金属层制作栅极,形成底场板;
将备用衬底键合至所述GaN缓冲层上形成三明治弧形栅极结构的HEMT。
进一步的,所述备用衬底为上述在所述薄层Al上依次外延生长AlN缓冲层、渐变AlGaN缓冲层,获得的衬底。
进一步的,所述栅极弧形凹陷的刻蚀步骤中,栅极弧形凹陷的刻蚀工艺包括,沿栅极的长度方向上,每间隔150~300nm刻蚀有最大宽度为50~200nm的刻蚀区域,刻蚀最大深度为2.4nm。
进一步的,所述栅极弧形凹陷的刻蚀工艺包括,采用多个光刻板,所述光刻板刻蚀区域的宽度依次减小,先采用刻蚀区域宽度最大的光刻板,刻蚀所述AlGaN层一定深度,然后依次采用刻蚀区域宽度减小的光刻板刻蚀所述AlGaN层,每次刻蚀深度相等,多次刻蚀出整体呈弧形的栅极弧形凹陷。
进一步的,所述AlN缓冲层的外延生长包括,采用金属有机化学气相沉积法,持续通入TMA,同时在T1时间内通入NH3,在T2时间内停止通入NH3,其中T1时间为12s,T2为6s,TMA的流量为13sccm,NH3的流量为800sccm。
与现有技术相比,本发明至少具有如下有益效果:
本发明的三明治弧形栅极结构的HEMT器件结构中,栅极包括延伸至AlGaN层中周期性排布的弧形栅极单元,以及位于弧形栅极单元上的条状栅极,该弧形栅极单元沿栅极的长度方向上每间隔150~300nm周期排列设置,该弧形栅极单元的宽度为50~200nm,在弧形栅极单元正投影至GaN缓冲层的位置中,弧形栅极单元与设置于GaN缓冲层中的矩形金属单元交叉间隔设置,该特殊结构呈现出了一种三明治弧形栅极结构,使得本发明HEMT器件的线性度大幅改善,提高了器件的跨导平坦度,同时提高了器件的击穿电压。本发明HEMT器件的制作方法均采用成熟的工艺,工艺流程简单可行,成本低。
附图说明
图1是本发明三明治弧形栅极结构的HEMT器件未制作底场板时的剖面结构示意图。
图2是本发明三明治弧形栅极结构的HEMT器件的俯视图。
图3是本发明三明治弧形栅极结构的HEMT器件未转移至备用衬底时的侧剖面示意图。
具体实施方式
接下来将结合本发明的附图对本发明实施例中的技术方案进行清楚、完整地描述,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动的前提下所获得的其它实施例,均属于本发明保护的范围。
下面来对本发明做进一步详细的说明。如图1-3所示,本发明的三明治弧形栅极结构的HEMT器件包括,依次层叠于硅衬底1上的Poly-AlN层2、渐变AlGaN缓冲层3、GaN缓冲层4、AlGaN层5、电极层,和位于所述GaN缓冲层4中朝向渐变AlGaN缓冲层3一侧的底场板10。在一具体实施方式中,硅衬底1与Poly-AlN层2之间设置有一薄层Al。渐变AlGaN缓冲层3由四种铝组分逐渐降低的AlGaN构成,Al组分分别为0.5、0.45、0.4和0.25,不同铝组分的AlGaN的厚度相同,均为360nm。GaN缓冲层4的厚度为1μm,AlGaN层5的厚度为16nm。
其中电极层包括源极8、漏极9以及位于源极8和漏极9之间的栅极7,栅极7包括条状栅极以及位于条状栅极下方的多个弧形栅极单元6,多个弧形栅极单元6沿源/漏极的长度方向上间隔排布,此处源/漏极的长度方向是指图1中垂直于纸面的方向,即图2中源极8或漏极9从左至右或者从右至左的方向。弧形栅极单元6位于AlGaN层5中,如图1所示。弧形栅极单元6的下表面,即弧形栅极单元6与AlGaN层接触的表面整体上呈弧形。相邻弧形栅极单元之间的间距为150~300nm,弧形栅极单元的宽度为50~200nm,最大深度优选为2.4nm。此处弧形栅极单元的宽度是指上述源/漏极的长度方向。在一具体实施方式,相邻弧形栅极单元之间的间距为200nm,弧形栅极单元的宽度为100nm。
底场板10,其包括沿源/漏极长度方向周期性排布的多个矩形金属单元和设置于该矩形金属单元之间的条状金属层,如图3所示,该周期性排布的矩形金属单元设置于GaN缓冲层4中朝向渐变AlGaN缓冲层的一侧,条状金属层设置于GaN缓冲层4的表面,连接相邻矩形金属单元。相邻矩形金属单元之间的间距为50~200nm,矩形金属单元的宽度为150~300nm。此处矩形均属单元的宽度是指上述源/漏极的长度方向。在一具体实施方式,相邻矩形金属单元之间的间距为200nm,矩形金属单元的宽度为100nm。在器件的正投影中,弧形栅极单元6位于相邻矩形金属单元之间。
在一具体实施方式中,源/漏极优选Ti/Al/Ni/Au复合金属层,各层金属的厚度分别为30nm、180nm、40nm和60nm,栅极优选Ni/Au层叠的金属层,Ni厚度优选30nm,Au厚度优选200nm。
基于该三明治弧形栅极结构的HEMT器件,本发明详细介绍该三明治弧形栅极结构的HEMT器件的制备方法,该制备方法包括如下步骤。
步骤1、在热处理后的Si衬底上外延生长一薄层Al。
选用金属有机化学气相沉积(MOCVD)方法,将Si(111)衬底放入反应室中并升温到940℃,在H2气氛下,加热10min以去除衬底表面的氧化膜。调整温度为1060℃,通入TMAl,时间为12s。
步骤2、在薄层Al上依次外延生长Poly-AlN缓冲层、渐变AlGaN缓冲层。
用脉冲式MOCVD生长法在薄层Al上生长Poly-AlN(多晶AlN)缓冲层。即生长过程中TMA是持续通入的,而NH3是采用脉冲式的通入方式,即分别在T1时间内通入NH3,在T2时间内NH3不通入反应室。生长温度为1070℃,T1时间为12s,T2为6s,TMA流量为13sccm,NH3流量为800sccm,生长厚度为160nm。AlN缓冲层生长完成。
继续使用MOCVD在AlN缓冲层上生长渐变Alx Ga1-x N缓冲层。TEGa的流量为40sccm,逐渐降低TMA的流量,生长温度逐渐降低,最初生长温度为1060℃,降幅为20℃,Al组分分别是0.5,0.45,0.4,0.25,各组分的生长厚度为360nm。此时渐变AlGaN缓冲层生长完毕之后,留取部分外延片作为备用衬底,在其余衬底上继续下述工艺步骤。该备用衬底由依次层叠的硅衬底、薄层Al、AlN缓冲层以及渐变AlGaN缓冲层构成。
步骤3、在渐变AlGaN缓冲层上依次外延生长GaN缓冲层、AlGaN层。
使用MOCVD在渐变AlGaN缓冲层上生长GaN主缓冲层,生长温度为920℃,压力为40Torr,H2流量为500sccm,NH3的流量为5000sccm,镓源流量为220sccm,生长厚度为1um。
在GaN缓冲层上继续外延生长一层AlGaN。生长温度为920℃,压力为40Torr,H2流量为500sccm,NH3的流量为5000sccm,铝源流量为10sccm,镓源流量为40sccm,生长厚度为16nm。
步骤4、在AlGaN层上的预定栅极窗口中刻蚀周期性排列的栅极弧形凹陷。
在AlGaN层上,采用等离子增强化学气相沉积(PECVD)沉积20nm的SiN介质层。氨气流量为2.5sccm,氮气流量为900sccm,硅烷流量为200sccm,压力为900mT,温度为300℃,功率为25W。
在SiN介质层表面上进行正烘、软烘,在通过曝光以及显影,形成特殊的弧形栅极刻蚀所需的区域作为预定栅极窗口。在一具体实施例中,制作4个光刻板,沿栅极长度方向上,每间隔200nm刻蚀有100nm的刻蚀区域,光刻板的刻蚀区域的宽度各减少20nm,每次刻蚀0.6nm,多次刻蚀出弧形栅极区域。刻蚀采用的氯气流量为15sccm,功率为200W,压强为10mT。
步骤5、在AlGaN层上预定的源/漏极区域沉积源/漏极金属,在预定栅极区域沉积栅极金属以形成填充栅极弧形凹陷的弧形栅极单元以及位于该弧形栅极单元表面的条状栅极。
采用电子束蒸发仪器淀积Ti/Al/Ni/Au制作成源极以及漏极。其中Ti的厚度为30nm,Al的厚度为180nm,Ni的厚度为40nm,Au的厚度为60nm。真空度小于2.0×10-6Pa,功率为200W,蒸发速率不大于3埃/秒。
将沉积有金属的外延片于丙酮溶液中浸泡20min,然后进行超声冲洗,并用超纯水冲洗以及氨气吹干,将源极、漏极以外的金属剥离,然后将外延片于850℃的氨气气氛中进行30s的欧姆接触退火,形成源漏接触电极。
将上述外延片进行甩正胶、软烘,通过曝光显影获得栅窗口。采用电子束蒸发仪器,淀积Ni/Au两层金属,其中Ni的厚度为30nm,Au的厚度为200nm。随后将外延片浸泡在剥离液中进行金属剥离,用超纯水冲洗2min,用氨气吹干,获得栅电极。
步骤6、沉积完金属之后,将该结构置于临时衬底上,去掉衬底、Poly-AlN层和渐变AlGaN缓冲层,露出GaN缓冲层。
将上述结构层放置在临时衬底(Si片)上,可采用现有的粘附等方法。去除衬底层、Poly-AlN层和渐变AlGaN缓冲层,暴露GaN缓冲层。
步骤7、在露出的GaN缓冲层表面刻蚀周期性排列的多个矩形凹陷。
用等离子增强化学气相沉积(PECVD)沉积20nm的SiN介质层。氨气流量为2.5sccm,氮气流量为900sccm,硅烷流量为200sccm,压力为900mT,温度为300℃,功率为25W。
在介质层表面上进行正烘、软烘,在通过曝光以及显影,形成底场板刻蚀所需的区域。沿底场板宽度方向,在露出的GaN缓冲层表面刻蚀周期性排列的多个矩形凹陷,相邻矩形凹陷的间距为100nm,矩形凹陷的宽度为200nm,矩形凹陷的宽度等同于上述源/漏极的长度方向方向。刻蚀采用的氯气流量为15sccm,功率为200W,压强为10mT。
步骤8、在GaN缓冲层上沉积金属层制作栅极,形成底场板;
将外延片进行甩正胶、软烘,通过曝光显影获得栅窗口。采用电子束蒸发仪器,淀积Ni/Au两层金属,其中Ni的厚度为30nm,Au的厚度为200nm;随后将外延片浸泡在剥离液中进行金属剥离,用超纯水冲洗2min,用氨气吹干,获得栅电极。
步骤9、将备用衬底键合至所述GaN缓冲层上形成三明治弧形栅极结构的HEMT。
将备用衬底键合至上一步制备获得的外延片结构上,构成三明治弧形栅极结构的HEMT器件。
光刻外延片,获得加厚的电极图形,采用电子束蒸发技术加厚电极,完成制作。
上述实施例为本发明较佳的实施方式,但本发明的实施方式并不受上述实施例的限制,其他的任何未背离本发明的精神实质与原理下所作的改变、修饰、替代、组合、简化,均应为等效的置换方式,都包含在本发明的保护范围之内。

Claims (10)

1.一种三明治弧形栅极结构的HEMT器件,其特征在于,其包括,依次层叠的硅衬底、Poly-AlN层、渐变AlGaN缓冲层、GaN缓冲层、AlGaN层、电极层,和位于所述GaN缓冲层中朝向所述渐变AlGaN缓冲层一侧的底场板;
其中电极层包括源极、漏极以及位于源极和漏极之间的栅极,所述栅极包括条状栅极以及位于所述条状栅极下方的多个弧形栅极单元,所述多个弧形栅极单元沿源/漏极的长度方向上间隔排布,所述弧形栅极单元位于所述AlGaN层中;
底场板,其包括沿源/漏极长度方向周期性排布的多个矩形金属单元和设置于该矩形金属单元之间的条状金属层,所述周期性排布的矩形金属单元设置于所述GaN缓冲层中朝向所述渐变AlGaN缓冲层一侧,所述条状金属层设置于所述GaN缓冲层表面,连接相邻所述矩形金属单元。
2.根据权利要求1的所述HEMT器件,其特征在于,所述弧形栅极单元具有一下表面,所述下表面整体上呈弧形。
3.根据权利要求1或2的所述HEMT器件,其特征在于,在正投影中,所述弧形栅极单元位于相邻所述矩形金属单元之间。
4.根据权利要求1或2的所述HEMT器件,其特征在于,相邻所述弧形栅极单元之间的间距为150~300nm,所述弧形栅极单元的宽度为50~200nm,其最大深度为2.4nm;相邻所述矩形金属单元之间的间距为50~200nm,所述矩形金属单元的宽度为150~300nm。
5.根据权利要求1或2的所述HEMT器件,其特征在于,所述渐变AlGaN缓冲层的Al组分逐渐降低,所述Al组分分别为0.5、0.45、0.4以及0.25。
6.一种三明治弧形栅极结构的HEMT的制备方法,其特征在于,其包括以下步骤:
在热处理后的Si衬底上外延生长一薄层Al;
在所述薄层Al上依次外延生长AlN缓冲层、渐变AlGaN缓冲层;
在所述渐变AlGaN缓冲层上依次外延生长GaN缓冲层、AlGaN层;
在所述AlGaN层上的预定栅极窗口中刻蚀周期性排列的栅极弧形凹陷;
在所述AlGaN层上预定的源/漏极区域沉积源/漏极金属,在预定栅极区域沉积栅极金属以形成填充所述栅极弧形凹陷的弧形栅极单元以及位于该弧形栅极单元表面的条状栅极;
沉积完金属之后,将该结构置于临时衬底上,去掉衬底、Poly-AlN层和渐变AlGaN缓冲层,露出GaN缓冲层;
在露出的GaN缓冲层表面刻蚀周期性排列的多个矩形凹陷;
在所述GaN缓冲层上沉积金属层制作栅极,形成底场板;
将备用衬底键合至所述GaN缓冲层上形成三明治弧形栅极结构的HEMT。
7.根据权利要求6的所述制备方法,其特征在于,所述备用衬底为上述在所述薄层Al上依次外延生长AlN缓冲层、渐变AlGaN缓冲层,获得的衬底。
8.根据权利要求6或7的所述制备方法,其特征在于,所述栅极弧形凹陷的刻蚀步骤中,栅极弧形凹陷的刻蚀工艺包括,沿栅极的长度方向上,每间隔150~300nm刻蚀有最大宽度为50~200nm的刻蚀区域,刻蚀最大深度为2.4nm。
9.根据权利要求8的所述制备方法,其特征在于,所述栅极弧形凹陷的刻蚀工艺包括,采用多个光刻板,所述光刻板刻蚀区域的宽度依次减小,先采用刻蚀区域宽度最大的光刻板,刻蚀所述AlGaN层一定深度,然后依次采用刻蚀区域宽度减小的光刻板刻蚀所述AlGaN层,每次刻蚀深度相等,多次刻蚀出整体呈弧形的栅极弧形凹陷。
10.根据权利要求6或7所述制备方法,其特征在于,所述AlN缓冲层的外延生长包括,采用金属有机化学气相沉积法,持续通入TMA,同时在T1时间内通入NH3,在T2时间内停止通入NH3,其中T1时间为12s,T2为6s,TMA的流量为13sccm,NH3的流量为800sccm。
CN202010489653.6A 2020-06-02 2020-06-02 一种三明治弧形栅极结构的hemt器件及其制备方法 Active CN111613670B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010489653.6A CN111613670B (zh) 2020-06-02 2020-06-02 一种三明治弧形栅极结构的hemt器件及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010489653.6A CN111613670B (zh) 2020-06-02 2020-06-02 一种三明治弧形栅极结构的hemt器件及其制备方法

Publications (2)

Publication Number Publication Date
CN111613670A true CN111613670A (zh) 2020-09-01
CN111613670B CN111613670B (zh) 2022-10-18

Family

ID=72202264

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010489653.6A Active CN111613670B (zh) 2020-06-02 2020-06-02 一种三明治弧形栅极结构的hemt器件及其制备方法

Country Status (1)

Country Link
CN (1) CN111613670B (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1638149A (zh) * 2003-12-26 2005-07-13 松下电器产业株式会社 半导体装置及其制造方法
JP2008235738A (ja) * 2007-03-23 2008-10-02 Furukawa Electric Co Ltd:The GaN系半導体素子
WO2009001888A1 (ja) * 2007-06-27 2008-12-31 Nec Corporation 電界効果トランジスタ、ならびに、該電界効果トランジスタの作製に供される多層エピタキシャル膜
US20100230717A1 (en) * 2009-03-13 2010-09-16 Kabushiki Kaisha Toshiba Semiconductor device
CN103367420A (zh) * 2012-03-30 2013-10-23 富士通株式会社 化合物半导体器件及其制造方法
CN103930997A (zh) * 2011-10-11 2014-07-16 麻省理工学院 具有凹陷电极结构的半导体器件
CN105895686A (zh) * 2016-01-21 2016-08-24 苏州能讯高能半导体有限公司 高电子迁移率晶体管器件及其制造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1638149A (zh) * 2003-12-26 2005-07-13 松下电器产业株式会社 半导体装置及其制造方法
JP2008235738A (ja) * 2007-03-23 2008-10-02 Furukawa Electric Co Ltd:The GaN系半導体素子
WO2009001888A1 (ja) * 2007-06-27 2008-12-31 Nec Corporation 電界効果トランジスタ、ならびに、該電界効果トランジスタの作製に供される多層エピタキシャル膜
US20100230717A1 (en) * 2009-03-13 2010-09-16 Kabushiki Kaisha Toshiba Semiconductor device
CN103930997A (zh) * 2011-10-11 2014-07-16 麻省理工学院 具有凹陷电极结构的半导体器件
CN103367420A (zh) * 2012-03-30 2013-10-23 富士通株式会社 化合物半导体器件及其制造方法
CN105895686A (zh) * 2016-01-21 2016-08-24 苏州能讯高能半导体有限公司 高电子迁移率晶体管器件及其制造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
李述体 等: "氮化衬底对MOCVD生长GaN的影响", 《华南师范大学学报 (自然科学版 )》 *

Also Published As

Publication number Publication date
CN111613670B (zh) 2022-10-18

Similar Documents

Publication Publication Date Title
CN106229345A (zh) 叠层栅介质GaN基绝缘栅高电子迁移率晶体管及制作方法
CN112993032B (zh) 漏极阶梯场板结构射频hemt器件及其制备方法
JP6977449B2 (ja) 電界効果トランジスタの製造方法及び電界効果トランジスタ
CN109728087B (zh) 基于纳米球掩模的低欧姆接触GaN基HEMT制备方法
CN113178480B (zh) 具有栅漏复合阶梯场板结构的增强型hemt射频器件及其制备方法
CN111063735B (zh) 多级耦合栅隧穿场效应晶体管及制作方法
CN106449737B (zh) 低接触电阻型GaN基器件及其制作方法
WO2022165884A1 (zh) 一种新型增强型GaN HEMT器件结构
CN111613670B (zh) 一种三明治弧形栅极结构的hemt器件及其制备方法
CN110504316B (zh) 具有分割子器件的GaN高电子迁移率晶体管及制造方法
CN112993029B (zh) 一种提高GaN HEMT界面质量的方法
CN112993031B (zh) 双渐变沟道结构hemt射频器件及其制备方法
CN112635552A (zh) 多栅极场板结构hemt器件及其制备方法
CN114725214A (zh) 一种多层钝化凹槽栅mis-hemt器件及其制备方法
CN113257896A (zh) 多场板射频hemt器件及其制备方法
CN113257901A (zh) 栅极空气腔结构射频hemt器件及其制备方法
CN113270494B (zh) 双渐变沟道氮化镓基垂直结构射频器件及其制备方法
CN113257910B (zh) 梳型栅结构hemt射频器件及其制备方法
CN113257911B (zh) 含Sc掺杂的源空气桥结构GaN射频HEMT及其制备方法
CN111613668A (zh) 增强型GaN基MIS-HEMT器件及其制备方法
CN114361121B (zh) 一种带有p-SnO栅帽层的新型金刚石基垂直GaN-HEMT器件及其制备方法
CN106711210A (zh) 介质辅助支撑型纳米栅器件及其制作方法
CN110993692B (zh) 隧穿场效应晶体管及其制作方法
CN106711185B (zh) 高线性度毫米波器件及其制作方法
CN114883324A (zh) 交错调制型双向阻断器件及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant