CN106711185B - 高线性度毫米波器件及其制作方法 - Google Patents

高线性度毫米波器件及其制作方法 Download PDF

Info

Publication number
CN106711185B
CN106711185B CN201611092583.0A CN201611092583A CN106711185B CN 106711185 B CN106711185 B CN 106711185B CN 201611092583 A CN201611092583 A CN 201611092583A CN 106711185 B CN106711185 B CN 106711185B
Authority
CN
China
Prior art keywords
layer
channel region
barrier layer
growth
conductive cap
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201611092583.0A
Other languages
English (en)
Other versions
CN106711185A (zh
Inventor
杨凌
康慨
周小伟
马晓华
郝跃
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xidian University
Original Assignee
Xidian University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xidian University filed Critical Xidian University
Priority to CN201611092583.0A priority Critical patent/CN106711185B/zh
Publication of CN106711185A publication Critical patent/CN106711185A/zh
Application granted granted Critical
Publication of CN106711185B publication Critical patent/CN106711185B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0688—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions characterised by the particular shape of a junction between semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明公开了一种高线性度毫米波器件及其制作方法，主要解决现有器件跨导的线性度差的问题。其器件自下而上包括衬底层(1)、成核层(2)、缓冲层(3)、第二沟道区(4)、背势垒层(5)、第一沟道区(6)、插入层(7)和势垒层(8)，势垒层上刻蚀有深度至背势垒层的凹槽，凹槽的内壁和势垒层上设有增强沟道区(9)；增强沟道区上设有导电帽层(10)；导电帽层上两端设置源电极(11)和漏电极(12)；凹槽内导电帽层上刻有槽栅；槽栅内壁和导电帽层上除源电极和漏电极外的区域设有钝化层(13)；槽栅内的钝化层上设置T型栅电极(14)。本发明拓宽了跨导峰值范围，提高了跨导的线性度，可用于通讯、导航和雷达、基站系统。

Description

高线性度毫米波器件及其制作方法
技术领域
本发明属于微电子技术领域，特别涉及一种高线性度毫米波器件，可用于通讯，卫星导航，雷达系统和基站系统中。
背景技术
随着科技水平的提高，现有的第一、二代半导体材料已经无法满足更高频率、更高功率电子器件的需求，而基于氮化物半导体材料的电子器件则可满足这一要求，大大提高了器件性能，使得以GaN为代表的第三代半导体材料在微波毫米波器件制造中有了广泛的应用。GaN是一种新型宽禁带化合物半导体材料，具有许多硅基半导体材料所不具备的优良特性，如宽禁带宽度，高击穿电场，以及较高的热导率，且耐腐蚀，抗辐射等。进入二十世纪90年代后，由于P型掺杂技术的突破以及成核层技术的引入，使得GaN材料得到快速的发展。GaN材料可以形成AlGaN/GaN异质结构，这种异质结构不仅在室温下能获得很高的电子迁移率，以及极高的峰值电子速度和饱和电子速度，而且可以获得比第二代化合物半导体异质结更高的二维电子气浓度。这些优势使得AlGaN/GaN高电子迁移率晶体管在微波毫米波频段的大功率、高效率、宽带宽、低噪声性能方面显著超过了GaAs基HEMT和InP基HEMT。
然而，随着工作频率的增加，栅漏之间的反馈电容对器件频率特性的影响日益明显；传统异质结结构难以将源漏欧姆接触向更低突破是当前急需解决的问题。
目前，在国内和国际上，主要是缩小栅宽，采用T型栅，以缩小源漏间距，提高器件的频率特性，这些方法包括：
2008年Masataka Higashiwaki等人采用高Al组分AlGaN势垒层和Cat-CVD生长SiN钝化层等措施，在4H-SiC衬底上生长了栅长为60nm的AlGaN/GaN HEMT器件，其中2DEG面密度为2×1013cm-2，器件的2DEG迁移率为1900cm2/(V·s)，饱和电流为1.6A/mm，fT和fmax分别达到了190GHz和241GHz。参考文献Masataka Higashiwaki,Takashi Mimura,ToshiakeMatsui Ga N-based FETs using Cat-CVD Si N passivation for millimeter-waveapplications Thin Solid Film 516(2008)548-552。
2010年，Jinwook W.Chung等人报道了最大振荡频率达300GHz的AlGaN/GaN HEMT器件。该器件采用T形槽栅结构，栅长为60nm，漏源距离为1.1μm。参考文献Chung J W,HokeW E,Chumbes E M,et al.AlGaN/GaN HEMT with 300-GHz[J].Electron Device Letters,IEEE,2010,31(3):195-197。
综上所述，当前，国际上毫米波GaN基器件的制作都是采用缩小栅宽的方法，以减小源漏间距，提高器件的频率特性，但存在以下不足：
一是当器件栅长小于100nm以后，缩小栅宽会导致栅的支撑性变差；
二是随着栅漏间距的减小，寄生电容对器件频率特性的影响会增强；
三是随着栅宽的减小，栅控能力下降，导致跨导的线性度降低。
发明内容
本发明的目的在于针对上述已有技术的缺点，提出一种高线性度毫米波器件及其制作方法，以减少源漏接触电阻、栅漏寄生电容，提高器件在高频下的频率特性，提高跨导线性度，获得高性能的毫米波器件。
本发明的技术方案是这样实现的：
1.一种高线性度毫米波器件，自下而上包括衬底层、成核层、缓冲层、第二沟道区、背势垒层、第一沟道区、插入层和势垒层，其特征在于：势垒层上刻蚀有深度至背势垒层的凹槽，凹槽的内壁和势垒层上设有增强沟道区；增强沟道区上设有导电帽层；导电帽层上两端设置源电极和漏电极；在凹槽内导电帽层上刻有沟槽；在沟槽内壁和导电帽层上除源电极和漏电极外的区域设有钝化层；在沟槽内的钝化层上设置T型栅电极，形成下探式栅极结构。
作为优选，所述的凹槽的宽度为0.2μm-1μm。
作为优选，所述的凹槽刻蚀深度为35nm-120nm。
作为优选，所述的势垒层由AlGaN/InAlN层组成，其中，AlGaN层的厚度为3nm-50nm，Al组分为5％-100％；InAlN层的厚度为3nm-20nm，In组分的含量为5％-25％。
作为优选，所述增强沟道区厚度为2-15nm。
作为优选，所述导电帽层厚度为10-30nm。
2.一种制作高线性度毫米波基器件的方法，包括如下步骤：
1)在衬底基片上，利用MOCVD工艺，依次生长成核层、缓冲层、第二沟道区、背势垒层、第一沟道区、AlN插入层和势垒层；
2)在势垒层涂抹光刻胶并光刻出凹槽区域，而后利用ICP设备对光刻图形区域进行干法刻蚀，刻蚀凹槽至背势垒层，形成光滑的倒角区；
3)在势垒层与凹槽区上，利用MOCVD工艺，依次生长增强沟道区和导电帽层；
4)在导电帽层上采用ICP设备，刻蚀台面至第二沟道区；
5)在导电帽层上光刻出源电极和漏电极图形，采用电子束蒸发工艺，在源电极和漏电极图形区蒸发欧姆接触金属；
6)在导电帽层涂抹光刻胶并在凹槽内光刻出沟槽区域，而后利用ICP设备对光刻图形区域进行干法刻蚀，形成沟槽；
7)在沟槽内和导电帽层上除源电极和漏电极外的区域利用ALD设备进行原子层Al2O3介质的淀积，形成Al2O3钝化层；
8)采用电子束蒸发工艺，在凹槽内钝化层上蒸发栅电极金属层，去除光刻胶，完成器件的制作。
本发明与现有技术相比具有如下优点：
1.本发明通过多沟道的外延结构设计，有效的减少了外延结构的方阻和接触电阻，提升了器件的频率特性。
2.本发明通过下探式的凹槽结构设计，有效的缩短了源漏间距，解决了源漏间距缩小的工艺难点，大幅改善了器件的频率特性。
3.本发明采用下探式的栅型器件结构，增加了栅漏之间的距离，显著减少传统器件的栅漏寄生电容，极大的推进了毫米波器件的实用化进程。
4.本发明增加了增强沟道区和导电帽层，为耗尽型器件的栅极提供额外电流，拓宽了跨导峰值范围，提高了跨导的线性度。
附图说明
图1是本发明高线性度毫米波器件的剖面结构示意图；
图2是高线性度毫米波器件的制作工艺流程图。
具体实施方式
参照图1，本发明器件的结构包括衬底层1、成核层2、缓冲层3、第二沟道区4、背势垒层5、第一沟道区6、插入层7、势垒层8、增强沟道区9、导电帽层10、源电极11、漏电极12、钝化层13和栅电极14。其中，衬底层1、成核层2、缓冲层3、第二沟道区4、背势垒层5、第一沟道区6、插入层7和势垒层8自下而上设置；势垒层9上刻蚀有深度至背势垒层5的凹槽；增强沟道区设置在凹槽的内壁和势垒层8之上；导电帽层设置于增强沟道区9之上；源电极11和漏电极12位于导电帽层10的表面，且分布在凹槽两边；在凹槽内导电帽层上刻有深度至增强沟道区的沟槽；钝化层13位于沟槽内壁和导电帽层上除源电极和漏电极外的区域；栅电极位于沟槽内的钝化层上。凹槽的宽度为0.2μm-1μm，凹槽刻蚀深度为35nm-120nm；势垒层选用AlGaN层的厚度为3nm-50nm，势垒层选用InAlN层的厚度为3nm-20nm；增强沟道区厚度为2-15nm；导电帽层厚度为10-30nm。
参照图2，本发明给出制备高线性度毫米波器件的如下四种实施例：
实施例一，在蓝宝石衬底上制作凹槽宽度为0.2μm，凹槽刻蚀深度为35nm，势垒层为AlGaN层，厚度为3nm，增强沟道区的厚度为2nm，导电帽层的厚度为10nm的高线性度毫米波器件。
步骤1，在蓝宝石基片上，利用MOCVD工艺，生长AlN成核层。
先将蓝宝石衬底温度降低为500℃，保持生长压力为40Torr，氢气流量为1000sccm，氨气流量为600sccm，向反应室通入流量为4sccm的铝源，在蓝宝石衬底上生长厚度为5nm的低温AlN层；
再将生长温度升高到940℃，保持生长压力为40Torr，氢气流量为1000sccm，氨气流量为1000sccm，向反应室通入流量为4sccm的铝源，在低温AlN成核层上再生长厚度为60nm的高温AlN层；
该低温AlN层与高温AlN层共同形成AlN成核层。
步骤2，在AlN成核层上，生长GaN缓冲层。
将生长温度升高到940℃，保持生长压力为40Torr，氢气流量为1000sccm，氨气流量为1000sccm，向反应室同时通入流量为60sccm的镓源和流量为10sccm的铁源，在成核层上生长厚度为1μm的铁掺杂GaN缓冲层。
步骤3，在缓冲层上，生长第二沟道区。
将生长温度升高到940℃，保持生长压力为40Torr，氢气流量为1000sccm，氨气流量为1000sccm，向反应室通入流量为60sccm的镓源，生长厚度为10nm的GaN第二沟道区。
步骤4，在第二沟道区上，生长背势垒层。
将生长温度升高到960℃，保持生长压力为40Torr，氢气流量为1000sccm，氨气流量为1000sccm，向反应室通入流量为60sccm的镓源，向反应室通入流量为4sccm的铝源，掺入浓度为1×1018/cm3的Si杂质，生长厚度为20nm的背势垒层。
步骤5，在背势垒层上，生长第一沟道区。
将生长温度升高到960℃，保持生长压力为40Torr，氢气流量为1000sccm，氨气流量为1000sccm，向反应室通入流量为60sccm的镓源，生长厚度为20nm的GaN第一沟道区。
步骤6，在第一沟道区上，生长AlN插入层。
将生长温度升高到960℃，保持生长压力为40Torr，氢气流量为1000sccm，氨气流量为1000sccm，向反应室通入流量为4sccm的铝源，生长厚度为0.2nm的AlN插入层。
步骤7，在AlN插入层上，生长AlGaN势垒层。
将生长温度升高到960℃，保持生长压力为40Torr，氢气流量为1000sccm，氨气流量为1000sccm，向反应室通入流量为60sccm的镓源，向反应室通入流量为4sccm的铝源，生长厚度为3nm，Al组分从5％-100％变化的AlGaN势垒层。
步骤8，在势垒层涂抹光刻胶并光刻出凹槽图形，对光刻图形区域进行干法刻蚀，形成光滑的倒角区。
(8a)在势垒层上光刻凹槽图形：
将生长有势垒层的样片放在200℃的热板上烘烤5min；然后对样片以3500rpm的转速甩光刻胶，完成甩胶后在90℃的热板上烘1min；接着，将样片放入光刻机中对凹槽图形区域内的光刻胶进行曝光；最后，将完成曝光后的样片放入显影液中以移除凹槽图形区域内的光刻胶，并对其进行超纯水冲洗和氮气吹干；
(8b)在势垒层上刻蚀凹槽区域：
对完成凹槽图形光刻的样片，采用ICP工艺干法刻蚀势垒层至背势垒层，形成光滑的倒角区，其刻蚀气体为Cl2/BCl3，压力为10mT，功率为20W，偏压为5V，刻蚀时间为20s，形成光滑的倒角区；
(8c)去除刻蚀后的掩膜：
将完成凹槽刻蚀的样片依次放入丙酮溶液、剥离液、丙酮溶液和乙醇溶液中进行清洗，以去除电隔离区域外的光刻胶，然后用去离子水清洗并用氮气吹干。
步骤9，在凹槽内壁和势垒层上，生长增强沟道区。
将衬底温度升高到940℃，保持生长压力40Torr，氢气流量为1000sccm，氨气流量为1000sccm，向反应室通入流量为60sccm的镓源，生长厚度为2nm的增强沟道区。
步骤10，在增强沟道区上，生长导电帽层。
将衬底温度升高到960℃，保持生长压力40Torr，氢气流量为1000sccm，氨气流量为1000sccm，向反应室通入流量为60sccm的镓源，掺入浓度为1×1018/cm3的Si杂质，生长厚度为10nm的导电帽层。
步骤11，在导电帽层上光刻有源区的电隔离区域，利用ICP工艺制作器件有源区的电隔离。
(11a)在导电帽层上光刻电隔离区域：
首先，将生长有导电帽层的样片放在200℃的热板上烘烤5min；
然后，对样片甩光刻胶，转速为3500rpm，完成甩胶后在90℃的热板上烘1min；
接着，将样片放入光刻机中对电隔离区域内的光刻胶进行曝光；
最后，将完成曝光后的样片放入显影液中以移除电隔离区域内的光刻胶，并对其进行超纯水冲洗和氮气吹干；
(11b)在导电帽层上刻蚀电隔离区域：
对完成光刻的样片，采用ICP工艺干法刻蚀势垒层，实现有源区的台面隔离，刻蚀采用的气体Cl2/BCl3，压力为2mT，功率为20W，偏压为10V，刻蚀时间为40s；
(11c)去除刻蚀后的掩膜：
将完成有源区隔离的样片依次放入丙酮溶液、剥离液、丙酮溶液和乙醇溶液中进行清洗，以去除电隔离区域外的光刻胶，然后用去离子水清洗并用氮气吹干。
步骤12，在导电帽层上制作源电极和漏电极。
(12a)在导电帽层上光刻源电极区域和漏电极区域：
首先，将完成台面刻蚀的样片放在200℃的热板上烘烤5min；
然后，在样片上甩剥离胶，其甩胶厚度为0.35μm，并将样片在温度为200℃的热板上烘5min；
接着，在该样片上甩光刻胶，其甩胶厚度为0.77μm，并将样片在90℃热板上烘1min；
之后，将样片放入光刻机中对源电极区域和漏电极区域的光刻胶进行曝光；
最后，将完成曝光的样片放入显影液中移除源电极区域和漏电极区域的光刻胶和剥离胶，并对其进行超纯水冲洗和氮气吹干；
(12b)打底膜：
将完成源电极区域和漏电极区域光刻的样片采用等离子去胶机去除图形区未显影干净的光刻胶薄层，其处理的时间为5min，该步骤大大提高了剥离的成品率；
(12c)蒸发源漏电极金属：
将完成等离子去胶的样品放入电子束蒸发台中，待电子束蒸发台的反应腔室真空度达到2×10-6Torr之后，再在源电极区域和漏电极区域内的势垒层上以及源电极区域和漏电极区域外的光刻胶上蒸发欧姆金属，该欧姆金属是由下向上依次由Ti、Al、Ni和Au四层金属组成的金属堆栈结构；
(12d)剥离金属及退火：
首先，将完成源漏金属蒸发的样片在丙酮中浸泡40分钟以上后进行超声处理；
然后，将样片放入温度为60℃的剥离液中水浴加热5min；
之后，将样片依次放入丙酮溶液和乙醇溶液中超声清洗3min；
接着，用超纯水冲洗样片并用氮气吹干。
最后，将样片放入快速退火炉中，向退火炉中通入10min氮气，再在氮气气氛中将退火炉温度设为830℃进行30s的高温退火，形成源电极和漏电极。
步骤13，在凹槽内导电帽层上采用刻蚀工艺，形成沟槽。
(13a)在导电帽层上光刻沟槽区域：
将完成欧姆电极蒸发的样片放在200℃的热板上烘烤5min；对样片甩光刻胶，转速为3500rpm，完成甩胶后在90℃的热板上烘1min；接着，将样片放入光刻机中对沟槽区域内的光刻胶进行曝光；最后，将完成曝光后的样片放入显影液中以移沟槽区域内的光刻胶，并对其进行超纯水冲洗和氮气吹干；
(13b)利用ICP刻蚀工艺减薄辅助支撑层区域，并移除沟槽区域内的导电帽层，其刻蚀条件为：采用的气体Cl2/BCl3，压力为10mT，功率为20W，偏压为5V，刻蚀时间为10s；
(13c)去除刻蚀后的掩膜：
将完成沟槽刻蚀的样片依次放入丙酮溶液、剥离液、丙酮溶液和乙醇溶液中进行清洗，以去除电隔离区域外的光刻胶，然后用去离子水清洗并用氮气吹干。
步骤14，在沟槽的内壁和导电帽层除源电极和漏电极外的区域上，原子层淀积Al2O3钝化层。
对完成沟槽刻蚀的样片进行原子层Al2O3介质的淀积，原子层淀积炉内通入前躯体TMA和水，在温度250℃，反应室压力0.1mT的条件下，淀积形成钝化层。
步骤15，蒸发栅电极金属层。
(15a)在沟槽内钝化层上光刻栅电极区域：
首先，将完成钝化层淀积的样片放在200℃的热板上烘烤5min；
然后，在样片上甩剥离胶，其甩胶厚度为0.35μm，并将样片在温度为200℃的热板上烘5min；
接着，在该样片上甩光刻胶，其甩胶厚度为0.77μm，并将样片在90℃热板上烘1min；
之后，将样片放入光刻机中对栅电极区域的光刻胶进行曝光；
最后，将完成曝光的样片放入显影液中移除栅电极区域的光刻胶和剥离胶，并对其进行超纯水冲洗和氮气吹干；
(15b)打底膜：
将完成栅电极光刻的样片采用等离子去胶机去除图形区未显影干净的光刻胶薄层，其处理的时间为5min；
(15c)蒸发源漏电极金属：
将完成等离子去胶的样品放入电子束蒸发台中，待电子束蒸发台的反应腔室真空度达到2×10-6Torr之后，再在栅电极区域的钝化层上和栅电极区域以外的光刻胶上蒸发欧姆金属，该欧姆金属是由下向上依次由Ni、Au和Ni三层金属组成的金属堆栈结构；
(15d)剥离金属：
将完成栅电极蒸发的样片在丙酮中浸泡40分钟以上后进行超声处理；然后将样片放入温度为60℃的剥离液中水浴加热5min；接着，将样片依次放入丙酮溶液和乙醇溶液中超声清洗3min；最后，用超纯水冲洗样片并用氮气吹干，完成器件的制作。
实施例二，在SiC衬底上制作凹槽宽度为1μm，凹槽刻蚀深度为120nm，势垒层为AlGaN层，厚度为50nm，增强沟道区的厚度为10nm，导电帽层的厚度为30nm的高线性度毫米波器件。
步骤一，在SiC基片上，利用MOCVD工艺，生长AlN成核层。
先将SiC衬底温度降低为650℃，保持生长压力为100Torr，氢气流量为5000sccm，氨气流量为3000sccm，向反应室通入流量为20sccm的铝源，在SiC衬底上生长厚度为10nm的低温AlN层；
再将生长温度升高到1050℃，保持生长压力为100Torr，氢气流量为5000sccm，氨气流量为3000sccm，向反应室通入流量为20sccm的铝源，在低温AlN成核层上再生长厚度为200nm的高温AlN层；
该低温AlN层与高温AlN层共同形成AlN成核层。
步骤二，在AlN成核层上，生长GaN缓冲层。
将生长温度升高到1050℃，保持生长压力为100Torr，氢气流量为5000sccm，氨气流量为3000sccm，向反应室同时通入流量为200sccm的镓源和流量为200sccm的铁源，在成核层上生长厚度为2μm的铁掺杂GaN缓冲层。
步骤三，在缓冲层上，生长第二沟道区。
将生长温度升高到1050℃，保持生长压力为100Torr，氢气流量为5000sccm，氨气流量为3000sccm，向反应室通入流量为200sccm的镓源，生长厚度为20nm的GaN第二沟道区。
步骤四，在第二沟道区上，生长背势垒层。
将生长温度升高到1050℃，保持生长压力为100Torr，氢气流量为5000sccm，氨气流量为3000sccm，向反应室通入流量为200sccm的镓源，向反应室通入流量为50sccm的铝源，掺入浓度为1×1019/cm3的Si杂质，生长厚度为25nm的背势垒层。
步骤五，在背势垒层上，生长第一沟道区。
将生长温度升高到1050℃，保持生长压力为100Torr，氢气流量为5000sccm，氨气流量为3000sccm，向反应室通入流量为200sccm的镓源，生长厚度为30nm的GaN第一沟道区。
步骤六，在第一沟道区上，生长AlN插入层。
将生长温度升高到1050℃，保持生长压力为100Torr，氢气流量为5000sccm，氨气流量为3000sccm，向反应室通入流量为50sccm的铝源，生长厚度为2nm的AlN插入层。
步骤七，在AlN插入层上，生长AlGaN势垒层。
将生长温度升高到1050℃，保持生长压力为100Torr，氢气流量为5000sccm，氨气流量为3000sccm，向反应室通入流量为200sccm的镓源，向反应室通入流量为50sccm的铝源，生长厚度为50nm，Al组分从5％-100％变化的AlGaN势垒层。
步骤八，在势垒层涂抹光刻胶并光刻出凹槽图形，对光刻图形区域进行干法刻蚀，形成光滑的倒角区。
(8.1)在势垒层上光刻凹槽图形：
本步骤的具体实现与实施例一中的步骤8a)相同；
(8.2)在势垒层上刻蚀凹槽区域：
对完成凹槽图形光刻的样片，采用ICP工艺干法刻蚀势垒层至背势垒层，形成光滑的倒角区，其刻蚀气体为Cl2/BCl3，压力为50mT，功率为100W，偏压为100V，刻蚀时间为80s，形成光滑的倒角区；
(8.3)去除刻蚀后的掩膜：
本步骤的具体实现与实施例一中的步骤8c)相同；
步骤九，在凹槽内壁和势垒层上，生长增强沟道区。
将衬底温度升高到1050℃，保持生长压力100Torr，氢气流量为5000sccm，氨气流量为3000sccm，向反应室通入流量为200sccm的镓源，生长厚度为10nm的增强沟道区。
步骤十，在增强沟道区上，生长导电帽层。
将衬底温度升高到1050℃，保持生长压力100Torr，氢气流量为5000sccm，氨气流量为3000sccm，向反应室通入流量为200sccm的镓源，掺入浓度为1×1019/cm3的Si杂质，生长厚度为30nm的导电帽层。
步骤十一，在导电帽层上光刻有源区的电隔离区域，利用ICP工艺制作器件有源区的电隔离。
(11.1)在导电帽层上光刻电隔离区域：
本步骤的具体实现与实施例一中的步骤11a)相同；
(11.2)在导电帽层上刻蚀电隔离区域：
对完成光刻的样片，采用ICP工艺干法刻蚀势垒层，实现有源区的台面隔离，刻蚀采用的气体Cl2/BCl3，压力为20mT，功率为150W，偏压为100V，刻蚀时间为100s；
(11.3)去除刻蚀后的掩膜：
本步骤的具体实现与实施例一中的步骤11c)相同；
步骤十二，在导电帽层上制作源电极和漏电极。
本步骤的具体实现与实施例一中的步骤12相同；
步骤十三，在凹槽内导电帽层上采用刻蚀工艺，形成沟槽。
(13.1)在导电帽层上光刻沟槽区域：
本步骤的具体实现与实施例一中的步骤13a)相同；
(13.2)利用ICP刻蚀工艺减薄辅助支撑层区域，并移除沟槽区域内的导电帽层，其刻蚀条件为：采用的气体Cl2/BCl3，压力为50mT，功率为100W，偏压为100V，刻蚀时间为40s；
(13.3)去除刻蚀后的掩膜：
本步骤的具体实现与实施例一中的步骤13c)相同；
步骤十四，在沟槽的内壁和导电帽层除源电极和漏电极外的区域上，原子层淀积Al2O3钝化层。
对完成沟槽刻蚀的样片进行原子层Al2O3介质的淀积，原子层淀积炉内通入前躯体TMA和水，在温度320℃，反应室压力1.5mT的条件下，淀积形成钝化层。
步骤十五，蒸发栅电极金属层。
本步骤的具体实现与实施例一中的步骤15相同；
实施例三，在蓝宝石衬底上制作凹槽宽度为0.2μm，凹槽刻蚀深度为35nm，势垒层为InAlN层，厚度为3nm，增强沟道区的厚度为2nm，导电帽层的厚度为10nm的高线性度毫米波器件。
步骤A，在蓝宝石基片上，利用MOCVD工艺，生长AlN成核层。
本步骤的具体实现与实施例一中的步骤1相同。
步骤B，在AlN成核层上，生长GaN缓冲层。
本步骤的具体实现与实施例一中的步骤2相同。
步骤C，在缓冲层上，生长第二沟道区。
本步骤的具体实现与实施例一中的步骤3相同。
步骤D，在第二沟道区上，生长背势垒层。
本步骤的具体实现与实施例一中的步骤4相同。
步骤E，在背势垒层上，生长第一沟道区。
本步骤的具体实现与实施例一中的步骤5相同。
步骤F，在第一沟道区上，生长AlN插入层。
本步骤的具体实现与实施例一中的步骤6相同。
步骤G，在AlN插入层上，生长InAlN势垒层。
将生长温度升高到500℃，保持生长压力为40Torr，氢气流量为1000sccm，氨气流量为1000sccm，向反应室通入流量为60sccm的铟源，向反应室通入流量为4sccm的铝源，生长厚度为3nm，In组分从5％-25％变化的InAlN势垒层。
步骤H，在势垒层涂抹光刻胶并光刻出凹槽图形，对光刻图形区域进行干法刻蚀，形成光滑的倒角区。
本步骤的具体实现与实施例一中的步骤8相同。
步骤I，在凹槽内壁和势垒层上，生长增强沟道区。
本步骤的具体实现与实施例一中的步骤9相同。
步骤J，在增强沟道区上，生长导电帽层。
本步骤的具体实现与实施例一中的步骤10相同。
步骤K，在导电帽层上光刻有源区的电隔离区域，利用ICP工艺制作器件有源区的电隔离。
本步骤的具体实现与实施例一中的步骤11相同。
步骤L，在导电帽层上制作源电极和漏电极。
本步骤的具体实现与实施例一中的步骤12相同。
步骤M，在凹槽内导电帽层上采用刻蚀工艺，形成沟槽。
本步骤的具体实现与实施例一中的步骤13相同。
步骤N，在沟槽的内壁和导电帽层除源电极和漏电极外的区域上，原子层淀积Al2O3钝化层。
本步骤的具体实现与实施例一中的步骤14相同。
步骤O，蒸发栅电极金属层。
本步骤的具体实现与实施例一中的步骤15相同。
实施例四，在Si衬底上制作凹槽宽度为1μm，凹槽刻蚀深度为90nm，势垒层为InAlN层，厚度为20nm，增强沟道区的厚度为10nm，导电帽层的厚度为30nm的高线性度毫米波器件。
第一步，在Si基片上，利用MOCVD工艺，生长AlN成核层。
先将Si衬底温度降低为650℃，保持生长压力为100Torr，氢气流量为5000sccm，氨气流量为3000sccm，向反应室通入流量为20sccm的铝源，在SiC衬底上生长厚度为10nm的低温AlN层；
再将生长温度升高到1050℃，保持生长压力为100Torr，氢气流量为5000sccm，氨气流量为3000sccm，向反应室通入流量为20sccm的铝源，在低温AlN成核层上再生长厚度为200nm的高温AlN层；
该低温AlN层与高温AlN层共同形成AlN成核层。
第二步，在AlN成核层上，生长GaN缓冲层。
本步骤的具体实现与实施例二中的步骤二相同。
第三步，在缓冲层上，生长第二沟道区。
本步骤的具体实现与实施例二中的步骤三相同。
第四步，在第二沟道区上，生长背势垒层。
本步骤的具体实现与实施例二中的步骤四相同。
第五步，在背势垒层上，生长第一沟道区。
本步骤的具体实现与实施例二中的步骤五相同。
第六步，在第一沟道区上，生长AlN插入层。
本步骤的具体实现与实施例二中的步骤六相同。
第七步，在AlN插入层上，生长InAlN势垒层。
将生长温度升高到90℃，保持生长压力为400Torr，氢气流量为5000sccm，氨气流量为3000sccm，向反应室通入流量为200sccm的铟源，向反应室通入流量为50sccm的铝源，生长厚度为20nm、Al组分从5％-25％变化的AlGaN势垒层。
第八步，在势垒层涂抹光刻胶并光刻出凹槽图形，对光刻图形区域进行干法刻蚀，形成光滑的倒角区。
首先，在势垒层上光刻凹槽图形，其光刻过程与实施例一中的步骤8a)相同；
然后，在势垒层上刻蚀凹槽区域：对完成凹槽图形光刻的样片，采用ICP工艺干法刻蚀势垒层至背势垒层，形成光滑的倒角区，其刻蚀气体为Cl2/BCl3，压力为50mT，功率为100W，偏压为100V，刻蚀时间为70s，形成光滑的倒角区；
最后，去除刻蚀后的掩膜，其去除掩膜过程与实施例一中的步骤8c)相同。
第九步，在凹槽内壁和势垒层上，生长增强沟道区。
本步骤的具体实现与实施例二中的步骤九相同。
第十步，在增强沟道区上，生长导电帽层。
本步骤的具体实现与实施例二中的步骤十相同。
第十一步，在导电帽层上光刻有源区的电隔离区域，利用ICP工艺制作器件有源区的电隔离。
首先，在导电帽层上光刻电隔离区域，其光刻过程与实施例一中的步骤11a)相同；
然后，在导电帽层上刻蚀电隔离区域：对完成光刻的样片，采用ICP工艺干法刻蚀势垒层，实现有源区的台面隔离，刻蚀采用的气体Cl2/BCl3，压力为20mT，功率为150W，偏压为100V，刻蚀时间为90s；
最后，去除刻蚀后的掩膜，其去除掩膜过程与实施例一中的步骤11c)相同。
第十二步，在导电帽层上制作源电极和漏电极。
本步骤的具体实现与实施例一中的步骤12相同。
第十三步，在凹槽内导电帽层上采用刻蚀工艺，形成沟槽。
本步骤的具体实现与实施例二中的步骤十三相同。
第十四步，在沟槽的内壁和导电帽层除源电极和漏电极外的区域上，原子层淀积Al2O3钝化层。
本步骤的具体实现与实施例二中的步骤十四相同。
步骤十五，蒸发栅电极金属层。
本步骤的具体实现与实施例一中的步骤15相同。
以上描述仅是本发明的几个具体实例，不构成对本发明的任何限制，显然对于本领域的专业人员来说，在了解了本发明的内容和原理后，都可能在不背离本发明原理、结构的情况下，进行形式和细节上的各种修正和改变，但是这些基于本发明思想的修正和改变仍在本发明的权利要求保护范围之内。

Claims (10)

1.高线性度毫米波器件，自下而上包括衬底层(1)、成核层(2)、缓冲层(3)、第二沟道区(4)、背势垒层(5)、第一沟道区(6)、插入层(7)和势垒层(8)，其特征在于：势垒层(8)上刻蚀有深度至背势垒层(5)的凹槽，凹槽的内壁和势垒层(8)上设有氮化镓增强沟道区(9)；该氮化镓增强沟道区(9)上设有导电帽层(10)；导电帽层(10)上两端设置源电极(11)和漏电极(12)；在凹槽内导电帽层上刻有沟槽；在沟槽内壁和导电帽层上除源电极和漏电极外的区域设有钝化层(13)；在沟槽内的钝化层上设置T型栅电极(14)，形成下探式栅极结构。
2.根据权利要求1所述的高线性度毫米波器件，其特征在于凹槽的宽度为0.2μm-1μm，凹槽的刻蚀深度为35nm-120nm。
3.根据权利要求1所述的高线性度毫米波器件，其特征在于势垒层由AlGaN层和GaN帽层组成或者由InAlN层和GaN帽层组成，其中，AlGaN层的厚度为3nm-50nm，Al组分的含量为5％-100％；InAlN层的厚度为3nm-20nm，In组分的含量为5％-25％。
4.根据权利要求1所述的高线性度毫米波器件，其特征在于背势垒层(5)采用Si掺杂，掺杂的浓度为1×1018cm-3-1×1019cm-3。
5.根据权利要求1所述的高线性度毫米波器件，其特征在于增强沟道区(9)的厚度为2-10nm；导电帽层(10)采用Si掺杂，其厚度为10-30nm，掺杂的浓度为1×1018cm-3-1×1019cm-3。
6.一种高线性度毫米波器件的制作方法，包括如下步骤：
1)在衬底基片上，利用MOCVD工艺，依次生长成核层、缓冲层、第二沟道区、背势垒层、第一沟道区、AlN插入层和势垒层；
2)在势垒层涂抹光刻胶并光刻出凹槽区域，而后利用ICP设备对光刻图形区域进行干法刻蚀，刻蚀凹槽至背势垒层，形成光滑的倒角区；
3)在势垒层与凹槽区上，利用MOCVD工艺，依次生长增强沟道区和导电帽层；
4)在导电帽层上采用ICP设备，刻蚀台面至第二沟道区；
5)在导电帽层上光刻出源电极和漏电极图形，采用电子束蒸发工艺，在源电极和漏电极图形区蒸发欧姆接触金属；
6)在导电帽层涂抹光刻胶并在凹槽内光刻出沟槽区域，而后利用ICP设备对光刻图形区域进行干法刻蚀，形成沟槽；
7)在沟槽内和导电帽层上除源电极和漏电极外的区域利用ALD设备进行原子层Al2O3介质的淀积，形成Al2O3钝化层；
8)采用电子束蒸发工艺，在凹槽内钝化层上蒸发栅电极金属层，去除光刻胶，完成器件的制作。
7.根据权利要求6所述的方法，其中步骤1和步骤3中利用的MOCVD设备依次生长成核层、缓冲层、第二沟道区、背势垒层、第一沟道区、AlN插入层、势垒层、增强沟道区和导电帽层，其工艺参数如下：
成核层：低温成核温度为500-650℃，生长压力为40-100Torr，氢气流量为1000-5000sccm，氨气流量为600-3000sccm，铝源流量为4-20sccm；高温成核温度为940-1050℃，生长压力为40-100Torr，氢气流量为1000-5000sccm，氨气流量为1000-3000sccm，铝源流量为4-20sccm；
缓冲层：生长温度为940-1050℃，生长压力为40-100Torr，氢气流量为1000-5000sccm，氨气流量为1000-3000sccm，镓源流量为60-200sccm，铁源流量为10-200sccm；
第二沟道区：生长温度为940-1050℃，生长压力40-100Torr，氢气流量为1000-5000sccm，氨气流量为1000-3000sccm，镓源流量为60-200sccm；
背势垒层：温度为960-1050℃，生长压力为40-100Torr，氢气流量为1000-5000sccm，氨气流量为1000-3000sccm，镓源流量为60-200sccm，铝源流量为4-50sccm，Si杂质掺入浓度为1×1018-1×1019/cm3；
第一沟道区：生长温度为960-1050℃，生长压力为40-100Torr，氢气流量为1000-5000sccm，氨气流量为1000-3000sccm，镓源流量为60-200sccm；
AlN插入层：生长温度为960-1050℃，生长压力为40-100Torr，氢气流量为1000-5000sccm，氨气流量为1000-3000sccm，铝源流量为4-50sccm；
AlGaN势垒层：生长温度为960-1050℃，生长压力为40-100Torr，氢气流量为1000-5000sccm，氨气流量为1000-3000sccm，镓源流量为60-200sccm，铝源流量为4-50sccm，生长厚度为3-50nm，Al组分从5％-100％变化；
InAlN势垒层：生长温度为500-900℃，生长压力为40-400Torr，氮气流量为1000-5000sccm，氨气流量为1000-3000sccm，铟源流量为60-200sccm，铝源流量为4-50sccm，生长厚度为3-20nm，In组分从5％-25％变化；
增强沟道区：生长温度为940-1050℃，生长压力为40-100Torr，氢气流量为1000-5000sccm，氨气流量为1000-3000sccm，镓源流量为60-200sccm；
导电帽层：生长温度为960-1050℃，生长压力为40-100Torr，氢气流量为1000-5000sccm，氨气流量为1000-3000sccm，镓源流量为60-200sccm，Si杂质掺入浓度为1×1018-1×1019/cm3。
8.根据权利要求6所述的方法，其中步骤2、步骤4和步骤6中利用的ICP设备刻蚀台面与凹槽区，其工艺参数如下：
凹槽刻蚀：刻蚀气体为Cl2/BCl3，压力为10-50mT，功率为20W-100W，偏压为5V-100V，刻蚀时间为20s-80s；
台面刻蚀：刻蚀气体为Cl2/BCl3，压力为2-20mT，功率为20W-150W，偏压为10V-100V，刻蚀时间为40s-100s；
沟槽刻蚀：刻蚀气体为Cl2/BCl3，压力为10-50mT，功率为20W-100W，偏压为5V-100V，刻蚀时间为10s-40s。
9.根据权利要求6所述的方法，其中步骤7利用的ALD设备淀积形成钝化层，其工艺参数如下：
前躯体为TMA和水，
淀积温度为250-320℃，
反应室压力为0.1mT-1.5mT。
10.根据权利要求6所述的方法，其中步骤5中电子束蒸发源漏欧姆接触的金属材料和步骤8中电子束蒸发栅极肖特基接触的金属材料，分别为Ti/Al/Ni/Au，和Ni/Au/Ni。
CN201611092583.0A 2016-12-01 2016-12-01 高线性度毫米波器件及其制作方法 Active CN106711185B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201611092583.0A CN106711185B (zh) 2016-12-01 2016-12-01 高线性度毫米波器件及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201611092583.0A CN106711185B (zh) 2016-12-01 2016-12-01 高线性度毫米波器件及其制作方法

Publications (2)

Publication Number Publication Date
CN106711185A CN106711185A (zh) 2017-05-24
CN106711185B true CN106711185B (zh) 2019-08-13

Family

ID=58935517

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611092583.0A Active CN106711185B (zh) 2016-12-01 2016-12-01 高线性度毫米波器件及其制作方法

Country Status (1)

Country Link
CN (1) CN106711185B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102130159A (zh) * 2011-01-06 2011-07-20 西安电子科技大学 高电子迁移率晶体管
CN102130158A (zh) * 2011-01-05 2011-07-20 西安电子科技大学 阶梯型凹槽栅高电子迁移率晶体管
CN104091827A (zh) * 2014-06-23 2014-10-08 桂林电子科技大学 金属氧化物半导体场效应晶体管射频开关器件及制备方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9231064B1 (en) * 2014-08-12 2016-01-05 Raytheon Company Double heterojunction group III-nitride structures

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102130158A (zh) * 2011-01-05 2011-07-20 西安电子科技大学 阶梯型凹槽栅高电子迁移率晶体管
CN102130159A (zh) * 2011-01-06 2011-07-20 西安电子科技大学 高电子迁移率晶体管
CN104091827A (zh) * 2014-06-23 2014-10-08 桂林电子科技大学 金属氧化物半导体场效应晶体管射频开关器件及制备方法

Also Published As

Publication number Publication date
CN106711185A (zh) 2017-05-24

Similar Documents

Publication Publication Date Title
CN101916773B (zh) 一种双沟道mos-hemt器件的制作方法
CN104393039B (zh) InAlN/AlGaN增强型高电子迁移率晶体管及其制作方法
CN105931999B (zh) 薄势垒增强型AlGaN/GaN高电子迁移率晶体管及其制作方法
CN101710590B (zh) AlGaN/GaN绝缘栅高电子迁移率晶体管的制作方法
CN105762078B (zh) GaN基纳米沟道高电子迁移率晶体管及制作方法
CN107369704B (zh) 含有铁电栅介质的叠层栅增强型GaN高电子迁移率晶体管及制备方法
CN106847895B (zh) 基于TiN/Cu/Ni栅电极的GaN基高电子迁移率晶体管及制作方法
CN102629624A (zh) 基于GaN的MIS栅增强型HEMT器件及制作方法
CN106229345A (zh) 叠层栅介质GaN基绝缘栅高电子迁移率晶体管及制作方法
CN107248528B (zh) 低频率损耗GaN基微波功率器件及其制作方法
CN107393959A (zh) 基于自对准栅的GaN超高频器件及制作方法
CN106298887A (zh) 一种高阈值电压高迁移率凹槽栅mosfet的制备方法
CN105932041A (zh) N面GaN基鳍式高电子迁移率晶体管及制作方法
CN102637726A (zh) MS栅GaN基增强型高电子迁移率晶体管及制作方法
CN104037218B (zh) 一种基于极化效应的高性能AlGaN/GaN HEMT高压器件结构及制作方法
CN106449737B (zh) 低接触电阻型GaN基器件及其制作方法
CN106684151A (zh) 一种GaN侧墙绝缘栅鳍式高电子迁移率晶体管及其制造方法
CN107958928A (zh) 一种基于横向沟道调制的增强型场效应晶体管及其制作方法
CN104064595B (zh) 一种基于槽栅结构的增强型AlGaN/GaN MISHEMT器件结构及其制作方法
CN104037217B (zh) 一种基于复合偶极层的AlGaN/GaN HEMT开关器件结构及制作方法
CN106711185B (zh) 高线性度毫米波器件及其制作方法
CN113257896B (zh) 多场板射频hemt器件及其制备方法
CN109599437A (zh) 基于InGaN双沟道异质结构的高电子迁移率晶体管及其制备方法
CN107919397A (zh) 一种高线性场效应晶体管器件及其制作方法
CN110676166B (zh) P-GaN帽层的FinFET增强型器件及制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant