CN103035703A - 化合物半导体器件及其制造方法 - Google Patents

化合物半导体器件及其制造方法 Download PDF

Info

Publication number
CN103035703A
CN103035703A CN2012102706797A CN201210270679A CN103035703A CN 103035703 A CN103035703 A CN 103035703A CN 2012102706797 A CN2012102706797 A CN 2012102706797A CN 201210270679 A CN201210270679 A CN 201210270679A CN 103035703 A CN103035703 A CN 103035703A
Authority
CN
China
Prior art keywords
compound semiconductor
diaphragm
opening
semiconductor device
underclad portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012102706797A
Other languages
English (en)
Other versions
CN103035703B (zh
Inventor
牧山刚三
冈本直哉
多木俊裕
美浓浦优一
尾崎史朗
宫岛丰生
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of CN103035703A publication Critical patent/CN103035703A/zh
Application granted granted Critical
Publication of CN103035703B publication Critical patent/CN103035703B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/408—Electrodes ; Multistep manufacturing processes therefor with an insulating layer with a particular dielectric or electrostatic property, e.g. with static charges or for controlling trapped charges or moving ions, or with a plate acting on the insulator potential or the insulator charges, e.g. for controlling charges effect or potential distribution in the insulating layer, or with a semi-insulating layer contacting directly the semiconductor surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Formation Of Insulating Films (AREA)
  • Amplifiers (AREA)

Abstract

本发明涉及化合物半导体器件及其制造方法。一种HEMT包括：在SiC衬底上的化合物半导体层、具有开口并且覆盖化合物半导体层的氮化硅(SiN)保护膜、以及形成于化合物半导体层上以填塞开口的栅电极。在保护膜中，在下层部分6a处形成有从开口的侧表面突出的突出部分。

Description

化合物半导体器件及其制造方法
技术领域
实施方案涉及化合物半导体器件和制造化合物半导体器件的方法。
背景技术
通过利用如高饱和电子速率和宽带隙等特征而作为高电压、大功率半导体器件的氮化物半导体器件正在得到活跃开发。氮化物半导体器件包括场效应晶体管。已经有大量关于场效应晶体管特别是高电子迁移率晶体管(HEMT)的报道。在HEMT中，在电子传输层中使用GaN并且在电子供给层中使用AlGaN的AlGaN/GaN HEMT正在引起关注。在AlGaN/GaN HEMT中，由于GaN与AlGaN之间的晶格常数的差异，在AlGaN中产生畸变。由畸变引起的压电极化和AlGaN的自发极化导致形成高浓度的二维电子气(2DEG)。因此，可以实现高电压和大功率。
专利文献1：国际专利申请的日本国家公报2009-524242
在用于高输出和高频率应用的氮化物半导体器件如AlGaN/GaNHEMT中，需要提高操作电压以获得大功率。但是，提高操作电压使得提高了在栅电极处或栅电极周围的电场强度并且使器件特性劣化(化学变化和物理变化)。为了提高大功率氮化物半导体器件的可靠性，必须要抑制由在栅电极处或栅电极周围的高电场引起的器件特性劣化。
发明内容
考虑到上述问题给出了实施方案，实施方案的一个目的是提供一种高度可靠的化合物半导体器件以及制造该化合物半导体器件的方法，其中该化合物半导体器件通过减小电极边缘上的电场集中以确保抑制器件特性劣化并且提高操作电压来实现高电压和大功率。
化合物半导体器件的一个实施方案包括：化合物半导体层、具有开口并且覆盖化合物半导体层的氮化硅保护膜、以及形成于化合物半导体层上以填塞开口的电极。保护膜的下层部分包括从开口的侧表面突出的部分(突出部分)。
制造化合物半导体器件的方法的一个实施方案包括：在化合物半导体层上形成氮化硅保护膜，在保护膜中形成开口，以及在化合物半导体层上形成电极以填塞开口。形成开口包括将开口形成为使得保护膜的下层部分包括从开口的侧表面突出的突出部分。
附图说明
图1A至图1C是按照步骤次序示出制造根据第一实施方案的肖特基AlGaN/GaN HEMT的方法的示意性截面图；
图2A至图2C是接着图1A至图1C按照步骤次序示出制造根据第一实施方案的肖特基AlGaN/GaN HEMT的方法的示意性截面图；
图3A和图3B是接着图2A至图2C按照步骤次序示出制造根据第一实施方案的肖特基AlGaN/GaN HEMT的方法的示意性截面图；
图4是以放大的比例示出在图2A的步骤中形成的钝化膜的一部分的示意性截面图；
图5是以放大的比例示出在图2B的步骤中形成的钝化膜中的开口的一部分的示意性截面图；
图6A和图6B是基于与具有包括常规钝化膜的上述常规结构的AlGaN/GaN HEMT的比较而示出的根据第一实施方案的AlGaN/GaNHEMT的三个端子的检验特性的结果的曲线图；
图7A至图7C是示出制造根据第二实施方案的肖特基AlGaN/GaNHEMT的方法的主要步骤的示意性截面图；
图8是以放大的比例示出在图7A的步骤中形成的钝化膜的一部分的示意性截面图；
图9是以放大的比例示出在图7B的步骤中形成的钝化膜中的开口的一部分的示意性截面图；
图10A和图10B是基于与具有包括常规钝化膜的上述常规结构的AlGaN/GaN HEMT的比较而示出的根据第二实施方案的AlGaN/GaNHEMT的三个端子的检验特性的结果的曲线图；
图11是示出根据第三实施方案的电源装置的示意性构造的布线图；以及
图12是示出根据第四实施方案的高频放大器的示意性构造的布线图。
具体实施方式
下面将参考附图详细描述实施方案。在下面的实施方案中，将描述化合物半导体器件的构造和制造该化合物半导体器件的方法。
注意，在附图中，为了便于示出，某些部件并未以准确的相对尺寸和厚度示出。
(第一实施方案)
本实施方案公开了作为化合物半导体器件的肖特基AlGaN/GaNHEMT。
图1A至图3B是按照步骤次序示出制造根据第一实施方案的肖特基AlGaN/GaN HEMT的方法的示意性截面图。
如图1A所示，例如，首先在作为生长衬底的半绝缘SiC衬底1上形成作为化合物半导体层叠结构的化合物半导体层2。化合物半导体层2包括缓冲层2a、电子传输层2b、中间层2c、电子供给层2d以及盖层2e。在AlGaN/GaN HEMT中，在电子传输层2b与电子供给层2d(确切地说，是中间层2c)之间的界面附近生成二维电子气(2DEG)。
更具体地，例如，通过金属有机气相外延(MOVPE)在SiC衬底1上生长以下化合物半导体。可以使用分子束外延(MBE)等来代替MOVPE。
在SiC衬底1上依次沉积AlN、i-GaN(故意未掺杂的GaN)、i-AlGaN、n-AlGaN和n-GaN。利用该过程，堆叠并形成缓冲层2a、电子传输层2b、中间层2c、电子供给层2d和盖层2e。AlN、GaN和AlGaN的生长条件如下：使用三甲基铝气体、三甲基镓气体和氨气体的气体混合物作为源气体；根据待生长的化合物半导体层决定是否供应三甲基铝作为Al源和供应三甲基镓作为Ga源，并且适当地设定气体的流量；作为共用材料的氨气体的流量为约100sccm至10slm；AlN、GaN和AlGaN的生长压力为约50托至300托；生长温度为约1000℃至1200℃。
在GaN(或AlGaN)待生长为n型时，以预定的流量将例如包含n型杂质如Si的SiH4气体添加到源气体中，以使GaN(或AlGaN)掺杂有Si。Si的掺杂浓度设定为约1×1018/cm3至1×1020/cm3(例如，5×1018/cm3)。
缓冲层2a形成为具有约0.1μm的厚度，电子传输层2b形成为具有约3μm的厚度，中间层2c形成为具有约5nm的厚度，电子供给层2d形成为具有约20nm的厚度，Al的比例例如为约0.2至0.3，盖层2e形成为具有约10nm的厚度。
如图1B所示，形成器件隔离结构3。
更具体地，将例如氩(Ar)注入化合物半导体层2的器件隔离区域中。利用该过程，在化合物半导体层2和SiC衬底1的表层部分形成器件隔离结构3。器件隔离结构3在化合物半导体层2上限定出有源区域。
注意，可以用例如浅沟槽隔离(STI)代替注入来实施器件隔离。
如图1C所示，形成源电极4和漏电极5。
更具体地，首先，在盖层2e中的在化合物半导体层2的表面处待形成源电极和漏电极的位置处形成电极沟槽2A和2B。
形成具有与在化合物半导体层2的表面处待形成源电极和漏电极的位置对应的开口的光刻胶掩模。使用光刻胶掩模通过干法蚀刻来部分地移除盖层2e。利用该过程，形成电极沟槽2A和2B。在干法蚀刻中，使用如Ar等惰性气体和如Cl2等含氯气体作为蚀刻气体。可以通过对化合物半导体层2进行干法蚀刻来形成电极沟槽，以穿透盖层2e并且到达电子供给层2d的表层部分。
Ti和Al用作电极材料的实例。例如，使用适于蒸发或剥离的具有悬垂结构的双层光刻胶来形成电极。对化合物半导体层2施加光刻胶以形成具有开口的光刻胶掩模，以露出电极沟槽2A和2B。使用光刻胶掩模沉积Ti和Al。Ti的厚度设定为约20nm，Al的厚度设定为约200nm。通过剥离移除具有悬垂结构的光刻胶掩模和沉积在光刻胶掩模上的Ti和Al。之后，例如在氮气氛中在约550℃的温度下对SiC衬底1进行热处理。使剩余Ti和Al与电子供给层2d形成欧姆接触。利用上述过程，形成了利用Ti和Al的下部来填塞电极沟槽2A和2B的源电极4和漏电极5。
如图2A所示，形成用于保护化合物半导体层2的表面的钝化膜6。
更具体地，通过等离子体CVD(化学气相沉积)或类似方法在化合物半导体层2的表面上沉积厚度为例如约50nm的氮化硅(硅氮化物)，以形成钝化膜6。氮化硅是稳定的绝缘体并且适于用作化合物半导体层2的表面的保护膜。
图4以放大的比例示出钝化膜6的一部分。
在钝化膜6中，与化合物半导体层2的表面接触的下层部分6a中的氮(N)空位的百分比大于化学计量条件下的氮化硅(Si3N4)中的氮(N)空位的百分比。钝化膜6形成为朝向顶部急剧和连续地接近化学计量条件。注意，虽然为了方便起见通过虚线示出下层部分6a与其他部分之间的边界，但是，这里没有清晰的边界。如果氮化硅具有“高百分比的N空位”，这表示本实施方案中的氮化硅具有高的Si组成比例。下层部分6a中的N空位相对化学计量条件下的氮化硅的N原子的百分比为不大于50％(Si3Nx中的X不大于2)。如果将沿钝化膜6的厚度方向从N空位的百分比是50％的位置处向下延伸的部分定义为下层部分6a，则下层部分6a的厚度为约2nm至5nm。如果下层部分6a的厚度小于2nm，则下层部分不能提供充分的效果(稍后将描述)。如果下层部分6a的厚度大于5nm，则栅极泄漏电流更大。由于下层部分6a的厚度设定为约2nm至5nm，所以在不增加栅极泄漏电流的情况下，下层部分可以提供充分的效果(稍后将描述)。在本实施方案中，下层部分6a形成为使得N空位相对化学计量条件下的氮化硅的N原子的百分比设定为例如约50％并且厚度为例如约3nm。
为了形成钝化膜6，在放电之前，例如分别以5sccm的流量和100sccm的流量向成膜腔中提供SiH4气体和N2气体用于等离子体CVD。例如，在开始引入SiH4气体和N2气体30秒之后，通过喷头施加RF(射频)波(13.56MHz，50W)。在开始引入SiH4气体2秒内，开始以200sccm的流量施加N2气体(200sccm的流量包括较早的100sccm的流量)。
如图2B所示，在钝化膜6中形成开口6b。
更具体地，首先将光刻胶施加到钝化膜6的整个表面。通过UV(紫外)法使光刻胶曝光以形成具有例如600nm的宽度的开口，并且对光刻胶进行显影。利用这些过程，形成具有开口10a的光刻胶掩模10。
通过使用光刻胶掩模10来对钝化膜6进行湿法蚀刻。在钝化膜6的下层部分6a处的蚀刻速率低于其他部分处的蚀刻速率的情况下进行湿法蚀刻。使用作为氢氟酸与氟化铵的混合物的缓冲溶液作为蚀刻剂。利用湿法蚀刻，露出在钝化膜6的开口10a中的部分被蚀刻，并且在钝化膜6中形成了开口6b。
图5以放大的比例示出钝化膜6的开口6b。
通过湿法蚀刻各向同性地蚀刻钝化膜6，并且开口6b形成为具有向前成锥形的侧表面。在开口6b处，由于下层部分6a处的蚀刻速率低于其他部分处的蚀刻速率，所以在下层部分6a处形成从开口6b的侧表面突出的突出部分6c。根据蚀刻速率，突出部分6c形成为具有例如约10nm的宽度。由于突出部分6c为下层部分6a的一部分并且具有高百分比的N空位，因此，突出部分6c处的氮化硅被氧化以形成氮氧化硅。
通过使用氧等离子体的灰化或使用药液的湿法处理来移除光刻胶掩模10.
如图2C所示，形成用于栅极形成的光刻胶掩模13。
更具体地，例如通过旋涂对整个表面施加下层光刻胶11(例如，商品名PMGI，由MicroChem Corp.制造，USA)和上层光刻胶12(例如，商品名SUMIRESIST PFI32-A8，由Sumitomo Chemical Co.，Ltd.制造)。通过紫外曝光在上层光刻胶12中形成例如约1.5μm长的开口12a。通过将上层光刻胶12用作掩模，使用碱性显影剂对下层光刻胶11进行湿法蚀刻，以在下层光刻胶11中形成开口11a。利用上述过程，形成包括具有开口11a的下层光刻胶11和具有开口12a的上层光刻胶12的光刻胶掩模13。在光刻胶掩模13中，通过附图标记13a表示由彼此连通的开口11a和12a构成的开口。
如图3A所示，形成栅电极7。
更具体地，通过利用光刻胶掩模13作为掩模，在光刻胶掩模13的表面上并且在开口13a中气相沉积栅极金属(具有约10nm的厚度的Ni和具有约300nm的厚度的Au)。利用该过程，形成了栅电极7，以使用栅极金属填塞钝化膜6的开口6b并且与化合物半导体层2的表面形成肖特基接触。
如图3B所示，移除光刻胶掩模13。
更具体地，将SiC衬底1浸泡在加热到80℃的N-甲基吡咯烷酮中，并且通过剥离来移除光刻胶掩模13和栅极金属的不必要的部分。栅电极7的下部与在开口6b中的化合物半导体层2的表面形成肖特基接触，并且栅电极7的上部形成为比开口6b宽并且具有悬垂形状。
在电连接如源电极4和漏电极5和栅电极7等步骤之后，形成肖特基AlGaN/GaN HEMT。
下面将描述根据本实施方案的肖特基AlGaN/GaN HEMT的效果。
常规的钝化膜从其与化合物半导体层之间的界面到钝化层的上表面具有均匀的元素组成。钝化膜中的其中待形成栅电极的开口具有单调形状的侧表面并且具有均匀元素组成。
在根据本实施方案的AlGaN/GaN HEMT中，包括由具有很多N空位(N空位相对化学计量条件下的氮化硅的N原子的百分比不小于50％)的氮化硅制成的并且具有非常小的厚度(不超过5nm)的下层部分6a的钝化膜6形成为与化合物半导体层2的表面接触。在钝化膜6中，下层部分6a中的N空位的百分比大于化学计量条件下的氮化硅(Si3N4)中的N空位的百分比。钝化膜6形成为朝向顶部急剧和连续地接近化学计量条件。作为具有很多N空位的氮化硅膜即具有多个正电荷的氮化硅膜的下层部分6a降低了化合物半导体层2的表面处的导带的能量，从而减小了接入电阻(access resistance)。在降低导带的能量方面的效果阻挡了在化合物半导体层2的表面处的电子陷阱的影响，从而减小了电流崩塌。
在钝化膜6的其中形成有作为肖特基电极的栅电极7的开口6b中，由于具有很多N空位的下层部分6a处的低的蚀刻速率和非常小的厚度，所以下层部分6a的一部分形成为从开口6b的侧表面朝着肖特基界面突出的突出部分6c。由于突出部分6c具有很多N空位并且是化学活泼的，因此，突出部分6c非常易受氧化影响。突出部分6c可能变成氮氧化硅膜并且呈现高的绝缘性能。突出部分6c的出现减小了栅电极7的边缘上的电场集中，从而抑制了栅电极7由于高电场而被击穿并且有助于提高器件的可靠性。
基于与具有包括常规钝化膜的上述常规结构的AlGaN/GaN HEMT的比较，检验了根据本实施方案的AlGaN/GaN HEMT的三个端子的特性。图6A和图6B示出检验的结果。图6A示出常规结构的结果，而图6B示出本实施方案的结果。
如图6A和图6B所示，与常规结构相比，证实本实施方案实现了在电流崩塌方面的明显的改善。也证实，本实施方案在高温电流测试下栅极电流几乎不变并且不具有击穿。
如上所述，根据本实施方案，实现了高度可靠的肖特基AlGaN/GaNHEMT，其通过减小电极边缘上的电场集中以确保抑制器件特性的劣化并且提高操作电压来实现高电压和大功率。
(第二实施方案)
下面将描述根据第二实施方案的肖特基AlGaN/GaN HEMT。本实施方案在钝化膜的构造方面与第一实施方案不同。通过相同的附图标记来表示与根据第一实施方案的AlGaN/GaN HEMT相同的部件等，并且将省略对这些相同部件的详细描述。
图7A至图7C是示出制造根据第二实施方案的肖特基AlGaN/GaNHEMT的方法的主要步骤的示意性截面图。
首先实施根据第一实施方案的图1A至图1C中的步骤，以在化合物半导体层2上形成源电极4和漏电极5。
如图7A所示，形成用于保护化合物半导体层2的钝化膜21。
更具体地，通过等离子体CVD等在化合物半导体层2的表面上沉积氮化硅(硅氮化物)至例如约50nm的厚度以形成钝化膜21。氮化硅是稳定的绝缘体并且适于用作化合物半导体层2的表面的保护膜。
图8以放大的比例示出钝化膜21的一部分。
在钝化膜21中，与化合物半导体层2的表面接触的下层部分21a由多晶硅制成。钝化膜21形成为朝向顶部急剧和连续地接近化学计量条件(Si3N4)。注意，尽管为了方便起见通过虚线示出下层部分21a与其他部分之间的边界，但是可以没有清晰的边界。下层部分21a的厚度为约2nm至5nm。如果下层部分21a的厚度小于2nm，则下层部分不能提供充分的效果(稍后将描述)。如果下层部分21a的厚度大于5nm，则栅极泄漏电流更大。由于下层部分21a的厚度设定为约2nm至5nm，因此，在不增加栅极泄漏电流的情况下，下层部分可以提供充分的效果(稍后将描述)。在本实施方案中，下层部分21a形成为具有例如约3nm的厚度。
为了形成钝化膜21，例如在放电之前，以5sccm的流量向成膜腔中提供SiH4气体用于等离子体CVD。例如，在开始引入SiH4气体30秒之后，通过喷头施加RF波(13.56MHz，50W)。在开始引入SiH4气体2秒之内，开始以200sccm的流量提供N2气体。
如图7B所示，在钝化膜21中形成开口21b。
更具体地，首先将光刻胶施加到钝化膜21的整个表面。通过UV(紫外)法使光刻胶曝光以形成具有例如600nm的宽度的开口，并且对光刻胶进行显影。利用这些过程，形成了具有开口20a的光刻胶掩模20。
通过使用光刻胶掩模20对钝化膜21进行湿法蚀刻。在钝化膜21的下层部分21a处的蚀刻速率低于其他部分处的蚀刻速率的情况下实施湿法蚀刻。使用作为氢氟酸与氟化铵的混合物的缓冲溶液作为蚀刻剂。利用湿法蚀刻，露出在钝化膜21的开口20a中的一部分被蚀刻，并且在钝化膜21中形成了开口21b。
图9以放大的比例示出钝化膜21的开口21b。
通过湿法蚀刻各向同性地蚀刻钝化膜21，并且开口21b形成为具有向前成锥形的侧表面。在开口21b处，由于下层部分21a处的蚀刻速率低于其他部分处的蚀刻速率，因此，在下层部分21a处形成从开口21b的侧表面突出的突出部分21c。根据蚀刻速率，突出部分21c形成为具有例如约10nm的宽度。由于突出部分21c为下层部分21a的一部分并且由可能被氧化的多晶硅制成，因此，突出部分21c处的多晶硅被氧化以形成硅氧化物。
通过使用氧等离子体的灰化或使用药液的湿法处理来移除光刻胶掩模20。
实施根据第一实施方案的图2C至图3B中的步骤以获得图7C中的结构。
在电连接如源电极4和漏电极5和栅电极7等步骤之后，形成了肖特基AlGaN/GaN HEMT。
下面将描述根据本实施方案的肖特基AlGaN/GaN HEMT的效果。
在根据本实施方案的AlGaN/GaN HEMT中，包括由多晶硅制成的并且具有非常小的厚度(不大于5nm)的下层部分21a的钝化膜21形成为与化合物半导体层2的表面接触。钝化膜21形成为从由多晶硅制成的下层部分21a朝向顶部急剧和连续地接近化学计量条件。由多晶硅制成的下层部分21a降低了在化合物半导体层2的表面处的导带的能量，从而减小了接入电阻。在降低导带的能量方面的效果阻挡了在化合物半导体层2的表面处的电子陷阱的影响，从而减小了电流崩塌。
在钝化膜21的形成有作为肖特基电极的栅电极7的开口21b中，由于由多晶硅制成的并且具有非常小的厚度的下层部分21a处的低蚀刻速率，下层部分21a的一部分形成为从开口21b的侧表面朝着肖特基界面突出的突出部分21c。由于突出部分21c由多晶硅制成并且非常易受氧化影响，因此，突出部分21c可能变成氮氧化硅膜并且呈现高的绝缘性能。突出部分21c的存在减小了栅电极7的边缘上的电场集中，抑制了栅电极7由于高电场而被击穿，并且有助于提高器件的可靠性。
基于与具有包括常规钝化膜的上述常规结构的AlGaN/GaN HEMT的比较，检验了根据本实施方案的AlGaN/GaN HEMT的三个端子的特性。图10A和图10B示出检验的结果。图10A示出常规结构的结果，而图10B示出本实施方案的结果。
如图10A和10B所示，与常规结构相比，证实本实施方案实现了在电流崩塌方面的明显改善。也证实，本实施方案在高温电流测试下栅极电流几乎不变并且不具有击穿。
如上所述，根据本实施方案，实现了高度可靠的肖特基AlGaN/GaNHEMT，其通过减小电极边缘上的电场集中以确保抑制器件特性的劣化并且提高操作电压来实现高电压和大功率。
(第三实施方案)
本实施方案公开了包括根据第一实施方案或第二实施方案的AlGaN/GaN HEMT的电源装置。
图11是示出根据第三实施方案的电源装置的示意性构造的布线图。
根据本实施方案的电源装置包括高压一次电路31、低压二次电路32以及设置在一次电路31与二次电路32之间的变压器33。
一次电路31包括交流电源34、所谓的桥式整流电路35、以及多个(在本实施方案中为四个)开关器件36a、36b、36c和36d。桥式整流电路35包括开关器件36e。
二次电路32包括多个(本实施方案中为三个)开关器件37a、37b和37c。
在本实施方案中，使用根据第一实施方案或第二实施方案的AlGaN/GaN HEMT作为一次电路31的开关器件36a、36b、36c、36d和36e中的每一个。与之相比，使用硅的普通MISFET作为二次电路32的开关器件37a、37b和37c中的每一个。
在本实施方案中，将高度可靠的肖特基AlGaN/GaN HEMT应用于高压电路，该肖特基AlGaN/GaN HEMT通过减小电极边缘上的电场集中以确保抑制器件特性的劣化并且提高操作电压来实现高电压和大功率。该构造实现了高度可靠的大功率电源电路。
(第四实施方案)
本实施方案公开了应用根据第一实施方案或第二实施方案的AlGaN/GaN HEMT的高频放大器。
图12是示出根据第四实施方案的高频放大器的示意性构造的布线图。
根据本实施方案的高频放大器包括数字预失真电路41、混频器42a和42b以及功率放大器43。
数字预失真电路41意在补偿输入信号的非线性失真。混频器42a意在将非线性失真已经被补偿的输入信号与AC信号混合。功率放大器43意在将与AC信号混合的输入信号放大并且包括根据第一实施方案或第二实施方案的AlGaN/GaN HEMT。注意，图12中的高频放大器被构造成使得能够在混频器42b中将输出侧的信号与AC信号混合，并且通过例如翻转开关将混合的信号发送至数字预失真电路41。
在本实施方案中，将高度可靠的肖特基AlGaN/GaN HEMT应用于高频放大器，该肖特基AlGaN/GaN HEMT通过减小电极边缘上的电场集中以确保抑制器件特性的劣化并且提高操作电压来实现高电压和大功率。该构造实现了高度可靠的高压高频放大器。
(其他实施方案)
第一实施方案至第四实施方案示出作为化合物半导体器件的AlGaN/GaN HEMT。除AlGaN/GaN HEMT以外，可以将实施方案应用于下面的作为化合物半导体器件的HEMT。
另一HEMT(实施例1)
本实施方案公开了作为化合物半导体器件的InAlN/GaN HEMT。
InAlN和GaN是可以通过改变组成而使晶格常数彼此更接近的化合物半导体。在上述第一实施方案至第四实施方案中，电子传输层由i-GaN形成，中间层由AlN形成，电子供给层由n-InAlN形成，盖层由n-GaN形成。由于在这种情况下几乎不发生压电极化，所以二维电子气主要由InAlN的自发极化生成。
根据本实施例，实现了高度可靠的肖特基AlGaN/GaN HEMT，与上述AlGaN/GaN HEMT一样，该肖特基InAlN/GaN HEMT通过减小电极边缘上的电场集中以确保抑制器件特性的劣化并且提高操作电压来实现高电压和大功率。
另一HEMT(实施例2)
本实施方案公开了作为化合物半导体器件的InAlGaN/GaN HEMT。
GaN和InAlGaN是化合物半导体，并且通过改变组成可以使InAlGaN的晶格常数小于GaN的晶格常数。在第一实施方案至第四实施方案中，电子传输层由i-GaN形成，中间层由i-InAlGaN形成，电子供给层由n-InAlGaN形成，盖层由n-GaN形成。
根据本实施例，实现了高度可靠的肖特基InAlN/GaN HEMT，与上述AlGaN/GaN HEMT一样，该肖特基InAlN/GaN HEMT通过减小电极边缘上的电场集中以确保抑制器件特性的劣化并且提高操作电压来实现高电压和大功率。
根据上述实施方案，实现了通过减小电极边缘上的电场集中以确保抑制器件特性的劣化并且提高操作电压来实现高电压和大功率的高度可靠的化合物半导体器件。

Claims (10)

1.一种化合物半导体器件，包括：
化合物半导体层；
具有开口并且覆盖所述化合物半导体层的氮化硅保护膜；以及
形成于所述化合物半导体层上以填塞所述开口的电极，
其中所述保护膜的下层部分包括从所述开口的侧表面突出的突出部分。
2.根据权利要求1所述的化合物半导体器件，其中所述保护膜形成为使得所述下层部分的氮空位的百分比大于化学计量条件下的氮化硅的氮空位的百分比，并且使得所述保护膜朝向顶部接近化学计量条件。
3.根据权利要求2所述的化合物半导体器件，其中所述保护膜中的所述下层部分的氮空位相对化学计量条件下的氮化硅的N原子的百分比为不大于50％。
4.根据权利要求1所述的化合物半导体器件，其中所述保护膜形成为使得所述下层部分由多晶硅制成，并且使得所述保护膜朝向顶部接近化学计量条件。
5.根据权利要求1至4中任一项所述的化合物半导体器件，其中在所述保护膜中的所述突出部分被氧化。
6.根据权利要求1至4中任一项所述的化合物半导体器件，其中在所述保护膜中的所述下层部分的厚度的值在2nm至5nm的范围内。
7.一种制造化合物半导体器件的方法，所述方法包括：
在化合物半导体层上形成氮化硅保护膜；
在所述保护膜中形成开口；以及
在所述化合物半导体层上形成电极以填塞所述开口，
其中形成所述开口包括：形成所述开口使得所述保护膜的下层部分包括从所述开口的侧表面突出的突出部分。
8.根据权利要求7所述的制造化合物半导体器件的方法，其中所述保护膜形成为使得所述下层部分的氮空位的百分比大于化学计量条件下的氮化硅的氮空位的百分比，并且使得所述保护膜朝向顶部接近化学计量条件。
9.根据权利要求8所述的制造化合物半导体器件的方法，其中所述保护膜中的所述下层部分的氮空位相对化学计量条件下的氮化硅的N原子的百分比为不大于50％。
10.根据权利要求7所述的制造化合物半导体器件的方法，其中所述保护膜形成为使得所述下层部分由多晶硅制成，并且使得所述保护膜朝向顶部接近化学计量条件。
CN201210270679.7A 2011-09-29 2012-07-31 化合物半导体器件及其制造方法 Active CN103035703B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011215198A JP5998446B2 (ja) 2011-09-29 2011-09-29 化合物半導体装置及びその製造方法
JP2011-215198 2011-09-29

Publications (2)

Publication Number Publication Date
CN103035703A true CN103035703A (zh) 2013-04-10
CN103035703B CN103035703B (zh) 2015-09-16

Family

ID=46582599

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210270679.7A Active CN103035703B (zh) 2011-09-29 2012-07-31 化合物半导体器件及其制造方法

Country Status (4)

Country Link
US (2) US8709886B2 (zh)
EP (1) EP2575179B1 (zh)
JP (1) JP5998446B2 (zh)
CN (1) CN103035703B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105304704A (zh) * 2014-05-30 2016-02-03 台达电子工业股份有限公司 半导体装置与其的制造方法

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6054621B2 (ja) * 2012-03-30 2016-12-27 トランスフォーム・ジャパン株式会社 化合物半導体装置及びその製造方法
JP2014138111A (ja) * 2013-01-17 2014-07-28 Fujitsu Ltd 半導体装置及びその製造方法、電源装置、高周波増幅器
US20140264449A1 (en) * 2013-03-15 2014-09-18 Semiconductor Components Industries, Llc Method of forming hemt semiconductor devices and structure therefor
JP5940481B2 (ja) * 2013-03-22 2016-06-29 株式会社東芝 半導体装置
JP6240460B2 (ja) * 2013-10-02 2017-11-29 トランスフォーム・ジャパン株式会社 電界効果型化合物半導体装置及びその製造方法
JP2016058681A (ja) * 2014-09-12 2016-04-21 株式会社東芝 半導体装置
CN105789296B (zh) * 2015-12-29 2019-01-25 中国电子科技集团公司第五十五研究所 一种铝镓氮化合物/氮化镓高电子迁移率晶体管
JP6834709B2 (ja) 2017-04-03 2021-02-24 住友電気工業株式会社 窒化珪素パッシベーション膜の成膜方法及び半導体装置の製造方法
CN109585267B (zh) 2017-09-29 2023-12-01 住友电气工业株式会社 氮化硅膜的形成方法
JP6946989B2 (ja) 2017-12-06 2021-10-13 住友電気工業株式会社 窒化珪素パッシベーション膜の成膜方法及び半導体装置の製造方法
CN110120347B (zh) 2018-02-05 2023-11-17 住友电气工业株式会社 形成场效应晶体管的方法
JP2019165056A (ja) * 2018-03-19 2019-09-26 住友電気工業株式会社 半導体装置の製造方法
CN117423694B (zh) * 2023-12-19 2024-02-13 扬州扬杰电子科技股份有限公司 一种高频通流稳定的GaN HEMT器件及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1638149A (zh) * 2003-12-26 2005-07-13 松下电器产业株式会社 半导体装置及其制造方法
CN101211969A (zh) * 2006-12-28 2008-07-02 富士通株式会社 高速大功率氮化物半导体器件及其制造方法
US20080203541A1 (en) * 2007-02-22 2008-08-28 Fujitsu Limited Semiconductor device and manufacturing method of the same
JP2009524242A (ja) * 2006-01-17 2009-06-25 クリー インコーポレイテッド 支持されたゲート電極を備えるトランジスタの作製方法およびそれに関連するデバイス

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08201850A (ja) * 1995-01-31 1996-08-09 Hitachi Ltd アクティブマトリクス基板を備えた液晶表示装置
JP3147036B2 (ja) * 1997-05-02 2001-03-19 日本電気株式会社 化合物半導体装置及びその製造方法
US6861828B2 (en) * 2000-02-08 2005-03-01 The Furukawa Electric Co., Ltd. Apparatus and circuit for power supply, and apparatus for controlling large current load
JP2003332616A (ja) * 2002-05-14 2003-11-21 Sharp Corp 化合物半導体素子およびその製造方法
JP4179539B2 (ja) * 2003-01-15 2008-11-12 富士通株式会社 化合物半導体装置及びその製造方法
JP2005210105A (ja) * 2003-12-26 2005-08-04 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
US7592211B2 (en) 2006-01-17 2009-09-22 Cree, Inc. Methods of fabricating transistors including supported gate electrodes
WO2008086001A2 (en) * 2007-01-10 2008-07-17 International Rectifier Corporation Active area shaping for iii-nitride device and process for its manufacture
JP5202877B2 (ja) * 2007-06-08 2013-06-05 住友電工デバイス・イノベーション株式会社 半導体装置の製造方法
US9711633B2 (en) * 2008-05-09 2017-07-18 Cree, Inc. Methods of forming group III-nitride semiconductor devices including implanting ions directly into source and drain regions and annealing to activate the implanted ions
JP5531432B2 (ja) * 2009-03-27 2014-06-25 富士通株式会社 化合物半導体装置及びその製造方法
US8105889B2 (en) * 2009-07-27 2012-01-31 Cree, Inc. Methods of fabricating transistors including self-aligned gate electrodes and source/drain regions

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1638149A (zh) * 2003-12-26 2005-07-13 松下电器产业株式会社 半导体装置及其制造方法
JP2009524242A (ja) * 2006-01-17 2009-06-25 クリー インコーポレイテッド 支持されたゲート電極を備えるトランジスタの作製方法およびそれに関連するデバイス
CN101211969A (zh) * 2006-12-28 2008-07-02 富士通株式会社 高速大功率氮化物半导体器件及其制造方法
US20080203541A1 (en) * 2007-02-22 2008-08-28 Fujitsu Limited Semiconductor device and manufacturing method of the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105304704A (zh) * 2014-05-30 2016-02-03 台达电子工业股份有限公司 半导体装置与其的制造方法

Also Published As

Publication number Publication date
US20130083568A1 (en) 2013-04-04
US20140185347A1 (en) 2014-07-03
EP2575179A2 (en) 2013-04-03
US9035357B2 (en) 2015-05-19
JP5998446B2 (ja) 2016-09-28
EP2575179B1 (en) 2016-12-28
US8709886B2 (en) 2014-04-29
JP2013077621A (ja) 2013-04-25
EP2575179A3 (en) 2014-07-16
CN103035703B (zh) 2015-09-16

Similar Documents

Publication Publication Date Title
CN103035703B (zh) 化合物半导体器件及其制造方法
CN103035702B (zh) 化合物半导体器件及其制造方法
CN102651393B (zh) 化合物半导体器件及其制造方法
CN103367424B (zh) 化合物半导体器件及其制造方法
US9306031B2 (en) Compound semiconductor device, method of manufacturing the same, power supply device and high-frequency amplifier
CN103022121B (zh) 半导体器件及其制造方法
TWI450342B (zh) 化合物半導體裝置及其製造方法
CN103035522B (zh) 制造化合物半导体器件的方法
TWI496284B (zh) 化合物半導體裝置及其製造方法
CN103715253B (zh) 化合物半导体器件和其制造方法
CN103022116B (zh) 化合物半导体器件及其制造方法
JP2014072360A (ja) 化合物半導体装置及びその製造方法
CN103715249A (zh) 化合物半导体器件及其制造方法
KR20130048688A (ko) 화합물 반도체 장치 및 그 제조 방법
CN103545362B (zh) 化合物半导体器件及其制造方法
CN103367426A (zh) 化合物半导体器件及其制造方法
CN103022122B (zh) 化合物半导体器件及其制造方法
CN103715243A (zh) 化合物半导体器件及其制造方法
CN103715247A (zh) 化合物半导体器件及其制造方法
CN103715250A (zh) 化合物半导体器件及其制造方法
US20150021671A1 (en) Field-effect transistor and method of manufacturing thereof
CN103700700A (zh) 化合物半导体器件及其制造方法
JP2016157983A (ja) 化合物半導体装置及びその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant