CN103715243A - 化合物半导体器件及其制造方法 - Google Patents

化合物半导体器件及其制造方法 Download PDF

Info

Publication number
CN103715243A
CN103715243A CN201310319658.4A CN201310319658A CN103715243A CN 103715243 A CN103715243 A CN 103715243A CN 201310319658 A CN201310319658 A CN 201310319658A CN 103715243 A CN103715243 A CN 103715243A
Authority
CN
China
Prior art keywords
dielectric film
compound semiconductor
protection dielectric
semiconductor layer
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201310319658.4A
Other languages
English (en)
Inventor
牧山刚三
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of CN103715243A publication Critical patent/CN103715243A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66431—Unipolar field-effect transistors with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes
    • H01L29/475—Schottky barrier electrodes on AIII-BV compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明提供化合物半导体器件及其制造方法。化合物半导体器件包括：化合物半导体层；保护绝缘膜，其覆盖化合物半导体层的顶部，并且其上形成有开口；以及填充开口的电极，该电极与化合物半导体层接触并且形成在保护绝缘膜上，其中电极与化合物半导体层之间的接触部分的取向状态和电极与保护绝缘膜之间的接触部分的取向状态相同。

Description

化合物半导体器件及其制造方法
技术领域
本文中所讨论的实施方案涉及化合物半导体器件及其制造方法。
背景技术
化合物半导体器件、特别是氮化物半导体器件已经通过利用其特性例如高饱和电子速率、宽带隙等而被积极地开发为高耐压和高功率半导体器件。已经有关于作为氮化物半导体器件的场效应晶体管、特别是高电子迁移率晶体管(HEMT)的许多报道。特别地，将GaN用作电子传输层并且将AlGaN用作电子供给层的AlGaN/GaN HEMT已经引起关注。在AlGaN/GaN HEMT中，在AlGaN中出现由GaN与AlGaN之间的晶格常数差所产生的畸变。由于畸变所引起的压电极化以及AlGaN的自发极化，所以获得高浓度的二维电子气(2DEG)。这使得可以实现高耐压和高输出功率。
专利文献1：日本公开特许公报No.2011-238805
专利文献2：日本公开特许公报No.2010-21197
专利文献3：日本公开特许公报No.2010-118556
关于HEMT，提出了针对如下栅电极的研究与开发：该栅电极可以降低栅极电容和栅极电阻，以进一步地改进高频特性。设计出具有如下栅电极的HEMT：该栅电极的沿着栅极长度的横截面具有所谓的悬垂形状，并且该栅电极由一体形成的窄细栅极和在窄细栅极上的宽栅极(wide overgate)构成。HEMT的栅电极由多个金属层形成，以实现肖特基特性和低电阻两者。一般地，常将Ni用作肖特基金属，并且常将Au用作低电阻金属。在悬垂形状的栅电极中，在氮化物半导体上形成具有露出氮化物半导体的一部分的开口的保护膜，其中Ni与氮化物半导体处于肖特基接触并且Ni形成在保护膜上，以及在Ni上堆叠有Au。在此情况下，由于保护膜的表面与从开口露出的氮化物半导体的表面之间的特性差异，所以Ni在保护膜上的取向与Ni在氮化物半导体上的取向变得不同。取向彼此不同的边界部分变成如下路径：通过该路径，Ni上的Au在化合物半导体侧上进行扩散。由于该扩散现象，所以扩散的Au最后与化合物半导体反应，这导致器件击穿。
发明内容
鉴于前述问题，已做出本发明的实施方案，并且实施方案的一个目的是提供高度可靠的化合物半导体器件及其制造方法，该化合物半导体器件通过相对简单的构造抑制了电极材料的扩散并且抑制了器件击穿以实现高耐压和高输出功率。
化合物半导体器件的一个方面包括：化合物半导体层；保护绝缘膜，其覆盖化合物半导体层的顶部，并且其上形成有开口；填充开口的电极，该电极与化合物半导体层接触并且形成在保护绝缘膜上，其中电极与化合物半导体层之间的接触部分的取向状态和电极与保护绝缘膜之间的接触部分的取向状态相同。
制造化合物半导体器件的方法的一个方面包括：形成化合物半导体层；形成覆盖化合物半导体层的顶部并且具有开口的保护绝缘膜；形成填充开口的电极，该电极与化合物半导体层接触，并且存在于保护绝缘膜上，其中将电极与化合物半导体层之间的接触部分的取向状态和电极与保护绝缘膜之间的接触部分的取向状态设定为相同。
附图说明
图1A至图1C是以工艺顺序示出根据第一实施方案的AlGaN/GaNHEMT的制造方法的示意性截面图；
图2A至图2C是上接图1C、以工艺顺序示出根据第一实施方案的AlGaN/GaN HEMT的制造方法的示意性截面图；
图3A和图3B是上接图2C、以工艺顺序示出根据第一实施方案的AlGaN/GaN HEMT的制造方法的示意性截面图；
图4是示出作为对比例的常规AlGaN/GaN HEMT的示意性截面图；
图5A至图5C是用于说明形成根据第一实施方案的具有高N-H浓度的保护绝缘膜的优点的特性曲线；
图6是基于与对比例的比较，示出对根据第一实施方案的AlGaN/GaN HEMT实施高温导电测试的结果的特性曲线；
图7A至图7C是示出根据第二实施方案的AlGaN/GaN HEMT的制造方法中的主要过程的示意性截面图；
图8是基于与对比例的比较，示出对根据第二实施方案的AlGaN/GaN HEMT实施高温导电测试的结果的特性曲线；
图9A至图9C是示出根据第三实施方案的AlGaN/GaN HEMT的制造方法中的主要过程的示意性截面图；
图10是以放大的方式示出在图9B的圆圈C内的部分的局部截面图；
图11是基于与对比例的比较，示出对根据第三实施方案的AlGaN/GaN HEMT实施高温导电测试的结果的特性曲线；
图12是示出根据第四实施方案的电源装置的示意性构造的连接图；以及
图13是示出根据第五实施方案的高频放大器的示意性构造的连接图。
具体实施方式
在下文中，将参照附图详细描述实施方案。在以下实施方案中，将随化合物半导体器件的制造方法一起描述化合物半导体器件的构造。
注意，在以下附图中，为了便于图示，某些组成构件没有以相对准确的尺寸和厚度示出。
(第一实施方案)
在本实施方案中，公开了作为化合物半导体器件的肖特基型AlGaN/GaN HEMT。
图1A至图1C至图3A至图3C是以工艺顺序示出根据第一实施方案的肖特基型AlGaN/GaN HEMT的制造方法的示意性截面图。
首先，如图1A所示，在作为生长衬底的例如半绝缘SiC衬底1上形成具有化合物半导体的堆叠结构的化合物半导体层2。
作为生长衬底，可以使用Si衬底、蓝宝石衬底、GaAs衬底、GaN衬底等来代替SiC衬底。此外，衬底的导电性可以为半绝缘的或导电的。
化合物半导体层2被构造成具有缓冲层2a、电子传输层2b、中间层2c、电子供给层2d以及盖层2e。在AlGaN/GaN HEMT中，在电子传输层2b与电子供给层2d的界面附近(确切地说，在中间层2c中)生成二维电子气(2DEG)。
具体地，在SiC衬底1上，通过例如金属有机气相外延(MOVPE)法来生长以下各个化合物半导体。也可以使用分子束外延(MBE)法等来代替MOVPE法。
在SiC衬底1上，依次沉积AlN、i(有意不掺杂的)-GaN、i-AlGaN、n-AlGaN以及n-GaN，以堆叠并形成缓冲层2a、电子传输层2b、中间层2c、电子供给层2d以及盖层2e。作为AlN、GaN、AlGaN以及GaN的生长条件，将三甲基铝气体、三甲基镓气体以及氨气体的混合气体用作源气体。根据待生长的化合物半导体层，确定是否供给作为Al源的三甲基铝气体和作为Ga源的三甲基镓气体，并且适当地设定这些气体的流量。将作为共用源的氨气体的流量设定约100sccm至约10LM。此外，将生长压力设定为约50托至约300托，并且将生长温度设定为约1000℃至约1200℃。
为了生长作为n型的GaN和AlGaN，也就是说，为了生长盖层2e的n-GaN以及电子供给层2d的n-AlGaN，例如，以预定流量向源气体添加例如包含有作为n型杂质的Si的SiH4气体。因此，Si被掺杂到GaN和AlGaN中。将Si的掺杂浓度设定为约1×1018/cm3至约5×1018/cm3，例如约5×1018/cm3。
此处，缓冲层2e形成为具有约0.1μm的厚度，电子传输层2b形成为具有约3μm的厚度，中间层2c形成为具有约5nm的厚度，电子供给层2d形成为具有约20nm的厚度并且具有例如约0.2至约0.3的Al比率，以及盖层2e形成为具有约10nm的厚度。
随后，如图1B所示，形成元件隔离结构3。
具体地，将例如氩(Ar)注入到化合物半导体层2的元件隔离区域。因此，在化合物半导体层2中以及在SiC衬底1的表面层部分中形成元件隔离结构3。元件隔离结构3在化合物半导体层2上划分有源区域。
注意，代替上述注入法，还可以通过使用例如浅沟槽隔离(STI)法来进行元件隔离。
随后，如图1C所示，形成源电极4和漏电极5。
具体地，首先在盖层2e中的用于化合物半导体层2的表面中的源电极和漏电极的预定形成位置处形成电极沟槽2A和2B。
形成在用于化合物半导体层2的表面中的源电极和漏电极的预定形成位置处具有开口的抗蚀剂掩模。通过使用该抗蚀剂掩模，对待移除的盖层2e进行干法蚀刻。因此，形成电极沟槽2A和2B。对于干法蚀刻，将Ar等惰性气体和Cl2氯气体等用作蚀刻气体。此处，还可以通过进行干法蚀刻以向下穿过盖层2e直至电子供给层2d的表面层部分来形成电极沟槽。
作为电极材料，使用例如Ti/Al。为了形成电极，使用例如适于气相沉积法和剥离法的檐式结构双层抗蚀剂。将该抗蚀剂施加在化合物半导体层2上以形成在电极沟槽2A和2B处具有开口的抗蚀剂掩模。通过使用该抗蚀剂掩模来沉积Ti/Al。将Ti的厚度设定为约20nm，并且将Al的厚度设定为约200nm。通过剥离法，移除具有檐式结构的抗蚀剂掩模以及在其上沉积的Ti/Al。在下文中，在例如氮气氛中以约550℃对SiC衬底1进行热处理，并且剩余的Ti/Al与电子供给层2d成为欧姆接触。通过以上过程，形成源电极4和漏电极5，其中电极沟槽2A和2B包埋在Ti/Al下方。
随后，如图2A所示，形成保护绝缘膜6。
具体地，通过使用等离子体化学气相沉积(CVD)法等将绝缘体例如氮化硅(SiN)沉积在化合物半导体层2的整个表面上直至例如约50nm的厚度。因此，形成保护绝缘膜6。该保护绝缘膜6在至少其表面层中(在本实施方案中，在整个膜中)包含数目超过1×1022/cm3的N-H键。为了形成氮化硅膜，例如，将硅烷(SiH4)用作Si原料，将氨气(NH3)用作N原料，并且将用于使原料气体变为等离子体的射频(RF)功率设定为约50W，从而产生NH3被完全激发(即，没有氢被分离)的状态。注意，为了使保护绝缘膜6中的N/Si比接近于4/3的化学计量关系，作为沉积条件，将SiH4的流量设定为2.5sccm，并且将NH3的流量设定为2sccm。通过该沉积条件形成的保护绝缘膜6包含数目为约2×1022/cm3的N-H键，并且相对于波长为633nm的光具有大于1.9且等于或小于2.0(例如，1.91)的折射率。保护绝缘膜6的表面氧化降低至典型的化学计量氮化硅膜的表面氧化的约五分之一(次级离子质谱法(SIMS)曲线的积分值)。
随后，如图2B所示，在保护绝缘膜6中形成沟槽6a。
具体地，首先将抗蚀剂施加在保护绝缘膜6的整个表面上。例如，将由住友化学株式会社(Sumitomo Chemical Co.，Ltd.)制造的PFI-32(商品名)用作抗蚀剂。使用紫外线法来执行曝光，例如用于在所施加的抗蚀剂上形成具有600nm宽度的开口，并且对该抗蚀剂进行显影。例如，将由东京应化公司(Tokyo Ohka Kogyo Co.，Ltd.)制造的NMD-W(商品名)用作显影溶液。因此，形成具有开口11a的抗蚀剂掩模11。
接下来，对保护绝缘膜6执行使用抗蚀剂掩模11的干法蚀刻直至在开口11a的底部处露出盖层2e的表面为止。例如，将SF6用作蚀刻气体。因此，在保护绝缘膜6中形成作为具有约600nm宽度的贯通沟槽(throughtrench)并且露出盖层2e的表面的沟槽6a。在保护绝缘膜6中用于待在后续工艺中形成的栅电极的细栅极的预定形成位置处形成沟槽6a。
通过使用氧等离子体的灰化或者使用化学溶液的湿法处理来移除抗蚀剂掩模11。
随后，如图2C所示，形成用于形成栅极的抗蚀剂掩模12。
具体地，首先通过例如旋涂法在整个表面上施加下层抗蚀剂12A(例如，由美国Micro-chem公司制造的PMGI(商品名))和上层抗蚀剂12B(例如，由住友化学株式会社制造的PFI-32(商品名))中的每种抗蚀剂。进行紫外线曝光以在上层抗蚀剂12B中形成具有例如约1.5μm的直径的开口12Ba。接下来，通过使用上层抗蚀剂12B作为掩模，对下层抗蚀剂12A进行使用碱性显影溶液的湿法蚀刻，从而在下层抗蚀剂12A中形成开口12Aa。通过以上工艺，形成由具有开口12Aa的下层抗蚀剂12A以及具有开口12Ba的上层抗蚀剂12B形成的抗蚀剂掩模12。在抗蚀剂掩模12中，由12a表示其中开口12Aa和开口12Ba彼此连通的开口。
随后，如图3A所示，形成栅电极7。
具体地，作为栅极金属，使用抗蚀剂掩模12、在整个表面(包括开口12a内侧)上，将Ni沉积至具有约10nm的厚度，并且在该沉积之后，将Au沉积至具有约300nm的厚度。省略了对在抗蚀剂掩模12上沉积的栅极金属的说明。通过以上工艺，形成其中堆叠有Ni层7a和Au层7b的栅电极7。
注意，关于栅电极7，还可以在Ni7a与Au7b之间插入用于改进阻隔性的导电层(导电氮化物等)。
随后，如图3B所示，移除抗蚀剂掩模12。
具体地，将SiC衬底1浸入以80℃进行加热的N-甲基-吡咯烷酮中，并且通过剥离法移除抗蚀剂掩模12和不必要的栅极金属。
栅电极7具有所谓的悬垂形状，并且通过包括如下Ni层7a以及在Ni层7a上的Au层7b来形成：该Ni层7a填充保护绝缘膜6的沟槽6a，与化合物半导体层2(盖层2e)处于肖特基接触，并且位于保护绝缘膜6上。在Ni层7a中，将与化合物半导体层2(盖层2e)肖特基接触的部分设定为第一接触部7a1，并且将在保护绝缘膜6上的与保护绝缘膜6接触的部分设定为第二接触部7a2。在本实施方案中，保护绝缘膜6包含数目超过1×1022/cm3的N-H键并且由未被氧化的SiN形成。鉴于此原因，将与保护绝缘膜6接触的第二接触部7a2的取向状态和与化合物半导体层2(盖层2e)肖特基接触的第一接触部7a1的取向状态设定为相同取向状态。注意，关于栅电极7，通过在Ni7a与Au7b之间插入用于改进阻隔性的导电层，可以进一步增加金属扩散阻力。
此后，通过源电极4、漏电极5以及栅电极7等的电连接工艺，形成肖特基型AlGaN/GaN HEMT。
在下文中，基于与对比例的比较，将描述通过根据本实施方案的AlGaN/GaN HEMT所实现的操作和效果。
图4是示出了作为本实施方案的对比例的常规AlGaN/GaN HEMT的示意性截面图。
如图4所示，在根据对比例的肖特基型AlGaN/GaN HEMT中，形成保护绝缘膜101来代替保护绝缘膜6，并且形成栅电极102来代替图3B中的栅电极7。保护绝缘膜101包含数目为例如约5×1021/cm3的N-H键，并且由具有例如约50nm的厚度的化学计量SiN形成。在保护绝缘膜101中，形成作为贯通沟槽的开口101a。栅电极102形成为具有如下Ni层102a和在Ni层102a上的Au层102b的堆叠结构的悬垂形状：该Ni层102a填充开口101a，与化合物半导体层100的表面处于肖特基接触，并且位于保护绝缘膜101上。在Ni层102a中，将与化合物半导体层100肖特基接触的部分设定为第一接触部102a1，并且将保护绝缘膜101上的与保护绝缘膜101接触的部分设定为第二接触部102a2。此外，例如，形成具有与源电极的电势相同的电势的源极场板，并且将该源极场板的端部布置在栅电极与漏电极之间的适当位置之上。
在对比例的AlGaN/GaN HEMT中，在Ni层102a中的与保护绝缘膜101接触的第二接触部102a2的取向状态不同于在Ni层102a中的与化合物半导体层100肖特基接触的第一接触部102a1的取向状态。取向彼此不同的边界部分变成如下路径：通过该路径，来自在Ni层102a上的Au层102b的Au在化合物半导体侧上扩散。由于该扩散现象，所扩散的Au最后与化合物半导体反应，这导致器件击穿。注意，可以在Ni层102a与Au层102b之间插入用于同样确保栅电极102中的阻隔性的金属层，但是由于取向的边界，所以不能充分地抑制来自Au层102b的扩散。
在本实施方案中，如图3B所示，例如，形成具有高氢含量的、包含数目超过1×1022/cm3的N-H键的保护绝缘膜6。保护绝缘膜6中的氢改进了保护绝缘膜6表面上的斥水性，并且防止表面氧化。
将通过使用图5A至图5C来描述将包含大量键合至氮的氢的氮化硅膜用作保护绝缘膜的优点。图5A至图5C是示出了取决于在所沉积的氮化硅膜中的N-H键的含量的特性的特性曲线。
如图5A所示，随着氮化硅膜的N-H键的含量增加，氮化硅膜的表面氧浓度降低。如图5B所示，随着氮化硅膜的N-H键的含量增加，氮化硅膜的表面陷阱浓度降低。如图5C所示，随着氮化硅膜的N-H键的含量增加，改进了抗蚀剂相对于氮化硅膜的顶部的粘附性。
与对比例中的保护绝缘膜101的表面氧浓度和表面陷阱浓度相比，在本实施方案中，保护绝缘膜6的表面氧浓度和表面陷阱浓度相当低。鉴于此原因，在栅电极7的Ni层7a中，抑制了与保护绝缘膜6接触的第二接触部7a2以及与化合物半导体层2(盖层2e)肖特基接触的第一接触部7a1的取向的变化，导致接触部两者具有一致的取向状态。因此，未形成Au通过其从Au层7b进行扩散的路径，使得抑制了Au的扩散并且防止了器件击穿。
此外，基于与上述对比例的比较，对根据本实施方案的AlGaN/GaNHEMT实施高温导电测试。该结果在图6中示出。
已经证实，不同于对比例，在本实施方案中，高温导电测试中的栅极电流(栅极泄漏电流)的变化小并且未发生击穿。也就是说，本实施方案中的保护绝缘膜6的应用实现了具有优异输出特性的高度可靠AlGaN/GaN HEMT。
如上所述，根据本实施方案，可以获得如下高度可靠的AlGaN/GaNHEMT：其通过相对简单的构造抑制了栅电极材料的扩散并且抑制了器件击穿，以实现高耐压和高输出功率。
(第二实施方案)
在下文中，将描述根据第二实施方案的AlGaN/GaN HEMT。本实施方案与第一实施方案的不同之处在于：第二实施方案的AlGaN/GaNHEMT中的保护绝缘膜的构造稍微不同于第一实施方案的保护绝缘膜的构造。注意，将由相同的附图标记表示与根据第一实施方案的AlGaN/GaNHEMT的组成构件等类似的组成构件，并且将省略其详细说明。
图7A至图7C是示出根据第二实施方案的AlGaN/GaN HEMT的制造方法的主要过程的示意性截面图。
首先，通过第一实施方案的图1A至图1C中的工艺，在化合物半导体层2上形成源电极4和漏电极5。
随后，如图7A所示，形成保护绝缘膜21。
具体地，通过使用等离子体CVD法等将绝缘体例如氮化硅(SiN)沉积在化合物半导体层2的整个表面上，从而依次沉积第一绝缘膜21a和第二绝缘膜21b。因此，形成具有第一绝缘膜21a和第二绝缘膜21b的堆叠结构的保护绝缘膜21。
在任意沉积条件下(其在此情况下为在形成适于保护(钝化)化合物半导体层2的表面的氮化硅膜的条件下)，将第一绝缘膜21a沉积至具有例如约40nm的厚度。作为形成上述的适于钝化化合物半导体层2的氮化硅膜的沉积条件，适于采用用于化学计量膜的沉积条件，使得例如将SiH4的流量设定为2.5sccm，将N2的流量设定为300sccm，以及将RF功率设定为80W。
将第二绝缘膜21b沉积至具有例如约10nm的厚度，并且在至少其表面层中(在本实施方案中，在整个膜中)包含数目超过1×1022/cm3的N-H键。为了形成氮化硅膜，例如，将硅烷(SiH4)用作Si原料，将氨气(NH3)用作N原料，并且将用于使原料气体变为等离子体的RF功率设定为约50W，从而产生其中NH3被完全激发(即，没有氢被分离)的状态。注意，为了使第二绝缘膜21b中的N/Si比接近于4/3的化学计量关系，作为沉积条件，将SiH4的流量设定为2.5sccm，并且将NH3的流量设定为2sccm。通过沉积条件形成的第二绝缘膜21b包含数目为约2×1022/cm3的N-H键，并且相对于波长为633nm的光具有大于1.9且等于或小于2.0(例如，1.91)的折射率。第二绝缘膜21b的表面氧化降至典型的化学计量氮化硅膜的表面氧化的约五分之一(SIMS曲线的积分值)。
随后，如图7B所示，在保护绝缘膜21中形成沟槽21c。
具体地，首先将抗蚀剂施加在保护绝缘膜21的整个表面上。例如，将由住友化学株式会社制造的PFI-32(商品名)用作抗蚀剂。使用紫外线方法来执行曝光，例如用于在所施加的抗蚀剂上具有600nm宽度的开口，并且对该抗蚀剂进行显影。例如，将由东京应化公司制造的NMD-W(商品名)用作显影溶液。因此，形成具有开口12a的抗蚀剂掩模11。
接下来，对保护绝缘膜21执行使用抗蚀剂掩模11的干法蚀刻直至在开口12a的底部处露出盖层2e的表面为止。例如，将SF6用作蚀刻气体。因此，在保护绝缘膜21中形成作为具有约600nm宽度的贯通沟槽并且露出盖层2e的表面的沟槽21c。在保护绝缘膜21中的用于待在后续工艺中形成的栅电极的细栅的预定形成位置处形成沟槽21c。
通过使用氧等离子体的灰化或者使用化学溶液的湿法处理来移除抗蚀剂掩模11。
随后，如图7C所示，以与第一实施方案的图2C至图3B的方式类似的方式形成栅电极7。
类似于第一实施方案，形成堆叠有Ni层7a和Au层7b的栅电极7。栅电极7具有所谓的悬垂形状，并且通过包括如下Ni层7a以及在Ni层7a上的Au层7b来形成：该Ni层7a填充保护绝缘膜21的沟槽21c，与化合物半导体层2(盖层2e)处于肖特基接触，并且位于保护膜21上。在Ni层7a中，将与化合物半导体层2(盖层2e)肖特基接触的部分设定为第一接触部7a1，并且将与保护绝缘膜21的第二绝缘膜21b接触的部分设定为第二接触部7a2。在本实施方案中，第二绝缘膜21b包含数目超过1×1022/cm3的N-H键并且由未被氧化的SiN形成。鉴于此原因，将与第二绝缘膜21b接触的第二接触部7a2的取向状态和与化合物半导体层2(盖层2e)肖特基接触的第一接触部7a1的取向状态设定为相同取向状态。注意，关于栅电极7，通过在Ni层7a与Au层7b之间插入用于改进阻隔性的导电层，可以进一步地改进金属扩散阻力。
此后，通过源电极4、漏电极5以及栅电极7等的电气连接工艺，形成肖特基型AlGaN/GaN HEMT。
在本实施方案中，如图7C所示，保护绝缘膜21例如由第一绝缘膜21a和第二绝缘膜21b的堆叠结构形成。保护绝缘膜21不仅具有抑制在其表面上的导致栅电极7的Ni层7a的Ni的取向状态改变的氧化的性能，而且还具有用于钝化化合物半导体层2的表面的最优性能。
在保护绝缘膜21中，作为上层的第二绝缘层21b形成为具有高氢含量的绝缘膜，其中该绝缘膜包含数目超过1×1022/cm3的N-H键。第二绝缘膜21b中的氢改进了第二绝缘膜21b的表面上的斥水性，并且防止了表面氧化。在本实施方案中，第二绝缘膜21b的表面氧浓度和表面陷阱浓度均非常低。鉴于此原因，在栅电极7的Ni层7a中，抑制了与第二绝缘膜21b接触的第二接触部7a2以及与化合物半导体层2(盖层2e)肖特基接触的第一接触部7a1的取向变化，导致接触部两者具有一致的取向状态。因此，未形成Au通过其从Au层7b进行扩散的路径，导致抑制了Au的扩散并且防止了器件击穿。
包含大量氢的绝缘膜缺乏密度，并且由于键合的缺陷，所以担心绝缘膜中的陷阱会增加。在此情况下，存在如下可能性：具有高氢含量的绝缘膜(其中该绝缘膜包含数目超过1×1022/cm3的N-H键)作为与栅电极的Ni层接触的绝缘膜是优异的，但是该绝缘膜作为化合物半导体层的保护膜不是很优异。
因此，在本实施方案中，作为保护绝缘膜21的下层的第一绝缘膜21a由适于保护(钝化)化合物半导体层2的表面的氮化硅膜形成。
在本实施方案中，保护绝缘膜21形成为具有第一绝缘膜21a和第二绝缘膜21b的堆叠结构。通过该构造，第一绝缘膜21a安全地保护化合物半导体层2的表面，以抑制通过由电流崩塌等代表的电极陷阱所引起的特性变化，并且第二绝缘膜21b安全地抑制来自栅电极7的Au层7b的Au的扩散。
基于与第一实施方案的在图4中所引用的对比例的比较，对根据本实施方案的AlGaN/GaN HEMT实施高温导电测试。该结果在图8中示出。
已经证实，不同于对比例，在本实施方案中，高温导电测试中的栅电流(栅极泄漏电流)的变化小并且未发生击穿。也就是说，本实施方案中的保护绝缘膜21的应用实现了具有优异输出特性的高度可靠AlGaN/GaN HEMT。
如上所述，根据本实施方案，可以获得如下高度可靠的AlGaN/GaNHEMT：其通过相对简单的构造抑制了栅电极材料的扩散并且抑制了器件击穿，以实现高耐压和高输出功率。
(第三实施方案)
在下文中，将描述根据第三实施方案的AlGaN/GaN HEMT。本实施方案与第一实施方案的不同之处在于：第三实施方案的AlGaN/GaNHEMT中的保护绝缘膜的开口形状稍微不同于第一实施方案的保护绝缘膜的开口形状。注意，将由相同的附图标记表示与根据第一实施方案的AlGaN/GaN HEMT的组成构件等类似的组成构件，并且将省略其详细说明。
图9A至图9C是示出了根据第三实施方案的AlGaN/GaN HEMT的制造方法中的主要过程的示意性截面图。
首先，通过第一实施方案的图1A至图2A中的工艺，在化合物半导体层2上形成源电极4、漏电极5以及保护绝缘膜6。在图9A中示出了此时的状态。
随后，如图9B和图10所示，在保护绝缘膜6中形成沟槽6b。图10是以放大的方式示出在图9B的圆圈C中的部分的局部截面图。
具体地，首先在保护绝缘膜6的整个表面上施加抗蚀剂。例如，将由住友化学株式会社制造的PFI-32(商品名)用作抗蚀剂。使用紫外线法来执行曝光，例如用于在所施加的抗蚀剂上具有600nm宽度的开口，并且对该抗蚀剂进行显影。例如，将由东京应化公司制造的NMD-W(商品名)用作显影溶液。因此，形成具有开口13a的抗蚀剂掩模13。
接下来，对保护绝缘膜6执行使用抗蚀剂掩模13的湿法蚀刻直至在开口13a的底部处露出盖层2e的表面为止。例如，将缓冲氢氟酸用作蚀刻剂。因此，在保护绝缘膜6中形成作为露出盖层2e的表面的贯通沟槽的沟槽6b。沟槽6b形成为使得其侧壁表面通过湿法蚀刻而形成为倾斜表面，底部的宽度为约600nm，并且将上部形成为比底部宽。如图10所示，在沟槽6b中，侧壁表面是具有不同倾斜角的两级前向锥形表面，在该两级前向锥形表面中，首先形成相对陡峭的第一倾斜表面6b1，随后形成倾度比第一倾斜表面6b1的倾度平缓(近似约45°)的第二倾斜表面662。
通过使用氧等离子体的灰化或者使用化学溶液的湿法处理来移除抗蚀剂掩模13。
随后，如图9C所示，类似于第一实施方案，形成堆叠有Ni层7a和Au层7b的栅电极7。栅电极7具有所谓的悬垂形状，并且通过包括如下Ni层7a以及在Ni层7a上的Au层7b来形成：该Ni层7a填充保护绝缘膜6的沟槽6b，与化合物半导体层2(盖层2e)处于肖特基接触，并且位于保护绝缘膜6上。在Ni层7a中，将与化合物半导体层2(盖层2e)肖特基接触的部分设定为第一接触部7a1，并且将与保护绝缘膜6接触的部分设定为第二接触部7a2。在本实施方案中，保护绝缘膜6包含数目超过1×1022/cm3的N-H键，并且由未被氧化的SiN形成。鉴于此原因，将与保护绝缘膜6接触的第二接触部7a2的取向状态和与化合物半导体层2(盖层2e)肖特基接触的第一接触部7a1的取向状态设定为相同取向状态。
此后，通过源电极4、漏电极5以及栅电极7等的电气连接工艺，形成肖特基型AlGaN/GaN HEMT。
在第一实施方案中，当将高的漏极电压施加至图4所引用的对比例中的AlGaN/GaN HEMT时，围绕栅电极102施加了高电场。高电场尤其会集中在细栅极的肖特基接触部分的电极端上，并且损坏化合物半导体层100。
栅电极102形成为具有Ni层102a以及在Ni层102a上的Au层102b的堆叠结构的悬垂形状：该Ni层102a填充保护绝缘膜101的开口101a，与化合物半导体层100的表面处于肖特基接触，并且位于保护绝缘膜101上。在此情况下，由于保护绝缘膜101的开口101a的台阶，Ni层102a可能开裂。
此外，如在第一实施方案中所说明的，在对比例的AlGaN/GaNHEMT中，Ni层102a的取向状态变得不一致。具体地，与保护绝缘膜101接触的第二接触部102a2的取向状态和与化合物半导体层100肖特基接触的第一接触部102a1的取向状态不同。
取向彼此不同的边界部分以及上述在Ni层102a中出现的裂纹变成如下路径：通过该路径，来自Ni层102a上的Au层102b的Au在化合物半导体层上进行扩散。该扩散现象由于上述栅极端部处的电场集中而进一步加速，并且所扩散的Au最后与化合物半导体反应，这导致器件击穿。
在本实施方案中，例如，如图9C所示，形成具有高氢含量的保护绝缘膜6，其中该保护绝缘膜6包含数目超过1×1022/cm3的N-H键。该保护绝缘膜6中的氢改进了保护绝缘膜6的表面上的斥水性(waterrepellency)，并且防止了表面氧化。
包括大量键合至氮的氢的保护绝缘膜6相对于抗蚀剂(例如，酚醛抗蚀剂)具有非常好的粘附性。因此，如图9B所示，可以通过湿法蚀刻在保护绝缘膜6中形成开口6b。关于开口6b，如上所述，其侧壁表面由具有不同倾斜角的两级前向锥形表面形成。因此，降低了开口台阶的陡度，抑制了在Ni层7a中出现裂纹。当然，因为保护绝缘膜6具有抑制表面氧化的功能，所以防止了形成Au通过其进行扩散的路径，所述扩散由Ni层7a的取向异常引起。此外，开口6b的两级前向锥形表面减轻了在栅电极7的端部处的电场集中。通过该构造，抑制了Au扩散以及由电场引起的加速Au扩散的效果，防止了栅电极7以及栅电极7的外周结构的击穿。
基于与第一实施方案中所引用的对比例的比较，对根据本实施方案的AlGaN/GaN HEMT实施高温导电测试。该结果在图11中示出。
已经证实，不同于对比例，在本实施方案中，高温导电测试中的栅电流(栅极泄漏电流)的变化小并且未发生击穿。也就是说，本实施方案中的保护绝缘膜6的应用实现了具有优异输出特性的高度可靠AlGaN/GaNHEMT。
如上所述，根据本实施方案，可以获得如下高度可靠的AlGaN/GaNHEMT：其通过相对简单的构造抑制了栅电极材料的扩散并且抑制了器件击穿，以实现高耐压和高输出功率。
此外，实现了如下AlGaN/GaN HEMT：其具有小的器件特性变化，能够防止在栅电极7中形成Au通过其进行扩散的路径，并且减轻在栅电极7的端部处的电场集中。
(第四实施方案)
本实施方案公开了包括选自第一实施方案至第三实施方案的AlGaN/GaN HEMT中的一种AlGaN/GaN HEMT的电源装置。
图12是示出根据第四实施方案的电源装置的示意性构造的连接图。
根据本实施方案的电源装置被构造为包括：高压一次侧电路31；低压二次侧电路32；以及布置在高压一次侧电路31与低压二次侧电路32之间的变压器33。
一次侧电路31被构造为包括：AC电源34；所谓的桥式整流电路35；以及多个(在该情况下为四个)开关元件36a、36b、36c和36d。此外，桥式整流电路35具有开关元件36e。
二次侧电路32构造为包括多个(在该情况下为三个)开关元件37a、37b和37c。
在本实施方案中，将一次侧电路31的开关元件36a、36b、36c、36d以及36e中的每个开关元件设定为选自第一实施方案至第三实施方案的AlGaN/GaN HEMT中的一种AlGaN/GaN HEMT。另一方面，将二次侧电路32的开关元件37a、37b和37c中的每个开关元件设定为使用硅的普通金属绝缘半导体场效应管(MIS-FET)。
在本实施方案中，将如下高度可靠的AlGaN/GaN HEMT应用于高压电路：该AlGaN/GaN HEMT通过相对简单的构造抑制了栅电极材料的扩散并且抑制了器件击穿，以实现高耐压和高输出功率。这实现了高度可靠的大功率电源装置。
(第五实施方案)
本实施方案公开了包括选自第一实施方案至第三实施方案的AlGaN/GaN HEMT中的一种AlGaN/GaN HEMT的高频放大器。
图13是示出根据第五实施方案的高频放大器的示意性构造的连接图。
根据本实施方案的高频放大器被构造为包括：数字预失真电路41；混频器42a和42b；以及功率放大器43。
数字预失真电路41对输入信号中的非线性失真进行补偿。混频器42a将AC信号与已补偿过非线性失真的输入信号混合。功率放大器43将与AC信号混合过的输入信号放大，并且具有选自第一实施方案至第三实施方案的AlGaN/GaN HEMT中的一种AlGaN/GaN HEMT。注意，在图13中，高频放大器构造成使得例如通过转换开关，可以通过混频器42b将输出侧信号与AC信号混合，并且可以将结果发送回至数字预失真电路41。
在本实施方案中，可以将如下高度可靠的AlGaN/GaN HEMT应用于高频放大器：该AlGaN/GaN HEMT通过相对简单的构造抑制了栅电极材料的扩散并且抑制了器件击穿，以实现高耐压和高输出功率。这实现了高度可靠的高耐压高频放大器。
(其他实施方案)
在第一实施方案至第五实施方案中，将AlGaN/GaN HEMT例示为化合物半导体器件。除AlGaN/GaN HEMT以外，能够将如下HEMT用作化合物半导体器件。
其他HEMT实施例1
本实施例公开了作为化合物半导体器件的InAlN/GaN HEMT。
InAlN和GaN是可以通过其组成而使晶格常数彼此接近的化合物半导体。在此情况下，在上述第一实施方案至第五实施方案中，电子传输层由i-GaN形成，中间层由AlN形成，电子供给层由n-InAlN形成，以及盖层由n-GaN形成。可以根据需要省略盖层的n-GaN。此外，因为在此情况下几乎不出现压电极化，所以二维电子气主要由InAlN的自发极化生成。
根据本实施例，实现了如下高度可靠InAlN/GaN HEMT：其类似于上述AlGaN/GaN HEMT，通过相对简单的构造抑制了栅电极材料的扩散并且抑制了器件击穿，以实现高耐压和高输出功率。
其他HEMT实施例2
本实施例公开了作为化合物半导体器件的InAlGaN/GaN HEMT。
GaN和InAlGaN是其中InAlGaN的晶格常数小于GaN的晶格常数的化合物半导体。在此情况下，在上述第一实施方案至第五实施方案中，电子传输层由i-GaN形成，中间层由i-InAlGaN形成，电子供给层由n-InAlGaN形成，以及盖层由n+-GaN形成。可以根据需要省略盖层的n+-GaN。
根据本实施例，实现了如下高度可靠InAlGaN/GaN HEMT：其类似于上述AlGaN/GaN HEMT，通过相对简单的构造抑制了栅电极材料的扩散并且抑制了器件击穿，以实现高耐压和高输出功率。
根据上述方面，可以获得如下高度可靠化合物半导体器件：其通过相对简单的构造抑制了电极材料的扩散并且抑制了器件击穿，以实现高耐压和高输出功率。

Claims (13)

1.一种化合物半导体器件，包括：
化合物半导体层；
保护绝缘膜，所述保护绝缘膜覆盖所述化合物半导体层的顶部，并且所述保护绝缘膜上形成有开口；以及
填充所述开口的电极，所述电极与所述化合物半导体层接触，并且形成在所述保护绝缘膜上，其中
所述电极与所述化合物半导体层之间的接触部分的取向状态和所述电极与所述保护绝缘膜之间的接触部分的取向状态相同。
2.根据权利要求1所述的化合物半导体器件，其中
所述保护绝缘膜具有表面层，所述表面层包含数目超过1.0×1022/cm3的N-H键。
3.根据权利要求1或2所述的化合物半导体层器件，其中
所述表面层相对于波长为633nm的光具有大于1.9且等于或小于2.0的折射率。
4.根据权利要求2所述的化合物半导体器件，其中
所述保护绝缘膜形成为具有包括如下绝缘膜的堆叠结构：第一绝缘膜，所述第一绝缘膜为任意绝缘膜；以及在所述第一绝缘膜上的具有所述表面层的第二绝缘膜。
5.根据权利要求1所述的化合物半导体器件，其中
所述保护绝缘膜的所述开口的侧壁表面形成为具有不同倾斜角的两级前向锥形表面。
6.一种制造化合物半导体器件的方法，包括：
形成化合物半导体层；
形成保护绝缘膜，所述保护绝缘膜覆盖所述化合物半导体层的顶部并且具有开口；以及
形成填充所述开口的电极，所述电极与所述化合物半导体层接触，并且存在于所述保护绝缘膜上，其中
将在所述电极与所述化合物半导体层之间的接触部分的取向状态和在所述电极与所述保护绝缘膜之间的接触部分的取向状态设定为相同。
7.根据权利要求6所述的制造化合物半导体器件的方法，其中
所述保护绝缘膜具有表面层，所述表面层包含数目超过1.0×1022/cm3的N-H键。
8.根据权利要求6或7所述的制造化合物半导体器件的方法，其中
所述表面层相对于波长为633nm的光具有大于1.9且等于或小于2.0的折射率。
9.根据权利要求7所述的制造化合物半导体器件的方法，其中
将所述保护绝缘膜形成为具有包括如下绝缘膜的堆叠结构：第一绝缘膜，所述第一绝缘膜为任意绝缘膜；以及在所述第一绝缘膜上的具有所述表面层的第二绝缘膜。
10.根据权利要求6所述的制造化合物半导体器件的方法，其中
将所述保护绝缘膜的开口的侧壁表面形成为具有不同倾斜角的两级前向锥形表面。
11.根据权利要求10所述的制造化合物半导体器件的方法，其中
通过湿法蚀刻将所述保护绝缘膜的侧壁表面形成为前向锥形表面。
12.一种电源电路，所述电源电路包括变压器以及通过将所述变压器夹于中间而设置的高压电路和低压电路，
所述高压电路包括晶体管，
所述晶体管包括：
化合物半导体层；
保护绝缘膜，所述保护绝缘膜覆盖所述化合物半导体层的顶部，并且在所述保护绝缘膜上形成有开口；以及
填充所述开口的电极，所述电极与所述化合物半导体层接触，并且形成在所述保护绝缘膜上，其中
在所述电极与所述化合物半导体层之间的接触部分的取向状态和在所述电极与所述保护绝缘膜之间的接触部分的取向状态相同。
13.一种高频放大器，所述高频放大器对输入的高频电压进行放大，并且输出所得高频电压，所述高频放大器包括：
晶体管，
所述晶体管包括：
化合物半导体层；
保护绝缘膜，所述保护绝缘膜覆盖所述化合物半导体层的顶部，并且在所述保护绝缘膜上形成有开口；以及
填充所述开口的电极，所述电极与所述化合物半导体层接触，并且形成在所述保护绝缘膜上，其中
在所述电极与所述化合物半导体层之间的接触部分的取向状态和在所述电极与所述保护绝缘膜之间的接触部分的取向状态相同。
CN201310319658.4A 2012-09-28 2013-07-26 化合物半导体器件及其制造方法 Pending CN103715243A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012-217691 2012-09-28
JP2012217691A JP2014072391A (ja) 2012-09-28 2012-09-28 化合物半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
CN103715243A true CN103715243A (zh) 2014-04-09

Family

ID=50384384

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310319658.4A Pending CN103715243A (zh) 2012-09-28 2013-07-26 化合物半导体器件及其制造方法

Country Status (4)

Country Link
US (1) US20140091424A1 (zh)
JP (1) JP2014072391A (zh)
CN (1) CN103715243A (zh)
TW (1) TW201413960A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107078064A (zh) * 2014-10-14 2017-08-18 夏普株式会社 氮化物半导体器件
CN109103250A (zh) * 2017-04-14 2018-12-28 苏州能讯高能半导体有限公司 半导体器件及其制造方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6085442B2 (ja) * 2012-09-28 2017-02-22 トランスフォーム・ジャパン株式会社 化合物半導体装置及びその製造方法
JP6110163B2 (ja) * 2013-03-06 2017-04-05 トランスフォーム・ジャパン株式会社 半導体装置とその製造方法
JPWO2014185034A1 (ja) * 2013-05-13 2017-02-23 パナソニックＩｐマネジメント株式会社 半導体装置
JP6135487B2 (ja) * 2013-12-09 2017-05-31 富士通株式会社 半導体装置及び半導体装置の製造方法
JP6792135B2 (ja) * 2015-10-30 2020-11-25 富士通株式会社 化合物半導体装置及びその製造方法
DE102017127182B4 (de) * 2017-11-17 2024-10-02 Ferdinand-Braun-Institut gGmbH, Leibniz- Institut für Höchstfrequenztechnik Gate-Struktur
JP7143660B2 (ja) * 2018-07-18 2022-09-29 サンケン電気株式会社 半導体装置
JP7307856B2 (ja) * 2020-05-13 2023-07-12 ヌヴォトンテクノロジージャパン株式会社 電力増幅用半導体装置
JP7543773B2 (ja) * 2020-08-25 2024-09-03 富士通株式会社 半導体装置及びその製造方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6235626B1 (en) * 1997-11-28 2001-05-22 Nec Corporation Method of forming a gate electrode using an insulating film with an opening pattern
US20080203541A1 (en) * 2007-02-22 2008-08-28 Fujitsu Limited Semiconductor device and manufacturing method of the same
US20090166815A1 (en) * 2007-12-28 2009-07-02 Fujitsu Limited Semiconductor device and method for manufacturing semiconductor device
JP2010232452A (ja) * 2009-03-27 2010-10-14 Fujitsu Ltd 化合物半導体装置及びその製造方法
US20100317164A1 (en) * 2008-02-22 2010-12-16 Sumitomo Electric Device Innovations, Inc. Semiconductor device fabrication method
US20120043591A1 (en) * 2010-08-19 2012-02-23 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing the same
US20120146728A1 (en) * 2010-12-10 2012-06-14 Fujitsu Limited Compound semiconductor device and method of manufacturing the same
CN102651394A (zh) * 2011-02-25 2012-08-29 富士通株式会社 半导体器件及其制造方法以及电源装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4925601B2 (ja) * 2005-04-18 2012-05-09 三菱電機株式会社 半導体装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6235626B1 (en) * 1997-11-28 2001-05-22 Nec Corporation Method of forming a gate electrode using an insulating film with an opening pattern
US20080203541A1 (en) * 2007-02-22 2008-08-28 Fujitsu Limited Semiconductor device and manufacturing method of the same
US20090166815A1 (en) * 2007-12-28 2009-07-02 Fujitsu Limited Semiconductor device and method for manufacturing semiconductor device
US20100317164A1 (en) * 2008-02-22 2010-12-16 Sumitomo Electric Device Innovations, Inc. Semiconductor device fabrication method
JP2010232452A (ja) * 2009-03-27 2010-10-14 Fujitsu Ltd 化合物半導体装置及びその製造方法
US20120043591A1 (en) * 2010-08-19 2012-02-23 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing the same
US20120146728A1 (en) * 2010-12-10 2012-06-14 Fujitsu Limited Compound semiconductor device and method of manufacturing the same
CN102651394A (zh) * 2011-02-25 2012-08-29 富士通株式会社 半导体器件及其制造方法以及电源装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107078064A (zh) * 2014-10-14 2017-08-18 夏普株式会社 氮化物半导体器件
CN109103250A (zh) * 2017-04-14 2018-12-28 苏州能讯高能半导体有限公司 半导体器件及其制造方法
CN109103250B (zh) * 2017-04-14 2021-12-03 苏州能讯高能半导体有限公司 半导体器件及其制造方法

Also Published As

Publication number Publication date
JP2014072391A (ja) 2014-04-21
US20140091424A1 (en) 2014-04-03
TW201413960A (zh) 2014-04-01

Similar Documents

Publication Publication Date Title
EP3413353B1 (en) Normally-off hemt transistor with selective generation of 2deg channel, and manufacturing method thereof
EP2763179B1 (en) High Electron Mobility Transistor (HEMT)
CN103035702B (zh) 化合物半导体器件及其制造方法
US8373204B2 (en) Semiconductor device and method of manufacturing thereof
CN103715243A (zh) 化合物半导体器件及其制造方法
JP5805608B2 (ja) 支持されたゲート電極を備えるトランジスタの作製方法およびそれに関連するデバイス
JP5707786B2 (ja) 化合物半導体装置及びその製造方法
JP5724339B2 (ja) 化合物半導体装置及びその製造方法
CN103715253B (zh) 化合物半导体器件和其制造方法
CN103035703B (zh) 化合物半导体器件及其制造方法
CN103715247B (zh) 化合物半导体器件及其制造方法
CN103035696B (zh) 化合物半导体器件和用于制造化合物半导体器件的方法
CN103545362B (zh) 化合物半导体器件及其制造方法
CN103715251A (zh) 化合物半导体器件及其制造方法
KR20130048688A (ko) 화합물 반도체 장치 및 그 제조 방법
CN103715250A (zh) 化合物半导体器件及其制造方法
CN103022122B (zh) 化合物半导体器件及其制造方法
CN103700700A (zh) 化合物半导体器件及其制造方法
JP6905197B2 (ja) 化合物半導体装置及びその製造方法
JP6166508B2 (ja) 半導体装置及び半導体装置の製造方法
JP6156038B2 (ja) 半導体装置の製造方法
JP2010010412A (ja) 半導体素子及びその製造方法
JP7100241B2 (ja) 化合物半導体装置及びその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
AD01 Patent right deemed abandoned
AD01 Patent right deemed abandoned

Effective date of abandoning: 20200414