JP6834709B2 - 窒化珪素パッシベーション膜の成膜方法及び半導体装置の製造方法 - Google Patents

窒化珪素パッシベーション膜の成膜方法及び半導体装置の製造方法 Download PDF

Info

Publication number
JP6834709B2
JP6834709B2 JP2017073821A JP2017073821A JP6834709B2 JP 6834709 B2 JP6834709 B2 JP 6834709B2 JP 2017073821 A JP2017073821 A JP 2017073821A JP 2017073821 A JP2017073821 A JP 2017073821A JP 6834709 B2 JP6834709 B2 JP 6834709B2
Authority
JP
Japan
Prior art keywords
silicon nitride
film
passivation film
pressure
temperature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017073821A
Other languages
English (en)
Other versions
JP2018181885A (ja
Inventor
和英 住吉
和英 住吉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2017073821A priority Critical patent/JP6834709B2/ja
Priority to US15/941,543 priority patent/US10566184B2/en
Priority to CN201810282155.7A priority patent/CN108695139B/zh
Publication of JP2018181885A publication Critical patent/JP2018181885A/ja
Application granted granted Critical
Publication of JP6834709B2 publication Critical patent/JP6834709B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02301—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment in-situ cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/452—Ohmic electrodes on AIII-BV compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)
  • Junction Field-Effect Transistors (AREA)

Description

本発明は、窒化珪素パッシベーション膜の成膜方法及び半導体装置の製造方法に関する。
特許文献１，２には、窒化物半導体を用いた高移動度トランジスタ（ＨＥＭＴ）に関する技術が開示されている。特許文献１に記載されたＨＥＭＴは、ＳｉＣ基板上に、化合物半導体層と、化合物半導体層を覆う窒化珪素（ＳｉＮ）からなる保護膜とを備える。保護膜には開口が形成されており、その開口を埋め込むように、化合物半導体層と接するゲート電極が形成されている。保護膜は、プラズマＣＶＤ（Chemcal Vapor Deposition）にて形成される。
特許文献２に記載されたＨＥＭＴは、基板上に形成された積層部を備える。積層部を構成する各層は、III族窒化物材料を含む。積層部の上層は、ＳｉＮを含むパッシベーション膜によって覆われている。この特許文献２には、Ｓｉ３Ｎ４からなるパッシベーション膜を、減圧ＣＶＤ法を用いて５５０℃より高い温度（好ましくは７００℃より高い温度）で成膜するとの記載がある。
特開２０１３−０７７６２１号公報 特開２０１３−１２３０４７号公報
近年、例えばＧａＮ系半導体などの窒化物半導体を用いた半導体装置が開発されている。半導体装置では、半導体の最表面を保護（パッシベーション）するために絶縁性のシリコン化合物膜が設けられるが、窒化物半導体を用いた半導体装置の場合、同じ窒化物である窒化珪素膜が用いられることが多い。窒化物半導体上に窒化珪素膜を成膜する場合には、比較的低温で成膜する為に、プラズマを用いた成膜方法（プラズマＣＶＤ、電子サイクロトロン共鳴（Electron Cyclotron Resonance；ＥＣＲ）スパッタ等）が用いられる。従って、窒化物半導体の表面には、プラズマによるダメージが形成される。
一方、シリコン半導体上に窒化珪素膜を成膜する場合には、減圧（Low Pressure；ＬＰ）ＣＶＤ法を用いる。減圧ＣＶＤ法は、成膜圧力を下げる代わりに成膜温度を高くすることにより、良質の膜を形成する方法である。シリコン半導体は高温による影響を受けにくいため、このような減圧ＣＶＤ法が適している。本発明者は、窒化物半導体上の窒化珪素膜にも減圧ＣＶＤ法を用いることができれば、プラズマによるダメージを窒化物半導体の表面に与えることなく、窒化珪素膜を好適に形成することができると考えた。
しかしながら、減圧ＣＶＤ法により窒化珪素膜を成膜すると、高温且つ低圧の環境下、窒素原子が抜けてしまい、窒化物半導体の表面の結晶状態が荒れるという問題がある。更に、減圧ＣＶＤ法により窒化珪素膜を成膜する際には、珪素の原料ガスとして、面内均一性を高めるためモノシランではなくジクロロシラン（ＳｉＨ２Ｃｌ２）を用いることがある。ジクロロシランには、窒化物半導体に対してエッチングガスとして作用する塩素が含まれている。従って、塩素のエッチング作用により、窒化物半導体の表面の結晶状態が更に荒れてしまう。表面の結晶状態が荒れると、半導体装置の動作特性が劣化してしまう。
本発明は、このような問題点に鑑みてなされたものであり、減圧ＣＶＤ法を用いて窒化物半導体上に窒化珪素パッシベーション膜を成膜する際に、窒化物半導体の表面の結晶状態の荒れを低減できる窒化珪素パッシベーション膜の成膜方法及び半導体装置の製造方法を提供することを目的とする。
上述した課題を解決するために、一実施形態に係る窒化珪素パッシベーション膜の成膜方法は、窒化物半導体に接する窒化珪素パッシベーション膜を成膜する方法であって、窒化物半導体を有する基板を５００℃以下の第１の温度に設定された反応炉内に導入する工程と、反応炉内をＮＨ３雰囲気もしくはＮＨ３分圧が０．２以上であるＮＨ３及びＮ２の混合雰囲気とし、反応炉内の圧力を３ｋＰａ以上の第１の圧力に維持しつつ、反応炉内の温度を７５０℃以上の第２の温度に変更する工程と、反応炉内の圧力を１００Ｐａ以下の第２の圧力に減圧する工程と、反応炉内にジクロロシラン（ＳｉＨ２Ｃｌ２）を供給して窒化珪素パッシベーション膜を成膜する工程と、を含む。
本発明による窒化珪素パッシベーション膜の成膜方法及び半導体装置の製造方法によれば、減圧ＣＶＤ法を用いて窒化物半導体上に窒化珪素パッシベーション膜を成膜する際に、窒化物半導体の表面の結晶状態の荒れを低減できる。
図１は、第１実施形態に係る成膜方法によって形成される窒化珪素パッシベーション膜を示す側面図である。 図２は、第１実施形態による窒化珪素パッシベーション膜の成膜方法を示すフローチャートである。 図３は、比較例による窒化珪素パッシベーション膜の成膜方法を示すフローチャートである。 図４は、成膜前の反応炉内の圧力と、窒化物半導体層の表面粗さを表すＲＭＳ値との相関を示すグラフである。 図５は、成膜前の反応炉内の温度と、窒化物半導体層の表面粗さを表すＲＭＳ値との相関を示すグラフである。 図６は、成膜前の反応炉内のＮＨ３分圧と、窒化物半導体層の表面粗さを表すＲＭＳ値との相関を示すグラフである。 図７は、ＡＦＭにより得られた窒化物半導体層の表面画像である。 図８は、ＡＦＭにより得られた窒化物半導体層の表面画像である。 図９は、ＡＦＭにより得られた窒化物半導体層の表面画像である。 図１０は、第２実施形態による製造方法の各工程を示す図である。 図１１は、第２実施形態による製造方法の各工程を示す図である。 図１２は、第２実施形態による製造方法の各工程を示す図である。 図１３は、積層構造表面のＲＭＳ値とＨＥＭＴのゲートリーク電流との関係を示すグラフである。
本発明の実施形態に係る窒化珪素パッシベーション膜の成膜方法及び半導体装置の製造方法の具体例を、以下に図面を参照しつつ説明する。なお、本発明はこれらの例示に限定されるものではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味及び範囲内でのすべての変更が含まれることが意図される。以下の説明では、図面の説明において同一の要素には同一の符号を付し、重複する説明を省略する。
（第１実施形態）
図１は、本発明の第１実施形態に係る成膜方法によって形成される窒化珪素パッシベーション膜を示す側面図である。この窒化珪素パッシベーション膜３は、窒化物半導体層５の表面と接しており、窒化物半導体層５の表面上に減圧ＣＶＤ法によって成膜されたものである。窒化物半導体層５は、例えばＳｉＣなどの基板７上に成長した層であって、例えばＧａＮ層である。窒化物半導体層５及び基板７は、エピタキシャルウェハ９を構成する。
図２は、本実施形態による窒化珪素パッシベーション膜３の成膜方法を示すフローチャートである。まず、ＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition）法を用いて、窒化物半導体層５を基板７上に成長し、エピタキシャルウェハ９を作製する（工程Ｓ１）。次に、減圧ＣＶＤ法を用いて、窒化珪素パッシベーション膜３を窒化物半導体層５上に成長する（工程Ｓ２）。この工程Ｓ２の詳細は以下のとおりである。
まず、反応炉内の温度を、５００℃以下の第１の温度に設定する（工程Ｓ２１）。この第１の温度は、４００℃以下であってもよく、或いは３００℃以下であってもよい。また、この第１の温度は、室温（２５℃）以上であってもよい。一実施例では、第１の温度は５００℃である。反応炉内の温度が第１の温度で安定した後、窒化物半導体層５を含むエピタキシャルウェハ９を大気雰囲気にて搬送装置にセットし、反応炉内に導入する（工程Ｓ２２）。次に、反応炉内の真空パージとＮＨ３パージとを繰り返し行うことにより（サイクルパージ）、反応炉内の大気雰囲気をＮＨ３雰囲気に置換する（工程Ｓ２３）。なお、この工程Ｓ２３では、反応炉内の大気雰囲気を、ＮＨ３分圧が０．２以上であるＮＨ３及びＮ２の混合雰囲気に置換してもよい。
上記のサイクルパージが終了した後、反応炉内の圧力を、３ｋＰａ以上の第１の圧力に変更する（工程Ｓ２４）。この第１の圧力は、５ｋＰａ以上であってもよく、或いは１０ｋＰａ以上であってもよい。また、この第１の圧力は、大気圧（１００ｋＰａ）以下であってもよい。一実施例では、第１の圧力は３ｋＰａである。そして、反応炉内の圧力を第１の圧力に維持しつつ、反応炉内の温度を７５０℃以上の第２の温度に変更する（工程Ｓ２５）。この第２の温度は、８００℃以上であってもよく、また９００℃以下であってもよい。一実施例では、第２の温度は８００℃である。
続いて、反応炉内の圧力を、１００Ｐａ以下の第２の圧力に減圧する（工程Ｓ２６）。この第２の圧力は、２０Ｐａ以下であってもよく、また１０Ｐａ以上であってもよい。一実施例では、第２の圧力は２０Ｐａである。そして、反応炉内にジクロロシラン（ＳｉＨ２Ｃｌ２）を供給して、窒化珪素パッシベーション膜３を成膜する（工程Ｓ２７）。この工程Ｓ２７では、ＮＨ３流量及びジクロロシラン流量を互いに略等しくしてもよい。ＮＨ３流量及びジクロロシラン流量は、例えば共に１００ｓｃｃｍである。１ｓｃｃｍは、１ａｔｍ、０℃における１ｃｍ３／分を表す。
窒化珪素パッシベーション膜３の成膜が完了した後、原料ガスを停止し、反応炉内の温度を所定の温度（例えば７００℃）まで下げる。そして、反応炉内の塩素ガスを追い出すため、窒素ガスによるサイクルパージを行い、塩素ガスを検出限界まで希釈する（工程Ｓ２８）。その後、反応炉からエピタキシャルウェハ９を取り出す（工程Ｓ２９）。以上の工程により、窒化物半導体層５上に窒化珪素パッシベーション膜３が成膜される。
以上に説明した、本実施形態による窒化珪素パッシベーション膜の成膜方法によって得られる効果について、比較例と対比しながら説明する。図３は、比較例による窒化珪素パッシベーション膜の成膜方法を示すフローチャートである。この比較例では、工程Ｓ１ののち、減圧ＣＶＤ法を用いて、窒化珪素パッシベーション膜３を窒化物半導体層５上に成長する（工程Ｓ４）。具体的には、まず、反応炉内の温度を７００℃に設定する（工程Ｓ４１）。反応炉内の温度が７００℃で安定した後、窒化物半導体層５を含むエピタキシャルウェハ９を大気雰囲気にて搬送装置にセットし、反応炉内に導入する（工程Ｓ４２）。次に、反応炉内の真空パージとＮ２パージとを繰り返し行うことにより、反応炉内の大気雰囲気をＮ２雰囲気に置換する（工程Ｓ４３）。
その後、反応炉内の圧力を、成膜圧力と同程度の例えば２０Ｐａに減圧する（工程Ｓ４４）。そして、反応炉内の圧力を維持しつつ、反応炉内の温度を成膜温度（例えば８００℃）まで昇温する（工程Ｓ４５）。そして、反応炉内の温度が安定するまで待機する（工程Ｓ４６）。反応炉内の温度が安定したら、反応炉内の雰囲気をＮ２雰囲気から成膜ガスであるＮＨ３雰囲気に変更するために、真空引きを行い、ＮＨ３ガスをパージする（工程Ｓ４７）。このとき、反応炉内の圧力を成膜圧力である２０Ｐａとする。ＮＨ３ガスの流量は１００ｓｃｃｍである。そして、ＮＨ３雰囲気の圧力が安定したら、シリコン系の原料ガスであるジクロロシランを反応炉内に供給して、窒化珪素パッシベーション膜３を成膜する（工程Ｓ４８）。ジクロロシラン流量は１００ｓｃｃｍである。
窒化珪素パッシベーション膜３の成膜が完了した後、原料ガスを停止し、反応炉内の温度を所定の温度（例えば７００℃）まで下げる。そして、反応炉内の塩素ガスを追い出すため、窒素ガスによるサイクルパージを行い、塩素ガスを検出限界まで希釈する（工程Ｓ４９）。その後、反応炉からエピタキシャルウェハ９を取り出す（工程Ｓ５０）。以上の工程により、窒化物半導体層５上に窒化珪素パッシベーション膜３が成膜される。
図２に示された本実施形態の工程Ｓ２４では、図３に示された比較例の工程Ｓ４４と異なり、成膜前の反応炉内の圧力を、３ｋＰａ以上といった極めて高い圧力に設定している。図４は、成膜前の反応炉内の圧力と、窒化物半導体層５の表面粗さを表すＲＭＳ（Root Mean Square）値との相関を示すグラフである。また、下の表１は、図４に示されたグラフの基の数値である。
窒化物半導体層５の表面のＲＭＳ値は、窒化物半導体層５上に成膜された窒化珪素パッシベーション膜３をフッ酸（ＨＦ）により除去した後、窒化物半導体層５の表面を原子間力顕微鏡（ＡＦＭ）により測定して得られた数値である（以降のグラフも同様）。なお、この相関を取得するに際して、反応炉内にエピタキシャルウェハ９を導入する際の温度を４００℃とし、導入時の反応炉内の雰囲気をＮＨ３雰囲気とした。
図４及び表１を参照すると、成膜前の反応炉内の圧力が高くなるに従って、窒化物半導体層５の表面のＲＭＳ値が次第に低下していることがわかる。そして、反応炉内の圧力が３００Ｐａ以上になると、ＲＭＳ値が０．４９ｎｍにまで低下し、反応炉内の圧力が３ｋＰａ以上になると、ＲＭＳ値が０．３２ｎｍにまで低下している。更に、反応炉内の圧力が１０ｋＰａ以上になると、ＲＭＳ値が０．２８ｎｍにまで更に低下している。
また、図２に示された本実施形態の工程Ｓ２１では、図３に示された比較例の工程Ｓ４１と異なり、成膜前の反応炉内の温度を、５００℃以下といった低い温度に設定している。図５は、成膜前の反応炉内の温度と、窒化物半導体層５の表面粗さを表すＲＭＳ値との相関を示すグラフである。また、下の表２は、図５に示されたグラフの基の数値である。

なお、この相関を取得するに際して、成膜前の反応炉内の圧力を１０ｋＰａとし、成膜前の反応炉内の雰囲気をＮＨ３雰囲気とした。
図５を参照すると、成膜前の反応炉内の温度が低くなるに従って、窒化物半導体層５の表面のＲＭＳ値が次第に低下していることがわかる。そして、反応炉内の温度が５００℃以下になると、ＲＭＳ値が０．３２ｎｍにまで低下している。更に、反応炉内の温度が４００℃以下になると、ＲＭＳ値が０．２８ｎｍにまで低下している。
また、図２に示された本実施形態の工程Ｓ２３では、図３に示された比較例の工程Ｓ４３と異なり、成膜前の反応炉内の雰囲気を、ＮＨ３雰囲気若しくはＮＨ３及びＮ２の混合雰囲気（但しＮＨ３分圧が０．２以上）としている。図６は、成膜前の反応炉内のＮＨ３分圧（ＮＨ３分圧が１．０未満である場合は、ＮＨ３及びＮ２の混合雰囲気）と、窒化物半導体層５の表面粗さを表すＲＭＳ値との相関を示すグラフである。また、下の表３は、図６に示されたグラフの基の数値である。

なお、この相関を取得するに際して、反応炉内にエピタキシャルウェハ９を導入する際の温度を４００℃とし、圧力を１０ｋＰａとした。
図６を参照すると、成膜前の反応炉内のＮＨ３分圧が高くなるに従って、窒化物半導体層５の表面のＲＭＳ値が次第に低下していることがわかる。そして、反応炉内のＮＨ３分圧が０．２以上になると、ＲＭＳ値が０．３４ｎｍにまで低下している。更に、反応炉内のＮＨ３分圧が０．４以下になるとＲＭＳ値が０．３０ｎｍにまで低下し、ＮＨ３分圧が０．６以下になるとＲＭＳ値が０．２９ｎｍにまで低下し、ＮＨ３分圧が０．８以下になるとＲＭＳ値が０．２８ｎｍにまで低下している。炉内温度を成膜温度に設定する工程をＮＨ３分圧が高い条件、例えば０．６以上、を採用すると、従来必要とされている炉内の雰囲気を置換する工程（Ｓ４７）が不要となる。置換時の真空、高温の条件下に結晶表面が曝されることがなくなるため、表面からの窒素抜けに有効である事が上記の実験結果からわかる。ＮＨ３分圧は、６０％以上であることが好ましい。
ここで、図７〜図９は、ＡＦＭにより得られた窒化物半導体層５の表面画像（撮像範囲１μｍ×１μｍ）である。図７は窒化物半導体層５の表面が殆ど荒れていない状態（表面荒さのＲＭＳ値が０．３５ｎｍ未満）を示し、図８は窒化物半導体層５の表面がやや荒れている状態（表面荒さが０．３５以上０．５０未満）を示し、図９は窒化物半導体層５の表面が荒れている状態（表面荒さが０．５０以上）を示す。図７は、窒化物半導体層５の成長後、窒化珪素パッシベーション膜３を成膜する前の状態であり、原子層ステップを明瞭に視認でき、十数個の転移と呼ばれる欠陥が見える。そして、ＲＭＳ値が０．３５ｎｍを超えると、図８に示されるように、窒素抜けとみられる微小なピットが観測され始める。更に、ＲＭＳ値が０．５０ｎｍを超えると、図９に示されるように、窒化物半導体層５の表面の原子層ステップを観測できなくなる程度に表面荒れが生じる。この荒れは、図８の表面に生じている色の濃い点が原因であり、ＡＦＭのラインスキャンによって観測すると、幅５〜２０ｎｍ程度、深さ０．５〜２ｎｍ程度の微小なピットが見える。図９の表面ではこの微小ピットが増え、且つ大きくなり互いに重なることによって、更に荒れたと考えられる。
上述したように、成膜前の反応炉内の圧力が３ｋＰａ以上になると、ＲＭＳ値が０．３２ｎｍにまで低下する。従って、図２の工程Ｓ２４において成膜前の反応炉内の圧力を３ｋＰａ以上に設定することにより、図７に示されるような殆ど荒れていない窒化物半導体層５の表面を得ることができる。
また、上述したように、成膜前の反応炉内の温度が５００℃以下になると、ＲＭＳ値が０．３２ｎｍにまで低下する。従って、図２の工程Ｓ２１において成膜前の反応炉内の温度を５００℃以下に設定することにより、図７に示されるような殆ど荒れていない窒化物半導体層５の表面を得ることができる。
また、上述したように、成膜前の反応炉内のＮＨ３分圧が０．２以上になると、ＲＭＳ値が０．３４ｎｍにまで低下する。従って、図２の工程Ｓ２３において成膜前の反応炉内の雰囲気を、ＮＨ３雰囲気若しくはＮＨ３分圧が０．２以上であるＮＨ３及びＮ２の混合雰囲気とすることにより、図７に示されるような殆ど荒れていない窒化物半導体層５の表面を得ることができる。
（第２実施形態）
次に、第２実施形態として、上記第１実施形態による窒化珪素パッシベーション膜３の成膜方法を含む、窒化物半導体を主構成材料とする半導体装置の製造方法を説明する。図１０〜図１２は、本実施形態による製造方法の各工程を示す図である。本実施形態は、半導体装置としてＧａＮ−ＨＥＭＴを例示する。
まず、図１０（ａ）に示すように、基板１０上に、ＭＯＣＶＤ法を用いて、複数の窒化物半導体層を含む積層構造２０を成長する。基板１０は、例えば（０００１）主面を有するＳｉＣ基板であり、積層構造２０の積層方向は例えば［０００１］方向である。積層構造２０は、基板１０側から順に形成される核形成層１２、電子走行層１４、電子供給層１６、およびキャップ層１８を含む。核形成層１２は、例えば厚さ数十ｎｍのＡｌＮ層である。電子走行層１４は、例えば厚さが１０００ｎｍのアンドープＧａＮ層である。電子供給層１６は、例えば厚さ２０ｎｍのｎ型ＡｌＧａＮ層である。キャップ層１８は、例えば厚さ５ｎｍのｎ型ＧａＮ層である。
次に、図１０（ｂ）に示すように、積層構造２０の上面に接する窒化珪素パッシベーション膜（ＳｉＮ膜）２６を、減圧ＣＶＤ法を用いて成膜する。このとき、第１実施形態による窒化珪素パッシベーション膜３の成膜方法を適用する。成膜温度は、例えば８００℃である。また、原料ガスとして、ＮＨ３ガス及びジクロロシラン（ＳｉＨ２Ｃｌ２）を用いる。
続いて、図１０（ｃ）に示すように、ＳｉＮ膜２６上に、フォトレジスト５０を塗布する。フォトリソグラフィにより、フォトレジスト５０に開口５０ａを形成する。フォトレジスト５０をマスクとして反応性イオンエッチング（ＲＩＥ）によりＳｉＮ膜２６及びキャップ層１８に開口を形成する。その後、フォトレジスト５０を除去する。
続いて、図１１（ａ）に示すように、ＳｉＮ膜２６上に、別のフォトレジスト５１を塗布する。フォトリソグラフィにより、フォトレジスト５１の開口５１ａをＳｉＮ膜２６の開口上に形成する。ＳｉＮ膜２６の開口を介して電子供給層１６に接触するソース電極２２およびドレイン電極２４を、蒸着法を用いて形成する。ソース電極２２およびドレイン電極２４は、共にＴｉ膜およびＡｌ膜を有する。Ｔｉ膜の膜厚は例えば３０ｎｍ、Ａｌ膜の膜厚は例えば３００ｎｍである。Ｔｉ膜はＴａ膜でもよい。フォトレジスト５１上には金属２３が堆積する。その後、フォトレジスト５１を除去することにより、フォトレジスト５１上の金属２３を除去する。これにより、電子供給層１６に接するソース電極２２およびドレイン電極２４が形成される。例えば４００℃において熱処理することにより、ソース電極２２およびドレイン電極２４と電子供給層１６とを合金化する。５５０℃以上であれば、コンタクト抵抗の低抵抗化に更に寄与する。
続いて、図１１（ｂ）に示すように、積層構造２０上に、更に別のフォトレジスト５２を塗布する。フォトリソグラフィにより、フォトレジスト５２に開口５２ａを形成する。フォトレジスト５２をマスクとしてＲＩＥによりＳｉＮ膜２６に開口を形成する。その後、フォトレジスト５２を除去する。
続いて、積層構造２０上に、フォトレジストを塗布する。ゲート電極パターンとなる開口をフォトリソグラフィによりフォトレジストに形成する。蒸着法を用い、図１２（ａ）に示すように、キャップ層１８に接触するゲート電極２８を形成する。ゲート電極２８は、積層構造２０側からＮｉ膜およびＡｕ膜を有する。Ｎｉ膜の膜厚は例えば５０ｎｍ、Ａｕ膜の膜厚は例えば４００ｎｍである。蒸着法としては、ＥＢ蒸着法、スパッタ蒸着法、抵抗加熱蒸着法など種々の方法が用いられる。フォトレジスト上に堆積した金属は、フォトレジストとともに除去される。
続いて、図１２（ｂ）に示すように、ＳｉＮ膜２６上に例えばＰＥＣＶＤ法により絶縁膜３０を形成し、この絶縁膜３０によりゲート電極２８を覆う。絶縁膜３０は、例えば膜厚が５００ｎｍのＳｉＮ膜である。バッファードフッ酸を用いたエッチングにより絶縁膜３０に開口３０ａを形成し、ソース電極２２およびドレイン電極２４を露出させる。以上の工程を経て、ＨＥＭＴ１Ａが作製される。
以上に説明した半導体装置の製造方法によれば、第１実施形態に記載の方法を用いてＳｉＮ膜２６を減圧ＣＶＤ法により成膜することによって、窒化物半導体（キャップ層１８）の表面の結晶状態の荒れを低減できる。図１３は、積層構造２０表面のＲＭＳ値とＨＥＭＴ１Ａのゲートリーク電流（ソースをオープンとし、ゲートドレイン間に５０Ｖを与えた時のリーク電流値）との関係を示すグラフであり、図中のプロットＰ１〜Ｐ３は、それぞれ成膜前条件を下記の条件１〜３とした場合のプロットである。なお、ソース・ドレイン間隔Ｌｓｄを７．２μｍとし、ソース・ゲート間隔Ｌｓｇを１．４μｍとし、ゲート・ドレイン間隔Ｌｇｄを５．２μｍとし、ゲート長Ｌｇを０．６μｍとし、ゲート幅Ｗｇを５００μｍとした。
図１３に示すように、積層構造２０の表面荒れが少ないほど、ゲートリーク電流が小さくなり、ＨＥＭＴ１Ａの動作特性及び長期信頼性が向上する。そして、条件１のように、成膜前の温度が４００℃、成膜前の圧力が１０ｋＰａ、且つ成膜前の雰囲気がＮＨ３雰囲気である場合には、条件２及び条件３のように、成膜前の温度が６００℃、成膜前の圧力が３００Ｐａ以下、且つ成膜前の雰囲気がＮ２雰囲気である場合と比較して、積層構造２０の表面荒れが少なくなり、ゲートリーク電流が小さくなる。
本発明による窒化珪素パッシベーション膜の成膜方法及び半導体装置の製造方法は、上述した実施形態に限られるものではなく、他に様々な変形が可能である。例えば、上述した各実施形態を、必要な目的及び効果に応じて互いに組み合わせてもよい。また、第２実施形態では半導体装置の例としてＨＥＭＴを示したが、本発明による半導体装置の製造方法はＨＥＭＴ以外にも様々な窒化物半導体装置に適用できる。
１Ａ…ＨＥＭＴ、３…窒化珪素パッシベーション膜、５…窒化物半導体層、７…基板、９…エピタキシャルウェハ、１０…基板、１２…核形成層、１４…電子走行層、１６…電子供給層、１８…キャップ層、２０…積層構造、２２…ソース電極、２３…金属、２４…ドレイン電極、２６…ＳｉＮ膜、２８…ゲート電極、３０…絶縁膜、５０，５１，５２…フォトレジスト。

Claims (6)

  1. 窒化物半導体に接する窒化珪素パッシベーション膜を成膜する方法であって、
    前記窒化物半導体を５００℃以下の第１の温度に設定された反応炉内に導入する工程と、
    前記反応炉内をＮＨ３雰囲気もしくはＮＨ３分圧が０．２以上であるＮＨ３及びＮ２の混合雰囲気とし、前記反応炉内の圧力を３ｋＰａ以上の第１の圧力に維持しつつ、前記反応炉内の温度を７５０℃以上の第２の温度に変更する工程と、
    前記反応炉内の圧力を１００Ｐａ以下の第２の圧力に減圧する工程と、
    前記反応炉内にジクロロシラン（ＳｉＨ２Ｃｌ２）を供給して前記窒化珪素パッシベーション膜を成膜する工程と、
    を含む、窒化珪素パッシベーション膜の成膜方法。
  2. 前記第２の温度に変更する工程は、ＮＨ３雰囲気もしくはＮＨ３分圧が０．６以上であるＮＨ３及びＮ２の混合雰囲気で行われる、請求項１に記載の窒化珪素パッシベーション膜の成膜方法。
  3. 前記窒化物半導体がＧａＮである、請求項１または２に記載の窒化珪素パッシベーション膜の成膜方法。
  4. 前記第２の温度が９００℃以下である、請求項１〜３のいずれか一項に記載の窒化珪素パッシベーション膜の成膜方法。
  5. 前記第２の圧力が１０Ｐａ以上である、請求項１〜４のいずれか一項に記載の窒化珪素パッシベーション膜の成膜方法。
  6. 窒化物半導体を主構成材料とする半導体装置の製造方法であって、
    複数の窒化物半導体層を含む積層構造を基板上に成長する工程と、
    請求項１〜５のいずれか一項に記載の方法を用いて、前記積層構造に接する窒化珪素パッシベーション膜を成膜する工程と、
    前記窒化珪素パッシベーション膜に開口を形成し、該開口を介して前記積層構造に接触する電極を形成する工程と、
    を含む、半導体装置の製造方法。
JP2017073821A 2017-04-03 2017-04-03 窒化珪素パッシベーション膜の成膜方法及び半導体装置の製造方法 Active JP6834709B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2017073821A JP6834709B2 (ja) 2017-04-03 2017-04-03 窒化珪素パッシベーション膜の成膜方法及び半導体装置の製造方法
US15/941,543 US10566184B2 (en) 2017-04-03 2018-03-30 Process of depositing silicon nitride (SiN) film on nitride semiconductor
CN201810282155.7A CN108695139B (zh) 2017-04-03 2018-04-02 在氮化物半导体上沉积氮化硅（SiN）膜的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017073821A JP6834709B2 (ja) 2017-04-03 2017-04-03 窒化珪素パッシベーション膜の成膜方法及び半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2018181885A JP2018181885A (ja) 2018-11-15
JP6834709B2 true JP6834709B2 (ja) 2021-02-24

Family

ID=63671732

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017073821A Active JP6834709B2 (ja) 2017-04-03 2017-04-03 窒化珪素パッシベーション膜の成膜方法及び半導体装置の製造方法

Country Status (3)

Country Link
US (1) US10566184B2 (ja)
JP (1) JP6834709B2 (ja)
CN (1) CN108695139B (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6885288B2 (ja) * 2017-09-29 2021-06-09 住友電気工業株式会社 窒化珪素パッシベーション膜の成膜方法及び半導体装置の製造方法
JP7439660B2 (ja) 2019-09-04 2024-02-28 住友電気工業株式会社 窒化珪素パッシベーション膜の成膜方法及び半導体装置の製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0794731A (ja) * 1993-09-24 1995-04-07 Toshiba Corp 半導体装置及びその製造方法
JP2972687B2 (ja) * 1998-01-16 1999-11-08 松下電子工業株式会社 半導体装置の製造方法
TW473915B (en) * 2000-12-29 2002-01-21 Applied Materials Inc Manufacture method of silicon nitride layer
US8823057B2 (en) * 2006-11-06 2014-09-02 Cree, Inc. Semiconductor devices including implanted regions for providing low-resistance contact to buried layers and related devices
JP5646984B2 (ja) * 2010-12-24 2014-12-24 株式会社日立国際電気 半導体装置の製造方法、基板処理方法および基板処理装置
JP2012142386A (ja) * 2010-12-28 2012-07-26 Elpida Memory Inc 窒化膜の形成方法
US9070758B2 (en) * 2011-06-20 2015-06-30 Imec CMOS compatible method for manufacturing a HEMT device and the HEMT device thereof
CN102260860B (zh) * 2011-08-01 2013-04-24 无锡中微晶园电子有限公司 一种sonos结构中氮化硅的生长工艺
JP5998446B2 (ja) 2011-09-29 2016-09-28 富士通株式会社 化合物半導体装置及びその製造方法
EP2602827B1 (en) 2011-12-09 2016-02-03 Imec Enhancement mode III-nitride device and method for manufacturing thereof
US9580304B2 (en) * 2015-05-07 2017-02-28 Texas Instruments Incorporated Low-stress low-hydrogen LPCVD silicon nitride

Also Published As

Publication number Publication date
US10566184B2 (en) 2020-02-18
CN108695139A (zh) 2018-10-23
JP2018181885A (ja) 2018-11-15
US20180286661A1 (en) 2018-10-04
CN108695139B (zh) 2023-06-06

Similar Documents

Publication Publication Date Title
US8247842B2 (en) Nitride semiconductor device having graded aluminum content
US20050148162A1 (en) Method of preventing surface roughening during hydrogen pre-bake of SiGe substrates using chlorine containing gases
US8969178B2 (en) Method of manufacturing large area gallium nitride substrate
JP2016207748A (ja) 半導体装置の製造方法および半導体装置
US10600645B2 (en) Manufacturing method of gallium nitride substrate
US10283356B2 (en) Semiconductor wafer comprising a monocrystalline group-IIIA nitride layer
JP6834709B2 (ja) 窒化珪素パッシベーション膜の成膜方法及び半導体装置の製造方法
JP6885288B2 (ja) 窒化珪素パッシベーション膜の成膜方法及び半導体装置の製造方法
US10094045B2 (en) Method of manufacturing a gallium nitride substrate
JP7099047B2 (ja) 窒化珪素パッシベーション膜の成膜方法及び半導体デバイスの製造方法
JP5056206B2 (ja) Ｉｉｉ族窒化物系半導体トランジスタおよびｉｉｉ族窒化物半導体積層ウエハ
US20150079769A1 (en) Semiconductor device and method of manufacturing the same
US11545550B2 (en) Semiconductor device and method of manufacturing semiconductor device
JP2012054427A (ja) 化合物半導体の製造方法
JP6946989B2 (ja) 窒化珪素パッシベーション膜の成膜方法及び半導体装置の製造方法
JP6988530B2 (ja) 窒化物半導体装置の製造方法
JP7439660B2 (ja) 窒化珪素パッシベーション膜の成膜方法及び半導体装置の製造方法
CN109585267B (zh) 氮化硅膜的形成方法
JP2013069939A (ja) 半導体基板および半導体基板の製造方法
JP2013069935A (ja) 半導体基板の製造方法
JP2013069938A (ja) 半導体基板の製造方法
JP6983570B2 (ja) 半導体積層物の製造方法、窒化物半導体自立基板の製造方法、半導体積層物および半導体装置
CN116825619A (zh) 一种基于MOCVD的垂直GaN器件的掩膜钝化层生长方法
JP2017168671A (ja) 半導体装置および半導体装置の製造方法
JP2016533643A (ja) 半導体ウェハおよび半導体ウェハを製造するための方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200121

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20201223

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210105

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210118

R150 Certificate of patent or registration of utility model

Ref document number: 6834709

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250