CN116825619A - 一种基于MOCVD的垂直GaN器件的掩膜钝化层生长方法 - Google Patents
一种基于MOCVD的垂直GaN器件的掩膜钝化层生长方法 Download PDFInfo
- Publication number
- CN116825619A CN116825619A CN202310932424.0A CN202310932424A CN116825619A CN 116825619 A CN116825619 A CN 116825619A CN 202310932424 A CN202310932424 A CN 202310932424A CN 116825619 A CN116825619 A CN 116825619A
- Authority
- CN
- China
- Prior art keywords
- passivation layer
- mocvd
- gan
- layer
- mocvd reactor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002161 passivation Methods 0.000 title claims abstract description 74
- 238000000034 method Methods 0.000 title claims abstract description 27
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 title claims description 92
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 43
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 claims description 26
- 238000004519 manufacturing process Methods 0.000 claims description 24
- 238000005530 etching Methods 0.000 claims description 16
- 238000000059 patterning Methods 0.000 claims description 8
- 238000000151 deposition Methods 0.000 claims description 6
- 230000008021 deposition Effects 0.000 claims description 6
- 239000002245 particle Substances 0.000 abstract description 5
- 230000008602 contraction Effects 0.000 abstract description 3
- 238000005229 chemical vapour deposition Methods 0.000 abstract 1
- 239000002184 metal Substances 0.000 abstract 1
- 229910002601 GaN Inorganic materials 0.000 description 89
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 57
- 229910052710 silicon Inorganic materials 0.000 description 7
- 229910052733 gallium Inorganic materials 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 239000012535 impurity Substances 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910002704 AlGaN Inorganic materials 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
- H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
Abstract
本发明涉及GaN器件的掩膜钝化层生长技术领域,公开了一种基于MOCVD的垂直GaN器件的掩膜钝化层生长方法，本发明在制作垂直GaN器件的掩膜钝化层时，可以不用将器件堆从MOCVD反应器中取出，能直接在MOCVD中直接对器件堆进行掩膜钝化层制作，这样可以避免垂直GaN器件从MOCVD中取出而产生颗粒或者划伤；另外由于提前在MOCVD中在器件堆的顶面制作了掩膜钝化层，在降温时不用担心GaN表面被刻蚀分解；最后由于掩膜钝化层和GaN层均在高温下生长，掩膜钝化层和GaN层的匹配性好，不会因为热膨胀或者热收缩导致器件出现撕裂等问题。
Description
技术领域
本发明涉及GaN器件的掩膜钝化层生长技术领域，具体涉及一种基于MOCVD的垂直GaN器件的掩膜钝化层生长方法。
背景技术
氮化镓(GaN)是一种高带隙材料(high bandgap material)，与硅相比，它可以使功率器件在更高的温度下工作，并能承受更高的电压。此外，氮化镓的高击穿电压可以使得材料做的比较薄，因此，氮化镓功率器件具备更低的导通电阻RDS(on)，较低的导通电阻特性使得氮化镓的寄生电容较低，而寄生电容越小，垂直氮化镓功率器件的开关频率越高。在大多数垂直氮化镓功率器件的典型应用中，尤其是在电源方面，垂直GaN的开关损耗比硅MOSFET低67％。
对于垂直型的GaN功率器件，用来做栅极的凹槽通常采用等离子体刻蚀工艺进行制作，其中在制作凹槽前，会在GaN层生长结束后从MOCVD设备内取出，然后利用PECVD设备在GaN层表面生长沉积掩膜钝化层，最后经过等离子体刻蚀工艺进行凹槽刻蚀。对于现有的这种加工工艺，其在实际操作时会引入大量污染和杂质，例如在器件从MOCVD取出前会有降温段，但是该过程中没有Ga源引入，因此GaN层表面会有分布GaN分解；另外在器件从MOCVD取出后，GaN层表面会不可避免的引入大量颗粒，而颗粒会导致截面不均匀，导致电极麻点影响电学性能，甚至可能会出现划伤，影响器件的质量。
申请公布号为CN115602540A的专利文献公开了一种GaN功率器件的制造方法，该专利文献的说明书的第0030段内容就公开了“利用PECVD在第二外延片上表面生长SiN薄膜”，同时其说明书的第0036段内容公开了“将Si衬底放入MOCVD设备中，依次外延生长GaN缓冲层(厚度为5为5μm)、AlGaN层(厚度为15nm)和P-GaN层(厚度为80nm)”。
发明内容
鉴于背景技术的不足，本发明是提供了一种基于MOCVD的垂直GaN器件的掩膜钝化层生长方法，所要解决的技术问题是现有垂直GaN器件的掩膜钝化层在生长时由于需要将器件先从MOCVD设备中取出，然后再放入到PEVCD中，会引入大量器件杂质。
为解决以上技术问题，第一方面，本发明提供了第一种基于MOCVD的垂直GaN器件的掩膜钝化层生长方法，该方法用于选区外延结构的垂直GaN器件的掩膜钝化层生长，包括以下步骤：
S1：制作器件堆，具体如下：在MOCVD反应器中制作从下往上依次堆叠的u-GaN层、n+GaN层和n-GaN层；
S2：在器件堆的顶部制作Si3N4掩膜钝化层，具体如下：将MOCVD反应器内的温度调整至1000℃以上，并停止向MOCVD反应器中供给TMGa，以及向MOCVD反应器中输入SiH4，步骤S2中向MOCVD反应器中输入SiH4的量大于步骤S1中制作n-GaN层时向MOCVD反应器中输入SiH4的量；
S3：对Si3N4掩膜钝化层进行图形化处理，在Si3N4掩膜钝化层制作出刻蚀导向孔；
S4：将器件堆放入MOCVD反应器中，沿着刻蚀导向孔刻蚀器件堆，在器件堆上制作沉积孔；
S5：先在沉积孔内生长P-GaN层，然后在P-GaN层上制作n+GaN层。
在第一方面的某种实施方式中，步骤S1中制作n-GaN层时向MOCVD反应器中输入SiH4的量在5～100sccm之间；
步骤S2中向MOCVD反应器中输入SiH4的量在4000～20000sccm。
在第一方面的某种实施方式中，步骤S3中的图形化处理包括先对Si3N4掩膜钝化层进行曝光处理，然后对Si3N4掩膜钝化层进行显影处理。
在第一方面的某种实施方式中，步骤S4中利用MOCVD反应器在H2环境下沿着刻蚀导向孔刻蚀器件堆。
更进一步的，在第一方面的某种实施方式中，步骤S4中在1000℃-1150℃的温度中刻蚀器件堆。
第二方面，本发明提供了第二种基于MOCVD的垂直GaN器件的掩膜钝化层生长方法，该方法用于一次外延结构的垂直GaN器件的掩膜钝化层生长，包括如下步骤：
S1：制作器件堆，具体如下：在MOCVD反应器中制作从下往上依次堆叠的u-GaN层、n+GaN层、n-GaN层、p-GaN层和n+GaN层；
S2：在器件堆的顶部制作Si3N4掩膜钝化层，具体如下：将MOCVD反应器内的温度调整至1000℃以上，并停止向MOCVD反应器中供给TMGa，以及向MOCVD反应器中输入SiH4，步骤S2中向MOCVD反应器中输入SiH4的量大于步骤S1中制作n-GaN层时向MOCVD反应器中输入SiH4的量；
S3：对Si3N4掩膜钝化层进行图形化处理，在Si3N4掩膜钝化层制作出刻蚀导向孔。
在第二方面的某种实施方式中，步骤S1中制作n-GaN层时向MOCVD反应器中输入SiH4的量在5～100sccm之间；
步骤S2中向MOCVD反应器中输入SiH4的量在4000～20000sccm。
本发明与现有技术相比所具有的有益效果是：在制作垂直GaN器件的掩膜钝化层时，通过本发明可以不用将器件堆从MOCVD反应器中取出，能直接在MOCVD中直接对器件堆进行掩膜钝化层制作，这样可以避免垂直GaN器件从MOCVD中取出而产生颗粒或者划伤；
另外由于提前在MOCVD中在器件堆的顶面制作了掩膜钝化层，在降温时不用担心GaN表面被刻蚀分解；
最后，由于掩膜钝化层和GaN层均在高温下生长，掩膜钝化层和GaN层的匹配性好，不会因为热膨胀或者热收缩导致器件出现撕裂等问题。
附图说明
图1为实施例一中的本发明的流程图；
图2为实施例一中的器件堆的结构示意图；
图3为在图2中的结构上制作Si3N4掩膜钝化层的结构示意图；
图4为在图3的结构上蚀刻出刻蚀导向孔的结构示意图；
图5为在图4的结构上制作p-GaN层和n+GaN层的结构示意图；
图6为实施例二中的本发明的流程图；
图7为实施例二中的器件堆的结构示意图；
图8为在图7的器件堆上制作Si3N4掩膜钝化层的结构示意图；
图9为在图8的结构上制作出刻蚀导向孔的结构示意图。
具体实施方式
本申请的说明性实施例包括但不限于一种基于MOCVD的垂直GaN器件的掩膜钝化层生长方法。
这里将详细地对示例性实施例进行说明，其示例表示在附图中。下面的描述涉及附图时，除非另有表示，不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本申请相一致的所有实施方式。相反，它们仅是与如所附权利要求书中所详述的、本申请的一些方面相一致的装置和方法的例子。
在本申请使用的术语是仅仅出于描述特定实施例的目的，而非旨在限制本申请。在本申请和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式，除非上下文清楚地表示其他含义。还应当理解，本文中使用的术语“和/或”是指并包含一个或多个相关联的列出项目的任何或所有可能组合。“包括”或者“包含”等类似词语意指出现在“包括”或者“包含”前面的元件或者物件涵盖出现在“包括”或者“包含”后面列举的元件或者物件及其等同，并不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而且可以包括电性的连接，不管是直接的还是间接的。
应当理解，尽管在本申请可能采用术语第一、第二、第三等来描述各种信息，但这些信息不应限于这些术语。这些术语仅用来将同一类型的信息彼此区分开。例如，在不脱离本申请范围的情况下，第一信息也可以被称为第二信息，类似地，第二信息也可以被称为第一信息。取决于语境，如在此所使用的词语“如果”可以被解释成为“在......时”或“当......时”或“响应于确定”。
实施例一
如图1所示，一种基于MOCVD的垂直GaN器件的掩膜钝化层生长方法，该方法用于选区外延结构的垂直GaN器件的掩膜钝化层生长，包括以下步骤：
S1：制作器件堆，具体如下：在MOCVD反应器中制作从下往上依次堆叠的u-GaN层1、n+GaN层2和n-GaN层3；制作完的器件堆的结构如图2所示。
具体的，本实施例中，步骤S1中制作u-GaN层1的步骤如下：在1100～1130温度、75tor～300tor的腔体压力下，向MOCVD反应器中通入N2、H2和NH3来生长厚度在0.5um～2um的高质量的uGaN层1。其中N2的量在40L±20之间、H2的量在80L±30之间，NH3的量在40L±20之间。
具体的，本实施例中，步骤S1中制作n+GaN层2的步骤如下：在1100～1130温度、75tor～300tor的腔体压力下，向MOCVD反应器中通入N2、H2和NH3，通过Ga和Si搭配来生长Si浓度在1e18～2e19、厚度在0.5um～2um高质量的n+GaN层2。其中N2的量在40L±20之间、H2的量在80L±30之间，NH3的量在40L±20之间。
具体的，本实施例中，步骤S1中制作n-GaN层3的步骤如下：在1100～1130温度、75tor～300tor的腔体压力下，向MOCVD反应器中通入N2、H2和NH3，通过Ga和Si搭配来生长Si浓度在1e16～5e16、厚度在7um～10um的高质量的n-GaN层；该层的生长速率是n+GaN层的十分之一，通过控制生长速率可以减少C杂志的引入。其中N2的量在40L±20之间H2的量在80L±30之间，NH3的量在40L±20之间。
S2：在器件堆的顶部制作Si3N4掩膜钝化层4，具体如下：将MOCVD反应器内的温度调整至1000℃以上，并停止向MOCVD反应器中供给TMGa，以及向MOCVD反应器中输入SiH4，步骤S2中向MOCVD反应器中输入SiH4的量大于步骤S1中制作n-GaN层3时向MOCVD反应器中输入SiH4的量；器件堆上制作完的Si3N4掩膜钝化层4的结构如图3所示。
具体地，本实施例中，步骤S2中向MOCVD反应器中输入SiH4的量大于步骤S1中制作n-GaN层3时向MOCVD反应器中输入SiH4的量的差值在A～B之间。在实际制作时，在制作Si3N4掩膜钝化层4时通过增加SiH4的量可以形成高质量的Si3N4层。
S3：对Si3N4掩膜钝化层4进行图形化处理，在Si3N4掩膜钝化层4制作出刻蚀导向孔5。
具体地，步骤S3中的图形化处理包括先对Si3N4掩膜钝化层4进行曝光处理，然后对Si3N4掩膜钝化层4进行显影处理，从而形成刻蚀导向孔5。
S4：将器件堆放入MOCVD反应器中，沿着刻蚀导向孔5刻蚀器件堆，在器件堆上制作沉积孔。
具体地，步骤S4中利用MOCVD反应器在H2环境下沿着刻蚀导向孔4刻蚀器件堆。其中步骤S4中在C-D的温度中刻蚀器件堆
S5：先在沉积孔内生长P-GaN层6，然后在P-GaN层6上制作n+GaN层7。
对于实施例一中的一种基于MOCVD的垂直GaN器件的Si3N4掩膜钝化层生长方法，在制作垂直GaN器件的Si3N4掩膜钝化层时，通过本发明可以不用将器件堆从MOCVD反应器中取出，能直接在MOCVD中直接对器件堆进行Si3N4掩膜钝化层制作，这样可以避免垂直GaN器件从MOCVD中取出而产生颗粒或者划伤；
另外由于提前在MOCVD中在器件堆的顶面制作了Si3N4掩膜钝化层4，在降温时不用担心GaN表面被刻蚀分解；
最后，由于Si3N4掩膜钝化层4和GaN层均在高温下生长，Si3N4掩膜钝化层4和GaN层的匹配性好，不会因为热膨胀或者热收缩导致器件出现撕裂等问题。
实施例二
如图6所示，本实施例提供了第二种基于MOCVD的垂直GaN器件的掩膜钝化层生长方法，该方法用于一次外延结构的垂直GaN器件的掩膜钝化层生长，包括如下步骤：
S1：制作器件堆，具体如下：在MOCVD反应器中制作从下往上依次堆叠的u-GaN层1、n+GaN层2、n-GaN层3、p-GaN层8和n+GaN层9；制作的器件堆的结构如图7所示。
具体地，本实施例中，步骤S1中制作u-GaN层1的步骤如下：步骤S1中制作u-GaN层1的步骤如下：在1100～1130温度、75tor～300tor的腔体压力下，向MOCVD反应器中通入N2、H2和NH3来生长厚度在0.5um～2um的高质量的uGaN层1。其中N2的量在40L±20之间H2的量在80L±30之间，NH3的量在40L±20之间。
步骤S1中制作n+GaN层2的步骤如下：在1100～1130温度、75tor～300tor的腔体压力下，向MOCVD反应器中通入N2、H2和NH3，通过Ga和Si搭配来生长Si浓度在1e18～2e19、厚度在0.5um～2um高质量的n+GaN层2。其中N2的量在40L±20之间，H2的量在80L±30之间，NH3的量在40L±20之间。
具体的，本实施例中，步骤S1中制作n-GaN层3的步骤如下：在1100～1130温度、75tor～300tor的腔体压力下，向MOCVD反应器中通入N2、H2和NH3，通过Ga和Si搭配来生长Si浓度在1e16～5e16、厚度在7um～10um的高质量的n-GaN层；该层的生长速率是n+GaN层的十分之一，通过控制生长速率可以减少C杂质的引入。其中N2的量在40L±20之间，H2的量在80L±30之间，NH3的量在40L±20之间。
具体地，本实施例中，步骤S1中制作p-GaN层8的步骤如下：在1000～1080温度、200tor～500tor的腔体压力下，向MOCVD反应器中通入N2、H2和NH3，,通过Ga和Mg搭配来生长厚度在200nm～400nm的p-GaN层8；其中N2的量在40L±20之间，H2的量在80L±30之间，NH3的量在40L±20之间。
具体地，本实施例中，步骤S1中制作n+GaN层9的步骤如下：在1100～1130温度、75tor～300tor的腔体压力下，向MOCVD反应器中通入N2、H2和NH3，通过Ga和Si搭配来生长Si浓度在1e18～1e19、厚度在100nm～400nm高质量的n+GaN层9。其中N2的量在40L±20之间，H2的量在80L±30之间，NH3的量在40L±20之间。
S2：在器件堆的顶部制作Si3N4掩膜钝化层4，具体如下：将MOCVD反应器内的温度调整至1000℃以上，并停止向MOCVD反应器中供给TMGa，以及向MOCVD反应器中输入SiH4，步骤S2中向MOCVD反应器中输入SiH4的量大于步骤S1中制作n-GaN层时向MOCVD反应器中输入SiH4的量；制作完Si3N4掩膜钝化层4的结构如图8所示。
具体地，步骤S2中向MOCVD反应器中输入SiH4的量大于步骤S1中制作n-GaN层时向MOCVD反应器中输入SiH4的量的差值在A～B之间。在实际制作时，在制作Si3N4掩膜钝化层4时通过增加SiH4的量可以形成高质量的Si3N4层。
S3：对Si3N4掩膜钝化层4进行图形化处理，在Si3N4掩膜钝化层4制作出刻蚀导向孔5。制作出的刻蚀导向孔5如图9所示。
具体地，步骤S3中的图形化处理包括先对Si3N4掩膜钝化层4进行曝光处理，然后对Si3N4掩膜钝化层4进行显影处理，从而形成刻蚀导向孔5。
上述依据本发明为启示，通过上述的说明内容，相关工作人员完全可以在不偏离本项发明技术思想的范围内，进行多样的变更以及修改。本项发明的技术性范围并不局限于说明书上的内容，必须要根据权利要求范围来确定其技术性范围。
Claims (7)
1.一种基于MOCVD的垂直GaN器件的掩膜钝化层生长方法，其特征在于，包括如下步骤：
S1：制作器件堆，具体如下：在MOCVD反应器中制作从下往上依次堆叠的u-GaN层、n+GaN层和n-GaN层；
S2：在器件堆的顶部制作Si3N4掩膜钝化层，具体如下：将MOCVD反应器内的温度调整至1000℃以上，并停止向MOCVD反应器中供给TMGa，以及向MOCVD反应器中输入SiH4，步骤S2中向MOCVD反应器中输入SiH4的量大于步骤S1中制作n-GaN层时向MOCVD反应器中输入SiH4的量；
S3：对Si3N4掩膜钝化层进行图形化处理，在Si3N4掩膜钝化层制作出刻蚀导向孔；
S4：将器件堆放入MOCVD反应器中，沿着刻蚀导向孔刻蚀器件堆，在器件堆上制作沉积孔；
S5：先在沉积孔内生长P-GaN层，然后在P-GaN层上制作n+GaN层。
2.根据权利要求1所述的一种基于MOCVD的垂直GaN器件的掩膜钝化层生长方法，其特征在于，步骤S1中制作n-GaN层时向MOCVD反应器中输入SiH4的量在5～100sccm之间；
步骤S2中向MOCVD反应器中输入SiH4的量在4000～20000sccm。
3.根据权利要求1所述的一种基于MOCVD的垂直GaN器件的掩膜钝化层生长方法，其特征在于，步骤S3中的图形化处理包括先对Si3N4掩膜钝化层进行曝光处理，然后对Si3N4掩膜钝化层进行显影处理。
4.根据权利要求1所述的一种基于MOCVD的垂直GaN器件的掩膜钝化层生长方法，其特征在于，步骤S4中利用MOCVD反应器在H2环境下沿着刻蚀导向孔刻蚀器件堆。
5.根据权利要求1所述的一种基于MOCVD的垂直GaN器件的掩膜钝化层生长方法，其特征在于，步骤S4中在1000℃-1150℃的温度中刻蚀器件堆。
6.一种基于MOCVD的垂直GaN器件的掩膜钝化层生长方法，其特征在于，包括如下步骤：
S1：制作器件堆，具体如下：在MOCVD反应器中制作从下往上依次堆叠的u-GaN层、n+GaN层、n-GaN层、p-GaN层和n+GaN层；
S2：在器件堆的顶部制作Si3N4掩膜钝化层，具体如下：将MOCVD反应器内的温度调整至1000℃以上，并停止向MOCVD反应器中供给TMGa，以及向MOCVD反应器中输入SiH4，步骤S2中向MOCVD反应器中输入SiH4的量大于步骤S1中制作n-GaN层时向MOCVD反应器中输入SiH4的量；
S3：对Si3N4掩膜钝化层进行图形化处理，在Si3N4掩膜钝化层制作出刻蚀导向孔。
7.根据权利要求6所述的一种基于MOCVD的垂直GaN器件的掩膜钝化层生长方法，其特征在于，步骤S1中制作n-GaN层时向MOCVD反应器中输入SiH4的量在5～100sccm之间；
步骤S2中向MOCVD反应器中输入SiH4的量在4000～20000sccm。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310932424.0A CN116825619A (zh) | 2023-07-27 | 2023-07-27 | 一种基于MOCVD的垂直GaN器件的掩膜钝化层生长方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310932424.0A CN116825619A (zh) | 2023-07-27 | 2023-07-27 | 一种基于MOCVD的垂直GaN器件的掩膜钝化层生长方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN116825619A true CN116825619A (zh) | 2023-09-29 |
Family
ID=88112858
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310932424.0A Pending CN116825619A (zh) | 2023-07-27 | 2023-07-27 | 一种基于MOCVD的垂直GaN器件的掩膜钝化层生长方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116825619A (zh) |
-
2023
- 2023-07-27 CN CN202310932424.0A patent/CN116825619A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5572976B2 (ja) | 半導体装置 | |
| US8790999B2 (en) | Method for manufacturing nitride semiconductor crystal layer | |
| JP4530171B2 (ja) | 半導体装置 | |
| US7456442B2 (en) | Super lattice modification of overlying transistor | |
| US7365374B2 (en) | Gallium nitride material structures including substrates and methods associated with the same | |
| US8591652B2 (en) | Semi-conductor substrate and method of masking layer for producing a free-standing semi-conductor substrate by means of hydride-gas phase epitaxy | |
| EP2662882A1 (en) | Semiconductor element and method for producing same | |
| US9105471B2 (en) | Rare earth oxy-nitride buffered III-N on silicon | |
| JP2007165431A (ja) | 電界効果型トランジスタおよびその製造方法 | |
| US6696306B2 (en) | Methods of fabricating layered structure and semiconductor device | |
| JP7068676B2 (ja) | Ｉｉｉａ－ｎ族デバイスのための非エッチ気体冷却エピタキシャルスタック | |
| US20230327009A1 (en) | Semiconductor layer structure | |
| CN109728087B (zh) | 基于纳米球掩模的低欧姆接触GaN基HEMT制备方法 | |
| JP2006024927A (ja) | 半導体装置および半導体装置の製造方法 | |
| EP3051575A1 (en) | Semiconductor wafer comprising a monocrystalline group-IIIA nitride layer | |
| JP6834709B2 (ja) | 窒化珪素パッシベーション膜の成膜方法及び半導体装置の製造方法 | |
| CN116825619A (zh) | 一种基于MOCVD的垂直GaN器件的掩膜钝化层生长方法 | |
| JP2019067887A (ja) | 窒化珪素パッシベーション膜の成膜方法及び半導体装置の製造方法 | |
| CN109881177B (zh) | 形成氮化硅（SiN）膜和具有SiN膜的半导体器件的方法 | |
| WO2024040515A1 (en) | Nitride-based semiconductor device and method for manufacturing the same | |
| JP2019204901A (ja) | 窒化珪素パッシベーション膜の成膜方法及び半導体デバイスの製造方法 | |
| CN111640671B (zh) | 氮化镓基高电子迁移率晶体管及其制备方法 | |
| WO2022205469A1 (en) | Iii nitride semiconductor wafers | |
| CN117373920A (zh) | 晶体管及其制作方法 | |
| CN112447841A (zh) | 一种高电子迁移率晶体管及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |