JP2003332616A - 化合物半導体素子およびその製造方法 - Google Patents
化合物半導体素子およびその製造方法Info
- Publication number
- JP2003332616A JP2003332616A JP2002138574A JP2002138574A JP2003332616A JP 2003332616 A JP2003332616 A JP 2003332616A JP 2002138574 A JP2002138574 A JP 2002138574A JP 2002138574 A JP2002138574 A JP 2002138574A JP 2003332616 A JP2003332616 A JP 2003332616A
- Authority
- JP
- Japan
- Prior art keywords
- film
- compound semiconductor
- silicon nitride
- protective film
- nitride film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Led Devices (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】
【課題】 保護膜として十分な能力を持った窒化シリコ
ン膜を備えた化合物半導体素子およびその製造方法を提
供すること。 【解決手段】 メサエッチング又はハーフダイシングを
行って、チップ本体の側面をなすべき溝９を形成した
後、プラズマＣＶＤ法により、チップ本体の上面および
側面を覆うように保護膜としての窒化シリコン膜（Ｓｉ
Ｎ膜）を形成する。この窒化シリコン膜は、屈折率が
１．８０〜１．９０の範囲内であり、かつ水素含有率が
２０％未満である。
ン膜を備えた化合物半導体素子およびその製造方法を提
供すること。 【解決手段】 メサエッチング又はハーフダイシングを
行って、チップ本体の側面をなすべき溝９を形成した
後、プラズマＣＶＤ法により、チップ本体の上面および
側面を覆うように保護膜としての窒化シリコン膜（Ｓｉ
Ｎ膜）を形成する。この窒化シリコン膜は、屈折率が
１．８０〜１．９０の範囲内であり、かつ水素含有率が
２０％未満である。
Description
【０００１】
【発明の属する技術分野】この発明は化合物半導体素子
に関し、より詳しくは、ＧａＡｌＡｓ発光ダイオードな
どに代表される化合物半導体素子に関する。また、この
発明は、そのような化合物半導体素子を作製する化合物
半導体素子の製造方法に関する。
に関し、より詳しくは、ＧａＡｌＡｓ発光ダイオードな
どに代表される化合物半導体素子に関する。また、この
発明は、そのような化合物半導体素子を作製する化合物
半導体素子の製造方法に関する。
【０００２】
【従来の技術】通常、ＧａＡｌＡｓ発光ダイオードなど
に代表される化合物半導体素子では、素子の信頼性を高
めるために、素子の表面（上面や側面）に保護膜が形成
される。この保護膜の材料としては窒化シリコン、酸化
シリコン、アルミナ等が挙げられる。これらの膜は、Ｃ
ＶＤ（化学気相成長）法、プラズマＣＶＤ法、蒸着法な
どによって形成されている。その中でも、酸化を助長さ
せる水分の侵入防止能力（耐水性）、素子特性低下の原
因となる金属イオンやアルカリイオンの阻止能力、成膜
の簡便性などの観点から、保護膜としてはプラズマＣＶ
Ｄによる窒化シリコン膜が使用されることが多い。その
理由は、プラズマＣＶＤによる窒化シリコン膜によれ
ば、例えば自然酸化膜を利用する場合に比して、保護膜
の割れ、ハガレなどを低減させることができるからであ
る。なお、保護膜として自然酸化膜を利用する場合は、
膜質や膜厚が下地のＡｌ（アルミニウム）混晶比に依存
するため、例えばＡｌを含む層と含まない層とが露出し
ている素子側面で保護膜の不均一が生ずる。
に代表される化合物半導体素子では、素子の信頼性を高
めるために、素子の表面（上面や側面）に保護膜が形成
される。この保護膜の材料としては窒化シリコン、酸化
シリコン、アルミナ等が挙げられる。これらの膜は、Ｃ
ＶＤ（化学気相成長）法、プラズマＣＶＤ法、蒸着法な
どによって形成されている。その中でも、酸化を助長さ
せる水分の侵入防止能力（耐水性）、素子特性低下の原
因となる金属イオンやアルカリイオンの阻止能力、成膜
の簡便性などの観点から、保護膜としてはプラズマＣＶ
Ｄによる窒化シリコン膜が使用されることが多い。その
理由は、プラズマＣＶＤによる窒化シリコン膜によれ
ば、例えば自然酸化膜を利用する場合に比して、保護膜
の割れ、ハガレなどを低減させることができるからであ
る。なお、保護膜として自然酸化膜を利用する場合は、
膜質や膜厚が下地のＡｌ（アルミニウム）混晶比に依存
するため、例えばＡｌを含む層と含まない層とが露出し
ている素子側面で保護膜の不均一が生ずる。
【０００３】従来は、化合物半導体素子の保護膜として
のプラズマＣＶＤによる窒化シリコン膜（窒化珪素膜）
として、屈折率１．８〜２．０であって水素含有量が２
０〜４０％の範囲にあるものが知られている（特開平１
−２２６１８１号公報）。
のプラズマＣＶＤによる窒化シリコン膜（窒化珪素膜）
として、屈折率１．８〜２．０であって水素含有量が２
０〜４０％の範囲にあるものが知られている（特開平１
−２２６１８１号公報）。
【０００４】
【発明が解決しようとする課題】ところで、プラズマＣ
ＶＤによる窒化シリコン膜であっても、成膜条件によっ
て膜質が変化する。例えば、膜自身が強いストレスを有
したり、耐水性など保護膜としての能力が低くなること
がある。
ＶＤによる窒化シリコン膜であっても、成膜条件によっ
て膜質が変化する。例えば、膜自身が強いストレスを有
したり、耐水性など保護膜としての能力が低くなること
がある。
【０００５】そこで、この発明の課題は、保護膜として
十分な能力を持った窒化シリコン膜を備えた化合物半導
体素子およびその製造方法を提供することにある。
十分な能力を持った窒化シリコン膜を備えた化合物半導
体素子およびその製造方法を提供することにある。
【０００６】
【課題を解決するための手段】この発明の化合物半導体
素子は、化合物半導体材料からなるチップ本体の少なく
とも上面の上に、保護膜としてプラズマＣＶＤ法による
窒化シリコン膜が形成された化合物半導体素子である。
そして、上記課題を解決するため、上記窒化シリコン膜
は、屈折率が１．８０乃至１．９０の範囲内であり、か
つ水素含有率が２０％未満であることを特徴とする。
素子は、化合物半導体材料からなるチップ本体の少なく
とも上面の上に、保護膜としてプラズマＣＶＤ法による
窒化シリコン膜が形成された化合物半導体素子である。
そして、上記課題を解決するため、上記窒化シリコン膜
は、屈折率が１．８０乃至１．９０の範囲内であり、か
つ水素含有率が２０％未満であることを特徴とする。
【０００７】なお、化合物半導体素子としては、例えば
ＧａＡｌＡｓ発光ダイオードがあげられる。
ＧａＡｌＡｓ発光ダイオードがあげられる。
【０００８】「水素含有率」は、膜中の原子数比、つま
り、水素原子数／全原子数で定義される。
り、水素原子数／全原子数で定義される。
【０００９】この発明の化合物半導体素子では、化合物
半導体材料からなるチップ本体の少なくとも上面に、保
護膜としてプラズマＣＶＤ法による窒化シリコン膜が形
成されている。したがって、この安定した保護膜によっ
て、素子の信頼性に影響を及ぼす水分の侵入、不純物イ
オンの侵入を阻止することができる。また、保護膜の割
れ、剥れなどによるアセンブリ上の問題も回避すること
ができる。また、上記保護膜としてのプラズマＣＶＤ法
による窒化シリコン膜は、屈折率が１．８０乃至１．９
０の範囲内であり、かつ水素含有率が２０％未満であ
る。このように屈折率が１．８０以上で、かつ水素含有
率が２０％未満であれば、耐水性を良好に実現できる。
また、屈折率が１．９０以下であれば、膜割れ、膜剥れ
などの不具合を確実に防止できる。なお、裏付けデータ
については後に詳述する。
半導体材料からなるチップ本体の少なくとも上面に、保
護膜としてプラズマＣＶＤ法による窒化シリコン膜が形
成されている。したがって、この安定した保護膜によっ
て、素子の信頼性に影響を及ぼす水分の侵入、不純物イ
オンの侵入を阻止することができる。また、保護膜の割
れ、剥れなどによるアセンブリ上の問題も回避すること
ができる。また、上記保護膜としてのプラズマＣＶＤ法
による窒化シリコン膜は、屈折率が１．８０乃至１．９
０の範囲内であり、かつ水素含有率が２０％未満であ
る。このように屈折率が１．８０以上で、かつ水素含有
率が２０％未満であれば、耐水性を良好に実現できる。
また、屈折率が１．９０以下であれば、膜割れ、膜剥れ
などの不具合を確実に防止できる。なお、裏付けデータ
については後に詳述する。
【００１０】一実施形態の化合物半導体素子は、上記保
護膜として、上記窒化シリコン膜と、屈折率が１．８０
未満の窒化シリコン膜とが積層されていることを特徴と
する。
護膜として、上記窒化シリコン膜と、屈折率が１．８０
未満の窒化シリコン膜とが積層されていることを特徴と
する。
【００１１】この一実施形態の化合物半導体素子では、
上記保護膜として、上記窒化シリコン膜と、屈折率が
１．８０未満の窒化シリコン膜とが積層されている。こ
れにより、上記保護膜が、屈折率が１．８０乃至１．９
０の範囲内であり、かつ水素含有率が２０％未満である
窒化シリコン膜のみからなる場合に比して、膜自身が持
つストレスが緩和される。したがって、膜割れ、膜剥れ
などの不具合をさらに確実に防止できる。
上記保護膜として、上記窒化シリコン膜と、屈折率が
１．８０未満の窒化シリコン膜とが積層されている。こ
れにより、上記保護膜が、屈折率が１．８０乃至１．９
０の範囲内であり、かつ水素含有率が２０％未満である
窒化シリコン膜のみからなる場合に比して、膜自身が持
つストレスが緩和される。したがって、膜割れ、膜剥れ
などの不具合をさらに確実に防止できる。
【００１２】一実施形態の化合物半導体素子は、上記保
護膜としての窒化シリコン膜は、上記チップ本体の上面
に連なる側面の上にも形成されていることを特徴とす
る。
護膜としての窒化シリコン膜は、上記チップ本体の上面
に連なる側面の上にも形成されていることを特徴とす
る。
【００１３】この一実施形態の化合物半導体素子では、
上記保護膜としての窒化シリコン膜は、上記チップ本体
の上面に連なる側面の上にも形成されている。つまり、
上記チップ本体の表面（露出面）のうち信頼性に影響す
る部分が、上記保護膜としての窒化シリコン膜によって
覆われている。したがって、素子の信頼性を高めること
ができる。
上記保護膜としての窒化シリコン膜は、上記チップ本体
の上面に連なる側面の上にも形成されている。つまり、
上記チップ本体の表面（露出面）のうち信頼性に影響す
る部分が、上記保護膜としての窒化シリコン膜によって
覆われている。したがって、素子の信頼性を高めること
ができる。
【００１４】また、この発明の化合物半導体素子の製造
方法は、上記一実施形態の化合物半導体素子の化合物半
導体素子を製造する方法である。そして、上記化合物半
導体材料の表面からメサエッチング又はハーフダイシン
グを行って、上記チップ本体の側面をなすべき溝を形成
した後、プラズマＣＶＤ法により、上記チップ本体の上
面および側面を覆うように上記保護膜としての窒化シリ
コン膜を形成することを特徴とする。
方法は、上記一実施形態の化合物半導体素子の化合物半
導体素子を製造する方法である。そして、上記化合物半
導体材料の表面からメサエッチング又はハーフダイシン
グを行って、上記チップ本体の側面をなすべき溝を形成
した後、プラズマＣＶＤ法により、上記チップ本体の上
面および側面を覆うように上記保護膜としての窒化シリ
コン膜を形成することを特徴とする。
【００１５】この発明の化合物半導体素子の製造方法で
は、チップ本体をなすべき化合物半導体材料の表面から
メサエッチング又はハーフダイシングを行って、上記チ
ップ本体の側面をなすべき溝を形成する。しかる後、プ
ラズマＣＶＤ法により、上記チップ本体の上面および側
面を覆うように、保護膜としての窒化シリコン膜を形成
する。この窒化シリコン膜は、屈折率が１．８０乃至
１．９０の範囲内であり、かつ水素含有率が２０％未満
であるものとする。このようにした場合、化合物半導体
材料からなるチップ本体の少なくとも上面に、保護膜と
してプラズマＣＶＤ法による窒化シリコン膜が形成され
る。したがって、この安定した保護膜によって、素子の
信頼性に影響を及ぼす水分の侵入、不純物イオンの侵入
を阻止することができる。また、保護膜の割れ、剥れな
どによるアセンブリ上の問題も回避することができる。
また、上記保護膜としてのプラズマＣＶＤ法による窒化
シリコン膜は、屈折率が１．８０乃至１．９０の範囲内
であり、かつ水素含有率が２０％未満である。このよう
に屈折率が１．８０以上で、かつ水素含有率が２０％未
満であれば、耐水性を良好に実現できる。また、屈折率
が１．９０以下であれば、膜割れ、膜剥れなどの不具合
を確実に防止できる。また、上記保護膜としての窒化シ
リコン膜は、上記チップ本体の上面に連なる側面の上に
も形成される。つまり、上記チップ本体の表面（露出
面）のうち信頼性に影響する部分が、上記保護膜として
の窒化シリコン膜によって覆われる。したがって、素子
の信頼性を高めることができる。
は、チップ本体をなすべき化合物半導体材料の表面から
メサエッチング又はハーフダイシングを行って、上記チ
ップ本体の側面をなすべき溝を形成する。しかる後、プ
ラズマＣＶＤ法により、上記チップ本体の上面および側
面を覆うように、保護膜としての窒化シリコン膜を形成
する。この窒化シリコン膜は、屈折率が１．８０乃至
１．９０の範囲内であり、かつ水素含有率が２０％未満
であるものとする。このようにした場合、化合物半導体
材料からなるチップ本体の少なくとも上面に、保護膜と
してプラズマＣＶＤ法による窒化シリコン膜が形成され
る。したがって、この安定した保護膜によって、素子の
信頼性に影響を及ぼす水分の侵入、不純物イオンの侵入
を阻止することができる。また、保護膜の割れ、剥れな
どによるアセンブリ上の問題も回避することができる。
また、上記保護膜としてのプラズマＣＶＤ法による窒化
シリコン膜は、屈折率が１．８０乃至１．９０の範囲内
であり、かつ水素含有率が２０％未満である。このよう
に屈折率が１．８０以上で、かつ水素含有率が２０％未
満であれば、耐水性を良好に実現できる。また、屈折率
が１．９０以下であれば、膜割れ、膜剥れなどの不具合
を確実に防止できる。また、上記保護膜としての窒化シ
リコン膜は、上記チップ本体の上面に連なる側面の上に
も形成される。つまり、上記チップ本体の表面（露出
面）のうち信頼性に影響する部分が、上記保護膜として
の窒化シリコン膜によって覆われる。したがって、素子
の信頼性を高めることができる。
【００１６】
【発明の実施の形態】以下、この発明の化合物半導体素
子およびその製造方法を図示の実施の形態により詳細に
説明する。
子およびその製造方法を図示の実施の形態により詳細に
説明する。
【００１７】図１は、この発明の一実施形態の化合物半
導体素子としてのＧａＡｌＡｓ発光ダイオード（チッ
プ）の断面構造を示している。
導体素子としてのＧａＡｌＡｓ発光ダイオード（チッ
プ）の断面構造を示している。
【００１８】このＧａＡｌＡｓ発光ダイオードは、ｐ型
ＧａＡｓ基板７上に、ｐ型Ｇａ1-xＡｌxＡｓクラッド層
（混晶比ｘ＝０．６、厚み２０μｍ）６、ノンドープ活
性層（混晶比ｘ＝０．２、厚み１μｍ）５、ｎ型Ｇａ
1-xＡｌxＡｓクラッド層（混晶比ｘ＝０．４、厚み１０
μｍ）４およびｎ型Ｇａ1-xＡｌxＡｓコンタクト層（混
晶比ｘ＝０．６、厚み３０μｍ）３を、この順に備えて
いる。これらの基板７および各層６，５，４，３がチッ
プ本体を構成している。チップ本体の両側には、チップ
本体の側面の一部（上部）をなすように、コンタクト層
３の上面から基板７の上面まで達するメサ溝９，９が形
成されている。この例では、コンタクト層３の上面、つ
まりチップ本体の上面を覆うように、保護膜としてプラ
ズマＣＶＤ法による窒化シリコン膜（以下「ＳｉＮ膜」
という。）２が形成されている。１，８は電極を示して
いる。この例では、チップ本体（基板７）はダイシング
して分割されている。
ＧａＡｓ基板７上に、ｐ型Ｇａ1-xＡｌxＡｓクラッド層
（混晶比ｘ＝０．６、厚み２０μｍ）６、ノンドープ活
性層（混晶比ｘ＝０．２、厚み１μｍ）５、ｎ型Ｇａ
1-xＡｌxＡｓクラッド層（混晶比ｘ＝０．４、厚み１０
μｍ）４およびｎ型Ｇａ1-xＡｌxＡｓコンタクト層（混
晶比ｘ＝０．６、厚み３０μｍ）３を、この順に備えて
いる。これらの基板７および各層６，５，４，３がチッ
プ本体を構成している。チップ本体の両側には、チップ
本体の側面の一部（上部）をなすように、コンタクト層
３の上面から基板７の上面まで達するメサ溝９，９が形
成されている。この例では、コンタクト層３の上面、つ
まりチップ本体の上面を覆うように、保護膜としてプラ
ズマＣＶＤ法による窒化シリコン膜（以下「ＳｉＮ膜」
という。）２が形成されている。１，８は電極を示して
いる。この例では、チップ本体（基板７）はダイシング
して分割されている。
【００１９】このＧａＡｌＡｓ発光ダイオードは、次の
ようにして作製される。
ようにして作製される。
【００２０】ｉ） 先ず液層エピタキシャル成長法によ
り、ｐ型ＧａＡｓ基板７の表面上にｐ型クラッド層６、
ノンドープ活性層５、ｎ型クラッド層４、ｎ型コンタク
ト層３の計４層を形成する。ｐ型ドーパントとしてマグ
ネシウム、ｎ型ドーパントとしてテルルを用いる。この
ように基板７上にエピタキシャル層６，５，４，３が形
成された状態のものを、エピタキシャルウエハと呼ぶ。
り、ｐ型ＧａＡｓ基板７の表面上にｐ型クラッド層６、
ノンドープ活性層５、ｎ型クラッド層４、ｎ型コンタク
ト層３の計４層を形成する。ｐ型ドーパントとしてマグ
ネシウム、ｎ型ドーパントとしてテルルを用いる。この
ように基板７上にエピタキシャル層６，５，４，３が形
成された状態のものを、エピタキシャルウエハと呼ぶ。
【００２１】ii） 次に、ｐ型ＧａＡｓ基板７の裏面を
エッチングして、エピタキシャルウエハを所定の厚みと
する。このときｐ型ＧａＡｓ基板７を全て除去する必要
はない。
エッチングして、エピタキシャルウエハを所定の厚みと
する。このときｐ型ＧａＡｓ基板７を全て除去する必要
はない。
【００２２】iii） 次に、フォトリソグラフィを行っ
て、エピタキシャルウエハの表面に、この例では矩形パ
ターンのレジスト（図示せず）を設ける。レジストの隙
間は格子状パターンとなる。そして、このレジストをマ
スクとしてメサエッチングを行って、コンタクト層３の
上面から基板７の上面まで達するメサ溝９，９を形成す
る。なお、メサエッチングによるメサ溝形成に代えて、
ハーフダイシングを行って、コンタクト層３の上面から
基板７の上面まで達するダイシング溝を形成し、その
後、ダイシング溝の内面をエッチングして上記ダイシン
グによるダメージ層を除去する方法を採ってもよい。上
記何れの方法を採っても、上記エピタキシャルウエハ上
に、素子分割の目安（素子分割ライン）となる格子状パ
ターンの溝を形成することができる。
て、エピタキシャルウエハの表面に、この例では矩形パ
ターンのレジスト（図示せず）を設ける。レジストの隙
間は格子状パターンとなる。そして、このレジストをマ
スクとしてメサエッチングを行って、コンタクト層３の
上面から基板７の上面まで達するメサ溝９，９を形成す
る。なお、メサエッチングによるメサ溝形成に代えて、
ハーフダイシングを行って、コンタクト層３の上面から
基板７の上面まで達するダイシング溝を形成し、その
後、ダイシング溝の内面をエッチングして上記ダイシン
グによるダメージ層を除去する方法を採ってもよい。上
記何れの方法を採っても、上記エピタキシャルウエハ上
に、素子分割の目安（素子分割ライン）となる格子状パ
ターンの溝を形成することができる。
【００２３】iv） 次に、プラズマＣＶＤ法によって、
エピタキシャルウエハ上の全域に保護膜としてのＳｉＮ
膜２を形成する。このとき、成膜条件として、基板（エ
ピタキシャルウエハ）の温度を２５０℃、ＲＦパワーを
１００Ｗ、チャンバ内の圧力を６６Ｐａ（約５００ｍＴ
ｏｒｒ）にそれぞれ設定する。さらに、原料ガスである
アンモニアとシランの総流量を２５０ｓｃｃｍ（一定）
となるように設定した上、ＳｉＮ膜２の屈折率が１．８
０〜１．９０となり、かつ水素含有率が２０％未満にな
るように原料ガス流量比（ＮＨ3／ＳｉＨ4）を設定す
る。詳しくは後述するが、この例ではＳｉＮ膜２の膜質
を確認するために、アンモニアとシランの流量比（ＮＨ
3／ＳｉＨ4）を様々に変更して複数の試料を作製した。
この例では、成膜期間中、原料ガス流量比（ＮＨ3／Ｓ
ｉＨ4）は一定とした。
エピタキシャルウエハ上の全域に保護膜としてのＳｉＮ
膜２を形成する。このとき、成膜条件として、基板（エ
ピタキシャルウエハ）の温度を２５０℃、ＲＦパワーを
１００Ｗ、チャンバ内の圧力を６６Ｐａ（約５００ｍＴ
ｏｒｒ）にそれぞれ設定する。さらに、原料ガスである
アンモニアとシランの総流量を２５０ｓｃｃｍ（一定）
となるように設定した上、ＳｉＮ膜２の屈折率が１．８
０〜１．９０となり、かつ水素含有率が２０％未満にな
るように原料ガス流量比（ＮＨ3／ＳｉＨ4）を設定す
る。詳しくは後述するが、この例ではＳｉＮ膜２の膜質
を確認するために、アンモニアとシランの流量比（ＮＨ
3／ＳｉＨ4）を様々に変更して複数の試料を作製した。
この例では、成膜期間中、原料ガス流量比（ＮＨ3／Ｓ
ｉＨ4）は一定とした。
【００２４】ｖ） 次に、このウエハ上に感光性レジス
トを塗布し、フォトリソグラフィを行って、上記レジス
トのうち電極１を形成すべき領域およびメサ溝９の内面
上の部分に開口を形成する。続いて、残っているレジス
トをマスクとしてエッチングを行って、ＳｉＮ膜２のう
ち上記レジストの開口に相当する部分、つまり電極１を
形成すべき領域およびメサ溝９の内面上の部分を除去す
る。
トを塗布し、フォトリソグラフィを行って、上記レジス
トのうち電極１を形成すべき領域およびメサ溝９の内面
上の部分に開口を形成する。続いて、残っているレジス
トをマスクとしてエッチングを行って、ＳｉＮ膜２のう
ち上記レジストの開口に相当する部分、つまり電極１を
形成すべき領域およびメサ溝９の内面上の部分を除去す
る。
【００２５】vi） 次に、上記レジストを除去した後、
蒸着またはスパッタリングにより、ウエハの表面、裏面
の各全域に電極材料層を形成する。先のＳｉＮ膜のパタ
ーン加工と同様に、フォトリソグラフィおよびエッチン
グを行って、ウエハ表面の電極材料層のうち不要部分を
除去して、コンタクト層３の上面上の部分（図１中に示
す部分）のみを残す。なお、ウエハ裏面の電極材料層は
そのまま残す。
蒸着またはスパッタリングにより、ウエハの表面、裏面
の各全域に電極材料層を形成する。先のＳｉＮ膜のパタ
ーン加工と同様に、フォトリソグラフィおよびエッチン
グを行って、ウエハ表面の電極材料層のうち不要部分を
除去して、コンタクト層３の上面上の部分（図１中に示
す部分）のみを残す。なお、ウエハ裏面の電極材料層は
そのまま残す。
【００２６】vii） 最後に、ダイシングまたは裏面に
罫書きラインを入れたスクライブ方式によって、上記ウ
エハを図１中に示すような各発光ダイオード素子（チッ
プ）に分割する（作製完了）。
罫書きラインを入れたスクライブ方式によって、上記ウ
エハを図１中に示すような各発光ダイオード素子（チッ
プ）に分割する（作製完了）。
【００２７】さて、既述のように、この例ではＳｉＮ膜
２の膜質を確認するために、プラズマＣＶＤ法で原料ガ
スであるアンモニアとシランの流量比を様々に変更して
複数の試料を作製した（上記iv）。なお、他の成膜条件
は、基板（エピタキシャルウエハ）の温度が２５０℃、
ＲＦパワーが１００Ｗ、チャンバ内の圧力が６６Ｐａ
（約５００ｍＴｏｒｒ）、原料ガスであるアンモニアと
シランの総流量が２５０ｓｃｃｍ（一定）である。
２の膜質を確認するために、プラズマＣＶＤ法で原料ガ
スであるアンモニアとシランの流量比を様々に変更して
複数の試料を作製した（上記iv）。なお、他の成膜条件
は、基板（エピタキシャルウエハ）の温度が２５０℃、
ＲＦパワーが１００Ｗ、チャンバ内の圧力が６６Ｐａ
（約５００ｍＴｏｒｒ）、原料ガスであるアンモニアと
シランの総流量が２５０ｓｃｃｍ（一定）である。
【００２８】ＳｉＮ膜の膜質（特性）は、プラズマＣＶ
Ｄ成膜時において原料流量比（ＮＨ 3／ＳｉＨ4）、温
度、ＲＦ（高周波）パワー、圧力を変更することによっ
て変化する。成膜装置によっても膜質が変化することが
ある。中でも、原料流量比（ＮＨ3／ＳｉＨ4）は窒化シ
リコンの特性を決める大きな要因であり、図３〜図５に
示すように、原料ガス流量比（ＮＨ3／ＳｉＨ4）を変更
することによりＳｉＮ膜の膜質が大きく変化する。
Ｄ成膜時において原料流量比（ＮＨ 3／ＳｉＨ4）、温
度、ＲＦ（高周波）パワー、圧力を変更することによっ
て変化する。成膜装置によっても膜質が変化することが
ある。中でも、原料流量比（ＮＨ3／ＳｉＨ4）は窒化シ
リコンの特性を決める大きな要因であり、図３〜図５に
示すように、原料ガス流量比（ＮＨ3／ＳｉＨ4）を変更
することによりＳｉＮ膜の膜質が大きく変化する。
【００２９】図３は、原料ガス流量比（ＮＨ3／Ｓｉ
Ｈ4）と、得られたＳｉＮ膜の屈折率との関係を示して
いる。この屈折率は、ウエハの上に堆積されたＳｉＮ膜
を、楕円分光法を用いる市販の屈折率測定装置によって
測定した。分かるように、原料ガス流量比（ＮＨ3／Ｓ
ｉＨ4）が小さくなればＳｉＮ膜の屈折率が大きくなる
一方、原料ガス流量比（ＮＨ3／ＳｉＨ4）が大きくなれ
ばＳｉＮ膜の屈折率が小さくなっている。なお、図４、
図５の各試料の測定データはこの屈折率のデータと対応
付けられている。
Ｈ4）と、得られたＳｉＮ膜の屈折率との関係を示して
いる。この屈折率は、ウエハの上に堆積されたＳｉＮ膜
を、楕円分光法を用いる市販の屈折率測定装置によって
測定した。分かるように、原料ガス流量比（ＮＨ3／Ｓ
ｉＨ4）が小さくなればＳｉＮ膜の屈折率が大きくなる
一方、原料ガス流量比（ＮＨ3／ＳｉＨ4）が大きくなれ
ばＳｉＮ膜の屈折率が小さくなっている。なお、図４、
図５の各試料の測定データはこの屈折率のデータと対応
付けられている。
【００３０】図４は、原料ガス流量比（ＮＨ3／Ｓｉ
Ｈ4）と、得られたＳｉＮ膜の酸素起因の特性Ｘ線強度
との関係を示している。この酸素起因の特性Ｘ線強度
は、ＧａＡｓ基板上に堆積されたＳｉＮ膜であって、耐
水性を確認するために純水でボイルされたものを、蛍光
Ｘ線分析法によって測定した。図中の○印、△印はそれ
ぞれ純粋ボイルを１２時間、２４時間受けた試料の測定
データを示している。特性Ｘ線強度５０はバックグラウ
ンドレベルであり、酸素起因の特性Ｘ線は検出されてい
ないことを現す。純粋ボイルを１２時間受けた試料の特
性Ｘ線強度データ（○印）では、原料ガス流量比（ＮＨ
3／ＳｉＨ4）＝８５／１６５以下の試料がバックグラウ
ンドレベルを維持しているが、原料ガス流量比（ＮＨ3
／ＳｉＨ4）＝１００／１５０の試料では酸素（水分）
が検出されている。純粋ボイルを２４時間受けた試料の
特性Ｘ線強度データ（△印）では、原料ガス流量比（Ｎ
Ｈ3／ＳｉＨ4）＝６０／９０以下の試料がバックグラウ
ンドレベルを維持しているが、原料ガス流量比（ＮＨ3
／ＳｉＨ4）＝８５／１６５以上の試料では酸素（水
分）が検出されている。原料ガス流量比（ＮＨ3／Ｓｉ
Ｈ4）が小さくなれば耐水性が低下する一方、原料ガス
流量比（ＮＨ3／ＳｉＨ4）が大きくなれば耐水性が向上
している。
Ｈ4）と、得られたＳｉＮ膜の酸素起因の特性Ｘ線強度
との関係を示している。この酸素起因の特性Ｘ線強度
は、ＧａＡｓ基板上に堆積されたＳｉＮ膜であって、耐
水性を確認するために純水でボイルされたものを、蛍光
Ｘ線分析法によって測定した。図中の○印、△印はそれ
ぞれ純粋ボイルを１２時間、２４時間受けた試料の測定
データを示している。特性Ｘ線強度５０はバックグラウ
ンドレベルであり、酸素起因の特性Ｘ線は検出されてい
ないことを現す。純粋ボイルを１２時間受けた試料の特
性Ｘ線強度データ（○印）では、原料ガス流量比（ＮＨ
3／ＳｉＨ4）＝８５／１６５以下の試料がバックグラウ
ンドレベルを維持しているが、原料ガス流量比（ＮＨ3
／ＳｉＨ4）＝１００／１５０の試料では酸素（水分）
が検出されている。純粋ボイルを２４時間受けた試料の
特性Ｘ線強度データ（△印）では、原料ガス流量比（Ｎ
Ｈ3／ＳｉＨ4）＝６０／９０以下の試料がバックグラウ
ンドレベルを維持しているが、原料ガス流量比（ＮＨ3
／ＳｉＨ4）＝８５／１６５以上の試料では酸素（水
分）が検出されている。原料ガス流量比（ＮＨ3／Ｓｉ
Ｈ4）が小さくなれば耐水性が低下する一方、原料ガス
流量比（ＮＨ3／ＳｉＨ4）が大きくなれば耐水性が向上
している。
【００３１】この図４の純粋ボイルを１２時間受けた試
料の特性Ｘ線強度データ（○印）と図３の屈折率データ
とを併せれば、ＳｉＮ膜が十分な耐水性を有するために
は、その屈折率が１．８０以上であること要することが
分かる。純粋ボイルを２４時間受けた試料の特性Ｘ線強
度データ（△印）を見れば、屈折率が１．８５以上であ
れば、さらに望ましいことが分かる。
料の特性Ｘ線強度データ（○印）と図３の屈折率データ
とを併せれば、ＳｉＮ膜が十分な耐水性を有するために
は、その屈折率が１．８０以上であること要することが
分かる。純粋ボイルを２４時間受けた試料の特性Ｘ線強
度データ（△印）を見れば、屈折率が１．８５以上であ
れば、さらに望ましいことが分かる。
【００３２】一方、屈折率を１．９０としたＳｉＮ膜２
を有する発光ダイオードでは、素子化の過程でＳｉＮ膜
２自身のストレスに起因する膜割れが約５％の頻度で発
生した。したがって、膜割れを回避するためにはＳｉＮ
膜の屈折率は１．９０以下であるのが望ましいことが分
かる。
を有する発光ダイオードでは、素子化の過程でＳｉＮ膜
２自身のストレスに起因する膜割れが約５％の頻度で発
生した。したがって、膜割れを回避するためにはＳｉＮ
膜の屈折率は１．９０以下であるのが望ましいことが分
かる。
【００３３】また、図５は、原料ガス流量比（ＮＨ3／
ＳｉＨ4）と、得られたＳｉＮ膜のバッファードふっ酸
（ＮＨ4Ｆ：ＨＦ＝１５：２）によるエッチングレート
との関係を示している。なお、図３に示した屈折率デー
タも併せて示している。分かるように、原料ガス流量比
（ＮＨ3／ＳｉＨ4）が小さくなればエッチングレートが
小さくなる一方、原料ガス流量比（ＮＨ3／ＳｉＨ4）が
大きくなればエッチングレートが大きくなっている。
ＳｉＨ4）と、得られたＳｉＮ膜のバッファードふっ酸
（ＮＨ4Ｆ：ＨＦ＝１５：２）によるエッチングレート
との関係を示している。なお、図３に示した屈折率デー
タも併せて示している。分かるように、原料ガス流量比
（ＮＨ3／ＳｉＨ4）が小さくなればエッチングレートが
小さくなる一方、原料ガス流量比（ＮＨ3／ＳｉＨ4）が
大きくなればエッチングレートが大きくなっている。
【００３４】さらに、図示しないが、赤外吸収スペクト
ルの測定結果によれば、屈折率が１．８０のＳｉＮ膜
（つまり原料流量比（ＮＨ3／ＳｉＨ4）＝８５／１６５
のもの）の水素含有率（原子数比）は２１％であった。
他の条件で得られたＳｉＮ膜の水素含有量は未測定であ
る。しかし、一般的に、エッチングレートが小さければ
水素含有率が多く、エッチングレートが大きければ水素
含有率が少ないという傾向があることが知られている。
ここで図５の結果を踏まえれば、上述の成膜条件で得ら
れた屈折率１．８〜１．９のＳｉＮ膜の水素含有率は２
０％未満となっていることが分かる。
ルの測定結果によれば、屈折率が１．８０のＳｉＮ膜
（つまり原料流量比（ＮＨ3／ＳｉＨ4）＝８５／１６５
のもの）の水素含有率（原子数比）は２１％であった。
他の条件で得られたＳｉＮ膜の水素含有量は未測定であ
る。しかし、一般的に、エッチングレートが小さければ
水素含有率が多く、エッチングレートが大きければ水素
含有率が少ないという傾向があることが知られている。
ここで図５の結果を踏まえれば、上述の成膜条件で得ら
れた屈折率１．８〜１．９のＳｉＮ膜の水素含有率は２
０％未満となっていることが分かる。
【００３５】以上に述べたように、保護膜としてのＳｉ
Ｎ膜２の屈折率が１．８０以上で、かつ水素含有率が２
０％未満であれば、耐水性を良好に実現できる。また、
屈折率が１．９０以下であれば、膜割れ、膜剥れなどの
不具合を確実に防止できる。
Ｎ膜２の屈折率が１．８０以上で、かつ水素含有率が２
０％未満であれば、耐水性を良好に実現できる。また、
屈折率が１．９０以下であれば、膜割れ、膜剥れなどの
不具合を確実に防止できる。
【００３６】なお、上述のＧａＡｌＡｓ発光ダイオード
の作製例では、保護膜としてのＳｉＮ膜２の成膜期間
中、原料ガス流量比（ＮＨ3／ＳｉＨ4）は一定とした
が、これに限られるものではない。ＳｉＮ膜２の形成初
期は屈折率が１．８０以下となるように原料ガス流量比
を設定し、形成終了直前で屈折率が１．８０〜１．９０
の範囲内になるように原料ガス流量比を段階的または連
続的に切り替えて設定しても良い。これにより、上記保
護膜としてのＳｉＮ膜が、屈折率が１．８０〜１．９０
の範囲内であり、かつ水素含有率が２０％未満である部
分のみからなる場合に比して、膜自身が持つストレスを
緩和できる。したがって、膜割れ、膜剥れなどの不具合
をさらに確実に防止できる。
の作製例では、保護膜としてのＳｉＮ膜２の成膜期間
中、原料ガス流量比（ＮＨ3／ＳｉＨ4）は一定とした
が、これに限られるものではない。ＳｉＮ膜２の形成初
期は屈折率が１．８０以下となるように原料ガス流量比
を設定し、形成終了直前で屈折率が１．８０〜１．９０
の範囲内になるように原料ガス流量比を段階的または連
続的に切り替えて設定しても良い。これにより、上記保
護膜としてのＳｉＮ膜が、屈折率が１．８０〜１．９０
の範囲内であり、かつ水素含有率が２０％未満である部
分のみからなる場合に比して、膜自身が持つストレスを
緩和できる。したがって、膜割れ、膜剥れなどの不具合
をさらに確実に防止できる。
【００３７】また、上述のＧａＡｌＡｓ発光ダイオード
の作製例では、ＳｉＮ膜２のうちメサ溝９の内面上の部
分を除去したが、これに限られるものではない。フォト
リソグラフィを行って、上記レジストのうち電極１を形
成すべき領域およびメサ溝９の内面上の部分に開口を形
成する工程で、フォトリソグラフィのレジストマスクパ
ターンを変更して、図２に示すように、メサ溝９の内面
上にＳｉＮ膜２を残すようにしても良い。このようにし
た場合、チップ本体の表面（露出面）のうち信頼性に影
響する部分を、保護膜としてのＳｉＮ膜２によって覆う
ことができる。したがって、素子の信頼性を高めること
ができる。なお、このようにメサ溝９の内面上にＳｉＮ
膜を残す場合であっても、素子分割ライン上のＳｉＮ膜
は除去するのが望ましい。この理由は、素子分割時に分
割ラインからの膜割れが生ずるのを防止するためであ
る。
の作製例では、ＳｉＮ膜２のうちメサ溝９の内面上の部
分を除去したが、これに限られるものではない。フォト
リソグラフィを行って、上記レジストのうち電極１を形
成すべき領域およびメサ溝９の内面上の部分に開口を形
成する工程で、フォトリソグラフィのレジストマスクパ
ターンを変更して、図２に示すように、メサ溝９の内面
上にＳｉＮ膜２を残すようにしても良い。このようにし
た場合、チップ本体の表面（露出面）のうち信頼性に影
響する部分を、保護膜としてのＳｉＮ膜２によって覆う
ことができる。したがって、素子の信頼性を高めること
ができる。なお、このようにメサ溝９の内面上にＳｉＮ
膜を残す場合であっても、素子分割ライン上のＳｉＮ膜
は除去するのが望ましい。この理由は、素子分割時に分
割ラインからの膜割れが生ずるのを防止するためであ
る。
【００３８】以上は、本発明をＧａＡｌＡｓ発光ダイオ
ードおよびその製造方法に適用した場合について述べ
た。本発明は、それに限られるものではなく、屋内及び
屋外用表示パネル、車載用表示ランプ、信号機、携帯電
話用バックライト等で使用される高輝度化合物半導体発
光ダイオード、フォトインタラプタ、フォトカプラ等の
機能デバイスに使用する発光ダイオード、およびそれら
の製造方法に広く適用される。
ードおよびその製造方法に適用した場合について述べ
た。本発明は、それに限られるものではなく、屋内及び
屋外用表示パネル、車載用表示ランプ、信号機、携帯電
話用バックライト等で使用される高輝度化合物半導体発
光ダイオード、フォトインタラプタ、フォトカプラ等の
機能デバイスに使用する発光ダイオード、およびそれら
の製造方法に広く適用される。
【００３９】
【発明の効果】以上より明らかなように、この発明の化
合物半導体素子は、保護膜として十分な能力を持った窒
化シリコン膜を備える。したがって、この安定した保護
膜によって、素子の信頼性に影響を及ぼす水分の侵入、
不純物イオンの侵入を阻止することができる。また、保
護膜の割れ、剥れなどによるアセンブリ上の問題も回避
することができる。
合物半導体素子は、保護膜として十分な能力を持った窒
化シリコン膜を備える。したがって、この安定した保護
膜によって、素子の信頼性に影響を及ぼす水分の侵入、
不純物イオンの侵入を阻止することができる。また、保
護膜の割れ、剥れなどによるアセンブリ上の問題も回避
することができる。
【００４０】また、この発明の化合物半導体素子の製造
方法によれば、そのような化合物半導体素子を作製でき
る。
方法によれば、そのような化合物半導体素子を作製でき
る。
【図１】 この発明の一実施形態の化合物半導体素子の
断面構造を示す図である。
断面構造を示す図である。
【図２】 上記化合物半導体素子の変形例を示す図であ
る。
る。
【図３】 原料ガス流量比（ＮＨ3／ＳｉＨ4）と、得ら
れたＳｉＮ膜の屈折率との関係を示す図である。
れたＳｉＮ膜の屈折率との関係を示す図である。
【図４】 原料ガス流量比（ＮＨ3／ＳｉＨ4）と、得ら
れたＳｉＮ膜の酸素起因の特性Ｘ線強度との関係を示す
図である。
れたＳｉＮ膜の酸素起因の特性Ｘ線強度との関係を示す
図である。
【図５】 原料ガス流量比（ＮＨ3／ＳｉＨ4）と、得ら
れたＳｉＮ膜のバッファードふっ酸によるエッチングレ
ートとの関係を示す図である。
れたＳｉＮ膜のバッファードふっ酸によるエッチングレ
ートとの関係を示す図である。
１ 電極
２ ＳｉＮ膜
３ ｎ型コンタクト層
４ ｎ型クラッド層
５ 活性層
６ ｐ型クラッド層
７ ｐ型ＧａＡｓ基板
９ メサ溝
Claims (4)
- 【請求項１】 化合物半導体材料からなるチップ本体の
少なくとも上面の上に、保護膜としてプラズマＣＶＤ法
による窒化シリコン膜が形成された化合物半導体素子で
あって、 上記窒化シリコン膜は、屈折率が１．８０乃至１．９０
の範囲内であり、かつ水素含有率が２０％未満であるこ
とを特徴とする化合物半導体素子。 - 【請求項２】 請求項１に記載の化合物半導体素子にお
いて、 上記保護膜として、上記窒化シリコン膜と、屈折率が
１．８０未満の窒化シリコン膜とが積層されていること
を特徴とする化合物半導体素子。 - 【請求項３】 請求項１に記載の化合物半導体素子にお
いて、 上記保護膜としての窒化シリコン膜は、上記チップ本体
の上面に連なる側面の上にも形成されていることを特徴
とする化合物半導体素子。 - 【請求項４】 請求項３に記載の化合物半導体素子を製
造する方法であって、 上記化合物半導体材料の表面からメサエッチング又はハ
ーフダイシングを行って、上記チップ本体の側面をなす
べき溝を形成した後、プラズマＣＶＤ法により、上記チ
ップ本体の上面および側面を覆うように上記保護膜とし
ての窒化シリコン膜を形成することを特徴とする化合物
半導体素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002138574A JP2003332616A (ja) | 2002-05-14 | 2002-05-14 | 化合物半導体素子およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002138574A JP2003332616A (ja) | 2002-05-14 | 2002-05-14 | 化合物半導体素子およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003332616A true JP2003332616A (ja) | 2003-11-21 |
Family
ID=29699982
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002138574A Pending JP2003332616A (ja) | 2002-05-14 | 2002-05-14 | 化合物半導体素子およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003332616A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007194440A (ja) * | 2006-01-19 | 2007-08-02 | Eudyna Devices Inc | 半導体装置およびその製造方法 |
| WO2011135889A1 (ja) * | 2010-04-28 | 2011-11-03 | 三菱重工業株式会社 | 半導体発光素子、半導体発光素子の保護膜及びその作製方法 |
| JP2013077621A (ja) * | 2011-09-29 | 2013-04-25 | Fujitsu Ltd | 化合物半導体装置及びその製造方法 |
| JP2014003283A (ja) * | 2012-05-25 | 2014-01-09 | Toshiba Corp | 半導体発光装置および光源ユニット |
| JP2017183202A (ja) * | 2016-03-31 | 2017-10-05 | 株式会社Ｊｏｌｅｄ | 有機ｅｌ表示パネル |
-
2002
- 2002-05-14 JP JP2002138574A patent/JP2003332616A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007194440A (ja) * | 2006-01-19 | 2007-08-02 | Eudyna Devices Inc | 半導体装置およびその製造方法 |
| JP4690206B2 (ja) * | 2006-01-19 | 2011-06-01 | 住友電工デバイス・イノベーション株式会社 | 半導体装置およびその製造方法 |
| WO2011135889A1 (ja) * | 2010-04-28 | 2011-11-03 | 三菱重工業株式会社 | 半導体発光素子、半導体発光素子の保護膜及びその作製方法 |
| JP2013077621A (ja) * | 2011-09-29 | 2013-04-25 | Fujitsu Ltd | 化合物半導体装置及びその製造方法 |
| US9035357B2 (en) | 2011-09-29 | 2015-05-19 | Fujitsu Limited | Compound semiconductor device and manufacturing method therefor |
| JP2014003283A (ja) * | 2012-05-25 | 2014-01-09 | Toshiba Corp | 半導体発光装置および光源ユニット |
| JP2017183202A (ja) * | 2016-03-31 | 2017-10-05 | 株式会社Ｊｏｌｅｄ | 有機ｅｌ表示パネル |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10461217B2 (en) | Vertical structure LEDs | |
| EP0723285B1 (en) | Fabrication of an electrical element | |
| US7564064B2 (en) | Semiconductor light emitting device, an integrated semiconductor light emitting apparatus, an image display apparatus, and an illuminating apparatus having a semiconductor layer with conical crystal portion | |
| US6794685B2 (en) | Nitride semiconductor light emitting device and manufacturing method thereof | |
| JP2008010342A (ja) | 透明性導電膜、半導体デバイスおよびアクティブマトリクス型表示装置 | |
| CN113224140A (zh) | 一种半导体基板上的薄膜生长方法及其应用 | |
| KR100648136B1 (ko) | 발광 다이오드 및 그 제조 방법 | |
| CN108631153A (zh) | 一种全反射光波导半导体激光器芯片及其制备方法 | |
| US5522520A (en) | Method for forming an interconnection in a semiconductor device | |
| JP2003332616A (ja) | 化合物半導体素子およびその製造方法 | |
| JPH09251996A (ja) | 半導体装置の製造方法 | |
| US6593232B1 (en) | Plasma etch method with enhanced endpoint detection | |
| JPH05275731A (ja) | フォトダイオード | |
| JP2008010581A (ja) | 半導体発光素子およびその製造方法 | |
| CN213327795U (zh) | 一种半导体外延结构及其应用 | |
| JP3222344B2 (ja) | 発光ダイオードアレイの製造方法 | |
| JPS6298721A (ja) | ３−Ｖ族化合物半導体へのＺｎ固相拡散方法 | |
| JPH08195486A (ja) | ダイヤモンド電子素子 | |
| JPH07321369A (ja) | 半導体光検知装置とその製造方法および成膜方法と成膜装置 | |
| CN117374176A (zh) | 一种高压led芯片制作方法及高压led芯片 | |
| JP2001313416A (ja) | 多孔質シリコン発光素子及びその製造方法 | |
| JPH1070308A (ja) | 発光ダイオードアレイの製造方法 | |
| JPS6159747A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050225 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071030 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080311 |